KR101203142B1 - 반도체 발광 소자 및 이의 제조 방법 - Google Patents

반도체 발광 소자 및 이의 제조 방법 Download PDF

Info

Publication number
KR101203142B1
KR101203142B1 KR1020110094565A KR20110094565A KR101203142B1 KR 101203142 B1 KR101203142 B1 KR 101203142B1 KR 1020110094565 A KR1020110094565 A KR 1020110094565A KR 20110094565 A KR20110094565 A KR 20110094565A KR 101203142 B1 KR101203142 B1 KR 101203142B1
Authority
KR
South Korea
Prior art keywords
layer
type
light emitting
semiconductor
electrode
Prior art date
Application number
KR1020110094565A
Other languages
English (en)
Other versions
KR20110112268A (ko
Inventor
이종람
김범준
손준호
Original Assignee
포항공과대학교 산학협력단
서울옵토디바이스주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포항공과대학교 산학협력단, 서울옵토디바이스주식회사 filed Critical 포항공과대학교 산학협력단
Priority to KR1020110094565A priority Critical patent/KR101203142B1/ko
Publication of KR20110112268A publication Critical patent/KR20110112268A/ko
Application granted granted Critical
Publication of KR101203142B1 publication Critical patent/KR101203142B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 발광 구조를 갖는 반도체층; 상기 반도체층 상에 형성된 제1 금속층, 제2 금속층 및 상부 캡핑층을 구비하는 오믹 전극을 포함한다. 상기 제1 금속층은, Ag, Al, Au 중 적어도 하나의 물질로 형성되고, 상기 제2 금속층은 Ti, Ti-Al 합금, Ti-Ni 합금, Ta, Al, W, W-Ti 합금 중 적어도 하나의 물질로 형성되고, 상기 상부 캡핑층은 Au, Al 중 적어도 하나의 물질로 형성된다.

Description

반도체 발광 소자 및 이의 제조 방법{SEMICONDUCTOR DEVICE FOR EMITTING LIGHT AND METHOD FOR FABRICATING THE SAME}
본 발명은 반도체 발광 소자 및 이의 제조 방법에 관한 것으로, 보다 상세하게는 외부 구동 전원을 인가하기 위하여 발광 구조의 반도체층 상에 형성된 오믹 전극을 구비하는 반도체 발광 소자 및 이의 제조 방법에 관한 것이다.
반도체 발광 소자(Light Emitting Diode; LED)는 수명이 길고, 소형화 및 경량화가 가능하며, 빛의 지향성이 강하고 저전압 구동이 가능하다. 또한, 충격 및 진동에 강하고, 예열 시간과 복잡한 구동 회로가 필요 없으며, 다양한 형태로 패키징할 수 있다. 특히, 질화물 계열의 반도체 발광 소자는 에너지 밴드 갭(band gap)이 커서 자외선 영역에서 청색/적색에까지 넓은 파장 대역의 광 출력이 가능하고, 물리적/화학적 안정성이 우수하여 고효율 및 고출력을 실현할 수 있을 것으로 많은 주목을 받고 있다. 이러한 질화물 반도체 발광 소자는 기존의 적색, 녹색 발광 소자와 조합될 경우 백색 발광이 가능하여 향후 수년 내에 백열등, 형광등, 수은등과 기존의 백색 조명 수단을 대체할 것으로 기대되고 있다.
그러나, 현재까지 개발된 질화물 반도체 발광 소자는 광 출력, 발광 효율, 가격 측면에서 만족할 만한 수준이 아니며, 더욱 많은 성능 개선이 필요한 실정이다. 특히, 기존의 백색 광원과 비교하여 여전히 낮은 광 출력을 더욱 높일 필요가 있으며, 이에 따른 열적 안정성의 문제점을 극복해야 한다.
한편, 일반적인 질화물 반도체 발광 소자는 사파이어 기판 상에 질화물계 n형층, 질화물계 활성층, 질화물계 p형층을 형성하고, 상기 n형층과 p형층에 전원을 인가하기 위하여 수평으로 두 전극을 배치하여 제조된다. 이러한 수평 구조의 발광 소자는 상대적으로 제조 공정이 단순하여 제조 비용이 저렴한 장점이 있으나, 부도체이고 열전도도가 나쁜 사파이어 기판을 사용하기 때문에 대면적의 전류 인가를 통한 고출력 실현 및 열 축적에 따른 열적 안정성이 저하되는 단점이 있었다.
이러한 단점을 극복하고자 수직 구조의 반도체 발광 소자 및 플립칩형 반도체 발광 소자가 제안되었다. 이 경우 p형 전극에 반사층을 형성하여 활성층에서 생성된 광이 n형 전극을 통해 외부로 방출되게 하고, 사파이어 기판 대신 열전도율이 좋은 금속 기판을 사용함으로써 대면적의 전류 인가 및 신속한 열 배출이 가능하여 고출력 실현 및 열적 안정성을 확보할 수 있다. 이러한 수직 구조의 반도체 발광 소자는 최대 인가 전류를 수평 구조의 반도체 발광 소자에 비해 몇 배 이상 증가시킬 수 있으므로 고출력이 가능하여 기존의 백색 조명 수단을 대체할 수 있는 것으로 평가되고 있다.
한편, 수직 구조의 반도체 발광 소자에서 구동 전압 특성을 향상시키기 위해서는 n형 전극은 저저항 특성을 가져야 한다. 수직 구조의 반도체 발광 소자는 금속 기판 또는 Si, Ge 등의 반도체 기판을 지지 기판으로 사용하고, 레이져 리프트 오프(laser lift-off;LLO) 과정을 통해 사파이어 기판을 제거하는데, 금속 기판과 GaN 박막의 큰 열 팽창 계수 차이 및 웨이퍼 본딩 온도 등의 문제로 레이져 리프트 오프 공정 이후, 고온 열처리가 용이하지 않은 문제점이 있다. 따라서, 종래에는 열처리 과정 없이 상온에서 오믹 형성이 가능한 Cr/Au 및 Ti/Al n형 오믹 전극이 많이 사용되었다. 그러나, 이러한 오믹 전극은 전극 형성 후 SiO2 보호막 형성을 위한 열처리나 대면적 발광다이오드에서 고전류 주입 시 발생하는 열에 의해 오믹 특성이 쉽게 저하되어 구동 전압이 상승되는 문제점이 있다. 또한 Ti/Al 전극에서 Al은 쉽게 산화되며, 각종 용액에 쉽게 식각되는 문제점이 있다. 따라서 증착 직후 낮은 접촉 저항을 나타내며, 열처리 후에도 낮은 접촉저항을 유지할 수 있는 우수한 열적 안정성 특성을 동시에 만족하는 n형 오믹 전극의 개발이 절실히 요청되고 있다.
그리고, 수직 구조의 반도체 발광 소자는 모체 기판 상에 질화물 반도체층을 형성한 후 질화물 반도체층의 상부면 즉, 갈륨 극성 면(Ga-face)상에 p형 전극을 형성하고, p형 전극 상에 보조 기판을 부착한 후 모체 기판을 분리하여 질화물 반도체층의 하부면 즉, 질소 극성 면(N-face)에 n형 전극을 형성하는 것이 보통이다. 그러나, 질소 극성 면(N-face)은 갈륨 극성 면(Ga-face)과는 달리 열처리 없이는 좋은 오믹 특성을 기대할 수 없으며, 보조 기판(금속 기판)과 질화물 반도체층의 열팽창 계수 차이로 인하여 열처리 자체도 용이하지 않다. 이처럼, 종래의 질소 극성 면(N-face) 상에 형성한 종래의 Cr/Au 또는 Ti/Al 구조의 전극은 오믹 특성이 좋지않을 뿐만 아니라, 열적 안정성도 낮은 문제점이 있었다.
본 발명은 상기의 문제점을 해결하기 위해 도출된 것으로, 열적 안정성이 우수하여 고온의 환경에서도 오믹 특성의 열화가 적고, 질화물 반도체층의 갈륨 극성면 뿐만 아니라 질소 극성면에서도 오믹 특성이 우수한 오믹 전극을 구비하는 반도체 발광 소자 및 이의 제조 방법을 제공한다.
본 발명의 일 측면에 따른 반도체 발광 소자는, 발광 구조를 갖는 반도체층 및 상기 반도체층 상에 형성된 오믹 전극을 포함한다. 상기 오믹 전극은 제1 금속층, 상부 캡핑층 및 상기 제1 금속층과 상기 상부 캡핑층 사이에 위치하는 제2 금속층을 포함하며, 상기 제2 금속층과 상기 상부 캡핑층 사이에 위치하는 확산 장벽층을 더 포함할 수 있다.
상기 제1 금속층은 Ag, Al, Au 중 적어도 하나의 물질로 형성되며, 상기 제2 금속층은 Ti, Ti-Al 합금, Ti-Ni 합금, Ta, Al, W, W-Ti 합금 중 적어도 하나의 물질로 형성되고, 상기 확산 방지층은 Cr, Ru, Pt, Ni, Pd, Ir, Rh, Nb 중 적어도 하나의 금속층, 또는 RuOx, NiOx, IrOx, RhOx, NbOx, TiOx, TaOx, CrOx 중 적어도 하나의 산화막으로 형성되고, 상기 상부 캡핑층은 Au, Al 중 적어도 하나의 물질로 형성된다.
상기 제1 금속층은 나노 도핑층일 수 있으며, 상기 나노 도트층은 Ag를 증착한 후 질소 분위기에서 열처리하여 형성한 나노 크기의 Ag 도트들로 이루어지는 것이 바람직하다. 이때, 나노 도트층은 5Å 내지 50Å의 두께로 형성될 수 있다.
상기 제2 금속층은 1Å 내지 1000Å의 두께로 형성되고, 확산 방지층은 1000Å 내지 3000Å의 두께로 형성될 수 있다.
상기 반도체층은 n형층, 활성층 및 p형층을 포함하고, 상기 오믹 전극은 상기 n형층 상에 형성될 수 있다.
본 발명의 다른 측면에 따른 반도체 발광 소자의 제조 방법은, 발광 구조를 갖는 반도체층을 형성하는 단계; 상기 반도체층의 질소 극성면 상에 나노 도트층을 형성하는 단계; 및 상기 나노 도트층 상에 접촉층, 반사층, 확산 방지층 및 캡핑층을 구비하는 오믹 전극을 형성하는 단계; 를 포함하고, 상기 나노 도트층은 Ag, Al, Au 중 적어도 하나의 물질로 형성하고, 상기 접촉층은 Ti, Ti-Al 합금, Ti-Ni 합금, Ta, Al, W, W-Ti 합금 중 적어도 하나의 물질로 형성하고, 상기 확산 방지층은 Cr, Ru, Pt, Ni, Pd, Ir, Rh, Nb 중 적어도 하나의 금속층, 또는 RuOx, NiOx, IrOx, RhOx, NbOx, TiOx, TaOx, CrOx 중 적어도 하나의 산화막으로 형성하고, 상기 캡핑층은 Au, Al 중 적어도 하나의 물질로 형성한다.
상기 나노 도트층은 상기 반도체층의 질소 극성면 상에 Ag을 증착한 후 이를 질소 분위기에서 열처리하여 형성하는 것이 바람직하다.
상기 접촉층은 Ti, 상기 확산 방지층은 Cr, 캡핑층은 Au로 형성하는 것이 바람직하다.
상기 오믹 전극의 형성 전에 상기 반도체층에 대한 표면 처리를 실시하는 단계를 더 포함하는 것이 바람직하다. 이때, 표면 처리 단계는, 왕수 수용액에 상기 반도체 표면을 담근 다음 탈 이온수로 세척하는 단계 및 상기 반도체 표면을 질소로 건조시키는 단계를 포함하는 것이 바람직하다.
본 발명에 따른 다층 구조의 오믹 전극은 제1 금속층이 질화물 반도체의 질소 극성면으로 전하 주입 특성을 향상시켜 우수한 오믹 특성을 얻을 수 있으며, 접촉층이 확산 장벽층으로 작용하여 질소 분위기 열처리 및 고온, 고전류 주입 조건에서 발생하는 열에 의한 열화을 억제하기 때문에 열적 안정성이 우수하다.
특히, 본 발명에 따른 나노 도트층/접촉층/확산 방지층/캡핑층을 포함하는 다층 구조의 오믹 전극은 질화물 반도체의 질소 극성면에 형성되고, 추가적인 열처리 공정을 거치지 않았음에도 불구하고, 낮은 오믹 저항 및 높은 광 반사도를 유지할 수 있다. 따라서, n형 전극(또는 n형 패드)이 질화물 반도체의 질소 극성면에 형성되어 오믹 특성이 좋지 않고, 금속 기판과 질화물 반도체의 열팽창 계수 차이로 인하여 열처리를 통해서도 오믹 특성을 향상시키기 곤란한 수직 구조의 반도체 발광 소자에 더욱 적합하게 사용할 수 있다.
도 1은 본 발명의 제 1 실시예에 따른 반도체 발광 소자를 나타낸 단면도.
도 2 내지 도 5는 본 발명의 제 1 실시예에 따른 발광 소자의 제조 공정을 나타낸 단면도.
도 6은 본 발명의 실험예와 비교예에 따른 오믹 전극의 전류-전압 특성을 나타낸 그래프.
도 7은 본 발명의 실험예와 비교예에 따른 오믹 전극의 접촉 저항 변화를 나타낸 그래프.
도 8은 본 발명의 실험예와 비교예에 따른 오믹 전극이 적용된 반도체 발광 소자의 전류-전압 특성을 나타낸 그래프.
도 9는 본 발명의 제 2 실시예에 따른 반도체 발광 소자를 나타낸 단면도.
도 10 내지 도 12는 본 발명의 제 2 실시예에 따른 반도체 발광 소자의 제조 공정을 나타낸 단면도.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도면에서 여러 층 및 각 영역을 명확하게 표현하기 위하여 두께를 확대하여 표현하였으며 도면상에서 동일 부호는 동일 요소를 지칭하도록 하였다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "상부에" 또는 "위에" 있다고 표현되는 경우는 각 부분이 다른 부분의 "바로 상부" 또는 "바로 위에" 있는 경우뿐만 아니라 각 부분과 다른 부분의 사이에 또 다른 부분이 있는 경우도 포함한다.
<제 1 실시예>
도 1은 본 발명의 제 1 실시예에 따른 반도체 발광 소자를 나타낸 단면도이다.
도 1을 참조하면, 상기 반도체 발광 소자는 n형층(121), 활성층(122), p형층(123)을 구비하는 반도체층(120)과, 상기 n형층(121) 상면에 형성된 n형 전극(180)과, 상기 p형층(123) 하면에 형성된 p형 전극(130)을 포함하고, 상기 p형 전극(130) 하면에 부착된 지지 기판(170)을 더 포함할 수 있다. 여기서, n형 전극(180)은 반도체층(120) 상에 형성되어 상기 반도체층(120)과 오믹 접촉을 이루는 다층 구조의 오믹 전극으로, 예컨대 나노 도트층(nano dot-type layer)(181), 접촉층(182), 확산 방지층(183), 캡핑층(184)을 포함한다.
반도체층(120)은 n형층(121), 활성층(122) 및 p형층(123)을 포함하며, 상기 n형층(121), 활성층(122) 및 p형층(123)은 Si 막, GaN 막, AlN 막, InGaN 막, AlGaN 막, AlInGaN 막 및 이들을 포함하는 막 중에서 적어도 하나로 형성될 수 있다. 예를 들어, 본 실시예에서는 n형층(121) 및 p형층(123)은 GaN 막으로 형성되고, 활성층(122)은 InGaN 막으로 형성된다.
여기서, n형층(121)은 전자를 제공하는 층으로서, n형 반도체층과 n형 클래드층으로 구성될 수 있다. 이러한 n형 반도체층과 n형 클래드층은 전술한 반도체 박막에 n형 도펀트 예를 들어, Si, Ge, Se, Te, C 등을 주입하여 형성할 수 있다. 그리고, p형층(123)은 정공을 제공하는 층으로서, p형 반도체층과 p형 클래드층으로 구성될 수 있다. 이러한 p형 반도체층과 p형 클래드층은 전술한 반도체 박막에 p형 도펀트 예를 들어, Mg, Zn, Be, Ca, Sr, Ba 등을 주입하여 형성할 수 있다.
그리고, 활성층(122)은 n형층(121)에서 제공된 전자와 p형층(123)에서 제공된 정공이 재결합되면서 소정 파장의 광을 출력하는 층으로서, 우물층(well layer)과 장벽층(barrier layer)을 교대로 적층하여 단일 또는 다중 양자 우물(multiple quantum well) 구조를 갖는 다층의 반도체 박막으로 형성할 수 있다. 이러한 활성층(122)을 이루는 반도체 재료에 따라 출력되는 광의 파장이 변화되므로, 목표로 하는 출력 파장에 따라 적절한 반도체 재료를 선택하는 것이 바람직하다. 예를 들어, 본 실시예에서는 GaN 박막을 증착한 후 n형 불순물을 주입하여 n형층(121)을 형성하고, 그 위에 장벽층인 GaN 박막과 우물층인 InGaN 박막을 교대로 증착하여 다중 우물 구조의 활성층(122)을 형성하고, 그 위에 다시 GaN 박막을 증착한 후 p형 불순물을 주입하여 p형층(123)을 형성함으로써, 발광 구조의 반도체 층(120)을 형성하였다.
n형 전극(180)과 p형 전극(130)은 수직 방향으로 배치되고, 상기 p형 전극(130)은 활성층(122)에서 생성된 광을 반사시켜 대부분의 광이 n형층(121) 방향을 통해 외부로 출사되게하는 반사면을 이룬다. 상기 n형 전극(180)은 반도체층(120)의 질소 극성 면(N-face) 상에 형성되는 나노 도트층(181), 접촉층(182), 확산 방지층(183) 및 캡핑층(184)을 포함하는 다층 구조의 오믹 전극으로 형성된다.
이때, 나노 도트층(181)은 Ag, Al 및 Au 중 적어도 하나의 물질을 질소를 포함하는 분위기에서 열처리하여 형성할 수 있다. 또한, 접촉층(182)은 Ti, Ti-Al 합금, Ti-Ni 합금, Ta, Al, W, W-Ti 합금 중 적어도 하나의 물질로 형성될 수 있고, 확산 방지층(183)은 Cr, Ru, Pt, Ni, Pd, Ir, Rh, Nb 중 적어도 하나의 금속층, 또는 RuOx, NiOx, IrOx, RhOx, NbOx, TiOx, TaOx, CrOx 중 적어도 하나의 산화막으로 형성될 수 있다. 또한, 캡핑층(184)은 Au, Al 중 적어도 하나의 물질로 형성될 수 있다. 예를 들어, 본 실시예의 n형 전극(180)은 나노 도트층(181)이 Ag, 접촉층이 Ti, 확산 방지층이 Cr, 캡핑층이 Au로 형성된다. 도 1에 도시한 바와 같이, 상기 나노 도트층은 요철 표면을 제공하며, 상기 접촉층이 상기 요철 표면을 덮는다.
지지 기판(170)은 반도체층(120)의 성장 기판 즉, 모재 기판이 제거됨에 따라 전체 구조물(120,130,180)을 지지하는 역할을 한다. 이러한 지지 기판(170)이 p형 전극(130)의 하면에 부착되도록 지지 기판(170)과 p형 전극(130) 사이에는 캡핑층(160), 접합층(150), 확산 방지층(140)이 형성될 수 있다. 상기 확산 방지층(140)은 p형 전극(130)과 지지 기판(170)의 접착 공정시 열에 의해 p형 전극(130)의 형성 물질(120)이 인접층으로 확산되는 것을 방지하기 위해 사용된다.
이와 같은 구성을 갖는 반도체 발광 소자의 제조 공정에 대하여 도 2 내지 도 5를 참조하여 설명하면 다음과 같다. 여기서, 도 2 내지 도 5는 본 발명의 제 1 실시예에 따른 반도체 발광 소자의 제조 공정을 나타낸 단면도이다.
도 2를 참조하면, 준비된 기판(110) 상에 n형층(121), 활성층(122) 및 p형층(123)을 순차적으로 적층하여 다층 구조의 반도체층(120)을 형성한다. 상기 기판(110)으로는 사파이어(Al2O3) 기판, 실리콘 카바이드(SiC) 기판, 실리콘(Si) 기판, 아연 산화물(ZnO) 기판, 갈륨 비소화물(GaAs) 기판 또는 갈륨 인화물(GaP) 기판 등을 사용할 수 있으며, 특히 사파이어 기판을 사용하는 것이 보다 바람직하다.
도 3을 참조하면, 상기 반도체층(120) 상에 금속막을 증착하여 p형 전극(130)을 형성하고, 상기 p형 전극(130) 상에 확산 방지층(140), 접착층(150), 캡핑층(160)을 형성한 후 접착 공정을 통해 지지 기판(170)을 부착한다.
본 실시예는 지지 기판(170)의 부착을 위해 가열 접착 공정을 실시하였으며, 가열 과정에서 p형 전극(130)의 형성 물질이 확산되는 것을 방지하기 위하여 p형 전극(130) 상에 확산 방지층(140)을 형성하였다. 한편, 활성층(122)에서 생성된 광의 대부분이 n형층(121) 방향으로 출사되도록 상기 p형 전극(130)은 광 반사도가 우수한 반사성 도전막 예를 들어, Ag 또는 Au 등으로 형성하는 것이 바람직하고, 지지 기판(170)은 금속 기판, 또는 Si, Ge 등의 반도체 기판을 사용하는 것이 바람직하다.
도 4를 참조하면, 레이저를 이용한 리프트 오프(lift off) 공정을 실시하여 모체 기판(110)을 분리 제거한다. 이어, 도 5와 같이, 지지 기판(110)이 아래로 향하도록 뒤집은 다음 지지 기판(170)의 상부에 부착된 반도체층(120)을 메사 식각(Mesa Etching)하고, 후속하여 형성될 n형 전극(180)과의 계면 접착력을 향상시키기 위하여 반도체층(120)에 대한 표면 처리를 실시한다. 본 실시예의 경우에는 왕수 수용액(HCl:H2O = 3:1)에 상기 반도체 표면 즉, n형층(121)을 대략 10분간 담근 다음 탈 이온수로 세척하고, 질소로 건조하는 방식으로 1차 표면 처리를 실시하고, 후속층 즉, n형 전극(180)을 증착하기 전에 염산(HCl)과 탈 이온수가 1:1로 섞은 용액에 대략 2분간 담근 다음 건조하는 방식으로 2차 표면 처리를 실시한다. 물론, 이러한 1차, 2차 표면 처리는 원하는 목적에 따라 선택적으로 실시할 수 있으며, 또는 생략할 수도 있다.
다시 도 5를 참조하면, 노출된 반도체층(120)의 n형층(121) 표면에 Ag를 5Å 내지 50 Å정도 얇게 형성한 후 질소를 포함하는 분위기에서 열처리함으로써 나노 크기의 도트들로 이루어진 Ag 나노 도트층(181)을 형성한다. 상기 Ag 나노 도트층(181)은 n형층(121)의 질소 극성 면(N-face)에 형성된다. 이어, Ag 나노 도트층(181) 상에 Ti 접촉층(182), Cr 확산 방지층(183) 및 Au 캡핑층(184)을 적층한 후 이를 패터닝하여 Ag 나노 도트층/Ti/Cr/Au 구조의 n형 전극(180)을 형성한다.
이때, 상기 Ag 나노 도트층(181)은 두께가 5Å 미만일 경우에는 도트 크기가 너무 작아 전류 주입 효율이 낮아지며, 50Å을 초과할 경우에는 도트 자체의 형성이 어렵기 때문에 5Å 내지 50Å의 두께로 형성하는 것이 바람직하다. 상기 Ti 접촉층(182)은 두께가 1Å 미만이면 접촉층 역할을 할 수 없으며, 1000Å을 초과하면 두께 증가로 인한 박막 내 스트레스 증가로 접착력이 하락할 수 있기 때문에 1Å 내지 1000Å의 두께로 형성하는 것이 바람직하다. 상기 Cr 확산 방지층(183)은 두께가 1000Å 미만이면 확산(migration) 방지 역할이 미흡하고 3000Å을 초과하면 비저항 증가로 전기적 특성이 하락할 수 있기 때문에 1000Å 내지 3000Å의 두께로 형성하는 것이 바람직하다. 상기 Au 캡핑층(184)은 두께가 1000Å 미만이면 와이어 본딩(wire bonding)에 적합하지 않으며, 10000Å을 초과하면 제조 비용이 상승하기 때문에 1000Å 내지 10000Å의 두께로 형성하는 것이 바람직하다. 또한, 상기 n형 전극(180)의 전체 두께는 1000Å 내지 10000Å이 되도록 형성하는 것이 바람직하다. 예를 들어, 본 실시예는 전자선 증착 장치(e-beam evaporator)를 이용하여 반도체층(120) 상에 Ag 나노 도트층/Ti 접촉층/Cr 확산 방지층/Au 캡핑층을 순서대로 20Å/500Å/1000Å/5000Å 두께로 형성하였다.
이후, 접착력 개선, 오믹 특성 향상 및 열적 신뢰성 확보를 위해 n형 전극(180) 및 p형 전극(130)의 형성 후에는 질소 및 산소를 포함하는 분위기에서 150℃ 내지 600℃의 범위에서 열처리를 추가로 실시할 수도 있다.
한편, 상기의 제 1 실시예에 따른 반도체 발광 소자에서 반도체층(120)과 오믹 접촉을 이루는 n형 전극(180)의 특성을 알아보기 위하여 실험예와 비교예를 들어 설명하면 다음과 같다. 상기 실험예는 본 발명의 제 1 실시예에 따른 Ag 나노 도트층/Ti/Cr/Au 오믹 전극을 사용하였고, 상기 비교예는 종래의 일반적인 Cr/Au 오믹 전극을 사용하였다.
도 6은 본 발명의 실험예와 비교예에 따른 오믹 전극의 전류-전압 특성을 나타낸 그래프로서, 증착 직후와 대략 350℃의 질소 분위기에서 1분간 열처리한 후의 전류-전압 특성을 측정하여 나타낸 그래프이다.
도 6을 참조하면, 증착 직후 본 발명의 실험예인 Ag 나노 도트층/Ti/Cr/Au 오믹 전극과 본 발명의 비교예인 Cr/Au 오믹 전극은 거의 비슷한 전류-전압 곡선을 보여준다. 그러나, 열처리 직후 Cr/Au 전극의 전류-전압 곡선은 많이 열화된 반면, Ag 나노 도트층/Ti/Cr/Au 오믹 전극은 증착 직후의 전류-전압 곡선은 거의 그대로 유지된다. 상기 전류-전압 곡선의 기울기(I/V)의 역수는 저항(R)을 의미하는 것으로, 이를 통해 본 발명의 실험예인 Ag 나노 도트층/Ti/Cr/Au 오믹 전극이 본 발명의 비교예인 종래의 Cr/Au 오믹 전극보다 저항 변화가 적어 열적 안정성이 우수함을 확인할 수 있다. 따라서, 본 발명의 실험예인 Ag 나노 도트층/Ti/Cr/Au 오믹 전극은 열적 안정성이 높아 고온 환경에서도 저저항의 오믹 특성이 유지됨으로써 반도체층에 보다 높은 전류를 인가할 수 있어 발광 소자의 광 출력을 더욱 높일 수 있다.
도 7은 본 발명의 실험예와 비교예에 따른 오믹 전극의 접촉 저항 변화를 나타낸 그래프로서, 질소 분위기에서 열처리 온도를 달리하여 접촉 저항 변화를 계산하여 나타낸 그래프이다.
오믹 전극의 전기적 특성을 알아보기 위하여 쇼트키(shottky) 교수가 제안한 TLM 방법을 통하여 접촉 저항을 계산한다. 상기 TLM 방법은 거리가 d1, d2, d3, 그리고 d4로 각각 구분되어 있는 두 금속 전극 간의 전류(I)-전압(V) 곡선을 측정하여 0V에서의 저항 RT를 구한다. 이렇게 측정된 RT를 거리에 따라서 그래프를 그린 후, 외삽을 행하면 다음의 식들을 통해 접촉 저항을 계산할 수 있다.
Figure 112011073047658-pat00001
Figure 112011073047658-pat00002
Figure 112011073047658-pat00003
(여기서, RT는 각각의 금속 전극 간의 저항 [Ω], RS는 반도체층의 면 저항 [Ω], d는 금속 전극 간의 거리, Z는 금속 전극의 폭, 그리고 ρC 는 접촉 저항을 의미한다.)
도 7을 참조하면, 증착 직후 본 발명의 실험예인 Ag 나노 도트층/Ti/Cr/Au 오믹 전극은 7.4 x 10-5Ωcm2 로 낮은 접촉 저항값을 보였고, 본 발명의 비교예인 Cr/Au 오믹 전극 또한 8.3 x 10-5Ωcm2 로 거의 같은 낮은 접촉 저항값을 보였다. 그러나, 350℃의 질소 분위기 열처리 후 Cr/Au 전극은 3.53 x 10-1Ωcm2 로 접촉 저항값이 급격하게 증가하였지만, Ti/Cr/Au 오믹 전극은 4.7 x 10-4Ωcm2 로 여전히 낮은 접촉 저항값을 유지하였다. 이 결과를 통해서도 본 발명의 실험예인 Ag 나노 도트층/Ti/Cr/Au 오믹 전극이 본 발명의 비교예인 종래의 Cr/Au 오믹 전극보다 열적 안정성이 우수함을 확인할 수 있었다.
도 8은 본 발명의 실험예와 비교예에 따른 오믹 전극이 적용된 반도체 발광 소자의 전류-전압 특성을 나타낸 그래프로서, 대략 350℃의 질소 분위기에서 1분간 열처리한 Ag 나노 도트층/Ti/Cr/Au 전극과 Cr/Au 전극을 사용하였다.
도 8을 참조하면, 본 발명의 실험예인 Ag 나노 도트층/Ti/Cr/Au 오믹 전극을 사용한 반도체 발광 소자의 전류-전압 특성이 본 발명의 비교예인 Cr/Au 오믹 전극을 사용한 반도체 발광 소자의 전류-전압 특성보다 더 우수함을 확인할 수 있으며, 본 발명의 실험예인 Ag 나노 도트층/Ti/Cr/Au 오믹 전극은 20mA 주입 전류 조건에서 ~ 2.8V의 매우 우수한 구동 전압 특성을 나타내었다.
이와 같이 Ag 나노 도트층/Ti/Cr/Au 구조의 오믹 전극(180)은 Ag 나노 도트층(181)이 반도체층(120)으로의 전하 주입 특성을 향상시켜 주고, Ti 접촉층(182)이 n형층(121)과 Cr/Au 전극(183,184) 사이에서 확산 장벽(diffusion barrier)으로 작용하여 질소 분위기 열처리 및 고온, 고전류 주입 조건에서 발생하는 열에 의한 열화(intermixing)을 억제하기 때문에 열적 안정성이 우수하다. 따라서, Ag 나노 도트층/Ti/Cr/Au 구조의 오믹 전극을 사용한 반도체 발광 소자는 더 낮은 구동 전압 특성을 갖게 되며, 열적 안정성이 향상된다. 그리고, 이러한 결과는 Ag 나노 도트층/Ti/Cr/Au 구조의 오믹 전극에서 Ag 대신에 Al, Au 중 적어도 하나의 물질로 나노 도트층을 형성하고, Ti 대신에 전술한 Ti-Al 합금, Ti-Ni 합금, Ta, Al, W, W-Ti 합금 중 적어도 하나의 물질을 사용하고, Cr 대신에 전술한 Ru, Pt, Ni, Pd, Ir, Rh, Nb 중 적어도 하나의 물질을 사용하고, Au 대신에 전술한 Al을 사용하더라도 이와 유사한 실험 결과를 얻을 수 있었다.
<제 2 실시예>
한편, 본 발명의 제 2 실시예에 따른 반도체 발광 소자에 적용된 Ag 나노 도트층/Ti/Cr/Au 구조의 오믹 전극은 수평 구조의 반도체 발광 소자에도 적용될 수 있다. 하기에서는, 이러한 가능성의 일예로 n형 전극과 p형 전극이 수평 구조로 배치된 본 발명의 제 2 실시예에 따른 반도체 발광 소자에 대하여 설명한다. 이때, 전술한 실시예와 중복되는 설명은 생략하거나 간략히 설명한다.
도 9는 본 발명의 제 2 실시예에 따른 반도체 발광 소자를 나타낸 단면도이다.
도 9를 참조하면, 상기 반도체 발광 소자는 기판(210) 상에 순차로 형성된 n형층(221), 활성층(222), p형층(223)을 포함하는 반도체층(220)과, 상기 n형층(221)의 노출 영역에 형성된 n형 전극(230)과, 상기 p형층(223) 상에 형성된 p형 전극(240)을 포함한다. 여기서, n형 전극(230)과 p형 전극(240) 중 적어도 하나는 반도체층(220) 상에 형성된 나노 도트층(231/241), 접촉층(232/242), 확산 방지층(233/243) 및 캡핑층(234/244)을 포함하며, 상기 반도체층(120)과 오믹 접촉을 이루는 다층 구조의 오믹 전극이다. 상기 나노 도트층(231/241)은 요철 표면을 제공하며, 상기 접촉층(232/242)이 상기 요철 표면을 덮는다.
이와 같은 구성을 갖는 반도체 발광 소자의 제조 공정에 대하여 도 10 내지 도 12를 참조하여 설명하면 다음과 같다. 여기서, 도 10 내지 도 12는 본 발명의 제 2 실시예에 따른 반도체 발광 소자의 제조 공정을 나타낸 단면도이다.
도 10을 참조하면, 준비된 기판(210) 상에 n형층(221), 활성층(222) 및 p형층(223)을 적층하여 다층 구조의 반도체층(220)을 형성한다. 상기 기판(210)으로는 사파이어 기판, 실리콘 카바이드 기판, 실리콘 기판, 아연 산화물 기판, 갈륨 비소화물 기판 또는 갈륨 인화 기판 등을 사용할 수 있으며, 특히 사파이어 기판을 사용하는 것이 보다 바람직하다.
상기 반도체층(220)으로는 Si 막, GaN 막, AlN 막, InGaN 막, AlGaN 막, AlInGaN 막 및 이들을 포함하는 막 중 하나를 사용하는 것이 바람직하다. 본 실시예에서는 GaN 막을 증착한 후 n형 불순물을 주입하여 n형층(221)을 형성하고, 그 위에 장벽층인 GaN 막과 우물층인 InGaN 막을 교대로 증착하여 다중 우물 구조의 활성층(222)을 형성하고, 그 위에 다시 GaN 막을 증착한 후 p형 불순물을 주입하여 p형층(223)을 형성하였다. 도시하지는 않았지만, 상기 기판(210)과 n형층(221) 사이에는 버퍼층이 추가로 형성될 수 있는데, 상기 버퍼층은 기판(210)과 n형층(221) 간의 격자 부정합에 따른 스트레스를 완화시켜 주어 후속하여 형성될 n형층(221)의 원활한 성장을 도와준다.
도 11을 참조하면, 상기 p형층(223) 및 활성층(222)의 일부 영역을 메사 식각하여 n형 전극(230)이 형성될 n형층(221)의 일부 영역을 노출시킨다. 이어, 후속층과의 계면 특성을 향상시키기 위하여 반도체층(220)에 대한 표면 처리를 실시하는 것이 바람직하다. 예를 들어, 본 실시예의 경우는 왕수 수용액(HCl:H2O = 3:1)에 상기 반도체 표면 즉, n형층(223)을 대략 10분간 담근 다음 탈 이온수로 세척하고, 질소로 건조하는 방식으로 1차 표면 처리를 실시하고, 후속층 즉, n형 전극(230) 및 p형 전극(240)을 증착하기 전에 염산(HCl)과 탈 이온수가 1:1로 섞은 용액에 대략 2분간 담근 다음 건조하는 방식으로 2차 표면 처리를 실시한다. 물론, 이러한 1차, 2차 표면 처리는 원하는 목적에 따라 선택적으로 실시할 수 있으며, 또는 생략할 수도 있다.
도 12를 참조하면, 노출된 n형층(221) 및 p형층(223) 표면 상에 Ag를 5Å 내지 50 Å정도 얇게 형성한 후 질소를 포함하는 분위기에서 열처리함으로써 나노 크기의 도트들로 이루어진 Ag 나노 도트층(231/241)을 형성한다. 이때, 상기 Ag 나노 도트층(231/241)은 n형층(221) 및 p형층(223)의 갈륨 극성 면(Ga-face)에 형성된다. 이어, Ag 나노 도트층(231/241) 상에 Ti 접촉층(232/242), Cr 확산 방지층(233/243) 및 Au 캡핑층(234/244)을 적층한 후 이를 패터닝하여 Ag 나노 도트층/Ti/Cr/Au 구조의 n형 전극(230) 및 p형 전극(240)을 형성한다. 이때, Ag 대신에 Al, Au 중 적어도 하나의 물질로 나노 도트층을 형성할 수 있다. 또한, Ti 대신에 Ti-Al 합금, Ti-Ni 합금, Ta, Al, W, W-Ti 합금 중 적어도 하나의 물질을 사용하고, Cr 대신에 Ru, Pt, Ni, Pd, Ir, Rh, Nb 중 적어도 하나의 물질을 사용하고, Au 대신에 전술한 Al을 사용할 수도 있다.
이후, 접착력 개선, 오믹 특성 향상 및 열적 신뢰성 확보를 위해 n형 전극(230) 및 p형 전극(240)의 형성 후에는 질소 및 산소를 포함하는 분위기에서 150℃ 내지 600℃의 범위에서 열처리를 실시하는 것이 바람직하다.
이와 같은 Ag 나노 도트층/Ti/Cr/Au 구조의 오믹 전극(230/240)은 Ag 나노 도트층(231/241)이 반도체층(220)으로의 전하 주입 특성을 향상시켜 주고, Ti 접촉층(232/242)이 n형층과 Cr/Au 전극(233/243,234/244) 사이에서 확산 장벽으로 작용하여 질소 분위기 열처리 및 고온, 고전류 주입 조건에서 발생하는 열에 의한 열화을 억제하기 때문에 열적 안정성이 우수하다. 따라서, Ag 나노 도트층/Ti/Cr/Au 구조의 오믹 전극(230/240)을 사용한 반도체 발광 소자는 더 낮은 구동 전압 특성을 갖게 되며, 열적 안정성이 향상된다.
이상, 본 발명에 대하여 전술한 실시예 및 첨부된 도면을 참조하여 설명하였으나, 본 발명은 이에 한정되지 않으며, 후술되는 특허청구범위에 의해 한정된다. 따라서, 본 기술분야의 통상의 지식을 가진 자라면 후술되는 특허청구범위의 기술적 사상에서 벗어나지 않는 범위 내에서 본 발명이 다양하게 변형 및 수정될 수 있음을 알 수 있을 것이다.
110, 210: 모재 기판 170: 지지 기판
120, 220: 반도체층 121, 221: n형층
122, 222: 활성층 123, 223: p형층
130, 240: p형 전극 180, 230: n형 전극

Claims (9)

  1. 발광 구조를 갖는 반도체층; 및
    상기 반도체층 상에 형성된 오믹 전극을 포함하되,
    상기 오믹 전극은 제1 금속층, 상부 캡핑층, 및 상기 제1 금속층과 상기 상부 캡핑층 사이에 위치하는 제2 금속층을 포함하고,
    상기 제1 금속층은 Ag, Al, Au 중 적어도 하나의 물질로 형성되며,
    상기 제2 금속층은 Ti, Ti-Al 합금, Ti-Ni 합금, Ta, Al, W, W-Ti 합금 중 적어도 하나의 물질로 형성되고,
    상기 상부 캡핑층은 Au, Al 중 적어도 하나의 물질로 형성되는 반도체 발광 소자.
  2. 청구항 1에 있어서,
    상기 제1 금속층은 요철 표면을 제공하고,
    상기 제2 금속층은 상기 요철 표면을 덮는 발광 소자.
  3. 청구항 2에 있어서,
    상기 제1 금속층은 나노 도트층인 발광 소자.
  4. 청구항 1에 있어서,
    상기 제1 금속층은 Au, 상기 제2 금속층은 Ti, 상기 상부 캡핑층은 Au로 형성되는 반도체 발광 소자.
  5. 청구항 1에 있어서,
    상기 반도체층은 n형층, 활성층 및 p형층을 포함하고,
    상기 오믹 전극은 상기 n형층 상에 형성되는 반도체 발광 소자.
  6. 청구항 5에 있어서,
    상기 p형층에 접속된 p형 전극을 더 포함하되,
    상기 p형 전극은 갈륨 극성 면에 형성된 발광 소자.
  7. 청구항 6에 있어서,
    상기 오믹 전극은 상기 n형층의 질소 극성 면측에 형성된 발광 소자.
  8. 청구항 6에 있어서,
    상기 p형 전극 하면에 부착된 지지기판을 더 포함하는 발광 소자.
  9. 청구항 1 내지 청구항 8 중 어느 한 항에 있어서,
    상기 제2 금속층과 상기 상부 캡핑층 사이에 위치하는 확산 방지층을 더 포함하되,
    상기 확산 방지층은 Cr, Ru, Pt, Ni, Pd, Ir, Rh, Nb 중 적어도 하나의 금속층, 또는 RuOx, NiOx, IrOx, RhOx, NbOx, TiOx, TaOx, CrOx 중 적어도 하나의 산화막으로 형성된 발광 소자.
KR1020110094565A 2011-09-20 2011-09-20 반도체 발광 소자 및 이의 제조 방법 KR101203142B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110094565A KR101203142B1 (ko) 2011-09-20 2011-09-20 반도체 발광 소자 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110094565A KR101203142B1 (ko) 2011-09-20 2011-09-20 반도체 발광 소자 및 이의 제조 방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020110045436A Division KR101568808B1 (ko) 2011-05-14 2011-05-14 반도체 발광 소자 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20110112268A KR20110112268A (ko) 2011-10-12
KR101203142B1 true KR101203142B1 (ko) 2012-11-21

Family

ID=45028106

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110094565A KR101203142B1 (ko) 2011-09-20 2011-09-20 반도체 발광 소자 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR101203142B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004200325A (ja) 2002-12-17 2004-07-15 Hitachi Cable Ltd 半導体発光素子
JP2006121084A (ja) 2004-10-20 2006-05-11 Arima Optoelectronics Corp 多層の複合金属コーティング層をフリップチップ電極とする発光ユニット
KR100635157B1 (ko) 2005-09-09 2006-10-17 삼성전기주식회사 질화물계 반도체 발광소자

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004200325A (ja) 2002-12-17 2004-07-15 Hitachi Cable Ltd 半導体発光素子
JP2006121084A (ja) 2004-10-20 2006-05-11 Arima Optoelectronics Corp 多層の複合金属コーティング層をフリップチップ電極とする発光ユニット
KR100635157B1 (ko) 2005-09-09 2006-10-17 삼성전기주식회사 질화물계 반도체 발광소자

Also Published As

Publication number Publication date
KR20110112268A (ko) 2011-10-12

Similar Documents

Publication Publication Date Title
US8552455B2 (en) Semiconductor light-emitting diode and a production method therefor
JP4999696B2 (ja) ＧａＮ系化合物半導体発光素子及びその製造方法
KR100910964B1 (ko) 오믹 전극 및 이의 형성 방법
JP4043461B2 (ja) フリップチップ用窒化物半導体発光素子
JP5358429B2 (ja) オーミック電極の形成方法及び半導体発光素子
KR100778820B1 (ko) 금속 전극 형성 방법 및 반도체 발광 소자의 제조 방법 및질화물계 화합물 반도체 발광 소자
JP2000294837A (ja) 窒化ガリウム系化合物半導体発光素子
KR101731056B1 (ko) 오믹 전극 구조체를 갖는 반도체 발광 소자 및 그것을 제조하는 방법
KR100571816B1 (ko) 질화물계 발광소자 및 그 제조방법
JP5471485B2 (ja) 窒化物半導体素子および窒化物半導体素子のパッド電極の製造方法
KR101008268B1 (ko) 외부양자효율 개선을 위한 수직구조 발광다이오드 및 그 제조방법
KR101568809B1 (ko) 반도체 발광 소자 및 이의 제조 방법
KR101534846B1 (ko) 수직구조의 그룹 3족 질화물계 반도체 발광다이오드 소자및 제조방법
KR20090115902A (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및제조방법
KR101568808B1 (ko) 반도체 발광 소자 및 이의 제조 방법
KR101203142B1 (ko) 반도체 발광 소자 및 이의 제조 방법
KR101077772B1 (ko) 반도체 발광 소자 및 이의 제조 방법
KR101068864B1 (ko) 반도체 발광소자 및 그 제조방법
KR101077771B1 (ko) 반도체 발광 소자 및 이의 제조 방법
KR101550913B1 (ko) 수직구조의 그룹 3족 질화물계 반도체 발광다이오드 소자및 제조방법
KR101205831B1 (ko) 반도체 발광소자 및 그 제조방법
KR20080065219A (ko) 오믹 전극 및 이의 형성 방법
TW201517312A (zh) 半導體發光元件及其製造方法
KR101681573B1 (ko) 발광소자의 제조방법
KR20120044724A (ko) 발광소자 및 그 제조방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150924

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160907

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170911

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 8