KR20120044724A - 발광소자 및 그 제조방법 - Google Patents

발광소자 및 그 제조방법 Download PDF

Info

Publication number
KR20120044724A
KR20120044724A KR1020100106181A KR20100106181A KR20120044724A KR 20120044724 A KR20120044724 A KR 20120044724A KR 1020100106181 A KR1020100106181 A KR 1020100106181A KR 20100106181 A KR20100106181 A KR 20100106181A KR 20120044724 A KR20120044724 A KR 20120044724A
Authority
KR
South Korea
Prior art keywords
light emitting
semiconductor layer
layer
emitting device
uneven pattern
Prior art date
Application number
KR1020100106181A
Other languages
English (en)
Other versions
KR101835312B1 (ko
Inventor
송현돈
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100106181A priority Critical patent/KR101835312B1/ko
Publication of KR20120044724A publication Critical patent/KR20120044724A/ko
Application granted granted Critical
Publication of KR101835312B1 publication Critical patent/KR101835312B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0083—Processes for devices with an active region comprising only II-VI compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시예에 따른 발광소자는 외부에 노출되는 발광 구조물의 일면에 요철패턴을 일정 높이 또는 일정 기울기로 형성시켜서 광추출 효율을 증가시킬 수 있다.
또한, 실시예에 따른 발광소자 제조방법은 9도 내지 11도의 경사각을 갖는 성장기판을 사용하여 발광소자를 성장시켜서 광추출 효율이 증가된 발광소자를 용이하게 제조할 수 있다.

Description

발광소자 및 그 제조방법{Light emitting device and Method for fabricating the same}
실시예는 발광소자 및 그 제조방법에 관한 것으로, 더욱 상세하게는 광추출 효율을 향상시킬 수 있는 발광소자 및 그 제조방법에 관한 것이다.
형광등은 흑점 현상, 짧은 수명 등으로 잦은 교체와 형광물질 사용으로 친환경을 지향하는 미래 조명시장의 흐름에 반하므로 점차 타 광원으로 대치되고 있는 추세이다.
이에 타 광원으로 가장 주목받고 있는 것은 LED(Light Emitting Diode)로써, 반도체의 빠른 처리 속도와 낮은 전력 소모 등의 장점과 함께, 환경 친화적이면서도 에너지 절약 효과가 높아서 차세대 광원으로 꼽히고 있다. 따라서, 기존의 형광등을 대체하기 위한 LED의 활용은 활발히 진행 중에 있다.
현재, LED와 같은 반도체 발광 소자는 텔레비전, 모니터, 노트북, 휴대폰, 및 기타 디스플레이장치를 구비하는 다양한 장치에 적용되고 있으며, 특히 기존의 CCFL을 대체하여 백 라이트 유닛으로도 널리 사용되고 있다.
최근에는 발광소자를 조명광원으로 이용하기 위해서 고휘도화가 요구되고 있으며, 이러한 고 휘도화를 달성하기 위하여 발광 효율 또는 광추출 효율을 증가시킬 수 있는 발광소자를 제작하기 위한 연구가 진행 중에 있다.
실시예는, 외부에 노출되는 발광 구조물의 일면에 일정 높이와 방향성을 갖는 요철패턴이 형성되도록 함으로써 광추출 효율이 향상된 발광소자를 제공한다.
실시예는, 9도 내지 11도의 경사면을 가지는 성장기판을 사용하여 발광 구조물을 성장시켜서 광추출 효율이 향상된 발광소자를 제공한다.
실시예에 따른 발광소자는, 기판 및 상기 기판 상에 형성되는 제1 반도체층 및 제2 반도체층과 그 사이에 형성된 활성층을 가지는 발광 구조물을 포함하고, 상기 제1 반도체층 상에 미세한 요철패턴이 형성되며 상기 요철패턴의 높이는 500nm 내지 600nm인 것을 특징으로 한다.
여기서, 상기 요철패턴은 일측으로 기울어져 형성될 수 있다.
또한, 요철패턴의 일면의 기울기는 55도 이상으로 형성될 수 있다.
실시예에 따른 발광소자 제조방법은 9도 내지 11도의 경사각을 갖는 성장기판을 배치하는 단계, 상기 성장기판 상에 순차적으로 제1 반도체층, 활성층 및 제2 반도체층을 포함하는 발광 구조물을 성장키는 단계, 발광 구조물의 외부에 노출되는 일 면에 소정의 식각방법을 통해 요철패턴을 형성하는 단계 및 상기 제1 반도체층 및 상기 제2 반도체층 상에 전극패드를 형성하는 단계를 포함한다.
실시예는 발광 구조물의 표면에 요철패턴을 형성함에 있어서, 일정높이와 일정 기울기로 형성시켜서 광량 및 광 추출 효율을 최대로 향상시키는 효과가 있다.
또한, 실시예에 따른 발광소자 제조방법에 의하면, 9도 내지 11도의 경사각을 가지는 성장기판을 사용하여 발광 구조물(AlGaInP)을 성장시키므로 발광 구조물 표면의 요철패턴이 55도 이상의 기울기를 갖도록 제조할 수 있다.
도 1a는 일 실시 예에 따른 발광소자의 절단면을 나타내는 단면도이고, 도 1b는 도 1a의 요철패턴이 형성된 부분의 확대도이다.
도 2은 일 실시예에 따른 미세 요철패턴 구조를 형성하였을 때의 효율성을 나타내는 개략도이다.
도 3은 실시 예에 따른 발광소자의 제조공정을 나타내는 공정순서도이다.
도 4는 다른 실시 예에 따른 발광소자의 제조공정을 나타내는 공정순서도이다.
도 5는 발광 소자의 요철 패턴의 기존 구조와 실시예의 구조를 나타낸 도면이다.
도 6은 실시예에 따른 발광소자를 포함하는 발광소자 패키지의 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 따라서, 몇몇 실시예에서, 잘 알려진 공정 단계들, 잘 알려진 소자 구조 및 잘 알려진 기술들은 본 발명이 모호하게 해석되는 것을 피하기 위하여 구체적으로 설명되지 않는다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작 시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)"또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않은 한 이상적으로 또는 과도하게 해석되지 않는다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기와 면적은 실제크기나 면적을 전적으로 반영하는 것은 아니다.
또한, 실시 예에서 발광소자의 구조를 설명하는 과정에서 언급하는 각도와 방향은 도면에 기재된 것을 기준으로 한다. 명세서에서 발광소자를 이루는 구조에 대한 설명에서, 각도에 대한 기준점과 위치관계를 명확히 언급하지 않은 경우, 관련 도면을 참조하도록 한다.
도 1a는 일 실시 예에 따른 발광소자의 절단면을 나타내는 단면도이고, 도 1b는 도 1a의 요철패턴이 형성된 부분의 확대도이고, 도 2는 일 실시예에 따른 미세 요철패턴 구조를 형성하였을 때의 효율성을 나타내는 개략도이다.
도 1을 참조하면, 발광소자(100)는 기판(110) 및 기판(110) 상에 발광구조물(150)을 포함할 수 있다.
기판(110)은 열전도성이 우수한 물질을 이용하여 형성할 수 있으며, 또한 전도성 물질로 형성할 수 있는데, 금속 물질 또는 전도성 세라믹을 이용하여 형성할 수 있다. 기판(110)은 단일층으로 형성될 수 있고, 이중 구조 또는 그 이상의 다중 구조로 형성될 수 있다.
실시 예에서, 기판(110)은 전도성을 갖는 것으로 설명하나, 전도성을 갖지 않을 수도 있으며, 이에 한정을 두지 않는다.
즉, 기판(110)은 금(Au), 니켈(Ni), 텅스텐(W), 몰리브덴(Mo), 구리(Cu), 알루미늄(Al), 탄탈(Ta), 은(Ag), 백금(Pt), 크롬(Cr) 중에서 선택된 어느 하나로 형성하거나 둘 이상의 합금으로 형성할 수 있으며, 서로 다른 둘 이상의 물질을 적층하여 형성할 수 있다.
이와 같은 기판(110)은 발광소자(100)에서 발생하는 열의 방출을 용이하게 하여 발광소자(100)의 열적 안정성을 향상시킬 수 있다.
기판(110) 상에는 접착층(111)이 적층될 수 있으며, 이에 접착층(111)은 전류 인가 중에 전극층(130)의 원자가 전기장에 의해 이동하는 일렉트로마이그레이션(electromigration) 현상을 최소화하기 위해 형성된다. 또한, 접착층(111)은 하부 물질과의 접착력이 우수한 금속 물질을 이용하여 형성하고, 접착층(111) 상부에 확산 방지막(미도시)을 더 형성할 수 있다.
접착층(111)으로 이용되는 접착력이 우수한 금속 물질로는 인듐(In), 주석(Sn), 은(Ag), 니오브(Nb), 니켈(Ni), 알루미늄(Al), 구리(Cu) 중 적어도 하나이며, 상기 확산 방지막은 백금(Pt), 팔라듐(Pd), 텅스텐(W), 니켈(Ni), 루테늄(Ru), 몰리브덴(Mo), 이리듐(Ir), 로듐(Rh), 탄탈(Ta), 하프늄(Hf), 지르코늄(Zr), 니오브(Nb), 바나듐(V) 중 적어도 하나 또는 둘 이상의 합금을 이용할 수 있다. 따라서, 접착층(111)은 단층 또는 다층 구조로 형성할 수 있다.
접착층(111) 상에는 반사막(120) 및 절연층(140)이 배치될 수 있다.
우선, 반사막(120)은 발광 구조물(150)의 활성층(156)에서 발생한 광 중 일부가 기판(110)으로 향하는 경우, 발광소자(100)의 상부를 향하도록 이를 반사하여 발광소자(100)의 광 추출효율을 향상시킬 수 있다.
따라서 반사막(120)은 은(Ag), 알루미늄(Al), 백금(Pt), 로듐(Rh) 등의 광반사도가 높은 재질로 형성하는 것이 바람직하다.
반사막(120) 상에는 전극층(130)이 형성될 수 있으며, 전극층(130)은 니켈(Ni), 백금(Pt), 루테늄(Ru), 이리듐(Ir), 로듐(Rh), 탄탈(Ta), 몰리브덴(Mo), 티탄(Ti), 은(Ag), 텅스텐(W), 구리(Cu), 크롬(Cr), 팔라듐(Pd), 바나듐(V), 코발트(Co), 니오브(Nb), 지르코늄(Zr), 산화인듐주석(ITO, Indium Tin Oxide), 알루미늄산화아연(AZO, aluminum zinc oxide), 인듐 아연 산화물(IZO, Indium Zinc Oxide) 중 어느 하나 또는 이들의 합금 형태로 이용할 수 있다.
전극층(130)은 측면 방향으로 돌출된 돌기가 형성될 수 있으며, 이때 상기 돌기는 절연층(140)과 접촉되며, 절연층(140)을 지지할 수 있다.
즉, 전극층(130)의 외주부 측면에는 절연층(140)이 형성될 수 있다. 여기서, 절연층(140)은 산화실리콘(SiO2) 및 질화실리콘(Si3N4) 중 어느 하나로 형성될 수 있다.
절연층(140)은 50 Mps 내지 300 Mps의 압력을 가하는 저온의 화학 증착법(CVD; Chemical Vapor Deposition)으로 형성될 수 있으며, 이때, 화학 증착법(CVD)에는 고밀도 플라즈마 화학증착법(High Density Plasma CVD), 유도결합 플라즈마 화학증착법(Inductive Coupled Plasma CVD) 및 축전결합 플라즈마 화학증착법(capacitively coupled plasma CVD) 등이 있다.
이때, 절연층(140)은 공통적으로 아르곤(Ar) 가스 분위기의 상기 저온에서 SiH4, O2 에 플라즈마를 가하여 저온에서 형성될 수 있다.
여기서, 상기 저온은 25 ℃ 내지 100 ℃인 것이 바람직하며, 즉 25 ℃ 미만인 경우 SiH4, O2 가 분해, 결합되지 않으며, 100 ℃ 보다 높은 경우 절연층(140)의 결정결함이 발생되어 발광소자(100)의 스트레스가 상승하여 수율이 저하될 수 있다
이때, 절연층(140) 형성 시, 절연층(140)의 표면에는 수분이 형성되므로, 절연층(140)의 표면에 N2 가스 분위기에서 400 ℃ 내지 700 ℃로 열처리하여 상기 수분을 제거할 수 있다.
발광구조물(150)은 전극층(130) 및 절연층(140)에 접하며, 제1 반도체층(152), 활성층(156) 및 제2 반도체층(154)을 포함할 수 있고, 제1 반도체층(152)과 제2 반도체층(154) 사이에 활성층(156)이 개재된 구성으로 이루어질 수 있다.
제1 반도체층(152)은 n형 반도체층으로 구현될 수 있으며, n형 반도체층은 AlGaInP계 화합물 반도체, GaN층, AlGaN층, InGAN층 등과 같은 GaN계 화합물 반도체 중 어느 하나로 이루어질 수 있고, n형 도펀트가 도핑될 수 있다. 바람직하게는 AlGaInP를 포함하여 이루어질 수 있다.
한편, 제1 반도체층(152) 상부에는 니켈(Ni) 등으로 전극패드(160)가 형성될 수 있고, 전극패드(160)가 형성되지 않은 제1 반도체층(152)의 표면 일부 영역 또는 전체 영역에 대해 소정의 식각 방법으로 광 추출효율을 향상시키기 위한 요철패턴(170)을 형성해 줄 수 있다.
여기서, 전극패드(160)는 요철패턴(170)이 형성되지 않는 평탄한 면에 형성된 것으로 설명하나, 요철패턴(170)이 형성된 상부면에 형성될 수 있으며 이에 한정을 두지 않는다.
제1 반도체층(152)의 아래에는 활성층(156)이 형성될 수 있다. 활성층(156)은 전자와 정공이 재결합되는 영역으로, 전자와 정공이 재결합함에 따라 낮은 에너지 준위로 천이하며, 그에 상응하는 파장을 가지는 빛을 생성할 수 있다.
활성층(156)은 예를 들어, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체 재료를 포함하여 형성할 수 있으며, 단일 양자 우물 구조 또는 다중 양자 우물 구조(MQW: Multi Quantum Well)로 형성될 수 있다. 또한, 바람직하게는 활성층(156)은 AlGaInP를 포함하여 형성될 수도 있다.
따라서, 더 많은 전자가 양자우물층의 낮은 에너지 준위로 모이게 되며, 그 결과 전자와 정공의 재결합 확률이 증가 되어 발광효과가 향상될 수 있다. 또한, 양자선(Quantum wire)구조 또는 양자점(Quantum dot)구조를 포함할 수도 있다.
활성층(156) 아래에는 제2 반도체층(154)이 형성될 수 있다. 제2 반도체층(154)은 p형 반도체층으로 구현되어, 활성층(156)에 정공을 주입할 수 있다. 예를 들어 p형 반도체층은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, 또한, AlGaInP를 포함할 수도 있다. Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.
제2 반도체층(154)과 전극층(130) 사이 즉, 제1 반도체층(152)에 배치된 전극패드(160)와 대응하는 위치의 제2 반도체층(154) 상에 전류제한층(미도시)이 배치될 수 있다.
상기 전류제한층은 예를 들어 제1 반도체층(152)이 n형 반도체층으로 구현되는 경우, 전극패드(160)를 통해 제공되는 전자가 전극패드(160)의 하부에만 밀집되는 전류군집현상을 방지할 수 있다.
또한 제2 반도체층(154)의 아래에는 제3 반도체층(미도시)을 형성할 수도 있다. 여기서 제3 반도체층은 n형 반도체층으로 구현될 수 있다.
한편, 상술한 제1 반도체층(152), 활성층(156) 및 제2 반도체층(154)은 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy), 스퍼터링(Sputtering) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.
또한, 상술한 바와는 달리 실시예에서 제1 반도체층(152)이 p형 반도체층으로 구현되고, 제2 반도체층(154)이 n형 반도체층으로 구현될 수 있으며, 이에 한정하지 않는다.
다시, 도 1a 및 도 1b를 참조하여 설명하면, 요철패턴(170)은 발광 구조물(150)의 외부에 노출되는 일면에 형성될 수 있다. 즉 도 1a에서는 제1 반도체층(152) 상에 형성되었지만, 제2 반도체층(154)이 외부로 노출되는 경우는 제2 반도체층(154) 상에 형성될 수 있다.
요철패턴(170)을 형성하는 방법은 식각방법을 사용하는데, 바람직하게는 Wet etching 방법을 사용하는 것이 바람직하다.
즉, 도 2를 참조하면, 종래의 요철패턴(170)이 없을 경우, 전반사가 일어나, 빛이 횡방향으로 진행하거나, 소자의 내부에 갇혀서 외부로 빛이 나오지 못하여 효율이 떨어지는데 반해(도 2a 참조), 미세 요철패턴(170)을 형성하면 빛이 내부에 갇히는 것을 방지하고, 빛이 소자 밖으로 빠져 나올 수 있게 하므로, 외부 양자 효율을 높일 수 있다(도 2b 참조).
또한, 도 1b에서 요철패턴(170)은 산(172)과 산(172)사이의 골(174)로 이루어지는 것으로 도시되어 있으나, 이에 한정되지 않고, 막대형상, 반원형태 등 다양한 형상을 가질 수 있다.
요철패턴(170)의 높이(h)는 500nm 내지 600nm로 형성된다. 여기서, 요철패턴(170)의 높이는 골(174)에서 인접한 산(172)의 높이를 의미한다.
표1은 요철패턴(170)의 높이에 따른 광량변화 실험데이터이다. 표1을 참조하면, 요철패턴(170)의 높이가 500nm 내지 600nm 로 형성되는 경우 광량이 최대치가 되는 것을 알 수 있다.
<표 1>
Figure pat00001
또한, 요철패턴(170)은 일측으로 기울어져 형성될 수 있다. 바람직하게는 요철패턴(170)의 일면의 기울기(θ1)(Roughening angle)는 55도 이상일 수 있다. 여기서, 요철패턴(170)의 일면의 기울기(θ1)는 발광 구조물(150)의 베이스면에 대해 수평인 가상의 면에서 요철패턴(170)의 일면이 이 이루는 각도를 의미한다.
<표2>
Figure pat00002
상기 표2는 요철패턴(170)의 일면의 기울기에 따른 광량을 측정한 실험 데이터다. 표2를 참조하면, 빛의 파장이 625nm인 경우 요철패턴(170)의 일면의 기울기(Roughening angle)가 55도 이상인 경우 광도가 최대치가 되는 것을 알 수 있다.
즉, 실시예는 발광 구조물(150)의 표면에 요철패턴(170)을 형성함에 있어서, 일정높이와 일정 기울기로 형성시켜서 광량 및 광 추출 효율을 최대로 향상시키는 효과가 있다.
상기 발광소자(100)의 설명은 수직형을 기준으로 설명하였으나, 이제 한정되지 아니하고, 수평형, 플립형 등에 당업자가 당연히 생각할 수 있는 범위 내에서 변형 가능하다.
도 3은 실시 예에 따른 발광소자의 제조공정을 나타내는 공정순서도이다.
도 3을 참조하면, 실시 예에 따른 발광소자 제조방법은 먼저 9도 내지 11도의 경사각을 갖는 성장기판(101)을 배치한다. 여기서 경사각(θ2)은 성장기판(101)의 베이스면과 성장기판(101)의 경사면이 이루는 각도이거나, 베이스면과 성장기판(101)이 이루는 각도일 수 있다. 더욱 바람직하게는 경사각(θ2)은 약 10도로 이루어진다.
성장기판(101)은 사파이어 기판(Al203), GaN, SiC, ZnO, Si, GaP, InP, 그리고 GaAs 등으로 이루어진 군에서 선택될 수 있으며, 바람직하게는 GaAs로 이루어질 수 있다.
성장기판(101)과 발광구조물(150) 사이에는 버퍼층(112)이 형성될 수 있다.
상기 버퍼층(112)은 3족과 5족 원소가 결합 된 형태이거나 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaInP 중에서 어느 하나로 이루어질 수 있으며, 바람직하게는 AlGaInP를 포함할 수 있고, 도펀트가 도핑될 수도 있다.
이후, 성장기판(101) 상에 순차적으로 제1 반도체층(152), 활성층(156) 및 제2 반도체층(154)을 포함하는 발광 구조물(150)을 성장시킨다.
즉, 성장기판(101) 상에는 제1 반도체층(152), 활성층(156) 및 제2 반도체층(154)을 포함하는 발광구조물(150)이 배치될 수 있으며, 제1 반도체층(152), 활성층(156) 및 제2 반도체층(154)은 도 1에서 상술한 바와 동일하므로 생략하도록 한다.
이후, 발광 구조물(150)의 외부에 노출되는 일 면에 소정의 식각방법을 통해 요철패턴을 형성시킨다. 식각방법에는 제한이 없으나, 습식 식각 공정이 바람직하다.
이후, 제1 반도체층(152) 및 제2 반도체층(154) 상에 전극패드(160)를 형성시킨다. 이때, 발광 구조물(150)의 일영역을 상면으로부터 제1 반도체층(152)의 일 부분까지 메사식각한 후 전극패드(160)를 제1 반도체층(152)에 형성할 수 있다. 또는, 먼저 성장기판(101)을 제거하고, 제1 반도체층(152) 및 제2 반도체층(154) 상에 전극패드(160)를 형성시킬 수 도 있다.
<표3>
Figure pat00003
따라서, 표 3에 나타난 바와 같이 성장기판(101)에 경사각(θ2)을 10도로 유지시켜서 발광구조물(150)을 성장시키고, 외부로 노출되면 발광구조물(150)의 일면을 소정의 식각방법으로 식각하면, 요철패턴(170)이 방향성을 가지고, 기울기가 50도 이상으로 형성된다. 따라서, 광추출 효율 또는 광효율이 증가하게 된다.
특히, 성장기판(101)이 GaAs를 포함하는 경우는 성장되는AlGaInP의 결정성으로 인해 요철패턴(170)의 기울기가 50도 이상으로 형성될 수 있다.
도 4는 다른 실시 예에 따른 발광소자의 제조공정을 나타내는 공정순서도이다.
도 4를 참조하면, 실시 예에 따른 발광소자 제조방법은 먼저 9도 내지 11도의 경사각을 갖는 성장기판(101)을 배치한다.
이후, 성장기판(101) 상에 순차적으로 제1 반도체층(152), 활성층(156) 및 제2 반도체층(154)을 포함하는 발광 구조물을 성장시킨다.
이후, 제2 반도체층(154) 상에 전극층(130)을 형성시킨다. 또한, 제2 반도체층(154)의 외주부 측면에는 절연층(미도시)이 형성되어 전기적 쇼트를 방지 할 수도 있다.
이후, 전극층(130) 상에 기판(110)을 본딩하며, 기판(110)을 베이스로 위치시킨 후 상술한 성장기판(101)을 제거한다. 여기서, 성장기판(101)은 물리적 또는/및 화학적 방법으로 제거할 수 있으며, 물리적 방법은 일 예로 LLO(laser lift off) 방식으로 제거할 수 있다. 또한, 기판(110) 상에는 접착층(111)이 적층되어 본딩 될 수도 있다.
한편, 성장기판(101)의 제거 후 발광 구조물(150)의 위에 배치된 버퍼층(112)을 제거해 줄 수 있다. 이때 버퍼층(112)은 건식 또는 습식 식각 방법, 또는 연마 공정을 통해 제거될 수 있다.
이후, 제1 반도체층(152) 상에 소정의 식각방법으로 요철패턴(170)이 형성되고, 전극패드(160)가 형성된다.
따라서 실시예의 발광소자 제조방법에 의하면 요철패턴(170)이 방향성을 가지고, 기울기가 50도 이상으로 형성되게 되고, 광추출 효율이 향상되게 된다.
도 5는 발광 소자의 요철 패턴의 기존 구조와 실시예의 구조를 나타낸 도면이다.
도 5를 참조하면, 실시예에 따른 제조방법에 의해 발광소자를 제조하면 요철패턴의 방향성이 수직에 가깝게 형성된 것을 볼 수 있다. 따라서 광추출 효율이 향상된다.
도 6은 실시예에 따른 발광소자를 포함하는 발광소자 패키지의 단면도이다.
도 6을 참조하면, 발광 소자 패키지(300)는 몸체(320)와, 몸체(320)에 설치된 제1 전극층(331) 및 제2 전극층(332)과, 몸체(320)에 설치되어 제1 전극층(331) 및 제2 전극층(332)과 전기적으로 연결되는 실시예에 따른 발광소자(100)와, 발광소자(100)를 밀봉하는 몰딩부재(340)를 포함한다.
몸체(320)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 발광소자(100)의 주위에 경사면이 형성될 수 있다.
제1 전극층(331) 및 제2 전극층(332)은 서로 전기적으로 분리되며, 발광소자(100)에 전원을 제공한다. 또한, 제1 전극층(331) 및 제2 전극층(332)은 발광소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시킬 수 있으며, 발광소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.
발광소자(100)는 몸체(320) 상에 설치되거나 제1 전극층(331) 또는 제2 전극층(332) 상에 설치될 수 있다.
발광소자(100)는 제1 전극층(331) 및 제2 전극층(332)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다.
몰딩부재(340)는 발광소자(100)를 밀봉하여 보호할 수 있다. 또한, 몰딩부재(340)에는 형광체가 포함되어 발광소자(100)에서 방출된 광의 파장을 변화시킬 수 있다.
상기 발광 소자 패키지는 상기에 개시된 실시 예들의 발광 소자 중 적어도 하나를 하나 또는 복수 개로 탑재할 수 있으며, 이에 대해 한정하지는 않는다.
실시 예에 따른 발광 소자 패키지는 복수개가 기판 상에 어레이되며, 상기 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 발광소자 또는 발광 소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.
또한, 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
101: 성장기판 110: 기판
111: 접착층 120: 반사막
130: 전극층 140: 절연층
152: 제 1반도체층 154: 제 2반도체층
156: 활성층 160: 전극패드
170: 요철패턴 172: 산
174: 골

Claims (9)

  1. 기판 및
    상기 기판 상에 형성되는 제1 반도체층 및 제2 반도체층과 그 사이에 형성된 활성층을 가지는 발광 구조물을 포함하고,
    상기 제1 반도체층 상에 미세한 요철패턴이 형성되며,
    상기 요철패턴의 높이는 500nm 내지 600nm인 발광소자.
  2. 제1항에 있어서,
    상기 요철패턴은,
    일측으로 기울어져 형성되는 발광소자.
  3. 제2항에 있어서,
    상기 요철패턴의 일면의 기울기는 55도 이상인 발광소자.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 발광 구조물은 AlGaInP를 포함하는 발광소자.
  5. 9도 내지 11도의 경사각을 갖는 성장기판을 배치하는 단계;
    상기 성장기판 상에 순차적으로 제1 반도체층, 활성층 및 제2 반도체층을 포함하는 발광 구조물을 성장키는 단계;
    발광 구조물의 외부에 노출되는 일 면에 소정의 식각방법을 통해 요철패턴을 형성하는 단계; 및
    상기 제1 반도체층 및 상기 제2 반도체층 상에 전극패드를 형성하는 단계를 포함하는 발광소자 제조방법.
  6. 제5항에 있어서,
    상기 발광 구조물 성장단계 전에 상기 성장기판 상에 버퍼층을 성장시키는 단계를 더 포함하는 발광소자 제조방법.
  7. 제5항에 있어서,
    상기 전극 형성단계 이전에 상기 성장기판을 제거하는 단계를 더 포함하는 발광소자 제조방법.
  8. 제 5항에 있어서,
    상기 성장기판은 GaAs를 포함하는 발광소자 제조방법.
  9. 제1항 내지 제3항 중 어느 한 항의 발광소자를 포함하는 발광소자 패키지.
KR1020100106181A 2010-10-28 2010-10-28 발광소자 및 그 제조방법 KR101835312B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100106181A KR101835312B1 (ko) 2010-10-28 2010-10-28 발광소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100106181A KR101835312B1 (ko) 2010-10-28 2010-10-28 발광소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20120044724A true KR20120044724A (ko) 2012-05-08
KR101835312B1 KR101835312B1 (ko) 2018-03-07

Family

ID=46264444

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100106181A KR101835312B1 (ko) 2010-10-28 2010-10-28 발광소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101835312B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150117409A (ko) * 2014-04-10 2015-10-20 엘지이노텍 주식회사 발광소자

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4092658B2 (ja) * 2004-04-27 2008-05-28 信越半導体株式会社 発光素子の製造方法
KR100986318B1 (ko) * 2010-02-09 2010-10-08 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150117409A (ko) * 2014-04-10 2015-10-20 엘지이노텍 주식회사 발광소자

Also Published As

Publication number Publication date
KR101835312B1 (ko) 2018-03-07

Similar Documents

Publication Publication Date Title
US9899567B2 (en) Light emitting device
KR101081135B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
US9299884B2 (en) Light emitting device and light emitting device package including the same
KR101449030B1 (ko) 그룹 3족 질화물계 반도체 발광다이오드 소자 및 이의 제조방법
US9548416B2 (en) Light emitting device and light emitting device package having the same
KR101039904B1 (ko) 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법
KR20120064870A (ko) 발광소자 및 발광소자 패키지
US8969892B2 (en) Light emitting device
KR101039948B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR20120055332A (ko) 발광소자 및 발광소자 패키지
KR101873556B1 (ko) 발광소자 및 그 제조방법
KR101745996B1 (ko) 발광소자
KR101835312B1 (ko) 발광소자 및 그 제조방법
KR101710358B1 (ko) 발광 소자 및 발광소자 패키지
KR101778157B1 (ko) 발광소자
KR101700792B1 (ko) 발광 소자
KR20120019750A (ko) 발광 소자
KR20120049694A (ko) 발광소자 및 발광소자 패키지
KR101681573B1 (ko) 발광소자의 제조방법
KR101781051B1 (ko) 발광소자
KR101824885B1 (ko) 발광소자
KR101746011B1 (ko) 발광소자
KR20120108411A (ko) 발광소자
KR20120065676A (ko) 발광소자의 제조방법
KR20120065704A (ko) 발광소자 및 그 발광 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right