KR20120049694A - 발광소자 및 발광소자 패키지 - Google Patents

발광소자 및 발광소자 패키지 Download PDF

Info

Publication number
KR20120049694A
KR20120049694A KR1020100111086A KR20100111086A KR20120049694A KR 20120049694 A KR20120049694 A KR 20120049694A KR 1020100111086 A KR1020100111086 A KR 1020100111086A KR 20100111086 A KR20100111086 A KR 20100111086A KR 20120049694 A KR20120049694 A KR 20120049694A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
emitting device
electrode layer
electrode
Prior art date
Application number
KR1020100111086A
Other languages
English (en)
Inventor
정환희
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100111086A priority Critical patent/KR20120049694A/ko
Publication of KR20120049694A publication Critical patent/KR20120049694A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시예에 발광 소자는 전극층과 채널층 또는 전류차단층을 동일 선상에 동일 높이로 배치시킴으로써, 다른 층들과 접착력이 향상되고, 제조가 용이하며, 발광소자 사용 시에 안정성 및 신뢰성을 향상시킬 수 있다.

Description

발광소자 및 발광소자 패키지{Light Emitting device and Light Emitting device Package}
본 발명은 발광소자, 발광소자 패키지에 관한 것이다.
형광등은 흑점 현상, 짧은 수명 등으로 잦은 교체와 형광물질 사용으로 친환경을 지향하는 미래 조명시장의 흐름에 반하므로 점차 타 광원으로 대치되고 있는 추세이다.
이에 타 광원으로 가장 주목받고 있는 것은 LED(Light Emitting Diode)로써, 반도체의 빠른 처리 속도와 낮은 전력 소모 등의 장점과 함께, 환경 친화적이면서도 에너지 절약 효과가 높아서 차세대 광원으로 꼽히고 있다. 따라서, 기존의 형광등을 대체하기 위한 LED의 활용은 활발히 진행 중에 있다.
현재, LED와 같은 반도체 발광 소자는 텔레비전, 모니터, 노트북, 휴대폰, 및 기타 디스플레이장치를 구비하는 다양한 장치에 적용되고 있으며, 특히 기존의 CCFL을 대체하여 백 라이트 유닛으로도 널리 사용되고 있다.
최근에는 발광소자를 조명광원으로 이용하기 위해서 고휘도화가 요구되고 있으며, 이러한 고휘도화를 달성하기 위하여 전류를 균일하게 확산시켜 발광 효율을 증가시킬 수 있는 발광소자를 제작하기 위한 연구가 진행 중에 있다.
실시예는 새로운 구조를 갖는 발광 소자, 발광 소자 패키지를 제공한다.
실시예는 접착력이 향상되고, 제조가 용이하며, 발광소자의 안정성 및 신뢰성이 향상된 반도체 발광 소자, 발광 소자 패키지를 제공한다.
실시예에 따른 발광소자는, 지지기판, 상기 지지기판 상에 배치된 제2전극층, 상기 제2 전극층의 외주부 측면에 형성되고, 상기 제2 전극층과 동일선상에 배치된 채널층 및 상기 전극층 및 상기 채널층 상에 배치되며, 제1, 2 반도체층 및 상기 제1, 2 반도체층 사이에 활성층을 포함하는 발광구조물을 포함하고, 상기 제 2전극층은 제1 높이를 가지고, 상기 채널층은 제2 높이를 가지며, 상기 제1 높이와 제2 높이는 동일한 것을 특징으로 한다.
여기서, 상기 발광구조물은 상기 제2 반도체층 상에 형성되어 상기 발광구조물과 전기적으로 연결되는 제 1전극을 포함하고, 상기 제 1전극과 수직 방향으로 적어도 일부가 중첩되도록 형성되며, 상기 제 2전극층, 상기 채널층과 동일선상에 배치된 전류차단층을 더 포함하며, 상기 제 2전극층은 제1 높이를 가지고, 상기 채널층과 상기 전류차단층은 제2 높이를 가지며, 상기 제1 높이와 제2 높이는 동일한 것을 특징으로 할 수 있다.
전극층, 채널층 또는 전류차단층(CBL)이 동일 선상에서 오차범위 내에서 동일 높이를 가짐으로써, 다른 층들과 접착력이 향상되고, 발광소자 사용 시에 안정성 및 신뢰성을 향상시킬 수 있는 장점이 있다.
또한, 실시예에 따르면 전극층, 채널층 또는 전류차단층(CBL)이 동일 선상에서 오차범위 내에서 동일 높이를 가지므로 제조공정이 용이한 장점이 있다.
도 1a은 실시예에 따른 발광소자를 나타낸 단면도이다.
도 1b는 도 1의 전극층과 채널층이 접촉하는 부분의 부분 확대도이다.
도 2는 다른 실시예에 따른 발광소자를 나타낸 단면도이다.
도 3 내지 도 7은 도 1a의 발광소자의 제조공정을 나타낸 순서도이다.
도 8은 실시예에 따른 발광소자를 포함하는 발광소자 패키지의 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 따라서, 몇몇 실시예에서, 잘 알려진 공정 단계들, 잘 알려진 소자 구조 및 잘 알려진 기술들은 본 발명이 모호하게 해석되는 것을 피하기 위하여 구체적으로 설명되지 않는다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작 시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)"또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않은 한 이상적으로 또는 과도하게 해석되지 않는다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기와 면적은 실제크기나 면적을 전적으로 반영하는 것은 아니다.
또한, 실시 예에서 발광소자의 구조를 설명하는 과정에서 언급하는 각도와 방향은 도면에 기재된 것을 기준으로 한다. 명세서에서 발광소자를 이루는 구조에 대한 설명에서, 각도에 대한 기준점과 위치관계를 명확히 언급하지 않은 경우, 관련 도면을 참조하도록 한다.
도 1a은 실시예에 따른 발광소자를 나타낸 단면도이고, 도 1b는 도 1의 전극층과 채널층이 접촉하는 부분의 부분 확대도이다.
도 1a를 참조하면, 실시예에 따른 발광소자(100)는 지지기판(110), 지지기판(110)상에 형성되는 제2 전극층(130), 채널층(140) 및 발광구조물(150)을 포함할 수 있다.
그리고 발광구조물(150)의 상에 형성되는 제1 전극(160)과, 발광구조물(150)의 상면 및 측면에 형성된 패시베이션(170)을 포함할 수 있다.
또한, 지지기판(110) 및 발광구조물(150) 사이에는 본딩층(111), 반사층(120), 전류차단층(190)이 형성될 수 있다.
지지기판(110)은 발광구조물(150)을 지지하며, 제 1전극(160)과 함께 발광구조물(150)에 전원을 제공할 수 있다. 지지기판(110)은 열전도성이 우수한 물질을, 또는 전도성 물질로 형성 될 수 있으며, 예를 들어, 금(Au), 니켈(Ni), 텅스텐(W), 몰리브덴(Mo), 구리(Cu), 알루미늄(Al), 탄탈(Ta), 은(Ag), 백금(Pt), 크롬(Cr), Si, Ge, GaAs, ZnO, GaN, Ga2O3 또는 SiC, SiGe, CuW 중에서 선택된 어느 하나로 형성하거나 둘 이상의 합금으로 형성할 수 있으며, 서로 다른 둘 이상의 물질을 적층하여 형성할 수 있다.
이와 같은 지지기판(110)은 발광소자(100)에서 발생하는 열의 방출을 용이하게 하여 발광소자(100)의 열적 안정성을 향상시킬 수 있다.
실시 예에서, 지지기판(110)은 전도성을 갖는 것으로 설명하나, 전도성을 갖지 않을 수도 있으며, 이에 한정을 두지 않는다.
지지기판(110) 상에는 본딩층(111)이 형성될 수 있다. 본딩층(111)은 전극층(130) 및 채널층(140) 아래에 형성되어, 층들간의 접착력을 강화시켜 줄 수 있다. 본딩층(111)은 하부 물질과의 접착력이 우수한 물질을 이용하여 형성될 수 있다. 예를 들어, 인듐(In), 주석(Sn), 은(Ag), 니오브(Nb), 니켈(Ni), 알루미늄(Au), 구리(Cu) 중 적어도 하나로 형성될 수 있다. ,
본딩층(111) 상부에 확산 방지막(미도시)을 더 형성할 수 있다. 확산 방지막은 지지기판(110) 및 본딩층(111)을 이루는 물질이 발광구조물(150)로 확산되는 것을 방지할 수 있다. 상기 확산 방지막은 금속의 확산을 방지하는 물질로 형성될 수 있으며, 예를 들어, 백금(Pt), 팔라듐(Pd), 텅스텐(W), 니켈(Ni), 루테늄(Ru), 몰리브덴(Mo), 이리듐(Ir), 로듐(Rh), 탄탈(Ta), 하프늄(Hf), 지르코늄(Zr), 니오브(Nb), 바나듐(V) 중 적어도 하나 또는 둘 이상의 합금을 이용할 수 있다. 다만 이에 한정되는 것은 아니다. 그리고, 본딩층(111)은 단층 또는 다층 구조로 형성될 수 있다.
제 2전극층(130)은 지지기판(110) 상에 배치된다.
제 2전극층(130) 은 금속과 투광성 전도층을 선택적으로 사용할 수 있으며, 발광구조물(150)에 전원을 제공한다. 제2전극층(130)은 전도성 재질을 포함하여 형성될 수 있다. 예를 들면, 니켈(Ni), 백금(Pt), 루테늄(Ru), 이리듐(Ir), 로듐(Rh), 탄탈(Ta), 몰리브덴(Mo), 티탄(Ti), 은(Ag), 텅스텐(W), 구리(Cu), 크롬(Cr), 팔라듐(Pd), 바나듐(V), 코발트(Co), 니오브(Nb), 지르코늄(Zr), 산화인듐주석(ITO, Indium Tin Oxide), 알루미늄산화아연(AZO, aluminum zinc oxide), 인듐 아연 산화물(IZO, Indium Zinc Oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide) ), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO 중 적어도 하나로 형성될 수 있다. 다만 이에 한정되는 것은 아니다.
채널층(140)은 제2 반도체층(153)과 접하고 상기 발광 소자(100) 내에서 링 형상, 루프 형상, 프레임 형상 등으로 형성될 수 있으며, 전극층(130)과 동일선상에 배치될 수 있다.
채널층(140)은 소성되어 형성된 전극층(130)을 드라이에칭(Dry etching)하는 경우 발광구조물(150)까지 에칭되는 것을 방지하는 역할을 한다.
또한, 채널층(140)은 발광 구조물(150) 및 지지기판(110)이 전기적 쇼트를 일으키는 것을 최소화할 수 있으며, 발광 구조물(150) 및 지지기판(110)사이의 틈새로 수분 등이 침투되는 것을 방지할 수 있다.
여기서, 채널층(140)은 금속물질 및 절연물질 중 적어도 하나를 포함할 수 있으며, 상기 금속물질인 경우에는 전극층(130)을 이루는 물질보다 전기 전도성이 낮은 물질을 사용하여, 전극층(130)에 인가되는 전원이 채널층(140)으로 인가되지 않도록 할 수 있다.
이러한, 채널층(140)은 전도성이 낮은 물질 및 절연물질로 형성될 수 있으며, 예를 들어, 티탄(Ti), 니켈(Ni), 백금(Pt), 납(Pb), 로듐(Rh), 이리듐(Ir) 및 텅스텐(W), 산화알루미늄(Al2O3), 산화실리콘(SiO2), 질화실리콘(Si3N4), 산화티탄(TiOx), SiOx, SiOxNy, TiO2 , Ti, Al, Cr, 산화인듐주석(ITO, Indium Tin Oxide), 알루미늄산화아연(AZO, aluminum zinc oxide), 인듐 아연 산화물(IZO, Indium Zinc Oxide) IZTO, IAZO, IGZO, IGTO, ATO, ZnO 중 적어도 하나를 포함할 수 있다. 이때, 채널층(140)은 금속물질 또는 절연물질을 모두 포함하여 복수 층을 이룰 수 있다.
발광구조물(150)은 전극층(130) 및 채널층(140)에 접하며, 제1 반도체층(151), 활성층(152) 및 제2 반도체층(153)을 포함할 수 있고, 제1 반도체층(151)과 제2 반도체층(153) 사이에 활성층(152)이 개재된 구성으로 이루어질 수 있다.
제1 반도체층(151)은 n형 반도체층으로 구현될 수 있으며, n형 반도체층은 GaN층, AlGaN층, InGAN층 등과 같은 GaN계 화합물 반도체 중 어느 하나로 이루어질 수 있고, n형 도펀트가 도핑될 수 있다.
한편, 제1 반도체층(151) 상부에는 니켈(Ni) 등으로 전극패드(160)가 형성될 수 있고, 전극패드(160)가 형성되지 않은 제1 반도체층(151)의 표면 일부 영역 또는 전체 영역에 대해 소정의 식각 방법으로 광 추출효율을 향상시키기 위한 요철(158)을 형성해 줄 수 있다.
여기서, 전극패드(160)는 요철(158)이 형성되지 않는 평탄한 면에 형성된 것으로 설명하나, 요철(158)이 형성된 상부면에 형성될 수 있으며 이에 한정을 두지 않는다.
제1 반도체층(151)의 아래에는 활성층(152)이 형성될 수 있다. 활성층(152)은 전자와 정공이 재결합되는 영역으로, 전자와 정공이 재결합함에 따라 낮은 에너지 준위로 천이하며, 그에 상응하는 파장을 가지는 빛을 생성할 수 있다.
활성층(152)은 예를 들어, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체 재료를 포함하여 형성할 수 있으며, 단일 양자 우물 구조 또는 다중 양자 우물 구조(MQW: Multi Quantum Well)로 형성될 수 있다.
따라서, 더 많은 전자가 양자우물층의 낮은 에너지 준위로 모이게 되며, 그 결과 전자와 정공의 재결합 확률이 증가 되어 발광효과가 향상될 수 있다. 또한, 양자선(Quantum wire)구조 또는 양자점(Quantum dot)구조를 포함할 수도 있다.
활성층(152) 아래에는 제2 반도체층(153)이 형성될 수 있다. 제2 반도체층(153)은 p형 반도체층으로 구현되어, 활성층(152)에 정공을 주입할 수 있다. 예를 들어 p형 반도체층은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.
이때, 제2 반도체층(153)은 전극층(130)과 접하는 제1 영역(미도시) 및 상기 제1 영역의 둘레를 감싸며, 채널층(140)과 접하는 제2 영역(미도시)으로 구분될 수 있다.
또한 제2 반도체층(153)의 아래에는 제3 반도체층(미도시)을 형성할 수도 있다. 여기서 제3 반도체층은 제2 반도체층과 극성이 반대인 반도체층으로 구현될 수 있다.
한편, 상술한 제1 반도체층(151), 활성층(152) 및 제2 반도체층(153)은 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy), 스퍼터링(Sputtering) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.
또한, 상술한 바와는 달리 실시예에서 제1 반도체층(151)이 p형 반도체층으로 구현되고, 제2 반도체층(153)이 n형 반도체층으로 구현될 수 있으며, 이에 한정하지 않는다.
또한, 발광구조물(150)의 외주면 중 일부 영역 또는 전체 영역은 외부의 충격 등으로부터 보호하고, 전기적 쇼트를 방지할 수 있도록 패시베이션(170)이 형성 될 수도 있다.
다시 도 1a를 참조하면, 전극층(130)은 반사층(120)을 더 포함할 수 있다.
반사층(120)은 발광구조물(150)의 활성층(152)에서 발생된 광 중 일부가 지지기판(110) 방향으로 향하는 경우, 발광소자(100)의 상부 방향으로 향하도록 광을 반사시켜 발광소자(100)의 광 추출 효율을 향상시킬 수 있다.
따라서, 반사층(120)은 광을 반사할 수 있는 재질로써, 예를 들면, 은(Ag), 니켈(Ni), 알루미늄(Al), 로듐(Rh), 팔라듐(Pd), 이리듐(Ir), 루테늄(Ru), 마그네슘(Mg), 아연(Zn), 백금(Pt), 금(Au), 하프늄(Hf) 및 이들 중 둘 이상의 합금으로 구성된 물질 중에서 한 층 또는 복수의 층으로 형성될 수 있고, 또는 ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등의 투광성 전도성 물질을 이용하여 다층으로 형성할 수 있으며, 구체적으로는, IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni, Ag/Cu, Ag/Pd/Cu 등으로 적층될 수 있다., 상술한 재질 외에 다른 재질로 형성될 수 있고, 이에 한정되지 않는다.
반사층(120)과 전극층(130)은 폭 및 길이가 동일한 것으로 설명하지만, 폭 및 길이 중 적어도 하나가 상이할 수 있으며 이에 한정을 두지 않는다.
다시 설명하면, 제2 전극층(130)은 반사층(120)을 포함할 수도 있고, 포함하지 않을 수도 있다.
도 1b를 참조하여 설명하면, 제2 전극층(130)은 제1 높이(h1)를 가지고, 채널층(140)은 제2 높이(h2)를 가지며, 제1 높이(h1)와 제2 높이(h2)는 동일할 수 있다. 여기서, 제1 높이(h1)는 제2 전극층(130) 또는 제2 전극층(130) 및 반사층(120)의 높이를 의미하고, 제2 전극층(130)의 하면부터 상면까지의 길이를 의미한다. 또한, 제2 높이(h2)는 채널층(140)의 높이를 의미하는데 복수 층이 적층되는 경우 복수 층들의 높이의 합을 의미한다.
여기서, 제1 높이(h1)와 제2 높이(h2)를 동일하게 형성하는 과정에서, 일부 허용 오차가 발생할 수 있다. 허용 오차는 제1 높이(h1)와 제2 높이(h2) 중 높은 높이 대비 제1 높이(h1)와 제2 높이(h2)의 차이의 백분율 또는 제1 높이(h1)와 제2 높이(h2)의 차를 의미한다.
따라서, 전극층(130)과 채널층(140)이 동일 선상에 위치하고, 동일한 높이를 가짐으로써, 전극층(130) 및 채널층(140)과 접하는 층들과의 접합력을 향상시키고, 박리현상을 방지할 수 있다.
전극층(130)과 채널층(140)이 허용오차 범위 내에서 동일 선상에서 동일한 높이를 가짐으로써 제조공정에서 층간 접착을 용이하게 하고, 깨짐을 방지할 수 있으며, 발광소자의 사용과정에서 신뢰성 및 안정성을 향상시킬 수 있다.
허용오차는 바람직하게는 0% 내지 25%의 범위를 가질 수 있다.
여기서, 전극층(130)의 제1 높이(h1)는 제한이 없으나, 바람직하게는 20nm 내지 300nm 로 형성될 수 있다. 다시 설명하면, 전극층(130)이 반사층(120)을 포함하는 경우, 전극층(130)의 높이는 10nm 내지 100nm로 형성되고, 반사층(120)의 높이는 10nm 내지 200nm로 형성될 수 있다.
이때, 허용 오차는 50nm 이내의 범위를 가질 수 있다.
그리고, 전극층(130)과 채널층(140)은 서로 접촉되어 형성될 수 있고, 서로 이격되어 형성될 수 도 있다.
전극층(130)과 채널층(140)이 이격되어 형성되는 경우, 이격거리(d)는 4㎛ 내지 6㎛일 수 있다.
도 2는 다른 실시예에 따른 발광소자를 나타낸 단면도이다. 다른 실시예는 상술한 도 1의 실시예와 비교하여 제1전극(160)과 수직적으로 일부 중첩하는 영역에 전류차단층(190)이 형성되는 차이가 있다. 이하 동일한 구성요소에 대한 설명은 생략한다.
이때, 전극층(130)은 적어도 2개의 보조전극층(131,132)을 포함할 수 있다. 도 2에서는 2개의 보조전극층을 도시하였으나 이에 한정되지 않는다.
보조전극층들(131,132)은 제1 보조전극층(131) 및 제2 보조전극층(132)을 포함할 수 있고, 서로 이격된 공간을 가지고, 서로 연결되어 배치될 수 있다.
다시 설명하면, 제1 및 제2 보조전극층(131,132)은 서로 얇은 도전선 등으로 연결되어 형성될 수 있다. 보조전극층들(131,132)은 각각 직사각형 형상을 가지고, 서로 평행하게 배치될 수 있으나, 이에 한정되지 않고, 발광소자의 전류확산 및 광효율 등을 고려하여 자유롭게 배치될 수 있다.
보조전극층들(131,132)의 폭은 서로 다를 수도 있고, 같을 수도 있으나 이에 대해 한정하지 않는다.
이때, 전류차단층(190)은 제 1전극(160)과 수직 방향으로 적어도 일부가 중첩되도록 형성될 수 있으며, 이에 따라 제 1전극(160)과 지지기판(110)사이의 최단 거리로 전류가 집중되는 현상을 완화하여 상기 발광 소자(100)의 발광 효율을 향상시킬 수 있다.
전류차단층(190)은 전도성이 낮은 물질 및 절연물질로 형성될 수 있으며, 예를 들어, 티탄(Ti), 니켈(Ni), 백금(Pt), 납(Pb), 로듐(Rh), 이리듐(Ir) 및 텅스텐(W), 산화알루미늄(Al2O3), 산화실리콘(SiO2), 질화실리콘(Si3N4), 산화티탄(TiOx), SiOx, SiOxNy, TiO2 , Ti, Al, Cr, 산화인듐주석(ITO, Indium Tin Oxide), 알루미늄산화아연(AZO, aluminum zinc oxide), 인듐 아연 산화물(IZO, Indium Zinc Oxide) IZTO, IAZO, IGZO, IGTO, ATO, ZnO 중 적어도 하나를 포함할 수 있다. 이때, 전류차단층(190)은 금속물질 또는 절연물질을 모두 포함하여 복수 층을 이룰 수 있다.
전류차단층(190)은 제 1전극(160)이 여러 개 형성될 때에는, 제 1전극(160)과 수직 방향으로 적어도 일부가 중첩되도록 여러 개가 형성될 수 있다.
또한, 보조전극층들(131,132)과 공간적으로 중첩되도록 반사층(120)이 형성될 수 있다.
도 2의 실시예에서도 제2 전극층(130)과 채널층(140) 및 전류차단층(190)이 동일 선상에서 동일 높이를 가짐으로써, 다른 층들과 접착력이 향상되고, 제조가 용이하며, 깨짐 형상을 방지하고, 발광소자 사용 시에 안정성 및 신뢰성을 향상시킬 수 있다.
그리고, 전극층(130)과 전류차단층(190)은 서로 접촉되어 형성될 수 있고, 서로 이격되어 형성될 수 도 있다.
전극층(130)과 전류차단층(190)이 이격되어 형성되는 경우, 이격거리(d)는 4㎛ 내지 6㎛일 수 있다.
도 3 내지 도 7은 도 1a의 발광소자의 제조공정을 나타낸 순서도이다.
실시예에 따른 발광소자 제조방법은 다음과 같다.
도 3을 참조하면, 먼저, 성장기판(101) 상에 순차적으로 제1 반도체층(151), 활성층(152) 및 제2 반도체층(153)을 포함하는 발광구조물(150)이 형성된다.
성장기판(101)은 사파이어 기판(Al203), GaN, SiC, ZnO, Si, GaP, InP, 그리고 GaAs 등으로 이루어진 군에서 선택될 수 있으며, 도면에 나타내지는 않았으나 성장기판(101)과 발광구조물(150) 사이에는 버퍼층(미도시)이 형성될 수 있다.
버퍼층(미도시)은 3족과 5족 원소가 결합된 형태이거나 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중에서 어느 하나로 이루어질 수 있으며, 도펀트가 도핑될 수도 있다.
이러한 성장기판(101) 또는 버퍼층(미도시) 위에는 언도프드 반도체(미도시)층이 형성될 수 있으며, 버퍼층(미도시)과 언도프드 반도체층(미도시) 중 어느 한 층 또는 두 층 모두 형성하거나 형성하지 않을 수도 있으며, 이러한 구조에 대해 한정되지는 않는다.
이후, 제2 반도체층(153) 상에 전극층(130)이 형성될 수 있다, 그리고, 전극층(130) 상에 반사층(120)이 형성될 수도 있다.
도 4를 참조하면, 이후, 전극층(130) 또는 반사층(120) 상에 일정 패턴을 가지는 PR(Photo Resist)(180)이 배치될 수 있다. 이때 PR은 전류확산 및 광추출 효율을 고려한 전극형상에 대응하여 일정한 패턴으로 배치될 수 있다.
이후, 전극층(130) 및 반사층(120) 중 PR(180)이 배치된 영역과 수직적으로 중첩된 영역 이외의 영역이 제거된다. 이때, 제거되는 단면은 직사각형을 이룰 수고 있고, 곡률을 가질 수도 있으며 단차를 가질 수도 있다. 이에 대해 한정하지는 않는다. 제거방법은 습식식각(wet etching), 건식식각(dry etching) 또는 LLO(laser lift off) 방법이 사용될 수 있으나, 이에 한정되지는 않는다.
이후, PR(180)이 제거될 수 있다.
도 5를 참조하면, 이후, 상기 식각된 영역에 채널층(140)이 형성될 수 있다.
이후, 반사층(120) 및 채널층(140)과 접착층(111)이 배치된 지지기판(110)이 본딩 접착되며, 이때 제1 반도체층(151) 상에 배치된 성장기판(101)을 분리시킬 수 있다.
이때, 성장기판(101)은 물리적 또는/및 화학적 방법으로 제거할 수 있으며, 물리적 방법은 일 예로 LLO(laser lift off) 방식으로 제거할 수 있다.
도 6을 참조하면, 발광 구조물(150)의 외곽부 영역에 대해 에칭을 수행하여 경사를 가지게 할 수 있다.
도 7을 참조하면, 발광구조물(150)의 외주면 일부 또는 전체 영역에 패시베이션(170)이 형성될 수 있다.
발광구조물(150)의 제1 반도체층(151)의 표면 일부 영역 또는 전체 영역에 대해 소정의 식각 방법으로 요철(158)을 형성해 줄 수 있으며, 이러한 제1 반도체층(151)의 표면에 전극패드(160)를 형성해 준다.
여기서, 요철(158) 구조는 형성하지 않을 수도 있으나, 형성하는 경우는 도 7에서 도시한 구조로 한정하지는 않는다.
또한, 도 3 내지 도 7에 나타낸 공정 순서에서 적어도 하나의 공정은 순서가 바뀔 수 있으며 이에 한정을 두지 않는다.
도 8은 실시 예에 따른 발광소자를 포함하는 발광소자 패키지의 단면도이다. 도 8을 참조하여 설명하면, 발광 소자 패키지(300)는 몸체(320)와, 몸체(320)에 설치된 제1 전극층(331) 및 제2 전극층(332)과, 몸체(320)에 설치되어 제1 전극층(331) 및 제2 전극층(332)과 전기적으로 연결되는 실시예에 따른 발광소자(100)와, 발광소자(100)를 밀봉하는 몰딩부재(340)를 포함한다.
몸체(320)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 발광소자(100)의 주위에 경사면이 형성될 수 있다.
제1 전극층(331) 및 제2 전극층(332)은 서로 전기적으로 분리되며, 발광소자(100)에 전원을 제공한다. 또한, 제1 전극층(331) 및 제2 전극층(332)은 발광소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시킬 수 있으며, 발광소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.
발광소자(100)는 몸체(320) 상에 설치되거나 제1 전극층(331) 또는 제2 전극층(332) 상에 설치될 수 있다.
발광소자(100)는 제1 전극층(331) 및 제2 전극층(332)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다.
몰딩부재(340)는 발광소자(100)를 밀봉하여 보호할 수 있다. 또한, 몰딩부재(340)에는 형광체가 포함되어 발광소자(100)에서 방출된 광의 파장을 변화시킬 수 있다.
발광 소자 패키지(300)는 상기에 개시된 실시 예들의 발광 소자 중 적어도 하나 또는 복수 개로 탑재할 수 있으며, 이에 대해 한정하지는 않는다.
발광 소자 패키지(300)는 제조가 간단하고 전극층 및 채널층과 다른 층들의 박피현상 및 이탈현상을 방지할 수 있다.
또한, 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 발광소자 110: 지지기판
111: 본딩층 120: 반사층
130: 제2 전극층 140: 채널층
151: 제1 반도체층 152: 활성층
153: 제2 반도체층 160: 제 1전극
170: 패시베이션 190: 전류차단층

Claims (14)

  1. 지지기판;
    상기 지지기판 상에 배치된 제2 전극층;
    상기 제2 전극층의 외주부 측면에 형성되고, 상기 제2 전극층과 동일선상에 배치된 채널층; 및
    상기 전극층 및 상기 채널층 상에 배치되며, 제1, 2 반도체층 및 상기 제1, 2 반도체층 사이에 활성층을 포함하는 발광구조물;을 포함하고,
    상기 제 2전극층은 제1 높이를 가지고, 상기 채널층은 제2 높이를 가지며, 상기 제1 높이와 제2 높이는 동일한 것을 특징으로 하는 발광소자.
  2. 제1항에 있어서,
    상기 발광구조물은 상기 제2 반도체층 상에 형성되어 상기 발광구조물과 전기적으로 연결되는 제 1전극을 포함하고,
    상기 제 1전극과 수직 방향으로 적어도 일부가 중첩되도록 형성되며, 상기 제 2전극층, 상기 채널층과 동일선상에 배치된 전류차단층을 더 포함하며,
    상기 제 2전극층은 제1 높이를 가지고, 상기 채널층과 상기 전류차단층은 제2 높이를 가지며, 상기 제1 높이와 제2 높이는 동일한 것을 특징으로 하는 발광소자.
  3. 제1항에 있어서,
    상기 전극층과 상기 채널층은 서로 접촉되어 형성되는 발광소자.
  4. 제1항에 있어서,
    상기 전극층과 상기 채널층은 서로 이격되어 형성되는 발광소자.
  5. 제4항에 있어서,
    상기 전극층과 상기 채널층의 이격거리는 4㎛ 내지 6㎛인 발광소자.
  6. 제2항에 있어서,
    상기 전극층과 상기 전류차단층은 서로 접촉되어 형성되는 발광소자.
  7. 제2항에 있어서,
    상기 전극층과 상기 전류차단층은 서로 이격되어 형성되는 발광소자.
  8. 제7항에 있어서,
    상기 전극층과 상기 채널층의 이격거리는 4㎛ 내지 6㎛인 발광소자.
  9. 제1항에 있어서,
    상기 전극층은 반사층을 더 포함하는 발광소자.
  10. 제1항에 있어서,
    상기 채널층은,
    산화알루미늄(Al2O3), 산화실리콘(SiO2), 질화실리콘(Si3N4), 산화티탄(TiOx), 산화인듐주석(ITO, Indium Tin Oxide), 알루미늄산화아연(AZO, aluminum zinc oxide) 및 인듐 아연 산화물(IZO, Indium Zinc Oxide) 중 적어도 하나를 포함하는 발광소자.
  11. 제2항에 있어서,
    상기 전류차단층은,
    산화알루미늄(Al2O3), 산화실리콘(SiO2), 질화실리콘(Si3N4), 산화티탄(TiOx), 산화인듐주석(ITO, Indium Tin Oxide), 알루미늄산화아연(AZO, aluminum zinc oxide) 및 인듐 아연 산화물(IZO, Indium Zinc Oxide) 중 적어도 하나를 포함하는 발광소자.
  12. 제1항에 있어서,
    상기 제1 반도체층 상에는 요철이 형성되는 발광소자.
  13. 제1항에 있어서,
    상기 지지기판과 상기 전극층 및 채널층 사이에는 본딩층이 더 포함되는 발광소자.
  14. 제1항 내지 제13항 중 어느 한 항의 발광소자를 포함하는 발광소자 패키지.
KR1020100111086A 2010-11-09 2010-11-09 발광소자 및 발광소자 패키지 KR20120049694A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100111086A KR20120049694A (ko) 2010-11-09 2010-11-09 발광소자 및 발광소자 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100111086A KR20120049694A (ko) 2010-11-09 2010-11-09 발광소자 및 발광소자 패키지

Publications (1)

Publication Number Publication Date
KR20120049694A true KR20120049694A (ko) 2012-05-17

Family

ID=46267427

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100111086A KR20120049694A (ko) 2010-11-09 2010-11-09 발광소자 및 발광소자 패키지

Country Status (1)

Country Link
KR (1) KR20120049694A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016192525A (ja) * 2015-03-31 2016-11-10 ウシオ電機株式会社 半導体発光素子

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016192525A (ja) * 2015-03-31 2016-11-10 ウシオ電機株式会社 半導体発光素子

Similar Documents

Publication Publication Date Title
US8853731B2 (en) Semiconductor light emitting device including bonding layer and semiconductor light emitting device package
KR101081135B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
US9548416B2 (en) Light emitting device and light emitting device package having the same
KR100999747B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR20120064870A (ko) 발광소자 및 발광소자 패키지
KR101039904B1 (ko) 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법
KR101103963B1 (ko) 발광소자 및 그 제조방법
US20160365496A1 (en) Light-emitting device
KR101690508B1 (ko) 발광소자
KR20120064494A (ko) 발광소자
KR20120055332A (ko) 발광소자 및 발광소자 패키지
KR101710358B1 (ko) 발광 소자 및 발광소자 패키지
KR101745996B1 (ko) 발광소자
KR101873556B1 (ko) 발광소자 및 그 제조방법
KR101778157B1 (ko) 발광소자
KR20120049694A (ko) 발광소자 및 발광소자 패키지
KR20120108411A (ko) 발광소자
KR101835312B1 (ko) 발광소자 및 그 제조방법
KR20170070858A (ko) 발광소자 및 발광소자 패키지
KR101681573B1 (ko) 발광소자의 제조방법
KR20120065676A (ko) 발광소자의 제조방법
KR101824885B1 (ko) 발광소자
KR101746011B1 (ko) 발광소자
KR20120059910A (ko) 발광소자 및 그 제조방법
KR20120078903A (ko) 발광소자, 발광소자 패키지 및 발광소자의 제조방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application