KR20120078903A - 발광소자, 발광소자 패키지 및 발광소자의 제조방법 - Google Patents

발광소자, 발광소자 패키지 및 발광소자의 제조방법 Download PDF

Info

Publication number
KR20120078903A
KR20120078903A KR1020110000202A KR20110000202A KR20120078903A KR 20120078903 A KR20120078903 A KR 20120078903A KR 1020110000202 A KR1020110000202 A KR 1020110000202A KR 20110000202 A KR20110000202 A KR 20110000202A KR 20120078903 A KR20120078903 A KR 20120078903A
Authority
KR
South Korea
Prior art keywords
light emitting
emitting device
semiconductor layer
conductive semiconductor
light
Prior art date
Application number
KR1020110000202A
Other languages
English (en)
Inventor
범희영
김성균
임우식
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110000202A priority Critical patent/KR20120078903A/ko
Publication of KR20120078903A publication Critical patent/KR20120078903A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시예에 발광소자는 투광성전극층을 2층 이상으로 적층하여서, 반구형상의 다수의 돌출부를 용이하게 형성할 수 있고, 다수의 돌출부는 빛의 전반사를 효과적으로 방지하여 발광소자의 발광효율을 크게 향상시킬 수 있다.

Description

발광소자, 발광소자 패키지 및 발광소자의 제조방법{Light Emitting device, Light emitting device package and fabrication method thereof}
본 발명은 발광소자, 발광소자 패키지 및 발광소자의 제조방법에 관한 것이다.
형광등은 흑점 현상, 짧은 수명 등으로 잦은 교체와 형광물질 사용으로 친환경을 지향하는 미래 조명시장의 흐름에 반하므로 점차 타 광원으로 대치되고 있는 추세이다.
이에 타 광원으로 가장 주목받고 있는 것은 LED(Light Emitting Diode)로써, 반도체의 빠른 처리 속도와 낮은 전력 소모 등의 장점과 함께, 환경 친화적이면서도 에너지 절약 효과가 높아서 차세대 광원으로 꼽히고 있다. 따라서, 기존의 형광등을 대체하기 위한 LED의 활용은 활발히 진행 중에 있다.
현재, LED와 같은 반도체 발광 소자는 텔레비전, 모니터, 노트북, 휴대폰, 및 기타 디스플레이장치를 구비하는 다양한 장치에 적용되고 있으며, 특히 기존의 CCFL을 대체하여 백 라이트 유닛으로도 널리 사용되고 있다.
최근에는 발광소자를 조명광원으로 이용하기 위해서 고휘도화가 요구되고 있으며, 이러한 고휘도화를 달성하기 위하여 전류를 균일하게 확산시켜 발광 효율을 증가시킬 수 있는 발광소자를 제작하기 위한 연구가 진행 중에 있다.
실시예는 새로운 구조를 갖는 발광소자를 제공한다.
실시예는 광추출 효율 및 배광패턴이 개선된 발광소자, 발광소자 패키지 및 그 제조방법을 제공한다.
실시예에 따른 발광소자는, 제1 도전성 반도체층, 제2 도전성 반도체층 및 상기 제1 도전성 반도체층과 상기 제2 도전성 반도체층 사이에 활성층을 포함하는 발광구조물 및 상기 제2 도전성 반도체층 상에 형성된 투광성 전극층을 포함하고, 상기 투광성 전극층은 제1 요철구조를 포함하는 제1 투광성 전극부 및 제2 요철구조를 포함하는 제2 투광성 전극부를 포함한다.
여기서, 상기 제2 요철구조 중 적어도 일부는 2층 이상으로 형성될 수 있다.
또한, 상기 제2 요철구조의 형상은 구형 또는 반구형상을 포함할 수 있다.
실시예에 따른 발광소자의 제조방법은, 제1 도전성 반도체층, 제2 도전성 반도체층 및 상기 제1 도전성 반도체층과 상기 제2 도전성 반도체층 사이에 활성층을 포함하는 발광구조물을 형성하는 단계, 상기 제2 도전성 반도체층 상에 ITO를 적층하여 제1 투광성전극부를 형성하는 단계 및 상기 제1 투광성전극부 상에 ITO를 적층하여 제2 투광성전극부를 형성하는 단계를 포함한다.
실시예는 발광소자의 광추출 효율 및 배광패턴을 개선시켜 줄 수 있다.
실시예는 발광소자 및 발광소자 패키지의 신뢰성을 개선시켜 줄 수 있다.
도 1은 실시예에 따른 발광소자를 나타낸 단면도이다.
도 2a 투광성전극층을 확대한 모식도이고, 도 2b는 투광성전극층의 단면을 촬영한 도면이다.
도 3은 투광성전극층의 두께에 따른 반사율 및 투과율을 나타낸 도면이다.
도 4는 다른 실시예에 따른 투광성전극층을 나타낸 도면이다.
도 5 내지 도 8은 도 1의 발광소자의 제조공정을 나타낸 순서도이다.
도 9은 실시예에 따른 발광소자를 포함하는 발광소자 패키지의 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 따라서, 몇몇 실시예에서, 잘 알려진 공정 단계들, 잘 알려진 소자 구조 및 잘 알려진 기술들은 본 발명이 모호하게 해석되는 것을 피하기 위하여 구체적으로 설명되지 않는다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작 시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않은 한 이상적으로 또는 과도하게 해석되지 않는다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기와 면적은 실제크기나 면적을 전적으로 반영하는 것은 아니다.
또한, 실시 예에서 발광소자의 구조를 설명하는 과정에서 언급하는 각도와 방향은 도면에 기재된 것을 기준으로 한다. 명세서에서 발광소자를 이루는 구조에 대한 설명에서, 각도에 대한 기준점과 위치관계를 명확히 언급하지 않은 경우, 관련 도면을 참조하도록 한다.
도 1은 실시예에 따른 발광소자를 나타낸 단면도이고, 도 2a 투광성전극층을 확대한 모식도이고, 도 2b는 투광성전극층의 단면을 촬영한 도면이며,, 도 3은 투광성전극층의 두께에 따른 반사율 및 투과율을 나타낸 도면이다.
도 1 내지 도 3을 참조하면, 실시예의 발광소자(100)는 발광구조물과 상기 발광구조물 상에 형성된 투광성전극층(150)을 포함한다.
발광소자(100)는 복수의 화합물 반도체층 예컨대, 3족-5족 원소의 화합물 반도체층을 이용한 LED를 포함하며, LED는 청색, 녹색, 또는 적색 등과 같은 광을 방출하는 유색 LED이거나 UV LED일 수 있다. LED의 방출 광은 실시예의 기술적 범위 내에서 다양한 반도체를 이용하여 구현될 수 있다.
발광구조물은 제1 도전성 반도체층(120), 제2 도전성 반도체층(140) 및 제1 도전성 반도체층(120)과 제2 도전성 반도체층(140) 사이에 형성되는 활성층(130)을 포함할 수 있다.
또한, 발광구조물은 기판(110)상에 형성될 수 있다.
기판(110)은 반도체 단결정을 성장시키기에 적합한 기판으로서, 바람직하게, 사파이어를 포함하는 투명한 재료를 이용하여 형성되며 사파이어 이외에, 기판(110)은 징크 옥사이드(zinc oxide, ZnO), 갈륨 나이트라이드(gallium nitride, GaN), 실리콘 카바이드(silicon carbide, SiC), 실리콘 및 알루미늄 나이트라이드(AlN)로 형성될 수 있다.
이하, 실시 예에서는 사파이어와 같은 절연 기판을 그 예로 설명하기로 한다.
기판(110) 상에는 요철 패턴 또는 광 추출 구조가 형성될 수 있으며, 이러한 형상은 렌즈 형상, 기둥 형상, 뿔 형상 등으로 형성될 수 있으며, 이에 한정하지 않는다.
기판(110)의 두께는 100~400㎛ 범위에서 형성될 수 있다.
기판(110) 상에는 기판(110)과 제1 도전성 반도체층(120) 간의 격자 부정합을 완화하는 버퍼층(111)이 위치할 수 있다. 버퍼층(111)은 저온 분위기에서 형성할 수 있으며, GaN, InN, AlN, AlInN, InGaN, AlGaN, 및 InAlGaN 과 같은 재질 중 선택할 수 있다.
버퍼층(111) 상에는 제1 도전성 반도체층(120)이 형성될 수 있다. 제1 도전성 반도체층(120)은 p형 또는 n형 반도체층을 포함하여 형성될 수 있다.
n형 반도체층은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, Si, Ge, Sn 등의 n형 도펀트가 도핑될 수 있다.
p형 반도체층은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.
제1 도전성 반도체층(120)상에는 활성층(130)이 형성될 수 있다. 활성층(130)은 전자와 정공이 재결합되는 영역으로, 전자와 정공이 재결합함에 따라 낮은 에너지 준위로 천이하며, 그에 상응하는 파장을 가지는 빛을 생성할 수 있다.
활성층(130)은 예를 들어, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체 재료를 포함하여 형성할 수 있으며, 단일 양자 우물 구조 또는 다중 양자 우물 구조(MQW: Multi Quantum Well)로 형성될 수 있다. 또한, 양자선(Quantum wire)구조 또는 양자점(Quantum dot)구조를 포함할 수도 있다.
활성층(130)의 위 또는/및 아래에는 도전형 클래드층이 형성될 수 있으며, 상기 도전형 클래드층은 GaN계 반도체로 형성되거나, 활성층(130)과 밴드 갭이 다른 물질로 형성될 수 있다.
제2 도전성 반도체층(140)은 상술한 활성층(130)에 캐리어(Carrier)를 주입할 수 있다. 제2 도전성 반도체층(140)은 예를 들어, p형 반도체층으로 구현될 수 있는데, p형 반도체층은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.
또한, 제1 2 반도체층(120,140) 상에는 n형 또는 p형 반도체층을 포함하는 제3 도전형 반도체층(미도시)이 형성될 수도 있으며 이에 따라, 발광소자(100)는 np, pn, npn, pnp 접합 구조 중 적어도 어느 하나를 가질 수 있다.
또한, 제1 도전성 반도체층(120) 및 제2 도전성 반도체층(140) 내의 도전형 도펀트의 도핑 농도는 균일 또는 불균일하게 형성될 수 있다. 즉, 복수의 반도체층의 구조는 다양하게 형성될 수 있으며, 이에 대해 한정하지는 않는다.
또한, 상술한 바와는 달리 제1 도전성 반도체층(120)이 p형 반도체층을 포함하고, 제2 도전성 반도체층(140)이 n형 반도체층을 포함할 수도 있다. 즉, 제1 도전성 반도체층(120)과 제2 도전성 반도체층(140)은 활성층(130)을 중심으로 서로 형성되는 위치가 바뀌어도 무방하나, 하기에서는 제1 도전성 반도체층(120)이 n형 반도체층을 포함하여 형성되고 기판(110)에 근접하는 것으로 기술한다.
상술한 제1 도전성 반도체층(120), 제2 도전성 반도체층(140) 및 활성층(130)은 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy), 스퍼터링(Sputtering) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.
발광구조물은 전극을 포함할 수 있다. 전극은 발광구조물에 전원을 공급하고, 제1 전극(160)과 제2 전극(170)을 포함할 수 있다.
제1 전극(160)과 제2 전극(170)은 반도체층과 오믹 접촉되어 발광구조물에 전원이 원활히 공급되도록 한다. 제1 전극(160)과 제2 전극(170)은 투광성 전도층과 금속을 선택적으로 사용할 수 있으며, 예를 들어, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, 니켈(Ni), 백금(Pt), 루테늄(Ru), 이리듐(Ir), 로듐(Rh), 탄탈(Ta), 몰리브덴(Mo), 티탄(Ti), 은(Ag), 텅스텐(W), 구리(Cu), 크롬(Cr), 팔라듐(Pd), 바나듐(V), 코발트(Co), 니오브(Nb), 지르코늄(Zr), Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO , 탄소나노튜브을 중 적어도 하나를 이용하여 단층 또는 다층으로 형성할 수 있으나 이에 한정되는 것은 아니다.
제1 전극(160)은 제1 도전성 반도체층(120)에 형성될 수 있다. 제1 전극(160)이 형성되는 위치는 제한이 없고, 발광소자(100)의 크기 등을 고려하여 복수 개가 형성될 수도 있지만, 바람직하게는 제2 도전성 반도체층(140)과 활성층(130)의 일부 영역이 제거되고, 제1 도전성 반도체층(120)의 일부가 노출되며, 노출된 제1 도전성 반도체층(120) 상면에 제1 전극(160)이 형성될 수 있다. 다시 설명하면, 발광구조물에 투광성전극층(150)이 형성된 경우 투광성전극층(150), 제2 도전성 반도체층(140) 및 활성층(130)의 일부 영역이 제거되고, 노출된 제1 도전성 반도체층(120) 상에 제1 전극(160)이 형성될 수 있다. 다만 이에 한정되는 것은 아니고, 기판(110) 및 버퍼층(111)이 제거되고 제1 도전성 반도체층(120)의 노출되는 면에 제1 전극(160)이 형성될 수도 있다.
제1 도전성 반도체층(120)의 상부 영역을 제거하는 방법은 제한이 없으나 습식 식각, 건식 식각 등의 방법이 사용될 수 있다.
제2 전극(170)은 투광성전극층(150)상에 배치되고, 제2 도전성 반도체층(140)과 직접 연결되어 형성될 수 있고, 투광성전극층(150)과 연결되어 형성될 수 있다. 이에 대해 한정하지는 않는다.
제2 전극(170)은 전류확산 효율을 증가시키기 위해 복수개의 전극암(미도시)을 포함할 수 있다. 전극암에 대한 배치 등은 발광소자(100)의 출력, 크기 등을 고려하여 다양하게 이루어질 수 있다. 이에 대해 한정되지는 않는다.
다시, 도 1 내지 도 2b룰 참조하면, 투광성전극층(150)은 제2 도전성 반도체층(140) 상에 형성될 수 있다.
또한, 특히, 도 2a 및 도2b를 참조하면, 투광성전극층(150)은 제1 요철구조(R)를 포함하는 제1 투광성전극부(151) 및 제1 투광성전극부(151) 상에 형성된 제2 요철구조를 포함하는 제2 투광성전극부(152)를 포함할 수 있다.
투광성전극층(150)은 전류군집현상을 방지하며, 투광성 및 전도성의 물질을 포함하여 형성될 수 있다. 예를 들어, IZO(In-ZnO), GZO(Ga-ZnO), AZO(Al-ZnO), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au 및 Ni/IrOx/Au/ITO 중 적어도 하나를 포함하여 형성될 수 있으나, 바람직하게는 ITO를 포함하여 형성될 수 있다. 이하에서는 ITO를 기준으로 설명한다.
또한, 제1 요철구조(R)는 습식식각(wet etching), 건식식각(dry etching) 또는 LLO(laser lift off) 방법에 의해 형성될 수 있으나, 이에 한정되지는 않는다.
도 3은 활성층에서 방출하는 광이 450nm의 파장을 가질 때 투광성전극층(150)의 두께를 (0~500nm)변화시킬 때 투과율과 반사율을 나타낸 그래프이다.
도 3을 참조하면, 투과성 전극층(150)이 60nm, 170nm, 220nm 즉, 하기 [수학식1]을 만족할 때 투과율은 가장 높고, 반사율은 가장 낮음을 알 수 있다. 투광성전극층(150)의 두께(d)는 하기 [수학식1]을 오차범위 내에서 만족할 수 있다.
[수학식1]
d(nm) = 60 + (110 * n), 여기서, n=1,2,3,4??
다시, 설명하면, n=1인 경우, 투광성전극층(150)의 두께는 170nm가 되는 것이다.
그리고, 투광성전극층(150)의 두께(d)는 제2 도전성 반도체층(140)의 상면에서부터 제2 투광성전극부(152)까지의 평균적인 거리를 의미한다.
따라서, 도 3에 실험에서 나타난 바와 같이 투광성전극층(150)의 두께가 [수학식1]과 같이 형성되는 경우 투과율은 높고 반사율은 낮아서 활성층(130)에서 발생한 빛이 투광성전극층(150)을 용이하게 통과할 수 있어서 광효율 증대된다.
제1 투광성 전극부(151)의 두께는 170nm ±5nm을 포함하며, 제1 투광성 전극부(151)의 투과율은 435~500nm의 파장에 대해 80%일 수 있다.
또한, 제2 요철구조의 형상은 제한이 없으나, 바람직하게는 구형 또는 반구형으로 형성될 수 있고, 다각형 형상으로 형성될 수도 있다.. 다만 이에 한정되는 것은 아니다.
반도체 발광 소자(LED)의 추출효율은 빛이 발생하는 반도체 발광층과 최종적으로 빛을 관측하는 매질(공기 또는 에폭시) 사이의 굴절률 차이에 의하여 결정된다. 반도체 매질은 통상적으로 높은 굴절률(n > 2)을 가지므로, 광추출효율은 대개 수 %에 지나지 않는다.
예를 들어, 질화갈륨(n = 2.4) 기반의 청색 발광 소자의 경우, 외부 물질을 에폭시(n = 1.4)로 가정했을 때 발광 소자의 상층부를 통한 광 추출효율은 약 9% 정도에 불과하다. 이를 제외한 나머지 빛들은, 소자 내부에 전반사 과정에 의해 갇혀 있으면서, 양자우물 층과 같은 흡수층에 의해 소실된다.
이와 같이 투광성전극층(150)을 제1 요철구조(R)를 포함하는 제1 투광성전극부(151)와 제1 투광성전극부(151) 상에 제2 요철구조를 포함하는 제2 투광성전극부(152)를 형성시킴으로써, 제1 투광성전극부(151)의 제1 요철구조(R)에서 전반사가 어느 정도 방지될 수 있고, 제2 요철구조는 추출되는 빛이 수직방향 뿐만 아니라, 다양한 각도로 방출되게 함으로써 더 넓은 배광배턴을 갖도록 할 수 있다. 또한, 활성층(130)에서 발생한 빛이 수직방향으로만 방출되는 것을 방지하여, 발광 소자(100)의 지향각을 넓힐 수 있다. 이는 발광 소자(100)의 수직 부분과 중첩되는 부분의 형광체만 여기시키는 현상을 감소시켜, 발광소자 패키지(300)의 광도 및 신뢰성을 개선할 수 있다.
또한, 여기서 제2 요철구조는 바람직하게는 ITO를 포함할 수 있다. 또한, 투광성전극층(150)은 1.7 ~ 2.1 범위의 굴절율을 갖는 투광성 물질을 포함할 수 있으며, ITO는 굴절율이 크고(n=1.99), 동시에 빛의 발광파장에서 빛의 흡수가 없는 투명한 물질이기 때문에 더욱 더 효과적으로 전반사를 방지할 수 있다.
그리고, 제1 요철구조(R)는 제2 요철구조보다 더 미세하게 형성될 수 있다. 다만 이에 한정되는 것은 아니다.
제2 투광성전극부(152)는 제1 투광성전극부(151) 상에 제2 요철구조가 형성되지 않는 부분을 포함할 수 있다. 다시 설명하면, 제2 투광성전극부(152)이 제1 투광성전극부(151) 상에 규칙적 또는 불규칙적으로 서로 이격되어 배치될 수 있고, 또는 제2 요철구조가 부분적 또는 불규칙적으로 형성될 수 있다. 이에 한정되지는 않는다.
도 4는 다른 실시예에 따른 투광성전극층의 형상을 나타낸 도면이다.
도 4를 참조하면, 제2 요철구조 중 적어도 일부는 2층 이상으로 형성될 수 있다. 이때, 제1 투광성전극부(151) 상에 제2 요철구조가 형성되지 않은 영역에도 다시 제2 요철구조가 형성될 수도 있다. 이에 대해 한정하지는 않는다. 즉, 발광소자(100)의 크기, 면적 등을 고려하여 제2 요철구조의 층을 결정할 수 있다. 도4는 하나의 실시예에 불과하고 이에 한정되는 것은 아니다.
도 5 내지 도 8은 도 1의 발광소자의 제조공정을 나타낸 순서도이다.
도면에 도시된 제조공정은 발광소자(100)를 제조하기 위한 어느 하나의 방법을 예시할 뿐 이에 한정되는 것은 아니다. 실시예에 따른 발광소자의 제조방법은 발광구조물을 형성하는 단계, 제1 투광성전극부(151)을 형성하는 단계 및 제2 투광성전극부(152)를 형성하는 단계를 포함할 수 있다.
도 5를 참조하면, 먼저, 발광구조물을 형성하는 단계는 여러 가지 방법이 있으나, 공지된 방법에 의하여 기판(110)상에 제1 도전성 반도체층(120) 및 활성층(130) 제2 도전성 반도체층(140)을 성장시킨다. 이때, 기판(110) 상에는 기판(110)과 제1 도전성 반도체층(120)간의 격자 부정합을 완화하고 반도체층들이 용이하게 성장될 수 있도록 버퍼층(111)을 형성할 수 있다.
도 6을 참조하면, 이후, 제1 투광성전극부(151)를 형성하는 단계는 제2 도전성 반도체층(140) 상에 ITO를 적층하여 제1 투광성전극부(151)을 형성시킨다.
또한, 제1 투광성전극부(151)을 형성하는 단계는 제1 투광성전극부(151) 상에 제1 요철구조(R)를 형성시킬 수 있다. 그리고, 제1 투광성전극부(151)를 형성하는 방법은 스퍼터링(Sputtering) 등의 방법이 사용될 수 있다. 다만 이에 한정되지 않는다.
제1 요철구조(R)를 형성하는 방법은 상술한 바와 같다.
제2 투광성전극부(152)를 형성하는 단계는 제1 투광성전극부(151)상에 ITO를 적층하여 제2 요철구조를 가지는 제2 투광성전극부(152)을 형성시킨다. 다시 설명하면, ITO로 제1 투광성전극부(151)을 형성하고 일정시간 후에 제1 투광성전극부(151) 상에 ITO를 스퍼터링(Sputtering) 등의 방법으로 성장시키면, ITO의 성질에 의해 제2 투광성전극부(152)를 제2 요철구조를 가지게 형성시킬 수 있다.
도 8을 참조하면, 이후, 제2 전극(170)이 제1 투광성전극부(151) 또는 제2 도전성 반도체층(140) 상에 형성될 수 있다.
마지막으로, 제1 도전성 반도체층(120)이 노출되도록 메사식각한 후 제1 전극(170)을 형성시킬 수 있다. 또한, 기판(110)과 버퍼층(111)을 제거하고, 제1 도전성 반도체층(120)에 제1 전극(170)을 형성시킬 수도 있다.
상술한 제조방법의 순서는 서로 바뀔 수 있다.
상술한 발광소자의 제조방법에 의하면, ITO로 이루어진 제1 투광성전극부(151) 상에 ITO을 적층하면, ITO의 성질에 의해 자연스럽게 제2 요철구조를 가지는 제2 투광성전극부(152)가 형성되게 된다.
상술한 대로, 빛 의 전반사를 방지하기 위해서는 반구형상이 가장 좋지만, 반도체 제조공정에서 반구형상을 만들기는 어려웠다. 하지만, ITO를 불연속적으로 2층 이상 적층하여서 빛의 전반사를 가장 효율적으로 방지하는 형상인 반구형상을 형성할 수 있다.
도 9은 실시예에 따른 발광소자를 포함하는 발광소자 패키지의 단면도이다.
도 9를 참조하여 설명하면, 발광 소자 패키지(300)는 몸체(320)와, 몸체(320)에 설치된 제1 전극층(331) 및 제2 전극층(332)과, 몸체(320)에 설치되어 제1 전극층(331) 및 제2 전극층(332)과 전기적으로 연결되는 실시예에 따른 발광소자(100)와, 발광소자(100)를 밀봉하는 몰딩부재(340)를 포함한다.
몸체(320)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 발광소자(100)의 주위에 경사면이 형성될 수 있다.
제1 전극층(331) 및 제2 전극층(332)은 서로 전기적으로 분리되며, 발광소자(100)에 전원을 제공한다. 또한, 제1 전극층(331) 및 제2 전극층(332)은 발광소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시킬 수 있으며, 발광소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.
발광소자(100)는 몸체(320) 상에 설치되거나 제1 전극층(331) 또는 제2 전극층(332) 상에 설치될 수 있다.
발광소자(100)는 제1 전극층(331) 및 제2 전극층(332)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다.
몰딩부재(340)는 발광소자(100)를 밀봉하여 보호할 수 있다. 또한, 몰딩부재(340)에는 형광체가 포함되어 발광소자(100)에서 방출된 광의 파장을 변화시킬 수 있다.
발광 소자 패키지(300)는 상기에 개시된 실시 예들의 발광 소자 중 적어도 하나 또는 복수 개로 탑재할 수 있으며, 이에 대해 한정하지는 않는다.
발광 소자 패키지(300)는 광효율이 향상될 수 있다.
본 실시예는 수평형 타입의 발광 소자를 중심으로 기술하고 있으나, 이에 한정되는 것은 아니며, 수직형 구조에 적용될 수도 있다.
실시 예에 따른 발광 소자 패키지는 복수개가 기판 상에 어레이되며, 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 발광소자 또는 발광 소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.
또한, 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 발광소자 110: 기판
111: 버퍼층 120: 제1 도전성 반도체층
130: 활성층 140: 제2 도전성 반도체층
150: 투광성전극층 151: 제1 투광성전극부
152: 제2 투광성전극부 160: 제1 전극
170: 제2 전극

Claims (13)

  1. 제1 도전성 반도체층, 제2 도전성 반도체층 및 상기 제1 도전성 반도체층과 상기 제2 도전성 반도체층 사이에 활성층을 포함하는 발광구조물; 및
    상기 제2 도전성 반도체층 상에 형성된 투광성 전극층을 포함하고,
    상기 투광성 전극층은 제1 요철구조를 포함하는 제1 투광성 전극부 및 제2 요철구조를 포함하는 제2 투광성 전극부를 포함하는 발광소자.
  2. 제1항에 있어서,
    상기 제1 요철구조는 상기 제2 요철구조보다 더 미세하게 형성되는 발광소자.
  3. 제1항에 있어서,
    상기 제2 요철구조 중 적어도 일부는 2층 이상으로 형성되는 발광소자.
  4. 제1항에 있어서,
    상기 제2 요철구조의 형상은 구형 또는 반구형상을 포함하는 발광소자.
  5. 제1항에 있어서,
    상기 제2 요철구조의 형상은 다각형 형상을 포함하는 발광소자.
  6. 제1항에 있어서,
    상기 제1 투광성 전극부의 두께는 170nm ±5nm을 포함하며,
    상기 제1 투광성 전극부의 투과율은 435~500nm의 파장에 대해 80% 이상인 발광소자.
  7. 제1항에 있어서,
    상기 투광성전극층의 두께(d)는 하기 [수학식1]을 오차범위 내에서 만족하는 발광소자.
    [수학식1]
    d(nm) = 60 + (110 * n), 여기서, n=1,2,3,4??
  8. 제7항에 있어서,
    상기 오차범위는 ±10% 인 발광소자.
  9. 제1항에 있어서,
    상기 투광성 전극층은 1.7~2.1 범위의 굴절률을 갖는 투광성 물질을 포함하는 발광소자.
  10. 제1항에 있어서,
    상기 제2 투광성 전극부는 불규칙적 또는 규칙적으로 배열되는 발광소자.
  11. 제1항에 있어서,
    상기 제2 투광성 전극부는 상기 제1 투광성 전극부 상에 상기 제2 요철구조가 형성되지 않는 부분을 포함하는 발광소자.
  12. 제1 도전성 반도체층, 제2 도전성 반도체층 및 상기 제1 도전성 반도체층과 상기 제2 도전성 반도체층 사이에 활성층을 포함하는 발광구조물을 형성하는 단계;
    상기 제2 도전성 반도체층 상에 ITO를 적층하여 제1 투광성전극부를 형성하는 단계; 및
    상기 제1 투광성전극부 상에 ITO를 적층하여 제2 투광성전극부를 형성하는 단계; 를 포함하는 발광소자의 제조방법.
  13. 제1항 내지 제9항 중 어느 한 항의 발광소자를 포함하는 발광소자 패키지.
KR1020110000202A 2011-01-03 2011-01-03 발광소자, 발광소자 패키지 및 발광소자의 제조방법 KR20120078903A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110000202A KR20120078903A (ko) 2011-01-03 2011-01-03 발광소자, 발광소자 패키지 및 발광소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110000202A KR20120078903A (ko) 2011-01-03 2011-01-03 발광소자, 발광소자 패키지 및 발광소자의 제조방법

Publications (1)

Publication Number Publication Date
KR20120078903A true KR20120078903A (ko) 2012-07-11

Family

ID=46712093

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110000202A KR20120078903A (ko) 2011-01-03 2011-01-03 발광소자, 발광소자 패키지 및 발광소자의 제조방법

Country Status (1)

Country Link
KR (1) KR20120078903A (ko)

Similar Documents

Publication Publication Date Title
KR101081135B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101667815B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
US9548416B2 (en) Light emitting device and light emitting device package having the same
KR20120045542A (ko) 발광소자
KR20120064870A (ko) 발광소자 및 발광소자 패키지
KR101813935B1 (ko) 발광소자
KR100999692B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101860320B1 (ko) 발광소자
US8686456B2 (en) Light emitting device, light emitting device package, and light unit
KR101813891B1 (ko) 발광소자
KR101039880B1 (ko) 발광소자 및 발광소자 패키지
KR101778159B1 (ko) 발광소자 및 발광소자 패키지
KR20120111758A (ko) 발광소자 및 그 제조방법
KR20120052746A (ko) 발광소자
KR20140097899A (ko) 발광소자
KR101745996B1 (ko) 발광소자
KR20120055332A (ko) 발광소자 및 발광소자 패키지
KR20130031932A (ko) 발광 소자
KR101710358B1 (ko) 발광 소자 및 발광소자 패키지
KR101907618B1 (ko) 발광소자
KR101778157B1 (ko) 발광소자
KR20120108411A (ko) 발광소자
KR20170070858A (ko) 발광소자 및 발광소자 패키지
KR20110092728A (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR20120052747A (ko) 발광소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application