KR20140097899A

KR20140097899A - 발광소자

Info

Publication number: KR20140097899A
Application number: KR1020130010620A
Authority: KR
Inventors: 박범두; 김태진; 황선교; 성영운; 홍기용; 김민석; 이상준; 이태용
Original assignee: 엘지이노텍 주식회사
Priority date: 2013-01-30
Filing date: 2013-01-30
Publication date: 2014-08-07
Also published as: KR102035180B1

Abstract

실시 예에 따른 발광소자는, 도전성 기판; 상기 도전성 기판 상에 배치되는 제1전극층; 상기 제1전극층 상에 배치되는 윈도우층; 상기 윈도우층 상에 배치되는 제1 반도체층, 제2 반도체층, 및 상기 제1 반도체층과 상기 제2 반도체층 사이에 위치하는 활성층을 구비하는 발광 구조물; 및 상기 제2 반도체층과 전기적으로 연결된 제2전극층을 포함하고, 상기 제1전극층은 상기 도전성 기판과 상기 윈도우층 사이에 배치되는 투명 전극층과; 상기 투명 전극층에 서로 이격되어 배치되는 다수개의 금속 컨택부를 구비하는 오믹층을 포함하고, 상기 금속 컨택부는 적어도 일면이 상기 윈도우층과 접하고, 상기 윈도우층은 상기 금속 컨택부가 접하는 영역에 상기 제1반도체층의 극성과 같은 극성의 도펀트로 도핑된 도핑영역을 포함한다.

Description

발광소자{Light emitting device}

실시 예는 발광소자에 관한 것이다.

발광소자의 대표적인 예로, LED(Light Emitting Diode; 발광 다이오드)는 화합물 반도체의 특성을 이용해 전기 신호를 적외선, 가시광선 또는 빛의 형태로 변환시키는 소자로, 가정용 가전제품, 리모콘, 전광판, 표시기, 각종 자동화 기기 등에 사용되고, 점차 LED의 사용 영역이 넓어지고 있는 추세이다.

보통, 소형화된 LED는 PCB(Printed Circuit Board) 기판에 직접 장착하기 위해서 표면실장소자(Surface Mount Device)형으로 만들어지고 있고, 이에 따라 표시소자로 사용되고 있는 LED 램프도 표면실장소자 형으로 개발되고 있다. 이러한 표면실장소자는 기존의 단순한 점등 램프를 대체할 수 있으며, 이것은 다양한 칼라를 내는 점등표시기용, 문자표시기 및 영상표시기 등으로 사용된다.

이와 같이 LED의 사용 영역이 넓어지면서, 생활에 사용되는 전등, 구조 신호용 전등 등에 요구되는 휘도가 높이지는 바, LED의 발광휘도를 증가시키는 것이 중요하다.

또한 발광소자의 전극은 접착력이 우수하고, 전기적 특성이 우수해야 한다.

또한, 발광소자의 휘도를 높이고, 사용전압을 줄이기 위한 연구가 진행 중이다.

실시 예는 발광소자의 VF를 낮추고 발광효율을 향상키는 발광소자를 제공한다.

실시예에 따른 발광소자는 윈도우층에 금속 컨택부가 접촉되는 영역에만 불순물로 도핑되어서, 광효율을 크게 저하시키지 않으면서, 오믹접촉을 형성하는 이점이 있다.

금속 컨택부가 투명 전극층을 관통하여 배치되어서, 발광구조물과의 오믹접합이 쉽게 되는 이점이 있다.

또한, 금속 컨택부가 투명 전극층을 관통하고 있으므로, 발광구조물에 발생하는 열이 도전성 기판으로 쉽게 배출되는 이점이 있다.

또한, 금속 컨택부가 발광구조물과 직접 접촉되므로, VF(Voltage Forward)가 감소되는 이점이 있다.

금속 컨택부의 면적이 투명 전극층의 면적보다 작아서 금속 반사층에서 반사되는 광의 진행을 방해하는 확률이 줄어들어서 발광효율이 향상되는 이점이 있다.

도 1은 본 발명의 일 실시예에 따른 발광소자를 나타낸 단면도,
도 2는 도 1의 A-A선을 취한 오믹층에 대한 평면단면도，
도 2는 본 발명의 다른 실시예에 따른 발광소자를 나타낸 단면도,
도 4은 본　발명의　또 다른　일　실시예에　따른　발광소자를　나타낸　단면도,
도 5　내지　도 10은　실시예에 따른 발광소자를　제조하는　방법을　 나타낸 설명도,
도 11는 실시예에 따른 발광소자를 포함한 발광소자 패키지의 사시도,
도 12은 실시예에 따른 발광소자를 포함한 발광소자 패키지의 단면도,
도 13은 실시예에 따른 발광소자를 포함하는 조명 시스템을 도시한 사시도,
도 14는 도 13의 조명 시스템의 C-C′단면을 도시한 단면도,
도 15은 실시예에 따른 발광소자를 포함하는 액정표시장치의 분해 사시도, 그리고　
도 16는　실시예에 따른 발광소자를 포함하는 액정표시장치의 분해 사시도이다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.

공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작 시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)"또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.

본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.

다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않은 한 이상적으로 또는 과도하게 해석되지 않는다.

도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기와 면적은 실제크기나 면적을 전적으로 반영하는 것은 아니다.

또한, 실시예에서 발광소자의 구조를 설명하는 과정에서 언급하는 각도와 방향은 도면에 기재된 것을 기준으로 한다. 명세서에서 발광소자를 이루는 구조에 대한 설명에서, 각도에 대한 기준점과 위치관계를 명확히 언급하지 않은 경우, 관련 도면을 참조하도록 한다.

도 1은 실시예에 따른 발광소자를 나타낸 단면도, 도 2는 도 1의 A-A선을 취한 오믹층에 대한 평단면도이다.

도 1을 참조하면, 실시예의 따른 발광소자(100)은 도전성 기판(110), 도전성 기판(110) 상에 배치되는 제1전극층(120), 제1전극층(120) 상에 배치되는 윈도우층(130), 제1전극층(120) 상에 배치되는 제1 반도체층(141), 제2 반도체층(145), 및 제1 반도체층(141)과 제2 반도체층(145) 사이에 위치하는 활성층(143)을 구비하는 발광구조물(140); 및 제2 반도체층(145)과 전기적으로 연결된 제2전극층(150)을 포함한다.

도전성 기판(110)은 발광구조물(140)을 지지하며, 제2전극층(150)과 함께 발광구조물(140)에 전원을 제공할 수 있다. 도전성 기판(110)은 열전도성이 우수한 물질 또는 전도성 물질로 형성 될 수 있으며, 예를 들어, 금(Au), 니켈(Ni), 텅스텐(W), 몰리브덴(Mo), 구리(Cu), 알루미늄(Al), 탄탈(Ta), 은(Ag), 백금(Pt), 크롬(Cr), 규소(Si), 게르마늄(Ge), 갈륨(Ga), 아세아니드(As), 아연(Zn), , 중에서 선택된 어느하나로 형성하거나 둘 이상의 합금으로 형성할 구 있으면 이 중 적어도 하나의 산화물 이나 질화물로 형성할 수 도 있다. 또한 Ga2O3 또는 SiC, SiGe, CuW 중에서 선택된 어느 하나를 포함할 수 있으며, 서로 다른 둘 이상의 물질을 적층하여 형성할 수 있다. 즉 도전성 기판(110)은 캐리어 웨이퍼로 구현될 수도 있다.

이와 같은 도전성 기판(110)는 발광소자(100)에서 발생하는 열의 방출을 용이하게 하여 발광소자(100)의 열적 안정성을 향상시킬 수 있다.

실시 예에서, 도전성 기판(110)은 전도성을 갖는 것으로 설명하나, 전도성을 갖지 않을 수도 있으며, 이에 한정을 두지 않는다.

도전성 기판(110) 상에는 발광구조물(140)에 전원을 공급하는 제1전극층(120)을 포함한다. 제1전극층(120)에 대한 자세한 설명은 후술한다.

제1전극층(120) 상에는 제1전극층(120)과　 발광구조물(140) 사이의 반사률 차이를 줄이는 윈도우층(130)이　더　포함될 수 있다.

윈도우층(130)은 발광구조물(140)과 제1전극층(120)의 반사율 차이를 줄여서, 윈도우층(130)을 통과하는 빛이 전반사되는 것을 방지하므로, 광추출 효율을 증가시킨다.

윈도우층(130)은 GaP,　GaAsP 및 AlGaAs　중　어느　하나를　포함할 수 있다.

발광구조물(140)은 제1 반도체층(141)과, 제2 반도체층(145)과, 제1 반도체층(141)과 제2 반도체층(145) 사이의 활성층(143)으로 이루어진다.

제2 반도체층(145)은 n형 반도체층으로 구현될 수 있으며, n형 반도체층은 예컨대, In_xAl_yGa_1-x-yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, 예를 들어, Si, Ge, Sn, Se, Te와 같은 n형 도펀트가 도핑될 수 있다. 또한, 제2 반도체층(145)은 (Al_XGa_1-X)_0.5In_0.5P 의 조성식을 갖는 반도체 재료에서 선택될 수도 있다.

한편, 제2 반도체층(145)상에는 제2 반도체층(145)과 전기적으로 연결된 제2전극층(150)이 배치될 수 있으며, 제2전극층(150)은 적어도 하나의 패드 또는/및 소정 패턴을 갖는 전극을 포함할 수 있다. 제2전극층(150)은 제2 반도체층(145)의 상면 중 센터 영역, 외측 영역 또는 모서리 영역에 배치될 수 있으며, 이에 대해 한정하지는 않는다. 제2전극층(150)은 제2 반도체층(145)의 위가 아닌 다른 영역에 배치될 수 있으며, 이에 대해 한정하지는 않는다.

제2전극층(150)은 전도성 물질, 예를 들어 In, Co, Si, Ge, Au, Pd, Pt, Ru, Re, Mg, Zn, Hf, Ta, Rh, Ir, W, Ti, Ag, Cr, Mo, Nb, Al, Ni 및 Cu, 중에서 선택된 금속 또는 합금을 이용하여 단층 또는 다층으로 형성될 수 있다.

제2전극층(150)이 형성되지 않은 제2 반도체층(145)의 표면 일부 영역 또는 전체 영역에 대해 소정의 식각 방법으로 광 추출효율을 향상시키기 위한 요철 패턴(160)을 형성해 줄 수 있다.

여기서, 제2전극층(150)은 요철 패턴(160)이 형성되지 않는 평탄한 면에 형성된 것으로 설명하나, 요철 패턴(160)이 형성된 상부면에 형성될 수 있으며 이에 한정을 두지 않는다.

요철 패턴(160)은 제2 반도체층(145)의 상면의 적어도 일 영역에 대해 에칭을 수행함으로써 형성될 수 있으며 이에 대해 한정하지 않는다. 에칭 과정은 습식 또는/및 건식 에칭 공정을 포함한다. 에칭에 의해서 형성된 요철 패턴(160)은 랜덤한 크기로 불규칙하게 형성될 수 있으며, 이에 대해 한정하지는 않는다. 요철 패턴(160)은 평탄하지 않는 상면으로서, 규칙적인 요철 또는 불규칙적인 요철 중 적어도 하나를 포함할 수 있다.

요철 패턴(160)은 측 단면이 원기둥, 다각기둥, 원뿔, 다각뿔, 원뿔대, 다각뿔대 등 다양한 형상을 갖도록 형성될 수 있으다.

한편, 요철 패턴(160)은 PEC(photo electro chemical) 등의 방법으로 형성될 수 있으며, 이에 한정하지 아니한다. 요철 패턴(160)은 제2 반도체층(145)의 상부면에 형성됨에 따라서 활성층(143)으로부터 생성된 빛이 제2 반도체층(145)의 상부면으로부터 전반사되어 재흡수 되거나 산란되는 것이 방지될 수 있으므로, 발광소자(100)의 광 추출 효율의 향상에 기여할 수 있다.

제2 반도체층(145)의 아래에는 활성층(143)이 형성될 수 있다. 활성층(143)은 전자와 정공이 재결합되는 영역으로, 전자와 정공이 재결합함에 따라 낮은 에너지 준위로 천이하며, 그에 상응하는 파장을 가지는 빛을 생성할 수 있다.

활성층(143)은 예를 들어, In_xAl_yGa_1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체 재료를 포함하여 형성할 수 있으며, 단일 양자 우물 구조 또는 다중 양자 우물 구조(MQW: Multi Quantum Well)로 형성될 수 있다. 또한, 활성층(143)은 (Al_XGa_1-X)_0.5In_0.5P 의 조성식을 갖는 반도체 재료에서 선택될 수도 있다.

따라서, 더 많은 전자가 양자우물층의 낮은 에너지 준위로 모이게 되며, 그 결과 전자와 정공의 재결합 확률이 증가 되어 발광효과가 향상될 수 있다. 또한, 양자선(Quantum wire)구조 또는 양자점(Quantum dot)구조를 포함할 수도 있다.

활성층(143) 아래에는 제1 반도체층(141)이 형성될 수 있다. 제1 반도체층(141)은 p형 반도체층으로 구현되어, 활성층(143)에 정공을 주입할 수 있다. 예를 들어 p형 반도체층은 In_xAl_yGa_1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba, C 등의 p형 도펀트가 도핑될 수 있다. 또한, 제1 반도체층(141)은 (Al_XGa_1-X)_0.5In_0.5P 의 조성식을 갖는 반도체 재료에서 선택될 수도 있다.

또한 제1 반도체층(141)의 아래에는 제3 반도체층(미도시)을 형성할 수도 있다. 여기서 제3 반도체층은 제2 반도체층과 극성이 반대인 반도체층으로 구현될 수 있다.

한편, 상술한 제2 반도체층(145), 활성층(143) 및 제1 반도체층(141)은 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy), 스퍼터링(Sputtering) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.

또한, 상술한 바와는 달리 실시예에서 제2 반도체층(145)이 p형 반도체층으로 구현되고, 제1 반도체층(141)이 n형 반도체층으로 구현될 수 있으며, 이에 한정하지 않는다. 이에 따라 발광구조물(140)은 N-P 접합, P-N 접합, N-P-N 접합 및 P-N-P 접합 구조 중 적어도 하나를 포함할 수 있다.

또한, 발광구조물(140)의 외주면 중 일부 영역 또는 전체 영역은 외부의 충격 등으로부터 보호하고, 전기적 쇼트를 방지할 수 있도록 패시베이션(170)이 형성 될 수도 있다.

도 1 및 도 2를 참고하면, 제1전극층(120)은 금속과 투광성 전도층을 선택적으로 사용할 수 있으며, 발광구조물(140)에 전원을 제공한다. 제1전극층(120)은 전도성 재질을 포함하여 형성될 수 있다. 예를 들면, 니켈(Ni), 백금(Pt), 루테늄(Ru), 이리듐(Ir), 로듐(Rh), 탄탈(Ta), 몰리브덴(Mo), 티탄(Ti), 은(Ag), 텅스텐(W), 구리(Cu), 크롬(Cr), 팔라듐(Pd), 바나듐(V), 코발트(Co), 니오브(Nb), 지르코늄(Zr), 산화인듐주석(ITO, Indium Tin Oxide), 알루미늄산화아연(AZO, aluminum zinc oxide), 인듐 아연 산화물(IZO, Indium Zinc Oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide) ), IrO_x, RuO_x, RuO_x/ITO, Ni/IrO_x/Au, 또는 Ni/IrO_x/Au/ITO 중 적어도 하나로 형성될 수 있다. 다만 이에 한정되는 것은 아니다.

제1전극층(120)은 오믹층(123)(ohmic layer) 및 금속 반사층(125)(reflective layer) 중 적어도 한 층을 포함할 수 있다. 또한, 제1전극층(120)은 오믹층(123)(ohmic layer), 금속 반사층(125)(reflective layer) 및 금속 접착층(121) 중 적어도 한 층을 포함할 수 있다.

예컨대, 제1전극층(120)은 금속 접착층(121) 상에 오믹층(123)이 순차로 적층된 형태일 수 있다. 도 1에서는 금속 접착층(121) 상에 오믹층(123)이 적층된 형태를 도시하고 있다.

오믹층(123)은 윈도우층(130) 또는 제1 반도체층(141)과 오믹접촉을 이루는 층으로써, 도전성 기판(110)과 발광구조물(140) 사이에 배치되는 투명 전극층(123A)과, 투명 전극층(123A)에 서로 이격되어 배치되는 다수개의 금속 컨택부(123B)를 구비할 수 있다.

투명 전극층(123A)은 도전성 기판(110) 또는 금속 반사층(125)에서 반사되는 빛이 투과되면서 도전성을 가지는 재질일 수 있다. 예를 들면, 투명 전극층(123A)은 In₂O₃, SnO₂, ZnO, ITO, CTO, CuAlO₂, CuGaO₂ 및 SrCu₂O₂ 중 적어도 하나를 포함할 수 있다.

금속 컨택부(123B)는 투명 전극층(123A)에서로 이격하여 다수 개가 배치된다. 다수개의 금속 컨택부(123B) 들은 서로 규칙적 또는 뷸규칙적으로 이격되어 배치된다. 금속 컨택부(123B)는 발광구조물(140)과 오믹컨택이 되게 한다. 금속 컨택부(123B)는 적어도 일면이 윈도우층(130)과 접하게 배치된다.

다시 설명하면, 금속 컨택부(123B)는 투명 전극층(123A) 내에서 도트 또는 섬 형상을 가지며 다수개가 배치되고, 금속 컨택부(123B)의 일면은 윈도우층(130)에 접하게 배치된다. 또한, 금속 컨택부(123B)의 타면은 투명 전극층(123A)과 접하게 배치될 수 있다. 다만, 금속 컨택부(123B)의 타면은 투명 전극층(123A)을 관통하여 도전성 기판(110)과 접할 수도 있다. 이는 후술한다.

금속 컨택부(123B)는 도전성이 우수한 금속재질을 포함할 수 있다. 예를 들면, 금속 컨택부(123B)는 Au 또는 Au합금(AuBe, AuGe)을 포함할 수 있다.

이때, 윈도우층(130)은 금속 컨택부(123B)가 접하는 영역에 불순물로 도핑된 도핑영역(133)이 형성될 수 있다.

도핑영역(133)은 금속 컨택부(123B)가 윈도우층(130)에 접하는 영역에 형성되고, 바람직하게는 제1 반도체층(141)의 극성과 같은 극성의 도펀트로 도핑된다. 여기서는 제1 반도체층(141)은 p형 도펀트에 의해 도핑되는 것을 전제로 하므로, 도핑영역(133)은 p형 도펀트에 의해 도핑되는 것을 기준으로 설명한다.윈도우층(130)이 도핑되면, 광의 투과도는 감소하지만, 금속 컨택부(123B)과의 오믹접착을 이루는 능력은 상승되게 된다. 따라서, 도핑영역(133)이 윈도우층(130) 내에서 금속 컨택부(123B)와 접하는 영역에만 형성되므로, 윈도우층(130)과 금속 컨택부(123B)은 오믹접촉되게 된다. 또한, 윈도우층(130) 내에서 도핑영역(133)이 줄어들어서, 광투과성은 크게 떨어지지 않게 된다. 결과적으로, 윈도우층(130)에 도핑영역(133)의 형성은 윈도우층(130)의 광투과률을 크게 저하시키지 않으면서도 윈도우층(130)과 금속 컨택부(123B)의 오믹접촉을 이룰 수 있게 해준다. 따라서, 윈도우층(130)과 금속 컨택부(123B)가 오믹접촉되어서 발광소자(100)의 사용전압은 낮아지고, 윈도우층(130)의 광투과성이 많이 저하되지 않아서 발광효율은 크게 저하되지 않는 이점이 있다.

윈도우층(130)의 도핑영역(133)에 도핑되는 p형 도펀트는, Mg, Zn, Ca, Sr, Ba 및 C 중 어느 하나를 포함할 수 있다.

도핑영역(133)이 너무 높은 농도로 도핑되면, 광투과율이 현저하게 저하되고 너무 낮은 농도로 도핑되면 윈도우층(130)과 금속 컨택부(123B)의 오믹접촉이 어려울 수 있다. 따라서, 도핑영역(133)이 Mg에 의해 도핑되는 경우, 도핑농도는 5e¹⁸/cm³ 내지 1e¹⁸/cm³이고, C 에 의해 도핑되는 경우, 도핑농도는 5e¹⁹/cm³ 내지 1e¹⁹/cm³인 것이 바람직하다.

도핑영역(133)은 윈도우층(130)에 도트 또는 섬 형상으로 서로 이격되어 배치된다. 도핑영역(133)의 배치는 금속 컨택부(123B)의 배치에 대응되므로, 이하에서는 금속 컨택부(123B)만 설명하도록 한다.

도핑영역(133)은 윈도우층(130)의 표면에서 일정 깊이로 형성될 수도 있다. 또한, 도핑영역(133)은 윈도우층(130)의 표면에서 돌출될 수도 있다. 즉, 윈도우층(130)의 표면 전체를 도핑하고, 도핑영역(133)을 제외한 영역을 식각하는 과정에서 윈도우층(130)의 표면이 식각되어 도핑영역(133)의 윈도우층(130)의 표면에서 돌출될 수 있다. 다만, 이에 한정되는 것은 아니다.

특히, 도 2를 참고하면, 투명 전극층(123A)의　평면상　면적은　 금속 컨택부(123B) 의　평면상　면적보다　큰 것이 바람직하다, 더욱 바람직하게는 금속 컨택부(123B)의 평면상　면적은　 투명 전극층(123A)의　평면상　면적　대비 １０％ 내지 ２５％일 수 있다. 금속 컨택부(123B)의 평면상　면적은　 투명 전극층(123A)의　평면상　면적　대비 １０％ 보다 작은 경우, 발광구조물(140)과 제1전극층(120)의 오믹접촉이 어렵고, 금속 컨택부(123B)의 평면상　면적은　 투명 전극층(123A)의　평면상　면적　대비 25%보다 큰 경우, 광투과율이 떨어지는 금속 컨택부(123B) 때문에 발광소자(100)의 광효율이 저하되는 문제점이 있다.

도핑영역(133)의 평면상 면적은 상술한 금속 컨택부(123B) 의　평면상　면적과 동일하게 형성된다. 도핑영역(133)의 평면상 면적이 너무 작으면 윈도우층(130)과 금속 컨택부(123B)이 오믹접촉을 이루기 힘들고, 너무 넓으면 발광소자의 광효울이 크게 저하되게 된다.

금속 컨택부(123B)의 평면상 면적이 투명 전극층(123A)의　평면상　면적　대비 １０％ 내지 ２５％일려면, 예를 들면, 서로 인접한 금속 컨택부(123B) 서 사이의　이격거리는　３５㎛　내지　５０㎛이고, 금속 컨택부(123B)의 폭은 １０㎛　내지　２０㎛인 것이 바람직하다. 물론, 서로 인접한 도핑영역(133) 사이의 이격거리도 금속 컨택부(123B) 사이의 이격거리와 동일할 수 있다.

금속 컨택부(123B)은 형상은 제한이 없지만, 막대형상을 가질 수 있다, 바람직하게는 원기둥　또는　다각기둥의　형상을　가진다.

제1전극층(120)은 도 1에서 도시된 바와 같이 평평할 수 있지만, 이에 한정되지 않고 단차를 가질 수 있다.

제1전극층(120)은 급속 접합층(121)을 더 포함할 수 있다.

급속 접합층(121)은 오믹층(123)의 아래에 형성되어, 층들간의 접착력을 강화시켜 줄 수 있다. 급속 접합층(121)은 하부 물질과의 접착력이 우수한 물질을 이용하여 형성될 수 있다. 예를 들어, PbSn 합금, AuGe 합금, AuBe 합금, AuSn 합금, Sn,In 및　PdIn 합금　중　어느　하나를 포함할 수 있다. 또한,

급속 접합층(121) 상부에 확산 방지막(미도시)을 더 형성할 수 있다. 확산 방지막은 도전성 기판(110) 및 급속 접합층(121)을 이루는 물질이 발광구조물(140)로 확산되는 것을 방지할 수 있다. 확산 방지막은 금속의 확산을 방지하는 물질로 형성될 수 있으며, 예를 들어, 백금(Pt), 팔라듐(Pd), 텅스텐(W), 니켈(Ni), 루테늄(Ru), 몰리브덴(Mo), 이리듐(Ir), 로듐(Rh), 탄탈(Ta), 하프늄(Hf), 지르코늄(Zr), 니오브(Nb), 바나듐(V) 중 적어도 하나 또는 둘 이상의 합금을 이용할 수 있다. 다만 이에 한정되는 것은 아니다. 그리고, 급속 접합층(121)은 단층 또는 다층 구조로 형성될 수 있다.

도 3은 본　발명의　다른　일　실시예에　따른　발광소자를　나타낸　단면도이다.

도 3을 참조하면, 실시예에 따른 발광소자(100A)는 도 1의 실시예와 비교하면, 금속 컨택부(123B)가 투명 전극층(123A)을 관통하게 형성된다

금속 컨택부(123B)는 투명 전극층(123A)을 관통하여 일면은 윈도우층(130)에 접하고, 다른 일면은 도전성 기판(110) 또는 급속 접합층(121)에 접하게 형성된다.

금속 컨택부(123B)가 투명 전극층(123A)을 관통하여 배치되는 경우, 발광구조물(140)과의 오믹접합이 쉽게 되는 이점이 있다. 또한, 금속 컨택부(123B)가 투명 전극층(123A)을 관통하고 있으므로, 발광구조물(140)에 발생하는 열이 도전성 기판(110)으로 쉽게 배출되는 이점이 있다.

또한, 금속 컨택부(123B)가 발광구조물(140)과 직접 접촉되므로, VF(Voltage Forward)가 감소되는 이점이 있다. 특히, 투명 전극층(123A)의 전도성은 금속 컨택부(123B) 보자 낮기 때문에 금속 컨택부(123B)가 투명 전극층(123A)을 관통하지 않는 경우와 대비하면 대략 10% 정도의 사용전압이 내려가는 효과를 가진다.

도 4은 본　발명의　다른　일　실시예에　따른　발광소자를　나타낸　단면도이다.

도 4을 참조하면, 실시예에 따른 발광소자(100B)는 도 1의 실시예와 비교하면, 금속 반사층(125), 및 전류차단층(180)을 더 포함한다.

제1전극층(120)은 금속 반사층(125)을 더 포함한다. 금속 반사층(125)은 오믹층(123)의 아래에 형성되어 활성층(143)에서 반사되는 광 중 도전성 기판(110)으로 향하는 광을 발광구조물(140)의 상부로 반사시킨다.

금속 반사층(125)은 반사특성이 우수한 물질, 예를 들어 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 이들의 선택적인 조합으로 구성된 물질 중에서 형성되거나, 금속 물질과 IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등의 투광성 전도성 물질을 이용하여 다층으로 형성할 수 있다. 또한 반사층(미도시)은 IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni 등으로 적층할 수 있다.

전류차단층(180)은 발광구조물(140)의 아래에 제2전극층(150)과 수직 방향으로 적어도 일영역이 중첩되게 배치되며, 오믹층(123) 및 금속 반사층(125) 보다 전기 전도율이 낮을 수 있다. 전류차단층(180)은 예를 들면, 산화알루미늄(Al₂O₃), 산화실리콘(SiO₂), 질화실리콘(Si₃N₄), 산화티탄(TiO_x), 산화인듐주석(ITO, Indium Tin Oxide), 알루미늄산화아연(AZO, aluminum zinc oxide) 및 인듐 아연 산화물(IZO, Indium Zinc Oxide) 중 적어도 하나를 포함할 수 있다. 다만, 이에 한정되는 것은 아니다.

전류차단층(180)은 고 전류 인가 시 제2 반도체층(145)으로부터 활성층(143)으로 주입되는 전자가 활성층(143)에서 재결합되지 않고, 제1전극층(120)으로 흐르는 현상을 방지하는 전자 차단층(Electron blocking layer)일 수 있다. 전류차단층(180)은 활성층(143) 보다 상대적으로 큰 밴드갭을 가짐으로써, 제2 반도체층(145))으로부터 주입된 전자가 활성층(143)에서 재결합되지 않고 제1 반도체층(141)으로 주입되는 현상을 방지할 수 있다. 이에 따라 활성층(143)에서 전자와 정공의 재결합 확률을 높이고 누설전류를 방지할 수 있다.

도 5 내지 도 10은 도 1의 발광소자의 제조공정을 나타낸 순서도이다.

실시예에 따른 발광소자 제조방법은 다음과 같다.

도 5을 참조하면, 먼저, 성장기판(101) 상에 순차적으로 제2 반도체층(145), 활성층(143) 및 제1 반도체층(141)을 포함하는 발광구조물(140)이 적층된다.

성장기판(101)은 사파이어 기판(Al₂0₃), GaN, SiC, ZnO, Si, GaP, InP, 그리고 GaAs 등으로 이루어진 군에서 선택될 수 있으며, 도면에 나타내지는 않았으나 성장기판(101)과 발광구조물(140) 사이에는 버퍼층(미도시)이 형성될 수 있다.

버퍼층(미도시)은 3족과 5족 원소가 결합된 형태이거나 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중에서 어느 하나로 이루어질 수 있으며, 도펀트가 도핑될 수도 있다.

이러한 성장기판(101) 또는 버퍼층(미도시) 위에는 언도프드 반도체(미도시)층이 형성될 수 있으며, 버퍼층(미도시)과 언도프드 반도체층(미도시) 중 어느 한 층 또는 두 층 모두 형성하거나 형성하지 않을 수도 있으며, 이러한 구조에 대해 한정되지는 않는다.

도 6를 참조하면, 발광구조물(140) 상에 윈도우층(130)이 배치된다.

이후, 윈도우층(130)의 표면은 불순물로 도핑되게 된다.

윈도우층(130) 상에는 일정 패턴을 가지는 PR(Photo Resist)(10)이 배치될 수 있다. 이때 PR(10)은 전류확산 및 광추출 효율을 고려한 금속 컨택부(123B)에 대응하여 일정한 패턴으로 배치될 수 있다.

이후, 윈도우층(130) 중 PR(10)이 배치된 영역과 수직적으로 중첩된 영역 이외의 영역이 제거된다. 따라서, 윈도우층(130)에 도핑영역(133)이 형성되게 된다.

도 7을 참고하면, PR(10)이 제거되고 윈도우층(130) 상에는 투명 전극층(123A)이 형성된다.

투명 전극층(123A) 상에는 일정 패턴을 가지는 PR(Photo Resist)(10)이 배치될 수 있다. 이때 PR(10)은 전류확산 및 광추출 효율을 고려한 금속 컨택부(123B)에 대응하여 일정한 패턴으로 배치될 수 있다.

이후, 투명 전극층(123A) 중 PR(10)이 배치된 영역과 수직적으로 중첩된 영역 이외의 영역이 제거된다. 이때, 제거되는 단면은 직사각형을 이룰 수고 있고, 곡률을 가질 수도 있으며 단차를 가질 수도 있다. 이에 대해 한정하지는 않는다. 제거방법은 습식식각(wet etching), 건식식각(dry etching) 또는 LLO(laser lift off) 방법이 사용될 수 있으나, 이에 한정되지는 않는다.

도 8을 참조하면, PR(10)이 제거되고 상기 식각된 영역에 금속 컨택부(123B)가 형성될 수 있다.

도 9을 참조하면, 금속 접착층(121)이 배치된 도전성 기판(110)이 본딩 접착되며, 이때 제2 반도체층(145) 상에 배치된 성장기판(101)을 분리시킬 수 있다.

이때, 성장기판(101)은 물리적 또는/및 화학적 방법으로 제거할 수 있으며, 물리적 방법은 일 예로 LLO(laser lift off) 방식으로 제거할 수 있다.

도 10을 참조하면, 발광구조물(140)의 외주면 일부 또는 전체 영역에 패시베이션(170)이 형성될 수 있다.

그리고, 발광구조물(140)의 제2 반도체층(145)의 표면 일부 영역 또는 전체 영역에 대해 소정의 식각 방법으로 요철 패턴(160)을 형성해 줄 수 있으며, 이러한 제2 반도체층(145)의 표면에 제2전극층(150)를 형성해 준다.

또한, 도 5 내지 도 10에 나타낸 공정 순서에서 적어도 하나의 공정은 순서가 바뀔 수 있으며 이에 한정을 두지 않는다.

도 11은 실시예에 따른 발광소자를 포함하는 발광소자 패키지를 나타낸 사시도이고, 도 12는 실시예에 따른 발광소자를 포함하는 발광소자 패키지를 나타낸 단면도이다.

도 11 및 도 12를 참조하면, 발광소자 패키지(500)는 캐비티(520)가 형성된 몸체(510), 몸체(510)에 실장되는 제1 및 제2 리드 프레임(540, 550)과, 제1 및 제2 리드 프레임(540, 550)과 전기적으로 연결되는 발광소자(530), 및 발광소자(530)를 덮도록 캐비티(520)에 충진되는 봉지재(미도시)를 포함할 수 있다.

몸체(510)는 폴리프탈아미드(PPA:Polyphthalamide)와 같은 수지 재질, 실리콘(Si), 알루미늄(Al), 알루미늄 나이트라이드(AlN), 액정폴리머(PSG, photo sensitive glass), 폴리아미드9T(PA9T), 신지오택틱폴리스티렌(SPS), 금속 재질, 사파이어(Al₂O₃), 베릴륨 옥사이드(BeO), 인쇄회로기판(PCB, Printed Circuit Board) 중 적어도 하나로 형성될 수 있다. 몸체(510)는 사출 성형, 에칭 공정 등에 의해 형성될 수 있으나 이에 대해 한정하지는 않는다.

몸체(510)의 내면은 경사면이 형성될 수 있다. 이러한 경사면의 각도에 따라 발광소자(530)에서 방출되는 광의 반사각이 달라질 수 있으며, 이에 따라 외부로 방출되는 광의 지향각을 조절할 수 있다.

광의 지향각이 줄어들수록 발광소자(530)에서 외부로 방출되는 광의 집중성은 증가하고, 반대로 광의 지향각이 클수록 발광소자(530)에서 외부로 방출되는 광의 집중성은 감소한다.

한편, 몸체(510)에 형성되는 캐비티(520)를 위에서 바라본 형상은 원형, 사각형, 다각형, 타원형 등의 형상일 수 있으며, 모서리가 곡선인 형상일 수도 있으나 이에 한정되는 것은 아니다.

발광소자(530)는 제1 리드 프레임(540) 상에 실장되며, 예를 들어, 적색, 녹색, 청색, 백색 등의 빛을 방출하는 발광소자 또는 자외선을 방출하는 UV(Ultra Violet) 발광소자일 수 있으나, 이에 대해 한정하지는 않는다. 또한, 발광소자(530)는 한 개 이상 실장될 수 있다.

또한, 발광소자(530)는 그 전기 단자들이 모두 상부 면에 형성된 수평형 타입(Horizontal type)이거나, 또는 상, 하부 면에 형성된 수직형 타입(Vertical type), 또는 플립 칩(flip chip) 모두에 적용 가능하다.

봉지재(미도시)는 발광소자(530)를 덮도록 캐비티(520)에 충진될 수 있다.

봉지재(미도시)는 실리콘, 에폭시, 및 기타 수지 재질로 형성될 수 있으며, 캐비티(520) 내에 충진한 후, 이를 자외선 또는 열 경화하는 방식으로 형성될 수 있다.

또한 봉지재(미도시)는 형광체를 포함할 수 있으며, 형광체는 발광소자(530)에서 방출되는 광의 파장에 종류가 선택되어 발광소자 패키지(500)가 백색광을 구현하도록 할 수 있다.

이러한 형광체는 발광소자(530)에서 방출되는 광의 파장에 따라 청색 발광 형광체, 청록색 발광 형광체, 녹색 발광 형광체, 황녹색 발광 형광체, 황색 발광 형광체, 황적색 발광 형광체, 오렌지색 발광 형광체, 및 적색 발광 형광체중 하나가 적용될 수 있다.

즉, 형광체는 발광소자(530)에서 방출되는 제1 빛을 가지는 광에 의해 여기 되어 제2 빛을 생성할 수 있다. 예를 들어, 발광소자(530)가 청색 발광 다이오드이고 형광체가 황색 형광체인 경우, 황색 형광체는 청색 빛에 의해 여기되어 황색 빛을 방출할 수 있으며, 청색 발광 다이오드에서 발생한 청색 빛 및 청색 빛에 의해 여기 되어 발생한 황색 빛이 혼색됨에 따라 발광소자 패키지(500)는 백색 빛을 제공할 수 있다.

이와 유사하게, 발광소자(530)가 녹색 발광 다이오드인 경우는 magenta 형광체 또는 청색과 적색의 형광체를 혼용하는 경우, 발광소자(530)가 적색 발광 다이오드인 경우는 Cyan형광체 또는 청색과 녹색 형광체를 혼용하는 경우를 예로 들 수 있다.

이러한 형광체는 YAG계, TAG계, 황화물계, 실리케이트계, 알루미네이트계, 질화물계, 카바이드계, 니트리도실리케이트계, 붕산염계, 불화물계, 인산염계 등의 공지된 형광체일 수 있다.

제1 및 제2 리드 프레임(540, 550)은 금속 재질, 예를 들어, 티타늄(Ti), 구리(Cu), 니켈(Ni), 금(Au), 크롬(Cr), 탄탈늄(Ta), 백금(Pt), 주석(Sn), 은(Ag), 인(P), 알루미늄(Al), 인듐(In), 팔라듐(Pd), 코발트(Co), 실리콘(Si), 게르마늄(Ge), 하프늄(Hf), 루테늄(Ru), 철(Fe) 중에서 하나 이상의 물질 또는 합금을 포함할 수 있다. 또한, 제1 및 제2 리드 프레임(540, 550)은 단층 또는 다층 구조를 가지도록 형성될 수 있으며, 이에 대해 한정하지는 않는다.

제1 제2 리드 프레임(540, 550)은 서로 이격되어 서로 전기적으로 분리된다. 발광소자(530)는 제1 및 제2 리드 프레임(540, 550)상에 실장되며, 제1 및 제2 리드 프레임(540, 550)은 발광소자(530)와 직접 접촉하거나 또는 솔더링 부재(미도시)와 같은 전도성을 갖는 재료를 통해서 전기적으로 연결될 수 있다. 또한, 발광소자(530)는 와이어 본딩을 통해 제1 및 제2 리드 프레임(540, 550)과 전기적으로 연결될 수 있으며, 이에 한정하지 아니한다. 따라서 제1 및 제2 리드 프레임(540, 550)에 전원이 연결되면 발광소자(530)에 전원이 인가될 수 있다. 한편, 수개의 리드 프레임(미도시)이 몸체(510)내에 실장되고 각각의 리드 프레임(미도시)이 발광소자(530)와 전기적으로 연결될 수 있으며, 이에 한정하지 아니한다.

도 13는 실시예에 따른 발광소자를 포함하는 조명장치를 도시한 사시도이며, 도 14 는 도 13 의 조명장치의 C-C' 단면을 도시한 단면도이다.

도 13 및 도 14을 참조하면, 조명장치(600)는 몸체(610), 몸체(610)와 체결되는 커버(630) 및 몸체(610)의 양단에 위치하는 마감캡(650)을 포함할 수 있다.

몸체(610)의 하부면에는 발광소자 모듈(640)이 체결되며, 몸체(610)는 발광소자 패키지(644)에서 발생된 열이 몸체(610)의 상부면을 통해 외부로 방출할 수 있도록 전도성 및 열발산 효과가 우수한 금속재질로 형성될 수 있다.

발광소자 패키지(644)는 PCB(642) 상에 다색, 다열로 실장되어 어레이를 이룰 수 있으며, 동일한 간격으로 실장되거나 또는 필요에 따라서 다양한 이격 거리를 가지고 실장될 수 있어 밝기 등을 조절할 수 있다. 이러한 PCB(642)로 MPPCB(Metal Core PCB) 또는 FR4 재질의 PCB 등을 사용할 수 있다.

발광소자 패키지(644)는 연장된 리드 프레임(미도시)를 포함하여 향상된 방열 기능을 가질 수 있으므로, 발광소자 패키지(644)의 신뢰성과 효율성이 향상될 수 있으며, 발광소자 패키지(622) 및 발광소자 패키지(644)를 포함하는 조명장치(600)의 사용 연한이 연장될 수 있다.

커버(630)는 몸체(610)의 하부면을 감싸도록 원형의 형태로 형성될 수 있으나, 이에 한정되지 않음은 물론이다.

커버(630)는 내부의 발광소자 모듈(640)을 외부의 이물질 등으로부터 보호한다. 또한, 커버(630)는 발광소자 패키지(644)에서 발생한 광의 눈부심을 방지하고, 외부로 광을 균일하게 방출할 수 있도록 확산입자를 포함할 수 있으며, 또한 커버(630)의 내면 및 외면 중 적어도 어느 한 면에는 프리즘 패턴 등이 형성될 수 있다. 또한 커버(630)의 내면 및 외면 중 적어도 어느 한 면에는 형광체가 도포될 수도 있다.

한편, 발광소자 패키지(644)에서 발생한 광은 커버(630)를 통해 외부로 방출되므로 커버(630)는 광 투과율이 우수하여야 하며, 발광소자 패키지(644)에서 발생한 열에 견딜 수 있도록 충분한 내열성을 구비하고 있어야 하는바, 커버(630)는 폴리에틸렌 테레프탈레이트(Polyethylen Terephthalate; PET), 폴리카보네이트(Polycarbonate; PC) 또는 폴리메틸 메타크릴레이트(Polymethyl Methacrylate; PMMA) 등을 포함하는 재질로 형성되는 것이 바람직하다.

마감캡(650)은 몸체(610)의 양단에 위치하며 전원장치(미도시)를 밀폐하는 용도로 사용될 수 있다. 또한 마감캡(650)에는 전원핀(652)이 형성되어 있어, 실시예에 따른 조명장치(600)는 기존의 형광등을 제거한 단자에 별도의 장치 없이 곧바로 사용할 수 있게 된다.

도 15 은 실시예에 따른 발광소자를 포함하는 액정표시장치의 분해 사시도이다.

도 15 은 에지-라이트 방식으로, 액정표시장치(700)는 액정표시패널(710)과 액정표시패널(710)로 빛을 제공하기 위한 백라이트 유닛(770)을 포함할 수 있다.

액정표시패널(710)은 백라이트 유닛(770)으로부터 제공되는 광을 이용하여 화상을 표시할 수 있다. 액정표시패널(710)은 액정을 사이에 두고 서로 대향하는 컬러 필터 기판(712) 및 박막 트랜지스터 기판(714)을 포함할 수 있다.

컬러 필터 기판(712)은 액정표시패널(710)을 통해 디스플레이되는 화상의 색을 구현할 수 있다.

박막 트랜지스터 기판(714)은 구동 필름(717)을 통해 다수의 회로부품이 실장되는 인쇄회로 기판(718)과 전기적으로 접속되어 있다. 박막 트랜지스터 기판(714)은 인쇄회로 기판(718)으로부터 제공되는 구동 신호에 응답하여 인쇄회로 기판(718)으로부터 제공되는 구동 전압을 액정에 인가할 수 있다.

박막 트랜지스터 기판(714)은 유리나 플라스틱 등과 같은 투명한 재질의 다른 기판상에 박막으로 형성된 박막 트랜지스터 및 화소 전극을 포함할 수 있다.

백라이트 유닛(770)은 빛을 출력하는 발광소자 모듈(720), 발광소자 모듈(720)로부터 제공되는 빛을 면광원 형태로 변경시켜 액정표시패널(710)로 제공하는 도광판(730), 도광판(730)으로부터 제공된 빛의 휘도 분포를 균일하게 하고 수직 입사성을 향상시키는 다수의 필름(752, 766, 764) 및 도광판(730)의 후방으로 방출되는 빛을 도광판(730)으로 반사시키는 반사 시트(747)로 구성된다.

발광소자 모듈(720)은 복수의 발광소자 패키지(724)와 복수의 발광소자 패키지(724)가 실장되어 어레이를 이룰 수 있도록 PCB기판(722)을 포함할 수 있다. 이 경우 굽어진 발광소자 패키지(724)의 실장의 신뢰성을 향상시킬 수 있다.

한편, 백라이트 유닛(770)은 도광판(730)으로부터 입사되는 빛을 액정 표시 패널(710) 방향으로 확산시키는 확산필름(766)과, 확산된 빛을 집광하여 수직 입사성을 향상시키는 프리즘필름(752)으로 구성될 수 있으며, 프리즘필름(750)를 보호하기 위한 보호필름(764)을 포함할 수 있다.

도 16 은 실시예에 따른 발광소자를 포함하는 액정표시장치의 분해 사시도이다. 다만, 도 15 에서 도시하고 설명한 부분에 대해서는 반복하여 상세히 설명하지 않는다.

도 16 은 직하 방식으로, 액정표시장치(800)는 액정표시패널(810)과 액정표시패널(810)로 빛을 제공하기 위한 백라이트 유닛(870)을 포함할 수 있다.

액정표시패널(810)은 도 15에서 설명한 바와 동일하므로, 상세한 설명은 생략한다.

백라이트 유닛(870)은 복수의 발광소자 모듈(823), 반사시트(824), 발광소자 모듈(823)과 반사시트(824)가 수납되는 하부 섀시(830), 발광소자 모듈(823)의 상부에 배치되는 확산판(840) 및 다수의 광학필름(860)을 포함할 수 있다.

발광소자 모듈(823) 복수의 발광소자 패키지(822)와 복수의 발광소자 패키지(822)가 실장되어 어레이를 이룰 수 있도록 PCB기판(821)을 포함할 수 있다.

반사 시트(824)는 발광소자 패키지(822)에서 발생한 빛을 액정표시패널(810)이 위치한 방향으로 반사시켜 빛의 이용 효율을 향상시킨다.

한편, 발광소자 모듈(823)에서 발생한 빛은 확산판(840)에 입사하며, 확산판(840)의 상부에는 광학 필름(860)이 배치된다. 광학 필름(860)은 확산 필름(866), 프리즘필름(850) 및 보호필름(864)를 포함하여 구성될 수 있다.

또한, 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims

도전성 기판;
상기 도전성 기판 상에 배치되는 제1전극층;
상기 제1전극층 상에 배치되는 윈도우층;
상기 윈도우층 상에 배치되는 제1 반도체층, 제2 반도체층, 및 상기 제1 반도체층과 상기 제2 반도체층 사이에 위치하는 활성층을 구비하는 발광 구조물; 및
상기 제2 반도체층과 전기적으로 연결된 제2전극층을 포함하고,
상기 제1전극층은,
상기 도전성 기판과 상기 윈도우층 사이에 배치되는 투명 전극층과;
상기 투명 전극층에 서로 이격되어 배치되는 다수개의 금속 컨택부를 구비하는 오믹층을 포함하고,
상기 금속 컨택부는 적어도 일면이 상기 윈도우층과 접하고,
상기 윈도우층은 상기 금속 컨택부가 접하는 영역에 상기 제1반도체층의 극성과 같은 극성의 도펀트로 도핑된 도핑영역을 포함하는 발광소자.
제1항에 있어서,
상기 투명 전극층은,
In₂O₃, SnO₂, ZnO, ITO, CTO, CuAlO₂, CuGaO₂ 및 SrCu₂O₂ 중 적어도 하나를 포함하는 발광소자.
제1항에 있어서,
상기 투명전극층의　평면상　면적은　상기　금속 컨택부의　평면상　면적보다　큰　발광소자．
제１항에 있어서,
상기　윈도우층은　 GaP,　GaAsP 및 AlGaAs　중　어느　하나를　포함하는　 발광소자．
제1항에 있어서,
상기 금속 컨택부는,
상기 투명 전극을 관통하고, 다른 일면은　상기　도전성　기판과　접하는　발광소자．
제１항에 있어서,
상기 금속 컨택부는　원기둥　또는　다각기둥의　형상을　가지는　 발광소자．
제1항에 있어서,
상기 제１반도체층은　ｐ형　도펀트로　도핑되고，　상기　제２반도체층은　ｎ형　도펀트로　도핑되는　발광소자．
제1항에 있어서,
강기　발광　구조물은
ＡｌＧａＩｎＰ　또는　ＧａＩｎＰ을　포함하는　 발광소자．
제1항에 있어서,
상기 도핑영역은 p형 도펀트에 의해 도핑되는 발광소자.
제9항에　있어서，
상기 p형 도펀트는, Mg, Zn, Ca, Sr, Ba 및 C 중 어느 하나를 포함하는 발광소자.
제1항에　있어서，
상기 도핑영역은 상기 윈도우층의 표면에서 돌출되는 발광소자.
제1항에　있어서，
상기 금속 컨택층은 Au 또는 Au합금을 포함하는 발광소자.
제1항에　있어서，
상기　제１전극층은，
상기　오믹층의　아래에　배치되는　금속　접합층을　더　포함하는　 발광소자．
제1항에　있어서，
상기　제１전극층은，
상기　오믹층의　아래에　배치되는　금속 반사층을　더　포함하는　 발광소자.
제1항에　있어서，
상기　 도전성 기판은, Si, Ge, SiC 및 AlN　중　어느　하나를　포함하는　 발광소자．
제14항에 있어서,
상기 금속 반사층은, Au,　Al,　Ag,　Cr 및　Ni　중　어느　하나를　포함하는　발광소자．
제13항에 있어서,
상기　 금속 접합층은 PbSn 합금, AuGe 합금, AuBe 합금, AuSn 합금, Sn, In 및　PdIn 합금　중　어느　하나를　포함하는　 발광소자．
제1항에 있어서,
상기　 제2 반도체층의　상면에는　광추출　효율을　향상시키는　요철　패턴이　형성되는　 발광소자．
제1항에 있어서,
상기　발광구조물의　외주면　중　적어도　일부　영역에는　외부와　격리시키는　패시베이션층이　형성되는　 발광소자．
제1항에 있어서,
상기 발광구조물의 아래에 상기 제２ 전극층과 수직 방향으로 적어도 일영역이 중첩되게 배치되며, 상기 제１ 전극층 보다 전기 전도율이 낮은 전류차단층을 더　포함하는 발광소자.
제20항에 있어서,
상기 전류차단층은,
산화알루미늄(Al₂O₃), 산화실리콘(SiO₂), 질화실리콘(Si₃N₄), 산화티탄(TiO_x), 알루미늄산화아연(AZO, aluminum zinc oxide) 및 인듐 아연 산화물(IZO, Indium Zinc Oxide) 중 적어도 하나를 포함하는　발광소자．
발광소자를　포함하는　발광소자　패키지에　있어서，
상기　발광소자는，
도전성 기판;
상기 도전성 기판 상에 배치되는 제1전극층;
상기 제1전극층 상에 배치되는 윈도우층;
상기 윈도우층 상에 배치되는 제1 반도체층, 제2 반도체층, 및 상기 제1 반도체층과 상기 제2 반도체층 사이에 위치하는 활성층을 구비하는 발광 구조물; 및
상기 제2 반도체층과 전기적으로 연결된 제2전극층을 포함하고,
상기 제1전극층은,
상기 도전성 기판과 상기 윈도우층 사이에 배치되는 투명 전극층과;
상기 투명 전극층에 서로 이격되어 배치되는 다수개의 금속 컨택부를 구비하는 오믹층을 포함하고,
상기 금속 컨택부는 적어도 일면이 상기 윈도우층과 접하고,
상기 윈도우층은 상기 금속 컨택부가 접하는 영역에 상기 제1반도체층의 극성과 같은 극성의 도펀트로 도핑된 도핑영역을 포함하는 발광소자　패키지．
발광소자를　포함하는　 조명 시스템에　있어서，
상기　발광소자는，
도전성 기판;
상기 도전성 기판 상에 배치되는 제1전극층;
상기 제1전극층 상에 배치되는 윈도우층;
상기 윈도우층 상에 배치되는 제1 반도체층, 제2 반도체층, 및 상기 제1 반도체층과 상기 제2 반도체층 사이에 위치하는 활성층을 구비하는 발광 구조물; 및
상기 제2 반도체층과 전기적으로 연결된 제2전극층을 포함하고,
상기 제1전극층은,
상기 도전성 기판과 상기 윈도우층 사이에 배치되는 투명 전극층과;
상기 투명 전극층에 서로 이격되어 배치되는 다수개의 금속 컨택부를 구비하는 오믹층을 포함하고,
상기 금속 컨택부는 적어도 일면이 상기 윈도우층과 접하고,
상기 윈도우층은 상기 금속 컨택부가 접하는 영역에 상기 제1반도체층의 극성과 같은 극성의 도펀트로 도핑된 도핑영역을 포함하는 조명 시스템．
발광소자를　포함하는　백라이트　유닛에　있어서，
상기　발광소자는，
도전성 기판;
상기 도전성 기판 상에 배치되는 제1전극층;
상기 제1전극층 상에 배치되는 윈도우층;
상기 윈도우층 상에 배치되는 제1 반도체층, 제2 반도체층, 및 상기 제1 반도체층과 상기 제2 반도체층 사이에 위치하는 활성층을 구비하는 발광 구조물; 및
상기 제2 반도체층과 전기적으로 연결된 제2전극층을 포함하고,
상기 제1전극층은,
상기 도전성 기판과 상기 윈도우층 사이에 배치되는 투명 전극층과;
상기 투명 전극층에 서로 이격되어 배치되는 다수개의 금속 컨택부를 구비하는 오믹층을 포함하고,
상기 금속 컨택부는 적어도 일면이 상기 윈도우층과 접하고,
상기 윈도우층은 상기 금속 컨택부가 접하는 영역에 상기 제1반도체층의 극성과 같은 극성의 도펀트로 도핑된 도핑영역을 포함하는 백라이트　유닛．