JP2013179150A - 発光ダイオードの製造方法 - Google Patents
発光ダイオードの製造方法 Download PDFInfo
- Publication number
- JP2013179150A JP2013179150A JP2012041818A JP2012041818A JP2013179150A JP 2013179150 A JP2013179150 A JP 2013179150A JP 2012041818 A JP2012041818 A JP 2012041818A JP 2012041818 A JP2012041818 A JP 2012041818A JP 2013179150 A JP2013179150 A JP 2013179150A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- type electrode
- electrode layer
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Led Devices (AREA)
Abstract
【課題】ｐ型電極層とｎ型電極層とを同時に、かつ従来よりも低温の温度域にて合金化熱処理を行うことができる発光ダイオードの製造方法を提供する。
【解決手段】本発明は、一端にｐ型半導体層１０を備え、他端にｎ型半導体層１を備え、ｐ型半導体層１０とｎ型半導体層１との間に発光層７を含む化合物半導体層３０を具備する発光ダイオード１００の製造方法であって、ｐ型半導体層１０上に、ＡｕとＢｅとＮｉとを含有する材料からなるｐ型電極層１２を形成すると共に、ｎ型半導体層１上に、ＡｕとＧｅとＮｉとを含有する材料からなるｎ型電極層１３を形成する工程と、ｐ型電極層１２とｎ型電極層１３とを同時に合金化熱処理を行う工程と、を有し、合金化熱処理を、ｐ型電極層１２及びｎ型電極層１３がともにオーミック接触になる温度範囲で行うことを特徴とする。
【選択図】図１
【解決手段】本発明は、一端にｐ型半導体層１０を備え、他端にｎ型半導体層１を備え、ｐ型半導体層１０とｎ型半導体層１との間に発光層７を含む化合物半導体層３０を具備する発光ダイオード１００の製造方法であって、ｐ型半導体層１０上に、ＡｕとＢｅとＮｉとを含有する材料からなるｐ型電極層１２を形成すると共に、ｎ型半導体層１上に、ＡｕとＧｅとＮｉとを含有する材料からなるｎ型電極層１３を形成する工程と、ｐ型電極層１２とｎ型電極層１３とを同時に合金化熱処理を行う工程と、を有し、合金化熱処理を、ｐ型電極層１２及びｎ型電極層１３がともにオーミック接触になる温度範囲で行うことを特徴とする。
【選択図】図１
Description
本発明は、発光ダイオードの製造方法に関するものである。
従来、赤外発光ダイオードは、赤外線通信、赤外線リモコン装置、各種センサー用光源、夜間照明など幅広く利用されている。
赤色、赤外の光を発する高輝度の発光ダイオード（英略称：ＬＥＤ）としては例えば、砒化アルミニウム・ガリウム（組成式ＡｌＸＧａ１−ＸＡｓ；０≦Ｘ≦１）からなる発光層や砒化インジウム・ガリウム（組成式ＩｎＸＧａ１−ＸＡｓ；０≦Ｘ≦１）からなる発光層を備えた化合物半導体発光ダイオードが知られている。一方、赤色、橙色、黄色或いは黄緑色の可視光を発する高輝度の発光ダイオードとしては例えば、燐化アルミニウム・ガリウム・インジウム（組成式（ＡｌＸＧａ１−Ｘ）ＹＩｎ１−ＹＰ；０≦Ｘ≦１，０＜Ｙ≦１）からなる発光層を備えた化合物半導体発光ダイオードが知られている。
赤色、赤外の光を発する高輝度の発光ダイオード（英略称：ＬＥＤ）としては例えば、砒化アルミニウム・ガリウム（組成式ＡｌＸＧａ１−ＸＡｓ；０≦Ｘ≦１）からなる発光層や砒化インジウム・ガリウム（組成式ＩｎＸＧａ１−ＸＡｓ；０≦Ｘ≦１）からなる発光層を備えた化合物半導体発光ダイオードが知られている。一方、赤色、橙色、黄色或いは黄緑色の可視光を発する高輝度の発光ダイオードとしては例えば、燐化アルミニウム・ガリウム・インジウム（組成式（ＡｌＸＧａ１−Ｘ）ＹＩｎ１−ＹＰ；０≦Ｘ≦１，０＜Ｙ≦１）からなる発光層を備えた化合物半導体発光ダイオードが知られている。
また、このような化合物半導体発光ダイオードは、通常、上述したような発光層を備えた化合物半導体層を挟むようにして、金属合金層からなるｐ型オーミック電極とｎ型オーミック電極が備えられている。
しかしながら、金属合金層はその材料によって化合物半導体層とオーミック接合ができない場合があるため、半導体層に対してオーミックコンタクトを形成することが可能な材料を選択する必要がある。
しかしながら、金属合金層はその材料によって化合物半導体層とオーミック接合ができない場合があるため、半導体層に対してオーミックコンタクトを形成することが可能な材料を選択する必要がある。
そこで、半導体層との接触抵抗低減効果に優れた金属が種々検討されており、例えば、ｐ型オーミック電極としてはＡｕＢｅやＡｕＢｅＮｉを、そしてｎ型オーミック電極としてはＡｕＧｅやＡｕＧｅＮｉを用いることでき、これらの材料はｐ型半導体層及びｎ型半導体層それぞれに対してオーミックコンタクトを形成することが知られている（特許文献１参照）。
上述したようなオーミック電極は、通常、半導体層上に金属合金を蒸着法にて成膜した後に合金化熱処理を行うことにより形成する。そして、各オーミック電極には異なる合金材料を用い、材料が異なれば融点も異なるため、従来では、各オーミック電極それぞれを個別に異なる温度にて合金化熱処理を行っていた。
しかしながら、このような製造方法では、ｐ型オーミック電極及びｎ型オーミック電極それぞれを個別に合金化熱処理を行うため、製造コストがかかる上に製造工程が煩雑となり、製品特性の優れた発光ダイオードを安定して製造することが困難となるおそれがあった。
しかしながら、このような製造方法では、ｐ型オーミック電極及びｎ型オーミック電極それぞれを個別に合金化熱処理を行うため、製造コストがかかる上に製造工程が煩雑となり、製品特性の優れた発光ダイオードを安定して製造することが困難となるおそれがあった。
本発明は、上記事情を鑑みてなされたものであり、ｐ型電極層及びｎ型電極層ともに、Ｎｉを含有する材料を用い、両電極層のオーミック性を得るのに要する加熱温度範囲を広く重複させることにより、ｐ型電極層とｎ型電極層とを同時に、かつ従来よりも低温の温度域にて合金化熱処理を行うことができ、製造コストを低減できる発光ダイオードの製造方法を提供することを目的とする。
本発明者らは、上記目的を達成するために鋭意研究を重ねた結果、ｐ型電極層としてＡｕとＢｅとＮｉとを含有する材料を、そしてｎ型電極層としてＡｕとＧｅとＮｉとを含有する材料を用いることにより、同時に、かつ低温の温度域にて合金化熱処理を行うことが可能な発光ダイオードの製造方法を完成させた。
具体的には、従来ではＡｕＢｅが広く採用されてきたｐ型電極層として、さらにＮｉを含有させた合金を用いることで、オーミック性を得るのに要する加熱温度を低温化させることを見出した。また、ｎ型電極層も同様に、ＡｕとＧｅの材料に、さらにＮｉを含有させることで同様の低温化の現象が発現することを見出した。
具体的には、従来ではＡｕＢｅが広く採用されてきたｐ型電極層として、さらにＮｉを含有させた合金を用いることで、オーミック性を得るのに要する加熱温度を低温化させることを見出した。また、ｎ型電極層も同様に、ＡｕとＧｅの材料に、さらにＮｉを含有させることで同様の低温化の現象が発現することを見出した。
また、いずれも共晶金属であるＡｕＢｅ合金、又はＡｕＧｅ合金に添加させるＮｉの含有量は、融点上昇に大きな影響を及ぼす。さらには、合金の組成比も融点上昇に影響を及ぼす。そのため、これらのようにＮｉを含有する合金を電極層として採用する場合には、その含有量や合金の組成比を適切に選択することが重要となる。
そこで、本発明者らは、さらに、Ｎｉ含有量や合金の組成比を所定の範囲内とすることにより、各電極層のオーミック性を得るのに要する加熱温度を広く重複させることができる温度範囲を見出した。
以下に、本発明者らによる、ＡｕＧｅ合金及びＡｕＢｅ合金に添加させるＮｉの含有量の検討結果を説明する。
そこで、本発明者らは、さらに、Ｎｉ含有量や合金の組成比を所定の範囲内とすることにより、各電極層のオーミック性を得るのに要する加熱温度を広く重複させることができる温度範囲を見出した。
以下に、本発明者らによる、ＡｕＧｅ合金及びＡｕＢｅ合金に添加させるＮｉの含有量の検討結果を説明する。
表１に示すような、Ａｕ、Ｇｅ並びにＮｉの濃度（いずれもｍｏｌ％）を変化させた材料（合金）からなるＡｕＧｅＮｉ膜をｎ型ＧａＡｓ膜上に形成した構造について、ＡｕＧｅＮｉ膜とｎ型ＧａＡｓ膜との間の接触抵抗（あるいはオーミック性）に対するＮｉ量の影響を検討した。その結果を図１１に示す。
図１１に示すように、合金５（Ｎｉ濃度：５２ｍｏｌ％）の場合は熱処理温度が３６０℃近傍あたりまで接触抵抗が高い水準となっているものの、合金１〜５のいずれのＮｉ濃度を有する合金においても、４００℃近傍にて接触抵抗が大きく減少していることが分かる。なお、Ｎｉ濃度が０ｍｏｌ％である合金１と、合金２〜４とを比較してみると、Ｎｉを添加することによりオーミック性を得るのに要する加熱温度の低温化が可能となることがわかる。
また、合金２〜４においては、３４０〜４２０℃の間において、接触抵抗をより低い水準に安定して維持できている。つまり、合金２〜４のような材料を用いてｎ型電極層を製造した場合、この広い温度域においてオーミック性を得ることが可能であることが分かる。
図１１に示すように、合金５（Ｎｉ濃度：５２ｍｏｌ％）の場合は熱処理温度が３６０℃近傍あたりまで接触抵抗が高い水準となっているものの、合金１〜５のいずれのＮｉ濃度を有する合金においても、４００℃近傍にて接触抵抗が大きく減少していることが分かる。なお、Ｎｉ濃度が０ｍｏｌ％である合金１と、合金２〜４とを比較してみると、Ｎｉを添加することによりオーミック性を得るのに要する加熱温度の低温化が可能となることがわかる。
また、合金２〜４においては、３４０〜４２０℃の間において、接触抵抗をより低い水準に安定して維持できている。つまり、合金２〜４のような材料を用いてｎ型電極層を製造した場合、この広い温度域においてオーミック性を得ることが可能であることが分かる。
さらに、表２に示すような、Ａｕ、Ｂｅ並びにＮｉ濃度（いずれもｍｏｌ％）を変化させた材料（合金）からなるＡｕＢｅＮｉ膜をｐ型ＧａＰ膜上に形成した構造について、ＡｕＢｅＮｉ膜とｐ型ＧａＰ膜との間の接触抵抗（あるいはオーミック性）に対するＮｉ量の影響を検討した。その結果を図１２に示す。
図１２を見るに、上述したＡｕＧｅＮｉ膜とｎ型ＧａＡｓ膜との間の接触抵抗に対するＮｉ量の影響と同じように、合金１〜５のいずれのＮｉ濃度を有する合金においても、４２０℃近傍にて接触抵抗が大きく減少していることが分かる。しかし、Ｎｉ濃度が０ｍｏｌ％である合金１の場合は４００℃近傍まで接触抵抗が高い水準となっているが、Ｎｉ濃度が０％超である合金２〜５を見るに、Ｎｉを添加することによりオーミック性を得るのに要する加熱温度の大幅な低温化が可能となることがわかる。
また、合金１〜４においては、３４０以上の温度域において、接触抵抗をより低い水準に安定して維持できている。つまり、合金１〜４のような材料を用いてｐ型電極層を製造した場合、このような度域においてオーミック性を得ることが可能であることが分かる。
図１２を見るに、上述したＡｕＧｅＮｉ膜とｎ型ＧａＡｓ膜との間の接触抵抗に対するＮｉ量の影響と同じように、合金１〜５のいずれのＮｉ濃度を有する合金においても、４２０℃近傍にて接触抵抗が大きく減少していることが分かる。しかし、Ｎｉ濃度が０ｍｏｌ％である合金１の場合は４００℃近傍まで接触抵抗が高い水準となっているが、Ｎｉ濃度が０％超である合金２〜５を見るに、Ｎｉを添加することによりオーミック性を得るのに要する加熱温度の大幅な低温化が可能となることがわかる。
また、合金１〜４においては、３４０以上の温度域において、接触抵抗をより低い水準に安定して維持できている。つまり、合金１〜４のような材料を用いてｐ型電極層を製造した場合、このような度域においてオーミック性を得ることが可能であることが分かる。
つまり、本発明者らは、ＡｕＧｅＮｉ合金、またはＡｕＢｅＮｉ合金いずれにおいても、Ｎｉ量を５〜４０ｍｏｌ％の範囲内とすることで、より低い接触抵抗を安定して維持できる温度域、つまり、両合金を電極層として採用した場合に各電極層のオーミック性を得ることが可能な温度域を３４０〜４２０℃の間で重複させることを見出した。
上記課題を解決することを目的とした本発明の要旨は、以下のとおりである。
[１] 一端にｐ型半導体層を備え、他端にｎ型半導体層を備え、前記ｐ型半導体層と前記ｎ型半導体層との間に発光層を含む化合物半導体層を具備する発光ダイオードの製造方法であって、
前記ｐ型半導体層上に、ＡｕとＢｅとＮｉとを含有する材料からなるｐ型電極層を形成すると共に、前記ｎ型半導体層上に、ＡｕとＧｅとＮｉとを含有する材料からなるｎ型電極層を形成する工程と、
前記ｐ型電極層と前記ｎ型電極層とを同時に合金化熱処理を行う工程と、
を有し、
前記合金化熱処理を、前記ｐ型電極層及び前記ｎ型電極層がともにオーミック接触になる温度範囲で行うことを特徴とする発光ダイオードの製造方法。
[２] 前記合金化熱処理の前記温度範囲が、３４０℃〜４２０℃の範囲であることを特徴とする上記[１]に記載の発光ダイオードの製造方法。
[３] 前記ｎ型電極層がＡｕＧｅＮｉの合金からなり、その合金中のＮｉが５〜４０ｍｏｌ％であり、かつ、ｍｏｌ％でＧｅ／Ａｕが０．０１〜０．４であることを特徴とする上記[１]又は[２]に記載の発光ダイオードの製造方法。
[４] 前記ｐ型電極層がＡｕＢｅＮｉの合金からなり、その合金中のＮｉが５〜４０ｍｏｌ％であり、かつ、ｍｏｌ％でＢｅ／Ａｕが０．０１〜０．３であることを特徴とする上記[１]から[３]のいずれか一項に記載の発光ダイオードの製造方法。
[５] 前記ｐ型半導体層がＧａＰ、{ＡｌｘＧａ(１−ｘ)}（１−ｙ）ＩｎｙＰ、{ＡｌｘＧａ（１−ｘ）}（１−ｙ）ＩｎｙＡｓのいずれかからなり、前記ｎ型半導体層がＧａＡｓ、（{ＡｌｘＧａ(１−ｘ)}（１−ｙ）ＩｎｙＰ、{ＡｌｘＧａ（１−ｘ）}（１−ｙ）ＩｎｙＡｓ）のいずれかからなることを特徴とする上記[１]から[４]のいずれか一項に記載の発光ダイオードの製造方法。
[６] ｎ型成長用基板上に、ｎ型半導体層、発光層及びｐ型半導体層を順に含む化合物半導体層を形成する工程と、
前記ｐ型半導体層上に透光膜を形成した後に、該透光膜にｐ型電極を埋め込むための複数の貫通孔を形成する工程と、
前記貫通孔内にｐ型電極を埋め込むことにより、複数の前記ｐ型電極からなるｐ型電極層を形成する工程と、
前記透光膜及び前記ｐ型電極層上に反射層を形成する工程と、
前記反射層上に接合層を形成する工程と、
前記接合層上に支持基板を接合する工程と、
前記成長用基板を除去する工程と、
前記ｎ型半導体層上にｎ型電極層を形成する工程と、を有し、
その後、前記合金化熱処理を行う工程を行う、ことを特徴とする上記[１]から[５]のいずれか一項に記載の発光ダイオードの製造方法。
前記ｐ型半導体層上に、ＡｕとＢｅとＮｉとを含有する材料からなるｐ型電極層を形成すると共に、前記ｎ型半導体層上に、ＡｕとＧｅとＮｉとを含有する材料からなるｎ型電極層を形成する工程と、
前記ｐ型電極層と前記ｎ型電極層とを同時に合金化熱処理を行う工程と、
を有し、
前記合金化熱処理を、前記ｐ型電極層及び前記ｎ型電極層がともにオーミック接触になる温度範囲で行うことを特徴とする発光ダイオードの製造方法。
[２] 前記合金化熱処理の前記温度範囲が、３４０℃〜４２０℃の範囲であることを特徴とする上記[１]に記載の発光ダイオードの製造方法。
[３] 前記ｎ型電極層がＡｕＧｅＮｉの合金からなり、その合金中のＮｉが５〜４０ｍｏｌ％であり、かつ、ｍｏｌ％でＧｅ／Ａｕが０．０１〜０．４であることを特徴とする上記[１]又は[２]に記載の発光ダイオードの製造方法。
[４] 前記ｐ型電極層がＡｕＢｅＮｉの合金からなり、その合金中のＮｉが５〜４０ｍｏｌ％であり、かつ、ｍｏｌ％でＢｅ／Ａｕが０．０１〜０．３であることを特徴とする上記[１]から[３]のいずれか一項に記載の発光ダイオードの製造方法。
[５] 前記ｐ型半導体層がＧａＰ、{ＡｌｘＧａ(１−ｘ)}（１−ｙ）ＩｎｙＰ、{ＡｌｘＧａ（１−ｘ）}（１−ｙ）ＩｎｙＡｓのいずれかからなり、前記ｎ型半導体層がＧａＡｓ、（{ＡｌｘＧａ(１−ｘ)}（１−ｙ）ＩｎｙＰ、{ＡｌｘＧａ（１−ｘ）}（１−ｙ）ＩｎｙＡｓ）のいずれかからなることを特徴とする上記[１]から[４]のいずれか一項に記載の発光ダイオードの製造方法。
[６] ｎ型成長用基板上に、ｎ型半導体層、発光層及びｐ型半導体層を順に含む化合物半導体層を形成する工程と、
前記ｐ型半導体層上に透光膜を形成した後に、該透光膜にｐ型電極を埋め込むための複数の貫通孔を形成する工程と、
前記貫通孔内にｐ型電極を埋め込むことにより、複数の前記ｐ型電極からなるｐ型電極層を形成する工程と、
前記透光膜及び前記ｐ型電極層上に反射層を形成する工程と、
前記反射層上に接合層を形成する工程と、
前記接合層上に支持基板を接合する工程と、
前記成長用基板を除去する工程と、
前記ｎ型半導体層上にｎ型電極層を形成する工程と、を有し、
その後、前記合金化熱処理を行う工程を行う、ことを特徴とする上記[１]から[５]のいずれか一項に記載の発光ダイオードの製造方法。
上記の構成によれば、ｐ型電極層及びｎ型電極層ともに、Ｎｉを含有する材料を用いるとともに、これら材料中の元素含有量や組成比を調整して両電極層のオーミック性を得るのに要する加熱温度範囲を広く重複させることにより、ｐ型電極層とｎ型電極層とを同時に、かつ従来よりも低温の温度域にて合金化熱処理を行うことができ、製造コストを低減できる発光ダイオードの製造方法を提供することができる。
また、両電極層の加熱温度範囲を広く重複させることができるため、製品ロットごとの特性のばらつきを抑制でき、製品特性の優れた発光ダイオードを安定して製造することができる。
また、両電極層の加熱温度範囲を広く重複させることができるため、製品ロットごとの特性のばらつきを抑制でき、製品特性の優れた発光ダイオードを安定して製造することができる。
以下、本発明を適用した実施形態の発光ダイオードの製造方法について、図を用いて説明する。なお、以下の説明で用いる図面は、特徴をわかりやすくするために便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などは実際と同じであるとは限らない。また、以下の説明において例示される材料、寸法等は一例であって、本発明はそれらに限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することが可能である。
本発明の発光ダイオードの製造方法は、一端にｐ型半導体層を備え、他端にｎ型半導体層を備え、ｐ型半導体層とｎ型半導体層との間に発光層を含む化合物半導体層を具備する発光ダイオードの製造方法であって、ｐ型半導体層上に、ＡｕとＢｅとＮｉとを含有する材料からなるｐ型電極層を形成すると共に、ｎ型半導体層上に、ＡｕとＧｅとＮｉとを含有する材料からなるｎ型電極層を形成する工程と、ｐ型電極層とｎ型電極層とを同時に合金化熱処理を行う工程と、を有し、合金化熱処理を、ｐ型電極層及びｎ型電極層がともにオーミック接触になる温度範囲で行うことを特徴とする。
なお、本発明の２つの電極、ｐ型電極層及びｎ型電極層を同時に合金化熱処理する方法は、どのようなタイプの発光ダイオードにも適用可能であって、以下に示す実施形態は、その一例にすぎない。
なお、本発明の２つの電極、ｐ型電極層及びｎ型電極層を同時に合金化熱処理する方法は、どのようなタイプの発光ダイオードにも適用可能であって、以下に示す実施形態は、その一例にすぎない。
（第１実施形態）
まず、本発明の第１実施形態の発光ダイオード１００の製造方法について図１を用いて説明する。
まず、本発明の第１実施形態の発光ダイオード１００の製造方法について図１を用いて説明する。
＜化合物半導体層の形成工程＞
まず、図１に示す、化合物半導体層３０を作製する。化合物半導体層３０は、ｎ型ＧａＡｓ基板（ｎ型半導体層）１上に、ＧａＡｓからなる緩衝層２、ＧａＩｎＰからなる層（屈折率が大きい層）３ａとＡｌＩｎＰからなる層（屈折率が小さい層）３ｂとを交互に４０対積層したＤＢＲ反射層３、Ｓｉをドープしたｎ型の下部クラッド層５、下部ガイド層６、活性層（発光層）７、上部ガイド層８、Ｍｇドープしたｐ型の上部クラッド層９、Ｍｇドープしたｐ型ＧａＰからなる電流拡散層（ｐ型半導体層）１０を順次積層して作製する。
まず、図１に示す、化合物半導体層３０を作製する。化合物半導体層３０は、ｎ型ＧａＡｓ基板（ｎ型半導体層）１上に、ＧａＡｓからなる緩衝層２、ＧａＩｎＰからなる層（屈折率が大きい層）３ａとＡｌＩｎＰからなる層（屈折率が小さい層）３ｂとを交互に４０対積層したＤＢＲ反射層３、Ｓｉをドープしたｎ型の下部クラッド層５、下部ガイド層６、活性層（発光層）７、上部ガイド層８、Ｍｇドープしたｐ型の上部クラッド層９、Ｍｇドープしたｐ型ＧａＰからなる電流拡散層（ｐ型半導体層）１０を順次積層して作製する。
ＧａＡｓ基板（ｎ型半導体層）１は、公知の製法で作製された市販品の単結晶基板を使用することができる。ＧａＡｓ基板１のエピタキシャル成長させる表面は、平滑であることが望ましい。ＧａＡｓ基板１の表面の面方位は、エピタキシャル成長しやすく、量産されている（１００）面および（１００）から、±２０°以内にオフした基板が、品質の安定性の面から望ましい。さらに、ＧａＡｓ基板１の面方位の範囲が、（１００）方向から（０−１−１）方向に１５°オフ±５°であることがより好ましい。
尚、本明細書では、ミラー指数の表記において、“−”はその直後の指数につくバーを意味する。
尚、本明細書では、ミラー指数の表記において、“−”はその直後の指数につくバーを意味する。
ＧａＡｓ基板１の転位密度は、化合物半導体層３０の結晶性を良くするために低い方が望ましい。具体的には、例えば、１０，０００個ｃｍ−２以下、望ましくは、１，０００個ｃｍ−２以下であることが好適である。
ＧａＡｓ基板１の厚さは、基板のサイズに応じて適切な範囲がある。ＧａＡｓ基板１の厚さが適切な範囲よりも薄いと、化合物半導体層３０の製造プロセス中に割れてしまうおそれがある。一方、ＧａＡｓ基板１の厚さが適切な範囲よりも厚いと材料コストが増加することになる。このため、ＧａＡｓ基板１の基板サイズが大きい場合、例えば、直径７５ｍｍの場合には、ハンドリング時の割れを防止するために２５０〜５００μｍの厚さが望ましい。同様に、直径５０ｍｍの場合は、２００〜４００μｍの厚さが望ましく、直径１００ｍｍの場合は、３５０〜６００μｍの厚さが望ましい。
このように、ＧａＡｓ基板１の基板サイズに応じて基板の厚さを厚くすることにより、発光部１１に起因する化合物半導体層３０の反りを低減することができる。これにより、エピタキシャル成長中の温度分布が均一となることため、活性層７の面内の波長分布を小さくすることができる。なお、ＧａＡｓ基板１の形状は、特に円形に限定されず、矩形等であっても問題ない。
緩衝層（ｂｕｆｆｅｒ）２は、ＧａＡｓ基板１と発光部１１の構成層との欠陥の伝搬を低減するために設けられている。このため、基板の品質やエピタキシャル成長条件を選択すれば、緩衝層２は、必ずしも必要ではない。また、緩衝層２の材質は、エピタキシャル成長させる基板と同じ材質とすることが好ましい。したがって、本実施形態では、緩衝層２には、ＧａＡｓ基板１と同じくＧａＡｓを用いることが好ましい。また、緩衝層２には、欠陥の伝搬を低減するためにＧａＡｓ基板１と異なる材質からなる多層膜を用いることもできる。緩衝層２の厚さは、０．１μｍ以上とすることが好ましく、０．２μｍ以上とすることがより好ましい。
ＤＢＲ反射層３は、基板方向へ進行する光を反射する為に設けられている。ＤＢＲ反射層３の材質は発光波長に対して透明であることが好ましく、又、ＤＢＲ反射層３を構成する２種類の材料の屈折率の差が大きくなる組み合わせとなるよう選択されるのが好ましい。
ＤＢＲ（Distributed Bragg Reflector）反射層３を構成する屈折率の異なる２種類の層は、組成の異なる２種類の（ＡｌＸｈＧａ１−Ｘｈ）Ｙ３Ｉｎ１−Ｙ３Ｐ（０＜Ｘｈ≦１、Ｙ３＝０．５）、（ＡｌＸｌＧａ１−Ｘｌ）Ｙ３Ｉｎ１−Ｙ３Ｐ（０≦Ｘｌ＜１、Ｙ３＝０．５）の対であり、両者のＡｌの組成差ΔＸ＝ｘh−ｘｌが０．５より大きいか又は等しくなる組み合わせか、又は、ＧａＩｎＰとＡｌＩｎＰの組み合わせか、又は、組成の異なる２種類のＡｌｘｌＧａ１−ｘｌＡｓ（０．１≦ｘｌ≦１）、ＡｌｘｈＧａ１−ｘｈＡｓ（０．１≦ｘｈ≦１）の対であり、両者の組成差ΔＸ=ｘｈ−ｘｌが０．５より大きいか等しくなる組み合わせかのいずれかから選択されるのが効率よく高い反射率が得られることから望ましい。
組成の異なるＡｌＧａＩｎＰの組み合わせは、結晶欠陥を生じやすいＡｓを含まないので好ましく、ＧａＩｎＰとＡｌＩｎＰはその中で屈折率差を最も大きくとれるので、反射層の数を少なくすることができ、組成の切り替えも単純であるので好ましい。また、ＡｌＧａＡｓは、大きな屈折率差をとりやすいという利点がある。
ＤＢＲ（Distributed Bragg Reflector）反射層３を構成する屈折率の異なる２種類の層は、組成の異なる２種類の（ＡｌＸｈＧａ１−Ｘｈ）Ｙ３Ｉｎ１−Ｙ３Ｐ（０＜Ｘｈ≦１、Ｙ３＝０．５）、（ＡｌＸｌＧａ１−Ｘｌ）Ｙ３Ｉｎ１−Ｙ３Ｐ（０≦Ｘｌ＜１、Ｙ３＝０．５）の対であり、両者のＡｌの組成差ΔＸ＝ｘh−ｘｌが０．５より大きいか又は等しくなる組み合わせか、又は、ＧａＩｎＰとＡｌＩｎＰの組み合わせか、又は、組成の異なる２種類のＡｌｘｌＧａ１−ｘｌＡｓ（０．１≦ｘｌ≦１）、ＡｌｘｈＧａ１−ｘｈＡｓ（０．１≦ｘｈ≦１）の対であり、両者の組成差ΔＸ=ｘｈ−ｘｌが０．５より大きいか等しくなる組み合わせかのいずれかから選択されるのが効率よく高い反射率が得られることから望ましい。
組成の異なるＡｌＧａＩｎＰの組み合わせは、結晶欠陥を生じやすいＡｓを含まないので好ましく、ＧａＩｎＰとＡｌＩｎＰはその中で屈折率差を最も大きくとれるので、反射層の数を少なくすることができ、組成の切り替えも単純であるので好ましい。また、ＡｌＧａＡｓは、大きな屈折率差をとりやすいという利点がある。
ｎ型ＧａＡｓ基板上に備える発光部１１は例えば、図１に示すように、ＤＢＲ反射層３上に、ｎ型の下部クラッド層（第１のクラッド層）５、下部ガイド層６、活性層７、上部ガイド層８、ｐ型の上部クラッド層（第２のクラッド層）９が順次積層することにより構成する。すなわち、発光部１１は、放射再結合をもたらすキャリア（担体；ｃａｒｒｉｅｒ）及び発光を活性層７に「閉じ込める」ために、活性層７の下側及び上側に対峙して配置した下部クラッド層５、下部ガイド（ｇｕｉｄｅ）層６、及び上部ガイド層８、上部クラッド層９を含む、所謂、ダブルヘテロ（英略称：ＤＨ）構造とすることが高強度の発光を得る上で好ましい。
下部ガイド層６及び上部ガイド層８は、図１に示すように、活性層７の下面及び上面にそれぞれ設けられている。具体的には、活性層７の下面に下部ガイド層６が設けられ、活性層７の上面に上部ガイド層８が設けられており、これら両ガイド層１０、１２は、（ＡｌＸ３Ｇａ１−Ｘ３）Ｙ２Ｉｎ１−Ｙ２Ｐ（０≦Ｘ３≦１，０＜Ｙ２≦１）の組成を有している。
Ｘ３はガイド層として機能し且つ発光波長に対して透明な範囲で選ばれ、Ｙ２はガイド層が厚膜なので基板との格子整合を重視し、良質な結晶成長ができる範囲として選ばれる。
Ｘ３はガイド層として機能し且つ発光波長に対して透明な範囲で選ばれ、Ｙ２はガイド層が厚膜なので基板との格子整合を重視し、良質な結晶成長ができる範囲として選ばれる。
下部ガイド層６及び上部ガイド層８はそれぞれ、下部クラッド層５及び上部クラッド層９と活性層７との間における欠陥の伝搬を低減するために設けられている。すなわち、本発明では、活性層７のＶ族構成元素は砒素（Ａｓ）であるのに対し、下部クラッド層５及び上部クラッド層９のＶ族構成元素はリン（Ｐ）であるため、活性層７と下部クラッド層５及び上部クラッド層９との界面において欠陥が生じやすい。活性層７への欠陥の伝播は発光ダイオードの性能低下の原因となる。この欠陥の伝播を有効に低減するためには、下部ガイド層６および上部ガイド層８の層厚は１０ｎｍ以上が好ましく、２０ｎｍ〜１００ｎｍがより好ましい。
下部クラッド層５及び上部クラッド層９の材質としては、（ＡｌＸ４Ｇａ１−Ｘ４）ＹＩｎ１−ＹＰ（０≦Ｘ４≦１，０＜Ｙ≦１）の半導体材料を用い、下部ガイド層６及び上部ガイド層８よりもバンドギャップが大きい材質が好ましい。上記材質としては、（ＡｌＸ４Ｇａ１−Ｘ４）ＹＩｎ１−ＹＰ（０≦Ｘ４≦１，０＜Ｙ≦１）のＸ４が、０．３〜０．７である組成を有することが好ましい。又、Ｙは、０．４〜０．６とすることが好ましい。Ｘ４はクラッド層として機能し且つ発光波長に対して透明な範囲で選ばれ、Ｙ４はクラッド層が厚膜なので基板との格子整合の観点から良質な結晶成長ができる範囲として選ばれる。
下部クラッド層５と上部クラッド層９とは、極性が異なるように構成されている。また、下部クラッド層５及び上部クラッド層９のキャリア濃度及び厚さは、公知の好適な範囲を用いることができ、活性層７の発光効率が高まるように条件を最適化することが好ましい。また、下部クラッド層５及び上部クラッド層９の組成を制御することによって、化合物半導体層３０の反りを低減させることができる。
具体的に、下部クラッド層５としては、例えば、Ｓｉをドープしたｎ型の（（ＡｌＸ４ｂＧａ１−Ｘ４ｂ）ＹｂＩｎ１−ＹｂＰ（０．３≦Ｘ４ｂ≦０．７，０．４≦Ｙｂ≦０．６）からなる半導体材料を用いることが望ましい。また、キャリア濃度は１×１０１７〜１×１０１８ｃｍ−３の範囲が好ましく、層厚は０．１〜１μｍの範囲が好ましい。
一方、上部クラッド層９としては、例えば、Ｍｇをドープしたｐ型の（ＡｌＸ４aＧａ１−Ｘ４ａ）ＹａＩｎ１−ＹａＰ（０．３≦Ｘ４ａ≦０．７，０．４≦Ｙａ≦０．６）からなる半導体材料を用いることが望ましい。また、キャリア濃度は２×１０１７〜２×１０１８ｃｍ−３の範囲が好ましく、層厚は０．１〜１μｍの範囲が好ましい。
なお、下部クラッド層５及び上部クラッド層９の極性は、化合物半導体層３０の素子構造を考慮して選択することができる。
なお、下部クラッド層５及び上部クラッド層９の極性は、化合物半導体層３０の素子構造を考慮して選択することができる。
また、発光部１１の構成層の上方には、オーミック（Ｏｈｍｉｃ）電極の接触抵抗を下げるためのコンタクト層、素子駆動電流を発光部の全般に平面的に拡散させるための電流拡散層、逆に素子駆動電流の通流する領域を制限するための電流阻止層や電流狭窄層など公知の層構造を設けることができる。
電流拡散層（ｐ型半導体層）１０は、図１に示すように、発光部１１の上方に設けられている。この電流拡散層１０は、発光部１１（活性層７）からの発光波長に対して透明である材料、例えば、ＧａＰやＧａＩｎＰを適用することができる。
また、電流拡散層１０の厚さは０．５〜２０μｍの範囲であることが好ましい。０．５μｍ以下であると電流拡散が不十分であり、２０μｍ以上であるとその厚さまで結晶成長させる為のコストが増大するからである。
また、電流拡散層１０の厚さは０．５〜２０μｍの範囲であることが好ましい。０．５μｍ以下であると電流拡散が不十分であり、２０μｍ以上であるとその厚さまで結晶成長させる為のコストが増大するからである。
本実施形態では、分子線エピタキシャル法（ＭＢＥ）や減圧有機金属化学気相堆積法（ＭＯＣＶＤ法）等の公知の成長方法を適用することができる。なかでも、量産性に優れるＭＯＣＶＤ法を適用することが、最も望ましい。具体的には、化合物半導体層３０のエピタキシャル成長に使用するＧａＡｓ基板１は、成長前に洗浄工程や熱処理等の前処理を実施して、表面の汚染や自然酸化膜を除去することが望ましい。上記化合物半導体層３０を構成する各層は、直径５０〜１５０ｍｍのＧａＡｓ基板１をＭＯＣＶＤ装置内にセットし、同時にエピタキシャル成長させて積層することができる。また、ＭＯＣＶＤ装置としては、自公転型、高速回転型等の市販の大型装置を適用することができる。
上記化合物半導体層３０の各層をエピタキシャル成長する際、ＩＩＩ族構成元素の原料としては、例えば、トリメチルアルミニウム（（ＣＨ３）３Ａｌ）、トリメチルガリウム（（ＣＨ３）３Ｇａ）及びトリメチルインジウム（（ＣＨ３）３Ｉｎ）を用いることができる。また、Ｍｇのドーピング原料としては、例えば、ビスシクロペンタジエニルマグネシウム（ｂｉｓ−（Ｃ５Ｈ５）２Ｍｇ）等を用いることができる。また、Ｓｉのドーピング原料としては、例えば、ジシラン（Ｓｉ２Ｈ６）等を用いることができる。
また、Ｖ族構成元素の原料としては、ホスフィン（ＰＨ３）、アルシン（ＡｓＨ３）等を用いることができる。
また、各層の成長温度としては、電流拡散層１０としてｐ型ＧａＰを用いる場合は、７２０〜７７０℃を適用することができ、その他の各層では６００〜７００℃を適用することができる。
また、電流拡散層１０としてｐ型ＧａＩｎＰを用いる場合は、６００〜７００℃を適用することができる。
さらに、各層のキャリア濃度及び層厚、温度条件は、適宜選択することができる。
また、化合物半導体層３０は、素子構造に対応して研磨などの表面加工を施しても良い。
また、Ｖ族構成元素の原料としては、ホスフィン（ＰＨ３）、アルシン（ＡｓＨ３）等を用いることができる。
また、各層の成長温度としては、電流拡散層１０としてｐ型ＧａＰを用いる場合は、７２０〜７７０℃を適用することができ、その他の各層では６００〜７００℃を適用することができる。
また、電流拡散層１０としてｐ型ＧａＩｎＰを用いる場合は、６００〜７００℃を適用することができる。
さらに、各層のキャリア濃度及び層厚、温度条件は、適宜選択することができる。
また、化合物半導体層３０は、素子構造に対応して研磨などの表面加工を施しても良い。
＜ｐ型電極層及びｎ型電極層の形成工程＞
次に、電流拡散層（ｐ型半導体層）１０上に、ＡｕとＢｅとＮｉとを含有する材料からなるｐ型電極層（ｐ型オーミック電極）１２を形成すると共に、ＧａＡｓ基板（ｎ型半導体層）１の化合物半導体層３０が形成されているのと反対側に、ＡｕとＧｅとＮｉとを含有する材料からなるｎ型電極層（ｎ型オーミック電極）１３を形成する。
具体的には例えば、蒸着法を用いて、ＡｕとＢｅとＮｉとを含有する材料を電流拡散層１０上に、ＡｕとＧｅとＮｉとを含有する材料をＧａＡｓ基板１上に成膜する。
続いて、成膜したｐ型電極層１２とｎ型電極層１３とを同時に、かつ両電極層１２、１３がともに、電流拡散層１０との間又はＧａＡｓ基板１との間でオーミック接触になる温度範囲で合金化熱処理を行う。具体的には、不活性ガス雰囲気下で行われ、例えば、Ｎ２等の不活性ガス雰囲気下で行うことができる。
次に、電流拡散層（ｐ型半導体層）１０上に、ＡｕとＢｅとＮｉとを含有する材料からなるｐ型電極層（ｐ型オーミック電極）１２を形成すると共に、ＧａＡｓ基板（ｎ型半導体層）１の化合物半導体層３０が形成されているのと反対側に、ＡｕとＧｅとＮｉとを含有する材料からなるｎ型電極層（ｎ型オーミック電極）１３を形成する。
具体的には例えば、蒸着法を用いて、ＡｕとＢｅとＮｉとを含有する材料を電流拡散層１０上に、ＡｕとＧｅとＮｉとを含有する材料をＧａＡｓ基板１上に成膜する。
続いて、成膜したｐ型電極層１２とｎ型電極層１３とを同時に、かつ両電極層１２、１３がともに、電流拡散層１０との間又はＧａＡｓ基板１との間でオーミック接触になる温度範囲で合金化熱処理を行う。具体的には、不活性ガス雰囲気下で行われ、例えば、Ｎ２等の不活性ガス雰囲気下で行うことができる。
本発明では、ｐ型電極層１２とｎ型電極層１３ともに、上述したようなＮｉを含有する材料を採用することにより、両電極層１２、１３を同時に合金化熱処理を行うことができ、かつ、このときの熱処理温度（加熱温度）範囲を３４０℃〜４２０℃の範囲と従来よりも低温域にて行うことができる。
合金化熱処理の温度範囲、つまりオーミック性を得ることが可能な温度範囲は用いる材料やその組成の影響を大きく受ける。そのため、ｐ型電極層及びｎ型電極層として用いる材料が異なると、オーミック性を得るために必要な温度範囲は両電極それぞれで異なるため、ｐ型電極層及びｎ型電極層とを個別に合金化熱処理する必要がある。
これに対して本発明においては、電極層として用いる材料中に接触抵抗を下げる効果を有するＮｉを添加することにより、ｐ型電極層１２及びｎ型電極層１３ともに、オーミック性を得るために必要な温度を低温化させることができるとともに、その温度範囲を広く確保することができ、ｐ型電極層１２及びｎ型電極層１３をそれぞれの熱処理温度を重複させることができる。そのため、ｐ型電極層１２及びｎ型電極層１３を同時に、この重複させた温度範囲において合金化熱処理することができる。また、本発明では、このように合金化熱処理する際の温度範囲を３４０℃〜４２０℃と、低温かつ広範囲の温度域にて施すことができる。なお、合金化熱処理後において、ｐ型電極層１２及びｎ型電極層１３それぞれにおける面内の組成のばらつきを低減して、製品特性を安定して確保するためには、上記温度範囲を３６０〜４００℃とすることがより好ましい。
合金化熱処理の温度範囲、つまりオーミック性を得ることが可能な温度範囲は用いる材料やその組成の影響を大きく受ける。そのため、ｐ型電極層及びｎ型電極層として用いる材料が異なると、オーミック性を得るために必要な温度範囲は両電極それぞれで異なるため、ｐ型電極層及びｎ型電極層とを個別に合金化熱処理する必要がある。
これに対して本発明においては、電極層として用いる材料中に接触抵抗を下げる効果を有するＮｉを添加することにより、ｐ型電極層１２及びｎ型電極層１３ともに、オーミック性を得るために必要な温度を低温化させることができるとともに、その温度範囲を広く確保することができ、ｐ型電極層１２及びｎ型電極層１３をそれぞれの熱処理温度を重複させることができる。そのため、ｐ型電極層１２及びｎ型電極層１３を同時に、この重複させた温度範囲において合金化熱処理することができる。また、本発明では、このように合金化熱処理する際の温度範囲を３４０℃〜４２０℃と、低温かつ広範囲の温度域にて施すことができる。なお、合金化熱処理後において、ｐ型電極層１２及びｎ型電極層１３それぞれにおける面内の組成のばらつきを低減して、製品特性を安定して確保するためには、上記温度範囲を３６０〜４００℃とすることがより好ましい。
ｐ型電極層１２は、電流拡散層１０の表面に設けられた低抵抗のオーミック接触電極であり、ＡｕとＢｅとＮｉとを含有する材料を用いる。なお、ｐ型電極層１２は、ＡｕＢｅＮｉの合金からなることが好ましく、さらに合金中のＮｉの含有量が５〜４０ｍｏｌ％であり、かつ、ｍｏｌ％で、Ｂｅ／Ａｕが０．０１〜０．３であることが好ましい。
このように、ｐ型電極層１２として、Ｎｉを含有した材料を用いることにより、オーミック性を得るのに要する加熱温度を低温化させることができる。また、このような効果はＮｉ含有量を上記範囲内とすることにより享受できるが、Ｎｉ含有量が上記範囲外であるとオーミック性を得るのに要する加熱温度の低下は顕著に発現しないおそれがある。なお、オーミック性を得るのに要する加熱温度範囲をより広い温度範囲で確保する観点からすると、Ｎｉの含有量は９〜２８ｍｏｌ％であることがより好ましい。
また、ＡｕＢｅＮｉの合金からなるｐ型電極層１２において、ｍｏｌ％でＢｅ／Ａｕが０．０１〜０．３であることが好ましく、この範囲内となるような合金組成とすることにより、融点の上昇を抑制することができ、より好ましくは０．１〜０．２５である。
このように、ｐ型電極層１２として、Ｎｉを含有した材料を用いることにより、オーミック性を得るのに要する加熱温度を低温化させることができる。また、このような効果はＮｉ含有量を上記範囲内とすることにより享受できるが、Ｎｉ含有量が上記範囲外であるとオーミック性を得るのに要する加熱温度の低下は顕著に発現しないおそれがある。なお、オーミック性を得るのに要する加熱温度範囲をより広い温度範囲で確保する観点からすると、Ｎｉの含有量は９〜２８ｍｏｌ％であることがより好ましい。
また、ＡｕＢｅＮｉの合金からなるｐ型電極層１２において、ｍｏｌ％でＢｅ／Ａｕが０．０１〜０．３であることが好ましく、この範囲内となるような合金組成とすることにより、融点の上昇を抑制することができ、より好ましくは０．１〜０．２５である。
ｎ型電極層１３は、ＧａＡｓ基板１上に設けられた低抵抗のオーミック接触電極であり、ＡｕとＧｅとＮｉとを含有する材料を用いる。なお、ｎ型電極層１３は、ＡｕＧｅＮｉの合金からなることが好ましく、さらに合金中のＮｉが５〜４０ｍｏｌ％であり、かつ、ｍｏｌ％で、Ｇｅ／Ａｕが０．０１〜０．４であることが好ましい。
ｎ型電極層１３として、Ｎｉを含有した材料を用いることにより、ｐ型電極層１２の場合と同様に、オーミック性を得るのに要する加熱温度を低温化させることができる。また、ｐ型電極層１２の場合と同様に、Ｎｉ含有量が上記範囲外であるとオーミック性を得るのに要する加熱温度の低下は顕著に発現しないおそれがあり、オーミック性を得るのに要する加熱温度範囲をより広い温度範囲で確保する観点からすると、Ｎｉの含有量は１２〜３５ｍｏｌ％であることがより好ましい。
また、ＡｕＧｅＮｉの合金からなるｎ型電極層１３において、ｍｏｌ％でＧｅ／Ａｕが０．０１〜０．４であることが好ましく、この範囲内となるような合金組成とすることにより、融点の上昇を抑制することができ、より好ましくは０．１〜０．３７である。
ｎ型電極層１３として、Ｎｉを含有した材料を用いることにより、ｐ型電極層１２の場合と同様に、オーミック性を得るのに要する加熱温度を低温化させることができる。また、ｐ型電極層１２の場合と同様に、Ｎｉ含有量が上記範囲外であるとオーミック性を得るのに要する加熱温度の低下は顕著に発現しないおそれがあり、オーミック性を得るのに要する加熱温度範囲をより広い温度範囲で確保する観点からすると、Ｎｉの含有量は１２〜３５ｍｏｌ％であることがより好ましい。
また、ＡｕＧｅＮｉの合金からなるｎ型電極層１３において、ｍｏｌ％でＧｅ／Ａｕが０．０１〜０．４であることが好ましく、この範囲内となるような合金組成とすることにより、融点の上昇を抑制することができ、より好ましくは０．１〜０．３７である。
以上のようなｐ型電極層１２とｎ型電極層１３を採用することにより、両者においてオーミック性を得るのに要する加熱温度を広く重複させることができ、合金化熱処理温度を同時に施すことができる。
（第２実施形態）
次に、本発明の第２実施形態の発光ダイオードの製造方法について説明する。
本実施形態の発光ダイオードの製造方法は、ｎ型成長用基板上に、ｎ型半導体層、発光層及びｐ型半導体層を順に含む化合物半導体層を形成する工程と、ｐ型半導体層上に透光膜を形成した後に、該透光膜にｐ型電極を埋め込むための複数の貫通孔を形成する工程と、貫通孔内にｐ型電極を埋め込むことにより、複数のｐ型電極からなるｐ型電極層を形成する工程と、透光膜及びｐ型電極層上に反射層を形成する工程と、反射層上に接合層を形成する工程と、接合層上に支持基板を接合する工程と、成長用基板を除去する工程と、ｎ型半導体層上にｎ型電極層を形成する工程と、を有し、その後、ｐ型電極層とｎ型電極層とを同時に合金化熱処理を行う工程を行う、ことを特徴とする。
次に、本発明の第２実施形態の発光ダイオードの製造方法について説明する。
本実施形態の発光ダイオードの製造方法は、ｎ型成長用基板上に、ｎ型半導体層、発光層及びｐ型半導体層を順に含む化合物半導体層を形成する工程と、ｐ型半導体層上に透光膜を形成した後に、該透光膜にｐ型電極を埋め込むための複数の貫通孔を形成する工程と、貫通孔内にｐ型電極を埋め込むことにより、複数のｐ型電極からなるｐ型電極層を形成する工程と、透光膜及びｐ型電極層上に反射層を形成する工程と、反射層上に接合層を形成する工程と、接合層上に支持基板を接合する工程と、成長用基板を除去する工程と、ｎ型半導体層上にｎ型電極層を形成する工程と、を有し、その後、ｐ型電極層とｎ型電極層とを同時に合金化熱処理を行う工程を行う、ことを特徴とする。
＜基板の製造工程＞
本実施形態の基板としては、金属基板やシリコン基板、ゲルマニウム基板を採用することができるが、以下、基板２１として金属基板を用いた場合について説明する。
図２（ａ）〜図２（ｃ）は、金属基板の製造工程を説明するための金属基板の一部の断面模式図である。
本実施形態では、熱膨張係数が化合物半導体層４０の材料より大きい第１の金属層２１ｂと、熱膨張係数が化合物半導体層４０の材料より小さい第２の金属層２１ａとを採用して、ホットプレスして、基板２１（金属基板）を形成する。
本実施形態の基板としては、金属基板やシリコン基板、ゲルマニウム基板を採用することができるが、以下、基板２１として金属基板を用いた場合について説明する。
図２（ａ）〜図２（ｃ）は、金属基板の製造工程を説明するための金属基板の一部の断面模式図である。
本実施形態では、熱膨張係数が化合物半導体層４０の材料より大きい第１の金属層２１ｂと、熱膨張係数が化合物半導体層４０の材料より小さい第２の金属層２１ａとを採用して、ホットプレスして、基板２１（金属基板）を形成する。
具体的にはまず、２枚の略平板状の第１の金属層２１ｂと、１枚の略平板状の第２の金属層２１ａを用意する。例えば、第１の金属層２１ｂとしては厚さ１０μｍのＣｕ、第２の金属層２１ａとしては厚さ７５μｍのＭｏを用いる。
次に、図２（ａ）に示すように、２枚の第１の金属層２１ｂの間に第２の金属層２１ａを挿入してこれらを重ねて配置する。
次に、図２（ａ）に示すように、２枚の第１の金属層２１ｂの間に第２の金属層２１ａを挿入してこれらを重ねて配置する。
次に、重ね合わせたそれらの金属層を所定の加圧装置に配置して、高温下で第１の金属層２１ｂと第２の金属層２１ａに矢印の方向に荷重をかける。これにより、図２（ｂ）に示すように、第１の金属層２１ｂがＣｕであり、第２の金属層２１ａがＭｏであり、Ｃｕ（１０μｍ）／Ｍｏ（７５μｍ）／Ｃｕ（１０μｍ）の３層からなる金属基板２１を形成する。
金属基板２１は、例えば、熱膨張係数が５．７ｐｐｍ／Ｋとなり、熱伝導率は２２０Ｗ／ｍ・Ｋとなる。
金属基板２１は、例えば、熱膨張係数が５．７ｐｐｍ／Ｋとなり、熱伝導率は２２０Ｗ／ｍ・Ｋとなる。
次に、図２（ｃ）に示すように、金属基板２１の全面すなわち、上面、下面及び側面を覆う金属保護膜２２を形成する。このとき、金属基板は各発光ダイオードに個片化のために切断される前なので、金属保護膜が覆う側面とは金属基板（プレート）の外周側面である。
従って、個片化後の各発光ダイオードの金属基板２１の側面を金属保護膜２２で覆う場合には別途、金属保護膜で側面を覆う工程を実施する。
図２（ｃ）は、金属基板（プレート）の外周端側でない箇所の一部を示しているものであり、外周側面の金属保護膜は図に表れていない。
従って、個片化後の各発光ダイオードの金属基板２１の側面を金属保護膜２２で覆う場合には別途、金属保護膜で側面を覆う工程を実施する。
図２（ｃ）は、金属基板（プレート）の外周端側でない箇所の一部を示しているものであり、外周側面の金属保護膜は図に表れていない。
金属保護膜２２は公知の膜形成方法を用いることができるが、側面を含めた全面に膜形成ができるめっき法が最も好ましい。例えば、無電解めっき法では、ニッケルその後、金をめっきし、金属基板の上面、側面、下面をニッケル膜及び金膜（金属保護膜）で覆われた金属基板６を作製できる。
めっき材質は、特に制限はなく、銅、銀、ニッケル、クロム、白金、金など公知の材質が適用できるが、密着性がよいニッケルと耐薬品に優れる金を組み合わせた層が最適である。
めっき法は、公知の技術、薬品が使用できる。電極が不要な無電解めっき法が、簡便で望ましい。
めっき材質は、特に制限はなく、銅、銀、ニッケル、クロム、白金、金など公知の材質が適用できるが、密着性がよいニッケルと耐薬品に優れる金を組み合わせた層が最適である。
めっき法は、公知の技術、薬品が使用できる。電極が不要な無電解めっき法が、簡便で望ましい。
＜化合物半導体層の形成工程＞
本実施形態の化合物半導体層４０は、上記第１実施形態に係る化合物半導体層３０と同様の方法により形成してよく、例えば、図３に示すように、半導体基板（成長用基板）３１として、一面３１ａが（１００）面から１５°傾けた面とされた、Ｓｉドープしたｎ型のＧａＡｓ単結晶基板を用い、半導体基板３１の一面３１ａ上に、複数のエピタキシャル層を成長させて化合物半導体層４０を含むエピタキシャル積層体５０を形成する。
本実施形態の化合物半導体層４０は、上記第１実施形態に係る化合物半導体層３０と同様の方法により形成してよく、例えば、図３に示すように、半導体基板（成長用基板）３１として、一面３１ａが（１００）面から１５°傾けた面とされた、Ｓｉドープしたｎ型のＧａＡｓ単結晶基板を用い、半導体基板３１の一面３１ａ上に、複数のエピタキシャル層を成長させて化合物半導体層４０を含むエピタキシャル積層体５０を形成する。
本実施形態では、トリメチルアルミニウム（（ＣＨ３）３Ａｌ）、トリメチルガリウム（（ＣＨ３）３Ｇａ）及びトリメチルインジウム（（ＣＨ３）３Ｉｎ）をＩＩＩ族構成元素の原料に用いた減圧ＭＯＣＶＤ法を用いて、各層をエピタキシャル成長させる。
なお、Ｍｇのドーピング原料にはビスシクロペンタジエニルマグネシウム（（Ｃ５Ｈ５）２Ｍｇ）を用いる。また、Ｓｉのドーピング原料にはジシラン（Ｓｉ２Ｈ６）を用いる。また、Ｖ族構成元素の原料としては、ホスフィン（ＰＨ３）又はアルシン（ＡｓＨ３）を用いる。
なお、ｐ型のＧａＰからなる電流拡散層（ｐ型半導体層）３５は、例えば、７５０°Ｃで成長させ、その他のエピタキシャル成長層は、例えば、７３０°Ｃで成長させる。
なお、Ｍｇのドーピング原料にはビスシクロペンタジエニルマグネシウム（（Ｃ５Ｈ５）２Ｍｇ）を用いる。また、Ｓｉのドーピング原料にはジシラン（Ｓｉ２Ｈ６）を用いる。また、Ｖ族構成元素の原料としては、ホスフィン（ＰＨ３）又はアルシン（ＡｓＨ３）を用いる。
なお、ｐ型のＧａＰからなる電流拡散層（ｐ型半導体層）３５は、例えば、７５０°Ｃで成長させ、その他のエピタキシャル成長層は、例えば、７３０°Ｃで成長させる。
具体的には、まず、図３に示すように、半導体基板３１の一面３１ａ上に、Ｓｉをドープしたｎ型のＧａＡｓからなる緩衝層３２ａを成膜する。緩衝層３２ａとしては、例えば、Ｓｉをドープしたｎ型のＧａＡｓを用い、キャリア濃度を２×１０１８ｃｍ−３とし、層厚を０．２μｍとする。
次に、緩衝層３２ａ上に、Ｓｉドープしたｎ型の（Ａｌ０．５Ｇａ０．５）０．５Ｉｎ０．５Ｐからなるエッチングストップ層３２ｂを成膜する。
エッチングストップ層３２ｂは、半導体基板をエッチング除去する際、クラッド層および発光層までがエッチングされてしまうことを防ぐための層であり、例えば、Ｓｉドープの（Ａｌ０．５Ｇａ０．５）０．５Ｉｎ０．５Ｐからなり、層厚を０．５μｍとする。
エッチングストップ層３２ｂは、半導体基板をエッチング除去する際、クラッド層および発光層までがエッチングされてしまうことを防ぐための層であり、例えば、Ｓｉドープの（Ａｌ０．５Ｇａ０．５）０．５Ｉｎ０．５Ｐからなり、層厚を０．５μｍとする。
次に、エッチングストップ層３２ｂ上に、Ｓｉドープしたｎ型のＧａＡｓからなるコンタクト層（ｎ型半導体層）３２ｃを成膜した後、Ｓｉをドープしたｎ型の（Ａｌ０．５Ｇａ０．５）０．５Ｉｎ０．５Ｐからなる表面粗面化層３３ａａを成膜する。
次に、表面粗面化層３３ａａ上に、Ｓｉをドープしたｎ型のＡｌ０．５Ｉｎ０．５Ｐからなるクラッド層３３ａｂを成膜する。
次に、クラッド層３３ａ上に、アンドープの（Ａｌ０．１Ｇａ０．９）０．５Ｉｎ０．５Ｐ／（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐの２０対の積層構造からなる発光層３４を成膜し、次に、この発光層３４上に、Ｍｇをドープしたｐ型のＡｌ０．５Ｉｎ０．５Ｐからなるクラッド層３３ｂを成膜する。
次に、クラッド層３３ｂ上に、Ｍｇドープしたｐ型のＧａＰからなる電流拡散層（ｐ型半導体層）３５を成膜する。
＜ｐ型電極層の形成工程＞
次に、図４に示すように、ｐ型の電流拡散層（ｐ型半導体層）３５上にｐ型電極層（ｐ型オーミック電極）２７を形成する。
まず、ｐ型の電流拡散層（ｐ型半導体層）３５全面に、例えば、ＣＶＤ法を用いてＳｉＯ２膜（透光膜）２８を形成する。なお、透光膜２８を構成する材料としては、ＳｉＯ２、ＳｉＮ、ＳｉＯＮ、Ａｌ２Ｏ３、ＭｇＦ２、ＴｉＯ２、ＴｉＮ、ＺｎＯ、ＩＴＯ、ＩＺＯなどを用いることができる。
次に、図４に示すように、ｐ型の電流拡散層（ｐ型半導体層）３５上にｐ型電極層（ｐ型オーミック電極）２７を形成する。
まず、ｐ型の電流拡散層（ｐ型半導体層）３５全面に、例えば、ＣＶＤ法を用いてＳｉＯ２膜（透光膜）２８を形成する。なお、透光膜２８を構成する材料としては、ＳｉＯ２、ＳｉＮ、ＳｉＯＮ、Ａｌ２Ｏ３、ＭｇＦ２、ＴｉＯ２、ＴｉＮ、ＺｎＯ、ＩＴＯ、ＩＺＯなどを用いることができる。
次に、フォトリソグラフィー技術及びエッチング技術を用いて、ＳｉＯ２膜２８に、ｐ型オーミック電極２７を構成する導電性部材を埋め込むための複数の貫通孔を形成する。この複数の貫通孔は、後の工程で形成する表面電極４２のパッド部４２ａに平面視して重ならない位置となるよう形成する。
直線状に並ぶ複数の貫通孔の群において、隣接する貫通孔間の距離は例えば、５〜４０μｍ程度とする。
直線状に並ぶ複数の貫通孔の群において、隣接する貫通孔間の距離は例えば、５〜４０μｍ程度とする。
具体的には、それらの貫通孔に対応する孔を有するフォトレジストパターンをＳｉＯ２膜８上に形成し、フッ酸系のエッチャントを用いて貫通孔に対応する箇所のＳｉＯ２膜２８を除去することにより、ＳｉＯ２膜２８に複数の貫通孔を形成する。
次に、例えば、蒸着法を用いて、ｐ型半導体層３５上であって、ＳｉＯ２膜２８の複数の貫通孔にＡｕとＢｅとＮｉとを含有する材料からなるｐ型電極層２７を形成する。なお、ｐ型電極層２７は、ＡｕＢｅＮｉの合金からなることが好ましく、さらに合金中のＮｉの含有量が５〜４０ｍｏｌ％であり、かつ、ｍｏｌ％で、Ｂｅ／Ａｕが０．０１〜０．３であることが好ましい。
また、ｐ型電極層２７としてＮｉを含有した材料を用いることにより、上記第１実施形態と同様、後述する合金化熱処理を施す際、オーミック性を得るのに要する熱処理温度（加熱温度）を低温化させることができ、また、このような効果はＮｉ含有量を上記範囲内とすることにより享受できる。さらに、オーミック性を得るのに要する加熱温度範囲をより広い温度範囲で確保する観点からすると、ｐ型電極層２７のＮｉの含有量は９〜２８ｍｏｌ％とすることがより好ましい。
また、ＡｕＢｅＮｉの合金からなるｐ型電極層２７において、ｍｏｌ％でＢｅ／Ａｕが０．０１〜０．３であることが好ましく、この範囲内となるような合金組成とすることにより、融点の上昇を抑制することができ、より好ましくは０．１〜０．２５である。
また、ＡｕＢｅＮｉの合金からなるｐ型電極層２７において、ｍｏｌ％でＢｅ／Ａｕが０．０１〜０．３であることが好ましく、この範囲内となるような合金組成とすることにより、融点の上昇を抑制することができ、より好ましくは０．１〜０．２５である。
＜反射層の形成工程＞
次に、図５に示すように、ｐ型電極層２７及び透光膜２８上に反射層２６を形成する。
具体的には、例えば、蒸着法を用いて、ＡＰＣ若しくはＡｕからなる反射層２６をｐ型電極層２７及び透光膜２８上に形成する。
次に、図５に示すように、ｐ型電極層２７及び透光膜２８上に反射層２６を形成する。
具体的には、例えば、蒸着法を用いて、ＡＰＣ若しくはＡｕからなる反射層２６をｐ型電極層２７及び透光膜２８上に形成する。
＜バリア層の形成工程＞
次に、図５に示すように、反射層２６上にバリア層２５を形成する。
具体的には、例えば、蒸着法を用いて、ニッケルからなるバリア層２５を反射層２６上に形成する。
次に、図５に示すように、反射層２６上にバリア層２５を形成する。
具体的には、例えば、蒸着法を用いて、ニッケルからなるバリア層２５を反射層２６上に形成する。
＜接合層の形成工程＞
次に、図５に示すように、バリア層２５上に接合層２４を形成する。
具体的には、例えば、蒸着法を用いて、Ａｕ系の共晶金属であるＡｕＧｅからなる接合層２４をバリア層２５上に形成する。
次に、図５に示すように、バリア層２５上に接合層２４を形成する。
具体的には、例えば、蒸着法を用いて、Ａｕ系の共晶金属であるＡｕＧｅからなる接合層２４をバリア層２５上に形成する。
＜基板の接合工程＞
次に、図６に示すように、エピタキシャル積層体５０や反射層２６等を形成した半導体基板３１と、基板の製造工程で形成した金属基板２１とを減圧装置内に搬入して、その接合層２４の一面２４ａと金属基板２１の一面２１ａａとが対向して重ね合わされるように配置する。
次に、減圧装置内を３×１０−５Ｐａまで排気した後、重ね合わせた半導体基板３１と金属基板２１とを４００℃に加熱した状態で、５００ｋｇの荷重を印加して接合層２４の一面２４ａと金属基板２１の一面２１ａaとを接合して、接合構造体６０を形成する。
次に、図６に示すように、エピタキシャル積層体５０や反射層２６等を形成した半導体基板３１と、基板の製造工程で形成した金属基板２１とを減圧装置内に搬入して、その接合層２４の一面２４ａと金属基板２１の一面２１ａａとが対向して重ね合わされるように配置する。
次に、減圧装置内を３×１０−５Ｐａまで排気した後、重ね合わせた半導体基板３１と金属基板２１とを４００℃に加熱した状態で、５００ｋｇの荷重を印加して接合層２４の一面２４ａと金属基板２１の一面２１ａaとを接合して、接合構造体６０を形成する。
＜半導体基板および緩衝層除去工程＞
次に、図７に示すように、接合構造体６０から、成長用基板（半導体基板）３１及び緩衝層３２ａをアンモニア系エッチャントにより選択的に除去する。
このとき、本発明の金属基板は金属保護膜に覆われており、エッチャントに対する耐性が高いため、金属基板が品質劣化することが防止される。
次に、図７に示すように、接合構造体６０から、成長用基板（半導体基板）３１及び緩衝層３２ａをアンモニア系エッチャントにより選択的に除去する。
このとき、本発明の金属基板は金属保護膜に覆われており、エッチャントに対する耐性が高いため、金属基板が品質劣化することが防止される。
＜エッチングストップ層除去工程＞
次に、図７に示すように、エッチングストップ層３２ｂを塩酸系エッチャントにより選択的に除去する。これにより、発光層３４を含む化合物半導体層４０が形成される。
本発明の金属基板２１は金属保護膜２２に覆われており、エッチャントに対する耐性が高いため、金属基板が品質劣化することが防止される。
次に、図７に示すように、エッチングストップ層３２ｂを塩酸系エッチャントにより選択的に除去する。これにより、発光層３４を含む化合物半導体層４０が形成される。
本発明の金属基板２１は金属保護膜２２に覆われており、エッチャントに対する耐性が高いため、金属基板が品質劣化することが防止される。
＜ｎ型電極層の形成工程＞
次に、図８に示すように、Ｓｉドープしたｎ型のＧａＡｓからなるコンタクト層（ｎ型半導体層）３２ｃ上に、ＡｕとＧｅとＮｉとを含有する材料からなるｎ型電極層（ｎ型オーミック電極）４１を形成する。図９にｎ型電極層４１の平面摸式図を示す。
具体的には例えば、蒸着法を用いて、ＡｕとＧｅとＮｉとを含有する材料をコンタクト層（ｎ型半導体層）３２ｃ上全面に成膜し、次に、フォトリソグラフィー技術及びエッチング技術を用いて、パターニングし、図９に示すような６本の線状部位４１ｂａ、４１ｂｂ、４１ｃａ、４１ｃｂ、４１ｃｃ、４１ｃｄからなるｎ型電極層４１を形成する。
なお、ｎ型電極層４１は、ＡｕＧｅＮｉの合金からなることが好ましく、さらに合金中のＮｉが５〜４０ｍｏｌ％であり、かつ、ｍｏｌ％でＧｅ／Ａｕが０．０１〜０．４であることが好ましい。
次に、図８に示すように、Ｓｉドープしたｎ型のＧａＡｓからなるコンタクト層（ｎ型半導体層）３２ｃ上に、ＡｕとＧｅとＮｉとを含有する材料からなるｎ型電極層（ｎ型オーミック電極）４１を形成する。図９にｎ型電極層４１の平面摸式図を示す。
具体的には例えば、蒸着法を用いて、ＡｕとＧｅとＮｉとを含有する材料をコンタクト層（ｎ型半導体層）３２ｃ上全面に成膜し、次に、フォトリソグラフィー技術及びエッチング技術を用いて、パターニングし、図９に示すような６本の線状部位４１ｂａ、４１ｂｂ、４１ｃａ、４１ｃｂ、４１ｃｃ、４１ｃｄからなるｎ型電極層４１を形成する。
なお、ｎ型電極層４１は、ＡｕＧｅＮｉの合金からなることが好ましく、さらに合金中のＮｉが５〜４０ｍｏｌ％であり、かつ、ｍｏｌ％でＧｅ／Ａｕが０．０１〜０．４であることが好ましい。
また、ｐ型電極層２７と同様に、ｎ型電極層４１としてＮｉを含有した材料を用いることにより、上記第１実施形態と同様、後述する合金化熱処理を施す際、オーミック性を得るのに要する熱処理温度（加熱温度）を低温化させることができ、また、このような効果はＮｉ含有量を上記範囲内とすることにより享受できる。さらに、オーミック性を得るのに要する加熱温度範囲をより広い温度範囲で確保する観点からすると、ｎ型電極層４１のＮｉの含有量は１２〜３５ｍｏｌ％とすることがより好ましい。
また、ＡｕＧｅＮｉの合金からなるｎ型電極層４１において、ｍｏｌ％でＧｅ／Ａｕが０．０１〜０．４であることが好ましく、この範囲内となるような合金組成とすることにより、融点の上昇を抑制することができ、より好ましくは０．１〜０．３７である。
また、ＡｕＧｅＮｉの合金からなるｎ型電極層４１において、ｍｏｌ％でＧｅ／Ａｕが０．０１〜０．４であることが好ましく、この範囲内となるような合金組成とすることにより、融点の上昇を抑制することができ、より好ましくは０．１〜０．３７である。
上記ｎ型電極層４１形成工程のパターニングで用いたマスクを用いて、コンタクト層３２ｃのうち、例えば、アンモニア水（ＮＨ４ＯＨ）／過酸化水素（Ｈ2Ｏ2）／純水（Ｈ２０）混合液により、ｎ型電極層４１の下以外の部分をエッチングで除去する。これにより、ｎ型電極層４１とコンタクト層３２ｃの平面形状は図８に示すように、実質的に同一の形状となる。
ｎ型電極層４１のそれぞれの線状部位は、後述する工程で形成する表面電極４２のパッド部４２ａに平面視して重ならない位置であって、表面電極４２の線状部４２ｂに覆われる位置に形成する。
＜合金化熱処理工程＞
続いて、上記第１実施形態と同様に、形成したｐ型電極層２７とｎ型電極層４１とを同時に、かつ両電極層２７、４１がともに、電流拡散層３５との間又はコンタクト層３２ｃとの間でオーミック接触になる温度範囲で合金化熱処理を行う。
本実施形態では、上記第１実施形態と同様に、ｐ型電極層２７とｎ型電極層４１ともにＮｉを含有する材料を採用しており、両電極層２７、４１を同時に合金化熱処理することができ、かつこのときの熱処理温度（加熱温度）範囲を３４０℃〜４２０℃の範囲と従来よりも低温域にて行うことができる。
本実施形態のように、ｐ型電極層２７とｎ型電極層４１の形成工程が異なった場合であっても、本発明の合金化熱処理方法を適用することができ、またその効果を十分に享受することができる。
続いて、上記第１実施形態と同様に、形成したｐ型電極層２７とｎ型電極層４１とを同時に、かつ両電極層２７、４１がともに、電流拡散層３５との間又はコンタクト層３２ｃとの間でオーミック接触になる温度範囲で合金化熱処理を行う。
本実施形態では、上記第１実施形態と同様に、ｐ型電極層２７とｎ型電極層４１ともにＮｉを含有する材料を採用しており、両電極層２７、４１を同時に合金化熱処理することができ、かつこのときの熱処理温度（加熱温度）範囲を３４０℃〜４２０℃の範囲と従来よりも低温域にて行うことができる。
本実施形態のように、ｐ型電極層２７とｎ型電極層４１の形成工程が異なった場合であっても、本発明の合金化熱処理方法を適用することができ、またその効果を十分に享受することができる。
＜表面電極の形成工程＞
次に、図８及び図１０に示すように、化合物半導体層４０のｐ型電極層２７と反対側の面に、ｎ型電極層４１を覆うように、パッド部４２ａ及び該パッド部に連結する線状部４２ｂからなる表面電極４２を形成する。なお、図１０は、表面電極４２の平面模式図を示す。
具体的には例えば、蒸着法を用いて、厚さ０．３μｍのＡｕ層、厚さ０．３μｍのＴｉ層、厚さ１μｍのＡｕ層を順に全面に成膜し、次に、フォトリソグラフィー技術及びエッチング技術を用いて、Ａｕ／Ｔｉ／Ａｕ膜をパターニングして、図１０に示すようなパッド部４２ａと該パッド部に連結する２本の第1の直線部４２ｂａａ、４２ｂａｂと、６本の第２の直線部４２ｂｂａ、４２ｂｂｂ、４２ｂｃａ、４２ｂｃｂ、４２ｂｃｃ、４２ｂｃｄとからなる線状部４２ｂとからなる表面電極４２を形成する。第２の直線部のそれぞれは、ｎ型電極層４１を構成する６本の線状部位のそれぞれを覆う位置に形成する。
なお、本実施形態では、表面電極４２がパッド部４２ａと、これに連結する直線部が、２本の第１の直線部と６本の第２の直線部とから構成される例を挙げたが、本発明の表面電極の形状はこれに限らず、どのようなタイプの表面電極でも適用可能である。
次に、図８及び図１０に示すように、化合物半導体層４０のｐ型電極層２７と反対側の面に、ｎ型電極層４１を覆うように、パッド部４２ａ及び該パッド部に連結する線状部４２ｂからなる表面電極４２を形成する。なお、図１０は、表面電極４２の平面模式図を示す。
具体的には例えば、蒸着法を用いて、厚さ０．３μｍのＡｕ層、厚さ０．３μｍのＴｉ層、厚さ１μｍのＡｕ層を順に全面に成膜し、次に、フォトリソグラフィー技術及びエッチング技術を用いて、Ａｕ／Ｔｉ／Ａｕ膜をパターニングして、図１０に示すようなパッド部４２ａと該パッド部に連結する２本の第1の直線部４２ｂａａ、４２ｂａｂと、６本の第２の直線部４２ｂｂａ、４２ｂｂｂ、４２ｂｃａ、４２ｂｃｂ、４２ｂｃｃ、４２ｂｃｄとからなる線状部４２ｂとからなる表面電極４２を形成する。第２の直線部のそれぞれは、ｎ型電極層４１を構成する６本の線状部位のそれぞれを覆う位置に形成する。
なお、本実施形態では、表面電極４２がパッド部４２ａと、これに連結する直線部が、２本の第１の直線部と６本の第２の直線部とから構成される例を挙げたが、本発明の表面電極の形状はこれに限らず、どのようなタイプの表面電極でも適用可能である。
＜個片化工程＞
次に、ウェハ上の発光ダイオードを個片化する。
切断する領域の半導体層を除去した後に、以上の工程で形成された基板２１を含む構造体をレーザで例えば、３５０μｍ間隔で切断し、発光ダイオード２００を作製する。
次に、ウェハ上の発光ダイオードを個片化する。
切断する領域の半導体層を除去した後に、以上の工程で形成された基板２１を含む構造体をレーザで例えば、３５０μｍ間隔で切断し、発光ダイオード２００を作製する。
＜基板側面の金属保護膜形成工程＞
個片化された各発光ダイオード２００では、基板２１の側面には金属保護膜は形成されていないが、上面及び下面の金属保護膜の形成条件と同様な条件で、切断された基板２１の側面に金属保護膜を形成してもよい。
個片化された各発光ダイオード２００では、基板２１の側面には金属保護膜は形成されていないが、上面及び下面の金属保護膜の形成条件と同様な条件で、切断された基板２１の側面に金属保護膜を形成してもよい。
（オーミック性の確認）
本発明のｐ型電極層とｎ型電極層との同時合金化処理によって、ＡｕとＢｅとＮｉとを含有するｐ型電極層、及びＡｕとＧｅとＮｉとを含有するｎ型電極層が化合物半導体層との間でオーミック性を有することを確認した。その結果を図１３〜１５に示す、なお、図１３は、ＡｕＢｅＮｉ合金（ｐ型電極層）及びＡｕＧｅＮｉ合金（ｎ型電極層）において、熱処理温度の変化による接触抵抗への影響を示すグラフである。
図１３中のｐ型電極層については、Ａｕ：６７ｍｏｌ％、Ｂｅ：１７ｍｏｌ％、Ｎｉ：１６ｍｏｌ％のＡｕＢｅＮｉ合金（表２の合金３参照）を用い、図１４に示すような構造でオーミック性を調べた。なお、図１４中の符号７１はＡｕＢｅＮｉ合金層（厚さ０．１５μｍ，ｐ型電極層相当）、符号７２はｐ型ＧａＰ層（厚さ２μｍ，ｐ型半導体層相当）である。
図１３中のｎ型電極層については、Ａｕ：５８ｍｏｌ％、Ｇｅ：２１ｍｏｌ％、Ｎｉ：２１ｍｏｌ％のＡｕＧｅＮｉ合金（表１の合金３参照）を用い、図１５に示すような構造でオーミック性を調べた。なお、図１５中の符号８１はＡｕＧｅＮｉ合金層（厚さ０．１μｍ，ｎ型電極層相当）、符号８２はｎ型ＧａＡｓ層（厚さ０．０５μｍ，ｎ型半導体層相当）、そして符号８３はｎ型ＡｌＧａＩｎＰ層（厚さ３μｍ）である。
本発明のｐ型電極層とｎ型電極層との同時合金化処理によって、ＡｕとＢｅとＮｉとを含有するｐ型電極層、及びＡｕとＧｅとＮｉとを含有するｎ型電極層が化合物半導体層との間でオーミック性を有することを確認した。その結果を図１３〜１５に示す、なお、図１３は、ＡｕＢｅＮｉ合金（ｐ型電極層）及びＡｕＧｅＮｉ合金（ｎ型電極層）において、熱処理温度の変化による接触抵抗への影響を示すグラフである。
図１３中のｐ型電極層については、Ａｕ：６７ｍｏｌ％、Ｂｅ：１７ｍｏｌ％、Ｎｉ：１６ｍｏｌ％のＡｕＢｅＮｉ合金（表２の合金３参照）を用い、図１４に示すような構造でオーミック性を調べた。なお、図１４中の符号７１はＡｕＢｅＮｉ合金層（厚さ０．１５μｍ，ｐ型電極層相当）、符号７２はｐ型ＧａＰ層（厚さ２μｍ，ｐ型半導体層相当）である。
図１３中のｎ型電極層については、Ａｕ：５８ｍｏｌ％、Ｇｅ：２１ｍｏｌ％、Ｎｉ：２１ｍｏｌ％のＡｕＧｅＮｉ合金（表１の合金３参照）を用い、図１５に示すような構造でオーミック性を調べた。なお、図１５中の符号８１はＡｕＧｅＮｉ合金層（厚さ０．１μｍ，ｎ型電極層相当）、符号８２はｎ型ＧａＡｓ層（厚さ０．０５μｍ，ｎ型半導体層相当）、そして符号８３はｎ型ＡｌＧａＩｎＰ層（厚さ３μｍ）である。
図１３に示すように、ともにＮｉを含有するｐ型電極層とｎ型電極層では、熱処理温度が３４０〜４２０℃の範囲において接触抵抗が低下する範囲が重複しており、この温度範囲内でｐ型電極層とｎ型電極層とを同時に合金化処理できることが分かる。つまり、図１３に示すような、互いに接触抵抗が低下する範囲内での合金化熱処理により、ｐ型電極層とｎ型電極層のそれぞれが、半導体層との間でオーミック性を有することが確認できた。
１、 ３１ ｎ型半導体層、半導体基板
２、３２ａ 緩衝層
３、２６ 反射層
５ 下部クラッド層
６ 下部ガイド層
７、３４ 活性層（発光層）
８ 上部ガイド層
９ 上部クラッド層
１０、３５ 電流拡散層（ｐ型半導体層）
１１ 発光部
１２、２７ ｐ型電極層（ｐ型オーミック電極）
１３、４１ ｎ型電極層（ｎ型オーミック電極）
２１ 金属基板
２２ 金属保護膜
２４ 接合層
２５ バリア層
２８ ＳｉＯ２膜（透光膜）
３０、４０ 化合物半導体層
３２ｂ エッチングストップ層
３２ｃ コンタクト層（ｎ型半導体層）
３３ａ、３３ｂ クラッド層
４２ 表面電極
４２ａ パッド部
５０ エピタキシャル積層体
６０ 接合構造体
１００、２００ 発光ダイオード
２、３２ａ 緩衝層
３、２６ 反射層
５ 下部クラッド層
６ 下部ガイド層
７、３４ 活性層（発光層）
８ 上部ガイド層
９ 上部クラッド層
１０、３５ 電流拡散層（ｐ型半導体層）
１１ 発光部
１２、２７ ｐ型電極層（ｐ型オーミック電極）
１３、４１ ｎ型電極層（ｎ型オーミック電極）
２１ 金属基板
２２ 金属保護膜
２４ 接合層
２５ バリア層
２８ ＳｉＯ２膜（透光膜）
３０、４０ 化合物半導体層
３２ｂ エッチングストップ層
３２ｃ コンタクト層（ｎ型半導体層）
３３ａ、３３ｂ クラッド層
４２ 表面電極
４２ａ パッド部
５０ エピタキシャル積層体
６０ 接合構造体
１００、２００ 発光ダイオード
Claims (6)
- 一端にｐ型半導体層を備え、他端にｎ型半導体層を備え、前記ｐ型半導体層と前記ｎ型半導体層との間に発光層を含む化合物半導体層を具備する発光ダイオードの製造方法であって、
前記ｐ型半導体層上に、ＡｕとＢｅとＮｉとを含有する材料からなるｐ型電極層を形成すると共に、前記ｎ型半導体層上に、ＡｕとＧｅとＮｉとを含有する材料からなるｎ型電極層を形成する工程と、
前記ｐ型電極層と前記ｎ型電極層とを同時に合金化熱処理を行う工程と、
を有し、
前記合金化熱処理を、前記ｐ型電極層及び前記ｎ型電極層がともにオーミック接触になる温度範囲で行うことを特徴とする発光ダイオードの製造方法。 - 前記合金化熱処理の前記温度範囲が、３４０℃〜４２０℃の範囲であることを特徴とする請求項１に記載の発光ダイオードの製造方法。
- 前記ｎ型電極層がＡｕＧｅＮｉの合金からなり、その合金中のＮｉが５〜４０ｍｏｌ％であり、かつ、ｍｏｌ％でＧｅ／Ａｕが０．０１〜０．４であることを特徴とする請求項１又は２に記載の発光ダイオードの製造方法。
- 前記ｐ型電極層がＡｕＢｅＮｉの合金からなり、その合金中のＮｉが５〜４０ｍｏｌ％であり、かつ、ｍｏｌ％でＢｅ／Ａｕが０．０１〜０．３であることを特徴とする請求項１から３のいずれか一項に記載の発光ダイオードの製造方法。
- 前記ｐ型半導体層がＧａＰ、{ＡｌｘＧａ(１−ｘ)}（１−ｙ）ＩｎｙＰ、{ＡｌｘＧａ（１−ｘ）}（１−ｙ）ＩｎｙＡｓのいずれかからなり、前記ｎ型半導体層がＧａＡｓ、（{ＡｌｘＧａ(１−ｘ)}（１−ｙ）ＩｎｙＰ、{ＡｌｘＧａ（１−ｘ）}（１−ｙ）ＩｎｙＡｓ）のいずれかからなることを特徴とする請求項１から４のいずれか一項に記載の発光ダイオードの製造方法。
- ｎ型成長用基板上に、ｎ型半導体層、発光層及びｐ型半導体層を順に含む化合物半導体層を形成する工程と、
前記ｐ型半導体層上に透光膜を形成した後に、該透光膜にｐ型電極を埋め込むための複数の貫通孔を形成する工程と、
前記貫通孔内にｐ型電極を埋め込むことにより、複数の前記ｐ型電極からなるｐ型電極層を形成する工程と、
前記透光膜及び前記ｐ型電極層上に反射層を形成する工程と、
前記反射層上に接合層を形成する工程と、
前記接合層上に支持基板を接合する工程と、
前記成長用基板を除去する工程と、
前記ｎ型半導体層上にｎ型電極層を形成する工程と、を有し、
その後、前記合金化熱処理を行う工程を行う、ことを特徴とする請求項１から５のいずれか一項に記載の発光ダイオードの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012041818A JP2013179150A (ja) | 2012-02-28 | 2012-02-28 | 発光ダイオードの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012041818A JP2013179150A (ja) | 2012-02-28 | 2012-02-28 | 発光ダイオードの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2013179150A true JP2013179150A (ja) | 2013-09-09 |
Family
ID=49270541
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012041818A Pending JP2013179150A (ja) | 2012-02-28 | 2012-02-28 | 発光ダイオードの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2013179150A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140097899A (ko) * | 2013-01-30 | 2014-08-07 | 엘지이노텍 주식회사 | 발광소자 |
| JP2014150255A (ja) * | 2013-01-30 | 2014-08-21 | Lg Innotek Co Ltd | 発光素子 |
| CN113793885A (zh) * | 2021-08-27 | 2021-12-14 | 泉州三安半导体科技有限公司 | 红外发光二极管外延片及其制备方法和红外发光二极管 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05326438A (ja) * | 1992-05-20 | 1993-12-10 | Sony Corp | 電極形成方法 |
| JP2005123600A (ja) * | 2003-09-22 | 2005-05-12 | Showa Denko Kk | 窒化ガリウム系化合物半導体発光素子用電極および窒化ガリウム系化合物半導体発光素子 |
| JP2008140811A (ja) * | 2006-11-30 | 2008-06-19 | Victor Co Of Japan Ltd | 半導体素子の製造方法 |
| JP2009272358A (ja) * | 2008-05-01 | 2009-11-19 | Hitachi Cable Ltd | 半導体発光素子及びその製造方法 |
| JP2010232263A (ja) * | 2009-03-26 | 2010-10-14 | Showa Denko Kk | 発光ダイオード及びその製造方法、並びにランプ |
| JP2011176001A (ja) * | 2010-02-23 | 2011-09-08 | Hitachi Cable Ltd | 発光素子及び発光素子の製造方法 |
-
2012
- 2012-02-28 JP JP2012041818A patent/JP2013179150A/ja active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05326438A (ja) * | 1992-05-20 | 1993-12-10 | Sony Corp | 電極形成方法 |
| JP2005123600A (ja) * | 2003-09-22 | 2005-05-12 | Showa Denko Kk | 窒化ガリウム系化合物半導体発光素子用電極および窒化ガリウム系化合物半導体発光素子 |
| JP2008140811A (ja) * | 2006-11-30 | 2008-06-19 | Victor Co Of Japan Ltd | 半導体素子の製造方法 |
| JP2009272358A (ja) * | 2008-05-01 | 2009-11-19 | Hitachi Cable Ltd | 半導体発光素子及びその製造方法 |
| JP2010232263A (ja) * | 2009-03-26 | 2010-10-14 | Showa Denko Kk | 発光ダイオード及びその製造方法、並びにランプ |
| JP2011176001A (ja) * | 2010-02-23 | 2011-09-08 | Hitachi Cable Ltd | 発光素子及び発光素子の製造方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140097899A (ko) * | 2013-01-30 | 2014-08-07 | 엘지이노텍 주식회사 | 발광소자 |
| JP2014150255A (ja) * | 2013-01-30 | 2014-08-21 | Lg Innotek Co Ltd | 発光素子 |
| KR102035180B1 (ko) | 2013-01-30 | 2019-10-22 | 엘지이노텍 주식회사 | 발광소자 |
| CN113793885A (zh) * | 2021-08-27 | 2021-12-14 | 泉州三安半导体科技有限公司 | 红外发光二极管外延片及其制备方法和红外发光二极管 |
| CN113793885B (zh) * | 2021-08-27 | 2024-01-09 | 泉州三安半导体科技有限公司 | 红外发光二极管外延片及其制备方法和红外发光二极管 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5068475B2 (ja) | 窒化ガリウム系化合物半導体発光素子の製造方法及び窒化ガリウム系化合物半導体発光素子、並びにランプ | |
| JP5276959B2 (ja) | 発光ダイオード及びその製造方法、並びにランプ | |
| US9318656B2 (en) | Light-emitting diode and method of manufacturing the same | |
| TWI462332B (zh) | 發光二極體、發光二極體燈及照明裝置 | |
| JP6077201B2 (ja) | 発光ダイオードおよびその製造方法 | |
| JP2008288248A (ja) | 半導体発光素子 | |
| JP5829453B2 (ja) | 半導体発光素子 | |
| JP2005244207A (ja) | 窒化ガリウム系化合物半導体発光素子 | |
| WO2011034080A1 (ja) | 発光ダイオード、発光ダイオードランプ及び照明装置 | |
| JP2008282851A (ja) | 半導体発光素子 | |
| JP2013026451A (ja) | 半導体発光素子 | |
| JP5557649B2 (ja) | 発光ダイオード、発光ダイオードランプ及び照明装置 | |
| JP5586371B2 (ja) | 発光ダイオード、発光ダイオードランプ及び照明装置 | |
| JP2010074182A (ja) | 窒化物半導体発光素子 | |
| JP2013179150A (ja) | 発光ダイオードの製造方法 | |
| JP6101303B2 (ja) | 発光ダイオード、発光ダイオードランプ及び照明装置 | |
| JP2006024913A (ja) | 窒化ガリウム系化合物半導体発光素子用透光性正極および発光素子 | |
| JP5557648B2 (ja) | 発光ダイオード、発光ダイオードランプ及び照明装置 | |
| JP5644753B2 (ja) | Ｉｉｉ族窒化物半導体発光素子 | |
| JP5801542B2 (ja) | 発光ダイオード及び発光ダイオードランプ | |
| JP2011222950A (ja) | 発光ダイオード | |
| JP2011165800A (ja) | 発光ダイオード及びその製造方法、並びに発光ダイオードランプ | |
| JP5876897B2 (ja) | 発光ダイオード、発光ダイオードランプ及び照明装置 | |
| CN203659930U (zh) | 具有金属反射层的半导体发光器件 | |
| JP2014168101A (ja) | 発光ダイオード、発光ダイオードランプ及び照明装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141112 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150930 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151006 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160216 |