KR20120121188A - 발광소자 - Google Patents

발광소자 Download PDF

Info

Publication number
KR20120121188A
KR20120121188A KR1020110039015A KR20110039015A KR20120121188A KR 20120121188 A KR20120121188 A KR 20120121188A KR 1020110039015 A KR1020110039015 A KR 1020110039015A KR 20110039015 A KR20110039015 A KR 20110039015A KR 20120121188 A KR20120121188 A KR 20120121188A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
emitting device
semiconductor layer
light
Prior art date
Application number
KR1020110039015A
Other languages
English (en)
Inventor
정환희
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110039015A priority Critical patent/KR20120121188A/ko
Publication of KR20120121188A publication Critical patent/KR20120121188A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시예에 따른 발광소자는, 지지 기판과, 지지 기판상에 형성된 제1 전극층과, 제1 전극층 상에 형성되며 제1 반도체층, 제2 반도체층 및 제1 반도체층과 제2 반도체층 사이에 배치되는 활성층을 포함한 발광 구조물과, 제2 반도체층 상에 형성된 요철부를 포함하고, 제2 반도체층은 적어도 하나의 제1 층 및 제2 층을 포함하며, 제1 층은 도펀트가 도핑된 도핑층이며, 제2 층은 도펀트가 도핑되지 않은 언도프드 층으로 형성된다.

Description

발광소자{Light emitting device}
실시예는 발광소자에 관한 것이다.
LED(Light Emitting Diode; 발광 다이오드)는 화합물 반도체의 특성을 이용해 전기 신호를 적외선, 가시광선 또는 빛의 형태로 변환시키는 소자로, 가정용 가전제품, 리모콘, 전광판, 표시기, 각종 자동화 기기 등에 사용되고, 점차 LED의 사용 영역이 넓어지고 있는 추세이다.
보통, 소형화된 LED는 PCB(Printed Circuit Board) 기판에 직접 장착하기 위해서 표면실장소자(Surface Mount Device)형으로 만들어지고 있고, 이에 따라 표시소자로 사용되고 있는 LED 램프도 표면실장소자 형으로 개발되고 있다. 이러한 표면실장소자는 기존의 단순한 점등 램프를 대체할 수 있으며, 이것은 다양한 칼라를 내는 점등표시기용, 문자표시기 및 영상표시기 등으로 사용된다.
이와 같이 LED의 사용 영역이 넓어지면서, 생활에 사용되는 전등, 구조 신호용 전등 등에 요구되는 휘도가 높이지는 바, LED의 발광휘도를 증가시키는 것이 중요하다.
실시예는 발광소자에 광 추출 구조를 형성하기 위한 에칭 공정시 에칭 영역이 활성층까지 침투하여 활성층이 손상되는 것을 방지할 수 있어서 신뢰성이 향상된 발광소자를 제공한다.
실시예에 따른 발광소자는, 지지 기판과, 지지 기판상에 형성된 제1 전극층과, 제1 전극층 상에 형성되며 제1 반도체층, 제2 반도체층 및 제1 반도체층과 제2 반도체층 사이에 배치되는 활성층을 포함한 발광 구조물과, 제2 반도체층 상에 형성된 요철부를 포함하고, 제2 반도체층은 적어도 하나의 제1 층 및 제2 층을 포함하며, 제1 층은 도펀트가 도핑된 도핑층이며, 제2 층은 도펀트가 도핑되지 않은 언도프드 층으로 형성된다.
실시예에 따른 발광소자는 광 추출 구조 형성을 위한 에칭 공정 수행시 활성층의 손상이 방지되어 발광 휘도가 확보되고 신뢰성이 향상된다.
도 1은 실시예에 따른 발광소자의 단면도,
도 2는 실시예에 따른 발광소자의 단면도,
도 3 내지 도 7은 실시예에 따른 발광소자의 제조공정을 나타낸 순서도,
도 8은 실시예에 따른 발광소자를 포함한 발광소자 패키지의 사시도,
도 9는 실시예에 따른 발광소자를 포함한 발광소자 패키지의 단면도,
도 10은 실시예에 따른 발광소자를 포함한 발광소자 패키지의 단면도,
도 11은 실시예에 따른 발광소자를 포함하는 조명 장치를 도시한 사시도,
도 12는 도 11의 조명 장치의 C-C' 단면을 도시한 단면도,
도 13은 실시예에 따른 발광소자를 포함하는 액정표시장치의 분해 사시도, 그리고
도 14는 실시예에 따른 발광소자를 포함하는 액정표시장치의 분해 사시도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 따라서, 몇몇 실시예에서, 잘 알려진 공정 단계들, 잘 알려진 소자 구조 및 잘 알려진 기술들은 본 발명이 모호하게 해석되는 것을 피하기 위하여 구체적으로 설명되지 않는다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 발명에 따른 실시 예의 설명에 있어서, 각 element의 " 상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 “상(위) 또는 하(아래)(on or under)”으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향 뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않은 한 이상적으로 또는 과도하게 해석되지 않는다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기와 면적은 실제크기나 면적을 전적으로 반영하는 것은 아니다.
비록 제1, 제2 등의 용어가 여러 가지 요소들, 성분들, 영역들, 층들 및/또는 지역들을 설명하기 위해 사용될 수 있지만, 이러한 요소들. 성분들. 영역들. 층들 및/또는 지역들은 이러한 용어에 의해 한정되어서는 안 될 것이다.
또한, 실시 예에서 발광소자의 구조를 설명하는 과정에서 언급하는 각도와 방향은 도면에 기재된 것을 기준으로 한다. 명세서에서 발광소자를 이루는 구조에 대한 설명에서, 각도에 대한 기준점과 위치관계를 명확히 언급하지 않은 경우, 관련 도면을 참조하도록 한다.
도 1 및 도 2를 참조하면, 실시예에 따른 발광소자(100)는, 지지 기판(110)과, 지지 기판(110)상에 형성된 제1 전극층(130)과, 제1 전극층(130) 상에 형성되며 제1 반도체층(140), 제2 반도체층(160) 및 제1 반도체층(140)과 제2 반도체층(160) 사이에 배치되는 활성층(150)을 포함한 발광 구조물(170)과, 제2 반도체층(160) 상에 형성된 요철부(180)를 포함하고, 제2 반도체층(160)은 적어도 하나의 제1 층(161, 163) 및 제2 층(162)을 포함하며, 제1 층(161, 163)은 도펀트가 도핑된 도핑층이며, 제2 층(162)은 도펀트가 도핑되지 않은 언도프드 층으로 형성된다.
지지기판(110)은 열전도성이 우수한 물질을 이용하여 형성할 수 있으며, 또한 전도성 물질로 형성할 수 있는데, 금속 물질 또는 전도성 세라믹을 이용하여 형성할 수 있다. 지지기판(110)은 단일층으로 형성될 수 있고, 이중 구조 또는 그 이상의 다중 구조로 형성될 수 있다.
즉, 지지기판(110)은 금속, 예를 들어 금(Au), 니켈(Ni), 텅스텐(W), 몰리브덴(Mo), 구리(Cu), 알루미늄(Al), 탄탈륨(Ta), 은(Ag), 백금(Pt), 크롬(Cr) 중에서 선택된 어느 하나로 형성하거나 둘 이상의 합금으로 형성할 수 있으며, 서로 다른 둘 이상의 물질을 적층하여 형성할 수 있다. 또한 지지기판(110)은 규소(Si), 게르마늄(Ge), 비소화갈륨(GaAs), 산화아연(ZnO), 실리콘카바이드(SiC), 실리콘게르마늄(SiGe), 질화갈륨(GaN), 갈륨(Ⅲ)옥사이드(Ga2O3)와 같은 캐리어 웨이퍼로 구현될 수 있다.
이와 같은 지지기판(110)은 발광소자(100)에서 발생하는 열의 방출을 용이하게 하여 발광소자(100)의 열적 안정성을 향상시킬 수 있다.
지지기판(100) 상에는 확산 방지층(120)이 형성될 수 있다. 확산 방지층(120)은 금속의 확산을 방지하는 물질로 형성될 수 있으며, 예를 들어, 백금(Pt), 팔라듐(Pd), 텅스텐(W), 니켈(Ni), 루테늄(Ru), 몰리브덴(Mo), 이리듐(Ir), 로듐(Rh), 탄탈(Ta), 하프늄(Hf), 지르코늄(Zr), 니오브(Nb), 바나듐(V), 철(Fe), 티타늄(Ti) 중 적어도 하나 또는 둘 이상의 합금을 포함할 수 있고, 이에 한정하지 아니한다.
확산 방지층(120)은 발광 소자(100)의 제조 공정상 발생할 수 있는 깨짐, 또는 박리와 같은 기계적 손상을 최소화할 수 있다. 또한, 확산 방지층(120)은 지지기판(110) 또는 결합층(111)을 구성하는 금속 물질이 발광 구조물(170)으로 확산되는 것을 방지할 수 있다.
확산 방지층(120)은 스퍼터링 증착 방법을 사용하여 형성할 수 있다. 스퍼터링 증착 방법을 사용할 경우, 이온화된 원자를 전기장에 의해 가속시켜, 전도층(120)의 소스 재료(source material)에 충돌시키면, 소스 재료의 원자들이 튀어나와 증착된다. 또한, 실시예에 따라 전기 화학적인 금속 증착 방법이나, 유테틱 메탈을 이용한 본딩 방법 등을 사용할 수도 있다. 실시예에 따라 확산 방지층(120)은 복수의 레이어로 형성될 수도 있다.
지지기판(110)과 확산 방지층(120) 사이에는 지지기판(110)과 확산 방지층(120)의 결합을 위하여 결합층(111)이 형성될 수 있다. 결합층(111)은 예를 들어, 금(Au), 주석(Sn), 인듐(In), 은(Ag), 니켈(Ni), 나이오븀(Nb), 알루미늄(Au), 팔라듐(Pd), 및 구리(Cu) 중 적어도 하나를 포함할 수 있다.
한편, 확산 방지층(120) 상에는 제1 전극(130)이 형성될 수 있으며, 제1 전극(130)은 오믹층(ohmic layer)(미도시), 반사층(reflective layer)(미도시), 본딩층(bonding layer)(미도시) 중 적어도 한 층을 포함할 수 있다. 예를 들어 제1 전극(130)은 오믹층/반사층/본딩층의 구조이거나, 오믹층/반사층의 적층 구조이거나, 반사층(오믹 포함)/본딩층의 구조일 수 있으나, 이에 대해 한정하지는 않는다. 예컨대, 제1 전극(130)은 본딩층상에 반사층 및 오믹층이 순차로 적층된 형태일 수 있다.
반사층(미도시)은 오믹층(미도시) 및 전도층(미도시) 사이에 배치될 수 있으며, 반사특성이 우수한 물질, 예를들어 은(Ag), 니켈(Ni), 알루미늄(Al), 루비듐(Rh), 팔라듐(Pd), 이리듐(Ir), 루테늄(Ru), 마그네슘(Mg), 아연(Zn), 백금(Pt), 금(Au), 하프늄(Hf) 및 이들의 선택적인 조합으로 구성된 물질 중에서 형성되거나, 상기 금속 물질과 IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등의 투광성 전도성 물질을 이용하여 다층으로 형성할 수 있다. 또한 반사층(미도시)은 IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni 등으로 적층할 수 있다. 또한 반사층(미도시)을 발광 구조물(170)(예컨대, 제1 반도체층(140)과 오믹 접촉하는 물질로 형성할 경우, 오믹층(미도시)은 별도로 형성하지 않을 수 있으며, 이에 대해 한정하지는 않는다.
오믹층(미도시)은 발광 구조물(170)의 하면에 오믹 접촉되며, 층 또는 복수의 패턴으로 형성될 수 있다. 오믹층(미도시)은 투광성 전극층과 금속이 선택적으로 사용될 수 있으며, 예를 들어, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni, Ag, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 하나 이상을 이용하여 단층 또는 다층으로 구현할 수 있다. 오믹층(미도시)은 제1 반도체층(140)에 캐리어의 주입을 원활히 하기 위한 것으로, 반드시 형성되어야 하는 것은 아니다.
또한 제1 전극(130)은 본딩층(미도시)을 포함할 수 있으며, 이때 본딩층(미도시)은 배리어 금속(barrier metal), 또는 본딩 금속, 예를 들어, 티타늄(Ti), 금(Au), 주석(Sn), 니켈(Ni), 크롬(Cr), 갈륨(Ga), 인듐(In), 비스무트(Bi), 구리(Cu), 은(Ag) 또는 Ta(탄탈륨) 중 적어도 하나를 포함할 수 있으며 이에 한정하지 않는다.
한편, 제1 전극층(130)과 후술하는 발광 구조물(170) 사이에는 전류제한층(CBL:Current Blocking Layer)(135)이 형성될 수 있다.
전류제한층(135)은 전기 절연성을 갖는 재질, 제1 전극층(130) 또는 접착층(111)보다 전기 전도성이 낮은 재질, 및 제1 반도체층(140)과 쇼트키 접촉을 형성하는 재질 중 적어도 하나를 이용하여 형성될 수 있으며, 예를 들어 SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiOx, TiO2, Ti, Al, Cr 중 적어도 하나를 포함할 수 있다.
제1 전극층(130)과 발광 구조물(170) 사이에 전류제한층(135)이 형성됨으로써, 전류 군집현상이 방지될 수 있다. 한편, 전류제한층(135)은 제2 반도체층(160)상에 형성될 수 있는 제2 전극(185)과 수직방향으로 적어도 일 영역이 중첩되게 형성될 수 있다.
제1 전극(130) 상에는 발광 구조물(170)이 형성될 수 있다. 발광 구조물(170)은 적어도 제1 반도체층(140), 활성층(150) 및 제2 반도체층(160)을 포함할 수 있고, 제1 반도체층(140)과 제2 반도체층(160) 사이에 활성층(150)이 개재된 구성으로 이루어질 수 있다.
제1 반도체층(140)은 활성층(150)에 정공을 주입하도록 p형 반도체층으로 구현될 수 있다. 제1 반도체층(140)은 예를들어, InxAlyGa1 -x- yN (0=x=1, 0=y=1, 0=x+y=1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN(Gallium nitride), AlN(Aluminium nitride), AlGaN(Aluminium gallium nitride), InGaN(Indium gallium nitride), InN(Indium nitride), InAlGaN, AlInN 등에서 선택될 수 있으며, 마그네슘(Mg), 아연(Zn), 칼슘(Ca), 스트론튬(Sr), 바륨(Ba) 등의 p형 도펀트가 도핑될 수 있다.
상기 제1 반도체층(140) 상에는 활성층(150)이 형성될 수 있다. 활성층(150)은 3족-5족 원소의 화합물 반도체 재료를 이용하여 단일 또는 다중 양자 우물 구조, 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 등으로 형성될 수 있다.
활성층(150)이 양자우물구조로 형성된 경우 예컨데, InxAlyGa1 -x- yN (0=x=1, 0 =y=1, 0=x+y=1)의 조성식을 갖는 우물층과 InaAlbGa1 -a- bN (0=a=1, 0 =b=1, 0=a+b=1)의 조성식을 갖는 장벽층을 갖는 단일 또는 다중 양자우물구조를 갖을 수 있다. 우물층은 장벽층의 밴드 갭보다 작은 밴드 갭을 갖는 물질로 형성될 수 있다.
활성층(150)의 위 또는/및 아래에는 도전성 클래드층(미도시)이 형성될 수 있다. 도전성 클래드층(미도시)은 AlGaN계 반도체로 형성될 수 있으며, 상기 활성층(150)의 밴드 갭보다는 큰 밴드 갭을 가질 수 있다.
한편, 활성층(150)과 제1 반도체층(140) 사이에 중간층(미도시)이 형성될 수 있으며, 중간층(미도시)은 고 전류 인가시 제2 반도체층(160)으로부터 활성층(150)으로 주입되는 전자가 활성층(150)에서 재결합되지 않고 제1 반도체층(140)으로 흐르는 현상을 방지하는 전자 차단층(Electron blocking layer)일 수 있다. 중간층(미도시)은 활성층(150)에 포함된 장벽층의 밴드갭보다 큰 밴드갭을 가질 수 있으며, p 형 AlGaN 과 같은 Al 을 포함한 반도체층으로 형성될 수 있고, 이에 한정하지 아니한다. 중간층(미도시)은 활성층(150)보다 상대적으로 큰 밴드갭을 가짐으로써, 제2 반도체층(160)으로부터 주입된 전자가 활성층(150)에서 재결합되지 않고 제1 반도체층(140)으로 주입되는 현상을 방지할 수 있다. 이에 따라 활성층(150)에서 전자와 정공의 재결합 확률을 높이고 누설전류를 방지할 수 있다.
활성층(150) 상에는 제2 반도체층(160)이 위치할 수 있다. 제2 반도체층(160)은 n형 반도체층으로 구현될 수 있으며, 활성층(150)에 전자를 제공할 수 있다. 제2 반도체층(160)은 예를 들어, InxAlyGa1 -x- yN (0=x=1, 0=y=1, 0=x+y=1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN(Gallium nitride), AlN(Aluminium nitride), AlGaN(Aluminium gallium nitride), InGaN(Indium gallium nitride), InN(Indium nitride), InAlGaN, AlInN 등에서 선택될 수 있으며, 예를 들어, 규소(Si), 게르마늄(Ge), 주석(Sn), 셀레늄(Se), 텔루늄(Te) 등의 n형 도펀트가 도핑될 수 있다.
상술한 제1 반도체층(140), 활성층(150), 중간층(미도시) 및 제2 반도체층(160)은 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy), 스퍼터링(Sputtering) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.
또한, 제1 반도체층(140) 및 제2 반도체층(160) 내의 도전형 도펀트의 도핑 농도는 균일 또는 불균일하게 형성될 수 있다. 즉, 복수의 반도체층은 다양한 도핑 농도 분포를 갖도록 형성될 수 있으며, 이에 대해 한정하지는 않는다.
또한, 제1 반도체층(140)이 n 형 반도체층으로 구현되고, 제2 반도체층(160)이 p형 반도체층으로 구현될 수 있으며, 제2 반도체층(160) 상에는 n형 또는 p형 반도체층을 포함하는 제3 반도체층(미도시)이 형성될 수도 있다. 이에 따라, 발광 소자(100)는 np, pn, npn, pnp 접합 구조 중 적어도 어느 하나를 가질 수 있다.
발광 구조물(170)의 상부에는 광 추출 구조(180) 및 제2 전극(185)이 형성될 수 있다.
광 추출 구조(180)는 제2 반도체층(160)의 상면에 형성되거나, 또는 발광 구조물(170)의 상부에 투광성 전극층(미도시)을 형성한 후 투광성 전극층(미도시)의 상부에 형성될 수 있으며, 이에 한정하지 아니한다.
광 추출 구조(180)는 투광성 전극층(미도시), 또는 제2 반도체층(160)의 상부 표면의 일부 또는 전체 영역에 형성될 수 있다. 광 추출 구조(180)는 투광성 전극층(미도시), 또는 제2 반도체층(160)의 상면의 적어도 일 영역에 대해 에칭을 수행함으로써 형성될 수 있으며 이에 대해 한정하지 않는다. 상기 에칭 과정은 습식 또는/및 건식 에칭 공정을 포함하며, 에칭 과정을 거침에 따라서, 투광성 전극층(미도시)의 상면 또는 제2 반도체층(160)의 상면은 광 추출 구조(180)를 형성하는 요철부를 포함할 수 있다.
요철부는 규칙적인 형상 및 배열을 갖도록 형성될 수 있으며, 불규칙한 형상 및 배열을 갖도록 형성될 수도 있고, 이에 대해 한정하지는 않는다. 요철부는 평탄하지 않는 상면으로서, 랜덤한 형상의 수개의 요철이 배열되거나 소정의 패턴을 형성하여 텍스쳐(texture) 패턴, 요철 패턴, 평탄하지 않는 패턴(uneven pattern) 중 적어도 하나를 포함할 수 있고, 이에 한정하지 아니한다.
요철부는 측 단면이 원기둥, 다각기둥, 원뿔, 다각뿔, 원뿔대, 다각뿔대 등 다양한 형상을 갖도록 형성될 수 있으며, 바람직하게 뿔 형상을 포함한다.
한편, 상기 광 추출 구조(180)는 PEC(photo electro chemical) 등의 방법으로 형성될 수 있으며, 이에 한정하지 아니한다. 광 추출 구조(180)가 투광성 전극층(미도시)의 또는 제2 반도체층(160)의 상부면에 형성됨에 따라서 활성층(150)으로부터 생성된 빛이 투광성 전극층(미도시), 또는 제2 반도체층(160)의 상부면으로부터 전반사되어 재흡수되거나 산란되는 것이 방지될 수 있으므로, 발광소자(100)의 광 추출 효율의 향상에 기여할 수 있다.
제2 전극(185)은 적어도 하나의 패드 또는/및 소정 패턴을 갖는 전극을 포함할 수 있다. 제2 전극(185)은 제2 반도체층(160)의 상면 중 센터 영역, 외측 영역 또는 모서리 영역에 배치될 수 있으며, 이에 대해 한정하지는 않는다. 제2 전극(185)은 제2 반도체층(160)의 위가 아닌 다른 영역에 배치될 수 있으며, 이에 대해 한정하지는 않는다.
제2 전극(185)은 전도성 물질, 예를들어 In, Co, Si, Ge, Au, Pd, Pt, Ru, Re, Mg, Zn, Hf, Ta, Rh, Ir, W, Ti, Ag, Cr, Mo, Nb, Al, Ni, Cu, 및 WTi 중에서 선택된 금속 또는 합금을 이용하여 단층 또는 다층으로 형성될 수 있다.
한편, 상술한 바와 같이 제2 전극(185)은 전류제한층(135)과 수직방향으로 적어도 일 영역이 중첩되게 형성될 수 있다.
또한, 발광 구조물(170)의 측면에 발광 구조물(170)의 보호 및 절연을 위해 SiO2 와 같은 절연체로 형성된 패시베이션(190)이 형성될 수 있다.
한편, 제2 반도체층(160)은 제1 층(161, 163) 및 제2 층(162)을 포함할 수 있으며, 제1 층(161, 163)은 하나 이상의 도펀트가 도핑된 도핑(doping)층이며, 제2 층(162)은 도펀트가 도핑되지 않은 언도프드(undoped)층일 수 있다.
도핑층은 상술한 바와 같이 규소(Si), 게르마늄(Ge), 주석(Sn) 등의 n형 도펀트가 도핑된 층이며, 언도프드층은 도펀트가 도핑되지 아니한 층으로 형성된다.
예컨대, 제2 층(162)은 도펀트가 도핑되지 않은 GaN을 포함할 수 있다. 또한, 제1 층(161, 163)은 상술한 n 형 도펀트로 도핑된 GaN 을 포함할 수 있으며, 예컨대 Si 가 도핑된 Si-GaN 을 포함할 수 있다.
제2 반도체층(160)이 적어도 하나의 제1 층(161, 163), 및 제2 층(162)을 포함함으로써, 제2 반도체층(160)은 적어도 2개의 층이 적층된 구조를 가질 수 있다. 또한, 하나의 도핑층 및 언도프드층이 적층된 2 층 구조 외에, 도 2 에 도시된 바와 같이 복수의 제1 층(161, 163, 165), 및 제2 층(162, 164)이 적층됨으로써 복수의 도핑층과 언도프드층이 교대로 적층된 다층 구조를 가질 수 있다. 따라서, 제1 도핑층, 제1 언도프드층, 제2 도핑층, 제2 언도프드층과 같이 수개의 도핑층과 수개의 언도프드층이 반복 적층된 구조를 가질 수 있으며, 이에 한정하지 아니한다. 또한, 반복 적층된 횟수 및 적층 순서는 한정하지 아니한다. 아울러, 도 1 및 도 2에 도시된 바와 같이 활성층(150)과 제1 층(161)이 접하게 형성될 수 있고, 또는 활성층(150)과 제2 층(162)이 접하게 형성될 수 있으며, 이에 한정하지 아니한다.
상술한 바와 같이, 광 추출 구조(180)를 형성하기 위해서 습식 식각 방법을 사용할 때, 영역 s1, s2 와 같이 일부 영역이 과도하게 에칭되는 오버 에칭(over etching) 영역이 발생하여 요철의 깊이가 타 영역보다 깊게 형성될 수 있다. 이때, 제2 반도체층(160)이 오버 에칭되어 요철의 깊이가 제2 반도체층(160)의 두께보다 커지게 되어 활성층(150)까지 침투하게 되면, 활성층(150)의 손상과 발광소자(100)의 신뢰성 및 발광 효율 저하로 이어질 수 있다.
언도프드 층은 에칭 공정에서 에칭 깊이를 제한하는 에칭 스탑(etching stop)층으로 작용할 수 있다. 따라서, 제2 반도체층(160)이 언도프드층으로 형성된 제2 층(162)을 포함함으로써, 제2 반도체층(160) 상부에 광 추출 구조(180)를 형성하기 위해서 에칭을 수행할 때 오버 에칭에 의해서 에칭 영역이 활성층(150)까지 침투하는 것이 방지될 수 있다. 따라서 광 추출 구조(180)를 형성하기 위해 에칭 공정을 수행할 때 활성층(150)의 손상이 방지될 수 있고, 발광소자(100)의 발광 효율이 개선될 수 있다.
한편, 제2 층(164)이 150 nm 보다 두껍게 형성될 경우, 제2 층(162)을 통과하는 전자가 저항으로 인식하여 동작 전압이 커질 수 있으며, 제2 층(162)이 100 nm 보다 얇게 형성될 경우 제2 층(162)이 에칭 스탑층의 역할을 확보하기 어려우므로, 제2 층(162)의 두께는 100 nm 내지 150 nm 일 수 있다.
또한, 제1 층(161, 163)의 두께가 400 nm 보다 얇게 형성될 경우, 활성층(150)에 전자를 주입하기 어려울 수 있으며, 제1 층(161, 163)의 두께가 3000 nm 보다 두껍게 형성될 경우 발광소자(100)의 발광 효율이 저해될 수 있으므로, 제1 층(161, 163)의 두께는 400 nm 내지 3000 nm 일 수 있다.
도 3 내지 도 7 은 실시예에 따른 발광소자에 포함될 수 있는 발광 구조물의 형성 과정을 도시하는 공정도이다. 도 3 내지 도 7은 각 공정 단계 별 발광 구조물의 단면도를 도시한다.
우선, 도 3을 참조하면 성장 기판(201) 상에 제2 반도체층(260)이 성장될 수 있다.
제2 반도체층(260)은 성장 기판(201) 상에 제1 도핑층(265)이 접하게 형성될 수 있다. 제1 도핑층(265)이 성장된 후 제1 언도프드층(264)이 성장되며, 이러한 과정을 통하여 언도프드층(262, 264) 및 도핑층(261, 263, 264)이 교대로 반복되게 적층될 수 있다.
한편, 여기서는 성장 기판(201) 상에 제1 도핑층(265)이 먼저 적층되고 그 위에 제1 언도프드층(264)이 성장되는 구조를 예시하여 설명하나, 상술한 바와 같이 제1 언도프드층(264)이 먼저 성장되고 제1 도핑층(265)이 성장될 수도 있으며, 이에 한정하지 아니한다.
이와 같이 제2 반도체층은 도핑층과 언도프드층이 반복 적층된 복층 구조를 가질 수 있다. 한편, 도 8에서는 제1 내지 제3 도핑층(261, 263, 265), 및 제1, 2 언도프드층(262, 264)이 교대로 적층되게 형성되었으나, 이에 한정하지 아니하며 제2 반도체층(260)은 임의의 수의 언도프드층 및 도핑층이 적층된 복층 구조를 가질 수 있다.
여기서 제1 언도프드층(262), 제2 언도프드층(264) 등의 언도프드층은 도펀트가 도핑되지 않은 GaN을 포함할 수 있다. 그리고 제1 내지 제3 도핑층(261, 263, 265) 등의 도핑층은 상술한 n 형 도펀트로 도핑된 GaN 을 포함할 수 있으며, 예컨대 Si 가 도핑된 Si-GaN 을 포함할 수 있다.
한편, 상술한 바와 같이 제1 내지 제2 언도프드층(262, 264)은 100 nm 내지 150 nm 의 두께를 가질 수 있다. 또한, 제1 내지 제3 도핑층(261, 263, 265)은 1000nm 이상의 두께를 가질 수 있다.
도 4를 참조하면, 제3 도핑층(261) 상에 활성층(250)이 형성될 수 있다. 즉, 활성층(250)은 제2 반도체층(260) 상에 형성될 수 있다.
한편, 도 4 에서는 제1 도핑층(261) 상에 활성층(250)이 접하게 형성되었으나, 이에 한정하지 아니하며, 언도프드층(262, 264)과 활성층(250)이 접하게 형성될 수 있고, 이에 한정하지 아니한다.
이어서 도 5를 참조하면, 활성층(260) 상에는 제1 반도체층(240)이 형성될 수 있다. 따라서 활성층(250)은 제1 반도체층(240)과 제2 반도체층(260) 사이에 위치할 수 있다.
이후, 도 6을 참조하면, 제1 반도체층(240) 상에 지지 기판(210)을 본딩하며 성장 기판(201)을 제거할 수 있다.
지지 기판(210)과 발광 구조물(270) 사이에는 도 6에 도시된 바와 같이, 결합층(211), 확산 방지층(220), 제1 전극층(230) 및 전류 제한층(235)이 형성될 수 있다.
성장 기판(201)은 레이저 리프트 오프(Laser Lift Off) 또는 에칭 중 적어도 하나의 방법에 의해 제거될 수 있으며, 이에 한정하지는 않는다.
도 7을 참조하면, 발광 구조물(270)의 상면에 요철부를 갖는 광 추출 구조(280)를 형성할 수 있다. 광 추출 구조(280)는 일 예로 습식 식각 공정에 의해 형성될 수 있으며, 습식 식각 공정은 예컨대 수산화칼륨(KOH), 또는 수산화나트륨(NaOH)과 같은 식각액이 담겨 있는 용기에 성장 기판이 제거된 발광소자(200)가 담가짐으로써 수행될 수 있다.
한편, 부분적인 오버 에칭에 의하여 요철부(280)의 깊이가 타 영역보다 큰 영역 s1, s2 가 존재할 수 있다. 그러나 제2 반도체층(260) 내에 포함된 언도프드층(262, 264)이 에칭 스탑층으로 기능하여 에칭 깊이가 제한됨으로써, 에칭 깊이가 활성층(250)까지 도달하는 것이 방지될 수 있다. 또한, 도 7에 도시된 바와 같이 제2 반도체층(260)이 복수의 언도프드층(262, 264)을 포함하여 다중 에칭 스탑(multi etching stop)층을 형성하는 경우, 활성층(250)의 보호가 더욱 신뢰성있게 형성될 수 있다. 따라서, 활성층(250)의 손상이 방지되어 발광소자(200)의 신뢰성이 개선되고 발광 휘도가 향상될 수 있다.
또한, 발광 구조물(270)의 상면에 제2 전극(285)이 형성될 수 있으며, 제2 전극(285)은 전류제한층(235)과 적어도 일 영역이 수직적으로 중첩되게 형성될 수 있다. 한편, 발광 구조물(270)의 측면에 발광 구조물(270)의 보호 및 절연을 위해 절연체로 형성된 패시베이션(290)이 형성될 수 있다.
도 8 내지 도 10은 실시예에 따른 발광소자 패키지를 나타낸 사시도 및 단면도이다.
도 8 내지 도 10을 참조하면, 발광소자 패키지(300)는 캐비티(320)가 형성된 몸체(310), 몸체(310)에 실장되는 제1 및 제2 리드 프레임(340, 350)과, 제1 및 제2 리드 프레임(340, 350)과 전기적으로 연결되는 발광소자(330), 및 발광소자(330)를 덮도록 캐비티(320)에 충진되는 봉지재(미도시)를 포함할 수 있다.
몸체(310)는 폴리프탈아미드(PPA:Polyphthalamide)와 같은 수지 재질, 실리콘(Si), 알루미늄(Al), 알루미늄 나이트라이드(AlN), 액정폴리머(PSG, photo sensitive glass), 폴리아미드9T(PA9T), 신지오택틱폴리스티렌(SPS), 금속 재질, 사파이어(Al2O3), 베릴륨 옥사이드(BeO), 인쇄회로기판(PCB, Printed Circuit Board) 중 적어도 하나로 형성될 수 있다. 몸체(310)는 사출 성형, 에칭 공정 등에 의해 형성될 수 있으나 이에 대해 한정하지는 않는다.
몸체(310)의 내면은 경사면이 형성될 수 있다. 이러한 경사면의 각도에 따라 발광소자(330)에서 방출되는 광의 반사각이 달라질 수 있으며, 이에 따라 외부로 방출되는 광의 지향각을 조절할 수 있다.
광의 지향각이 줄어들수록 발광소자(330)에서 외부로 방출되는 광의 집중성은 증가하고, 반대로 광의 지향각이 클수록 발광소자(330)에서 외부로 방출되는 광의 집중성은 감소한다.
한편, 몸체(310)에 형성되는 캐비티(320)를 위에서 바라본 형상은 원형, 사각형, 다각형, 타원형 등의 형상일 수 있으며, 모서리가 곡선인 형상일 수도 있으나 이에 한정되는 것은 아니다.
발광소자(330)는 제1 리드 프레임(340) 상에 실장되며, 예를 들어, 적색, 녹색, 청색, 백색 등의 빛을 방출하는 발광소자 또는 자외선을 방출하는 UV(Ultra Violet) 발광소자일 수 있으나, 이에 대해 한정하지는 않는다. 또한, 발광소자(330)는 한 개 이상 실장될 수 있다.
또한, 발광소자(330)는 그 전기 단자들이 모두 상부 면에 형성된 수평형 타입(Horizontal type)이거나, 또는 상, 하부 면에 형성된 수직형 타입(Vertical type), 또는 플립 칩(flip chip) 모두에 적용 가능하다.
한편, 실시예에 따른 발광소자(330)는 발광소자(미도시)의 측면으로 연장된 전극(미도시)를 가져서, 동작전압이 개선되고 발광 효율이 향상되어 발광소자 패키지(300)의 광도가 향상될 수 있다.
봉지재(미도시)는 발광소자(330)를 덮도록 캐비티(320)에 충진될 수 있다.
봉지재(미도시)는 실리콘, 에폭시, 및 기타 수지 재질로 형성될 수 있으며, 캐비티(320) 내에 충진한 후, 이를 자외선 또는 열 경화하는 방식으로 형성될 수 있다.
또한 봉지재(미도시)는 형광체를 포함할 수 있으며, 형광체는 발광소자(330)에서 방출되는 광의 파장에 종류가 선택되어 발광소자 패키지(300)가 백색광을 구현하도록 할 수 있다.
이러한 형광체는 발광소자(330)에서 방출되는 광의 파장에 따라 청색 발광 형광체, 청록색 발광 형광체, 녹색 발광 형광체, 황녹색 발광 형광체, 황색 발광 형광체, 황적색 발광 형광체, 오렌지색 발광 형광체, 및 적색 발광 형광체중 하나가 적용될 수 있다.
즉, 형광체는 발광소자(330)에서 방출되는 제1 빛을 가지는 광에 의해 여기 되어 제2 빛을 생성할 수 있다. 예를 들어, 발광소자(330)가 청색 발광 다이오드이고 형광체가 황색 형광체인 경우, 황색 형광체는 청색 빛에 의해 여기되어 황색 빛을 방출할 수 있으며, 청색 발광 다이오드에서 발생한 청색 빛 및 청색 빛에 의해 여기 되어 발생한 황색 빛이 혼색됨에 따라 발광소자 패키지(300)는 백색 빛을 제공할 수 있다.
이와 유사하게, 발광소자(330)가 녹색 발광 다이오드인 경우는 magenta 형광체 또는 청색과 적색의 형광체를 혼용하는 경우, 발광소자(330)가 적색 발광 다이오드인 경우는 Cyan형광체 또는 청색과 녹색 형광체를 혼용하는 경우를 예로 들 수 있다.
이러한 형광체는 YAG계, TAG계, 황화물계, 실리케이트계, 알루미네이트계, 질화물계, 카바이드계, 니트리도실리케이트계, 붕산염계, 불화물계, 인산염계 등의 공지된 형광체일 수 있다.
제1 및 제2 리드 프레임(340, 350)은 금속 재질, 예를 들어, 티타늄(Ti), 구리(Cu), 니켈(Ni), 금(Au), 크롬(Cr), 탄탈늄(Ta), 백금(Pt), 주석(Sn), 은(Ag), 인(P), 알루미늄(Al), 인듐(In), 팔라듐(Pd), 코발트(Co), 실리콘(Si), 게르마늄(Ge), 하프늄(Hf), 루테늄(Ru), 철(Fe) 중에서 하나 이상의 물질 또는 합금을 포함할 수 있다. 또한, 제1 및 제2 리드 프레임(340, 350)은 단층 또는 다층 구조를 가지도록 형성될 수 있으며, 이에 대해 한정하지는 않는다.
제1 제2 리드 프레임(340, 350)은 서로 이격되어 서로 전기적으로 분리된다. 발광소자(330)는 제1 및 제2 리드 프레임(340, 350)상에 실장되며, 제1 및 제2 리드 프레임(340, 350)은 발광소자(330)와 직접 접촉하거나 또는 솔더링 부재(미도시)와 같은 전도성을 갖는 재료를 통해서 전기적으로 연결될 수 있다. 또한, 발광소자(330)는 와이어 본딩을 통해 제1 및 제2 리드 프레임(340, 350)과 전기적으로 연결될 수 있으며, 이에 한정하지 아니한다. 따라서 제1 및 제2 리드 프레임(340, 350)에 전원이 연결되면 발광소자(330)에 전원이 인가될 수 있다. 한편, 수개의 리드 프레임(미도시)이 몸체(310)내에 실장되고 각각의 리드 프레임(미도시)이 발광소자(330)와 전기적으로 연결될 수 있으며, 이에 한정하지 아니한다.
한편, 도 10을 참조하면, 실시예에 따른 발광소자 패키지(300)는 광학 시트(380)를 포함할 수 있으며, 광학 시트(380)는 베이스부(382) 및 프리즘 패턴(384)을 포함할 수 있다.
베이스부(382)는 프리즘 패턴(384)를 형성하기 위한 지지체로서 열적 안정성이 우수하고 투명한 재질로 이루어진 것으로, 예를 들어 폴리에틸렌테레프탈레이트, 폴리카보네이트, 폴리프로필렌, 폴리에틸렌, 폴리스틸렌, 및 폴리에폭시로 이루어진 군에서 선택된 어느 하나로 이루어질 수 있으나 이에 한정하지 않는다.
또한, 베이스부(382)는 형광체(미도시)를 포함할 수 있다. 일 예로 베이스부(382)를 형성하는 재질에 형광체(미도시)를 골고루 분산시킨 상태에서 이를 경화하여 베이스부(382)를 형성할 수 있다. 이와 같이 베이스부(382)를 형성하는 경우는 형광체(미도시)는 베이스부(382) 전체에 균일하게 분포될 수 있다.
한편, 베이스부(382) 상에는 광을 굴절하고, 집광하는 입체 형상의 프리즘 패턴(384)이 형성될 수 있다. 프리즘 패턴(384)을 구성하는 물질은 아크릴 레진일 수 있으나, 이에 한정되지 않는다.
프리즘 패턴(384)은 베이스부(382)의 일 면에서 일 방향을 따라 상호 인접하여 평행하게 배열된 복수의 선형 프리즘을 포함하며, 선형 프리즘의 축 방향에 대한 수직 단면은 삼각형일 수 있다.
프리즘 패턴(384)은 광을 집광하는 효과가 있기 때문에, 도 6c 의 발광소자 패키지(300)에 광학 시트(380)를 부착하는 경우는 광의 직진성이 향상되어 발광소자 패키지(300)의 광의 휘도가 향상될 수 있다.
한편, 프리즘 패턴(384)에는 형광체(미도시)가 포함될 수 있다.
형광체(미도시)는 분산된 상태로 프리즘 패턴(384)을 형성하는, 예를 들면 아크릴 레진과 혼합하여 페이스트 또는 슬러리 상태로 만든 후, 프리즘 패턴(384)을 형성함으로써 프리즘 패턴(384) 내에 균일하게 포함될 수 있다.
이와 같이 프리즘 패턴(384)에 형광체(미도시)가 포함되는 경우는 발광소자 패키지(300)의 광의 균일도 및 분포도가 향상됨은 물론, 프리즘 패턴(384)에 의한 광의 집광효과 외에 형광체(미도시)에 의한 광의 분산효과가 있기 때문에 발광소자 패키지(300)의 지향각을 향상시킬 수 있다.
실시 예에 따른 발광소자 패키지(300)는 복수개가 기판 상에 어레이되며, 발광소자 패키지(300)의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광소자 패키지, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 발광소자 또는 발광소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.
도 11은 실시예에 따른 발광소자 패키지를 포함하는 조명장치를 도시한 사시도이며, 도 12는 도 11의 조명장치의 C-C' 단면을 도시한 단면도이다.
도 11 및 도 12를 참조하면, 조명장치(400)는 몸체(410), 몸체(410)와 체결되는 커버(430) 및 몸체(410)의 양단에 위치하는 마감캡(450)을 포함할 수 있다.
몸체(410)의 하부면에는 발광소자 모듈(440)이 체결되며, 몸체(410)는 발광소자 패키지(444)에서 발생된 열이 몸체(410)의 상부면을 통해 외부로 방출할 수 있도록 전도성 및 열발산 효과가 우수한 금속재질로 형성될 수 있다.
발광소자 패키지(444)는 PCB(442) 상에 다색, 다열로 실장되어 어레이를 이룰 수 있으며, 동일한 간격으로 실장되거나 또는 필요에 따라서 다양한 이격 거리를 가지고 실장될 수 있어 밝기 등을 조절할 수 있다. 이러한 PCB(442)로 MPPCB(Metal Core PCB) 또는 FR4 재질의 PCB 등을 사용할 수 있다.
특히, 발광소자 패키지(444)는 발광소자(미도시)를 포함하며 한편, 실시예에 따른 발광소자(미도시)는 발광소자(미도시)의 측면으로 연장된 전극(미도시)를 가져서, 동작전압이 개선되고 발광 효율이 향상되어 발광소자 패키지(444), 및 조명장치(400)의 광도가 향상될 수 있다.
커버(430)는 몸체(410)의 하부면을 감싸도록 원형의 형태로 형성될 수 있으나, 이에 한정되지 않음은 물론이다.
커버(430)는 내부의 발광소자 모듈(440)을 외부의 이물질 등으로부터 보호한다. 또한, 커버(430)는 발광소자 패키지(444)에서 발생한 광의 눈부심을 방지하고, 외부로 광을 균일하게 방출할 수 있도록 확산입자를 포함할 수 있으며, 또한 커버(430)의 내면 및 외면 중 적어도 어느 한 면에는 프리즘 패턴 등이 형성될 수 있다. 또한 커버(430)의 내면 및 외면 중 적어도 어느 한 면에는 형광체가 도포될 수도 있다.
한편, 발광소자 패키지(444)에서 발생한 광은 커버(430)를 통해 외부로 방출되므로 커버(430)는 광 투과율이 우수하여야 하며, 발광소자 패키지(444)에서 발생한 열에 견딜 수 있도록 충분한 내열성을 구비하고 있어야 하는바, 커버(430)는 폴리에틸렌 테레프탈레이트(Polyethylen Terephthalate; PET), 폴리카보네이트(Polycarbonate; PC) 또는 폴리메틸 메타크릴레이트(Polymethyl Methacrylate; PMMA) 등을 포함하는 재질로 형성되는 것이 바람직하다.
마감캡(450)은 몸체(410)의 양단에 위치하며 전원장치(미도시)를 밀폐하는 용도로 사용될 수 있다. 또한 마감캡(450)에는 전원핀(452)이 형성되어 있어, 실시예에 따른 조명장치(400)는 기존의 형광등을 제거한 단자에 별도의 장치 없이 곧바로 사용할 수 있게 된다.
도 13은 실시예에 따른 발광소자를 포함하는 액정표시장치의 분해 사시도이다.
도 13은 에지-라이트 방식으로, 액정표시장치(500)는 액정표시패널(510)과 액정표시패널(510)로 빛을 제공하기 위한 백라이트 유닛(570)을 포함할 수 있다.
액정표시패널(510)은 백라이트 유닛(570)으로부터 제공되는 광을 이용하여 화상을 표시할 수 있다. 액정표시패널(510)은 액정을 사이에 두고 서로 대향하는 컬러 필터 기판(512) 및 박막 트랜지스터 기판(514)을 포함할 수 있다.
컬러 필터 기판(512)은 액정표시패널(510)을 통해 디스플레이되는 화상의 색을 구현할 수 있다.
박막 트랜지스터 기판(514)은 구동 필름(517)을 통해 다수의 회로부품이 실장되는 인쇄회로 기판(518)과 전기적으로 접속되어 있다. 박막 트랜지스터 기판(514)은 인쇄회로 기판(518)으로부터 제공되는 구동 신호에 응답하여 인쇄회로 기판(518)으로부터 제공되는 구동 전압을 액정에 인가할 수 있다.
박막 트랜지스터 기판(514)은 유리나 플라스틱 등과 같은 투명한 재질의 다른 기판상에 박막으로 형성된 박막 트랜지스터 및 화소 전극을 포함할 수 있다.
백라이트 유닛(570)은 빛을 출력하는 발광소자 모듈(520), 발광소자 모듈(520)로부터 제공되는 빛을 면광원 형태로 변경시켜 액정표시패널(510)로 제공하는 도광판(530), 도광판(530)으로부터 제공된 빛의 휘도 분포를 균일하게 하고 수직 입사성을 향상시키는 다수의 필름(550, 566, 564) 및 도광판(530)의 후방으로 방출되는 빛을 도광판(530)으로 반사시키는 반사 시트(540)로 구성된다.
발광소자 모듈(520)은 복수의 발광소자 패키지(524)와 복수의 발광소자 패키지(524)가 실장되어 어레이를 이룰 수 있도록 PCB기판(522)을 포함할 수 있다.
특히, 발광소자 패키지(524)는 발광소자(미도시)를 포함하며, 실시예에 따른 발광소자(미도시)는 발광소자(미도시)의 측면으로 연장된 전극(미도시)를 가져서, 동작전압이 개선되고 발광 효율이 향상되어 발광소자 패키지(524), 및 백라이트 유닛(570)의 광도가 향상될 수 있다.
한편, 백라이트 유닛(570)은 도광판(530)으로부터 입사되는 빛을 액정 표시 패널(510) 방향으로 확산시키는 확산필름(566)과, 확산된 빛을 집광하여 수직 입사성을 향상시키는 프리즘필름(550)으로 구성될 수 있으며, 프리즘필름(550)를 보호하기 위한 보호필름(564)을 포함할 수 있다.
도 14는 실시예에 따른 발광소자를 포함하는 액정표시장치의 분해 사시도이다. 다만, 도 13에서 도시하고 설명한 부분에 대해서는 반복하여 상세히 설명하지 않는다.
도 14는 직하 방식으로, 액정표시장치(600)는 액정표시패널(610)과 액정표시패널(610)로 빛을 제공하기 위한 백라이트 유닛(670)을 포함할 수 있다.
액정표시패널(610)은 도 8에서 설명한 바와 동일하므로, 상세한 설명은 생략한다.
백라이트 유닛(670)은 복수의 발광소자 모듈(623), 반사시트(624), 발광소자 모듈(623)과 반사시트(624)가 수납되는 하부 섀시(630), 발광소자 모듈(623)의 상부에 배치되는 확산판(640) 및 다수의 광학필름(660)을 포함할 수 있다.
발광소자 모듈(623) 복수의 발광소자 패키지(622)와 복수의 발광소자 패키지(622)가 실장되어 어레이를 이룰 수 있도록 PCB기판(621)을 포함할 수 있다.
특히, 발광소자 패키지(622)는 발광소자(미도시)를 포함하며, 실시예에 따른 발광소자(미도시)는 발광소자(미도시)의 측면으로 연장된 전극(미도시)를 가져서, 동작전압이 개선되고 발광 효율이 향상되어 발광소자 패키지(622), 및 백라이트 유닛(670)의 광도가 향상될 수 있다.
반사 시트(624)는 발광소자 패키지(622)에서 발생한 빛을 액정표시패널(610)이 위치한 방향으로 반사시켜 빛의 이용 효율을 향상시킨다.
한편, 발광소자 모듈(623)에서 발생한 빛은 확산판(640)에 입사하며, 확산판(640)의 상부에는 광학 필름(660)이 배치된다. 광학 필름(660)은 확산 필름(666), 프리즘필름(650) 및 보호필름(664)를 포함하여 구성될 수 있다.
한편, 실시예에 따른 발광소자는 상기한 바와 같이 설명된 실시예들의 구성과 방법이 한정되게 적용될 수 있는 것이 아니라, 상기 실시예들은 다양한 변형이 이루어질 수 있도록 각 실시예들의 전부 또는 일부가 선택적으로 조합되어 구성될 수도 있다.
또한, 이상에서는 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.
100 : 발광소자 110 : 지지 기판
120 : 전도층 130 : 제1 전극
140 : 제1 반도체층 150 : 활성층
160 : 제2 반도체층 161: 제1 층
162 : 제2 층 170 : 발광 구조물
180 : 광 추출 구조 190 : 패시베이션

Claims (7)

  1. 지지 기판;
    상기 지지 기판상에 형성된 제1 전극층;
    상기 제1 전극층 상에 형성되며 제1 반도체층, 제2 반도체층 및 상기 제1 반도체층과 상기 제2 반도체층 사이에 배치되는 활성층을 포함한 발광 구조물;
    상기 제2 반도체층 상에 형성된 요철부;를 포함하고,
    상기 제2 반도체층은 적어도 하나의 제1 층 및 제2 층을 포함하며,
    상기 제1 층은 도펀트가 도핑된 도핑층이며,
    상기 제2 층은 도펀트가 도핑되지 않은 언도프드 층인 발광소자.
  2. 제1항에 있어서,
    상기 제1 층 및 상기 제2 층은,
    교대로 반복 적층된 발광소자.
  3. 제1항에 있어서,
    상기 요철부의 깊이는,
    상기 제2 반도체층의 두께보다 작은 발광소자.
  4. 제1항에 있어서,
    상기 제2 층의 두께는,
    100 nm 내지 150 nm 인 발광소자.
  5. 제1항에 있어서,
    상기 도펀트는 규소(Si), 게르마늄(Ge), 주석(Sn), 납(Pb) 중 적어도 하나를 포함하는 발광소자.
  6. 제1항에 있어서,
    상기 제1 층의 두께는,
    400 nm 내지 3000 nm 인 발광소자.
  7. 제1항에 있어서,
    상기 제2 층은,
    상기 요철부의 깊이를 제한하는 에칭 스탑층인 발광소자.
KR1020110039015A 2011-04-26 2011-04-26 발광소자 KR20120121188A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110039015A KR20120121188A (ko) 2011-04-26 2011-04-26 발광소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110039015A KR20120121188A (ko) 2011-04-26 2011-04-26 발광소자

Publications (1)

Publication Number Publication Date
KR20120121188A true KR20120121188A (ko) 2012-11-05

Family

ID=47507679

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110039015A KR20120121188A (ko) 2011-04-26 2011-04-26 발광소자

Country Status (1)

Country Link
KR (1) KR20120121188A (ko)

Similar Documents

Publication Publication Date Title
US8766302B2 (en) Light emitting device
JP6320769B2 (ja) 発光素子
KR20120089897A (ko) 발광소자, 발광소자 패키지 및 조명 시스템
KR20130067821A (ko) 발광소자
JP6385680B2 (ja) 発光素子
EP2405496A2 (en) Light emitting device with an N-face between two n-type semiconductor layers
KR20120051970A (ko) 발광 소자
KR20120130495A (ko) 반도체 지지부재
KR20120133836A (ko) 발광소자
KR102035180B1 (ko) 발광소자
KR102075119B1 (ko) 발광소자
KR101863732B1 (ko) 발광소자
KR101807105B1 (ko) 발광소자
KR101838519B1 (ko) 발광소자
KR102075132B1 (ko) 발광소자
KR20130067441A (ko) 발광소자
EP2605293B1 (en) Light emitting device
KR101722632B1 (ko) 발광소자패키지
KR101843731B1 (ko) 발광소자
KR102008304B1 (ko) 발광 소자 및 그를 포함하는 발광소자 패키지
KR20150015983A (ko) 발광소자
KR20120121188A (ko) 발광소자
KR102042444B1 (ko) 발광소자
KR102042236B1 (ko) 발광 소자 및 그를 포함하는 발광소자 패키지
KR20130070283A (ko) 발광 소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application