KR20120051970A - 발광 소자 - Google Patents

발광 소자 Download PDF

Info

Publication number
KR20120051970A
KR20120051970A KR1020100113367A KR20100113367A KR20120051970A KR 20120051970 A KR20120051970 A KR 20120051970A KR 1020100113367 A KR1020100113367 A KR 1020100113367A KR 20100113367 A KR20100113367 A KR 20100113367A KR 20120051970 A KR20120051970 A KR 20120051970A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
semiconductor layer
emitting device
channel
Prior art date
Application number
KR1020100113367A
Other languages
English (en)
Other versions
KR101864195B1 (ko
Inventor
정환희
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100113367A priority Critical patent/KR101864195B1/ko
Publication of KR20120051970A publication Critical patent/KR20120051970A/ko
Application granted granted Critical
Publication of KR101864195B1 publication Critical patent/KR101864195B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials

Abstract

실시예는 발광소자에 관한 것이다. 실시예에 따른 발광소자는, 지지기판과, 지지기판 상에 위치하는 채널층과, 채널층 상의 제1 영역에 위치하는 전극층과, 전극층상에 위치하는 제1 반도체층, 활성층 및 제2 반도체층을 포함하는 발광 구조물과, 제1 영역을 제외한 제2 영역에 위치하는 발광 구조물과 채널층 사이에 위치하는 제1 보호층과, 제1 보호층과 연결되어 제2 반도체층을 관통하는 제2 보호층을 포함하며, 발광 구조물은 양측면에 상기 제1 반도체층에서 상기 제2 반도체층의 내측까지 단차부를 구비하고, 채널층은, 상기 단차부를 포함한 발광 구조물의 양측면에 위치하는 것을 특징으로 한다. 이에 의해, 접착력(Adhesion)이 좋은 금속 채널층을 구비하면서도 반도체층간의 쇼트를 방지할 수 있어 발광소자의 성능을 향상 시킬 수 있다.

Description

발광 소자{Light emitting device}
실시예는 발광소자에 관한 것이다.
LED(Light Emitting Diode:발광 소자)는 화합물 반도체의 특성을 이용해 전기 신호를 적외선, 가시광선 또는 빛의 형태로 변환시키는 소자로, 가정용 가전제품, 리모콘, 전광판, 표시기, 각종 자동화 기기 등에 사용되고 있으며, 점차 사용영역이 넓어지고 있는 추세이다.
실시예는, 전극층 등과의 접착력(Adhesion)을 향상시킬 수 있는 금속으로 구성된 채널층을 구비하며, 채널층을 통한 반도체층간의 쇼트를 방지할 수 있는 발광 소자를 제공할 수 있다.
본 발명의 실시예에 따른 발광소자는, 지지기판과, 지지기판 상에 위치하는 채널층과, 채널층 상의 제1 영역에 위치하는 전극층과, 전극층 상에 위치하는 제1 반도체층, 활성층 및 제2 반도체층을 포함하는 발광 구조물과, 제1 영역을 제외한 제2 영역에 위치하는 발광구조물과 채널층 사이에 위치하는 제1 보호층과, 제1 보호층과 연결되어 제2 반도체층을 관통하는 제2 보호층을 포함하며, 발광구조물은 양측면에 상기 제1 반도체층에서 상기 제2 반도체층의 내측까지 단차부를 구비하고, 채널층은, 상기 단차부를 포함한 상기 발광구조물의 양측면에 위치하는 것을 특징으로 한다.
실시예에 따르면, 반도체층 외측면의 보호층을 제거할 수 있고, 활성층 측면을 채널층으로 외부와 차단함으로써 수분의 침투를 방지하여, 발광 소자의 성능을 개선시킬 수 있다.
금속으로 이루어지며, n형 반도체층과 p형 반도체층 모두에 맞닿는 채널층과 반도체층 사이의 절연물질로 이루어진 보호층을 구비하여, 쇼트를 방지할 수 있다. 보호층을 n형 반도체층 상부까지 연결하여, 채널층을 n형 반도체층과 전기적으로 차단함으로써, 금속으로 이루어진 채널층으로 인한 n형 반도체층 및 p형 반도체층의 쇼트를 방지할 수 있다.
반도체층과 및 지지기판과의 접착력이 좋고, 접촉면적이 넓은 금속 채널층을 구비하여 발광 소자의 성능을 향상시킬 수 있다.
도 1 내지 도 2은 실시예에 따른 발광소자의 구조를 도시한 단면도이다.
도 3 내지 도 7은, 도 1 및 도 2의 발광소자 제조방법을 도시한 도이다.
도 8은 실시예에 따른 발광소자패키지의 단면을 도시한 단면도이다.
도 9a는 실시예에 따른 조명장치를 도시한 사시도이며, 도 9b는 도 9a의 조명장치의 A-A' 단면을 도시한 단면도이다.
도 10는 실시예에 따른 액정표시장치의 분해 사시도이다.
도 11은 실시예에 따른 액정표시장치의 분해 사시도이다.
실시예에 대한 설명에서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴이나 타 구조물의 "위(on)"에, "아래(under)"에, 상측(upper)에, 또는 하측(lower)에 형성되는 것으로 기재되는 경우에 있어, "위(on)", "아래(under)", 상측(upper), 및 하측(lower)은 "직접(directly)" 또는 "다른 층, 또는 구조물을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다.
도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장, 생략되거나 또는 개략적으로 도시되었다. 또한 구성요소의 크기는 실제 크기를 전적으로 반영하는 것은 아니다.
비록 제1, 제2 등의 용어가 여러 가지 요소들, 성분들, 영역들, 층들 및/또는 지역들을 설명하기 위해 사용될 수 있지만, 이러한 요소들. 성분들. 영역들. 층들 및/또는 지역들은 이러한 용어에 의해 한정되어서는 안된다는 것을 이해할 것이다.
도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장, 생략되거나 또는 개략적으로 도시되었다. 또한 구성요소의 크기는 실제 크기를 전적으로 반영하는 것은 아니다.
이하에서는, 실시예를 첨부된 도 1 내지 도 11을 참조하여 보다 상세하게 설명한다.
도 1 내지 도 2는 실시예에 따른 발광소자의 구조를 도시한 단면도이다.
도 1 및 도 2을 참조하면, 발광소자(100)는 지지기판(110), 지지기판(110)상에 위치하는 결합층(112), 결합층(112) 상에 위치하는 채널층(140), 채널층상의 일부에 위치하는 전극층(120), 지지기판(110) 및 전극층(120)상에 순차적으로 위치하는 제1 반도체층(153), 활성층(152) 및 제2 반도체층(151)을 포함하는 발광 구조물(150), 제 2 반도체층(151)의 일면상에 위치하는 전극패드(160), 후술할 성장기판과 제2 반도체층(151)사이에 위치하는 버퍼층(157), 채널층(140) 및 제 1 반도체층(153)사이의 일부분에 위치하는 전류제한층(180) 및 발광구조물(150)과 채널층(140)사이에 위치하는 제1 보호층(190), 버퍼층(157)과 제1 보호층(190)을 연결하는 제2 보호층(195)을 포함할 수 있다. 한편, 전극층(120)은 세부적으로 결합층(112)상의 일부분에 위치하는 반사층(122)과, 반사층(122)상에 위치하는 오믹층(124)을 포함할 수 있다.
도 1에 도시한 바와 같이, 발광구조물(150)은 양측면의 일부분이 식각으로 인하여 계단 형태를 갖는 단차부(155)를 구비할 수 있다. 단차부(155)의 형태는 도면에 한정되지 않으며, 단측에서 볼 때 지지기판(110)의 평평한 상부면과 수직을 이루어 배치될 수 있고, 또한 수직으로 식각되지 않고, 소정의 기울기를 갖도록 식각되어 채널층(140)과 접합면의 각도가 90°이외의 값을 갖게 될 수 있다.
즉, 채널층(140)과 발광 구조물(150)의 접합면이 이루는 각도는, 발광 구조물(150)의 식각방향에 따라 형성되는 단차부(155)의 형태에 따라 다양하게 구현될 수 있다.
즉, 단차부(155)는 제2 영역(116)의 발광구조물(150)의 양측면에 제1 반도체층(153)부터 활성층(152), 및 제2 반도체층(151)의 내부의 일부분까지 식각되어 형성된다. 또한, 채널층(140)과 단차부(155) 사이에 제1 보호층(190)이 배치되어 반도체층 간의 쇼트를 방지할 수 있다.
지지기판(110)은 열전도성이 우수한 물질을 이용하여 형성할 수 있으며, 또한 전도성 물질로 형성할 수 있는데, 금속 물질 또는 전도성 세라믹을 이용하여 형성할 수 있다. 지지기판(110)은 단일층으로 형성될 수 있고, 이중 또는 그 이상의 다중 구조로 형성될 수 있다.
지지기판(110)은 금속, 예를 들어, Au, Ni, W, Mo, Cu, Al, Ta, Ag, Pt, Cr중에서 선택된 어느 하나로 형성하거나 둘 이상의 합금으로 형성할 수 있으며, 서로 다른 둘 이상의 물질을 적층하여 형성할 수 있다. 또한, 지지기판(110)은 Si, Ge, GaAs, ZnO, SiC, SiGe, GaN, Ga2O3 와 같은 캐리어 웨이퍼로 형성될 수 있다.
이와 같은 지지기판(110)의 두께는 30~200μm로 형성하는 것이 바람직하며, 발광소자(100)에서 발생하는 열의 방출을 용이하게 하여 발광소자(100)의 열적 안정성을 향상시킬 수 있다.
결합층(112)은, 채널층(140)에 지지기판(110)이 잘 붙을 수 있도록 적층되며, 결합층(112)은 인듐(In), 주석(Sn), 은(Ag), 니오브(Nb), 니켈(Ni), 금(Au), 구리(Cu)중 적어도 하나 또는 이들의 합금으로 이루어질 수 있다.
실시예에 따른 전극층(120)은 채널층(140) 상부의 제 1영역(114)의 전부또는 일부에 위치할 수 있다. 전극층(120)은, 반사층(122)과 반사층(122) 상에 위치하는 오믹층(124)을 포함할 수 있다.
반사층(122)은, 은(Ag), 알루미늄(Al), 납(Pb), 로듐(Rh)중 적어도 하나 또는 이들의 합금으로 이루어져, 지지기판(110) 쪽으로 이동하는 빛을 반사시킨다. 따라서, 발광 구조물(150)을 통해 발광하는 발광 소자(100)의 발광 효율을 증가시킬 수 있다.
오믹층(124)은 예컨대, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO, Pt, Ni, Au, Rh, Pd, In, Sn, Ag 중 적어도 하나를 포함할 수 있다.
이때, 반사층(122) 및 오믹층(124)과 채널층(140)은 접하게 형성될 수 있다. 채널층(140)은 금속물질 및 절연물질 중 적어도 하나를 포함할 수 있으며, 상기 금속물질인 경우에는 오믹층(124)을 이루는 물질보다 전기 전도성이 낮은 물질을 사용하여, 오믹층(124)에 인가되는 전원이 채널층(140)으로 인가되지 않도록 할 수 있다.
채널층(140)은 티탄(Ti), 니켈(Ni), 백금(Pt), 납(Pb), 로듐(Rh), 이리듐(Ir), 텅스텐(W), 철(Fe), 몰리브덴(Mo), 바나듐(V) 중 적어도 하나를 포함할 수 있다. 또는 산화알루미늄(Al2O3), 산화실리콘(SiO2), 질화실리콘(Si3N4) 및 산화티탄(TiOx), 산화인듐주석(ITO, Indium Tin Oxide), 알루미늄산화아연(AZO, aluminum zinc oxide), 인듐 아연 산화물(IZO, Indium Zinc Oxide), 규소화합물 중 적어도 하나를 포함할 수 있다.
이때, 채널층(140)은 금속물질 또는 절연물질을 모두 포함하여 복수 층을 이룰 수 있다.
실시예에 따른 발광소자(100)는, 금속물질로 이루어진 채널층(140)을 구비한다. 절연물질 대신 금속으로 된 채널층(140)을 구비함으로써, 반도체층과의 접착력(Adhesion)을 향상 시킬 수 있다. 다만, 이 경우 채널층(140)과 반도체층간의 절연을 위하여 금속과 반도체의 접합 시 도핑 농도를 변경하여 반도체의 일함수를 조절함으로써 쇼트키 장벽을 높혀 절연효과를 구현할 수 있다. 또한, 제 1 반도체층(153)과 제2 반도체층(151)의 쇼트를 방지하기 위하여, 제2 보호층(195)을 구비할 수 있다.
채널층(140)은 결합층(112)내부의 물질이 오믹층(124) 및 반사층(122)으로 확산되는 것을 방지할 수 있다.
한편, 실시예에 따른 채널층(140)은 발광 구조물(150)과 지지기판(110)사이와 상기 전극층(120)과 지지기판(110)사이에 위치할 수 있다. 물론, 지지기판(110)과 발광 구조물(150)의 결합을 위한 결합층(112)이 사이에 추가로 구비될 수 있다. 제1 영역(114)을 제외한 제2 영역(116)에 위치하는 발광 구조물(150)과 제2 영역(116)에 위치하는 채널층(140)사이의 일부분에는 제1 보호층(190)이 위치할 수 있다. 단차부(155) 중 채널층(140)과의 사이에 제1 보호층(190)이 위치할 수 있다. 제2 영역(116)에 위치하는 채널층(140) 중 제1 보호층(190)과 접하는 채널층(140) 이외의 채널층(140)은 제2 반도체층(151)과 접하여 위치할 수 있다. 제1 보호층(190)이 제2 영역(116)에 위치하는 발광 구조물(150)과 제2 영역(116)에 위치하는 채널층(140)사이의 전체면에 확장되어 위치하는 경우, 채널층(140)은 제2 반도체층(151)과 접하지 않을 수도 있다.
이러한 채널층(140)은 전극층(120)과 일부 중첩되어 형성되며, 결합층(112)상에 반사층(122)하부 전체에 걸쳐 형성될 수도 있다.
다시 말하면, 채널층(140)은 금속물질로 이루어질수 있으며, 금속물질로 이루어짐에 따라 접착력(adhesion)이 좋아지고, 전류제한층(180)(CBL:Current Blocking Layer)의 기능이 향상되는 효과가 있다. 전류제한층(180)은 상부전극과 수직 하부에 위치할 수 있다.
또한, 채널층(140)은 결합층(112)내부의 물질이 오믹층(124) 및 반사층(122)으로 확산되는 것을 방지할 수 있다.
기존 수직형 발광소자의 경우, 외부에 발광 구조물(150)이 노출되어 있고, 이 때 활성층(152)측면이 노출되어 습기가 침투하여 발광소자의 효율을 감소시키는 문제점이 있었다.
실시예에 따른 채널층(140)은 제1 보호층(190)을 사이에 두고, 발광 구조물(150)하부의 측면에 위치한다. 따라서, 채널층(140)은 활성층(152)에 수분이 침투하는 현상을 방지할 수 있다. 또한, 기존에 채널층(140)의 상부로부터 발광 구조물(150)의 측면을 둘러싸고, 제2 반도체층(151)의 상부의 일부분까지 형성하였던 패시베이션막(passivation)을 형성하지 않아도 되는 장점이 있다.
또한, 반사층(122) 및 오믹층(124)의 외주부 측면부터 제1 보호층(190)이 배치될 수 있다. 제1 보호층(190)은, 절연체로 구성되어 금속 채널층(140)으로 인해 발생할 수 있는 제1 반도체층(153)과 제2 반도체층(151)의 쇼트를 방지할 수 있다.
제2 보호층(195)은, 제2 반도체층(151)에 홀을 생성하여 제1 보호층(190)을 구성하는 물질을 채움으로써, 채널층(140)부분과 제2 반도체층(151)부분을 전기적으로 격리시킬 수 있다.
한편, 제2 보호층(195)을 형성할 때 채널층(140)을 구성하는 금속물질이 유입되어 전기적으로 채널층(140)과 제2 반도체층(151)의 쇼트가 발생할 수 있다. 이러한 경우를 감안하여, 채널층(140)과 제2 반도체층(151)의 전기적인 격리를 위하여, 제2 보호층(195)이 제2 반도체층(151)과 맞닿는 부분, 즉 제2 보호층의 외곽부(197)에 절연물질이 배치될 수 있다. 결과적으로, 제2 보호층(195)의 제조공정시 금속 채널층(140)을 구성하는 물질의 유입에 따른 쇼트방지효과가 사라지는 것을 방지하기 위하여, 제2 보호층(195)의 외곽부(197)는 절연물질로 이루어질 수 있다. 즉, 제2 보호층(195)은 제1 보호층(190)부터 제2 반도체층(151)을 관통하여 형성된 홀에 절연물질로 이루어진 외곽부(197)와, 중심부분에 채널층(140)을 구성하는 물질과 동일한 금속의 금속부(199)를 구비할 수 있다. 확실하게 제2 반도체층(151)과 채널층(140)의 쇼트를 방지할 수 있도록 제2 보호층(195) 전체가 절연물질로 이루어짐이 바람직하다.
제1 보호층(190) 및 제2 보호층(195) 혹은 제2 보호층(195)내부의 외곽부(197)는 산화 실리콘(SiO2), 질화 실리콘(Si3N4), 산화 티탄(TiOx), 산화알루미늄(Al2O3) 등의 절연성 물질을 이용하여 형성할 수 있다. 제1 보호층(190)은, 전극층(120)의 외주부 측면에서 발광 구조물(150)의 단차부(155)와, 채널층(140)과 제2 반도체층(151)사이의 일부분에 위치할 수 있다. 제1 보호층(190)은 전극층(120) 중 반사층(122)의 측면과 이격되어 배치될 수 있다.
제2 영역(116)에 위치하는 채널층(140)중에서 보호층(190)이 위치하지 않아 제2 반도체층(151)과 접하는 채널층(140) 부분은 제2 보호층(195)을 구비함으로써 제1 반도체층(153)과 제2 반도체층(151)이 쇼트되는 현상을 방지할 수 있다.
즉, 제2 보호층(195)을 구비함에 따라, 채널층(140)을 구성하는 금속물질의 일함수에 무관하게, 제1 반도체층(153)과 제2 반도체층(151)의 쇼트를 방지할 수 있다.
발광 구조물(150)은 오믹층(130) 및 채널층(140)에 접하며, 제1 반도체층(153), 활성층(152) 및 제2 반도체층(151)을 포함할 수 있고, 제1 반도체층(153)과 제2 반도체층(151) 사이에 활성층(152)이 개재된 구성으로 이루어질 수 있다.
제1 반도체층(153)은 p형 반도체층으로 구현되어, 활성층(152)에 정공을 주입할 수 있다. 예를 들어, p형 반도체층은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.
제1 반도체층(153)의 위에는 활성층(152)이 형성될 수 있다. 활성층(152)은 전자와 정공이 재결합되는 영역으로, 전자와 정공이 재결합함에 따라 낮은 에너지 준위로 천이하며, 그에 상응하는 파장을 가지는 빛을 생성할 수 있다.
활성층(152)은 예를 들어, InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체 재료를 포함하여 형성할 수 있으며, 단일 양자 우물 구조 또는 다중 양자 우물 구조(MQW : Multi Quantum Well)로 형성될 수 있다.
따라서, 더 많은 전자가 양자우물의 낮은 에너지 준위로 모이게 되며, 그 결과 전자와 정공의 재결합 확률이 증가 되어 발광효과가 향상될 수 있다. 또한, 양자선(Quantum wire)구조 또는 양자점(Quantum dot)구조를 포함할 수도 있다.
활성층(152) 위에는 제2 반도체층(151)이 형성될 수 있다. 또한 제2 반도체층(151)의 위에는 제3 반도체층(미도시)을 형성할 수도 있다. 여기서 제3 반도체층은 n형 또는 p형 반도체층으로 구현될 수 있다.
제2 반도체층(151)은, 활성층(152)에 전자를 제공할 수 있으며, 제2 반도체층(151)은 n형 반도체층으로만 형성되거나, n형 반도체층 아래에 언도프드 반도체층(미도시)을 더 포함할 수 있으나, 이에 대해 한정하지는 않는다.
예를 들어, n형 반도체층은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, Si, Ge, Sn 등의 n형 도펀트가 도핑될 수 있다.
언도프드 반도체층(미도시)은 n형 반도체층의 결정성 향상을 위해 형성되는 층으로, n형 도펀트가 도핑되지 않아 n형 반도체층에 비해 낮은 전기전도성을 갖는 것을 제외하고는 n형 반도체층과 같다.
예컨대, 1500℃의 성장온도에서 버퍼층(157) 상에 NH3와 트리메탈갈륨(TMGa)을 공급하여, 소정 두께로 도펀트를 포함하지 않은 언도프드 반도체층이 형성된다.
제2 반도체층(151)은 NH3, TMGa, Si와 같은 n형 도펀트를 포함한 사일렌(SiH4) 가스를 공급하여 형성할 수 있으며, 다층막으로 형성할 수 있고, 클래드층이 더 포함될 수 있다.
한편, 제2 반도체층(151) 상부에는 니켈(Ni) 등으로 전극패드(160)가 형성될 수 있고, 제2 반도체층(151)의 표면 일부 영역 또는 전체 영역에 대해 소정의 식각 방법으로 광 추출효율을 향상시키기 위한 요철(158)을 형성해 줄 수 있다. 요철(158)이 형성되는 형태는 도 1에 도시한 형태로 한정되지 않으며, 소정의 식각방법을 이용하여, 요철(158)을 형성할 수 있다.
한편, 형성되는 전극패드(160)는 전류제한층(180)(CBL:Current Blocking Layer)의 위치에 대응하는 것이 바람직하다. 즉, 전류제한층(180)이 전극패드(160)의 위치에 대응하도록 형성됨으로써, 전극패드(160)를 통해 제공되는 전자가 전극패드(160)의 하부에만 밀집되는 군집현상을 방지할 수 있다.
즉, 전극패드(160)의 위치에 적어도 일부분이 대응하도록 발광 구조물(150)의 타면에는 전류제한층(180)이 형성될 수 있다. 또한, 전극층(120)에는 전류제한층(180)의 적어도 일부분과 대응하도록 홈이 형성될 수 있다.
전류제한층(180)은 예를 들어 제2 반도체층(151)이 n형 반도체층으로 구현되는 경우, 전극패드(160)를 통해 제공되는 전자가 전극패드(160)의 하부에만 밀집되는 전류군집현상을 방지할 수 있다.
이러한 전류제한층(180)은 이산화규소(SiO2) 및 산화알루미늄(Al2O3)을 포함하는 적어도 2개의 층으로 형성될 수 있다. 전류제한층(180)은 전류가 흐르지 않는 이산화규소(SiO2)로 구성될 수 있으나, 이에 한정하지 않으며 쇼트키 접합의 효과를 이용하여 소정의 금속으로도 구성될 수 있다.
한편, 발광소자의 광효율인 외부양자효율은 내부양자효율과 광추출효율의 곱에 의해 결정되므로, 광추출효율을 높이기 위해, 표면 요철형성(Surface Texturing), 플립칩(Flip-Chip)구조, 광결정(Photo-Crystal), 반사방지막(Anti-reflection layer)등을 사용할 수 있다.
한편, 상술한 제1 반도체층(153), 활성층(152) 및 제2 반도체층(151)은 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy), 스퍼터링(Sputtering) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지 않는다.
또한, 상술한 바와는 달리 실시예에서 제1 반도체층(153)이 n형 반도체층으로 구현되고, 제2 반도체층(151)이 p형 반도체층으로 구현될 수 있으며, 이에 한정하지 않는다.
후술할 성장 기판과 제2 반도체층(151)간의 격자 부정합을 완화하고 반도체층들이 용이하게 성장될 수 있도록 버퍼층(157)을 형성할 수 있다.
버퍼층(157)은 하부 물질과의 접착력이 우수한 금속 물질을 이용하여 형성하며, 버퍼층(157)으로 이용되는 접착력이 우수한 금속 물질로는 인듐(In), 주석(Sn), 은(Ag), 니오브(Nb), 니켈(Ni), 알루미늄(Au), 구리(Cu) 중 적어도 하나이며, 3족과 5족 원소가 결합된 형태일 수 있다. 또한, 버퍼층(157)은 AlN, GaN를 포함하여 AlInN/GaN 적층 구조, InxGa1 -xN/GaN 적층 구조, AlxInyGa1 -x- yN/InxGa1 - xN/GaN의 적층 구조 등의 구조로 형성될 수 있다.
실시예에 따르면, 버퍼층(157)은 언도프드 GaN, 로우도프드 GaN(Low-Doped GaN)로 이루어질 수 있다. 예컨대, 1500℃의 성장온도에서 NH3와 트리메탈 갈륨(TMGa)을 공급하여, 소정 두께로 도펀트를 포함하지 않은 언도프드 반도체층이 형성된다.
성장 기판을 제거하면서 발광 구조물(150)의 위에 배치된 버퍼층(157)을 제거해 줄 수 있다. 이때 버퍼층(157)은 건식 또는 습식 식각 방법, 또는 연마 공정을 통해 제거할 수 있다. 이 때, 제2 보호층(195)이 위치한 제2 반도체층(151)상의 버퍼층(157)은, 채널층(140)과 반도체층의 절연을 통해 반도체층간의 쇼트를 방지하기 위하여, 식각하지 않는다.
제 2 반도체층(151)중에 요철(158)이 형성되는 부분은 버퍼층(157)이 건식 또는 습식 식각 방법으로 제거된 부분일 수 있다.
도 3 내지 도 7은 도 1 및 도 2에서 도시한 발광 소자의 제조방법을 도시한 도이다.
도 3을 참조하면, 성장 기판(101) 상에 발광 구조물(150)을 형성한다.
성장 기판(101)은 사파이어(Al2O3) 기판, GaN, SiC, ZnO, Si, GaP, InP, 그리고 GaAs 등으로 이루어진 군에서 선택될 수 있으며, 도시하지는 않았으나, 성장 기판(101) 상에는 성장 기판(101)과 제2 반도체층(151)간의 격자 부정합을 완화하고 반도체층들이 용이하게 성장될 수 있도록 버퍼층(157)을 형성할 수 있다. 버퍼층(157), 발광 구조물(150)을 성장 기판(101)위에 형성하며, 이는 상술한 바와 동일하므로 자세한 설명은 생략한다.
발광 구조물(150)중 제1 반도체층(153)상에는 오믹층(124) 및 반사층(122)을 동시에 형성하는 것으로 도시하였으나, 이에 한정을 두지 않는다.
즉, 오믹층(124)과 반사층(122)은 스퍼터링 등의 방법으로 연속적으로 동시 소성하여 형성할 수 있다.
오믹층(124)과 반사층(122)의 외곽부 영역에 대해 에칭을 수행하게 된다. 메사 에칭은 드라이 에칭(Dry etching)에 의할 수 있으며, 오믹층(124)과 반사층(122)이 동시에 에칭되므로 오믹층(124)과 반사층(122)은 동일한 폭을 가지고 형성될 수 있다.
또한, 반사층(122)이 오믹층(124) 보다 넓은 면적을 가질 수 있으며, 반사층(120)의 반사 특성을 극대화할 수 있게 하여, 발광소자(100)의 외부 발광효율을 개선시켜 줄 수 있다.
또한, 오믹층(124)과 반사층(122)의 메사에칭에 의해, 반사층(122)과 채널층(140)은 수직적으로 일부 중첩되거나, 중첩되지 않을 수 있으며 이에 한정을 두지 않는다.
이와 같이, 오믹층(124)과 반사층(122)을 동시에 소성하여 형성하면, 오믹층(124)과 반사층(122)의 접착력이 향상될 수 있다.
이어서 도 4와 같이, 발광 구조물(150)의 제1 반도체층(153)에서부터 제 2 반도체층(151)의 내측까지 양측면을 식각하여 단차부(155)를 형성한다.
이어서 도 5와 같이, 단차부(155)에는 제1 보호층(190)을 성장시킬 수 있다. 제1 보호층(190)은, 채널층(140)과 발광 구조물(150)사이에 형성될 수 있다. 제1 보호층(190)을 구비하여, 채널층(140)에 연결된 반도체층간의 쇼트를 방지할 수 있다. 도 6을 참조하면, 제1 보호층(190)과 접하는 제2 반도체층(151)에 홀을 형성하여, 제1 보호층(190)과 연결된 제2 보호층(195)을 형성할 수 있다.
제2 보호층(195)은, 제1 보호층(190)에 연결되어 버퍼층(157)까지 형성된다. 이로써, 금속 채널층(140)을 배치함에도 반도체층간의 쇼트를 방지할 수 있다.
제1 보호층(190)과 제2 보호층(195)을 형성한 후, 제1 반도체층(153)과 에칭한 반사층(122), 오믹층(124)상에 스퍼터링 등의 방법을 이용하여 채널층(140)을 형성할 수 있으며, 이외의 다른 방법에 따라 형성될 수 있을 것이다.
이어서, 결합층(112)을 형성한 후, 지지기판(110)을 형성할 수 있다. 지지기판(110)은 결합층(112)에 의해 채널층(140)에 접착될 수 있다. 지지기판(110)이 형성되면, 도 7과 같이 지지기판(110)을 베이스로 위치시킨 후, 상술한 성장 기판(101)을 제거하게 된다.
성장 기판(101)은 물리적 또는/및 화학적 방법으로 제거할 수 있으며, 물리적 방법은 일 예로 LLO(laser lift off) 방식으로 제거할 수 있다.
성장 기판(101)의 분리과정은 레이저를 이용하여 수행된다. 일 예로 레이저 리프트 오프(Laser Lift-Off:LLO)과정은, 사파이어 기판을 통해 사파이어 기판과 발광 구조물 사이의 계면에 248nm의 파장을 갖는 KrF 엑시머 레이저 빔 또는 193nm의 파장을 갖는 ArF 엑시머 레이저 빔을 조사한다.
이러한 파장의 빛은 사파이어 기판에 의해서는 흡수되지 않지만, 발광구조물(150)의 질화갈륨(GaN)계열 반도체층에는 흡수되기 때문에, 사파이어 기판을 통과한 레이저 빔은 질화갈륨(GaN)계열 반도체층에 흡수되어 질화갈륨(GaN)계열 반도체층을 급속히 가열 한다. 가열된 질화갈륨(GaN)계열 반도체층은 융해된 후, 고압 및 고온의 표면 플라즈마(Surface Plasma)를 발생시키기 시작한다. 플라즈마 발생 현상은 사파이어 기판과 질화갈륨(GaN)계열 반도체층 사이의 계면에서만 국한되어 나타난다.
이 후, 질화갈륨(GaN)계열 반도체층이 융해되어 발생한 플라즈마는, 그 주변으로 급속히 팽창하게 되어, 사파이어 기판과 질화갈륨(GaN)계열 반도체층에 대하여 서로 반대방향으로 물리적 힘을 가하는 작용을 하게 된다. 이러한 과정을 통해 기판과 질화갈륨(GaN)계열의 반도체층이 분리된다.
이어 발광구조물(150)의 외곽부 영역에 대해 에칭을 수행한다. 발광구조물(150)의 메사 에칭에 의해 활성층(152)의 폭보다 채널층(140)의 폭이 더 넓게 형성될 수 있다. 또한, 성장 기판(101)의 제거 후, 발광구조물(150)의 상부에 배치된 버퍼층(157)을 제거해 줄 수 있다. 이 때, 제2 보호층(195)이 형성된 제2 반도체층(151)상부의 버퍼층(157)을 제외하고, 건식 또는 습식 식각 방법 또는 연마 공정을 통해 식각할 수 있다.
한편, 제2 반도체층(151)의 표면 일부 영역 또는 전체 영역에 대해 소정의 식각 방법으로 요철(158)을 형성해 줄 수 있으며, 이러한 제2 반도체층(151)의 표면의 일부분에 전극패드(160)를 형성해 준다.
요철(158)이 형성되는 형태는 도 6에 도시한 형태로 한정되지 않는다.
도 8은 실시예에 따른 발광소자를 포함하는 발광소자 패키지의 단면을 도시한 단면도이다.
도 8을 참조하면, 실시예에 따른 발광소자 패키지(200)는 캐비티가 형성된 몸체(210), 몸체(210)의 바닥면에 실장된 광원부(220) 및 캐비티에 충진되는 수지층(230)를 포함할 수 있고, 수지층(230)은 형광체(240)를 포함할 수 있다.
몸체(210)는 폴리프탈아미드(PPA:Polyphthalamide)와 같은 수지 재질, 실리콘(Si), 알루미늄(Al), 알루미늄 나이트라이드(AlN), 액정폴리머(PSG, Photo Sensitive Glass), 폴리아미드9T(PA9T), 신지오택틱폴리스티렌(SPS), 금속 재질, 사파이어(Al2O3), 베릴륨 옥사이드(BeO), 인쇄회로기판(PCB, Printed Circuit Board), 세라믹 중 적어도 하나로 형성될 수 있다. 몸체(210)는 사출 성형, 에칭 공정 등에 의해 형성될 수 있으나 이에 대해 한정하지는 않는다.
몸체(210)의 내측면은 경사면이 형성될 수 있다. 이러한 경사면의 각도에 따라 광원부(220)에서 방출되는 광의 반사각이 달라질 수 있으며, 이에 따라 외부로 방출되는 광의 지향각을 조절할 수 있다.
몸체(210)에 형성되는 캐비티를 위에서 바라본 형상은 원형, 사각형, 다각형, 타원형 등의 형상일 수 있으며, 특히 모서리가 곡선인 형상일 수도 있으나 이에 한정되는 것은 아니다.
광원부(220)는 몸체(210)의 바닥면에 실장되며, 일 예로 광원부(220)는 도 1에서 도시하고 설명한 발광소자일 수 있다. 발광소자는 예를 들어, 적색, 녹색, 청색, 백색 등의 빛을 방출하는 유색 발광 소자 또는 자외선을 방출하는 UV(Ultra Violet) 발광 소자일 수 있으나, 이에 대해 한정하지는 않는다. 또한, 발광소자는 한 개 이상 실장될 수 있다.
한편, 실시예에 따른 발광소자는 도 1에서 설명한 바와 같이, 발광구조물(150) 측면에 금속 채널층(140)을 구비하여 발광구조물(150)과의 접착력을 향상시키고, 활성층(152)으로의 수분침투를 방지할 수 있다.
한편, 몸체(210)는 제1 전극(252) 및 제2 전극(254)을 포함할 수 있다. 제1 전극(252) 및 제2 전극(254)은 광원부(220)와 전기적으로 연결되어 광원부(220)에 전원을 공급할 수 있다.
제1 전극(252) 및 제2 전극(254)은 서로 전기적으로 분리되며, 광원부(220)에서 발생된 빛을 반사시켜 광 효율을 증가시킬 수 있고, 또한 광원부(220)에서 발생된 열을 외부로 배출시킬 수 있다.
도 8에는 광원부(220)가 제2 전극(254) 상에 설치되고, 제1 전극(252)에는 와이어로 본딩된 것을 도시하나, 이에 한정되지 않으며, 광원부(220)와 제1 전극(252) 및 제2 전극(254)은 와이어 본딩 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다.
이러한 제1 전극(252) 및 제2 전극(254)은 금속 재질, 예를 들어, 티타늄(Ti), 구리(Cu), 니켈(Ni), 금(Au), 크롬(Cr), 탄탈늄(Ta), 백금(Pt), 주석(Sn), 은(Ag), 인(P), 알루미늄(Al), 인듐(In), 팔라듐(Pd), 코발트(Co), 실리콘(Si), 게르마늄(Ge), 하프늄(Hf), 루테늄(Ru), 철(Fe) 중에서 하나 이상의 물질 또는 합금을 포함할 수 있다. 또한, 제1 전극(252) 및 제2 전극(254)은 단층 또는 다층 구조를 가지도록 형성될 수 있으며, 이에 대해 한정하지는 않는다.
수지층(230)은 캐비티에 충진될 수 있으며, 형광체(240)를 포함할 수 있다. 수지층(230)은 투명한 실리콘, 에폭시, 및 기타 수지 재질로 형성될 수 있으며, 캐비티 내에 충진한 후, 이를 자외선 또는 열 경화하는 방식으로 형성될 수 있다.
형광체(240)는 광원부(220)에서 방출되는 광의 파장에 따라 종류가 선택되어 발광소자 패키지(200)가 백색광을 구현하도록 할 수 있다.
수지층(230)에 포함되어 있는 형광체(240)는 광원부(220)에서 방출되는 광의 파장에 따라 청색 발광 형광체, 청록색 발광 형광체, 녹색 발광 형광체, 황녹색 발광 형광체, 황색 발광 형광체, 황적색 발광 형광체, 오렌지색 발광 형광체, 및 적색 발광 형광체중 하나가 적용될 수 있다.
즉, 형광체(240)는 광원부(220)에서 방출되는 제1 빛을 가지는 광에 의해 여기 되어 제2 빛을 생성할 수 있다. 예를 들어, 광원부(220)가 청색 발광 다이오드이고 형광체(240)가 황색 형광체인 경우, 황색 형광체는 청색 빛에 의해 여기되어 황색 빛을 방출할 수 있으며, 청색 발광 다이오드에서 발생한 청색 빛 및 청색 빛에 의해 여기 되어 발생한 황색 빛이 혼색됨에 따라 발광소자 패키지(200)는 백색 빛을 제공할 수 있다.
이와 유사하게, 광원부(220)가 녹색 발광 다이오드인 경우는 magenta 형광체 또는 청색과 적색의 형광체(240)를 혼용하는 경우, 광원부(220)가 적색 발광 다이오드인 경우는 Cyan형광체 또는 청색과 녹색 형광체를 혼용하는 경우를 예로 들 수 있다.
이러한 형광체(240)는 YAG계, TAG계, 황화물계, 실리케이트계, 알루미네이트계, 질화물계, 카바이드계, 니트리도실리케이트계, 붕산염계, 불화물계, 인산염계 등의 공지된 것일 수 있다.
도 9a는 실시예에 따른 조명장치를 도시한 사시도이며, 도 9b는 도 9a의 조명장치의 A-A' 단면을 도시한 단면도이다.
이하에서는, 실시 예에 따른 조명장치(300)의 형상을 보다 상세히 설명하기 위해, 조명장치(300)의 길이방향(Z)과, 길이방향(Z)과 수직인 수평방향(Y), 그리고 길이방향(Z) 및 수평방향(Y)과 수직인 높이방향(X)으로 설명하기로 한다.
즉, 도 9b는 도 9a의 조명장치(300)를 길이방향(Z)과 높이방향(X)의 면으로 자르고, 수평방향(Y)으로 바라본 단면도이다.
도 9a 및 도 9b를 참조하면, 조명장치(300)는 몸체(310), 몸체(310)와 체결되는 커버(330) 및 몸체(310)의 양단에 위치하는 마감캡(350)을 포함할 수 있다.
몸체(310)의 하부면에는 발광소자모듈(340)이 체결되며, 몸체(310)는 발광 소자(344)에서 발생된 열이 몸체(310)의 상부면을 통해 외부로 방출할 수 있도록 전도성 및 열발산 효과가 우수한 금속재질로 형성될 수 있다.
발광소자 패키지(344)는 PCB기판(342) 상에 다색, 다열로 실장될 수 있어 어레이를 이룰 수 있으며, 동일한 간격으로 실장되거나 또는 필요에 따라 다양한 이격 거리를 가지고 실장될 수 있어 밝기 등을 조절할 수 있다. 이러한 PCB기판(342)으로는 MCPCB(Metal Core PCB) 또는 FR4 재질의 PCB 등을 사용할 수 있다.
한편, 발광소자 패키지(344)에 포함되는 발광소자는 도 1에서 설명한 바와 같이, 반도체층과의 접착력(Adhesion)이 좋은 금속채널층(140)을 구비하면서도 반도체층간의 쇼트를 방지할 수 있다.
커버(330)는 몸체(310)의 하부면을 감싸도록 원형의 형태로 형성될 수 있으나, 이에 한정되지 않음은 물론이다.
커버(330)는 내부의 발광소자모듈(340)을 외부의 이물질 등으로부터 보호한다. 또한, 커버(330)는 발광소자 패키지(344)에서 발생한 광의 눈부심을 방지하고, 외부로 광을 균일하게 방출할 수 있도록 확산입자를 포함할 수 있으며, 또한 커버(330)의 내면 및 외면 중 적어도 어느 한 면에는 프리즘 패턴 등이 형성될 수 있다. 또한 커버(330)의 내면 및 외면 중 적어도 어느 한 면에는 형광체가 도포될 수도 있다.
한편, 발광소자 패키지(344)에서 발생한 광은 커버(330)를 통해 외부로 방출되므로 커버(330)는 광투과율이 우수하여야하며, 발광 소자에서 발생한 열에 견딜 수 있도록 충분한 내열성을 구비하고 있어야 하는바, 커버(330)는 폴리에틸렌 테레프탈레이트(Polyethylen Terephthalate; PET), 폴리카보네이트(Polycarbonate; PC) 또는 폴리메틸 메타크릴레이트(Polymethyl Methacrylate; PMMA) 등을 포함하는 재질로 형성되는 것이 바람직하다.
마감캡(350)은 몸체(310)의 양단에 위치하며 전원장치(미도시)를 밀폐하는 용도로 사용될 수 있다. 또한 마감캡(350)에는 전원핀(352)이 형성되어 있어, 실시예에 따른 조명장치(300)는 기존의 형광등을 제거한 단자에 별도의 장치 없이 곧바로 사용할 수 있게 된다.
도 10은 실시예에 따른 액정표시장치의 분해 사시도이다.
도 10은 에지-라이트 방식으로, 액정 표시 장치(400)는 액정표시패널(410)과 액정표시패널(410)로 빛을 제공하기 위한 백라이트 유닛(470)을 포함할 수 있다.
액정표시패널(410)은 백라이트 유닛(470)으로부터 제공되는 광을 이용하여 화상을 표시할 수 있다. 액정표시패널(410)은 액정을 사이에 두고 서로 대향하는 컬러 필터 기판(412) 및 박막 트랜지스터 기판(414)을 포함할 수 있다.
컬러 필터 기판(412)은 액정표시패널(410)을 통해 디스플레이 되는 화상의 색을 구현할 수 있다.
박막 트랜지스터 기판(414)은 구동 필름(417)을 통해 다수의 회로부품이 실장되는 인쇄회로기판(418)과 전기적으로 접속되어 있다. 박막 트랜지스터 기판(414)은 인쇄회로기판(418)으로부터 제공되는 구동 신호에 응답하여 인쇄회로기판(418)으로부터 제공되는 구동 전압을 액정에 인가할 수 있다.
박막 트랜지스터 기판(414)은 유리나 플라스틱 등과 같은 투명한 재질의 다른 기판상에 박막으로 형성된 박막 트랜지스터 및 화소 전극을 포함할 수 있다.
백라이트 유닛(470)은 빛을 출력하는 발광소자모듈(420), 발광소자모듈(420)로부터 제공되는 빛을 면광원 형태로 변경시켜 액정표시패널(410)로 제공하는 도광판(430), 도광판(430)으로부터 제공된 빛의 휘도 분포를 균일하게 하고 수직 입사성을 향상시키는 다수의 필름(450, 466, 464) 및 도광판(430)의 후방으로 방출되는 빛을 도광판(430)으로 반사시키는 반사 시트(440)로 구성된다.
발광소자 모듈(420)은 복수의 발광소자 패키지(424)가 실장되어 어레이를 이룰 수 있도록 PCB기판(422)을 포함할 수 있다.
발광소자 패키지(424)에 포함되는 발광소자는 도 1에서 설명한 바와 같이, 반도체층과 접착력(Adhesion)이 좋은 금속채널층(140)을 구비하면서도 반도체층간의 쇼트를 방지할 수 있다.
한편, 백라이트유닛(470)은 도광판(430)으로부터 입사되는 빛을 액정 표시 패널(410) 방향으로 확산시키는 확산필름(466)과, 확산된 빛을 집광하여 수직 입사성을 향상시키는 프리즘필름(450)으로 구성될 수 있으며, 프리즘필름(450)를 보호하기 위한 보호필름(464)을 포함할 수 있다.
도 11은 실시예에 따른 액정표시장치의 분해 사시도이다. 다만, 도 10에서 도시하고 설명한 부분에 대해서는 반복하여 상세히 설명하지 않는다.
도 11은 직하 방식으로, 액정 표시 장치(500)는 액정표시패널(510)과 액정표시패널(510)로 빛을 제공하기 위한 백라이트 유닛(570)을 포함할 수 있다.
액정표시패널(510)은 도 10에서 설명한 바와 동일하므로, 상세한 설명은 생략한다.
백라이트 유닛(570)은 복수의 발광소자모듈(523), 반사시트(524), 발광소자모듈(523)과 반사시트(524)가 수납되는 하부 섀시(530), 발광소자모듈(523)의 상부에 배치되는 확산판(540) 및 다수의 광학필름(560)을 포함할 수 있다.
발광소자모듈(523)은 복수의 발광소자 패키지(522)가 실장되어 어레이를 이룰 수 있도록 PCB기판(521)을 포함할 수 있다.
발광소자 패키지(522)에 포함되는 발광소자는 도 1에서 설명한 바와 같이, 반도체층과 접착력(Adhesion)이 좋은 금속채널층(140)을 구비하면서도 반도체층간의 쇼트를 방지할 수 있다.
반사 시트(524)는 발광소자 패키지(522)에서 발생한 빛을 액정표시패널(510)이 위치한 방향으로 반사시켜 빛의 이용 효율을 향상시킨다.
한편, 발광소자모듈(523)에서 발생한 빛은 확산판(540)에 입사하며, 확산판(540)의 상부에는 광학 필름(560)이 배치된다. 광학 필름(560)은 확산 필름(566), 프리즘필름(550) 및 보호필름(564)를 포함하여 구성된다.
한편, 실시 예에 따른 발광소자는 패키지 내에 실장될 수 있으며, 발광소자가 실장된 발광소자 패키지는 복수개가 기판 상에 어레이되며, 발광소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 발광소자 또는 발광소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.
이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.
100 : 발광소자 110 : 지지기판
112 : 결합층 114 : 제 1 영역
116 : 제 2 영역 120 : 반사층
130 : 오믹층 140 : 채널층
150 : 발광구조물 151 : 제2 반도체층
152 : 활성층 153 : 제1 반도체층
155 : 단차부 157 : 버퍼층
160 : 전극패드 180 : 전류제한층
190 : 제1 보호층 195 : 제2 보호층
197 : 외곽부 199 : 금속부

Claims (10)

  1. 지지기판;
    상기 지지기판 상에 위치하는 채널층;
    상기 채널층 상의 제1 영역에 위치하는 전극층;
    상기 전극층 상에 위치하는 제1 반도체층, 활성층 및 제2 반도체층을 포함하는 발광 구조물;
    상기 제1 영역을 제외한 제2 영역에 위치하는 발광 구조물과 상기 채널층 사이에 위치하는 제1 보호층;및
    상기 제1 보호층과 연결되어 상기 제2 반도체층을 관통하는 제2 보호층;을 포함하며,
    상기 발광 구조물은 양측면에 상기 제1 반도체층에서 상기 제2 반도체층의 내측까지 단차부를 구비하고,
    상기 채널층은, 상기 단차부를 포함한 상기 발광 구조물의 양측면에 위치하는 발광소자.
  2. 제 1항에 있어서,
    상기 제2 보호층이 위치하는 상기 제2 반도체층의 일면에 배치되는 버퍼층을 더 포함하는 발광소자.
  3. 제 2항에 있어서,
    상기 버퍼층은,
    언도프드(undoped) 질화갈륨(GaN), 로우-도프드(Low-doped) 질화갈륨(GaN) 또는 질화알루미늄(AlN) 중 적어도 하나를 포함하는 발광소자.
  4. 제 1항에 있어서,
    상기 제2 보호층은,
    상기 제2 반도체층과 접하는 외곽부;및
    상기 외곽부 내측에 위치하는 금속부;를 포함하는 발광소자.
  5. 제 4항에 있어서,
    상기 외곽부는,
    이산화규소(SiO2), 질화실리콘(Si3N4), 산화티탄(TiOx), 또는 산화알루미늄(Al2O3) 중 적어도 하나를 포함하는 발광소자.
  6. 제 1항에 있어서,
    상기 제1 보호층 및 제2 보호층은,
    이산화규소(SiO2), 질화실리콘(Si3N4), 산화티탄(TiOx), 또는 산화알루미늄(Al2O3) 중 적어도 하나를 포함하는 발광소자.
  7. 제 1항에 있어서,
    상기 전극층은 반사층을 포함하며,
    상기 제1 보호층은,
    상기 반사층의 측면과 이격되어 위치하는 것을 특징으로 하는 발광소자.
  8. 제 1항에 있어서,
    상기 채널층은,
    니켈(Ni), 납(Pt), 티탄(Ti), 텅스텐(W), 바나듐(V), 철(Fe), 몰리브덴(Mo)중에서 적어도 하나를 포함하는 것을 특징으로 하는 발광소자.
  9. 제 1항에 있어서,
    상기 제2 반도체층 상부의 요철을 포함하는 발광소자.
  10. 제 1항에 있어서,
    상기 제2 반도체층 상부의 전극패드를 포함하는 발광소자.
KR1020100113367A 2010-11-15 2010-11-15 발광 소자 KR101864195B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100113367A KR101864195B1 (ko) 2010-11-15 2010-11-15 발광 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100113367A KR101864195B1 (ko) 2010-11-15 2010-11-15 발광 소자

Publications (2)

Publication Number Publication Date
KR20120051970A true KR20120051970A (ko) 2012-05-23
KR101864195B1 KR101864195B1 (ko) 2018-06-01

Family

ID=46268829

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100113367A KR101864195B1 (ko) 2010-11-15 2010-11-15 발광 소자

Country Status (1)

Country Link
KR (1) KR101864195B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014204906A1 (en) * 2013-06-18 2014-12-24 Glo-Usa, Inc. Insulating layer for planarization and definition of the active region of a nanowire device
US9059355B2 (en) 2013-06-18 2015-06-16 Glo Ab Stopping an etch in a planar layer after etching a 3D structure
US9368672B2 (en) 2013-06-18 2016-06-14 Glo Ab Removal of 3D semiconductor structures by dry etching
KR20180128230A (ko) * 2017-05-23 2018-12-03 엘지이노텍 주식회사 반도체 소자 및 이를 포함하는 반도체 소자 제조방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210145587A (ko) 2020-05-25 2021-12-02 삼성전자주식회사 버퍼 구조체를 포함하는 반도체 발광 소자

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090057713A (ko) * 2007-12-03 2009-06-08 엘지전자 주식회사 수직형 발광 소자 및 그 제조방법
KR20100058979A (ko) * 2008-11-25 2010-06-04 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR100986353B1 (ko) * 2009-12-09 2010-10-08 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090057713A (ko) * 2007-12-03 2009-06-08 엘지전자 주식회사 수직형 발광 소자 및 그 제조방법
KR20100058979A (ko) * 2008-11-25 2010-06-04 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR100986353B1 (ko) * 2009-12-09 2010-10-08 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014204906A1 (en) * 2013-06-18 2014-12-24 Glo-Usa, Inc. Insulating layer for planarization and definition of the active region of a nanowire device
US9059355B2 (en) 2013-06-18 2015-06-16 Glo Ab Stopping an etch in a planar layer after etching a 3D structure
US9368672B2 (en) 2013-06-18 2016-06-14 Glo Ab Removal of 3D semiconductor structures by dry etching
US9741895B2 (en) 2013-06-18 2017-08-22 Glo Ab Removal of 3D semiconductor structures by dry etching
KR20180128230A (ko) * 2017-05-23 2018-12-03 엘지이노텍 주식회사 반도체 소자 및 이를 포함하는 반도체 소자 제조방법

Also Published As

Publication number Publication date
KR101864195B1 (ko) 2018-06-01

Similar Documents

Publication Publication Date Title
EP2333852B1 (en) Light emitting device and light emitting package
US8450762B2 (en) Light emitting device
US8179039B2 (en) Light emitting device, method of manufacturing the same, light emitting device package, and illumination system
CN102255017B (zh) 发光器件
JP5858633B2 (ja) 発光素子、発光素子パッケージ
US8766302B2 (en) Light emitting device
US8741671B2 (en) Method for manufacturing light emitting device having an active layer formed over a Ga-face
KR20130067821A (ko) 발광소자
US8575638B2 (en) Light emitting device
KR101864195B1 (ko) 발광 소자
KR101746002B1 (ko) 발광소자
KR102035180B1 (ko) 발광소자
KR102075119B1 (ko) 발광소자
US8445924B2 (en) Light emitting device
KR101709991B1 (ko) 발광소자 및 이의 제조방법
KR20140097603A (ko) 발광 소자 및 그를 포함하는 발광소자 패키지
KR102019745B1 (ko) 발광 소자 및 그를 포함하는 발광소자 패키지
KR20130039168A (ko) 발광소자
KR102035192B1 (ko) 발광 소자
KR101807105B1 (ko) 발광소자
KR102042236B1 (ko) 발광 소자 및 그를 포함하는 발광소자 패키지
KR102008304B1 (ko) 발광 소자 및 그를 포함하는 발광소자 패키지
KR20120099318A (ko) 발광 소자 및 그 제조방법
KR20150015983A (ko) 발광소자
KR20120121188A (ko) 발광소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
R401 Registration of restoration