KR101103963B1 - 발광소자 및 그 제조방법 - Google Patents

발광소자 및 그 제조방법 Download PDF

Info

Publication number
KR101103963B1
KR101103963B1 KR1020090118082A KR20090118082A KR101103963B1 KR 101103963 B1 KR101103963 B1 KR 101103963B1 KR 1020090118082 A KR1020090118082 A KR 1020090118082A KR 20090118082 A KR20090118082 A KR 20090118082A KR 101103963 B1 KR101103963 B1 KR 101103963B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
side electrode
layer
light emitting
emitting device
Prior art date
Application number
KR1020090118082A
Other languages
English (en)
Other versions
KR20110061435A (ko
Inventor
손효근
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020090118082A priority Critical patent/KR101103963B1/ko
Priority to EP10192970.1A priority patent/EP2330643B1/en
Priority to US12/956,561 priority patent/US8390014B2/en
Priority to CN2010105767670A priority patent/CN102117874B/zh
Publication of KR20110061435A publication Critical patent/KR20110061435A/ko
Application granted granted Critical
Publication of KR101103963B1 publication Critical patent/KR101103963B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER

Abstract

실시예에 따른 발광 소자는 제2 도전형 반도체층; 상기 제2 도전형 반도체층 상에 활성층; 상기 활성층 상에 형성되며, 적어도 일측에 단차가 형성된 제1 반도체층; 및 상기 제1 반도체층의 적어도 일측의 단차 상에 형성된 측면전극을 포함한다.
발광 소자

Description

발광소자 및 그 제조방법{Light emitting device and fabrication method thereof}
실시예는 발광 소자 및 그 제조방법에 관한 것이다.
발광 다이오드(Light Emitting Diode: LED)는 전류를 빛으로 변환시키는 반도체 발광 소자이다. 최근 발광 다이오드는 휘도가 점차 증가하게 되어 디스플레이용 광원, 자동차용 광원 및 조명용 광원으로 사용이 증가하고 있으며, 형광 물질을 이용하거나 다양한 색의 발광 다이오드를 조합함으로써 효율이 우수한 백색 광을 발광하는 발광 다이오드도 구현이 가능하다.
발광 다이오드의 휘도 및 성능을 더욱 향상시키기 위해 광 추출 구조를 개선하는 방법, 활성층의 구조를 개선하는 방법, 전류 퍼짐을 향상하는 방법, 전극의 구조를 개선하는 방법, 발광 다이오드 패키지의 구조를 개선하는 방법 등 다양한 방법들이 시도되고 있다.
실시예는 새로운 구조의 발광 소자를 제공한다.
실시예는 광 추출 효율이 개선된 발광 소자 및 그 제조방법을 제공한다.
실시예는 전류 특성이 향상되고, 동작 전압이 낮아진 발광 소자 및 그 제조방법을 제공한다.
실시예에 따른 발광 소자는 제2 도전형 반도체층; 상기 제2 도전형 반도체층 상에 활성층; 상기 활성층 상에 형성되며, 적어도 일측에 단차가 형성된 제1 반도체층; 및 상기 제1 반도체층의 적어도 일측의 단차 상에 형성된 측면전극을 포함한다.
실시예는 새로운 구조의 발광 소자를 제공할 수 있다.
실시예는 광 추출 효율이 개선된 발광 소자 및 그 제조방법을 제공할 수 있다.
실시예는 전류 특성이 향상되고, 동작 전압이 낮아진 발광 소자 및 그 제조방법을 제공할 수 있다.
실시예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것 으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
이하, 첨부된 도면을 참조하여 실시예에 따른 발광 소자 및 그 제조방법에 대해 설명한다.
도 1은 실시예에 따른 발광 소자(1)의 단면도이고, 도 2는 상기 발광 소자(1)의 사시도이다.
도 1 및 도 2를 참조하면, 상기 발광 소자(1)는 전도성 지지부재(170), 상기 전도성 지지부재(170) 상에 반사층(160), 상기 반사층(160) 상에 제2 도전형 반도체층(150), 상기 제2 도전형 반도체층(150) 상에 활성층(140), 상기 활성층(140) 상에 형성되며, 적어도 일측에 단차가 형성된 제1 반도체층(130), 상기 제1 반도체층(130)의 적어도 일측의 단차 상에 형성된 측면전극(180)을 포함한다.
상기 전도성 지지부재(170)는 티탄(Ti), 크롬(Cr), 니켈(Ni), 알루미늄(Al), 백금(Pt), 금(Au), 텅스텐(W), 구리(Cu), 몰리브덴(Mo) 또는 불순물이 주입된 반도체 기판 중 적어도 어느 하나로 형성될 수 있다.
상기 전도성 지지부재(170)는 상기 측면전극(180)과 함께 상기 발광 소자(1) 에 전원을 제공하고, 상기 전도성 지지부재(170) 상에 형성되는 다수의 층들을 지지한다.
상기 전도성 지지부재(170) 상에는 상기 반사층(160)이 형성될 수 있다. 상기 반사층(160)은 반사율이 높은 은(Ag), 알루미늄(Al), 백금(Pt) 또는 팔라듐(Pd) 중 적어도 어느 하나를 포함하여 형성될 수 있다.
한편, 상기 반사층(160)과 상기 전도성 지지부재(170) 사이에는 두 층 사이의 계면 접합력을 강화하기 위한 접착층(미도시)이 형성될 수 있다.
상기 반사층(160) 상에는 제2 도전형 반도체층(150)이 형성될 수 있다. 상기 제2 도전형 반도체층(150)은 예를 들어, p형 반도체층으로 구현될 수 있는데, 상기 p형 반도체층은 InxAlyGa1 -x- yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 InAlGaN, GaN, AlGaN, InGaN, AlN, InN, AlInN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.
한편, 상기 제2 도전형 반도체층(150)과 상기 반사층(160) 사이에는 두 층 사이의 오믹 접촉을 위한 오믹층(미도시)이 형성될 수 있다.
상기 제2 도전형 반도체층(150) 상에는 상기 활성층(140)이 형성될 수 있다. 상기 활성층(140)은 상기 제1 반도체층(130)을 통해서 주입되는 전자(또는 정공)와 상기 제2 도전형 반도체층(150)을 통해서 주입되는 정공(또는 전자)이 서로 만나서, 상기 활성층(140)의 형성 물질에 따른 에너지 밴드(Energy Band)의 밴드갭(Band Gap) 차이에 의해서 빛을 방출하는 층이다.
상기 활성층(140)은 단일 양자 우물 구조 또는 다중 양자 우물 구조(MQW : Multi Quantum Well)로 형성될 수 있으나, 이에 한정되는 것은 아니다.
상기 활성층(140)의 위 및/또는 아래에는 n형 또는 p형 도펀트가 도핑된 클래드층(미도시)이 형성될 수도 있으며, 상기 클래드층(미도시)은 AlGaN층 또는 InAlGaN층으로 구현될 수 있다.
상기 활성층(140) 상에는 상기 제1 반도체층(130)이 형성될 수 있다.
상기 제1 반도체층(130)은 제1 도전형 반도체층을 포함할 수 있다. 한편, 상기 제1 반도체층(130)은 상기 제1 도전형 반도체층을 포함하고, 상기 제1 도전형 반도체층 상에 비전도성 반도체층을 포함할 수도 있으며, 이에 대해 한정하지는 않는다.
상기 제1 도전형 반도체층은 예를 들어, n형 반도체층을 포함할 수 있는데, 상기 n형 반도체층은 InxAlyGa1 -x- yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 등에서 선택될 수 있으며, Si, Ge, Sn 등의 n형 도펀트가 도핑될 수 있다.
상기 비전도성 반도체층은 도전형 도펀트가 도핑되지 않아, 상기 제1,2 도전형 반도체층에 비해 현저히 낮은 전기 전도성을 가지는 층으로서, 예를 들어, 언도프드(Undoped) GaN 층일 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1 반도체층(130)의 적어도 일측에는 둘레를 따라 제1 거리(D1)로 에칭이 실시될 수 있으며, 상기 제1 반도체층(130)의 측면 상부(131)에는 상기 에칭에 의해 에칭홈(134)이 형성되어 상기 제1 반도체층(130)의 적어도 일측에는 단차가 형성될 수 있다. 또한, 상기 단차는 상기 제1 반도체층(130)의 모든 측면에 형 성될 수도 있다.
상기 에칭홈(134)은 상기 측면전극(180)이 형성될 수 있는 공간을 제공하는 한편, 복수개의 발광 소자들을 구분하기 위한 칩 경계 영역으로 작용할 수 있다.
상기 제1 반도체층(130)의 측면 상부(131), 즉, 상기 제1 반도체층(130)의 상기 단차로부터 상기 제1 반도체층(130)의 상부까지는 상기 제1 거리(D1)를 가지며, 상기 제1 반도체층(130)의 측면 상부(131)에는 상기 측면전극(180)이 형성될 수 있다. 상기 제1 거리(D1)는 예를 들어, 1.5μm 내지 2.0μm 일 수 있다.
또한, 상기 제1 반도체층(130)의 상면의 둘레부(133)의 적어도 일부에도 상기 측면전극(180)이 연장되어 형성될 수 있으며 이에 대해 한정하지는 않는다.
한편, 상기 에칭홈(134)이 형성되지 않은 상기 제1 반도체층(130)의 측면 하부(132), 즉, 상기 제1 반도체층(130)의 상기 단차로부터 상기 활성층(140)까지에는 상기 측면전극(180)이 형성되지 않는다. 상기 제1 반도체층(130)의 측면 하부(132)는 제2 거리(D2)를 가지며, 예를 들어, 0.1μm 내지 0.3μm 일 수 있다.
상기 측면전극(180)은 상기 제1 반도체층(130)의 측면 상부(131) 및 상면의 둘레부(133)에 형성되므로, 상기 제1 반도체층(130)의 상면으로 출사되는 광이 상기 측면전극(180)에 의해 손실되지 않아, 상기 발광 소자(1)의 광 추출 효율이 향상될 수 있다.
또한, 상기 측면전극(180)은 상기 제1 반도체층(130)의 측면 상부(131) 및 상면의 둘레부(133)에 형성되므로, 상기 측면전극(180)과 상기 전도성 지지부재(170) 사이에 전류가 균일하고 원활하게 흐를 수 있어, 상기 발광 소자(1)의 발 광 효율을 향상시키고, 동작 전압을 낮출 수 있다.
또한, 상기 제1 반도체층(130)의 측면 하부(132)에는 상기 측면전극(180)이 형성되지 않으므로, 상기 측면전극(180)에 의해 상기 활성층(140) 및 상기 제2 도전형 반도체층(150)이 전기적으로 쇼트(short) 되는 것을 방지할 수 있다.
상기 측면전극(180)은 스퍼터링법(Sputtering) 또는 전자빔 증착(E-Beam Deposition)에 의해 형성될 수 있으나, 이에 대해 한정하지는 않는다.
상기 측면전극(180)은 예를 들어, 반사 효율이 높은 은(Ag), 알루미늄(Al), 백금(Pt) 또는 팔라딘(Pd) 중 적어도 하나를 포함하도록 형성될 수 있다. 상기 측면전극(180)이 반사 효율이 높은 재질로 형성된 경우, 상기 활성층(140)에서 방출되어 상기 측면전극(180)으로 입사되는 광을 효과적으로 반사하여 상기 제1 반도체층(130)의 상면을 통해 출사되도록 할 수 있다.
또한, 상기 측면전극(180)은 예를 들어, 투명하며 전기 전도성을 가지는 ITO, IZO(In-ZnO), GZO(Ga-ZnO), AZO(Al-ZnO), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 등의 금속 산화물 중 적어도 하나를 포함하도록 형성될 수도 있다. 상기 측면전극(180)이 상기 투명하며 전도 전도성을 가지는 재질로 형성된 경우, 상기 활성층(140)에서 방출되어 상기 측면전극(180)으로 입사되는 광이 상기 측면전극(180)을 통과하여 출사될 수 있다. 이때, 상기 측면전극(180)에는 러프니스(Roughness)가 형성되어 상기 발광 소자(1)의 광 추출 효율을 향상시킬 수도 있다.
또한, 상기 측면전극(180)은 먼저, 반사 효율이 높은 은(Ag), 알루미늄(Al), 백금(Pt), 팔라딘(Pd) 중 적어도 하나를 포함하도록 상기 제1 반도체층(130)의 측면 상부(131)에 제1층을 증착한 후, 상기 제1층 상에 다른 재질의 금속을 포함하는 제2층을 증착시킬 수도 있다.
즉, 상기 측면전극(180)의 재질에 대해 한정하지는 않으며, 이에 대해서는 상기 발광 소자(1)의 설계에 따라 다양한 변형이 가능하다.
도 3은 상기 발광 소자(1)의 상면도이다.
도 2 및 도 3을 참조하면, 상기 측면전극(180)은 상기 제1 반도체층(130) 상면의 둘레부에도 형성될 수 있다.
이때, 상기 측면전극(180)에 와이어를 본딩하기 위해, 상기 제1 반도체층(130) 상면의 둘레부에 형성된 상기 측면전극(180)은 적어도 하나의 패드부(186)를 포함할 수 있다.
즉, 상기 측면전극(180)이 상기 제1 반도체층(130)의 적어도 하나의 모서리로 연장되어 형성되고, 상기 패드부(186)는 상기 제1 반도체층(130)의 적어도 한 모서리 상에 형성된 상기 측면전극(180)에 형성될 수 있다.
한편, 상기 제1 반도체층(130)의 상면의 둘레부에는 상기 패드부(186)를 제외하고는 상기 측면전극(180)이 형성되지 않을 수도 있으며, 이에 대해 한정하지는 않는다.
상기 패드부(186)는 상기 와이어가 용이하게 부착될 수 있는 면적을 가질 수 있다. 또한, 상기 패드부(186)는 상기 제1 반도체층(130) 상면에 마스크를 형성한 후, 도금 또는 증착을 실시하여 형성할 수 있으며, 이에 대해 한정하지는 않는다.
도 4는 상기 패드부(186)가 다층 구조로 형성된 예를 도시한 도면이다.
상기 패드부(186)는 상기 측면전극(180)의 다른 영역과는 달리, 상기 와이어를 용이하게 부착할 수 있도록, 다층 구조를 가질 수 있다.
상기 다층 구조는 예를 들어, 오믹층(186a), 상기 오믹층(186a) 상에 반사층(186b), 상기 반사층(186b) 상에 본딩층(186c)을 포함하도록 형성될 수 있으나, 이에 대해 한정하지는 않는다.
상기 오믹층(186a)은 오믹 특성을 가지는 금속 재질, 예를 들어, 크롬(Cr), 백금(Pt), 니켈(Ni) 등에서 적어도 하나를 선택하여 형성될 수 있다.
상기 반사층(186b)은 반사 효율이 높은 금속 재질, 예를 들어, 은(Ag), 알루미늄(Al), 백금(Pt), 팔라듐(Pd) 등에서 적어도 하나를 선택하여 형성될 수 있다.
상기 본딩층(186c)은 금(Au), Au/Sn, SnPb 과 Pb-free 솔더와 같은 유테틱 금속으로 형성될 수 있다. 상기 본딩층(186c)은 상기 와이어가 용이하게 부착될 수 있는 접착력을 가진다.
이하, 도 5 내지 도 10을 참조하여, 상기 발광 소자(1)의 제조방법에 대해 상세히 설명한다. 다만, 앞에서 설명한 것과 중복되는 내용에 대해서는 생략한다.
도 5를 참조하면, 기판(110) 상에 상기 제1 반도체층(130), 상기 제1 반도체층(130) 상에 상기 활성층(140), 상기 활성층(140) 상에 상기 제2 도전형 반도체층(150), 상기 제2 도전형 반도체층(150) 상에 상기 반사층(160), 상기 반사층(160) 상에 상기 전도성 지지부재(170)를 형성할 수 있다.
상기 기판(110)은 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge 중 적어도 하나를 이용할 수 있다.
상기 기판(110)과 상기 제1 반도체층(130) 사이에는 두 층 사이의 격자 상수 차이를 완화하기 위해 버퍼층(미도시)이 형성될 수 있다.
상기 버퍼층(미도시), 제1 반도체층(130), 활성층(140) 및 제2 도전형 반도체층(150)은 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.
도 5 및 도 6을 참조하면, 상기 기판(110)을 제거할 수 있다. 상기 기판(110)은 레이저 리프트 오프(LLO : Laser Lift Off) 또는/및 에칭 공정 등에 의해 제거될 수 있으며, 이에 대해 한정하지는 않는다.
한편, 상기 기판(110)을 제거한 후, 상기 제1 반도체층(130)을 일부 제거하고 상기 제1 반도체층(130)의 표면을 연마하는 에칭 공정, 예를 들어, ICP/RIE(Inductive Coupled Plasma/Reactive Ion Etch) 등이 실시될 수 있다. 상기 에칭 공정에 의해 상기 제1 반도체층(130)에 포함된 비전도성 반도체층과, 제1 도전형 반도체층의 일부가 제거될 수 있으며, 이에 대해 한정하지는 않는다.
도 7 및 도 8을 참조하면, 상기 제1 반도체층(130)의 칩 경계 영역에 상기 제1 거리(D1)의 에칭홈(134)이 형성되도록 에칭을 실시하여, 상기 제1 반도체 층(130)의 적어도 일측에 단차를 형성할 수 있다. 한편, 설명의 편의를 위해, 상기 전도성 지지부재(170)가 아래에 배치되도록 하여 설명한다.
상기 에칭홈(134)은 상기 측면전극(180)이 형성될 수 있는 공간을 제공하는 한편, 복수개의 발광 소자들을 구분하기 위한 칩 경계 영역으로 작용할 수 있다.
상기 제1 반도체층(130)의 측면 상부(131), 즉, 상기 는 상기 제1 거리(D1)를 가지며, 상기 제1 거리(D1)는 예를 들어, 1.5μm 내지 2.0μm 일 수 있다.
상기 에칭이 실시되지 않은 상기 제1 반도체층(130)의 측면 하부(132), 즉, 상기 제1 반도체층(130)의 상기 단차로부터 상기 활성층(140)까지는 제2 거리(D2)를 가지며, 예를 들어, 0.1μm 내지 0.3μm 일 수 있다.
도 9 및 도 10을 참조하면, 상기 제1 반도체층(130)의 측면 상부(131), 즉, 상기 제1 반도체층(130)의 상기 단차로부터 상기 제1 반도체층(130)의 상부까지에는 상기 측면전극(180)이 형성될 수 있다. 또한, 상기 제1 반도체층(130)의 상면의 둘레부(133)의 적어도 일부에도 상기 측면전극(180)이 연장되어 형성될 수 있다.
또한, 상기 측면전극(180)은 와이어가 부착되기 위한 상기 패드부(186)를 포함할 수 있다.
상기 측면전극(180)은 상기 제1 반도체층(130)의 측면 상부(131) 및 상면의 둘레부(133)에 형성될 수 있으므로, 상기 제1 반도체층(130)의 상면으로 출사되는 광이 상기 측면전극(180)에 의해 손실되지 않아, 상기 발광 소자(1)의 광 추출 효율이 향상될 수 있다.
또한, 상기 측면전극(180)은 상기 제1 반도체층(130)의 측면 상부(131) 및 상면의 둘레부(133)에 형성되므로, 상기 측면전극(180)과 상기 전도성 지지부재(170) 사이에 전류가 균일하고 원활하게 흐를 수 있어, 상기 발광 소자(1)의 발광 효율을 향상시키고, 동작 전압을 낮출 수 있다.
또한, 상기 제1 반도체층(130)의 측면 하부(132)에는 상기 측면전극(180)이 형성되지 않으므로, 상기 측면전극(180)에 의해 상기 활성층(140) 및 상기 제2 도전형 반도체층(150)이 전기적으로 쇼트(short) 되는 것을 방지할 수 있다.
상기 측면전극(180)은 스퍼터링법(Sputtering) 또는 전자빔 증착(E-Beam Deposition)에 의해 형성될 수 있으나, 이에 대해 한정하지는 않는다.
상기 측면전극(180)은 예를 들어, 반사 효율이 높은 은(Ag), 알루미늄(Al), 백금(Pt) 또는 팔라딘(Pd) 중 적어도 하나를 포함하도록 형성될 수 있다. 상기 측면전극(180)이 반사 효율이 높은 재질로 형성된 경우, 상기 활성층(140)에서 방출되어 상기 측면전극(180)으로 입사되는 광을 효과적으로 반사하여 상기 제1 반도체층(130)의 상면을 통해 출사되도록 할 수 있다.
또한, 상기 측면전극(180)은 예를 들어, 투명하며 전기 전도성을 가지는 ITO, IZO(In-ZnO), GZO(Ga-ZnO), AZO(Al-ZnO), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 등의 금속 산화물 중 적어도 하나를 포함하도록 형성될 수도 있다. 상기 측면전극(180)이 상기 투명하며 전도 전도성을 가지는 재질로 형성된 경우, 상기 활성층(140)에서 방출되어 상기 측면전극(180)으로 입사되는 광이 상기 측면전극(180)을 통과하여 출사될 수 있다. 이때, 상기 측면전극(180)에는 러프니스(Roughness)가 형성되어 상기 발광 소자(1) 의 광 추출 효율을 향상시킬 수도 있다.
또한, 상기 측면전극(180)은 먼저, 반사 효율이 높은 은(Ag), 알루미늄(Al), 백금(Pt), 팔라딘(Pd) 중 적어도 하나를 포함하도록 상기 제1 반도체층(130)의 측면 상부(131)에 제1층을 증착한 후, 상기 제1층 상에 다른 재질의 금속을 포함하는 제2층을 증착시킬 수도 있다.
즉, 상기 측면전극(180)의 재질에 대해 한정하지는 않으며, 이에 대해서는 상기 발광 소자(1)의 설계에 따라 다양한 변형이 가능하다.
한편, 상기 측면전극(180)은 상기 제1 반도체층(130)의 적어도 일 측면에 형성되거나, 상기 제1 반도체층(130)의 상면의 둘레부(133)에는 형성되지 않을 수도 있으며, 이에 대해 한정하지는 않는다.
도 9, 도 10, 도 1 및 도 2를 참조하면, 브레이킹(braking) 공정을 실시하여 복수개의 발광 소자를 칩 단위로 분리할 수 있으며, 이에 따라 실시예에 따른 발광 소자(1)가 제공될 수 있다.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
도 1 내지 도 10은 실시예에 따른 발광 소자 및 그 제조방법을 나타내는 도면이다.

Claims (18)

  1. 제2 도전형 반도체층;
    상기 제2 도전형 반도체층 상에 활성층;
    상기 활성층 상에 형성되며, 적어도 일측에 단차가 형성된 제1 반도체층; 및
    상기 제1 반도체층의 적어도 일측의 단차 상에 형성된 측면전극을 포함하는 발광 소자.
  2. 제 1항에 있어서,
    상기 제1 반도체층의 모든 측면에 단차가 형성된 발광 소자.
  3. 제 1항에 있어서,
    상기 제1 반도체층의 상기 단차로부터 상기 활성층까지의 제2 거리는 0.1μm 내지 0.3μm 인 발광 소자.
  4. 제 1항 또는 제 3항에 있어서,
    상기 제1 반도체층의 상기 단차로부터 상기 제1 반도체층의 상부까지의 제1 거리는 1.5μm 내지 2.0μm인 발광 소자.
  5. 제 1항에 있어서,
    상기 측면전극은 상기 제1 반도체층의 상면 일부에 연장된 발광 소자.
  6. 제 1항에 있어서,
    상기 측면전극은 패드부를 포함하는 발광 소자.
  7. 제 1항에 있어서,
    상기 측면전극은 은(Ag), 알루미늄(Al), 백금(Pt) 또는 팔라딘(Pd) 중 적어도 하나를 포함하는 발광 소자.
  8. 제 1항에 있어서,
    상기 측면전극은 ITO, IZO(In-ZnO), GZO(Ga-ZnO), AZO(Al-ZnO), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au 또는 Ni/IrOx/Au/ITO 중 적어도 하나를 포함하는 발광 소자.
  9. 제 1항에 있어서,
    상기 제2 도전형 반도체층 아래에 전도성 지지부재를 포함하는 발광 소자.
  10. 제 6항에 있어서,
    상기 측면전극은 상기 제1 반도체층의 적어도 하나의 모서리에 연장되며, 상기 패드부는 상기 제1 반도체층의 적어도 한 모서리에 배치된 상기 측면전극에 형 성되는 발광 소자.
  11. 제 6항 또는 제 10항에 있어서,
    상기 패드부는 상기 측면전극 상에 본딩층을 포함하며, 상기 본딩층은 금(Au), Au/Sn, SnPb 또는 Pb-free 솔더 중 적어도 어느 하나로 형성된 발광 소자.
  12. 제2 도전형 반도체층과, 상기 제2 도전형 반도체층 상에 활성층과, 상기 활성층 상에 제1 반도체층을 포함하는 발광 구조물을 형성하는 단계;
    상기 제1 반도체층의 칩 경계 영역을 에칭하여 상기 제1 반도체층의 적어도 일측에 단차를 형성하는 단계; 및
    상기 제1 반도체층의 적어도 일측의 상기 단차 상에 측면전극을 형성하는 단계를 포함하는 발광 소자 제조방법.
  13. 제 12항에 있어서,
    상기 측면전극은 스퍼터링(Sputtering) 또는 전자빔 증착(E-Beam Depositon) 중 적어도 하나의 방법에 의해 형성되는 발광 소자 제조방법.
  14. 제 12항에 있어서,
    상기 제1 반도체층의 적어도 일측의 단차로부터 상기 활성층까지의 제2 거리는 0.1μm 내지 0.3μm 인 발광 소자 제조방법.
  15. 제 14항에 있어서,
    상기 측면전극은 상기 제1 반도체층의 상면의 둘레에 연장되어 형성되는 발광 소자 제조방법.
  16. 제 15항에 있어서,
    상기 측면전극은 패드부를 포함하며,
    상기 패드부는 상기 측면전극과 다른 물질로 형성되는 발광 소자 제조방법.
  17. 제 12항에 있어서,
    상기 제2 도전형 반도체층 아래에 전도성 지지부재 및 반사층 중 적어도 하나를 형성하는 단계를 포함하는 발광 소자 제조방법.
  18. 제 12항에 있어서,
    상기 측면전극을 형성한 후, 브레이킹 공정을 실시하여 복수개의 발광 소자들을 칩 단위로 분리하는 단계를 포함하는 발광 소자 제조방법.
KR1020090118082A 2009-12-01 2009-12-01 발광소자 및 그 제조방법 KR101103963B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020090118082A KR101103963B1 (ko) 2009-12-01 2009-12-01 발광소자 및 그 제조방법
EP10192970.1A EP2330643B1 (en) 2009-12-01 2010-11-29 Light emitting device
US12/956,561 US8390014B2 (en) 2009-12-01 2010-11-30 Light emitting device and light emitting device package
CN2010105767670A CN102117874B (zh) 2009-12-01 2010-12-01 发光器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090118082A KR101103963B1 (ko) 2009-12-01 2009-12-01 발광소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20110061435A KR20110061435A (ko) 2011-06-09
KR101103963B1 true KR101103963B1 (ko) 2012-01-13

Family

ID=43608789

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090118082A KR101103963B1 (ko) 2009-12-01 2009-12-01 발광소자 및 그 제조방법

Country Status (4)

Country Link
US (1) US8390014B2 (ko)
EP (1) EP2330643B1 (ko)
KR (1) KR101103963B1 (ko)
CN (1) CN102117874B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI449224B (zh) * 2011-02-25 2014-08-11 Univ Nat Chiao Tung 半導體發光元件
CN104241490B (zh) * 2011-12-29 2015-10-21 义乌市运拓光电科技有限公司 一种led芯片
CN103489980A (zh) * 2012-06-12 2014-01-01 群康科技(深圳)有限公司 一种发光元件及其制作方法
FR3008547B1 (fr) * 2013-07-15 2016-12-09 Commissariat Energie Atomique Structure emissive a injection laterale de porteurs
JP2016072479A (ja) * 2014-09-30 2016-05-09 日亜化学工業株式会社 発光素子
US11024773B2 (en) * 2016-11-07 2021-06-01 Goertek. Inc Micro-LED with vertical structure, display device, electronics apparatus and manufacturing method
US11749790B2 (en) * 2017-12-20 2023-09-05 Lumileds Llc Segmented LED with embedded transistors
CN112968089B (zh) * 2020-11-26 2022-04-15 重庆康佳光电技术研究院有限公司 发光器件及其制作方法、背板及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1012916A (ja) 1996-06-25 1998-01-16 Hitachi Cable Ltd 発光素子
KR20020064521A (ko) * 2001-02-02 2002-08-09 삼성전기주식회사 Ｐ형 전극과 활성층 사이에 효과적인 정공 확산을 위한스페이서를 구비하는 ＧａＮ 면 발광 레이저 다이오드 및그 제조 방법
KR20040008092A (ko) * 2002-07-17 2004-01-28 스미토모덴키고교가부시키가이샤 발광다이오드의 발광측의 피이 전극구조체
KR20040009309A (ko) * 2002-07-23 2004-01-31 엘지이노텍 주식회사 발광 다이오드 및 그 제조방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07118570B2 (ja) * 1993-02-01 1995-12-18 日本電気株式会社 面発光素子およびその製造方法
US5633527A (en) * 1995-02-06 1997-05-27 Sandia Corporation Unitary lens semiconductor device
KR0160684B1 (ko) * 1995-03-23 1999-02-01 김광호 표면광 레이저
JP2001015812A (ja) * 1999-06-28 2001-01-19 Sumitomo Electric Ind Ltd 半導体発光素子およびその製造方法
US6900069B2 (en) 2001-03-09 2005-05-31 Seiko Epson Corporation Method of fabricating surface-emission type light-emitting device, surface-emitting semiconductor laser, method of fabricating the same, optical module and optical transmission device
FI20020133A0 (fi) * 2002-01-24 2002-01-24 Juha Tapio Kostamovaara Menetelmõ optisen sõteilyn tuottamiseksi, ja optisen sõteilyn lõhde
TWI220578B (en) * 2003-09-16 2004-08-21 Opto Tech Corp Light-emitting device capable of increasing light-emitting active region
JP2006066518A (ja) * 2004-08-25 2006-03-09 Sharp Corp 半導体発光素子および半導体発光素子の製造方法
WO2008026902A1 (en) * 2006-08-31 2008-03-06 Epivalley Co., Ltd. Iii-nitride semiconductor light emitting device
US8399895B2 (en) * 2008-01-11 2013-03-19 Rohm Co., Ltd. Semiconductor light emitting device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1012916A (ja) 1996-06-25 1998-01-16 Hitachi Cable Ltd 発光素子
KR20020064521A (ko) * 2001-02-02 2002-08-09 삼성전기주식회사 Ｐ형 전극과 활성층 사이에 효과적인 정공 확산을 위한스페이서를 구비하는 ＧａＮ 면 발광 레이저 다이오드 및그 제조 방법
KR20040008092A (ko) * 2002-07-17 2004-01-28 스미토모덴키고교가부시키가이샤 발광다이오드의 발광측의 피이 전극구조체
KR20040009309A (ko) * 2002-07-23 2004-01-31 엘지이노텍 주식회사 발광 다이오드 및 그 제조방법

Also Published As

Publication number Publication date
US8390014B2 (en) 2013-03-05
EP2330643A2 (en) 2011-06-08
EP2330643A3 (en) 2013-09-18
EP2330643B1 (en) 2016-03-09
KR20110061435A (ko) 2011-06-09
US20110127565A1 (en) 2011-06-02
CN102117874B (zh) 2013-09-04
CN102117874A (zh) 2011-07-06

Similar Documents

Publication Publication Date Title
JP6386015B2 (ja) 発光素子
KR101081135B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR100999733B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
EP2290707B1 (en) Semiconductor light-emitting device
KR101039896B1 (ko) 발광소자 및 그 제조방법
KR101103963B1 (ko) 발광소자 및 그 제조방법
US20120168805A1 (en) Light emitting device and light emitting device package
KR101007087B1 (ko) 발광소자 및 그 제조방법
EP2270880A2 (en) Semiconductor light emitting device
US8492782B2 (en) Semiconductor light emitting device
JP5816243B2 (ja) 発光素子及び発光素子パッケージ
KR101039904B1 (ko) 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법
KR20110096680A (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101007078B1 (ko) 발광소자 및 그 제조방법
KR102413447B1 (ko) 발광소자
WO2002071450A2 (en) Led lead for improved light extraction
US8049241B2 (en) Light emitting device fabrication method thereof, and light emitting apparatus
KR101125416B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR20120009829A (ko) 발광소자
KR102234117B1 (ko) 발광소자 및 조명시스템
KR20130113268A (ko) 발광효율이 우수한 발광소자 어레이
KR20110092728A (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101500027B1 (ko) 반도체 발광소자
KR20170023521A (ko) 발광소자 및 발광소자 패키지
KR20120049694A (ko) 발광소자 및 발광소자 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141205

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151204

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161207

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171205

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181210

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191209

Year of fee payment: 9