JP2001015812A

JP2001015812A - 半導体発光素子およびその製造方法

Info

Publication number: JP2001015812A
Application number: JP18141399A
Authority: JP
Inventors: Tadashi Mitsui; 正三井; Akihiko Saegusa; 明彦三枝
Original assignee: Sumitomo Electric Industries Ltd
Current assignee: Sumitomo Electric Industries Ltd
Priority date: 1999-06-28
Filing date: 1999-06-28
Publication date: 2001-01-19

Abstract

(57)【要約】【課題】構造欠陥の拡大を抑制するように改良された
半導体発光素子を提供することを主要な目的とする。【解決手段】基板１１の上に、その上表面が発光面と
なる発光性半導体層１５，１６，１７が設けられてい
る。発光性半導体層の上に、該発光性半導体層中に電流
を注入するための薄膜電極５が設けられている。薄膜電
極５は、発光面を複数の部分に分割するように部分的に
取り除かれており、それによって、該取り除かれた部分
において電流が発光性半導体層１４，１５，１６，１７
中に注入されないようにされている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、一般に半導体発
光素子に関するものであり、より特定的には、構造欠陥
および点欠陥の拡大を抑制することができるように改良
された半導体発光素子に関する。この発明は、またその
ような半導体発光素子の製造方法に関する。

【０００２】

【従来の技術】図２１は、従来の発光素子の構造（ａ）
と発光機構（ｂ）を示す図である。

【０００３】図２１を参照して、発光ダイオード（Ligh
t-Emitting Diode：ＬＥＤ）は、ｐおよびｎ型半導体結
晶が隣り合って構成するｐｎ接合部での少数キャリア注
入と、これに続く発光再結合現象を利用した電気−光変
換型の半導体発光素子である。

【０００４】素子そのものが、０．３ｍｍ角程度の半導
体結晶材料でできており、図２１（ａ）に示すように、
基本構造はＳｉ整流素子と変わるところがない。

【０００５】ｐ型結晶に正、ｎ型結晶に負の順方向電圧
を印加すると、図２１（ｂ）に示すように、ｐ領域には
電子が、ｎ領域には正孔が注入される。これらの少数キ
ャリアの一部が多数キャリアと発光再結合することによ
って光を生ずる。

【０００６】

【発明が解決しようとする課題】ところで、このような
半導体発光素子は、劣化が激しいというのが１つの問題
点である。特に、ＺｎＳｅ系化合物半導体発光素子にお
いて、劣化しやすい。このような劣化は、注入電流によ
り、「バグ」と呼ばれる点欠陥クラスタが転移や積層欠
陥等の構造欠陥に沿って、駆動され、構造欠陥の端部に
蓄積し、構造欠陥が拡大することに基づくという報告が
なされている（Appl. phys. Lett.６３（１９９３）３
１０７）。

【０００７】この発明は、上記のような問題点を解決す
るためになされたもので、構造欠陥が増殖しないように
改良された半導体発光素子を提供することを主要な目的
とする。

【０００８】この発明は、また、そのような半導体発光
素子の製造方法を提供することを目的とする。

【０００９】

【課題を解決するための手段】請求項１に係る半導体発
光素子は、基板を備える。上記基板の上に、その上表面
が発光面となる発光性半導体層が設けられている。上記
発光性半導体層の上に、該発光性半導体層中に電流を注
入するための薄膜電極が設けられている。上記薄膜電極
は、上記発光面を複数の部分に分割するように部分的に
取り除かれており、それによって、該取り除かれた部分
において電流が上記発光性半導体層中に注入されないよ
うにされている。

【００１０】この発明によれば、薄膜電極が、発光面を
複数の部分に分割するように部分的に取り除かれてお
り、それによって、該取り除かれた部分において電流が
発光性半導体層中に注入されないようにされているの
で、電流が流れない部分ができ、その部分で構造欠陥の
拡大が止められる。

【００１１】請求項２に係る発明においては、上記発光
性半導体層の表面の一部は、上記薄膜電極が取り除かれ
た部分の下において、えぐられている。このように構成
することにより、該えぐられた部分において電流が流れ
ない部分ができ、その部分で、構造欠陥の拡大が止めら
れる。

【００１２】請求項３に係る半導体発光素子において
は、上記えぐられた発光性半導体層の表面の一部は、積
層超格子層を含む。

【００１３】請求項４に係る半導体発光素子において
は、上記薄膜電極の上記一部除去は、該薄膜電極の分割
された部分のいずれもが、上記基板の縁から、電気的に
孤立しないように行なわれている。

【００１４】この発明によれば、薄膜電極の、分割され
た部分のいずれもが、基板の縁から電気的に孤立しない
ようにされているので、分割部分のいずれにも、電流が
注入される。

【００１５】請求項５に係る半導体発光素子において
は、上記薄膜電極の上記取り除かれた部分の側壁面は、
上記発光性半導体層の上記えぐられた部分の側壁面から
上記基板の縁に向かう方向に後退して形成されている。

【００１６】この発明によれば、発光性半導体層の上記
えぐられた部分の側壁面近傍には、欠陥が多く生じてい
るが、この部分に、電流が送り込まれないため、構造欠
陥の拡大が抑制される。

【００１７】請求項６に係る半導体発光素子において
は、上記薄膜電極の上記一部除去は、除去された部分
が、平面形状で格子型になるように行なわれている。

【００１８】請求項７に係る半導体発光素子において
は、上記薄膜電極の上記一部除去は、除去された部分
が、平面形状で対角格子型になるように行なわれてい
る。

【００１９】請求項８に係る半導体発光素子において
は、上記薄膜電極の上記一部除去は、除去された部分
が、平面形状で放射型になるように行なわれている。

【００２０】請求項９に係る半導体発光素子において
は、上記薄膜電極の上記一部除去は、除去された部分
が、平面形状で対角櫛型になるように行なわれている。

【００２１】請求項１０に係る半導体発光素子において
は、上記薄膜電極の上記一部除去は、除去された部分
が、平面形状で、丸穴が網目状に並ぶように行なわれて
いる。

【００２２】請求項１１に係る半導体発光素子において
は、上記薄膜電極の上記一部除去は、除去された部分
が、平面形状で、四角穴が網目状に並ぶように行なわれ
ている。

【００２３】請求項１２に係る半導体発光素子の製造方
法においては、まず、基板の上に発光性半導体層を形成
する。上記発光性半導体層の表面の一部を深さ方向に削
り取る。上記発光性半導体層の表面に、上記削り取られ
た部分を除いて、薄膜電極を形成する。

【００２４】

【発明の実施の形態】本発明は、上述の問題点を解決す
るために、電極構造を改良したものであり、以下に述べ
るように、光を透過させつつ、かつ電気的な間仕切りを
入れ、解決を図ることを特徴としている。電気的間仕切
りを用いて、欠陥の拡大を抑制する原理についての概念
図を、図１と図２に示す。

【００２５】図１は、間仕切りがない場合の半導体発光
素子の断面図である。図１（ａ）を参照して、単結晶基
板１の裏面に、Ｉｎ電極２が設けられている。単結晶基
板１の上に、発光性半導体層であるエピタキシャル層３
が形成されている。エピタキシャル層３の上であって、
その外周部に、台座電極４が設けられている。エピタキ
シャル層３に接触し、かつ台座電極４を被覆するよう
に、単結晶基板１の上に薄膜電極５が設けられている。
台座電極４の上の部分でリード線６が薄膜電極５に接続
されている。単結晶基板１は、Ｉｎ電極２を介在させ
て、素子架台７の上に載せられている。エピタキシャル
層３中には、通常、初期欠陥８が存在する。

【００２６】さて、素子の劣化は、電流を注入すること
により進行することが明らかになっている。すなわち、
電流９が薄膜電極５からＩｎ電極２へと流されると、初
期欠陥８から欠陥が拡大し、図１（ｂ）に示すように、
最終的に、欠陥が素子全体に広がる。欠陥が素子全体に
広がると、発光素子は光らなくなる。なお、この場合、
台座電極４の直下には電流が流れないので、台座電極４
の下のエピタキシャル層には欠陥は広がらないことが認
められている。

【００２７】図２は、本願発明の特徴である、電気的な
間仕切りがある場合の半導体発光素子の断面図である。
図２において、図１に示す半導体発光素子と同一または
相当する部分には、同一の参照番号を付し、その説明は
繰返さない。

【００２８】図１（ａ）に示す半導体発光素子と図２
（ａ）に示す本願発明に係る半導体発光素子の異なる点
は、以下のとおりである。すなわち、薄膜電極５が、発
光面を複数の部分に分割するように部分的に取り除かれ
ており、それによって、取り除かれた部分において電流
がエピタキシャル層３中に注入されないようにされてい
る。また、エピタキシャル層３の表面の一部は、薄膜電
極５が取り除かれている部分の下においてえぐられてい
る。電流を注入する領域と注入しない領域を、このよう
に効果的に配置すれば、素子に電気的な間仕切りを入れ
ることが可能となる。電流を注入しない領域では劣化が
進まない。したがって、このように電気的な間仕切りを
入れることにより、初期欠陥８から拡大する欠陥は、図
２（ｂ）を参照して、エピタキシャル層３の一部３ａに
とどまり、素子全体には広がらない。このように構成す
ることによって、半導体発光素子の寿命が著しく延びる
ことが認められた。

【００２９】次に、本発明に係る半導体発光素子の構造
をさらに詳細に説明する。図３（ａ）は間仕切りのない
発光素子の斜視図である。

【００３０】まず、分解斜視図である図３（ｂ）を参照
して、活性層を含む基板１の上に積層超格子層（ＺｎＴ
ｅ／Ｐ−ＺｎＳｅ層）１０が形成されたものと、台座電
極４と薄膜電極５を、組合せたものが、図３（ａ）に示
す、薄膜電極５が全面に形成された半導体発光素子であ
る。

【００３１】これに対して、図４（ａ）は間仕切りのあ
る半導体発光素子の斜視図である。分解斜視図である図
４（ｂ）を参照して、薄膜電極５は、発光面を複数の部
分に分割するように部分的に取り除かれている。また、
積層超格子層１０の表面の一部は、薄膜電極５が取り除
かれている部分に対応して、えぐられている。これらを
組合せたものが、電気的な間仕切りがある図４（ａ）に
示す半導体発光素子である。

【００３２】なお、台座電極４は、ワイヤボンダ等で外
部から電流を注入するための電線を接続する部分である
ため、基板への密着性が強い、機械的強度のあるもので
ある。しかし、台座電極４は、直下の半導体層とはオー
ミック接触を果たし得ない材料でできており、台座電極
４の直下には電流は注入されない。また、積層超格子層
１０の表面の一部も、薄膜電極５が取り除かれている部
分の下においてえぐられているため、えぐられた部分に
は電流は注入されない。

【００３３】なお、ここで注意すべきことは、積層超格
子層の分割されてできた部分のいずれもが、台座電極４
から電気的に孤立しないことが重要である。

【００３４】次に、本発明の効果について説明する。図
５（ａ）は間仕切りがない場合の平面図であり、図５
（ｂ）は間仕切りがある場合の平面図である。これらの
図では、初期欠陥８から線状に広がる“Dark Line Defe
cts（ＤＬＤ）”と呼ばれる欠陥の場合について示して
いる。

【００３５】図５（ａ）を参照して、間仕切りがない場
合は、ＤＬＤが素子の外縁部まで広がってしまう。一
方、図５（ｂ）を参照して、間仕切りがある場合は、間
仕切りのところで欠陥の拡大が停止する。このＤＬＤの
長さは、平均的には、素子を分割した数の逆数で表わさ
れると考えられる（この場合は８分の１）。それゆえ、
理論上、欠陥密度は分割した数で割った数、寿命は掛け
た数に倍加される。

【００３６】図５（ａ）（ｂ）では、間仕切りを放射型
に入れた場合について示したが、この発明はこれに限ら
れるものでない。

【００３７】図６（ａ）は、格子型に間仕切りを行なっ
た例であり、図６（ｂ）は対角格子型に間仕切りを行な
った場合の例であり、図６（ｃ）はアスタリスクの型に
間仕切りを行なった例であり、図６（ｄ）は放射型に間
仕切りを行なった例であり、図６（ｅ）は対角櫛型に間
仕切りを行なった例であり、図６（ｆ）は丸穴網目型に
間仕切りを行なった例であり、図６（ｇ）は四角穴網目
型に間仕切りを行なった例である。いずれも、分割され
てできた部分のいずれもが、基板の縁に設けられた台座
電極４から、電気的に孤立しないように行なわれてい
る。

【００３８】これらは、用途により使い分けることが可
能である。たとえば、欠陥が素子の対角線方向に広がる
結晶であれば、格子の向きを、図６（ｃ）〜（ｅ）に示
すように、それに合せて変えることが好ましい。

【００３９】また、実効電流密度を下げるためには、電
流注入領域の面積を大きくとる必要があるが、そのため
には、電流注入制限領域（間仕切りをしている部分）の
面積をできるだけ小さくしなくてはいけない。小さい面
積の電流注入制限領域で、十分な効果を上げるために
は、これをできるだけ分散し、効果的に構造欠陥の拡大
を抑制する必要がある。このような幾何学的に効率的な
配置の例として、図６（ｆ）に示すように、正三角形格
子（細密充填型）状の各点に電流注入制限領域を配置す
ることが好ましい。さらに、その発展型として、図６
（ｇ）に示すように、欠陥が素子の対角線方向に広がる
結晶にも対応する形状にするのも好ましい。

【００４０】次に、本件発明によれば、欠陥の拡大防止
に加えて、光取出し効率も増加するので、これについて
説明する。

【００４１】図７は、本発明の実施の形態のさらなる具
体例の断面図を示す図である。ＺｎＳｅ基板１１の上に
Ｎ型クラッド層１２が設けられている。Ｎ型クラッド層
１２の上にＮ型ガイド層１３が設けられている。Ｎ型ガ
イド層１３の上に活性層１４が設けられている。活性層
１４の上にＰ型ガイド層１５が設けられている。Ｐ型ガ
イド層１５の上にＰ型クラッド層１６が設けられてい
る。Ｐ型クラッド層１６の上に、Ｐ型ＺｎＴｅ層／Ｚｎ
ＴｅとＺｎＳｅの積層格子層からなるコンタクト層１７
が設けられている。コンタクト層１７の上に、発光面を
複数の部分に分割するように部分的に取り除かれた薄膜
電極（Ａｕ）５が設けられている。

【００４２】コンタクト層１７とＰ型クラッド層１６の
一部は、薄膜電極５が取り除かれている部分の下におい
てえぐられている。薄膜電極５の取り除かれた部分の側
壁面５ａは、コンタクト層１７のえぐられた部分の側壁
面１７ａから基板１１の縁に向かう方向に後退して形成
されている。コンタクト層１７のえぐられた部分１７ａ
では、欠陥がたくさん集まっている。薄膜電極５の側壁
面５ａが、コンタクト層の側壁面１７ａから後退して形
成されているので、コンタクト層１７の欠陥の多い部分
（１７ａ）には電流が流れない。したがって、この部分
からの欠陥の増殖は避けられる。

【００４３】図８は、本願発明の比較例であり、コンタ
クト層１７のえぐられた部分に、基板の周縁に設けられ
ている台座電極と同一成分の台座電極１７を設け、薄膜
電極５を、台座電極１７を被覆するように設けている。
このような台座電極１７を設けることによっても、電気
的な間仕切りは可能となる。しかし、本願発明に比べ
て、光取出し効率は低下する。これについて説明する。

【００４４】図８を参照して、（１）で示される光は、
活性層１４で発光した光であり、電流注入用の半導体層
１５，１６，１７と２０ｎｍの厚みからなる薄膜Ａｕ電
極５を透過した後、素子外へ取出される。光（２）は、
電流注入領域から注入された電流が、電力注入制限領域
に拡散し、その部分で発光した光である。光（３）は、
活性層１４から放射された光が、ＺｎＳｅ基板１１の発
光中心を励起し、再発光した光である。光（４）は、発
光性半導体層のえぐられた部分の側面から放出される光
である。

【００４５】このうち光（１）は、電流注入用の半導体
層を１５，１６，１７と薄膜Ａｕ電極５により減衰（た
とえば、透過率３７％）した後、素子外へ放出される。
光（２）から（４）は、台座電極１７により遮蔽され
る。

【００４６】これに対して、図７に示す半導体発光素子
では、（１）の光に加えて、（２）から（４）までの光
が取出される。（２）の光は、（１）よりも減衰がない
ため、その発光強度は大きい。さらに、半導体発光素子
では、本来、屈折率が大きいため、放射角の大きな光は
内面で反射され、素子外に取出すことはできないが、本
発明に係る構造では、（４）の光のように、試料水平方
向に放射された光も、取出すことができる。したがっ
て、本発明に係る半導体発光素子では、寿命が長くなる
ばかりでなく、光取出し効率が著しく増大するという効
果も奏する。

【００４７】なお、本発明では、ＬＥＤの形状はこれま
で通常行なわれてきたＬＥＤと同じであり、違うのは、
電流注入用の電極を改良した点のみである。それゆえ
に、既に確立されている、低コストのＬＥＤ素子の作成
技術をそのまま応用することが可能である。

【００４８】

【実施例】次に、具体的な実施例について図について説
明する。

【００４９】実施例１本実施例は、ＺｎＳｅ基板上に、ＺｎＣｄＳｅ系青緑色
発光素子が形成されたものの上に、光透過性の対角格子
型電極を形成した半導体発光素子にかかるものである。
基板として、Ｎ型ＺｎＳｅ基板（ドーパント：アルミニ
ウム）と、エピタキシャル発光構造としてＺｎＳｅを母
体とする混晶からなる積層構造を採用した。ＺｎＳｅ基
板は、厚さ７００μｍのものを使用した。

【００５０】本基板上に、発光ピークが４９３．０ｎｍ
（室温）であるような青緑色の発光構造を、ホモエピタ
キシャル技術を用いて、分子線エピタキシ（ＭＢＥ）法
により形成した。本エピタキシャル発光構造は、ｐ型に
ドープされたＺｎＴｅとＺｎＳｅの積層超格子構造から
なるｐ型コンタクト層（電流注入用の半導体層）と、ｐ
型にドープされたＺｎ_0.85Ｍｇ_0.15Ｓ_0.10Ｓｅ_0.90層か
らなるｐ型クラッド層、ＺｎＳｅ層とＺｎ_0.88Ｃｄ_0.12
Ｓｅ層の積層構造からなる多重量子井戸活性層と、ｎ型
にドープされたＺｎ_0.85Ｍｇ_0.15Ｓ_0.10Ｓｅ_0.90層から
なるｎ型クラッド層とからなる。

【００５１】ｐ型コンタクト層およびｐ型クラッド層
の、台座電極を載せる領域と電気的間仕切りを行なう領
域をえぐるために、試料の表面から０．６μｍまでを、
イオンミリングによりえぐった。続いて、Ａｕ／Ｔｉか
らなる窓枠状の台座電極（内枠３６０μｍ×３６０μ
ｍ）を素子の外縁部に形成する。さらに、その上に、電
気的間仕切りを行なう部分が取り除かれた、光透過性の
電流注入用の薄膜電極を形成する。これによって、本発
明の半導体発光素子が完成する。薄膜電極は、２０ｎｍ
の厚みからなる薄膜Ａｕ電極である。最後に、基板の裏
面側に、Ｉｎからなるｎ型電極を形成した。

【００５２】図９に、対角格子型電極の具体的なパター
ンを示す。図９を参照して、参照番号４で示す領域が、
台座電極部（電流注入制限領域）である。参照番号５で
示す部分が、薄膜電極部（電流注入領域）である。参照
番号２０で示す部分は、発光性半導体層のえぐられた部
分である。ハッチングで示された領域１７ｅ（図７中
の、参照番号１７ｅで示す部分である）は、発光性半導
体層が露出している部分であり、薄膜電極５が形成され
ていない部分である。

【００５３】光取り出し部は、３６０μｍ×３６０μｍ
の正方形の領域である。正方形の領域には、電気的間仕
切り部（発光性半導体層のえぐられた部分２０）が対角
格子型に形成されている。幅２０μｍという値は、線状
の欠陥の伸長を停止させる距離１０μｍ×２（格子の両
側から伸びることを考慮して）から決定した。なお、面
する薄膜電極５，５間の距離は２６μｍとした。電気的
間仕切り部２０は、３６０μｍ×３６０μｍの正方形の
各辺に対して、４５°の角度をなしている。対角格子状
パターンを採用した理由は、本エピタキシャルウェハで
使用している活性層（Ｚｎ_0.88Ｃｄ_0.12Ｓｅ）では、＜
１００＞晶帯軸方向にＤＬＤが伸長することにより、劣
化が進むことが既にわかっているからである。活性層お
よび基板から発光した光は、正方形部分から取出され
る。

【００５４】図９中の、点線で示された部分が、へき開
を行なう部分である。この部分でへき開を行ない、５０
０μｍ×５００μｍ角のチップとする。電極形成後のエ
ピタキシャルウェハを、５００μｍ×５００μｍ角のサ
イズに切り出し、チップ化したものを、素子架台（ステ
ム）に固定し、ＬＥＤとした。

【００５５】本ＬＥＤを定電流モードで測定したとこ
ろ、高輝度の青緑光を得ることができた。典型的な光出
力は、２０ｍＡで２．２ｍＷであった。これは、従来の
ＺｎＳｅを使った青緑色ＬＥＤ素子と比べて、１．１倍
である。また、素子寿命は約２８０時間で、台座電極直
下の電流注入制限領域を電気的間仕切りに用いた場合
（図８に示す場合）と同等の素子寿命を有していた。

【００５６】実施例２本実施例は、ＺｎＳｅ基板上に、ＺｎＣｄＳｅ系白色発
光素子を形成し、その上に、光透過性の丸穴網目型電極
を形成した半導体発光素子にかかる。

【００５７】基板として、ｎ型ＺｎＳｅ基板（ドーパン
ト：アルミニウム）、エピタキシャル発光構造としてＺ
ｎＳｅを母体とする混晶からなる積層構造を採用した。
ＺｎＳｅ基板は、厚さ７００μｍのものを使用した。本
基板上に、発光ピークが４８１．０ｎｍ（室温）である
ような青色の発光構造を、ホモエピタキシャル技術を用
いて、分子線エピタキシ（ＭＢＥ）法により形成した。
本エピタキシャル発光構造は、ｐ型にドープされたＺｎ
ＴｅとＺｎＳｅの積層超格子構造からなるｐ型コンタク
ト層、ｐ型にドープされたＺｎ_0.85Ｍｇ_0.15Ｓ_0.10Ｓｅ
_0.90層からなるｐ型クラッド層、ＺｎＳｅ層とＺｎ_0.88
Ｃｄ_0.12Ｓｅ層の積層構造からなる多重量子井戸活性
層、ｎ型にドープされたＺｎ_0.85Ｍｇ_0.15Ｓ_0.10Ｓｅ
_0.90層からなるｎ型クラッド層とからなる。

【００５８】多重量子井戸活性層から出た青色光は、基
板の発光中心を励起し、発光ピークが５９０ｎｍ（室
温）であるような黄色の光を発光させる。この２つの光
が重なることにより、白色光が得られる。

【００５９】本エピタキシャルウェハ上に、台座電極を
載せる領域と電気的間仕切り領域を作成するための手
順、および光透過性の電流注入用の電極を形成する手順
は、実施例１と同じである。最後に、実施例１と同じよ
うに、基板裏面側に、Ｉｎからなるｎ型電極を形成し
た。

【００６０】光透過性丸穴網目型電極の具体的なパター
ンを図１０に示す。図１０において、台座電極部（電流
注入制限領域）、薄膜電極部（電流注入領域）、電気的
間仕切り部（電流注入制限領域）、薄膜電極はないが電
気的間仕切り用のイオンミリングプロセスのかけられて
いない領域（ハッチングで示す部分）は図９に示す素子
と同一であるので、同一または相当する部分には同一の
参照番号を付し、その説明を繰返さない。

【００６１】光取出し部は、３６０μｍ×３６０μｍの
正方形の領域である。正方形の領域に、直径３０μｍの
円形の電気的間仕切り部２０が、正三角形格子状の各頂
点に配置されるように、網目型に配置されている。発光
性半導体層の露出面でイオンミリングされていない部分
１７ｅの部分の直径は３６μｍである。正三角形格子の
各辺は９０μｍである。丸穴は、１４個存在する。

【００６２】本実施例で、丸穴網目型パターンを採用し
ている理由の１つは、電流注入領域の実効電流密度を下
げるためである。もう１つの理由は、構造欠陥が不特定
方向に拡大する場合でも、有効にその拡大を抑制するた
めである。活性層および基板から発光した光は、図１０
において、正方形の領域から取出される。図１０中、点
線で示された部分がへき開を行なう部分である。この部
分でへき開を行ない、５００μｍ×５００μｍ角のチッ
プとする。

【００６３】電極形成後のエピタキシャルウェハを、５
００μｍ×５００μｍ角のサイズに切り出し、チップ化
したものを素子架台に固定し、ＬＥＤとした。このＬＥ
Ｄを定電流モードで測定したところ、高輝度の白色光を
得ることができた。典型的な光出力は、２０ｍＡで１．
６ｍＷであった。これは、従来のＺｎＳｅを使った白色
ＬＥＤ素子と比べて、１．５倍である。素子寿命は約２
８０時間で、台座電極直下の電流注入制限領域を電気的
間仕切りに用いた場合（図８に示す場合）と同等の素子
寿命を有していた。

【００６４】実施例３本実施例は、ＺｎＳｅ基板上にＺｎＣｄＳｅ系白色発光
素子を形成し、その上に、光透過性四角穴網目型電極を
形成した半導体発光素子にかかる。実施例２に示した光
透過性丸穴網目型電極の電気的間仕切り部（電流注入制
限領域）の形状を、丸型から、一辺３０μｍの正方形と
し、図１１に示すように配置した。四角穴は、各辺が＜
１００＞に平行になるように配向させてある。その他の
作成条件は、実施例２と同じである。

【００６５】本実施例で四角穴網目型パターンを採用し
た理由の１つは、電流注入領域の実効電流密度を下げる
ためである。もう１つの理由は、構造欠陥が不特定方向
に拡大する場合でも、有効にその拡大を抑制するためで
ある。さらなる理由は、＜１００＞方向に伸長するＤＬ
Ｄに対して、電子線注入制限領域の幅を最も長くするた
めである。なお、単位胞内における、薄膜Ａｕ電極の充
填率は、８０％である。

【００６６】電極形成後のエピタキシャルウェハを５０
０μｍ×５００μｍ角のサイズに切り出し、チップ化し
たものを素子架台に固定し、ＬＥＤとした。このＬＥＤ
を定電流モードで測定したところ、高輝度の白色光を得
ることができた。典型的な光出力は、２０ｍＡで１．６
ｍＷであった。これは、従来のＺｎＳｅを使った白色Ｌ
ＥＤ素子と比べて１．５倍である。また、素子寿命は約
３００時間で、台座電極直下の電流注入制限領域を電気
的間仕切りに用いた場合（図８に示す場合）よりも、Ｄ
ＬＤの伸長の抑制が有効に働く分だけ、素子寿命が延び
た。

【００６７】実施例４実施例４は、本発明に係る半導体発光素子の製造方法に
関するものである。

【００６８】図１２は、実施例４に係る製造方法によっ
て製造した半導体発光素子の断面図である。

【００６９】導電性ＺｎＳｅ単結晶基板３１の裏面に、
ｎ型電極４１が設けられている。導電性ＺｎＳｅ単結晶
基板３１の上に、ｎ型ＺｎＳｅバッファ層３２、ｎ型Ｚ
ｎＭｇＳＳｅクラッド層３３、ＺｎＳｅ／ＺｎＣｄＳｅ
多重量子井戸活性層３４、ｐ型ＺｎＭｇＳＳｅクラッド
層３５、ｐ型ＺｎＳｅ層３６、ＺｎＴｅとＺｎＳｅの積
層超格子層３７、ｐ型ＺｎＴｅ層３８が、積層されてい
る。基板の周縁部には、Ａｕ／Ｔｉ台座電極３９が設け
られている。台座電極３９の表面を被覆するように、透
光性Ａｕ電極４５が、ｐ型ＺｎＴｅ層３８の上に設けら
れている。透光性Ａｕ電極４０（薄膜電極）は、発光面
を複数の部分に分割するように部分的に取除かれてお
り、それによって、該取除かれた部分において電流が発
光性半導体層中に注入されないようにされている。発光
性半導体層のｐ型ＺｎＴｅ層３８とＺｎＴｅとＺｎＳｅ
の積層超格子層とｐ型ＺｎＳｅ層３６の一部が、透光性
Ａｕ電極４０が取除かれた部分の下においてえぐられて
いる。透光性Ａｕ電極４０の取除かれた部分の側壁面
は、発光性半導体層のえぐられた部分の側壁面から基板
３１の縁に向かう方向に後退して形成されている。

【００７０】次に、図１２に示す半導体発光素子の製造
方法について説明する。図１３を参照して、ｎ型電極４
１を裏面に有する導電性ＺｎＳｅ単結晶基板３１の上
に、ｎ型ＺｎＳｅバッファ層３２、ＺｎＳｅ／ＺｎＣｄ
Ｓｅ多重量子井戸活性層３４、ｐ型ＺｎＭｇＳＳｅクラ
ッド層３５を順次形成する。次いでその上に、ｐ型Ｚｎ
Ｓｅ層３６を形成する。その上に、ＺｎＴｅとＺｎＳｅ
の積層超格子層３７およびｐ型ＺｎＴｅ層３８を形成す
る。

【００７１】図１４を参照して、台座電極部を形成する
部分および発光性半導体層のえぐり取る部分に開口部を
有するレジストパターン４２を形成する。

【００７２】図１５を参照して、レジストパターン４２
をマスクにして、ｐ型ＺｎＴｅ層３８、ＺｎＴｅとＺｎ
Ｓｅの積層超格子層３７およびｐ型ＺｎＳｅ層３６をイ
オンミリングする。

【００７３】図１６を参照して、台座電極を形成する部
分以外の部分を除いて、レジストパターン４２の開口部
を、さらにレジスト４３で埋める。

【００７４】図１７を参照して、レジストパターン４
２，４３をマスクにして、Ｔｉを蒸着し、さらにＡｕを
蒸着し、Ａｕ／Ｔｉ台座電極３９を形成する。

【００７５】図１７と図１８を参照して、レジストパタ
ーン４２，４３を除去する。図１９を参照して、発光性
半導体層のえぐり取られた部分を埋込むようにレジスト
パターン４４を形成する。

【００７６】図２０を参照して、レジストパターン４４
をマスクにして、薄膜金電極４０を形成する。その後、
レジストパターン４４を除去すると、図１２に示す半導
体発光素子が完成する。

【００７７】今回開示された実施の形態はすべての点で
例示であって制限的なものではないと考えられるべきで
ある。本発明の範囲は上記した説明ではなくて特許請求
の範囲によって示され、特許請求の範囲と均等の意味お
よび範囲内でのすべての変更が含まれることが意図され
る。

【図面の簡単な説明】

【図１】参考例に係る半導体発光素子の作用を説明する
ための、半導体発光素子の断面図である。

【図２】本発明の実施の形態に係る半導体発光素子の作
用を説明するための図である。

【図３】参考例に係る半導体発光素子の構造を説明する
ための図である。

【図４】実施の形態に係る半導体発光素子の構造を説明
するための図である。

【図５】電気的間仕切りを行なった場合の効果を説明す
るための図である。

【図６】電極パターンの具体例を示す図である。

【図７】実施の形態に係る半導体発光素子の断面図であ
る。

【図８】参考例に係る半導体発光素子の断面図である。

【図９】光透過性対角格子型電極のパターンを示す図で
ある。

【図１０】光透過性丸穴網目型電極のパターンを示す図
である。

【図１１】光透過性四角穴網目電極パターンを示す図で
ある。

【図１２】実施例４に係る製造方法によって形成した半
導体発光素子の断面図である。

【図１３】実施例４に係る半導体発光素子の製造方法の
順序の第１の工程における半導体発光素子の断面図であ
る。

【図１４】実施例４に係る半導体発光素子の製造方法の
順序の第２の工程における半導体発光素子の断面図であ
る。

【図１５】実施例４に係る半導体発光素子の製造方法の
順序の第３の工程における半導体発光素子の断面図であ
る。

【図１６】実施例４に係る半導体発光素子の製造方法の
順序の第４の工程における半導体発光素子の断面図であ
る。

【図１７】実施例４に係る半導体発光素子の製造方法の
順序の第５の工程における半導体発光素子の断面図であ
る。

【図１８】実施例４に係る半導体発光素子の製造方法の
順序の第６の工程における半導体発光素子の断面図であ
る。

【図１９】実施例４に係る半導体発光素子の製造方法の
順序の第７の工程における半導体発光素子の断面図であ
る。

【図２０】実施例４に係る半導体発光素子の製造方法の
順序の第８の工程における半導体発光素子の断面図であ
る。

【図２１】従来の発光素子の構造と発光機構を示す図で
ある。

【符号の説明】

５薄膜Ａｕ電極１１ＺｎＳｅ基板１２Ｎ型クラッド層１３Ｎ型ガイド層１４活性層１５ｐ型ガイド層１６ｐ型クラッド層１７コンタクト層

Claims

【特許請求の範囲】

【請求項１】基板と、前記基板の上に設けられ、その上表面が発光面となる発
光性半導体層と、前記発光性半導体層の上に設けられた、該発光性半導体
層中に電流を注入するための薄膜電極とを備え、前記薄膜電極は、前記発光面を複数の部分に分割するよ
うに部分的に取り除かれており、それによって、該取り
除かれた部分において電流が前記発光性半導体層中に注
入されないようにされている、半導体発光素子。
【請求項２】前記発光性半導体層の表面の一部は、前
記薄膜電極が取り除かれている部分の下においてえぐら
れている、請求項１に記載の半導体発光素子。
【請求項３】前記発光性半導体層の積層超格子層の部
分がえぐられている、請求項２に記載の半導体発光素
子。
【請求項４】前記薄膜電極の前記一部除去は、該薄膜
電極の分割された部分のいずれもが、前記基板の縁か
ら、電気的に孤立しないように行なわれている、請求項
１に記載の半導体発光素子。
【請求項５】前記薄膜電極の前記取り除かれた部分の
側壁面は、前記発光性半導体層の前記えぐられた部分の
側壁面から前記基板の縁に向かう方向に後退して形成さ
れている、請求項２に記載の半導体発光素子。
【請求項６】前記薄膜電極の前記一部除去は、その除
去された部分が、平面形状で格子型になるように行なわ
れている、請求項１に記載の半導体発光素子。
【請求項７】前記薄膜電極の前記一部除去は、その除
去された部分が、平面形状で対角格子型になるように行
なわれている、請求項１に記載の半導体発光素子。
【請求項８】前記薄膜電極の前記一部除去は、その除
去された部分が、平面形状で放射型になるように行なわ
れている、請求項１に記載の半導体発光素子。
【請求項９】前記薄膜電極の前記一部除去は、その除
去された部分が、平面形状で対角櫛型になるように行な
われている、請求項１に記載の半導体発光素子。
【請求項１０】前記薄膜電極の前記一部除去は、その
除去された部分が、平面形状で、丸穴が網目状に並ぶよ
うに行なわれている、請求項１に記載の半導体発光素
子。
【請求項１１】前記薄膜電極の前記一部除去は、その
除去された部分が、平面形状で、四角穴が網目状に並ぶ
ように行なわれている、請求項１に記載の半導体発光素
子。
【請求項１２】基板の上に発光性半導体層を形成する
工程と、前記発光性半導体層の表面の一部を深さ方向に削り取る
工程と、前記発光性半導体層の表面に、前記削り取られた部分を
除いて、薄膜電極を形成する工程と、を備えた半導体発
光素子の製造方法。