JP4054631B2 - 半導体発光素子およびその製造方法、ｌｅｄランプ並びにｌｅｄ表示装置 - Google Patents
半導体発光素子およびその製造方法、ｌｅｄランプ並びにｌｅｄ表示装置 Download PDFInfo
- Publication number
- JP4054631B2 JP4054631B2 JP2002234781A JP2002234781A JP4054631B2 JP 4054631 B2 JP4054631 B2 JP 4054631B2 JP 2002234781 A JP2002234781 A JP 2002234781A JP 2002234781 A JP2002234781 A JP 2002234781A JP 4054631 B2 JP4054631 B2 JP 4054631B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- light emitting
- emitting device
- semiconductor light
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
- H01L33/145—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Description
【０００１】
【発明の属する技術分野】
この発明は、表示用・光通信用等に使われる発光ダイオード等の半導体発光素子およびその製造方法に関する。また、そのような半導体発光素子を備えたＬＥＤランプおよびＬＥＤ表示装置に関する。
【０００２】
【従来の技術】
近年、赤外から青色の波長の光を発する高輝度の発光ダイオード（ＬＥＤ）が開発されている。この理由は、直接遷移型III−Ｖ族化合物半導体材料の結晶成長技術が飛躍的に向上して、III−Ｖ族化合物半導体であれば殆ど全ての結晶を成長できるようになったためである。これらの直接遷移型材料を用いたＬＥＤは、高出力で高輝度の発光が可能であるため、屋外表示板等の高輝度ＬＥＤランプ、低消費電力の携帯機器用表示灯等の表示用光源や、プラスチック光ファイバによる光伝送・光通信用の光源として広く用いられるようになってきた。
【０００３】
この種の新しい高出力・高輝度発光ダイオードとして、図１１に示すようなＡｌＧａＩｎＰ系材料を用いた発光ダイオードが知られている。この発光ダイオードは次のようにして作製されている。すなわち、
ｎ型ＧａＡｓ基板１の上に、
ｎ型ＧａＡｓバッファ層２と、
ｎ型（ＡｌｘＧａ１−ｘ）０．５１Ｉｎ０．４９Ｐ（ｘ＝０．４５）とｎ型Ａｌ０．５１Ｉｎ０．４９Ｐを交互に積層した多層膜から構成される分布帰還形光反射層（不純物濃度５×１０１７ｃｍ−３）４と、
ｎ型（ＡｌｘＧａ１−ｘ）０．５１Ｉｎ０．４９Ｐ下部クラッド層（０≦ｘ≦１、例えばｘ＝１．０、厚さ１．０μｍ、不純物濃度５×１０１７ｃｍ−３）５と、
ｐ型（ＡｌｘＧａ１−ｘ）０．５１Ｉｎ０．４９Ｐ活性層（０≦ｘ≦１、例えばｘ＝０．４２、厚さ０．６μｍ、不純物濃度１×１０１７ｃｍ−３）６と、
ｐ型（ＡｌｘＧａ１−ｘ）０．５１Ｉｎ０．４９Ｐ上部クラッド層（０≦ｘ≦１、例えばｘ＝１．０、厚さ１．０μｍ、不純物濃度５×１０１７ｃｍ−３）７と、
を順次積層し、さらにその上に
ｐ型（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ中間層（ｘ＝０．２、ｖ＝０．４、厚さ０．１５μｍ、不純物濃度１×１０１８ｃｍ−３）８と、
ｐ型（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ電流拡散層（ｘ＝０．０５、ｖ＝０．０５、厚さ１．５μｍ、不純物濃度５×１０１８ｃｍ−３）１０と、
ｎ型ＧａＰ電流阻止層（厚さ０．３μｍ、不純物濃度１×１０１８ｃｍ−３）９を形成する。
【０００４】
その後、通常のフォトリソグラフィ法による選択エッチングを行って、ｎ型ＧａＰ電流阻止層９のうち図中に示す直径５０μｍφ〜１５０μｍφの部分を残し、その周りの部分を除去する。ｎ型ＧａＰ電流阻止層９を除去して露出させたｐ型（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ電流拡散層表面およびｎ型ＧａＰ電流阻止層９を覆うように、ｐ型（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ電流拡散層（ｘ＝０．０５、ｖ＝０．９５、厚さ７μｍ、不純物濃度５×１０１８ｃｍ−３）１０を再成長する。
【０００５】
最後に、ｐ型電流拡散層１０の上に例えばＡｕ−Ｂｅ膜を蒸着して、これを例えば発光領域と逆になるように円形にパターニングしてｐ型電極１２を形成し、一方、ＧａＡｓ基板１の下面には、例えばＡｕ−Ｚｎ膜からなるｎ型電極１１を蒸着により形成する。
【０００６】
以下では、簡単のために、ＡｌのＧａに対する割合ｘや、ＡｌとＧａとを併せたときの他のIII族元素に対する割合ｖ等は、適宜省略して表記する。
【０００７】
ｐ型ＡｌＧａＩｎＰ電流拡散層１０については、このＡｌＧａＩｎＰ系発光ダイオードの発光波長帯５５０ｎｍ〜６７０ｎｍに対して透明で、抵抗率が低く、かつｐ側電極とオーミック接触するように、既述のようにＡｌ混晶比ｘとＩｎ混晶比（１−ｖ）が低く設定される（つまりｘ＝０．０５、ｖ＝０．９５）。ＡｌＧａＩｎＰ系発光ダイオードにおいては、通常ｎ型ドーパントとしてＳｉ、ｐ型ドーパントとしてＺｎが用いられる。また、活性層の導電型としては通常ｐ型が用いられる。
【０００８】
（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ系発光ダイオードのための基板としては、各層の材料と格子整合するように、通常はＧａＡｓ基板が用いられる。しかし、ＧａＡｓ基板のバンドギャップは１．４２ｅＶと（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ系半導体のそれに比べて小さく、それゆえ（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ系半導体の発光波長である５５０ｎｍ〜６７０ｎｍの発光を吸収してしまうため、活性層から発生する光のうち、基板側に放出される光はチップの内部で吸収され、外部にとりだすことができない。したがって、（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ系発光ダイオードにおいて、高効率・高輝度の発光ダイオードを作製するためには、図１１中に示すように、ＧａＡｓ基板１と活性層６との間に、屈折率の小さい層と大きい層を順次組み合わせ、多重反射によって反射率を上げた分布帰還形光反射層（Ｄｉｓｔｒｉｂｕｔｅｄ Ｂｒａｇｇ Ｒｅｆｌｅｃｔｏｒ （ＤＢＲ））４を設けることが重要である。この図１１の例では、活性層の発光波長５７０ｎｍを吸収しない（Ａｌ０．６５Ｇａ０．３５）０．５１Ｉｎ０．４９Ｐ（屈折率３．５１）を高屈折率材料に、Ａｌ０．５１Ｉｎ０．４９Ｐ（屈折率３．３５）を低屈折率材料に選び、発光波長λに対し低屈折率材料、高屈折率材料各層の光学的膜厚をλ／４に設定し、これらの材料を交互に１０ペア分積層することによって、反射率を向上させ、トータルの光反射層の反射率を約５０％にしている。図１３（ａ）は、このようなＡｌＧａＩｎＰ系光反射層を設けた場合のペア数に対する反射率の特性を示している。図中に「ＡｌＩｎＰ／Ｑ（０．４）」と記載されているのは、（Ａｌ０．６５Ｇａ０．３５）０．５１Ｉｎ０．４９ＰとＡｌ０．５１Ｉｎ０．４９Ｐとのペアを用いた場合の特性を意味する。同様に、「ＡｌＩｎＰ／Ｑ（０．５）」と記載されているのは、（Ａｌ０．５５Ｇａ０．４５）０．５１Ｉｎ０．４９ＰとＡｌ０．５１Ｉｎ０．４９Ｐとのペアを用いた場合の特性を意味する。この光反射層を採用した場合、光反射層のない場合に比べ、チップ光度を２０ｍｃｄから３５ｍｃｄに向上させることができる。
【０００９】
なお、良く知られているように、光学的膜厚は、結晶の層厚をｄ、屈折率をｎとしたときｎｄで与えられる。
【００１０】
（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ系発光ダイオードにおいては、図１２に示すように、ＡｌｘＧａ１−ｘＡｓとＡｌＡｓとのペアを積層してなり、ＧａＡｓ基板と格子整合する光反射層１４が使用される。図１３（ｂ）は、このようなＡｌＧａＡｓ系光反射層１４を設けた場合のペア数に対する反射率の特性を示している。図中に「Ａｌ０．６０」と記載された点線は、活性層の発光波長５７０ｎｍを吸収しないＡｌ０．６５Ｇａ０．３５Ａｓ（屈折率３．６６）を高屈折率材料に、ＡｌＡｓ（屈折率３．１０）を低屈折率材料に選び、これらの材料を交互にペアとして積層してなる光反射層を設けた場合の特性を示している。同様に、図中に「Ａｌ０．７０」と記載された破線は、Ａｌ０．７０Ｇａ０．３０ＡｓとＡｌＡｓとのペアを用いた場合の特性、図中に「Ａｌ０．７５」と記載された実線は、Ａｌ０．６５Ｇａ０．３５ＡｓとＡｌＡｓとのペアを用いた場合の特性を示している。この結果、Ａｌ０．６５Ｇａ０．３５Ａｓ（屈折率３．６６）を高屈折材料に、ＡｌＡｓ（屈折率３．１０）を低屈折率材料に選んだ場合には、図１３（ａ）に示した例に比べてより屈折率差を設けることができ、光反射層のトータルの反射率を約６０％にすることが可能である。この光反射層を採用した場合、光反射層のない場合に比べ、チップ光度を２０ｍｃｄから４０ｍｃｄに向上させることができる。
【００１１】
【発明が解決しようとする課題】
ところで、図１３（ａ）（ｂ）から分かるように、光度を２倍以上に改善できる９０％以上の高反射率を得るためには、光反射層４，１４を構成する半導体層ペアの数を３０以上にする必要がある。これは、（ＡｌｘＧａ１−ｘ）０．５１Ｉｎ０．４９Ｐ（ｘ＝０．４５）／Ａｌ０．５１Ｉｎ０．４９Ｐの場合は屈折率差が０．１８、ＡｌＡｓ／ＡｌｘＧａ１−ｘＡｓの場合は屈折率差が０．３２程度と、それぞれ屈折率差が非常に小さいためである。
【００１２】
しかしながら、ペア数を３０以上にすると、成長時間が長くなってしまい、量産性に乏しくなる。また、屈折率差が小さいと、反射スペクトルの半値幅が狭くなってしまい、光反射層の層厚が少し変動するだけで、反射スペクトルが大きくシフトするため、発光波長と光反射層を合わせることが困難になり、再現性ひいては量産性に乏しくなる。また、ペア数が多くなると、光反射層だけで３μｍ以上の厚膜になってしまい、エピタキシャル成長後の基板が反ったり、変形しやすなり、その後の工程にかけにくくなる。
【００１３】
この事情は、ＡｌＧａＩｎＰ系材料に限らず、他の様々な材料を用いた半導体発光素子でも同様である。
【００１４】
そこで、この発明の課題は、活性層から放出された光を有効に外部に取り出すことができる半導体発光素子を提供することにある。
【００１５】
また、この発明の課題は、そのような半導体発光素子を量産性良く作製できる半導体発光素子の製造方法を提供することにある。
【００１６】
また、この発明の課題は、そのような半導体発光素子を備えたＬＥＤランプおよびＬＥＤ表示装置を提供することにある。
【００１７】
【課題を解決するための手段】
上記課題を解決するため、この発明の半導体発光素子は、次のように構成される。すなわち、この発明の半導体発光素子は、
半導体基板上に所定の波長の光を発生する半導体からなる活性層を含む複数の層が積層されてなる半導体発光素子において、
上記半導体基板と活性層との間に、Ａｌを含む半導体層からなる副反射部分と、Ａｌを含む誘電体からなり、上記副反射部分よりも上記活性層からの光に対する反射率が高い主反射部分とを、層方向に連なって有する第１の光反射層を備え、
上記半導体基板は第１導電型であり、
上記活性層の上に第２導電型の電流拡散層が設けられ、
上記電流拡散層の内部の所定領域に設けられた第１導電型の電流阻止層と、
上記電流拡散層の上部表面で上記電流阻止層に対応する領域に設けられた電極層とを備え、
上記第１の光反射層の副反射部分は上記電流阻止層に対応する領域に配置され、
上記第１の光反射層の主反射部分は上記電流阻止層の周りに対応する領域に配置されていることを特徴とする。
【００１８】
この発明の半導体発光素子では、上記半導体基板と活性層との間に、Ａｌを含む半導体層からなる副反射部分と、Ａｌを含む誘電体からなり、上記副反射部分よりも上記活性層からの光に対する反射率が高い主反射部分とを、層方向に連なって有する第１の光反射層を備えている。したがって、上記活性層が発した光は第１の光反射層の主反射部分によって高い反射率で反射される。第１の光反射層の主反射部分を必要な領域、例えば活性層上に電極が存在しない領域に配置すれば、上記活性層が発した光は第１の光反射層の主反射部分によって反射され、電極に遮られることなく外部へ出射する。したがって、活性層から放出された光を有効に外部に取り出すことができる。
【００１９】
また、この半導体発光素子では、電極層から電流拡散層に注入された通電電流は、上記電流拡散層の内部の所定領域に設けられた電流阻止層によって遮られて、電流阻止層の周りの領域に多く流れる。この結果、活性層のうち上記電流阻止層の周りに相当する部分が多く発光する。上記第１の光反射層の主反射部分は上記電流阻止層の周りに対応する領域に配置されているので、上記活性層のうち上記電流阻止層の周りに相当する部分が発した光は第１の光反射層の主反射部分によって反射され、電極に遮られることなく外部へ出射する。したがって、活性層から放出された光を有効に外部に取り出すことができる。
【００２０】
一実施形態の半導体発光素子は、上記第１の光反射層と活性層との間に、上記活性層からの光を反射するように、低屈折率材料層と高屈折率材料層とのペアを複数積層してなる第２の光反射層を備えたことを特徴とする。
【００２１】
この一実施形態の半導体発光素子では、上記第１の光反射層と活性層との間に、上記活性層からの光を反射するように、低屈折率材料層と高屈折率材料層とのペアを複数積層してなる第２の光反射層を備えるので、活性層から放出された光をさらに有効に外部に取り出すことができる。また、第１の光反射層の主反射部分はＡｌを含む誘電体からなるので、Ａｌを含む半導体層からなる副反射部分よりも屈折率ｎが低くなる。第１の光反射層の主反射部分の屈折率ｎが低いので、第２の光反射層のペア数が少なくとも反射率が高くなる。
【００２２】
なお、第２の光反射層は、分布帰還形光反射層（Ｄｉｓｔｒｉｂｕｔｅｄ Ｂｒａｇｇ Ｒｅｆｌｅｃｔｏｒ （ＤＢＲ））であるのが望ましい。
【００２３】
一実施形態の半導体発光素子では、上記第１の光反射層の副反射部分はＡｌｘＧａ１−ｘＡｓ、（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ、（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＮ、（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＡｓ、（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＳｂ（ただし、０＜ｘ≦１、０＜ｖ＜１である。）のうちいずれか一種類の半導体からなる。また、上記第１の光反射層の主反射部分はＡｌＯｙ（ただし、ｙは正の実数である。）からなる。
【００２４】
この明細書では、酸化アルミニウムの表記をＡｌＯｙで統一する。ＡｌＯｙはＡｌｘＯｙ（ただし、ｘとｙは正の実数である。）と同義である。
【００２５】
なお、組成を表すｘ、ｖ、ｙ等は、異なる化合物間では独立の値をとり得るものとする。
【００２６】
また、一実施形態の半導体発光素子では、上記第１の光反射層の副反射部分はＡｌｘＧａ１−ｘＡｓ層とＡｌｚＧａ１−ｚＡｓ層とを交互に積層した多層膜、（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ層と（ＡｌｚＧａ１−ｚ）ｖＩｎ１−ｖＰ層とを交互に積層した多層膜、（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＮ層と（ＡｌｚＧａ１−ｚ）ｖＩｎ１−ｖＮ層とを交互に積層した多層膜、（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＡｓ層と（ＡｌｚＧａ１−ｚ）ｖＩｎ１−ｖＡｓ層とを交互に積層した多層膜、（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＳｂ層と（ＡｌｚＧａ１−ｚ）ｖＩｎ１−ｖＳｂ層とを交互に積層した多層膜（ただし、０＜ｘ＜ｚ≦１、０＜ｖ＜１である。）のうちいずれか一組の多層膜からなる。また、上記第１の光反射層の主反射部分は、上記副反射部分をなす上記多層膜に対応したＡｌｘＧａ１−ｘＡｓ、（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ、（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＮ、（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＡｓ、（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＳｂ（ただし、０＜ｘ≦１、０＜ｖ＜１である。）のうちいずれか一種類の半導体とＡｌＯｙ層（ただし、ｙは正の実数である。）とを交互に積層したものからなる。
【００２７】
さて、従来技術に関して述べたように、光反射層により高反射率を得て光取り出し効率を上げ、高輝度化・高出力化を達成するためには、光反射層が単一の層の場合には光反射層の反射面を挟む２層の屈折率の差を大きくすることが必要である。また、光反射層が多層膜で構成されている場合は光反射層を構成する１対の半導体膜の屈折率差を大きくしなければならない。しかし、例えば（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ系の発光ダイオードの場合、光吸収がなくて活性層に格子整合する材料系は、いずれも化合物半導体材料である（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ系か、ＡｌｘＧａ１−ｘＡｓ系に限られており、屈折率を変えることができるのはせいぜい２．９〜３．５程度の範囲内に止まる。
【００２８】
一方、本発明の反射層の原理図を図１に示す。半導体基板ａ上に、ＡｌＡｓを酸化したＡｌＯｙ酸化層ｂ、ＡｌｘＧａ１−ｘＡｓ層と、高屈折率半導体材料と低屈折率半導体材料とを交互に積層してなる光反射層ｃと、活性層ｄとをこの順に堆積した構造である。これに対し、従来はＡｌＯｙ酸化層ｂがなかった。このようにした場合、光反射層ｃとＡｌＯｙ層ｂとの間に０．６〜１．４程度の大きな屈折率差が設けることができる。したがって、光反射層ｃとＡｌＯｙ層ｂとの界面での反射率が大きくなり、通常の光反射層に比べ大きな反射率が得られる。例えば図２に示すように、本発明によれば、ＡｌＯｙ層を設けない場合（従来）に比して、反射率が高く、しかも、反射スペクトルの半値幅を大きくすることができる（反射率の高い波長範囲が広い）。
【００２９】
一方、図３に本発明の別の反射層の原理図を示す。半導体基板ａ上に、ＡｌＡｓ層とＡｌｘＧａ１−ｘＡｓ層を交互に積層し、上記ＡｌＡｓ層をＡｌＯｙ層（ただし、ｙは正の実数である。）ｂに変化させた光反射層ｆと活性層ｄとをこの順に堆積した構造である。従来のＡｌＡｓ層とＡｌｘＧａ１−ｘＡｓ層を交互に積層したままの光反射層に比べ、ＡｌＯｙ層とＡｌｘＧａ１−ｘＡｓ層との間の屈折率差は０．６〜１．４程度と大きくできる。この結果、光反射層ｆの反射特性は図４に示すように反射率の最大値は９９％と高くなり、その波長範囲も広くなる。更に、必要な波長範囲から外れた波長の光に対しては反射率が急に小さくなるために半導体発光素子の色純度が高くなるという利点もある。図１の場合と同様に、層厚のバラツキや変動があったとしても、反射率や反射スペクトルは変動しにくく、量産性に優れる。
【００３０】
Ａｌは酸素との結合が強いために極めて酸化されやすい性質があり、大気中に放置するだけでＡｌ酸化物が形成される。ただ、このように自然に酸化しただけのＡｌ酸化膜は膜に穴が多い等特性が良くない。したがって、例えばＡｌｘＧａ１−ｘＡｓ層（特にＡｌ混晶比ｘが１に近いもの）を３００℃〜４００℃の温度で水蒸気雰囲気中に放置すると高温の水蒸気により酸化されて、より安定なＡｌＯｙ層を形成することができる（例えば、米国特許５，５１７，０３９号明細書、または、伊賀健一他著「面発光レーザの基礎と応用」、共立出版株式会社、１９９９年６月、ｐ．１０５−１１３）。このＡｌＯｙ層は、酸化物（誘電体）であるため、屈折率ｎが半導体材料に比べて極めて低く、ｎ＝２．５〜１．９の値をとる。したがって、上記ＡｌｘＧａ１−ｘＡｓ層をＡｌＯｙ層に変化させて屈折率を低くすることによって、上記活性層が発した光に対する反射率を高めることができる。したがって、光反射層のペア数が少なくても反射率が高く、活性層から放出された光を有効に外部に取り出すことができる。
【００３１】
また、ＡｌＯｙ層は、酸化物（誘電体）であるからバンドギャップが大きく、青色から赤色の可視光領域に対し透明である。したがって、本発明によれば、波長依存性が極めて小さく、かつ反射率が１００％に近い良質の光反射層の形成が可能である。したがって、従来の半導体材料による光反射層のように、発光波長に対して吸収がないＡｌ組成をわざわざ選ぶ必要がない。
【００３２】
本発明によれば、ＡｌＯｙ層を設けない場合（従来）に比して、反射率が高く、しかも、反射スペクトルの半値幅を大きくすることができる。この結果、光反射層の層厚のバラツキや変動があったとしても、反射率や反射スペクトルは変動しにくい。したがって、量産性に優れる。
【００３３】
光反射層を構成する低屈折率のＡｌリッチ層ｆ２がさらに低屈折率のＡｌＯｙ層になるので、上記活性層が発した光に対する反射率を高めることができる。したがって、光反射層のペア数が少なくても反射率が高く、活性層から放出された光を有効に外部に取り出すことができる。例えば図４に示すように、本発明によれば、ＡｌＯｙ層に変化させない場合（従来）に比して、反射率が高く、しかも、反射スペクトルの半値幅を大きくすることができる。この結果、光反射層の層厚のバラツキや変動があったとしても、反射率や反射スペクトルは変動しにくい。したがって、量産性に優れる。
【００３４】
図５は、本発明による光反射層の反射率のペア数依存性を、従来例と比較して示している。図中、●印を結ぶ実線αは、本発明に基づいて低屈折率のＡｌＯｙ層と高屈折率のＡｌ０．６０Ｇａ０．４０Ａｓ層とのペアを用いた場合の特性を示している。その他の線β１，β２，β３，β４，β５は公知のペアを用いた場合の特性を示している。具体的には、β１はＡｌ０．７５Ｇａ０．２５Ａｓ層とＡｌＡｓ層とのペア、β２はＡｌ０．７０Ｇａ０．３０Ａｓ層とＡｌＡｓ層とのペア、β３はＡｌ０．６０Ｇａ０．４０Ａｓ層とＡｌＡｓ層とのペア、β４は（Ａｌ０．４０Ｇａ０．６０）０．５１Ｉｎ０．４９Ｐ層とＡｌ０．５１Ｉｎ０．４９Ｐ層とのペア、β５（Ａｌ０．５０Ｇａ０．５０）０．５１Ｉｎ０．４９Ｐ層とＡｌ０．５１Ｉｎ０．４９Ｐ層とのペアを用いた場合の特性をそれぞれ示している。図から分かるように、本発明によれば光反射層は屈折率差が大きいために、数ペアの光反射層でもほぼ１００％に近い反射率が得られる。したがって、成長時間を短くでき、量産性も高い。
【００３５】
この発明の半導体発光素子の製造方法は、次のように構成される。すなわち、この発明の半導体発光素子の製造方法は、上記発明の半導体発光素子を作製する半導体発光素子の製造方法である。そして、
上記半導体基板と活性層との間に、上記複数の層のうちの他の層よりもＡｌの割合が多いＡｌリッチ層を設ける工程と、
上記複数の層を積層したウェハをチップ単位に分割し、上記Ａｌリッチ層の側面を露出させる工程と、
上記露出した側面から上記Ａｌリッチ層に含まれたＡｌを酸化させて、そのＡｌリッチ層の周辺部分をＡｌＯｙ層に変化させて、得られたＡｌＯｙ層を上記主反射部分とする一方、上記Ａｌリッチ層のうちの残りの部分を上記副反射部分とする工程と、
を有する。
【００３６】
この発明の半導体発光素子の製造方法によれば、上記Ａｌリッチ層の周辺部分をＡｌＯｙ層（誘電体）に変化させて屈折率を低くすることによって、上記活性層が発した光に対する反射率を高めることができる。したがって、活性層から放出された光を有効に外部に取り出すことができる。
【００３７】
一実施形態の半導体発光素子の製造方法では、上記Ａｌリッチ層に含まれたＡｌを酸化させる工程を、上記Ａｌリッチ層の側面が露出したチップを水蒸気中に放置して行うことを特徴とする。
【００３８】
一実施形態の半導体発光素子の製造方法では、上記水蒸気を、沸騰水中を通した不活性ガス（Ａｒ、窒素等）により上記Ａｌリッチ層の側面に導入することを特徴とする。
【００３９】
一実施形態の半導体発光素子の製造方法では、上記Ａｌリッチ層に含まれたＡｌを酸化させる工程を、３００℃乃至４００℃の温度の雰囲気中で行うことを特徴とする。
【００４０】
なお、上記Ａｌリッチ層の周辺部分に生じた上記ＡｌＯｙ層をエッチングにより除去する工程を有しても良い。
【００４１】
そのようにした場合、ＡｌＯｙ層が除去されて生じた空間領域の屈折率は１であるから、活性層の裏側のチップ周辺領域で全反射に近い状態が得られる。したがって、活性層から放出された光を有効に外部に取り出すことができる。
【００４２】
また、この発明のＬＥＤランプは、この発明の半導体発光素子を備えたことを特徴とする。
【００４３】
一実施形態のＬＥＤランプは、上記半導体発光素子として互いに波長が異なる複数の半導体発光素子を一体に備え、これらの半導体発光素子が独立に通電されるように接続されていることを特徴とする。
【００４４】
また、この発明のＬＥＤ表示装置は、そのようなＬＥＤランプがマトリックス状に配置されていることを特徴とする。
【００４５】
一実施形態の半導体発光素子の製造方法では、上記Ａｌリッチ層のうち上記ＡｌＯｙ層に変化されない残りの部分に対応する上記活性層上の領域に、通電用の電極を形成することを特徴とする。
【００４６】
この一実施形態の半導体発光素子の製造方法では、上記Ａｌリッチ層のうち上記ＡｌＯｙ層に変化されない残りの部分に対応する上記活性層上の領域に、電極が形成される。したがって、上記Ａｌリッチ層のうち上記ＡｌＯｙ層に変化された部分に対応する領域を、電極が占めるのを避けることができる。したがって、上記活性層で発生し上記ＡｌＯｙ層で反射された光が、上記電極に遮られることなく、有効に外部に取り出される。
【００４７】
一実施形態の半導体発光素子の製造方法では、上記Ａｌリッチ層のうち上記ＡｌＯｙ層に変化されない残りの部分に対応する領域に、通電電流を妨げる電流阻止層を形成することを特徴とする。
【００４８】
この一実施形態の半導体発光素子の製造方法では、上記Ａｌリッチ層のうち上記ＡｌＯｙ層に変化されない残りの部分に対応する領域に、通電電流を妨げる電流阻止層が形成される。したがって、上記電流阻止層が形成されない場合に比して、上記ＡｌＯｙ層に対応する領域に通電電流が多く流れる。したがって、上記活性層で発生し上記ＡｌＯｙ層で反射された光が、有効に外部に取り出される。
【００４９】
一実施形態の半導体発光素子の製造方法では、上記光反射層は所定のＡｌ混晶比を持つＡｌを含む層とＡｌＯｙ層との交互の積層からなり、上記ＡｌＯｙ層に変化されたＡｌを含む層に隣接する、上記光反射層をなす層の１層の厚さを、上記波長の４分の１に設定することを特徴とする。
【００５０】
一実施形態の半導体発光素子の製造方法では、上記各層をチップ単位に分割した後、上記Ａｌリッチ層を露出した端面から上記ＡｌＯｙ層に変化させて、上記Ａｌリッチ層のうち上記ＡｌＯｙ層に変化されない残りの部分の形状と上記活性層上の上記電極の形状とを一致させることを特徴とする。
【００５１】
この一実施形態の半導体発光素子の製造方法によれば、従来の半導体材料による光反射層のように、発光波長に対して吸収がないＡｌ組成をわざわざ選ぶ必要がない。
【００５２】
また、別の面から、この発明の半導体発光素子は、半導体基板上に所定の波長を持つ光を発生する発光層を有する半導体発光素子において、上記半導体基板と発光層との間に、上記発光層が発した光を反射するように、層方向に関して屈折率が変化している半導体層が設けられていることを特徴とする。
【００５３】
ここで「層方向」とは、層に沿った方向、つまり層が広がっている方向（面方向）を意味する。
【００５４】
この発明の半導体発光素子では、上記半導体基板と発光層との間に、上記発光層が発した光を反射するように、層方向に関して屈折率が変化している半導体層が設けられている。この半導体層の屈折率を必要な領域、例えば発光層上に電極が存在しない領域で屈折率を低くすることによって、上記発光層が発した光に対する反射率を高めることができる。したがって、光反射層のペア数が少なくても反射率が高く、発光層から放出された光を有効に外部に取り出すことができる。
【００５５】
さて、既に述べたように、光反射層により高反射率を得て光取り出し効率を上げ、高輝度化・高出力化を達成するためには、光反射層を構成する１対の半導体膜の屈折率差を大きくしなければならない。しかし、例えば（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ系の発光ダイオードの場合、光吸収がなくて発光層に格子整合する材料系は、いずれも化合物半導体材料である（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ系か、ＡｌｘＧａ１−ｘＡｓ系に限られており、屈折率を変えることができるのはせいぜい２．９〜３．５程度の範囲内に止まる。
【００５６】
そこで、本発明の半導体発光素子の製造方法では、半導体基板上に所定の波長を持つ光を発生する発光層を設ける半導体発光素子の製造方法において、上記半導体基板上にＡｌｘＧａ１−ｘＡｓ層と、上記発光層とをこの順に堆積し、層方向に関して上記ＡｌｘＧａ１−ｘＡｓ層の一部をＡｌＯｙ層（ただし、ｙは正の実数である。）に変化させることを特徴とする。
【００５７】
ＡｌｘＧａ１−ｘＡｓ層中のＡｌは酸素との結合が強いために極めて酸化されやすい性質があり、大気中に放置するとＡｌ酸化物が形成される。したがって、ＡｌｘＧａ１−ｘＡｓ層（特にＡｌ混晶比ｘが１に近いもの）を３００℃〜４００℃の温度で水蒸気中で酸化すると、安定なＡｌＯｙ層が形成される。このＡｌＯｙ層は、Ａｌを含む酸化物であるため、屈折率ｎが半導体材料に比べて極めて低く、ｎ＝２．５〜１．９の値をとる。したがって、上記ＡｌｘＧａ１−ｘＡｓ層をＡｌＯｙ層に変化させて屈折率を低くすることによって、上記発光層が発した光に対する反射率を高めることができる。したがって、光反射層のペア数が少なくても反射率が高く、発光層から放出された光を有効に外部に取り出すことができる。
【００５８】
また、ＡｌＯｙ層は、酸化物であるからバンドギャップが大きく、可視光領域、特に（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ系の発光領域である５６０ｎｍ〜６５０ｎｍに対し透明である。したがって、本発明によれば、波長依存性が極めて小さく、かつ反射率が１００％に近い良質の光反射層の形成が可能である。したがって、従来の半導体材料による光反射層のように、発光波長に対して吸収がないＡｌ組成をわざわざ選ぶ必要がない。
【００５９】
一実施形態の半導体発光素子の製造方法では、図１に例示するように、半導体基板ａ上に、ＡｌｘＧａ１−ｘＡｓ層と、高屈折率半導体材料と低屈折率半導体材料とを交互に積層してなる光反射層ｃと、発光層ｄとをこの順に堆積し、層方向に関して上記ＡｌｘＧａ１−ｘＡｓ層の一部をＡｌＯｙ層ｂに変化させる（ただし、図１ではＡｌＯｙ層に変化した領域のみを示している。）。このようにした場合、光反射層ｃとＡｌＯｙ層ｂとの間に０．６〜１．４程度の大きな屈折率差が設けることができる。したがって、光反射層ｃとＡｌＯｙ層ｂとの界面での反射率が大きくなり、通常の光反射層に比べ大きな反射率が得られる。例えば図２に示すように、本発明によれば、ＡｌＯｙ層を設けない場合（従来）に比して、反射率が高く、しかも、反射スペクトルの半値幅を大きくすることができる。この結果、光反射層の層厚のバラツキや変動があったとしても、反射率や反射スペクトルは変動しにくい。したがって、量産性に優れる。
【００６０】
一実施形態の半導体発光素子の製造方法では、図３に例示するように、半導体基板ａ上に、高屈折率の半導体材料ｆ１と低屈折率のＡｌｘＧａ１−ｘＡｓ層ｆ２（ただし、０＜ｘ≦１である。）との交互の積層からなる光反射層ｆと、発光層ｄとをこの順に堆積し、層方向に関して上記ＡｌｘＧａ１−ｘＡｓ層ｆ２の一部をＡｌＯｙ層に変化させる（ただし、図３ではＡｌＯｙ層に変化した領域（点描）のみを示している。）。このようにした場合、光反射層を構成する低屈折率のＡｌｘＧａ１−ｘＡｓ層ｆ２層がさらに低屈折率のＡｌＯｙ層になるので、上記発光層が発した光に対する反射率を高めることができる。したがって、光反射層のペア数が少なくても反射率が高く、発光層から放出された光を有効に外部に取り出すことができる。例えば図４に示すように、本発明によれば、ＡｌＯｙ層に変化させない場合（従来）に比して、反射率が高く、しかも、反射スペクトルの半値幅を大きくすることができる。この結果、光反射層の層厚のバラツキや変動があったとしても、反射率や反射スペクトルは変動しにくい。したがって、量産性に優れる。
【００６１】
図５は、本発明による光反射層の反射率のペア数依存性を、従来例と比較して示している。本発明によれば光反射層は屈折率差が大きいために、数ペアの光反射層でもほぼ１００％に近い反射率が得られる。したがって、成長時間を短くでき、量産性も高い。
【００６２】
一実施形態の半導体発光素子の製造方法では、層方向に関して上記ＡｌｘＧａ１−ｘＡｓ層の一部をＡｌＯｙ層に変化させた後、そのＡｌＯｙ層を除去することを特徴とする。
【００６３】
この一実施形態の半導体発光素子の製造方法では、ＡｌＯｙ層が除去されて生じた空間領域の屈折率は１であるから、発光層の裏側のチップ周辺領域で全反射に近い状態が得られる。したがって、発光層から放出された光を有効に外部に取り出すことができる。
【００６４】
一実施形態の半導体発光素子の製造方法では、上記ＡｌｘＧａ１−ｘＡｓ層のうち上記ＡｌＯｙ層に変化されない残りの部分に対応する上記発光層上の領域に、通電用の電極を形成することを特徴とする。
【００６５】
この一実施形態の半導体発光素子の製造方法では、上記ＡｌｘＧａ１−ｘＡｓ層のうち上記ＡｌＯｙ層に変化されない残りの部分に対応する上記発光層上の領域に、電極が形成される。したがって、上記ＡｌｘＧａ１−ｘＡｓ層のうち上記ＡｌＯｙ層に変化された部分に対応する領域を、電極が占めるのを避けることができる。したがって、上記発光層で発生し上記ＡｌＯｙ層で反射された光が、上記電極に遮られることなく、有効に外部に取り出される。
【００６６】
一実施形態の半導体発光素子の製造方法では、上記ＡｌｘＧａ１−ｘＡｓ層のうち上記ＡｌＯｙ層に変化されない残りの部分に対応する領域に、通電電流を妨げる電流阻止層を形成することを特徴とする。
【００６７】
この一実施形態の半導体発光素子の製造方法では、上記ＡｌｘＧａ１−ｘＡｓ層のうち上記ＡｌＯｙ層に変化されない残りの部分に対応する領域に、通電電流を妨げる電流阻止層が形成される。したがって、上記電流阻止層が形成されない場合に比して、上記ＡｌＯｙ層に対応する領域に通電電流が多く流れる。したがって、上記発光層で発生し上記ＡｌＯｙ層で反射された光が、有効に外部に取り出される。
【００６８】
一実施形態の半導体発光素子の製造方法では、上記光反射層は所定のＡｌ混晶比を持つＡｌｘＧａ１−ｘＡｓ層（ただし、０＜ｘ≦１である。）とＡｌＯｙ層との交互の積層からなり、上記ＡｌＯｙ層に変化されたＡｌｘＧａ１−ｘＡｓ層に隣接する、上記光反射層をなすＡｌｘＧａ１−ｘＡｓ層の１層の厚さを、上記波長の４分の１に設定することを特徴とする。
【００６９】
この一実施形態の半導体発光素子の製造方法によれば、上記ＡｌＯｙ層に対応する領域で、上記発光層が発した光に対する反射率がさらに高まる。
【００７０】
一実施形態の半導体発光素子の製造方法では、上記発光層を（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ系材料で形成することを特徴とする半導体発光素子の製造方法。
【００７１】
この一実施形態の半導体発光素子の製造方法によれば、発光波長帯５６０ｎｍ〜６５０ｎｍの半導体発光素子が作製される。
【００７２】
一実施形態の半導体発光素子の製造方法では、上記各層をチップ単位に分割した後、上記ＡｌｘＧａ１−ｘＡｓ層を露出した端面から上記ＡｌＯｙ層に変化させて、上記ＡｌｘＧａ１−ｘＡｓ層のうち上記ＡｌＯｙ層に変化されない残りの部分の形状と上記発光層上の上記電極の形状とを一致させることを特徴とする。
【００７３】
この一実施形態の半導体発光素子の製造方法では、上記ＡｌｘＧａ１−ｘＡｓ層を露出した端面から上記ＡｌＯｙ層に変化させるので、ＡｌＯｙ層を安定かつ容易に形成できる。したがって、量産性に優れる。しかも、上記ＡｌｘＧａ１−ｘＡｓ層のうち上記ＡｌＯｙ層に変化されない残りの部分の形状と上記発光層上の上記電極の形状とを一致させるので、上記ＡｌｘＧａ１−ｘＡｓ層のうち上記ＡｌＯｙ層に変化された部分に対応する領域を、電極が占めるのを避けることができる。したがって、上記発光層で発生し上記ＡｌＯｙ層で反射された光が、上記電極に遮られることなく、有効に外部に取り出される。
【００７４】
一実施形態の半導体発光素子の製造方法では、上記各層をチップ単位に分割した後、上記ＡｌｘＧａ１−ｘＡｓ層を露出した端面から上記ＡｌＯｙ層に変化させて、上記ＡｌｘＧａ１−ｘＡｓ層のうち上記ＡｌＯｙ層に変化されない残りの部分の形状と上記電流阻止層の形状とを一致させることを特徴とする。
【００７５】
この一実施形態の半導体発光素子の製造方法では、上記ＡｌｘＧａ１−ｘＡｓ層を露出した端面から上記ＡｌＯｙ層に変化させるので、ＡｌＯｙ層を安定かつ容易に形成できる。したがって、量産性に優れる。しかも、上記ＡｌｘＧａ１−ｘＡｓ層のうち上記ＡｌＯｙ層に変化されない残りの部分の形状と上記電流阻止層の形状とを一致させるので、上記ＡｌＯｙ層に対応する領域に通電電流が多く流れる。したがって、上記発光層で発生し上記ＡｌＯｙ層で反射された光が、有効に外部に取り出される。
【００７６】
一実施形態の半導体発光素子の製造方法では、上記ＡｌｘＧａ１−ｘＡｓ層に代えて、ＡｌｘＧａ１−ｘＰ層、ＡｌｘＩｎ１−ｘＰ層またはＡｌｘＩｎ１−ｘＡｓ層を用いることを特徴とする。
【００７７】
また、本発明の半導体発光素子の製造方法は、半導体基板上に所定の波長を持つ光を発生する発光層を設ける半導体発光素子の製造方法において、上記半導体基板上に、所定のＡｌ混晶比を持つＡｌｘＧａ１−ｘＡｓ層（ただし、０＜ｘ≦１である。）と（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ層（ただし、０＜ｘ≦１、０＜ｖ＜１である。）との交互の積層からなり上記波長の光を反射するための光反射層と、上記発光層とをこの順に堆積し、層方向に関して上記ＡｌｘＧａ１−ｘＡｓ層の一部をＡｌＯｙ層（ただし、ｙは正の実数である。）に変化させることを特徴とする。
【００７８】
この発明の半導体発光素子の製造方法によれば、上記ＡｌｘＧａ１−ｘＡｓ層をＡｌＯｙ層に変化させて屈折率を低くすることによって、上記発光層が発した光に対する反射率を高めることができる。したがって、光反射層のペア数が少なくても反射率が高く、発光層から放出された光を有効に外部に取り出すことができる。
【００７９】
また、ＡｌＯｙ層は、酸化物であるからバンドギャップが大きく、可視光領域、特に（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ系の発光領域である５６０ｎｍ〜６７０ｎｍに対し透明である。したがって、本発明によれば、波長依存性が極めて小さく、かつ反射率が１００％に近い良質の光反射層の形成が可能である。したがって、従来の半導体材料による光反射層のように、発光波長に対して吸収がないＡｌ組成をわざわざ選ぶ必要がない。
【００８０】
一実施形態の半導体発光素子の製造方法は、層方向に関して上記ＡｌｘＧａ１−ｘＡｓ層の一部をＡｌＯｙ層に変化させた後、そのＡｌＯｙ層を除去するとき、ふっ酸系のエッチング液を用いることを特徴とする。
【００８１】
この一実施形態の半導体発光素子の製造方法によれば、上記ＡｌＯｙ層のみをＡｌｘＧａ１−ｘＡｓ層等に対して選択的にエッチングして除去することができる。
【００８２】
【発明の実施の形態】
以下、この発明を図示の実施の形態により詳細に説明する。
【００８３】
（第１実施形態）
図６は第１実施形態の半導体発光ダイオードの断面構造を示している。この実施形態は、第１の光反射層の主反射部分がＡｌＯｙ単層（ただし、ｙは正の実数である。）からなる点に特徴がある。
【００８４】
この発光ダイオードは、ｎ型ＧａＡｓ基板１の上に、ｎ型ＧａＡｓバッファ層（例えば厚さ０．５μｍ、不純物濃度５×１０１７ｃｍ−３）２と、第１の光反射層として層方向に連なるように設けられた副反射部分としてのｎ型ＡｌＡｓ電導層３および主反射部分としてのＡｌＯｙ酸化層１３とを備えている。副反射部分としてのｎ型ＡｌＡｓ電導層３はチップの中央領域に配置され、主反射部分としてのＡｌＯｙ酸化層１３はその周りを取り巻くようにチップの周辺領域に配置されている。この発光ダイオードは、その上に、（ＡｌｘＧａ１−ｘ）０．５１Ｉｎ０．４９Ｐ下部クラッド層（０≦ｘ≦１、例えばｘ＝１．０、厚さ１．０μｍ、不純物濃度５×１０１７ｃｍ−３）５と、ｐ型（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ活性層（０≦ｘ≦１、例えばｘ＝０．４２、厚さ０．６μｍ、不純物濃度１×１０１７ｃｍ−３）６と、ｐ型（ＡｌｘＧａ１−ｘ）０．５１Ｉｎ０．４９Ｐ上部クラッド層（０≦ｘ≦１、例えばｘ＝１．０、厚さ１．０μｍ、不純物濃度５×１０１７ｃｍ−３）７と、ｐ型（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ中間層（ｘ＝０．２、ｖ＝０．４、厚さ０．１５μｍ、不純物濃度１×１０１８ｃｍ−３）８とをこの順に備えている。この発光ダイオードは、さらにその上にｐ型（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ電流拡散層（ｘ＝０．０５、ｖ＝０．０５、トータル厚さ８．５μｍ、不純物濃度５×１０１８ｃｍ−３）１０を備え、この電流拡散層中の中央領域に形成された、通電電流を妨げるためのｎ型ＧａＰ電流阻止層（厚さ０．３μｍ、不純物濃度１×１０１８ｃｍ−３）９を備えている。１１はｎ側電極、１２はｐ側電極である。
【００８５】
この発光ダイオードは次のようにして作製される。
【００８６】
ｉ） ｎ型ＧａＡｓ基板１上の全域に、ｎ型ＧａＡｓバッファ層（例えば厚さ０．５μｍ、不純物濃度５×１０１７ｃｍ−３）２と、Ａｌリッチ層としてのｎ型ＡｌＡｓ電導層３と、（ＡｌｘＧａ１−ｘ）０．５１Ｉｎ０．４９Ｐ下部クラッド層（０≦ｘ≦１、例えばｘ＝１．０、厚さ１．０μｍ、不純物濃度５×１０１７ｃｍ−３）５と、活性層としてのｐ型（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ活性層（０≦ｘ≦１、例えばｘ＝０．４２、厚さ０．６μｍ、不純物濃度１×１０１７ｃｍ−３）６と、ｐ型（ＡｌｘＧａ１−ｘ）０．５１Ｉｎ０．４９Ｐ上部クラッド層（０≦ｘ≦１、例えばｘ＝１．０、厚さ１．０μｍ、不純物濃度５×１０１７ｃｍ−３）７と、ｐ型（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ中間層（ｘ＝０．２、ｖ＝０．４、厚さ０．１５μｍ、不純物濃度１×１０１８ｃｍ−３）８とをこの順に堆積する。
【００８７】
ii） 次に、ｐ型（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ中間層８上にｐ型（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ電流拡散層（ｘ＝０．０５、ｖ＝０．０５、厚さ１．５μｍ、不純物濃度５×１０１８ｃｍ−３）１０を成長し、その上にｎ型ＧａＰ電流阻止層（厚さ０．３μｍ、不純物濃度１×１０１８ｃｍ−３）９を成長する。その後、ｎ型ＧａＰ電流阻止層９をフォトリソグラフィによる選択エッチングによってＭ＝１００μｍ角〜１５０μｍ角にパターン加工して、その周囲に通電電流のための電流経路を作る。その後、ｐ型（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ電流拡散層（ｘ＝０．０５、ｖ＝０．０５、厚さ７μｍ、不純物濃度５×１０１８ｃｍ−３）１０を再成長する。
【００８８】
iii） 次に、ｐ側に電極となる金属層を設け、フォトリソグラフィによる選択エッチングによって電流阻止層９の位置に合わせて電極１２をＭ＝１００μｍ角〜１５０μｍ角にパターン加工する。その後、基板１の裏面側から厚さ１２０μｍ程度に薄く研磨し、ｎ側にも電極１１を形成する（この状態の基板をウェハと呼ぶ。通常、直径５０ｍｍ程度の大きさのものである。）。通常のブレーキング方法と同様に、このウェハの裏面側を粘着シートに貼り付けた後、ダイシングソーを用いて電極１２のパターンに沿ってウェハの厚さの途中まで溝を切り、その後、粘着シートを引張って広げる。これにより、ウェハをＬ＝２８０μｍ角の大きさのチップに分割する。
【００８９】
iv） チップに分割することによりチップ側面にＡｌＡｓ層３が露出する。この状態で各チップを温度４００℃、窒素雰囲気中の酸化膜形成装置（図示せず）に入れる。酸化膜形成装置内部に沸騰水中を通した窒素ガスを流し込むことにより、この酸化膜形成装置内を高温の水蒸気で満たす。この高温の水蒸気が上記ＡｌＡｓ層３の露出した側面に導入されると、チップ側面端部から内部へ一定の速度で酸化が進行し、元のＡｌＡｓ層３のうち周辺部分をＡｌＯｙ層１３に変化させることができる（例えば、米国特許５，５１７，０３９号明細書、または、伊賀健一他著「面発光レーザの基礎と応用」、共立出版株式会社、１９９９年６月、ｐ．１０５−１１３））。このＡｌＯｙ層１３の層方向寸法（酸化の深さ）Ｎは、この酸化の温度と時間および材料によって決まる。
【００９０】
また、単に酸素で酸化させた場合より水蒸気により酸化させた方が良質の酸化膜が得られる、という特徴がある。特に、窒素ガスにより水蒸気を恒温層に持ち込むのは酸素を入れないようにするためである。
【００９１】
この層方向寸法ＮはチップサイズをＬ、電流阻止層又は電極の１辺の長さをＭとして、
Ｎ≦（Ｌ−Ｍ）／２
が望ましい。本実施形態では、ＡｌＯｙ層１３の層方向寸法Ｎが８０μｍになるように、４００℃で３時間、酸化膜形成装置に入れておく。元のＡｌＡｓ層３の屈折率は３．１であるが、酸化で得られたＡｌＯｙ層１３の屈折率は１．９と低い値になる。従来例では基板での反射率は３０％程度であるが、本実施形態では、チップ周辺領域で光反射層の反射率を８０％以上に改善できた。
【００９２】
また、このように露出したＡｌＡｓ層３をチップ側面の端部から酸化して、元のＡｌＡｓ層３のうち周辺部分をＡｌＯｙ層１３に変化させた場合、ＡｌＯｙ層を安定かつ容易に形成でき、量産性に優れる。しかも、ＡｌＡｓ層３のうちＡｌＯｙ層に変化されない残りの部分の形状と電流阻止層９の形状とを一致させるので、ＡｌＯｙ層１３に対応するチップ周辺領域に通電電流が多く流れる。したがって、活性層６の周辺部分６ａで光が多く発生する。活性層６の周辺部分６ａで発生した光は、チップ周辺領域で光反射層の反射率が改善されているので効率良く反射される。具体的には、活性層６から裏面（基板）側へ放射される光９０のうち８０％以上をＡｌＯｙ層１３によって表面側へ反射することができる。そして、表面側へ反射された光は、電極１２に遮られることなく、有効に外部に取り出される。実際に、本実施形態では、発光波長５７０ｎｍにおけるチップ光度を、通常の３５ｍｃｄから５０ｍｃｄに向上させることができた。このように、輝度が向上して、歩留も改善された。
【００９３】
（比較例）
図１０は、比較例として、電流阻止層９が省略された構造をもつ半導体発光ダイオードを示している。この半導体発光ダイオードは、ｐ型ＧａＰ電流阻止層９が省略されている点以外は、第１実施形態の半導体発光ダイオードと全く同じ、つまり各層の厚さや組成、導電型について全く同じに構成されている。
【００９４】
しかし、この比較例の半導体発光ダイオードでは、輝度向上の効果が得られなかった。この理由は次のように考えられる。すなわち、この比較例の半導体発光ダイオードでは、電極１２の直下に電流阻止層が存在せず、かつＡｌＯｙ層１３が絶縁層であるために、発光領域が活性層６の中央部分（電極１２の直下に相当する部分）６ｂに限られてしまう。この場合、活性層６の中央部分６ｂから裏面（基板）側へ放射される光のうち、ごく一部９０Ｂはチップ周辺領域へ進んでＡｌＯｙ層１３によって表面側へ反射されるが、大部分９０Ｃは直下の電導層３に入射し、表面側へ反射されないで基板に吸収されるか、たとえ表面側へ反射されてもｐ型電極１２で遮られて、外部へは取り出されない。その結果、発光効率が改善されず、輝度向上の効果が得られない。実際に、本比較例では、発光波長５７０ｎｍにおけるチップ光度は、従来構造の３５ｍｃｄに比べ、逆に１０ｍｃｄに低下した。
【００９５】
（第２実施形態）
図７は第２実施形態の半導体発光ダイオードの断面構造を示している。この実施形態は、第１の光反射層の主反射部分が、ＡｌＯｙ層とＡｌＧａＡｓ層とを交互にペアとして複数積層した多層膜からなる点に特徴がある。
【００９６】
この発光ダイオードは、ｎ型ＧａＡｓ基板１の上に、ｎ型ＧａＡｓバッファ層（例えば厚さ０．５μｍ、不純物濃度５×１０１７ｃｍ−３）２と、第１の光反射層として層方向に連なるように設けられた副反射部分としてのｎ型ＡｌＡｓ／ＡｌｘＧａ１−ｘＡｓ電導型光反射層（例えばｘ＝０．６５、不純物濃度５×１０１７ｃｍ−３）１５および主反射部分としてのＡｌＯｙ／ＡｌｘＧａ１−ｘＡｓ酸化光反射層１４とを備えている。副反射部分としてのｎ型ＡｌＡｓ／ＡｌｘＧａ１−ｘＡｓ電導型光反射層１５はチップの中央領域に配置され、主反射部分としてのＡｌＯｙ／ＡｌｘＧａ１−ｘＡｓ酸化光反射層１４はその周りを取り巻くようにチップの周辺領域に配置されている。この発光ダイオードは、その上に、（ＡｌｘＧａ１−ｘ）０．５１Ｉｎ０．４９Ｐ下部クラッド層（０≦ｘ≦１、例えばｘ＝１．０、厚さ１．５μｍ、不純物濃度５×１０１７ｃｍ−３）５と、ｐ型（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ活性層（例えばｘ＝０．４２、厚さ０．６μｍ、不純物濃度１×１０１７ｃｍ−３）６と、ｐ型（ＡｌｘＧａ１−ｘ）０．５１Ｉｎ０．４９Ｐ上部クラッド層（０≦ｘ≦１、例えばｘ＝１．０、厚さ１．０μｍ、不純物濃度５×１０１７ｃｍ−３）７と、ｐ型（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ中間層（ｘ＝０．２、ｖ＝０．４、厚さ０．１５μｍ、不純物濃度１×１０１８ｃｍ−３）８とをこの順に備えている。この発光ダイオードは、さらにその上にｐ型（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ電流拡散層（ｘ＝０．０５、ｖ＝０．０５、トータル厚さ８．５μｍ、不純物濃度５×１０１８ｃｍ−３）１０を備え、この電流拡散層中の中央領域に形成された、通電電流を妨げるためのｎ型ＧａＰ電流阻止層（厚さ０．３μｍ、不純物濃度１×１０１８ｃｍ−３）９を備えている。１１はｎ側電極、１２はｐ側電極である。
【００９７】
この発光ダイオードは次のようにして作製される。
【００９８】
ｉ） ｎ型ＧａＡｓ基板１上の全域に、ｎ型ＧａＡｓバッファ層（例えば厚さ０．５μｍ、不純物濃度５×１０１７ｃｍ−３）２と、ｎ型ＡｌＡｓ／ＡｌｘＧａ１−ｘＡｓ電導型光反射層（例えばｘ＝０．６５、不純物濃度５×１０１７ｃｍ−３）１５と、（ＡｌｘＧａ１−ｘ）０．５１Ｉｎ０．４９Ｐ下部クラッド層（０≦ｘ≦１、例えばｘ＝１．０、厚さ１．５μｍ、不純物濃度５×１０１７ｃｍ−３）５と、ｐ型（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ活性層（例えばｘ＝０．４２、厚さ０．６μｍ、不純物濃度１×１０１７ｃｍ−３）６と、ｐ型（ＡｌｘＧａ１−ｘ）０．５１Ｉｎ０．４９Ｐ上部クラッド層（０≦ｘ≦１、例えばｘ＝１．０、厚さ１．０μｍ、不純物濃度５×１０１７ｃｍ−３）７と、ｐ型（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ中間層（ｘ＝０．２、ｖ＝０．４、厚さ０．１５μｍ、不純物濃度１×１０１８ｃｍ−３）８とをこの順に堆積する。
【００９９】
ここでｎ型ＡｌＡｓ／ＡｌｘＧａ１−ｘＡｓ電導型光反射層１５は、Ａｌリッチ層としてのＡｌＡｓ層と、ＡｌｘＧａ１−ｘＡｓ層とを交互に積層して構成されている。
【０１００】
ii） 次に、ｐ型（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ中間層８上にｐ型（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ電流拡散層（ｘ＝０．０５、ｖ＝０．０５、厚さ１．５μｍ、不純物濃度５×１０１８ｃｍ−３）１０を成長し、その上にｎ型ＧａＰ電流阻止層（厚さ０．３μｍ、不純物濃度１×１０１８ｃｍ−３）９を成長する。その後、ｎ型ＧａＰ電流阻止層９をフォトリソグラフィによる選択エッチングによってＭ＝１００μｍ角〜１５０μｍ角にパターン加工して、その周囲に通電電流のための電流経路を作る。その後、ｐ型（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ電流拡散層（ｘ＝０．０５、ｖ＝０．０５、厚さ７μｍ、不純物濃度５×１０１８ｃｍ−３）１０を再成長する。
【０１０１】
iii） 次に、ｐ側に電極となる金属層を設け、フォトリソグラフィによる選択エッチングによって電流阻止層９の位置に合わせて電極１２をＭ＝１００μｍ角〜１５０μｍ角にパターン加工する。その後、基板１の裏面側から厚さ１２０μｍ程度に薄く研磨し、ｎ側にも電極１１を形成する。その後、第１実施形態の場合と同様にして、ウェハをＬ＝２８０μｍ角の大きさのチップに分割する。
【０１０２】
iv） この後、チップ側面を大気に露出させてから、第１実施形態の場合と同様にしてｎ型ＡｌＡｓ／ＡｌｘＧａ１−ｘＡｓ電導型光反射層１５を構成する各ＡｌＡｓ層を側面端部から酸化して、元のＡｌＡｓ層のうち周辺部分をそれぞれＡｌＯｙ層に変化させる。すなわち、元のｎ型ＡｌＡｓ／ＡｌｘＧａ１−ｘＡｓ電導型光反射層１５のうち周辺部分を、低屈折材料層としてのＡｌＯｙ層と高屈折材料層としてのＡｌｘＧａ１−ｘＡｓ層とが交互に複数積層された構造をもつＡｌＯｙ／ＡｌｘＧａ１−ｘＡｓ酸化光反射層１４に変化させる。このＡｌＯｙ／ＡｌｘＧａ１−ｘＡｓ酸化光反射層１４の層方向寸法（酸化の深さ）Ｎは、この酸化の温度と時間によって決まる。この層方向寸法Ｎは、第１実施形態と同様に、チップの一辺の長さをＬ、電流阻止層又は電極の１辺の長さをＭとして、
Ｎ≦（Ｌ−Ｍ）／２
が望ましい。本実施形態では、第１実施形態の場合と同様に、ＡｌＯｙ／ＡｌｘＧａ１−ｘＡｓ酸化光反射層１４の層方向寸法Ｎが８０μｍになるように、４００℃で３時間、酸化膜形成装置に入れておく。得られたＡｌＯｙ／ＡｌｘＧａ１−ｘＡｓ酸化光反射層１４については、低屈折率材料層としてのＡｌＯｙ層の屈折率が１．９と低くなる（元のＡｌＡｓ層の屈折率は３．１である。）一方、高屈折率材料層としてのＡｌｘＧａ１−ｘＡｓ層の屈折率が３．４のままで変わらない。この理由は、高屈折率材料層としてのＡｌｘＧａ１−ｘＡｓ層は、Ａｌ混晶比が０．６というようにＡｌＡｓに比べ低いため、上述の条件ではチップの側面端部近傍しか酸化膜に変質しないからである。
【０１０３】
このように、得られたＡｌＯｙ／ＡｌｘＧａ１−ｘＡｓ酸化光反射層１４は、低屈折率材料層と高屈折率材料層との屈折率差が１．５と大きい分布帰還形光反射層を構成する。通常は低屈折率材料層と高屈折率材料層とが１０ペアで光反射層の反射率が５５％程度になるが、本実施形態では、わずか５ペアで光反射層の反射率が９９％になった。
【０１０４】
また、このようにｎ型ＡｌＡｓ／ＡｌｘＧａ１−ｘＡｓ電導型光反射層１５を構成する各ＡｌＡｓ層を側面端部から酸化した場合、分布帰還形光反射層１４をチップ周辺領域に安定かつ容易に形成でき、量産性に優れる。しかも、元のｎ型ＡｌＡｓ／ＡｌｘＧａ１−ｘＡｓ電導型光反射層１５のうちＡｌＯｙ層に変化されない残りの部分の形状と電流阻止層９の形状とを一致させるので、ＡｌＯｙ／ＡｌｘＧａ１−ｘＡｓ酸化光反射層１４に対応するチップ周辺領域に通電電流が多く流れる。したがって、活性層６の周辺部分６ａで光が多く発生する。活性層６の周辺部分６ａで発生した光９０は、チップ周辺領域で光反射層の反射率が改善されているので効率良く反射され、電極１２に遮られることなく、有効に外部に取り出される。実際に、本実施形態では、発光波長５７０ｎｍにおけるチップ光度を、通常の３５ｍｃｄから６０ｍｃｄに向上させることができた。また、反射スペクトルの半値幅が通常の光反射層の半値幅約２０ｎｍに比べ５倍以上大きくなった。そのため、量産時に光反射層１５の層厚の変動があった場合でも、反射率や反射スペクトルの変動が少なくなり、光度の均一性が向上し、歩留も改善された。
【０１０５】
（第３実施形態）
第３実施形態の発光ダイオードは、図示を省略するが、図７に示した第２実施形態の半導体発光素子における第１の光反射層の材料を変更した点に特徴がある。
【０１０６】
この実施形態の発光ダイオードは、第１の光反射層として層方向に連なるように設けられた副反射部分としてのｎ型ＡｌＩｎＰ／（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ電導型光反射層および主反射部分としてのｎ型ＡｌＯｙ／（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ酸化光反射層を備えている。その他の要素は第２実施形態の半導体発光素子と同じである。
【０１０７】
ここで、副反射部分としてのｎ型ＡｌＩｎＰ／（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ電導型光反射層は、分布帰還形光反射層として、ＡｌＩｎＰ層と（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ層とのペアを複数積層して構成されている。各ペアを構成するＡｌＩｎＰ層、（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ層の厚さは、発光波長λの４分の１になるように、それぞれ設定されている。
【０１０８】
本実施形態の発光ダイオードは、第２実施形態の発光ダイオードを作製するのと同じ手順で作製される。特に、第１の光反射層の主反射部分に含まれた各ｎ型ＡｌＯｙ層は、副反射部分に含まれた各ＡｌＩｎＰ層を、第１実施形態と同様に、酸化膜形成装置に入れてチップ端面側部から酸化して形成したものである。元のＡｌＩｎＰ層３の屈折率は３．１であるが、酸化で得られたＡｌＯｙ層１３の屈折率は１．９と低い値になる。従来例では光反射層の反射率５０％程度であるが、本実施形態では、チップ周辺領域で光反射層の反射率を９９％以上に改善できた。
【０１０９】
本実施形態のように、酸化される材料がＡｌＩｎＰである場合、酸化される材料がＡｌＡｓ層である場合に比べて酸化の進行が遅くなる。しかし、ペアをなす他方の材料をＧａＩｎＰとすれば、ＧａＩｎＰは全く酸化されないので、時間をかけて酸化することができる。その結果、酸化される部分の層方向寸法（酸化の深さ）Ｎの制御性が良くなる。また、反射スペクトルの半値幅が通常の光反射層の半値幅（約２０ｎｍ）に比べ３倍以上大きくなった。そのため、量産時に第１の光反射層を構成する各層の層厚に変動があった場合でも、反射率や反射スペクトルの変動が少なくなる。この結果、光度の均一性が向上し、歩留も改善された。
【０１１０】
（参考例）
図８は参考例の半導体発光ダイオードの断面構造を示している。この参考例は、第１の光反射層の主反射部分が空間からなる点に特徴がある。
【０１１１】
この発光ダイオードは、ｎ型ＧａＡｓ基板１の上に、ｎ型ＧａＡｓバッファ層（例えば厚さ０．５μｍ、不純物濃度５×１０１７ｃｍ−３）２と、第１の光反射層として層方向に連なるように設けられた副反射部分としてのｎ型ＡｌＡｓ電導層１６および主反射部分としての空間領域１７とを備えている。副反射部分としてのｎ型ＡｌＡｓ電導層１６はチップの中央領域に配置され、主反射部分としての空間領域１７はその周りを取り巻くようにチップの周辺領域に配置されている。言い換えれば、第１の光反射層は、全面に積層されたｎ型ＡｌＡｓ電導層１６からチップ周辺に相当する部分が除去された態様になっている。この発光ダイオードは、その上に、（ＡｌｘＧａ１−ｘ）０．５１Ｉｎ０．４９Ｐ下部クラッド層（０≦ｘ≦１、例えばｘ＝１．０、厚さ１．０μｍ、不純物濃度５×１０１ ７ｃｍ−３）５と、ｐ型（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ活性層（例えばｘ＝０．４２、厚さ０．６μｍ、不純物濃度１×１０１７ｃｍ−３）６と、ｐ型（ＡｌｘＧａ１−ｘ）０．５１Ｉｎ０．４９Ｐ上部クラッド層（０≦ｘ≦１、例えばｘ＝１．０、厚さ２．０μｍ、不純物濃度５×１０１７ｃｍ−３）７と、ｐ型（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ中間層（ｘ＝０．２、ｖ＝０．４、厚さ０．１５μｍ、不純物濃度１×１０１８ｃｍ−３）８とをこの順に備えている。この発光ダイオードは、さらにその上にｐ型（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ電流拡散層（ｘ＝０．０５、ｖ＝０．０５、トータル厚さ８．５μｍ、不純物濃度５×１０１８ｃｍ−３）１０を備え、この電流拡散層中の中央領域に形成された、通電電流を妨げるためのｎ型ＧａＰ電流阻止層（厚さ０．３μｍ、不純物濃度１×１０１８ｃｍ−３）９を備えている。１１はｎ側電極、１２はｐ側電極である。
【０１１２】
この発光ダイオードは次のようにして作製される。
【０１１３】
ｉ） ｎ型ＧａＡｓ基板１上の全域に、ｎ型ＧａＡｓバッファ層（例えば厚さ０．５μｍ、不純物濃度５×１０１７ｃｍ−３）２と、Ａｌリッチ層としてのｎ型ＡｌＡｓ電導層１６と、（ＡｌｘＧａ１−ｘ）０．５１Ｉｎ０．４９Ｐ下部クラッド層（０≦ｘ≦１、例えばｘ＝１．０、厚さ１．０μｍ、不純物濃度５×１０１７ｃｍ−３）５と、ｐ型（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ活性層（例えばｘ＝０．４２、厚さ０．６μｍ、不純物濃度１×１０１７ｃｍ−３）６と、ｐ型（ＡｌｘＧａ１−ｘ）０．５１Ｉｎ０．４９Ｐ上部クラッド層（０≦ｘ≦１、例えばｘ＝１．０、厚さ２．０μｍ、不純物濃度５×１０１７ｃｍ−３）７と、ｐ型（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ中間層（ｘ＝０．２、ｖ＝０．４、厚さ０．１５μｍ、不純物濃度１×１０１８ｃｍ−３）８とをこの順に堆積する。
【０１１４】
ii） 次に、ｐ型（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ中間層８上にｐ型（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ電流拡散層（ｘ＝０．０５、ｖ＝０．０５、厚さ１．５μｍ、不純物濃度５×１０１８ｃｍ−３）１０を成長し、その上にｎ型ＧａＰ電流阻止層（厚さ０．３μｍ、不純物濃度１×１０１８ｃｍ−３）９を成長する。その後、ｎ型ＧａＰ電流阻止層９をフォトリソグラフィによる選択エッチングによってＭ＝１００μｍ角〜１５０μｍ角にパターン加工して、その周囲に通電電流のための電流経路を作る。その後、ｐ型（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ電流拡散層（ｘ＝０．０５、ｖ＝０．０５、厚さ７μｍ、不純物濃度５×１０１８ｃｍ−３）１０を再成長する。
【０１１５】
iii） 次に、ｐ側に電極となる金属層を設け、フォトリソグラフィによる選択エッチングによって電流阻止層９の位置に合わせて電極１２をＭ＝１００μｍ角〜１５０μｍ角にパターン加工する。その後、基板１の裏面側から厚さ１２０μｍ程度に薄く研磨し、ｎ側にも電極１１を形成する。その後、第１実施形態の場合と同様にして、ウェハをＬ＝２８０μｍ角の大きさのチップに分割する。
【０１１６】
iv） この後、チップ端面を大気に露出させてから、第１実施形態の場合と同様にして、ＡｌＡｓ層１６を端面から酸化して、元のＡｌＡｓ層１６のうち周辺部分をＡｌＯｙ層に変化させる。このＡｌＯｙ層の層方向寸法（酸化の深さ）Ｎは、この酸化の温度と時間によって決まる。この層方向寸法Ｎは、第１実施形態と同様に、チップサイズをＬ、電流阻止層又は電極の１辺の長さをＭとして、
Ｎ≦（Ｌ−Ｍ）／２
が望ましい。本参考例では、ＡｌＯｙ層の層方向寸法Ｎが８０μｍになるように、４００℃で３時間、酸化膜形成装置に入れておく。元の半導体層の屈折率は２．９〜３．５であるが、酸化で得られたＡｌＯｙ層の屈折率は１．９と低い値になる。
【０１１７】
ｖ） 本参考例では、さらに低い反射率を得るため、チップ状態で、元のＡｌＡｓ層１６のうち周辺部分に生じたＡｌＯｙ層のみを、ふっ酸若しくは弗化アンモニウム溶液、または２倍〜１０倍に希釈したふっ酸で選択的にエッチングして除去する。
【０１１８】
このように、この発光ダイオードは、ＡｌＡｓ層１６を酸化した後、周辺部分に生じたＡｌＯｙ層を除去する点以外は、第１実施形態の半導体発光装置と同様の製造工程で製作される。
【０１１９】
ＡｌＯｙが除去されて生じた空間領域１７の屈折率は、その領域が真空であってもその領域に空気や窒素等の不活性ガスが存在していても、殆ど１である。したがって、活性層６の裏側のチップ周辺領域で全反射に近い状態が得られ、実質的に１００％に近い反射率が得られた。
【０１２０】
実際に、本参考例では、発光波長５７０ｎｍにおけるチップ光度を、通常の３５ｍｃｄから６０ｍｃｄに向上させることができた。また、第１の光反射層の主反射部分が空間領域１７であり、そこを材料で満たす必要がないため、成長条件が変わって成長速度が変動しても裏面側の光反射率は変わらない。そのため、反射率や反射スペクトルの変動が少なくなり、光度の均一性が向上し、歩留も改善された。
【０１２１】
（第４実施形態）
図９は第４実施形態の半導体発光ダイオードの断面構造を示している。この実施形態は、第１の光反射層と活性層との間に第２の光反射層が設けられている点に特徴がある。
【０１２２】
この発光ダイオードは、ｎ型ＧａＡｓ基板１の上に、ｎ型ＧａＡｓバッファ層（例えば厚さ０．５μｍ、不純物濃度５×１０１７ｃｍ−３）２と、第１の光反射層として層方向に連なるように設けられた副反射部分としてのｎ型ＡｌＡｓ電導層３および主反射部分としてのＡｌＯｙ酸化層１３とを備えている。副反射部分としてのｎ型ＡｌＡｓ電導層３はチップの中央領域に配置され、主反射部分としてのＡｌＯｙ酸化層１３はその周りを取り巻くようにチップの周辺領域に配置されている。この発光ダイオードは、その上に、第２の光反射層としてのｎ型ＡｌＩｎＰ／（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ光反射層４を備えている。この光反射層４は、分布帰還形光反射層として、低屈折材料層としてのＡｌＩｎＰ層と高低屈折材料層としての（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ層とを交互にペアとして複数積層して構成されている。この発光ダイオードは、第１実施形態の半導体発光素子と同様に、さらにその上に（ＡｌｘＧａ１−ｘ）０．５１Ｉｎ０．４９Ｐ下部クラッド層（０≦ｘ≦１、例えばｘ＝１．０、厚さ１．０μｍ、不純物濃度５×１０１７ｃｍ−３）５と、ｐ型（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ活性層（０≦ｘ≦１、例えばｘ＝０．４２、厚さ０．６μｍ、不純物濃度１×１０１７ｃｍ−３）６と、ｐ型（ＡｌｘＧａ１−ｘ）０．５１Ｉｎ０．４９Ｐ上部クラッド層（０≦ｘ≦１、例えばｘ＝１．０、厚さ１．０μｍ、不純物濃度５×１０１７ｃｍ−３）７と、ｐ型（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ中間層（ｘ＝０．２、ｖ＝０．４、厚さ０．１５μｍ、不純物濃度１×１０１８ｃｍ−３）８とをこの順に備えている。この発光ダイオードは、さらにその上にｐ型（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ電流拡散層（ｘ＝０．０５、ｖ＝０．０５、トータル厚さ８．５μｍ、不純物濃度５×１０１８ｃｍ−３）１０を備え、この電流拡散層中に形成された、通電電流を妨げるためのｎ型ＧａＰ電流阻止層（厚さ０．３μｍ、不純物濃度１×１０１８ｃｍ−３）９を備えている。１１はｎ側電極、１２はｐ側電極である。
【０１２３】
この発光ダイオードは次のようにして作製される。
【０１２４】
ｉ） ｎ型ＧａＡｓ基板１上の全域に、ｎ型ＧａＡｓバッファ層（例えば厚さ０．５μｍ、不純物濃度５×１０１７ｃｍ−３）２と、ｎ型ＡｌＡｓ電導層３と、ｎ型ＡｌＩｎＰ／（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ光反射層４と、（ＡｌｘＧａ１−ｘ）０．５１Ｉｎ０．４９Ｐ下部クラッド層（０≦ｘ≦１、例えばｘ＝１．０、厚さ１．０μｍ、不純物濃度５×１０１７ｃｍ−３）５と、発光層としてのｐ型（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ活性層（０≦ｘ≦１、例えばｘ＝０．４２、厚さ０．６μｍ、不純物濃度１×１０１７ｃｍ−３）６と、ｐ型（ＡｌｘＧａ１−ｘ）０．５１Ｉｎ０．４９Ｐ上部クラッド層（０≦ｘ≦１、例えばｘ＝１．０、厚さ１．０μｍ、不純物濃度５×１０１７ｃｍ−３）７と、ｐ型（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ中間層（ｘ＝０．２、ｖ＝０．４、厚さ０．１５μｍ、不純物濃度１×１０１８ｃｍ−３）８とをこの順に堆積する。
【０１２５】
既述のように、ｎ型ＡｌＩｎＰ／（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ光反射層４は、分布帰還形光反射層として、ＡｌＩｎＰ層と（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ層とを交互に積層して構成されている。ｎ型ＡｌＡｓ電導層３、ｎ型ＡｌＩｎＰ／（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ光反射層４は、原則として発光波長λの４分の１になるように、それぞれ層厚を設定している。ただし、後述する工程でＡｌＡｓ電導層３が酸化されて屈折率が下がることを想定して、ｎ型ＡｌＩｎＰ／（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ光反射層４のうちＡｌＡｓ電導層３に最も近い層のみ、層厚が発光波長λの２分の１になるように設定されている。
【０１２６】
ii） 次に、ｐ型（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ中間層８上にｐ型（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ電流拡散層（ｘ＝０．０５、ｖ＝０．０５、厚さ１．５μｍ、不純物濃度５×１０１８ｃｍ−３）１０を成長し、その上にｎ型ＧａＰ電流阻止層（厚さ０．３μｍ、不純物濃度１×１０１８ｃｍ−３）９を成長する。その後、ｎ型ＧａＰ電流阻止層９をフォトリソグラフィによる選択エッチングによってＭ＝１００μｍ角〜１５０μｍ角にパターン加工して、その周囲に通電電流のための電流経路を作る。その後、ｐ型（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ電流拡散層（ｘ＝０．０５、ｖ＝０．０５、厚さ７μｍ、不純物濃度５×１０１８ｃｍ−３）１０を再成長する。
【０１２７】
iii） 次に、ｐ側に電極となる金属層を設け、フォトリソグラフィによる選択エッチングによって電流阻止層９の位置に合わせて電極１２をＭ＝１００μｍ角〜１５０μｍ角にパターン加工する。その後、基板１の裏面側から厚さ１２０μｍ程度に薄く研磨し、ｎ側にも電極１１を形成する。その後、第１実施形態の場合と同様にして、ウェハをＬ＝２８０μｍ角の大きさのチップに分割する。
【０１２８】
iv） この後、チップ端面を大気に露出させてから、第１実施形態の場合と同様にして、ＡｌＡｓ層３を端面から酸化して、元のＡｌＡｓ層３のうち周辺部分をＡｌＯｙ層１３に変化させる。このＡｌＯｙ層の層方向寸法（酸化の深さ）Ｎは、この酸化の温度と時間によって決まる。この層方向寸法Ｎは、第１実施形態と同様に、チップサイズをＬ、電流阻止層又は電極の１辺の長さをＭとして、
Ｎ≦（Ｌ−Ｍ）／２
が望ましい。本実施形態では、第１実施形態と同様に、ＡｌＯｙ層１３の層方向寸法Ｎが８０μｍになるように、４００℃で３時間、酸化膜形成装置に入れておく。
【０１２９】
このようにして、この発光ダイオードは、主反射部分としてのＡｌＯｙ層１３を含む第１の光反射層を形成した後、その上に第２の光反射層としてｎ型ＡｌＩｎＰ／（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ光反射層４を形成する点以外は、第１実施形態の半導体発光装置と同様の製造工程で製作される。
【０１３０】
元のＡｌＡｓ層３の屈折率は３．１であるが、酸化で得られたＡｌＯｙ層１３の屈折率は１．９と低い値になる。従来例では光反射層の反射率５０％程度であるが、本実施形態では、チップ周辺領域で光反射層の反射率を９９％以上に改善できた。
【０１３１】
また、このようにＡｌＡｓ層３を端面から酸化して、元のＡｌＡｓ層３のうち周辺部分をＡｌＯｙ層１３に変化させた場合、ＡｌＯｙ層を安定かつ容易に形成でき、量産性に優れる。しかも、ＡｌＡｓ層３のうちＡｌＯｙ層に変化されない残りの部分の形状と電流阻止層９の形状とを一致させるので、ＡｌＯｙ層１３に対応するチップ周辺領域に通電電流が多く流れる。したがって、活性層６の周辺部分６ａで光が多く発生する。活性層６の周辺部分６ａで発生した光９０は、チップ周辺領域で光反射層の反射率が改善されているので効率良く反射され、電極１２に遮られることなく、有効に外部に取り出される。
【０１３２】
また、第１の光反射層３，１３と第２の光反射層４とで光反射層が２重になっているので、活性層６から裏面（基板）側へ放射されて電極１２直下に回り込んだ光９０Ａであっても、有効に表面側へ反射して外部に取り出すことができる。
【０１３３】
実際に、本実施形態では、発光波長５７０ｎｍにおけるチップ光度を、通常の３５ｍｃｄから６０ｍｃｄに向上させることができた。また、反射スペクトルの半値幅が通常の光反射層の半値幅約２０ｎｍに比べ３倍以上大きくなった。そのため、量産時に光反射層４の層厚の変動があった場合でも、反射率や反射スペクトルの変動が少なくなり、光度の均一性が向上し、歩留も改善された。
【０１３４】
上述の各実施形態では、（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ系発光ダイオードについて説明してきたが、他の発光ダイオード，例えばＡｌＧａＡｓ系やＩｎＧａＡｓＰ系、ＩｎＧａＡｓ系やＧａＩｎＮ系の発光ダイオードについても同様の効果が得られる。また、ＡｌＯｙ層に変化させる材料はＡｌｘＧａ１−ｘＡｓ等に限ったものではなく、ＡｌｘＧａ１−ｘＰ、ＡｌｘＩｎ１−ｘＰ、ＡｌｘＩｎ１−ｘＡｓ等でも同様の効果が得られる
【０１３５】
また、上述の各実施形態の半導体発光素子では、略等しい格子定数をもつＧａＡｓ基板と（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ活性層とを備えたものについて説明してきたが、この発明は、他の材料を備えた場合でも適用できる。
【０１３６】
例えば、基板にサファイアを用い、活性層を（ＡｌｗＧａ１−ｗ）ｖＩｎ１−ｖＮとした場合、電導層に（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＮを用いれば良い。また、（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＮ／（ＡｌｚＧａ１−ｚ）ｖＩｎ１−ｖＮ半導体多層膜を用いることもできる。ただし、０＜ｗ＜ｚ＜ｘ≦１、０＜ｖ＜１である。ＡｌＧａＩｎＮ膜を酸化する条件は適宜変更すれば良い。これは基板のサファイアと活性層の（ＡｌｗＧａ１−ｗ）ｖＩｎ１−ｖＮとは格子定数は全く違うが、通常のチップの大きさの範囲では、基板の上に形成された結晶薄膜の性質は基板と格子整合している場合と略同じであるためである。
【０１３７】
更に、基板にＳｉやＧａＮを用いても良い。また、活性層にＡｌｘＧａ１−ｘＡｓ、（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＡｓ、（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＳｂ等を用いても同様の効果が得られることは言うまでもない。
【０１３８】
（第５実施形態）
上述のような高輝度の半導体発光素子をレンズと一体化すれば、高い光度のＬＥＤランプが得られる。
【０１３９】
図１４は本発明の半導体発光素子を用いた第５実施形態のＬＥＤランプ１１０を示している。
【０１４０】
このＬＥＤランプ１１０は、本発明が適用された半導体発光素子（チップ）１１４と、この半導体発光素子１１４を搭載した第１のリード１１３と、第１のリード１１３から離間して配置された第２のリード１１２とを備えている。半導体発光素子１１４の裏面（ｎ側電極１１）は第１のリード１１３先端に銀ペースト等の導電性接着剤を介して接合されている。半導体発光素子１１４のｐ側電極１２は金属ワイヤ１１６によって第２のリード１１２の先端に接続されている。そして、半導体発光素子１１４と、第１のリード１１３、第２のリード１１２のうち先端近傍の部分とが、エポキシ樹脂等からなる透明の樹脂１１５で封止されている。樹脂１１５の先端部は、半導体発光素子１１４から表面（ｐ側電極１２）側へ出た光を効率よく前方に放射させるように、半球状のレンズに加工されている。しかも、半導体発光素子１１４は従来の半導体発光素子に比して高い輝度を示す。したがって、このＬＥＤランプは高い光度を示すことができる。
【０１４１】
既述のように、半導体発光素子１１４は活性層と基板との間に光反射層を有しているので、チップの側面からの放射光が少ない。したがって、半導体発光素子１１４を搭載したリード１１３の先端は図のように反射板を設けた形状にされなくても、高い光度を実現できる。
【０１４２】
なお、活性層の材料が異なり、したがって、発光波長の異なる複数の半導体発光素子を１つのランプに一体に備えても良い。すなわち、第２のリード１１２を半導体発光素子の数の分だけ設ける。そのような複数の半導体発光素子を共通の第１のリード１１３の先端に並べて配置する。各半導体発光素子のｐ側電極１２をそれぞれ対応する第２のリード１１２にＡｕワイヤによって接続する。このようにした場合、発光波長の異なる複数の半導体発光素子を独立に通電できる。したがって、白色をはじめ、様々な色で発光する高輝度のＬＥＤランプを実現できる。
【０１４３】
また、より高い輝度を実現するために図１４に示したランプを複数集めて集合ランプとしても良い。このような集合ランプは屋外で用いられる信号機等に適している。特に、高い視認性が要求される船舶の舷灯やブイに用いることができる。
【０１４４】
また、上述の半導体発光素子をマトリクス状に一体に配置して、ＬＥＤ表示装置としての表示盤１２０を構成しても良い。このようにした場合、屋外でも視認性の良い表示盤を実現することができる。図１５は、そのような表示盤１２０の電気回路を示している。ここで、ＬＥＤ１１、ＬＥＤ１２、…、ＬＥＤ３３は本発明が適用された半導体発光素子を表している。各ＬＥＤ１１、ＬＥＤ１２、…、ＬＥＤ３３には、それぞれ対応するＬＥＤの静電破壊を防ぐための保護ダイオードＺ１１、Ｚ１２、…、Ｚ３３が並列に接続されている。また、ＴＲ１・・・ＴＲ６はＬＥＤ駆動用のトランジスタである。
【０１４５】
この例では、ＬＥＤと保護ダイオードとは１つのＬＥＤランプとしてそれぞれ一体に構成されている。なお、ＬＥＤは一つに限定されることはなく、複数のＬＥＤであっても良い。その場合、複数のＬＥＤおよび保護ダイオードはすべて並列に接続される。さらに、複数のＬＥＤは発光波長が同じであっても良く、そうすることにより輝度を更に高くすることができる。
【０１４６】
この表示盤１２０は次のように動作する。例えば、ＬＥＤ２２を点灯させたいときは、そのＬＥＤ２２に対して行方向につながるトランジスタＴＲ２と列方向につながるトランジスタＴＲ５とをＯＮすれば良い。このとき、保護ダイオードが単方向のダイオードであると、図のような経路Ａ１を辿って電流が流れて、ＬＥＤ１１、１２、２１も誤点灯することが有る。このため、保護ダイオードとしては双方向性のもの、つまり電圧の向きによらず順電圧が所定の値を超えないと電流が流れないものが望ましい。
【０１４７】
点灯させるＬＥＤは任意に選ぶことができる。点灯させるＬＥＤは一つに限らず複数であっても良い。
【０１４８】
【発明の効果】
以上より明らかなように、この発明の半導体発光素子によれば、光反射層のペア数が少なくても反射率が高く、活性層から放出された光を有効に外部に取り出すことができる。
【０１４９】
また、この発明の半導体発光素子の製造方法によれば、そのような半導体発光素子を量産性良く作製できる。
【０１５０】
また、この発明のＬＥＤランプ、ＬＥＤ表示装置は高い輝度を示すことができる。
【図面の簡単な説明】
【図１】 本発明の第１の原理を説明する図である。
【図２】 上記第１の原理による光反射層の反射スペクトルを示す図である。
【図３】 本発明の第２の原理を説明する図である。
【図４】 上記第２の原理による光反射層の反射スペクトルを示す図である。
【図５】 本発明による光反射層の反射率のペア数依存性を示す図である。
【図６】 本発明の第１実施形態の発光ダイオードの構成を示す断面図である。
【図７】 本発明の第２実施形態の発光ダイオードの構成を示す断面図である。
【図８】 参考例の発光ダイオードの構成を示す断面図である。
【図９】 本発明の第４実施形態の発光ダイオードの構成を示す断面図である。
【図１０】 比較例の発光ダイオードを示す断面図である。
【図１１】 従来例の発光ダイオードの構成を示す断面図である。
【図１２】 別の従来例の発光ダイオードの構成を示す断面図である。
【図１３】 従来例の発光ダイオードにおける光反射層の反射率のペア数依存性を示す図である。
【図１４】 本発明の半導体発光素子を用いて構成されたＬＥＤランプを示す図である。
【図１５】 本発明の半導体発光素子を用いて構成された表示盤を示す図である。
【符号の説明】
１ ｎ型ＧａＡｓ基板
２ ｎ型ＧａＡｓバッファ層
３ ｎ型ＡｌＡＳ電導層
４ ｎ型ＡｌＩｎＰ／（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ光反射層
５ ｎ型ＡｌＩｎＰクラッド層
６ ｐ型（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ活性層
７ ｐ型ＡｌＩｎＰクラッド層
８ ｐ型（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ中間層
９ ｐ型ＧａＰ電流阻止層
１０ ｐ型（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ電流拡散層
１１ ｎ型電極
１２ ｐ型電極
１３ ＡｌＯｙ酸化層
１４ ＡｌＯｙ／ ＡｌｘＧａ１−ｘＡｓ酸化光反射層
１５ ｎ型ＡｌＡｓ／ＡｌｘＧａ１−ｘＡｓ電導型光反射層
１６ ｎ型ＡｌＡｓ電導層
１７ 空間領域
【発明の属する技術分野】
この発明は、表示用・光通信用等に使われる発光ダイオード等の半導体発光素子およびその製造方法に関する。また、そのような半導体発光素子を備えたＬＥＤランプおよびＬＥＤ表示装置に関する。
【０００２】
【従来の技術】
近年、赤外から青色の波長の光を発する高輝度の発光ダイオード（ＬＥＤ）が開発されている。この理由は、直接遷移型III−Ｖ族化合物半導体材料の結晶成長技術が飛躍的に向上して、III−Ｖ族化合物半導体であれば殆ど全ての結晶を成長できるようになったためである。これらの直接遷移型材料を用いたＬＥＤは、高出力で高輝度の発光が可能であるため、屋外表示板等の高輝度ＬＥＤランプ、低消費電力の携帯機器用表示灯等の表示用光源や、プラスチック光ファイバによる光伝送・光通信用の光源として広く用いられるようになってきた。
【０００３】
この種の新しい高出力・高輝度発光ダイオードとして、図１１に示すようなＡｌＧａＩｎＰ系材料を用いた発光ダイオードが知られている。この発光ダイオードは次のようにして作製されている。すなわち、
ｎ型ＧａＡｓ基板１の上に、
ｎ型ＧａＡｓバッファ層２と、
ｎ型（ＡｌｘＧａ１−ｘ）０．５１Ｉｎ０．４９Ｐ（ｘ＝０．４５）とｎ型Ａｌ０．５１Ｉｎ０．４９Ｐを交互に積層した多層膜から構成される分布帰還形光反射層（不純物濃度５×１０１７ｃｍ−３）４と、
ｎ型（ＡｌｘＧａ１−ｘ）０．５１Ｉｎ０．４９Ｐ下部クラッド層（０≦ｘ≦１、例えばｘ＝１．０、厚さ１．０μｍ、不純物濃度５×１０１７ｃｍ−３）５と、
ｐ型（ＡｌｘＧａ１−ｘ）０．５１Ｉｎ０．４９Ｐ活性層（０≦ｘ≦１、例えばｘ＝０．４２、厚さ０．６μｍ、不純物濃度１×１０１７ｃｍ−３）６と、
ｐ型（ＡｌｘＧａ１−ｘ）０．５１Ｉｎ０．４９Ｐ上部クラッド層（０≦ｘ≦１、例えばｘ＝１．０、厚さ１．０μｍ、不純物濃度５×１０１７ｃｍ−３）７と、
を順次積層し、さらにその上に
ｐ型（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ中間層（ｘ＝０．２、ｖ＝０．４、厚さ０．１５μｍ、不純物濃度１×１０１８ｃｍ−３）８と、
ｐ型（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ電流拡散層（ｘ＝０．０５、ｖ＝０．０５、厚さ１．５μｍ、不純物濃度５×１０１８ｃｍ−３）１０と、
ｎ型ＧａＰ電流阻止層（厚さ０．３μｍ、不純物濃度１×１０１８ｃｍ−３）９を形成する。
【０００４】
その後、通常のフォトリソグラフィ法による選択エッチングを行って、ｎ型ＧａＰ電流阻止層９のうち図中に示す直径５０μｍφ〜１５０μｍφの部分を残し、その周りの部分を除去する。ｎ型ＧａＰ電流阻止層９を除去して露出させたｐ型（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ電流拡散層表面およびｎ型ＧａＰ電流阻止層９を覆うように、ｐ型（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ電流拡散層（ｘ＝０．０５、ｖ＝０．９５、厚さ７μｍ、不純物濃度５×１０１８ｃｍ−３）１０を再成長する。
【０００５】
最後に、ｐ型電流拡散層１０の上に例えばＡｕ−Ｂｅ膜を蒸着して、これを例えば発光領域と逆になるように円形にパターニングしてｐ型電極１２を形成し、一方、ＧａＡｓ基板１の下面には、例えばＡｕ−Ｚｎ膜からなるｎ型電極１１を蒸着により形成する。
【０００６】
以下では、簡単のために、ＡｌのＧａに対する割合ｘや、ＡｌとＧａとを併せたときの他のIII族元素に対する割合ｖ等は、適宜省略して表記する。
【０００７】
ｐ型ＡｌＧａＩｎＰ電流拡散層１０については、このＡｌＧａＩｎＰ系発光ダイオードの発光波長帯５５０ｎｍ〜６７０ｎｍに対して透明で、抵抗率が低く、かつｐ側電極とオーミック接触するように、既述のようにＡｌ混晶比ｘとＩｎ混晶比（１−ｖ）が低く設定される（つまりｘ＝０．０５、ｖ＝０．９５）。ＡｌＧａＩｎＰ系発光ダイオードにおいては、通常ｎ型ドーパントとしてＳｉ、ｐ型ドーパントとしてＺｎが用いられる。また、活性層の導電型としては通常ｐ型が用いられる。
【０００８】
（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ系発光ダイオードのための基板としては、各層の材料と格子整合するように、通常はＧａＡｓ基板が用いられる。しかし、ＧａＡｓ基板のバンドギャップは１．４２ｅＶと（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ系半導体のそれに比べて小さく、それゆえ（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ系半導体の発光波長である５５０ｎｍ〜６７０ｎｍの発光を吸収してしまうため、活性層から発生する光のうち、基板側に放出される光はチップの内部で吸収され、外部にとりだすことができない。したがって、（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ系発光ダイオードにおいて、高効率・高輝度の発光ダイオードを作製するためには、図１１中に示すように、ＧａＡｓ基板１と活性層６との間に、屈折率の小さい層と大きい層を順次組み合わせ、多重反射によって反射率を上げた分布帰還形光反射層（Ｄｉｓｔｒｉｂｕｔｅｄ Ｂｒａｇｇ Ｒｅｆｌｅｃｔｏｒ （ＤＢＲ））４を設けることが重要である。この図１１の例では、活性層の発光波長５７０ｎｍを吸収しない（Ａｌ０．６５Ｇａ０．３５）０．５１Ｉｎ０．４９Ｐ（屈折率３．５１）を高屈折率材料に、Ａｌ０．５１Ｉｎ０．４９Ｐ（屈折率３．３５）を低屈折率材料に選び、発光波長λに対し低屈折率材料、高屈折率材料各層の光学的膜厚をλ／４に設定し、これらの材料を交互に１０ペア分積層することによって、反射率を向上させ、トータルの光反射層の反射率を約５０％にしている。図１３（ａ）は、このようなＡｌＧａＩｎＰ系光反射層を設けた場合のペア数に対する反射率の特性を示している。図中に「ＡｌＩｎＰ／Ｑ（０．４）」と記載されているのは、（Ａｌ０．６５Ｇａ０．３５）０．５１Ｉｎ０．４９ＰとＡｌ０．５１Ｉｎ０．４９Ｐとのペアを用いた場合の特性を意味する。同様に、「ＡｌＩｎＰ／Ｑ（０．５）」と記載されているのは、（Ａｌ０．５５Ｇａ０．４５）０．５１Ｉｎ０．４９ＰとＡｌ０．５１Ｉｎ０．４９Ｐとのペアを用いた場合の特性を意味する。この光反射層を採用した場合、光反射層のない場合に比べ、チップ光度を２０ｍｃｄから３５ｍｃｄに向上させることができる。
【０００９】
なお、良く知られているように、光学的膜厚は、結晶の層厚をｄ、屈折率をｎとしたときｎｄで与えられる。
【００１０】
（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ系発光ダイオードにおいては、図１２に示すように、ＡｌｘＧａ１−ｘＡｓとＡｌＡｓとのペアを積層してなり、ＧａＡｓ基板と格子整合する光反射層１４が使用される。図１３（ｂ）は、このようなＡｌＧａＡｓ系光反射層１４を設けた場合のペア数に対する反射率の特性を示している。図中に「Ａｌ０．６０」と記載された点線は、活性層の発光波長５７０ｎｍを吸収しないＡｌ０．６５Ｇａ０．３５Ａｓ（屈折率３．６６）を高屈折率材料に、ＡｌＡｓ（屈折率３．１０）を低屈折率材料に選び、これらの材料を交互にペアとして積層してなる光反射層を設けた場合の特性を示している。同様に、図中に「Ａｌ０．７０」と記載された破線は、Ａｌ０．７０Ｇａ０．３０ＡｓとＡｌＡｓとのペアを用いた場合の特性、図中に「Ａｌ０．７５」と記載された実線は、Ａｌ０．６５Ｇａ０．３５ＡｓとＡｌＡｓとのペアを用いた場合の特性を示している。この結果、Ａｌ０．６５Ｇａ０．３５Ａｓ（屈折率３．６６）を高屈折材料に、ＡｌＡｓ（屈折率３．１０）を低屈折率材料に選んだ場合には、図１３（ａ）に示した例に比べてより屈折率差を設けることができ、光反射層のトータルの反射率を約６０％にすることが可能である。この光反射層を採用した場合、光反射層のない場合に比べ、チップ光度を２０ｍｃｄから４０ｍｃｄに向上させることができる。
【００１１】
【発明が解決しようとする課題】
ところで、図１３（ａ）（ｂ）から分かるように、光度を２倍以上に改善できる９０％以上の高反射率を得るためには、光反射層４，１４を構成する半導体層ペアの数を３０以上にする必要がある。これは、（ＡｌｘＧａ１−ｘ）０．５１Ｉｎ０．４９Ｐ（ｘ＝０．４５）／Ａｌ０．５１Ｉｎ０．４９Ｐの場合は屈折率差が０．１８、ＡｌＡｓ／ＡｌｘＧａ１−ｘＡｓの場合は屈折率差が０．３２程度と、それぞれ屈折率差が非常に小さいためである。
【００１２】
しかしながら、ペア数を３０以上にすると、成長時間が長くなってしまい、量産性に乏しくなる。また、屈折率差が小さいと、反射スペクトルの半値幅が狭くなってしまい、光反射層の層厚が少し変動するだけで、反射スペクトルが大きくシフトするため、発光波長と光反射層を合わせることが困難になり、再現性ひいては量産性に乏しくなる。また、ペア数が多くなると、光反射層だけで３μｍ以上の厚膜になってしまい、エピタキシャル成長後の基板が反ったり、変形しやすなり、その後の工程にかけにくくなる。
【００１３】
この事情は、ＡｌＧａＩｎＰ系材料に限らず、他の様々な材料を用いた半導体発光素子でも同様である。
【００１４】
そこで、この発明の課題は、活性層から放出された光を有効に外部に取り出すことができる半導体発光素子を提供することにある。
【００１５】
また、この発明の課題は、そのような半導体発光素子を量産性良く作製できる半導体発光素子の製造方法を提供することにある。
【００１６】
また、この発明の課題は、そのような半導体発光素子を備えたＬＥＤランプおよびＬＥＤ表示装置を提供することにある。
【００１７】
【課題を解決するための手段】
上記課題を解決するため、この発明の半導体発光素子は、次のように構成される。すなわち、この発明の半導体発光素子は、
半導体基板上に所定の波長の光を発生する半導体からなる活性層を含む複数の層が積層されてなる半導体発光素子において、
上記半導体基板と活性層との間に、Ａｌを含む半導体層からなる副反射部分と、Ａｌを含む誘電体からなり、上記副反射部分よりも上記活性層からの光に対する反射率が高い主反射部分とを、層方向に連なって有する第１の光反射層を備え、
上記半導体基板は第１導電型であり、
上記活性層の上に第２導電型の電流拡散層が設けられ、
上記電流拡散層の内部の所定領域に設けられた第１導電型の電流阻止層と、
上記電流拡散層の上部表面で上記電流阻止層に対応する領域に設けられた電極層とを備え、
上記第１の光反射層の副反射部分は上記電流阻止層に対応する領域に配置され、
上記第１の光反射層の主反射部分は上記電流阻止層の周りに対応する領域に配置されていることを特徴とする。
【００１８】
この発明の半導体発光素子では、上記半導体基板と活性層との間に、Ａｌを含む半導体層からなる副反射部分と、Ａｌを含む誘電体からなり、上記副反射部分よりも上記活性層からの光に対する反射率が高い主反射部分とを、層方向に連なって有する第１の光反射層を備えている。したがって、上記活性層が発した光は第１の光反射層の主反射部分によって高い反射率で反射される。第１の光反射層の主反射部分を必要な領域、例えば活性層上に電極が存在しない領域に配置すれば、上記活性層が発した光は第１の光反射層の主反射部分によって反射され、電極に遮られることなく外部へ出射する。したがって、活性層から放出された光を有効に外部に取り出すことができる。
【００１９】
また、この半導体発光素子では、電極層から電流拡散層に注入された通電電流は、上記電流拡散層の内部の所定領域に設けられた電流阻止層によって遮られて、電流阻止層の周りの領域に多く流れる。この結果、活性層のうち上記電流阻止層の周りに相当する部分が多く発光する。上記第１の光反射層の主反射部分は上記電流阻止層の周りに対応する領域に配置されているので、上記活性層のうち上記電流阻止層の周りに相当する部分が発した光は第１の光反射層の主反射部分によって反射され、電極に遮られることなく外部へ出射する。したがって、活性層から放出された光を有効に外部に取り出すことができる。
【００２０】
一実施形態の半導体発光素子は、上記第１の光反射層と活性層との間に、上記活性層からの光を反射するように、低屈折率材料層と高屈折率材料層とのペアを複数積層してなる第２の光反射層を備えたことを特徴とする。
【００２１】
この一実施形態の半導体発光素子では、上記第１の光反射層と活性層との間に、上記活性層からの光を反射するように、低屈折率材料層と高屈折率材料層とのペアを複数積層してなる第２の光反射層を備えるので、活性層から放出された光をさらに有効に外部に取り出すことができる。また、第１の光反射層の主反射部分はＡｌを含む誘電体からなるので、Ａｌを含む半導体層からなる副反射部分よりも屈折率ｎが低くなる。第１の光反射層の主反射部分の屈折率ｎが低いので、第２の光反射層のペア数が少なくとも反射率が高くなる。
【００２２】
なお、第２の光反射層は、分布帰還形光反射層（Ｄｉｓｔｒｉｂｕｔｅｄ Ｂｒａｇｇ Ｒｅｆｌｅｃｔｏｒ （ＤＢＲ））であるのが望ましい。
【００２３】
一実施形態の半導体発光素子では、上記第１の光反射層の副反射部分はＡｌｘＧａ１−ｘＡｓ、（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ、（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＮ、（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＡｓ、（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＳｂ（ただし、０＜ｘ≦１、０＜ｖ＜１である。）のうちいずれか一種類の半導体からなる。また、上記第１の光反射層の主反射部分はＡｌＯｙ（ただし、ｙは正の実数である。）からなる。
【００２４】
この明細書では、酸化アルミニウムの表記をＡｌＯｙで統一する。ＡｌＯｙはＡｌｘＯｙ（ただし、ｘとｙは正の実数である。）と同義である。
【００２５】
なお、組成を表すｘ、ｖ、ｙ等は、異なる化合物間では独立の値をとり得るものとする。
【００２６】
また、一実施形態の半導体発光素子では、上記第１の光反射層の副反射部分はＡｌｘＧａ１−ｘＡｓ層とＡｌｚＧａ１−ｚＡｓ層とを交互に積層した多層膜、（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ層と（ＡｌｚＧａ１−ｚ）ｖＩｎ１−ｖＰ層とを交互に積層した多層膜、（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＮ層と（ＡｌｚＧａ１−ｚ）ｖＩｎ１−ｖＮ層とを交互に積層した多層膜、（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＡｓ層と（ＡｌｚＧａ１−ｚ）ｖＩｎ１−ｖＡｓ層とを交互に積層した多層膜、（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＳｂ層と（ＡｌｚＧａ１−ｚ）ｖＩｎ１−ｖＳｂ層とを交互に積層した多層膜（ただし、０＜ｘ＜ｚ≦１、０＜ｖ＜１である。）のうちいずれか一組の多層膜からなる。また、上記第１の光反射層の主反射部分は、上記副反射部分をなす上記多層膜に対応したＡｌｘＧａ１−ｘＡｓ、（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ、（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＮ、（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＡｓ、（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＳｂ（ただし、０＜ｘ≦１、０＜ｖ＜１である。）のうちいずれか一種類の半導体とＡｌＯｙ層（ただし、ｙは正の実数である。）とを交互に積層したものからなる。
【００２７】
さて、従来技術に関して述べたように、光反射層により高反射率を得て光取り出し効率を上げ、高輝度化・高出力化を達成するためには、光反射層が単一の層の場合には光反射層の反射面を挟む２層の屈折率の差を大きくすることが必要である。また、光反射層が多層膜で構成されている場合は光反射層を構成する１対の半導体膜の屈折率差を大きくしなければならない。しかし、例えば（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ系の発光ダイオードの場合、光吸収がなくて活性層に格子整合する材料系は、いずれも化合物半導体材料である（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ系か、ＡｌｘＧａ１−ｘＡｓ系に限られており、屈折率を変えることができるのはせいぜい２．９〜３．５程度の範囲内に止まる。
【００２８】
一方、本発明の反射層の原理図を図１に示す。半導体基板ａ上に、ＡｌＡｓを酸化したＡｌＯｙ酸化層ｂ、ＡｌｘＧａ１−ｘＡｓ層と、高屈折率半導体材料と低屈折率半導体材料とを交互に積層してなる光反射層ｃと、活性層ｄとをこの順に堆積した構造である。これに対し、従来はＡｌＯｙ酸化層ｂがなかった。このようにした場合、光反射層ｃとＡｌＯｙ層ｂとの間に０．６〜１．４程度の大きな屈折率差が設けることができる。したがって、光反射層ｃとＡｌＯｙ層ｂとの界面での反射率が大きくなり、通常の光反射層に比べ大きな反射率が得られる。例えば図２に示すように、本発明によれば、ＡｌＯｙ層を設けない場合（従来）に比して、反射率が高く、しかも、反射スペクトルの半値幅を大きくすることができる（反射率の高い波長範囲が広い）。
【００２９】
一方、図３に本発明の別の反射層の原理図を示す。半導体基板ａ上に、ＡｌＡｓ層とＡｌｘＧａ１−ｘＡｓ層を交互に積層し、上記ＡｌＡｓ層をＡｌＯｙ層（ただし、ｙは正の実数である。）ｂに変化させた光反射層ｆと活性層ｄとをこの順に堆積した構造である。従来のＡｌＡｓ層とＡｌｘＧａ１−ｘＡｓ層を交互に積層したままの光反射層に比べ、ＡｌＯｙ層とＡｌｘＧａ１−ｘＡｓ層との間の屈折率差は０．６〜１．４程度と大きくできる。この結果、光反射層ｆの反射特性は図４に示すように反射率の最大値は９９％と高くなり、その波長範囲も広くなる。更に、必要な波長範囲から外れた波長の光に対しては反射率が急に小さくなるために半導体発光素子の色純度が高くなるという利点もある。図１の場合と同様に、層厚のバラツキや変動があったとしても、反射率や反射スペクトルは変動しにくく、量産性に優れる。
【００３０】
Ａｌは酸素との結合が強いために極めて酸化されやすい性質があり、大気中に放置するだけでＡｌ酸化物が形成される。ただ、このように自然に酸化しただけのＡｌ酸化膜は膜に穴が多い等特性が良くない。したがって、例えばＡｌｘＧａ１−ｘＡｓ層（特にＡｌ混晶比ｘが１に近いもの）を３００℃〜４００℃の温度で水蒸気雰囲気中に放置すると高温の水蒸気により酸化されて、より安定なＡｌＯｙ層を形成することができる（例えば、米国特許５，５１７，０３９号明細書、または、伊賀健一他著「面発光レーザの基礎と応用」、共立出版株式会社、１９９９年６月、ｐ．１０５−１１３）。このＡｌＯｙ層は、酸化物（誘電体）であるため、屈折率ｎが半導体材料に比べて極めて低く、ｎ＝２．５〜１．９の値をとる。したがって、上記ＡｌｘＧａ１−ｘＡｓ層をＡｌＯｙ層に変化させて屈折率を低くすることによって、上記活性層が発した光に対する反射率を高めることができる。したがって、光反射層のペア数が少なくても反射率が高く、活性層から放出された光を有効に外部に取り出すことができる。
【００３１】
また、ＡｌＯｙ層は、酸化物（誘電体）であるからバンドギャップが大きく、青色から赤色の可視光領域に対し透明である。したがって、本発明によれば、波長依存性が極めて小さく、かつ反射率が１００％に近い良質の光反射層の形成が可能である。したがって、従来の半導体材料による光反射層のように、発光波長に対して吸収がないＡｌ組成をわざわざ選ぶ必要がない。
【００３２】
本発明によれば、ＡｌＯｙ層を設けない場合（従来）に比して、反射率が高く、しかも、反射スペクトルの半値幅を大きくすることができる。この結果、光反射層の層厚のバラツキや変動があったとしても、反射率や反射スペクトルは変動しにくい。したがって、量産性に優れる。
【００３３】
光反射層を構成する低屈折率のＡｌリッチ層ｆ２がさらに低屈折率のＡｌＯｙ層になるので、上記活性層が発した光に対する反射率を高めることができる。したがって、光反射層のペア数が少なくても反射率が高く、活性層から放出された光を有効に外部に取り出すことができる。例えば図４に示すように、本発明によれば、ＡｌＯｙ層に変化させない場合（従来）に比して、反射率が高く、しかも、反射スペクトルの半値幅を大きくすることができる。この結果、光反射層の層厚のバラツキや変動があったとしても、反射率や反射スペクトルは変動しにくい。したがって、量産性に優れる。
【００３４】
図５は、本発明による光反射層の反射率のペア数依存性を、従来例と比較して示している。図中、●印を結ぶ実線αは、本発明に基づいて低屈折率のＡｌＯｙ層と高屈折率のＡｌ０．６０Ｇａ０．４０Ａｓ層とのペアを用いた場合の特性を示している。その他の線β１，β２，β３，β４，β５は公知のペアを用いた場合の特性を示している。具体的には、β１はＡｌ０．７５Ｇａ０．２５Ａｓ層とＡｌＡｓ層とのペア、β２はＡｌ０．７０Ｇａ０．３０Ａｓ層とＡｌＡｓ層とのペア、β３はＡｌ０．６０Ｇａ０．４０Ａｓ層とＡｌＡｓ層とのペア、β４は（Ａｌ０．４０Ｇａ０．６０）０．５１Ｉｎ０．４９Ｐ層とＡｌ０．５１Ｉｎ０．４９Ｐ層とのペア、β５（Ａｌ０．５０Ｇａ０．５０）０．５１Ｉｎ０．４９Ｐ層とＡｌ０．５１Ｉｎ０．４９Ｐ層とのペアを用いた場合の特性をそれぞれ示している。図から分かるように、本発明によれば光反射層は屈折率差が大きいために、数ペアの光反射層でもほぼ１００％に近い反射率が得られる。したがって、成長時間を短くでき、量産性も高い。
【００３５】
この発明の半導体発光素子の製造方法は、次のように構成される。すなわち、この発明の半導体発光素子の製造方法は、上記発明の半導体発光素子を作製する半導体発光素子の製造方法である。そして、
上記半導体基板と活性層との間に、上記複数の層のうちの他の層よりもＡｌの割合が多いＡｌリッチ層を設ける工程と、
上記複数の層を積層したウェハをチップ単位に分割し、上記Ａｌリッチ層の側面を露出させる工程と、
上記露出した側面から上記Ａｌリッチ層に含まれたＡｌを酸化させて、そのＡｌリッチ層の周辺部分をＡｌＯｙ層に変化させて、得られたＡｌＯｙ層を上記主反射部分とする一方、上記Ａｌリッチ層のうちの残りの部分を上記副反射部分とする工程と、
を有する。
【００３６】
この発明の半導体発光素子の製造方法によれば、上記Ａｌリッチ層の周辺部分をＡｌＯｙ層（誘電体）に変化させて屈折率を低くすることによって、上記活性層が発した光に対する反射率を高めることができる。したがって、活性層から放出された光を有効に外部に取り出すことができる。
【００３７】
一実施形態の半導体発光素子の製造方法では、上記Ａｌリッチ層に含まれたＡｌを酸化させる工程を、上記Ａｌリッチ層の側面が露出したチップを水蒸気中に放置して行うことを特徴とする。
【００３８】
一実施形態の半導体発光素子の製造方法では、上記水蒸気を、沸騰水中を通した不活性ガス（Ａｒ、窒素等）により上記Ａｌリッチ層の側面に導入することを特徴とする。
【００３９】
一実施形態の半導体発光素子の製造方法では、上記Ａｌリッチ層に含まれたＡｌを酸化させる工程を、３００℃乃至４００℃の温度の雰囲気中で行うことを特徴とする。
【００４０】
なお、上記Ａｌリッチ層の周辺部分に生じた上記ＡｌＯｙ層をエッチングにより除去する工程を有しても良い。
【００４１】
そのようにした場合、ＡｌＯｙ層が除去されて生じた空間領域の屈折率は１であるから、活性層の裏側のチップ周辺領域で全反射に近い状態が得られる。したがって、活性層から放出された光を有効に外部に取り出すことができる。
【００４２】
また、この発明のＬＥＤランプは、この発明の半導体発光素子を備えたことを特徴とする。
【００４３】
一実施形態のＬＥＤランプは、上記半導体発光素子として互いに波長が異なる複数の半導体発光素子を一体に備え、これらの半導体発光素子が独立に通電されるように接続されていることを特徴とする。
【００４４】
また、この発明のＬＥＤ表示装置は、そのようなＬＥＤランプがマトリックス状に配置されていることを特徴とする。
【００４５】
一実施形態の半導体発光素子の製造方法では、上記Ａｌリッチ層のうち上記ＡｌＯｙ層に変化されない残りの部分に対応する上記活性層上の領域に、通電用の電極を形成することを特徴とする。
【００４６】
この一実施形態の半導体発光素子の製造方法では、上記Ａｌリッチ層のうち上記ＡｌＯｙ層に変化されない残りの部分に対応する上記活性層上の領域に、電極が形成される。したがって、上記Ａｌリッチ層のうち上記ＡｌＯｙ層に変化された部分に対応する領域を、電極が占めるのを避けることができる。したがって、上記活性層で発生し上記ＡｌＯｙ層で反射された光が、上記電極に遮られることなく、有効に外部に取り出される。
【００４７】
一実施形態の半導体発光素子の製造方法では、上記Ａｌリッチ層のうち上記ＡｌＯｙ層に変化されない残りの部分に対応する領域に、通電電流を妨げる電流阻止層を形成することを特徴とする。
【００４８】
この一実施形態の半導体発光素子の製造方法では、上記Ａｌリッチ層のうち上記ＡｌＯｙ層に変化されない残りの部分に対応する領域に、通電電流を妨げる電流阻止層が形成される。したがって、上記電流阻止層が形成されない場合に比して、上記ＡｌＯｙ層に対応する領域に通電電流が多く流れる。したがって、上記活性層で発生し上記ＡｌＯｙ層で反射された光が、有効に外部に取り出される。
【００４９】
一実施形態の半導体発光素子の製造方法では、上記光反射層は所定のＡｌ混晶比を持つＡｌを含む層とＡｌＯｙ層との交互の積層からなり、上記ＡｌＯｙ層に変化されたＡｌを含む層に隣接する、上記光反射層をなす層の１層の厚さを、上記波長の４分の１に設定することを特徴とする。
【００５０】
一実施形態の半導体発光素子の製造方法では、上記各層をチップ単位に分割した後、上記Ａｌリッチ層を露出した端面から上記ＡｌＯｙ層に変化させて、上記Ａｌリッチ層のうち上記ＡｌＯｙ層に変化されない残りの部分の形状と上記活性層上の上記電極の形状とを一致させることを特徴とする。
【００５１】
この一実施形態の半導体発光素子の製造方法によれば、従来の半導体材料による光反射層のように、発光波長に対して吸収がないＡｌ組成をわざわざ選ぶ必要がない。
【００５２】
また、別の面から、この発明の半導体発光素子は、半導体基板上に所定の波長を持つ光を発生する発光層を有する半導体発光素子において、上記半導体基板と発光層との間に、上記発光層が発した光を反射するように、層方向に関して屈折率が変化している半導体層が設けられていることを特徴とする。
【００５３】
ここで「層方向」とは、層に沿った方向、つまり層が広がっている方向（面方向）を意味する。
【００５４】
この発明の半導体発光素子では、上記半導体基板と発光層との間に、上記発光層が発した光を反射するように、層方向に関して屈折率が変化している半導体層が設けられている。この半導体層の屈折率を必要な領域、例えば発光層上に電極が存在しない領域で屈折率を低くすることによって、上記発光層が発した光に対する反射率を高めることができる。したがって、光反射層のペア数が少なくても反射率が高く、発光層から放出された光を有効に外部に取り出すことができる。
【００５５】
さて、既に述べたように、光反射層により高反射率を得て光取り出し効率を上げ、高輝度化・高出力化を達成するためには、光反射層を構成する１対の半導体膜の屈折率差を大きくしなければならない。しかし、例えば（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ系の発光ダイオードの場合、光吸収がなくて発光層に格子整合する材料系は、いずれも化合物半導体材料である（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ系か、ＡｌｘＧａ１−ｘＡｓ系に限られており、屈折率を変えることができるのはせいぜい２．９〜３．５程度の範囲内に止まる。
【００５６】
そこで、本発明の半導体発光素子の製造方法では、半導体基板上に所定の波長を持つ光を発生する発光層を設ける半導体発光素子の製造方法において、上記半導体基板上にＡｌｘＧａ１−ｘＡｓ層と、上記発光層とをこの順に堆積し、層方向に関して上記ＡｌｘＧａ１−ｘＡｓ層の一部をＡｌＯｙ層（ただし、ｙは正の実数である。）に変化させることを特徴とする。
【００５７】
ＡｌｘＧａ１−ｘＡｓ層中のＡｌは酸素との結合が強いために極めて酸化されやすい性質があり、大気中に放置するとＡｌ酸化物が形成される。したがって、ＡｌｘＧａ１−ｘＡｓ層（特にＡｌ混晶比ｘが１に近いもの）を３００℃〜４００℃の温度で水蒸気中で酸化すると、安定なＡｌＯｙ層が形成される。このＡｌＯｙ層は、Ａｌを含む酸化物であるため、屈折率ｎが半導体材料に比べて極めて低く、ｎ＝２．５〜１．９の値をとる。したがって、上記ＡｌｘＧａ１−ｘＡｓ層をＡｌＯｙ層に変化させて屈折率を低くすることによって、上記発光層が発した光に対する反射率を高めることができる。したがって、光反射層のペア数が少なくても反射率が高く、発光層から放出された光を有効に外部に取り出すことができる。
【００５８】
また、ＡｌＯｙ層は、酸化物であるからバンドギャップが大きく、可視光領域、特に（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ系の発光領域である５６０ｎｍ〜６５０ｎｍに対し透明である。したがって、本発明によれば、波長依存性が極めて小さく、かつ反射率が１００％に近い良質の光反射層の形成が可能である。したがって、従来の半導体材料による光反射層のように、発光波長に対して吸収がないＡｌ組成をわざわざ選ぶ必要がない。
【００５９】
一実施形態の半導体発光素子の製造方法では、図１に例示するように、半導体基板ａ上に、ＡｌｘＧａ１−ｘＡｓ層と、高屈折率半導体材料と低屈折率半導体材料とを交互に積層してなる光反射層ｃと、発光層ｄとをこの順に堆積し、層方向に関して上記ＡｌｘＧａ１−ｘＡｓ層の一部をＡｌＯｙ層ｂに変化させる（ただし、図１ではＡｌＯｙ層に変化した領域のみを示している。）。このようにした場合、光反射層ｃとＡｌＯｙ層ｂとの間に０．６〜１．４程度の大きな屈折率差が設けることができる。したがって、光反射層ｃとＡｌＯｙ層ｂとの界面での反射率が大きくなり、通常の光反射層に比べ大きな反射率が得られる。例えば図２に示すように、本発明によれば、ＡｌＯｙ層を設けない場合（従来）に比して、反射率が高く、しかも、反射スペクトルの半値幅を大きくすることができる。この結果、光反射層の層厚のバラツキや変動があったとしても、反射率や反射スペクトルは変動しにくい。したがって、量産性に優れる。
【００６０】
一実施形態の半導体発光素子の製造方法では、図３に例示するように、半導体基板ａ上に、高屈折率の半導体材料ｆ１と低屈折率のＡｌｘＧａ１−ｘＡｓ層ｆ２（ただし、０＜ｘ≦１である。）との交互の積層からなる光反射層ｆと、発光層ｄとをこの順に堆積し、層方向に関して上記ＡｌｘＧａ１−ｘＡｓ層ｆ２の一部をＡｌＯｙ層に変化させる（ただし、図３ではＡｌＯｙ層に変化した領域（点描）のみを示している。）。このようにした場合、光反射層を構成する低屈折率のＡｌｘＧａ１−ｘＡｓ層ｆ２層がさらに低屈折率のＡｌＯｙ層になるので、上記発光層が発した光に対する反射率を高めることができる。したがって、光反射層のペア数が少なくても反射率が高く、発光層から放出された光を有効に外部に取り出すことができる。例えば図４に示すように、本発明によれば、ＡｌＯｙ層に変化させない場合（従来）に比して、反射率が高く、しかも、反射スペクトルの半値幅を大きくすることができる。この結果、光反射層の層厚のバラツキや変動があったとしても、反射率や反射スペクトルは変動しにくい。したがって、量産性に優れる。
【００６１】
図５は、本発明による光反射層の反射率のペア数依存性を、従来例と比較して示している。本発明によれば光反射層は屈折率差が大きいために、数ペアの光反射層でもほぼ１００％に近い反射率が得られる。したがって、成長時間を短くでき、量産性も高い。
【００６２】
一実施形態の半導体発光素子の製造方法では、層方向に関して上記ＡｌｘＧａ１−ｘＡｓ層の一部をＡｌＯｙ層に変化させた後、そのＡｌＯｙ層を除去することを特徴とする。
【００６３】
この一実施形態の半導体発光素子の製造方法では、ＡｌＯｙ層が除去されて生じた空間領域の屈折率は１であるから、発光層の裏側のチップ周辺領域で全反射に近い状態が得られる。したがって、発光層から放出された光を有効に外部に取り出すことができる。
【００６４】
一実施形態の半導体発光素子の製造方法では、上記ＡｌｘＧａ１−ｘＡｓ層のうち上記ＡｌＯｙ層に変化されない残りの部分に対応する上記発光層上の領域に、通電用の電極を形成することを特徴とする。
【００６５】
この一実施形態の半導体発光素子の製造方法では、上記ＡｌｘＧａ１−ｘＡｓ層のうち上記ＡｌＯｙ層に変化されない残りの部分に対応する上記発光層上の領域に、電極が形成される。したがって、上記ＡｌｘＧａ１−ｘＡｓ層のうち上記ＡｌＯｙ層に変化された部分に対応する領域を、電極が占めるのを避けることができる。したがって、上記発光層で発生し上記ＡｌＯｙ層で反射された光が、上記電極に遮られることなく、有効に外部に取り出される。
【００６６】
一実施形態の半導体発光素子の製造方法では、上記ＡｌｘＧａ１−ｘＡｓ層のうち上記ＡｌＯｙ層に変化されない残りの部分に対応する領域に、通電電流を妨げる電流阻止層を形成することを特徴とする。
【００６７】
この一実施形態の半導体発光素子の製造方法では、上記ＡｌｘＧａ１−ｘＡｓ層のうち上記ＡｌＯｙ層に変化されない残りの部分に対応する領域に、通電電流を妨げる電流阻止層が形成される。したがって、上記電流阻止層が形成されない場合に比して、上記ＡｌＯｙ層に対応する領域に通電電流が多く流れる。したがって、上記発光層で発生し上記ＡｌＯｙ層で反射された光が、有効に外部に取り出される。
【００６８】
一実施形態の半導体発光素子の製造方法では、上記光反射層は所定のＡｌ混晶比を持つＡｌｘＧａ１−ｘＡｓ層（ただし、０＜ｘ≦１である。）とＡｌＯｙ層との交互の積層からなり、上記ＡｌＯｙ層に変化されたＡｌｘＧａ１−ｘＡｓ層に隣接する、上記光反射層をなすＡｌｘＧａ１−ｘＡｓ層の１層の厚さを、上記波長の４分の１に設定することを特徴とする。
【００６９】
この一実施形態の半導体発光素子の製造方法によれば、上記ＡｌＯｙ層に対応する領域で、上記発光層が発した光に対する反射率がさらに高まる。
【００７０】
一実施形態の半導体発光素子の製造方法では、上記発光層を（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ系材料で形成することを特徴とする半導体発光素子の製造方法。
【００７１】
この一実施形態の半導体発光素子の製造方法によれば、発光波長帯５６０ｎｍ〜６５０ｎｍの半導体発光素子が作製される。
【００７２】
一実施形態の半導体発光素子の製造方法では、上記各層をチップ単位に分割した後、上記ＡｌｘＧａ１−ｘＡｓ層を露出した端面から上記ＡｌＯｙ層に変化させて、上記ＡｌｘＧａ１−ｘＡｓ層のうち上記ＡｌＯｙ層に変化されない残りの部分の形状と上記発光層上の上記電極の形状とを一致させることを特徴とする。
【００７３】
この一実施形態の半導体発光素子の製造方法では、上記ＡｌｘＧａ１−ｘＡｓ層を露出した端面から上記ＡｌＯｙ層に変化させるので、ＡｌＯｙ層を安定かつ容易に形成できる。したがって、量産性に優れる。しかも、上記ＡｌｘＧａ１−ｘＡｓ層のうち上記ＡｌＯｙ層に変化されない残りの部分の形状と上記発光層上の上記電極の形状とを一致させるので、上記ＡｌｘＧａ１−ｘＡｓ層のうち上記ＡｌＯｙ層に変化された部分に対応する領域を、電極が占めるのを避けることができる。したがって、上記発光層で発生し上記ＡｌＯｙ層で反射された光が、上記電極に遮られることなく、有効に外部に取り出される。
【００７４】
一実施形態の半導体発光素子の製造方法では、上記各層をチップ単位に分割した後、上記ＡｌｘＧａ１−ｘＡｓ層を露出した端面から上記ＡｌＯｙ層に変化させて、上記ＡｌｘＧａ１−ｘＡｓ層のうち上記ＡｌＯｙ層に変化されない残りの部分の形状と上記電流阻止層の形状とを一致させることを特徴とする。
【００７５】
この一実施形態の半導体発光素子の製造方法では、上記ＡｌｘＧａ１−ｘＡｓ層を露出した端面から上記ＡｌＯｙ層に変化させるので、ＡｌＯｙ層を安定かつ容易に形成できる。したがって、量産性に優れる。しかも、上記ＡｌｘＧａ１−ｘＡｓ層のうち上記ＡｌＯｙ層に変化されない残りの部分の形状と上記電流阻止層の形状とを一致させるので、上記ＡｌＯｙ層に対応する領域に通電電流が多く流れる。したがって、上記発光層で発生し上記ＡｌＯｙ層で反射された光が、有効に外部に取り出される。
【００７６】
一実施形態の半導体発光素子の製造方法では、上記ＡｌｘＧａ１−ｘＡｓ層に代えて、ＡｌｘＧａ１−ｘＰ層、ＡｌｘＩｎ１−ｘＰ層またはＡｌｘＩｎ１−ｘＡｓ層を用いることを特徴とする。
【００７７】
また、本発明の半導体発光素子の製造方法は、半導体基板上に所定の波長を持つ光を発生する発光層を設ける半導体発光素子の製造方法において、上記半導体基板上に、所定のＡｌ混晶比を持つＡｌｘＧａ１−ｘＡｓ層（ただし、０＜ｘ≦１である。）と（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ層（ただし、０＜ｘ≦１、０＜ｖ＜１である。）との交互の積層からなり上記波長の光を反射するための光反射層と、上記発光層とをこの順に堆積し、層方向に関して上記ＡｌｘＧａ１−ｘＡｓ層の一部をＡｌＯｙ層（ただし、ｙは正の実数である。）に変化させることを特徴とする。
【００７８】
この発明の半導体発光素子の製造方法によれば、上記ＡｌｘＧａ１−ｘＡｓ層をＡｌＯｙ層に変化させて屈折率を低くすることによって、上記発光層が発した光に対する反射率を高めることができる。したがって、光反射層のペア数が少なくても反射率が高く、発光層から放出された光を有効に外部に取り出すことができる。
【００７９】
また、ＡｌＯｙ層は、酸化物であるからバンドギャップが大きく、可視光領域、特に（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ系の発光領域である５６０ｎｍ〜６７０ｎｍに対し透明である。したがって、本発明によれば、波長依存性が極めて小さく、かつ反射率が１００％に近い良質の光反射層の形成が可能である。したがって、従来の半導体材料による光反射層のように、発光波長に対して吸収がないＡｌ組成をわざわざ選ぶ必要がない。
【００８０】
一実施形態の半導体発光素子の製造方法は、層方向に関して上記ＡｌｘＧａ１−ｘＡｓ層の一部をＡｌＯｙ層に変化させた後、そのＡｌＯｙ層を除去するとき、ふっ酸系のエッチング液を用いることを特徴とする。
【００８１】
この一実施形態の半導体発光素子の製造方法によれば、上記ＡｌＯｙ層のみをＡｌｘＧａ１−ｘＡｓ層等に対して選択的にエッチングして除去することができる。
【００８２】
【発明の実施の形態】
以下、この発明を図示の実施の形態により詳細に説明する。
【００８３】
（第１実施形態）
図６は第１実施形態の半導体発光ダイオードの断面構造を示している。この実施形態は、第１の光反射層の主反射部分がＡｌＯｙ単層（ただし、ｙは正の実数である。）からなる点に特徴がある。
【００８４】
この発光ダイオードは、ｎ型ＧａＡｓ基板１の上に、ｎ型ＧａＡｓバッファ層（例えば厚さ０．５μｍ、不純物濃度５×１０１７ｃｍ−３）２と、第１の光反射層として層方向に連なるように設けられた副反射部分としてのｎ型ＡｌＡｓ電導層３および主反射部分としてのＡｌＯｙ酸化層１３とを備えている。副反射部分としてのｎ型ＡｌＡｓ電導層３はチップの中央領域に配置され、主反射部分としてのＡｌＯｙ酸化層１３はその周りを取り巻くようにチップの周辺領域に配置されている。この発光ダイオードは、その上に、（ＡｌｘＧａ１−ｘ）０．５１Ｉｎ０．４９Ｐ下部クラッド層（０≦ｘ≦１、例えばｘ＝１．０、厚さ１．０μｍ、不純物濃度５×１０１７ｃｍ−３）５と、ｐ型（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ活性層（０≦ｘ≦１、例えばｘ＝０．４２、厚さ０．６μｍ、不純物濃度１×１０１７ｃｍ−３）６と、ｐ型（ＡｌｘＧａ１−ｘ）０．５１Ｉｎ０．４９Ｐ上部クラッド層（０≦ｘ≦１、例えばｘ＝１．０、厚さ１．０μｍ、不純物濃度５×１０１７ｃｍ−３）７と、ｐ型（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ中間層（ｘ＝０．２、ｖ＝０．４、厚さ０．１５μｍ、不純物濃度１×１０１８ｃｍ−３）８とをこの順に備えている。この発光ダイオードは、さらにその上にｐ型（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ電流拡散層（ｘ＝０．０５、ｖ＝０．０５、トータル厚さ８．５μｍ、不純物濃度５×１０１８ｃｍ−３）１０を備え、この電流拡散層中の中央領域に形成された、通電電流を妨げるためのｎ型ＧａＰ電流阻止層（厚さ０．３μｍ、不純物濃度１×１０１８ｃｍ−３）９を備えている。１１はｎ側電極、１２はｐ側電極である。
【００８５】
この発光ダイオードは次のようにして作製される。
【００８６】
ｉ） ｎ型ＧａＡｓ基板１上の全域に、ｎ型ＧａＡｓバッファ層（例えば厚さ０．５μｍ、不純物濃度５×１０１７ｃｍ−３）２と、Ａｌリッチ層としてのｎ型ＡｌＡｓ電導層３と、（ＡｌｘＧａ１−ｘ）０．５１Ｉｎ０．４９Ｐ下部クラッド層（０≦ｘ≦１、例えばｘ＝１．０、厚さ１．０μｍ、不純物濃度５×１０１７ｃｍ−３）５と、活性層としてのｐ型（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ活性層（０≦ｘ≦１、例えばｘ＝０．４２、厚さ０．６μｍ、不純物濃度１×１０１７ｃｍ−３）６と、ｐ型（ＡｌｘＧａ１−ｘ）０．５１Ｉｎ０．４９Ｐ上部クラッド層（０≦ｘ≦１、例えばｘ＝１．０、厚さ１．０μｍ、不純物濃度５×１０１７ｃｍ−３）７と、ｐ型（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ中間層（ｘ＝０．２、ｖ＝０．４、厚さ０．１５μｍ、不純物濃度１×１０１８ｃｍ−３）８とをこの順に堆積する。
【００８７】
ii） 次に、ｐ型（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ中間層８上にｐ型（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ電流拡散層（ｘ＝０．０５、ｖ＝０．０５、厚さ１．５μｍ、不純物濃度５×１０１８ｃｍ−３）１０を成長し、その上にｎ型ＧａＰ電流阻止層（厚さ０．３μｍ、不純物濃度１×１０１８ｃｍ−３）９を成長する。その後、ｎ型ＧａＰ電流阻止層９をフォトリソグラフィによる選択エッチングによってＭ＝１００μｍ角〜１５０μｍ角にパターン加工して、その周囲に通電電流のための電流経路を作る。その後、ｐ型（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ電流拡散層（ｘ＝０．０５、ｖ＝０．０５、厚さ７μｍ、不純物濃度５×１０１８ｃｍ−３）１０を再成長する。
【００８８】
iii） 次に、ｐ側に電極となる金属層を設け、フォトリソグラフィによる選択エッチングによって電流阻止層９の位置に合わせて電極１２をＭ＝１００μｍ角〜１５０μｍ角にパターン加工する。その後、基板１の裏面側から厚さ１２０μｍ程度に薄く研磨し、ｎ側にも電極１１を形成する（この状態の基板をウェハと呼ぶ。通常、直径５０ｍｍ程度の大きさのものである。）。通常のブレーキング方法と同様に、このウェハの裏面側を粘着シートに貼り付けた後、ダイシングソーを用いて電極１２のパターンに沿ってウェハの厚さの途中まで溝を切り、その後、粘着シートを引張って広げる。これにより、ウェハをＬ＝２８０μｍ角の大きさのチップに分割する。
【００８９】
iv） チップに分割することによりチップ側面にＡｌＡｓ層３が露出する。この状態で各チップを温度４００℃、窒素雰囲気中の酸化膜形成装置（図示せず）に入れる。酸化膜形成装置内部に沸騰水中を通した窒素ガスを流し込むことにより、この酸化膜形成装置内を高温の水蒸気で満たす。この高温の水蒸気が上記ＡｌＡｓ層３の露出した側面に導入されると、チップ側面端部から内部へ一定の速度で酸化が進行し、元のＡｌＡｓ層３のうち周辺部分をＡｌＯｙ層１３に変化させることができる（例えば、米国特許５，５１７，０３９号明細書、または、伊賀健一他著「面発光レーザの基礎と応用」、共立出版株式会社、１９９９年６月、ｐ．１０５−１１３））。このＡｌＯｙ層１３の層方向寸法（酸化の深さ）Ｎは、この酸化の温度と時間および材料によって決まる。
【００９０】
また、単に酸素で酸化させた場合より水蒸気により酸化させた方が良質の酸化膜が得られる、という特徴がある。特に、窒素ガスにより水蒸気を恒温層に持ち込むのは酸素を入れないようにするためである。
【００９１】
この層方向寸法ＮはチップサイズをＬ、電流阻止層又は電極の１辺の長さをＭとして、
Ｎ≦（Ｌ−Ｍ）／２
が望ましい。本実施形態では、ＡｌＯｙ層１３の層方向寸法Ｎが８０μｍになるように、４００℃で３時間、酸化膜形成装置に入れておく。元のＡｌＡｓ層３の屈折率は３．１であるが、酸化で得られたＡｌＯｙ層１３の屈折率は１．９と低い値になる。従来例では基板での反射率は３０％程度であるが、本実施形態では、チップ周辺領域で光反射層の反射率を８０％以上に改善できた。
【００９２】
また、このように露出したＡｌＡｓ層３をチップ側面の端部から酸化して、元のＡｌＡｓ層３のうち周辺部分をＡｌＯｙ層１３に変化させた場合、ＡｌＯｙ層を安定かつ容易に形成でき、量産性に優れる。しかも、ＡｌＡｓ層３のうちＡｌＯｙ層に変化されない残りの部分の形状と電流阻止層９の形状とを一致させるので、ＡｌＯｙ層１３に対応するチップ周辺領域に通電電流が多く流れる。したがって、活性層６の周辺部分６ａで光が多く発生する。活性層６の周辺部分６ａで発生した光は、チップ周辺領域で光反射層の反射率が改善されているので効率良く反射される。具体的には、活性層６から裏面（基板）側へ放射される光９０のうち８０％以上をＡｌＯｙ層１３によって表面側へ反射することができる。そして、表面側へ反射された光は、電極１２に遮られることなく、有効に外部に取り出される。実際に、本実施形態では、発光波長５７０ｎｍにおけるチップ光度を、通常の３５ｍｃｄから５０ｍｃｄに向上させることができた。このように、輝度が向上して、歩留も改善された。
【００９３】
（比較例）
図１０は、比較例として、電流阻止層９が省略された構造をもつ半導体発光ダイオードを示している。この半導体発光ダイオードは、ｐ型ＧａＰ電流阻止層９が省略されている点以外は、第１実施形態の半導体発光ダイオードと全く同じ、つまり各層の厚さや組成、導電型について全く同じに構成されている。
【００９４】
しかし、この比較例の半導体発光ダイオードでは、輝度向上の効果が得られなかった。この理由は次のように考えられる。すなわち、この比較例の半導体発光ダイオードでは、電極１２の直下に電流阻止層が存在せず、かつＡｌＯｙ層１３が絶縁層であるために、発光領域が活性層６の中央部分（電極１２の直下に相当する部分）６ｂに限られてしまう。この場合、活性層６の中央部分６ｂから裏面（基板）側へ放射される光のうち、ごく一部９０Ｂはチップ周辺領域へ進んでＡｌＯｙ層１３によって表面側へ反射されるが、大部分９０Ｃは直下の電導層３に入射し、表面側へ反射されないで基板に吸収されるか、たとえ表面側へ反射されてもｐ型電極１２で遮られて、外部へは取り出されない。その結果、発光効率が改善されず、輝度向上の効果が得られない。実際に、本比較例では、発光波長５７０ｎｍにおけるチップ光度は、従来構造の３５ｍｃｄに比べ、逆に１０ｍｃｄに低下した。
【００９５】
（第２実施形態）
図７は第２実施形態の半導体発光ダイオードの断面構造を示している。この実施形態は、第１の光反射層の主反射部分が、ＡｌＯｙ層とＡｌＧａＡｓ層とを交互にペアとして複数積層した多層膜からなる点に特徴がある。
【００９６】
この発光ダイオードは、ｎ型ＧａＡｓ基板１の上に、ｎ型ＧａＡｓバッファ層（例えば厚さ０．５μｍ、不純物濃度５×１０１７ｃｍ−３）２と、第１の光反射層として層方向に連なるように設けられた副反射部分としてのｎ型ＡｌＡｓ／ＡｌｘＧａ１−ｘＡｓ電導型光反射層（例えばｘ＝０．６５、不純物濃度５×１０１７ｃｍ−３）１５および主反射部分としてのＡｌＯｙ／ＡｌｘＧａ１−ｘＡｓ酸化光反射層１４とを備えている。副反射部分としてのｎ型ＡｌＡｓ／ＡｌｘＧａ１−ｘＡｓ電導型光反射層１５はチップの中央領域に配置され、主反射部分としてのＡｌＯｙ／ＡｌｘＧａ１−ｘＡｓ酸化光反射層１４はその周りを取り巻くようにチップの周辺領域に配置されている。この発光ダイオードは、その上に、（ＡｌｘＧａ１−ｘ）０．５１Ｉｎ０．４９Ｐ下部クラッド層（０≦ｘ≦１、例えばｘ＝１．０、厚さ１．５μｍ、不純物濃度５×１０１７ｃｍ−３）５と、ｐ型（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ活性層（例えばｘ＝０．４２、厚さ０．６μｍ、不純物濃度１×１０１７ｃｍ−３）６と、ｐ型（ＡｌｘＧａ１−ｘ）０．５１Ｉｎ０．４９Ｐ上部クラッド層（０≦ｘ≦１、例えばｘ＝１．０、厚さ１．０μｍ、不純物濃度５×１０１７ｃｍ−３）７と、ｐ型（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ中間層（ｘ＝０．２、ｖ＝０．４、厚さ０．１５μｍ、不純物濃度１×１０１８ｃｍ−３）８とをこの順に備えている。この発光ダイオードは、さらにその上にｐ型（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ電流拡散層（ｘ＝０．０５、ｖ＝０．０５、トータル厚さ８．５μｍ、不純物濃度５×１０１８ｃｍ−３）１０を備え、この電流拡散層中の中央領域に形成された、通電電流を妨げるためのｎ型ＧａＰ電流阻止層（厚さ０．３μｍ、不純物濃度１×１０１８ｃｍ−３）９を備えている。１１はｎ側電極、１２はｐ側電極である。
【００９７】
この発光ダイオードは次のようにして作製される。
【００９８】
ｉ） ｎ型ＧａＡｓ基板１上の全域に、ｎ型ＧａＡｓバッファ層（例えば厚さ０．５μｍ、不純物濃度５×１０１７ｃｍ−３）２と、ｎ型ＡｌＡｓ／ＡｌｘＧａ１−ｘＡｓ電導型光反射層（例えばｘ＝０．６５、不純物濃度５×１０１７ｃｍ−３）１５と、（ＡｌｘＧａ１−ｘ）０．５１Ｉｎ０．４９Ｐ下部クラッド層（０≦ｘ≦１、例えばｘ＝１．０、厚さ１．５μｍ、不純物濃度５×１０１７ｃｍ−３）５と、ｐ型（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ活性層（例えばｘ＝０．４２、厚さ０．６μｍ、不純物濃度１×１０１７ｃｍ−３）６と、ｐ型（ＡｌｘＧａ１−ｘ）０．５１Ｉｎ０．４９Ｐ上部クラッド層（０≦ｘ≦１、例えばｘ＝１．０、厚さ１．０μｍ、不純物濃度５×１０１７ｃｍ−３）７と、ｐ型（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ中間層（ｘ＝０．２、ｖ＝０．４、厚さ０．１５μｍ、不純物濃度１×１０１８ｃｍ−３）８とをこの順に堆積する。
【００９９】
ここでｎ型ＡｌＡｓ／ＡｌｘＧａ１−ｘＡｓ電導型光反射層１５は、Ａｌリッチ層としてのＡｌＡｓ層と、ＡｌｘＧａ１−ｘＡｓ層とを交互に積層して構成されている。
【０１００】
ii） 次に、ｐ型（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ中間層８上にｐ型（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ電流拡散層（ｘ＝０．０５、ｖ＝０．０５、厚さ１．５μｍ、不純物濃度５×１０１８ｃｍ−３）１０を成長し、その上にｎ型ＧａＰ電流阻止層（厚さ０．３μｍ、不純物濃度１×１０１８ｃｍ−３）９を成長する。その後、ｎ型ＧａＰ電流阻止層９をフォトリソグラフィによる選択エッチングによってＭ＝１００μｍ角〜１５０μｍ角にパターン加工して、その周囲に通電電流のための電流経路を作る。その後、ｐ型（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ電流拡散層（ｘ＝０．０５、ｖ＝０．０５、厚さ７μｍ、不純物濃度５×１０１８ｃｍ−３）１０を再成長する。
【０１０１】
iii） 次に、ｐ側に電極となる金属層を設け、フォトリソグラフィによる選択エッチングによって電流阻止層９の位置に合わせて電極１２をＭ＝１００μｍ角〜１５０μｍ角にパターン加工する。その後、基板１の裏面側から厚さ１２０μｍ程度に薄く研磨し、ｎ側にも電極１１を形成する。その後、第１実施形態の場合と同様にして、ウェハをＬ＝２８０μｍ角の大きさのチップに分割する。
【０１０２】
iv） この後、チップ側面を大気に露出させてから、第１実施形態の場合と同様にしてｎ型ＡｌＡｓ／ＡｌｘＧａ１−ｘＡｓ電導型光反射層１５を構成する各ＡｌＡｓ層を側面端部から酸化して、元のＡｌＡｓ層のうち周辺部分をそれぞれＡｌＯｙ層に変化させる。すなわち、元のｎ型ＡｌＡｓ／ＡｌｘＧａ１−ｘＡｓ電導型光反射層１５のうち周辺部分を、低屈折材料層としてのＡｌＯｙ層と高屈折材料層としてのＡｌｘＧａ１−ｘＡｓ層とが交互に複数積層された構造をもつＡｌＯｙ／ＡｌｘＧａ１−ｘＡｓ酸化光反射層１４に変化させる。このＡｌＯｙ／ＡｌｘＧａ１−ｘＡｓ酸化光反射層１４の層方向寸法（酸化の深さ）Ｎは、この酸化の温度と時間によって決まる。この層方向寸法Ｎは、第１実施形態と同様に、チップの一辺の長さをＬ、電流阻止層又は電極の１辺の長さをＭとして、
Ｎ≦（Ｌ−Ｍ）／２
が望ましい。本実施形態では、第１実施形態の場合と同様に、ＡｌＯｙ／ＡｌｘＧａ１−ｘＡｓ酸化光反射層１４の層方向寸法Ｎが８０μｍになるように、４００℃で３時間、酸化膜形成装置に入れておく。得られたＡｌＯｙ／ＡｌｘＧａ１−ｘＡｓ酸化光反射層１４については、低屈折率材料層としてのＡｌＯｙ層の屈折率が１．９と低くなる（元のＡｌＡｓ層の屈折率は３．１である。）一方、高屈折率材料層としてのＡｌｘＧａ１−ｘＡｓ層の屈折率が３．４のままで変わらない。この理由は、高屈折率材料層としてのＡｌｘＧａ１−ｘＡｓ層は、Ａｌ混晶比が０．６というようにＡｌＡｓに比べ低いため、上述の条件ではチップの側面端部近傍しか酸化膜に変質しないからである。
【０１０３】
このように、得られたＡｌＯｙ／ＡｌｘＧａ１−ｘＡｓ酸化光反射層１４は、低屈折率材料層と高屈折率材料層との屈折率差が１．５と大きい分布帰還形光反射層を構成する。通常は低屈折率材料層と高屈折率材料層とが１０ペアで光反射層の反射率が５５％程度になるが、本実施形態では、わずか５ペアで光反射層の反射率が９９％になった。
【０１０４】
また、このようにｎ型ＡｌＡｓ／ＡｌｘＧａ１−ｘＡｓ電導型光反射層１５を構成する各ＡｌＡｓ層を側面端部から酸化した場合、分布帰還形光反射層１４をチップ周辺領域に安定かつ容易に形成でき、量産性に優れる。しかも、元のｎ型ＡｌＡｓ／ＡｌｘＧａ１−ｘＡｓ電導型光反射層１５のうちＡｌＯｙ層に変化されない残りの部分の形状と電流阻止層９の形状とを一致させるので、ＡｌＯｙ／ＡｌｘＧａ１−ｘＡｓ酸化光反射層１４に対応するチップ周辺領域に通電電流が多く流れる。したがって、活性層６の周辺部分６ａで光が多く発生する。活性層６の周辺部分６ａで発生した光９０は、チップ周辺領域で光反射層の反射率が改善されているので効率良く反射され、電極１２に遮られることなく、有効に外部に取り出される。実際に、本実施形態では、発光波長５７０ｎｍにおけるチップ光度を、通常の３５ｍｃｄから６０ｍｃｄに向上させることができた。また、反射スペクトルの半値幅が通常の光反射層の半値幅約２０ｎｍに比べ５倍以上大きくなった。そのため、量産時に光反射層１５の層厚の変動があった場合でも、反射率や反射スペクトルの変動が少なくなり、光度の均一性が向上し、歩留も改善された。
【０１０５】
（第３実施形態）
第３実施形態の発光ダイオードは、図示を省略するが、図７に示した第２実施形態の半導体発光素子における第１の光反射層の材料を変更した点に特徴がある。
【０１０６】
この実施形態の発光ダイオードは、第１の光反射層として層方向に連なるように設けられた副反射部分としてのｎ型ＡｌＩｎＰ／（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ電導型光反射層および主反射部分としてのｎ型ＡｌＯｙ／（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ酸化光反射層を備えている。その他の要素は第２実施形態の半導体発光素子と同じである。
【０１０７】
ここで、副反射部分としてのｎ型ＡｌＩｎＰ／（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ電導型光反射層は、分布帰還形光反射層として、ＡｌＩｎＰ層と（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ層とのペアを複数積層して構成されている。各ペアを構成するＡｌＩｎＰ層、（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ層の厚さは、発光波長λの４分の１になるように、それぞれ設定されている。
【０１０８】
本実施形態の発光ダイオードは、第２実施形態の発光ダイオードを作製するのと同じ手順で作製される。特に、第１の光反射層の主反射部分に含まれた各ｎ型ＡｌＯｙ層は、副反射部分に含まれた各ＡｌＩｎＰ層を、第１実施形態と同様に、酸化膜形成装置に入れてチップ端面側部から酸化して形成したものである。元のＡｌＩｎＰ層３の屈折率は３．１であるが、酸化で得られたＡｌＯｙ層１３の屈折率は１．９と低い値になる。従来例では光反射層の反射率５０％程度であるが、本実施形態では、チップ周辺領域で光反射層の反射率を９９％以上に改善できた。
【０１０９】
本実施形態のように、酸化される材料がＡｌＩｎＰである場合、酸化される材料がＡｌＡｓ層である場合に比べて酸化の進行が遅くなる。しかし、ペアをなす他方の材料をＧａＩｎＰとすれば、ＧａＩｎＰは全く酸化されないので、時間をかけて酸化することができる。その結果、酸化される部分の層方向寸法（酸化の深さ）Ｎの制御性が良くなる。また、反射スペクトルの半値幅が通常の光反射層の半値幅（約２０ｎｍ）に比べ３倍以上大きくなった。そのため、量産時に第１の光反射層を構成する各層の層厚に変動があった場合でも、反射率や反射スペクトルの変動が少なくなる。この結果、光度の均一性が向上し、歩留も改善された。
【０１１０】
（参考例）
図８は参考例の半導体発光ダイオードの断面構造を示している。この参考例は、第１の光反射層の主反射部分が空間からなる点に特徴がある。
【０１１１】
この発光ダイオードは、ｎ型ＧａＡｓ基板１の上に、ｎ型ＧａＡｓバッファ層（例えば厚さ０．５μｍ、不純物濃度５×１０１７ｃｍ−３）２と、第１の光反射層として層方向に連なるように設けられた副反射部分としてのｎ型ＡｌＡｓ電導層１６および主反射部分としての空間領域１７とを備えている。副反射部分としてのｎ型ＡｌＡｓ電導層１６はチップの中央領域に配置され、主反射部分としての空間領域１７はその周りを取り巻くようにチップの周辺領域に配置されている。言い換えれば、第１の光反射層は、全面に積層されたｎ型ＡｌＡｓ電導層１６からチップ周辺に相当する部分が除去された態様になっている。この発光ダイオードは、その上に、（ＡｌｘＧａ１−ｘ）０．５１Ｉｎ０．４９Ｐ下部クラッド層（０≦ｘ≦１、例えばｘ＝１．０、厚さ１．０μｍ、不純物濃度５×１０１ ７ｃｍ−３）５と、ｐ型（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ活性層（例えばｘ＝０．４２、厚さ０．６μｍ、不純物濃度１×１０１７ｃｍ−３）６と、ｐ型（ＡｌｘＧａ１−ｘ）０．５１Ｉｎ０．４９Ｐ上部クラッド層（０≦ｘ≦１、例えばｘ＝１．０、厚さ２．０μｍ、不純物濃度５×１０１７ｃｍ−３）７と、ｐ型（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ中間層（ｘ＝０．２、ｖ＝０．４、厚さ０．１５μｍ、不純物濃度１×１０１８ｃｍ−３）８とをこの順に備えている。この発光ダイオードは、さらにその上にｐ型（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ電流拡散層（ｘ＝０．０５、ｖ＝０．０５、トータル厚さ８．５μｍ、不純物濃度５×１０１８ｃｍ−３）１０を備え、この電流拡散層中の中央領域に形成された、通電電流を妨げるためのｎ型ＧａＰ電流阻止層（厚さ０．３μｍ、不純物濃度１×１０１８ｃｍ−３）９を備えている。１１はｎ側電極、１２はｐ側電極である。
【０１１２】
この発光ダイオードは次のようにして作製される。
【０１１３】
ｉ） ｎ型ＧａＡｓ基板１上の全域に、ｎ型ＧａＡｓバッファ層（例えば厚さ０．５μｍ、不純物濃度５×１０１７ｃｍ−３）２と、Ａｌリッチ層としてのｎ型ＡｌＡｓ電導層１６と、（ＡｌｘＧａ１−ｘ）０．５１Ｉｎ０．４９Ｐ下部クラッド層（０≦ｘ≦１、例えばｘ＝１．０、厚さ１．０μｍ、不純物濃度５×１０１７ｃｍ−３）５と、ｐ型（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ活性層（例えばｘ＝０．４２、厚さ０．６μｍ、不純物濃度１×１０１７ｃｍ−３）６と、ｐ型（ＡｌｘＧａ１−ｘ）０．５１Ｉｎ０．４９Ｐ上部クラッド層（０≦ｘ≦１、例えばｘ＝１．０、厚さ２．０μｍ、不純物濃度５×１０１７ｃｍ−３）７と、ｐ型（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ中間層（ｘ＝０．２、ｖ＝０．４、厚さ０．１５μｍ、不純物濃度１×１０１８ｃｍ−３）８とをこの順に堆積する。
【０１１４】
ii） 次に、ｐ型（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ中間層８上にｐ型（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ電流拡散層（ｘ＝０．０５、ｖ＝０．０５、厚さ１．５μｍ、不純物濃度５×１０１８ｃｍ−３）１０を成長し、その上にｎ型ＧａＰ電流阻止層（厚さ０．３μｍ、不純物濃度１×１０１８ｃｍ−３）９を成長する。その後、ｎ型ＧａＰ電流阻止層９をフォトリソグラフィによる選択エッチングによってＭ＝１００μｍ角〜１５０μｍ角にパターン加工して、その周囲に通電電流のための電流経路を作る。その後、ｐ型（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ電流拡散層（ｘ＝０．０５、ｖ＝０．０５、厚さ７μｍ、不純物濃度５×１０１８ｃｍ−３）１０を再成長する。
【０１１５】
iii） 次に、ｐ側に電極となる金属層を設け、フォトリソグラフィによる選択エッチングによって電流阻止層９の位置に合わせて電極１２をＭ＝１００μｍ角〜１５０μｍ角にパターン加工する。その後、基板１の裏面側から厚さ１２０μｍ程度に薄く研磨し、ｎ側にも電極１１を形成する。その後、第１実施形態の場合と同様にして、ウェハをＬ＝２８０μｍ角の大きさのチップに分割する。
【０１１６】
iv） この後、チップ端面を大気に露出させてから、第１実施形態の場合と同様にして、ＡｌＡｓ層１６を端面から酸化して、元のＡｌＡｓ層１６のうち周辺部分をＡｌＯｙ層に変化させる。このＡｌＯｙ層の層方向寸法（酸化の深さ）Ｎは、この酸化の温度と時間によって決まる。この層方向寸法Ｎは、第１実施形態と同様に、チップサイズをＬ、電流阻止層又は電極の１辺の長さをＭとして、
Ｎ≦（Ｌ−Ｍ）／２
が望ましい。本参考例では、ＡｌＯｙ層の層方向寸法Ｎが８０μｍになるように、４００℃で３時間、酸化膜形成装置に入れておく。元の半導体層の屈折率は２．９〜３．５であるが、酸化で得られたＡｌＯｙ層の屈折率は１．９と低い値になる。
【０１１７】
ｖ） 本参考例では、さらに低い反射率を得るため、チップ状態で、元のＡｌＡｓ層１６のうち周辺部分に生じたＡｌＯｙ層のみを、ふっ酸若しくは弗化アンモニウム溶液、または２倍〜１０倍に希釈したふっ酸で選択的にエッチングして除去する。
【０１１８】
このように、この発光ダイオードは、ＡｌＡｓ層１６を酸化した後、周辺部分に生じたＡｌＯｙ層を除去する点以外は、第１実施形態の半導体発光装置と同様の製造工程で製作される。
【０１１９】
ＡｌＯｙが除去されて生じた空間領域１７の屈折率は、その領域が真空であってもその領域に空気や窒素等の不活性ガスが存在していても、殆ど１である。したがって、活性層６の裏側のチップ周辺領域で全反射に近い状態が得られ、実質的に１００％に近い反射率が得られた。
【０１２０】
実際に、本参考例では、発光波長５７０ｎｍにおけるチップ光度を、通常の３５ｍｃｄから６０ｍｃｄに向上させることができた。また、第１の光反射層の主反射部分が空間領域１７であり、そこを材料で満たす必要がないため、成長条件が変わって成長速度が変動しても裏面側の光反射率は変わらない。そのため、反射率や反射スペクトルの変動が少なくなり、光度の均一性が向上し、歩留も改善された。
【０１２１】
（第４実施形態）
図９は第４実施形態の半導体発光ダイオードの断面構造を示している。この実施形態は、第１の光反射層と活性層との間に第２の光反射層が設けられている点に特徴がある。
【０１２２】
この発光ダイオードは、ｎ型ＧａＡｓ基板１の上に、ｎ型ＧａＡｓバッファ層（例えば厚さ０．５μｍ、不純物濃度５×１０１７ｃｍ−３）２と、第１の光反射層として層方向に連なるように設けられた副反射部分としてのｎ型ＡｌＡｓ電導層３および主反射部分としてのＡｌＯｙ酸化層１３とを備えている。副反射部分としてのｎ型ＡｌＡｓ電導層３はチップの中央領域に配置され、主反射部分としてのＡｌＯｙ酸化層１３はその周りを取り巻くようにチップの周辺領域に配置されている。この発光ダイオードは、その上に、第２の光反射層としてのｎ型ＡｌＩｎＰ／（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ光反射層４を備えている。この光反射層４は、分布帰還形光反射層として、低屈折材料層としてのＡｌＩｎＰ層と高低屈折材料層としての（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ層とを交互にペアとして複数積層して構成されている。この発光ダイオードは、第１実施形態の半導体発光素子と同様に、さらにその上に（ＡｌｘＧａ１−ｘ）０．５１Ｉｎ０．４９Ｐ下部クラッド層（０≦ｘ≦１、例えばｘ＝１．０、厚さ１．０μｍ、不純物濃度５×１０１７ｃｍ−３）５と、ｐ型（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ活性層（０≦ｘ≦１、例えばｘ＝０．４２、厚さ０．６μｍ、不純物濃度１×１０１７ｃｍ−３）６と、ｐ型（ＡｌｘＧａ１−ｘ）０．５１Ｉｎ０．４９Ｐ上部クラッド層（０≦ｘ≦１、例えばｘ＝１．０、厚さ１．０μｍ、不純物濃度５×１０１７ｃｍ−３）７と、ｐ型（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ中間層（ｘ＝０．２、ｖ＝０．４、厚さ０．１５μｍ、不純物濃度１×１０１８ｃｍ−３）８とをこの順に備えている。この発光ダイオードは、さらにその上にｐ型（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ電流拡散層（ｘ＝０．０５、ｖ＝０．０５、トータル厚さ８．５μｍ、不純物濃度５×１０１８ｃｍ−３）１０を備え、この電流拡散層中に形成された、通電電流を妨げるためのｎ型ＧａＰ電流阻止層（厚さ０．３μｍ、不純物濃度１×１０１８ｃｍ−３）９を備えている。１１はｎ側電極、１２はｐ側電極である。
【０１２３】
この発光ダイオードは次のようにして作製される。
【０１２４】
ｉ） ｎ型ＧａＡｓ基板１上の全域に、ｎ型ＧａＡｓバッファ層（例えば厚さ０．５μｍ、不純物濃度５×１０１７ｃｍ−３）２と、ｎ型ＡｌＡｓ電導層３と、ｎ型ＡｌＩｎＰ／（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ光反射層４と、（ＡｌｘＧａ１−ｘ）０．５１Ｉｎ０．４９Ｐ下部クラッド層（０≦ｘ≦１、例えばｘ＝１．０、厚さ１．０μｍ、不純物濃度５×１０１７ｃｍ−３）５と、発光層としてのｐ型（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ活性層（０≦ｘ≦１、例えばｘ＝０．４２、厚さ０．６μｍ、不純物濃度１×１０１７ｃｍ−３）６と、ｐ型（ＡｌｘＧａ１−ｘ）０．５１Ｉｎ０．４９Ｐ上部クラッド層（０≦ｘ≦１、例えばｘ＝１．０、厚さ１．０μｍ、不純物濃度５×１０１７ｃｍ−３）７と、ｐ型（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ中間層（ｘ＝０．２、ｖ＝０．４、厚さ０．１５μｍ、不純物濃度１×１０１８ｃｍ−３）８とをこの順に堆積する。
【０１２５】
既述のように、ｎ型ＡｌＩｎＰ／（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ光反射層４は、分布帰還形光反射層として、ＡｌＩｎＰ層と（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ層とを交互に積層して構成されている。ｎ型ＡｌＡｓ電導層３、ｎ型ＡｌＩｎＰ／（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ光反射層４は、原則として発光波長λの４分の１になるように、それぞれ層厚を設定している。ただし、後述する工程でＡｌＡｓ電導層３が酸化されて屈折率が下がることを想定して、ｎ型ＡｌＩｎＰ／（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ光反射層４のうちＡｌＡｓ電導層３に最も近い層のみ、層厚が発光波長λの２分の１になるように設定されている。
【０１２６】
ii） 次に、ｐ型（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ中間層８上にｐ型（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ電流拡散層（ｘ＝０．０５、ｖ＝０．０５、厚さ１．５μｍ、不純物濃度５×１０１８ｃｍ−３）１０を成長し、その上にｎ型ＧａＰ電流阻止層（厚さ０．３μｍ、不純物濃度１×１０１８ｃｍ−３）９を成長する。その後、ｎ型ＧａＰ電流阻止層９をフォトリソグラフィによる選択エッチングによってＭ＝１００μｍ角〜１５０μｍ角にパターン加工して、その周囲に通電電流のための電流経路を作る。その後、ｐ型（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ電流拡散層（ｘ＝０．０５、ｖ＝０．０５、厚さ７μｍ、不純物濃度５×１０１８ｃｍ−３）１０を再成長する。
【０１２７】
iii） 次に、ｐ側に電極となる金属層を設け、フォトリソグラフィによる選択エッチングによって電流阻止層９の位置に合わせて電極１２をＭ＝１００μｍ角〜１５０μｍ角にパターン加工する。その後、基板１の裏面側から厚さ１２０μｍ程度に薄く研磨し、ｎ側にも電極１１を形成する。その後、第１実施形態の場合と同様にして、ウェハをＬ＝２８０μｍ角の大きさのチップに分割する。
【０１２８】
iv） この後、チップ端面を大気に露出させてから、第１実施形態の場合と同様にして、ＡｌＡｓ層３を端面から酸化して、元のＡｌＡｓ層３のうち周辺部分をＡｌＯｙ層１３に変化させる。このＡｌＯｙ層の層方向寸法（酸化の深さ）Ｎは、この酸化の温度と時間によって決まる。この層方向寸法Ｎは、第１実施形態と同様に、チップサイズをＬ、電流阻止層又は電極の１辺の長さをＭとして、
Ｎ≦（Ｌ−Ｍ）／２
が望ましい。本実施形態では、第１実施形態と同様に、ＡｌＯｙ層１３の層方向寸法Ｎが８０μｍになるように、４００℃で３時間、酸化膜形成装置に入れておく。
【０１２９】
このようにして、この発光ダイオードは、主反射部分としてのＡｌＯｙ層１３を含む第１の光反射層を形成した後、その上に第２の光反射層としてｎ型ＡｌＩｎＰ／（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ光反射層４を形成する点以外は、第１実施形態の半導体発光装置と同様の製造工程で製作される。
【０１３０】
元のＡｌＡｓ層３の屈折率は３．１であるが、酸化で得られたＡｌＯｙ層１３の屈折率は１．９と低い値になる。従来例では光反射層の反射率５０％程度であるが、本実施形態では、チップ周辺領域で光反射層の反射率を９９％以上に改善できた。
【０１３１】
また、このようにＡｌＡｓ層３を端面から酸化して、元のＡｌＡｓ層３のうち周辺部分をＡｌＯｙ層１３に変化させた場合、ＡｌＯｙ層を安定かつ容易に形成でき、量産性に優れる。しかも、ＡｌＡｓ層３のうちＡｌＯｙ層に変化されない残りの部分の形状と電流阻止層９の形状とを一致させるので、ＡｌＯｙ層１３に対応するチップ周辺領域に通電電流が多く流れる。したがって、活性層６の周辺部分６ａで光が多く発生する。活性層６の周辺部分６ａで発生した光９０は、チップ周辺領域で光反射層の反射率が改善されているので効率良く反射され、電極１２に遮られることなく、有効に外部に取り出される。
【０１３２】
また、第１の光反射層３，１３と第２の光反射層４とで光反射層が２重になっているので、活性層６から裏面（基板）側へ放射されて電極１２直下に回り込んだ光９０Ａであっても、有効に表面側へ反射して外部に取り出すことができる。
【０１３３】
実際に、本実施形態では、発光波長５７０ｎｍにおけるチップ光度を、通常の３５ｍｃｄから６０ｍｃｄに向上させることができた。また、反射スペクトルの半値幅が通常の光反射層の半値幅約２０ｎｍに比べ３倍以上大きくなった。そのため、量産時に光反射層４の層厚の変動があった場合でも、反射率や反射スペクトルの変動が少なくなり、光度の均一性が向上し、歩留も改善された。
【０１３４】
上述の各実施形態では、（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ系発光ダイオードについて説明してきたが、他の発光ダイオード，例えばＡｌＧａＡｓ系やＩｎＧａＡｓＰ系、ＩｎＧａＡｓ系やＧａＩｎＮ系の発光ダイオードについても同様の効果が得られる。また、ＡｌＯｙ層に変化させる材料はＡｌｘＧａ１−ｘＡｓ等に限ったものではなく、ＡｌｘＧａ１−ｘＰ、ＡｌｘＩｎ１−ｘＰ、ＡｌｘＩｎ１−ｘＡｓ等でも同様の効果が得られる
【０１３５】
また、上述の各実施形態の半導体発光素子では、略等しい格子定数をもつＧａＡｓ基板と（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ活性層とを備えたものについて説明してきたが、この発明は、他の材料を備えた場合でも適用できる。
【０１３６】
例えば、基板にサファイアを用い、活性層を（ＡｌｗＧａ１−ｗ）ｖＩｎ１−ｖＮとした場合、電導層に（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＮを用いれば良い。また、（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＮ／（ＡｌｚＧａ１−ｚ）ｖＩｎ１−ｖＮ半導体多層膜を用いることもできる。ただし、０＜ｗ＜ｚ＜ｘ≦１、０＜ｖ＜１である。ＡｌＧａＩｎＮ膜を酸化する条件は適宜変更すれば良い。これは基板のサファイアと活性層の（ＡｌｗＧａ１−ｗ）ｖＩｎ１−ｖＮとは格子定数は全く違うが、通常のチップの大きさの範囲では、基板の上に形成された結晶薄膜の性質は基板と格子整合している場合と略同じであるためである。
【０１３７】
更に、基板にＳｉやＧａＮを用いても良い。また、活性層にＡｌｘＧａ１−ｘＡｓ、（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＡｓ、（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＳｂ等を用いても同様の効果が得られることは言うまでもない。
【０１３８】
（第５実施形態）
上述のような高輝度の半導体発光素子をレンズと一体化すれば、高い光度のＬＥＤランプが得られる。
【０１３９】
図１４は本発明の半導体発光素子を用いた第５実施形態のＬＥＤランプ１１０を示している。
【０１４０】
このＬＥＤランプ１１０は、本発明が適用された半導体発光素子（チップ）１１４と、この半導体発光素子１１４を搭載した第１のリード１１３と、第１のリード１１３から離間して配置された第２のリード１１２とを備えている。半導体発光素子１１４の裏面（ｎ側電極１１）は第１のリード１１３先端に銀ペースト等の導電性接着剤を介して接合されている。半導体発光素子１１４のｐ側電極１２は金属ワイヤ１１６によって第２のリード１１２の先端に接続されている。そして、半導体発光素子１１４と、第１のリード１１３、第２のリード１１２のうち先端近傍の部分とが、エポキシ樹脂等からなる透明の樹脂１１５で封止されている。樹脂１１５の先端部は、半導体発光素子１１４から表面（ｐ側電極１２）側へ出た光を効率よく前方に放射させるように、半球状のレンズに加工されている。しかも、半導体発光素子１１４は従来の半導体発光素子に比して高い輝度を示す。したがって、このＬＥＤランプは高い光度を示すことができる。
【０１４１】
既述のように、半導体発光素子１１４は活性層と基板との間に光反射層を有しているので、チップの側面からの放射光が少ない。したがって、半導体発光素子１１４を搭載したリード１１３の先端は図のように反射板を設けた形状にされなくても、高い光度を実現できる。
【０１４２】
なお、活性層の材料が異なり、したがって、発光波長の異なる複数の半導体発光素子を１つのランプに一体に備えても良い。すなわち、第２のリード１１２を半導体発光素子の数の分だけ設ける。そのような複数の半導体発光素子を共通の第１のリード１１３の先端に並べて配置する。各半導体発光素子のｐ側電極１２をそれぞれ対応する第２のリード１１２にＡｕワイヤによって接続する。このようにした場合、発光波長の異なる複数の半導体発光素子を独立に通電できる。したがって、白色をはじめ、様々な色で発光する高輝度のＬＥＤランプを実現できる。
【０１４３】
また、より高い輝度を実現するために図１４に示したランプを複数集めて集合ランプとしても良い。このような集合ランプは屋外で用いられる信号機等に適している。特に、高い視認性が要求される船舶の舷灯やブイに用いることができる。
【０１４４】
また、上述の半導体発光素子をマトリクス状に一体に配置して、ＬＥＤ表示装置としての表示盤１２０を構成しても良い。このようにした場合、屋外でも視認性の良い表示盤を実現することができる。図１５は、そのような表示盤１２０の電気回路を示している。ここで、ＬＥＤ１１、ＬＥＤ１２、…、ＬＥＤ３３は本発明が適用された半導体発光素子を表している。各ＬＥＤ１１、ＬＥＤ１２、…、ＬＥＤ３３には、それぞれ対応するＬＥＤの静電破壊を防ぐための保護ダイオードＺ１１、Ｚ１２、…、Ｚ３３が並列に接続されている。また、ＴＲ１・・・ＴＲ６はＬＥＤ駆動用のトランジスタである。
【０１４５】
この例では、ＬＥＤと保護ダイオードとは１つのＬＥＤランプとしてそれぞれ一体に構成されている。なお、ＬＥＤは一つに限定されることはなく、複数のＬＥＤであっても良い。その場合、複数のＬＥＤおよび保護ダイオードはすべて並列に接続される。さらに、複数のＬＥＤは発光波長が同じであっても良く、そうすることにより輝度を更に高くすることができる。
【０１４６】
この表示盤１２０は次のように動作する。例えば、ＬＥＤ２２を点灯させたいときは、そのＬＥＤ２２に対して行方向につながるトランジスタＴＲ２と列方向につながるトランジスタＴＲ５とをＯＮすれば良い。このとき、保護ダイオードが単方向のダイオードであると、図のような経路Ａ１を辿って電流が流れて、ＬＥＤ１１、１２、２１も誤点灯することが有る。このため、保護ダイオードとしては双方向性のもの、つまり電圧の向きによらず順電圧が所定の値を超えないと電流が流れないものが望ましい。
【０１４７】
点灯させるＬＥＤは任意に選ぶことができる。点灯させるＬＥＤは一つに限らず複数であっても良い。
【０１４８】
【発明の効果】
以上より明らかなように、この発明の半導体発光素子によれば、光反射層のペア数が少なくても反射率が高く、活性層から放出された光を有効に外部に取り出すことができる。
【０１４９】
また、この発明の半導体発光素子の製造方法によれば、そのような半導体発光素子を量産性良く作製できる。
【０１５０】
また、この発明のＬＥＤランプ、ＬＥＤ表示装置は高い輝度を示すことができる。
【図面の簡単な説明】
【図１】 本発明の第１の原理を説明する図である。
【図２】 上記第１の原理による光反射層の反射スペクトルを示す図である。
【図３】 本発明の第２の原理を説明する図である。
【図４】 上記第２の原理による光反射層の反射スペクトルを示す図である。
【図５】 本発明による光反射層の反射率のペア数依存性を示す図である。
【図６】 本発明の第１実施形態の発光ダイオードの構成を示す断面図である。
【図７】 本発明の第２実施形態の発光ダイオードの構成を示す断面図である。
【図８】 参考例の発光ダイオードの構成を示す断面図である。
【図９】 本発明の第４実施形態の発光ダイオードの構成を示す断面図である。
【図１０】 比較例の発光ダイオードを示す断面図である。
【図１１】 従来例の発光ダイオードの構成を示す断面図である。
【図１２】 別の従来例の発光ダイオードの構成を示す断面図である。
【図１３】 従来例の発光ダイオードにおける光反射層の反射率のペア数依存性を示す図である。
【図１４】 本発明の半導体発光素子を用いて構成されたＬＥＤランプを示す図である。
【図１５】 本発明の半導体発光素子を用いて構成された表示盤を示す図である。
【符号の説明】
１ ｎ型ＧａＡｓ基板
２ ｎ型ＧａＡｓバッファ層
３ ｎ型ＡｌＡＳ電導層
４ ｎ型ＡｌＩｎＰ／（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ光反射層
５ ｎ型ＡｌＩｎＰクラッド層
６ ｐ型（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ活性層
７ ｐ型ＡｌＩｎＰクラッド層
８ ｐ型（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ中間層
９ ｐ型ＧａＰ電流阻止層
１０ ｐ型（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ電流拡散層
１１ ｎ型電極
１２ ｐ型電極
１３ ＡｌＯｙ酸化層
１４ ＡｌＯｙ／ ＡｌｘＧａ１−ｘＡｓ酸化光反射層
１５ ｎ型ＡｌＡｓ／ＡｌｘＧａ１−ｘＡｓ電導型光反射層
１６ ｎ型ＡｌＡｓ電導層
１７ 空間領域
Claims (11)
- 半導体基板上に所定の波長の光を発生する半導体からなる活性層を含む複数の層が積層されてなる半導体発光素子において、
上記半導体基板と活性層との間に、Ａｌを含む半導体層からなる副反射部分と、Ａｌを含む誘電体からなり、上記副反射部分よりも上記活性層からの光に対する反射率が高い主反射部分とを、層方向に連なって有する第１の光反射層を備え、
上記半導体基板は第１導電型であり、
上記活性層の上に第２導電型の電流拡散層が設けられ、
上記電流拡散層の内部の所定領域に設けられた第１導電型の電流阻止層と、
上記電流拡散層の上部表面で上記電流阻止層に対応する領域に設けられた電極層とを備え、
上記第１の光反射層の副反射部分は上記電流阻止層に対応する領域に配置され、
上記第１の光反射層の主反射部分は上記電流阻止層の周りに対応する領域に配置されていることを特徴とする半導体発光素子。 - 請求項１記載の半導体発光素子において、
上記第１の光反射層と活性層との間に、上記活性層からの光を反射するように、低屈折率材料層と高屈折率材料層とのペアを複数積層してなる第２の光反射層を備えたことを特徴とする半導体発光素子。 - 請求項１に記載の半導体発光素子において、
上記第１の光反射層の副反射部分はＡｌｘＧａ１−ｘＡｓ、（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ、（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＮ、（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＡｓ、（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＳｂ（ただし、０＜ｘ≦１、０＜ｖ＜１である。）のうちいずれか一種類の半導体からなり、
上記第１の光反射層の主反射部分はＡｌＯｙ（ただし、ｙは正の実数である。）からなることを特徴とする半導体発光素子。 - 請求項１に記載の半導体発光素子において、
上記第１の光反射層の副反射部分はＡｌｘＧａ１−ｘＡｓ層とＡｌｚＧａ１−ｚＡｓ層とを交互に積層した多層膜、（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ層と（ＡｌｚＧａ１−ｚ）ｖＩｎ１−ｖＰ層とを交互に積層した多層膜、（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＮ層と（ＡｌｚＧａ１−ｚ）ｖＩｎ１−ｖＮ層とを交互に積層した多層膜、（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＡｓ層と（ＡｌｚＧａ１−ｚ）ｖＩｎ１−ｖＡｓ層とを交互に積層した多層膜、（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＳｂ層と（ＡｌｚＧａ１−ｚ）ｖＩｎ１−ｖＳｂ層とを交互に積層した多層膜（ただし、０＜ｘ＜ｚ≦１、０＜ｖ＜１である。）のうちいずれか一組の多層膜からなり、
上記第１の光反射層の主反射部分は、上記副反射部分をなす上記多層膜に対応したＡｌｘＧａ１−ｘＡｓ、（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＰ、（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＮ、（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＡｓ、（ＡｌｘＧａ１−ｘ）ｖＩｎ１−ｖＳｂ（ただし、０＜ｘ≦１、０＜ｖ＜１である。）のうちいずれか一種類の半導体とＡｌＯｙ層（ただし、ｙは正の実数である。）とを交互に積層したものからなることを特徴とする半導体発光素子。 - 請求項１に記載の半導体発光素子を作製する半導体発光素子の製造方法において、
上記半導体基板と活性層との間に、上記複数の層のうちの他の層よりもＡｌの割合が多いＡｌリッチ層を設ける工程と、
上記複数の層を積層したウェハをチップ単位に分割し、上記Ａｌリッチ層の側面を露出させる工程と、
上記露出した側面から上記Ａｌリッチ層に含まれたＡｌを酸化させて、そのＡｌリッチ層の周辺部分をＡｌＯｙ層に変化させて、得られたＡｌＯｙ層を上記主反射部分とする一方、上記Ａｌリッチ層のうちの残りの部分を上記副反射部分とする工程と、
を有することを特徴とする半導体発光素子の製造方法。 - 請求項５に記載の半導体発光素子の製造方法において、
上記Ａｌリッチ層に含まれたＡｌを酸化させる工程を、上記Ａｌリッチ層の側面が露出したチップを水蒸気中に放置して行うことを特徴とする半導体発光素子の製造方法。 - 請求項６に記載の半導体発光素子の製造方法において、
上記水蒸気を、沸騰水中を通した不活性ガスにより上記Ａｌリッチ層の側面に導入することを特徴とする半導体発光素子の製造方法。 - 請求項６に記載の半導体発光素子の製造方法において、
上記Ａｌリッチ層に含まれたＡｌを酸化させる工程を、３００℃乃至４００℃の温度の雰囲気中で行うことを特徴とする半導体発光素子の製造方法。 - 請求項１に記載の半導体発光素子を備えたことを特徴とするＬＥＤランプ。
- 請求項９に記載のＬＥＤランプにおいて、
上記半導体発光素子として互いに波長が異なる複数の半導体発光素子を一体に備え、これらの半導体発光素子が独立に通電されるように接続されていることを特徴とするＬＥＤランプ。 - 請求項１０に記載のＬＥＤランプがマトリックス状に配置されていることを特徴とするＬＥＤ表示装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002234781A JP4054631B2 (ja) | 2001-09-13 | 2002-08-12 | 半導体発光素子およびその製造方法、ｌｅｄランプ並びにｌｅｄ表示装置 |
| US10/241,728 US6794688B2 (en) | 2001-09-13 | 2002-09-12 | Semiconductor light-emitting device and manufacturing method therefor, and LED lamp and LED display |
| TW91121009A TW575899B (en) | 2001-09-13 | 2002-09-13 | Semiconductor light-emitting device and manufacturing method therefor, and LED lamp and LED display |
| US10/919,270 US7285436B2 (en) | 2001-09-13 | 2004-08-17 | Method of manufacturing a semiconductor light-emitting device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001278104 | 2001-09-13 | ||
| JP2001-278104 | 2001-09-13 | ||
| JP2002234781A JP4054631B2 (ja) | 2001-09-13 | 2002-08-12 | 半導体発光素子およびその製造方法、ｌｅｄランプ並びにｌｅｄ表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003163368A JP2003163368A (ja) | 2003-06-06 |
| JP4054631B2 true JP4054631B2 (ja) | 2008-02-27 |
Family
ID=26622151
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002234781A Expired - Lifetime JP4054631B2 (ja) | 2001-09-13 | 2002-08-12 | 半導体発光素子およびその製造方法、ｌｅｄランプ並びにｌｅｄ表示装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6794688B2 (ja) |
| JP (1) | JP4054631B2 (ja) |
| TW (1) | TW575899B (ja) |
Families Citing this family (41)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3547344B2 (ja) * | 1999-08-24 | 2004-07-28 | シャープ株式会社 | 半導体発光素子 |
| SG176316A1 (en) | 2001-12-05 | 2011-12-29 | Semiconductor Energy Lab | Organic semiconductor element |
| KR20050044865A (ko) | 2002-05-08 | 2005-05-13 | 포세온 테크날러지 인코퍼레이티드 | 고효율 고체상태 광원과 이용 및 제조 방법 |
| EP1367659B1 (en) * | 2002-05-21 | 2012-09-05 | Semiconductor Energy Laboratory Co., Ltd. | Organic field effect transistor |
| US7511421B2 (en) * | 2003-08-25 | 2009-03-31 | Semiconductor Energy Laboratory Co., Ltd. | Mixed metal and organic electrode for organic device |
| US7504049B2 (en) * | 2003-08-25 | 2009-03-17 | Semiconductor Energy Laboratory Co., Ltd. | Electrode device for organic device, electronic device having electrode device for organic device, and method of forming electrode device for organic device |
| US7250632B2 (en) * | 2004-04-06 | 2007-07-31 | E. I. Du Pont De Nemours And Company | Electronic devices having a layer overlying an edge of a different layer and a process for forming the same |
| JP4525536B2 (ja) * | 2004-11-22 | 2010-08-18 | セイコーエプソン株式会社 | Ｅｌ装置および電子機器 |
| JP2006237467A (ja) | 2005-02-28 | 2006-09-07 | Sanken Electric Co Ltd | 半導体発光素子及びその製造方法 |
| US7572655B2 (en) * | 2005-03-23 | 2009-08-11 | E. I. Du Pont De Nemours And Company | Electronic devices having a layer overlying an edge of a different layer and a process for forming the same |
| JP4655920B2 (ja) * | 2005-12-22 | 2011-03-23 | 日立電線株式会社 | 半導体発光素子 |
| JP4929924B2 (ja) | 2006-08-25 | 2012-05-09 | サンケン電気株式会社 | 半導体発光素子、その製造方法、及び複合半導体装置 |
| US20080157117A1 (en) * | 2006-12-28 | 2008-07-03 | Mcnutt Ty R | Insulated gate bipolar transistor with enhanced conductivity modulation |
| CN100438110C (zh) * | 2006-12-29 | 2008-11-26 | 北京太时芯光科技有限公司 | 一种具有电流输运增透窗口层结构的发光二极管 |
| TW200834969A (en) * | 2007-02-13 | 2008-08-16 | Epistar Corp | Light-emitting diode and method for manufacturing the same |
| TWI452716B (zh) * | 2007-06-08 | 2014-09-11 | Formosa Epitaxy Inc | Gallium nitride based light emitting diode and manufacturing method thereof |
| DE102007041896A1 (de) * | 2007-09-04 | 2009-03-05 | Osram Opto Semiconductors Gmbh | Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements |
| DE102008010296A1 (de) * | 2007-11-30 | 2009-06-04 | Osram Opto Semiconductors Gmbh | LED mit Stromaufweitungsschicht |
| US8373152B2 (en) * | 2008-03-27 | 2013-02-12 | Lg Innotek Co., Ltd. | Light-emitting element and a production method therefor |
| TWI473292B (zh) | 2008-12-15 | 2015-02-11 | Lextar Electronics Corp | 發光二極體晶片 |
| TWI416766B (zh) * | 2009-01-13 | 2013-11-21 | 具有高度發光效率之發光二極體 | |
| US20110058770A1 (en) * | 2009-09-10 | 2011-03-10 | E. I. Du Pont De Nemours And Company | Sub-surface engraving of oled substrates for improved optical outcoupling |
| CN101807650B (zh) * | 2010-03-19 | 2017-07-25 | 厦门市三安光电科技有限公司 | 具有分布布拉格反射层的氮化镓基高亮度发光二极管及其制作工艺 |
| JP2012124306A (ja) * | 2010-12-08 | 2012-06-28 | Toyoda Gosei Co Ltd | 半導体発光素子 |
| CN102097560B (zh) * | 2010-12-31 | 2012-11-14 | 厦门市三安光电科技有限公司 | 具有复合式双电流扩展层的氮化物发光二极管 |
| TWI497763B (zh) * | 2011-05-31 | 2015-08-21 | Epistar Corp | 水平式發光二極體元件及其製造方法 |
| JP6056154B2 (ja) * | 2011-07-21 | 2017-01-11 | 富士ゼロックス株式会社 | 発光素子、発光素子アレイ、光書込みヘッドおよび画像形成装置 |
| US9059362B2 (en) | 2011-08-30 | 2015-06-16 | Fuji Xerox Co., Ltd. | Light emitting element, light emitting element array, optical writing head, and image forming apparatus |
| US9117948B1 (en) * | 2012-02-02 | 2015-08-25 | The United States Of America As Represented By The Adminstrator Of National Aeronautics And Space Administration | Selenium interlayer for high-efficiency multijunction solar cell |
| US8858025B2 (en) * | 2012-03-07 | 2014-10-14 | Lg Innotek Co., Ltd. | Lighting device |
| JP6184770B2 (ja) * | 2012-06-27 | 2017-08-23 | エルジー イノテック カンパニー リミテッド | 照明装置 |
| KR101371832B1 (ko) * | 2012-09-25 | 2014-03-12 | 한국과학기술원 | 반도체를 이용한 광소자 |
| CN104037273A (zh) * | 2014-06-10 | 2014-09-10 | 北京太时芯光科技有限公司 | 一种提高发光二极管出光效率的方法 |
| US9611999B2 (en) * | 2014-07-21 | 2017-04-04 | GE Lighting Solutions, LLC | Reflecting apparatus including enhanced aluminum optical coatings |
| TW201607078A (zh) * | 2014-08-13 | 2016-02-16 | Tekcore Co Ltd | 一種發光二極體之透明導電層結構 |
| TWI686563B (zh) * | 2018-04-11 | 2020-03-01 | 台灣愛司帝科技股份有限公司 | 微型發光二極體顯示器及其製作方法 |
| TWI803556B (zh) * | 2018-12-28 | 2023-06-01 | 晶元光電股份有限公司 | 半導體疊層、半導體元件及其製造方法 |
| CN111403565B (zh) * | 2020-03-27 | 2021-08-27 | 安徽三安光电有限公司 | 发光二极管及其制作方法 |
| TWI775195B (zh) * | 2020-10-26 | 2022-08-21 | 錼創顯示科技股份有限公司 | 微型發光元件 |
| CN114038966B (zh) * | 2021-07-27 | 2023-04-25 | 重庆康佳光电技术研究院有限公司 | Led外延结构及其制造方法、led器件 |
| WO2023037631A1 (ja) | 2021-09-09 | 2023-03-16 | ソニーセミコンダクタソリューションズ株式会社 | 発光素子アレイ、発光装置、電子機器、及びフォトニック結晶構造体 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5406095A (en) * | 1992-08-27 | 1995-04-11 | Victor Company Of Japan, Ltd. | Light emitting diode array and production method of the light emitting diode |
| US5517039A (en) | 1994-11-14 | 1996-05-14 | Hewlett-Packard Company | Semiconductor devices fabricated with passivated high aluminum-content III-V material |
| US5917202A (en) * | 1995-12-21 | 1999-06-29 | Hewlett-Packard Company | Highly reflective contacts for light emitting semiconductor devices |
| US6046465A (en) * | 1998-04-17 | 2000-04-04 | Hewlett-Packard Company | Buried reflectors for light emitters in epitaxial material and method for producing same |
| JP4114236B2 (ja) * | 1998-07-08 | 2008-07-09 | 沖電気工業株式会社 | 半導体発光装置 |
| JP4048056B2 (ja) | 2002-01-15 | 2008-02-13 | シャープ株式会社 | 半導体発光素子及びその製造方法 |
-
2002
- 2002-08-12 JP JP2002234781A patent/JP4054631B2/ja not_active Expired - Lifetime
- 2002-09-12 US US10/241,728 patent/US6794688B2/en not_active Expired - Lifetime
- 2002-09-13 TW TW91121009A patent/TW575899B/zh not_active IP Right Cessation
-
2004
- 2004-08-17 US US10/919,270 patent/US7285436B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20050012456A1 (en) | 2005-01-20 |
| US7285436B2 (en) | 2007-10-23 |
| US6794688B2 (en) | 2004-09-21 |
| US20030048822A1 (en) | 2003-03-13 |
| JP2003163368A (ja) | 2003-06-06 |
| TW575899B (en) | 2004-02-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4054631B2 (ja) | 半導体発光素子およびその製造方法、ｌｅｄランプ並びにｌｅｄ表示装置 | |
| JP6722221B2 (ja) | 発光ダイオード | |
| KR100469312B1 (ko) | 반도체 발광소자와 그 제조방법 및 반도체 발광소자를 갖춘 반도체장치 | |
| EP3121857B1 (en) | Methof of manufacturing a diode having a vertical structure | |
| US7714343B2 (en) | Light emitting device | |
| US6838704B2 (en) | Light emitting diode and method of making the same | |
| US20090032830A1 (en) | Light emitting diode and manufacturing method thereof | |
| US20020145147A1 (en) | Light emitting diode and manufacturing method thereof | |
| US6552369B2 (en) | Light emitting diode and fabricating method thereof | |
| JP2006066518A (ja) | 半導体発光素子および半導体発光素子の製造方法 | |
| JP3087831B2 (ja) | 窒化物半導体素子 | |
| JPH0614564B2 (ja) | 半導体発光素子 | |
| JP2002289912A (ja) | 面型発光素子、面型発光素子アレー、およびその製造方法 | |
| JP2012089801A (ja) | 半導体発光素子およびその製造方法、および実装基板 | |
| JP2010226013A (ja) | 発光素子及びその製造方法 | |
| JP2000196139A (ja) | 半導体発光素子の製造方法 | |
| JP3847061B2 (ja) | 赤外通信用ｌｅｄ | |
| KR102059974B1 (ko) | 광전소자 | |
| JP2001284644A (ja) | 発光素子および発光素子パッケージ | |
| CN114497300A (zh) | 发光二极管和发光装置 | |
| JP2005005558A (ja) | 半導体発光素子及び半導体発光素子用エピタキシャルウェハ | |
| JP2011176269A (ja) | 発光ダイオード、発光ダイオードランプ及び照明装置 | |
| JP2008034888A (ja) | 半導体発光素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050525 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070612 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070810 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070904 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071105 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071204 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071210 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4054631 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111214 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111214 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121214 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121214 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |