KR20130113268A - 발광효율이 우수한 발광소자 어레이 - Google Patents

발광효율이 우수한 발광소자 어레이 Download PDF

Info

Publication number
KR20130113268A
KR20130113268A KR1020120035712A KR20120035712A KR20130113268A KR 20130113268 A KR20130113268 A KR 20130113268A KR 1020120035712 A KR1020120035712 A KR 1020120035712A KR 20120035712 A KR20120035712 A KR 20120035712A KR 20130113268 A KR20130113268 A KR 20130113268A
Authority
KR
South Korea
Prior art keywords
light emitting
electrode
substrate
layer
semiconductor
Prior art date
Application number
KR1020120035712A
Other languages
English (en)
Inventor
김동우
극 김
송정섭
김두성
Original Assignee
일진엘이디(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 일진엘이디(주) filed Critical 일진엘이디(주)
Priority to KR1020120035712A priority Critical patent/KR20130113268A/ko
Publication of KR20130113268A publication Critical patent/KR20130113268A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

전류 분산 효과 및 발광효율이 우수한 발광소자 어레이에 대하여 개시한다.
본 발명에 따른 발광소자 어레이는 기판; 상기 기판 상에 서로 이격 형성되며, 위로부터 제1반도체층, 활성층 및 제2반도체층을 포함하는 복수의 발광셀; 상기 기판 상에 형성되되, 일면이 상기 복수의 발광셀 각각의 제2반도체층에 접촉하도록 형성되는 제1전극; 및 상기 복수의 발광셀의 제1반도체층 각각에 공통 연결되되, 절연층에 의해 상기 제1전극, 활성층 및 제2반도체층과 전기적으로 분리되도록 형성되는 제2전극;을 포함하는 것을 특징으로 한다.

Description

발광효율이 우수한 발광소자 어레이{LIGHT EMITTING DIODE ARRAY WITH EXCELLENT LIGHT EMTTING EFFICIENCY}
본 발명은 발광소자 어레이에 관한 것으로, 더욱 상세하게는 발광효율이 우수한 발광소자 어레이에 관한 것이다.
반도체 발광소자는 출력 및 효율이나 신뢰성 측면에서 광원으로서 유익한 장점을 가지므로, 조명장치 또는 표시장치의 백라이트를 대체할 수 있는 고출력, 고효율 광원으로서 적극적으로 연구 개발되고 있다.
반도체 발광소자는 통상 p형 반도체 및 n형 반도체와 함께 그 사이에 전자/정공 재결합에 의해 발광할 수 있는 활성층을 구비한다. 이러한 반도체 발광소자는 반도체층을 위한 전극의 위치에 따라 수평형 구조(lateral structure) 및 수직형 구조(vertical structure)로 구분될 수 있다.
통상적으로, 수평형 구조 및 수직형 구조는 반도체 발광소자에 사용되는 기판의 전기적 전도성 여부에 의해 결정된다.
예를 들어, 전기적 절연성을 갖는 기판이 사용되는 반도체 발광장치는 주로 수평형 구조로 구현된다. 이 경우에 n형 반도체층에 접속되는 n형 전극을 형성하기 위한 메사 에칭(mesa etching)이 요구된다. 즉, n형 반도체층의 일부 영역이 노출되도록 p형 반도체층 및 활성층을 부분적으로 제거하고, p측 및 n측 전극은 p형 반도체층 상면과 n형 반도체층의 노출된 상면에 각각 형성된다.
이러한 전극구조에서는, 메사 에칭에 의해 발광면적이 소실되고 전류흐름이 측방향으로 형성되므로, 전체 면적에서 균일한 전류분산을 도모하기 어려우며, 그에 따라 발광효율도 감소하게 된다.
이에 반하여, 전도성 기판을 사용하는 경우에는, 전도성 기판을 일측의 전극부분으로 사용함으로써 수직구조 반도체 발광장치를 제공할 수 있다. 상기 수직구조 반도체 발광장치는, 수평구조에 비해 소실되는 발광면적이 적으며, 비교적 균일한 전류흐름을 가져, 발광효율의 개선효과를 기대할 수 있다.
하지만, 고출력을 위해서 발광장치를 대면적으로 구현하는 경우에는, 핑거(finger)와 같은 전극구조를 제공하여 전체 발광면적에 걸쳐 균일한 전류 분산을 도모하는데, 이 경우에 핑거 등에 의하여 광추출이 제한되거나 그 전극에 의한 광흡수가 야기되어, 발광효율이 감소될 수 있다.
본 발명에 관련된 선행문헌으로는 대한민국 공개특허공보 제10-0665302호(2007.01.04. 공고)가 있으며, 상기 문헌에는 다수의 발광셀이 어레이된 플립칩형 발광소자가 개시되어 있다.
본 발명의 목적은 복수개의 발광셀이 어레이된 구조에 있어서, 우수한 전류 분산 효과를 나타내면서도 최대 발광면적을 확보하여 발광효율을 향상시킬 수 있으며, 고출력에 유리한 형태의 발광소자 어레이를 제공하는 것이다.
상기 목적을 달성하기 위한 본 발명의 실시예에 따른 발광소자 어레이는 기판; 상기 기판 상에 서로 이격 형성되며, 위로부터 제1반도체층, 활성층 및 제2반도체층을 포함하는 복수의 발광셀; 상기 기판 상에 형성되되, 일면이 상기 복수의 발광셀 각각의 제2반도체층에 접촉하도록 형성되는 제1전극; 및 상기 복수의 발광셀의 제1반도체층 각각에 공통 연결되되, 절연층에 의해 상기 제1전극, 활성층 및 제2반도체층과 전기적으로 분리되도록 형성되는 제2전극;을 포함하는 것을 특징으로 한다.
본 발명에 따른 발광소자 어레이는 복수의 발광셀이 병렬로 연결된 어레이 형태로 이루어져, 대면적 발광장치 전체적으로 우수한 전류 분산 및 고출력이 가능하다.
특히, 본 발명에 따른 발광소자 어레이는 발광셀과 발광셀을 공통으로 연결하면서 각 발광셀에 전자와 전원을 공급하는 전극이 각 발광셀의 하부에 형성됨으로써, 유효 발광 면적을 최대한 넓힐 수 있으며, 이에 따라 발광 효율을 향상시킬 수 있다.
도 1은 본 발명의 실시예에 따른 발광소자 어레이를 개략적으로 도시한 단면도이다.
도 2는 본 발명의 다른 실시예에 따른 발광소자 어레이를 개략적으로 도시한 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다.
이하 첨부된 도면을 참조하여 본 발명의 실시예들에 따른 발광효율이 우수한 발광소자 어레이에 관하여 설명하기로 한다.
도 1은 본 발명의 실시예에 따른 발광소자 어레이를 개략적으로 도시한 단면도이다.
도 1을 참조하면, 도시된 발광소자 어레이는 기판(110), 절연층(120), 복수의 발광셀(130), 제1전극(140) 및 제2전극(150)을 포함한다.
우선, 전체적인 어레이 형상을 보면, 기판(110) 상에 절연층(120)이 형성되고, 절연층(120) 상에 복수의 발광셀(130)이 서로 일정 간격 이격되어 형성된다. 그리고, 복수의 발광셀(130)이 제1전극(140)과 제2전극(150)에 의해 서로 병렬로 연결된다.
각각의 발광셀(130)은 제1반도체층(131), 제2반도체층(135) 및 제1반도체층(131)과 제2반도체층(135) 사이에 개재된 활성층(133)을 포함한다.
제1 및 제2 반도체층(131, 135)은 각각 n형 및 p형, 또는 p형 및 n형일 수 있다. 제1 및 제2 반도체층(131, 135) 각각은, 예를 들어, GaN계반도체, ZnO계반도체, GaAs계반도체, GaP계반도체 및 GaAsP계반도체 등의 무기반도체로 형성될 수 있다. 이외에도, 제1 및 제2 반도체층(131, 135) 각각은 Ⅲ-V족 반도체, II-VI족 반도체 및 Si로 구성된 군으로부터 적절히 선택되어 형성될 수 있다.
제1 및 제2 반도체층(131, 135) 각각은 단일층으로 형성되거나 다층으로 형성될 수 있으며, 분자선 에피택시(Molecular beam epitaxy; MBE) 방법을 이용하여 형성될 수 있다.
활성층(133)은 발광을 활성화시키는 층으로서, 제1 및 제2 반도체층(131, 135)의 에너지 밴드 갭(energy band gap)보다 적은 에너지 밴드 갭을 갖는 물질로 형성될 수 있다. 예를 들어, 제1 및 제2반도체층(131, 135)이 GaN계 화합물 반도체인 경우, 활성층(133)은 GaN의 에너지 밴드 갭보다 적은 에너지 밴드 갭을 갖는 InAlGaN계 화합물 반도체, 즉, InxAlyGa(1-x-y)N(0≤x≤1, 0≤y≤1, 0≤x+y≤1)을 이용하여 형성될 수 있다.
활성층(133)은 제1반도체층(131)과 제2반도체층(135) 사이에서 단일양자우물(Single-Quantum-Well; SQW)구조 또는 복수의 양자우물층과 양자장벽층이 교대로 적층된 다중양자우물(Multi-Quantum-Well; MQW)구조로 형성될 수 있다.
이때, 활성층(133)의 특성상, 불순물은 도핑되지 않는 것이 바람직하며, 구성물질의 조성비를 조절하여 발광하는 빛의 파장을 조절할 수도 있다. 따라서, 발광소자는 활성층(133)의 특성에 따라 적외선, 가시광선, 및 자외선 중 어느 하나의 빛을 발광할 수 있다.
이러한 발광셀(130)은 반도체의 p-n 접합구조를 이용하여 주입된 소수캐리어(전자 또는 양공)를 만들어내고, 이들의 재결합(re-combination)에 의하여 발광되는 현상을 이용한다.
본 발명에서 발광셀(130)은 일부 영역에서 제2반도체층(135) 및 활성층(133)을 관통하여 제1반도체층(131)의 일부 영역을 노출시키는 콘택홀(137)을 포함한다. 즉, 발광셀(130)은 제2반도체층(135) 및 활성층(133)의 일부 영역이 식각되어 제1반도체층(131)이 하부 방향으로 노출된다.
콘택홀(137)의 단면은 원으로 도시하였으나, 이에 한정되는 것은 아니며 삼각형, 사각형 등의 다각형 형태 등으로 다양하게 변형될 수 있다.
이러한 발광셀(130)과 콘택홀(137)은, 사파이어(sapphire) 등의 반도체 성장용 기판(미도시) 상에 제1반도체층(131), 활성층(133) 및 제2반도체층(135)의 적층막을 형성한 후 통상의 포토리소그래피(photo-lithography) 공정으로 적층막이 패터닝되어 형성될 수 있으며, 이는 통상의 공지된 방법을 이용할 수 있으므로 자세한 설명은 생략하기로 한다. 콘택홀(137)을 포함한 발광셀(130)이 기판(110)과 접합된 후에는 반도체 성장용 기판은 제거된다.
상기에서, 기판(110)은 금속 기판이거나 반도체 기판일 수 있다. 기판(110)이 금속 기판인 경우, 금(Au), 니켈(Ni), 구리(Cu) 및 텅스텐(W) 등의 금속 재질을 하나 이상 포함하여 형성될 수 있다. 또한, 기판(110)이 반도체 기판인 경우, 규소(Si), 게르마늄(Ge) 및 갈륨비소(GaAs) 중 어느 하나를 포함하여 형성될 수 있다. 기판(110)은 도금(plating)법으로 형성되거나 별도로 마련된 후 도전성 접착제를 이용하여 절연층(120)에 접합되어 형성될 수 있다.
절연층(120)은 기판(110) 상에 형성된 제1절연층(121)과 제1절연층(121) 상에 형성되어 콘택홀(137)을 채우는 제2절연층(123)을 포함한다. 절연층(120)은 실리콘 산화물, 실리콘 질화물, 또는 실리콘 산화질화물 등으로 형성될 수 있으며, PECVD(Plasma Enhanced Chemical Vapor Deposition) 방법, 스퍼터링(Sputtering) 방법, MOCVD(Organic Metal Chemical Vapor Deposition) 방법 또는 전자빔 증착(e-beam evaporation) 방법 등으로 형성될 수 있다.
제2절연층(123)은 콘택홀(137)에 대응되는 영역이 돌출되어 콘택홀(137)의 저면과 맞닿고, 제2콘택패드(170)가 형성될 영역이 노출될 수 있도록 패터닝되어 형성될 수 있다.
제1절연층(121) 및 제2 절연층(123)은 이종 또는 동종의 물질로 형성될 수 있으며, 제2 절연층(123)에 대하여는 제2전극(150)을 설명한 후 추가로 설명하기로 한다.
절연층(120) 상에는, 일면이 복수의 발광셀(130) 각각의 제2반도체층(135)과 접촉하는 제1전극(140)이 형성된다. 즉, 제1전극(140)의 일면은 절연층(120)과 접촉하고, 타면은 제2반도체층(135)과 접촉한다.
제1전극(140)은 금(Au), 은(Ag), 구리(Cu), 크롬(Cr), 티타늄(Ti), 텅스텐(W), 니켈(Ni), 규소(Si), 알루미늄(Al), 몰리브덴(Mo) 등의 금속, 이들 금속 중 하나 이상을 포함하는 합금 또는 금속 산화물 등 전기적 연결이 가능한 도전성 재질을 포함하여 형성될 수 있으며, 도전성을 갖는 재질이면 특별히 이에 한정되지는 않는다. 제1전극(140)은 활성층(133)으로부터 발생한 빛을 반사시키는 재질로 형성되는 것이 바람직하며, 일례로, 은(Ag), 알루미늄(Al) 및 백금(Pt) 등의 재질을 하나 이상 포함할 수 있다. 이 경우, 제1전극(140)으로부터 반사된 빛은 제1반도체층(131)의 일면인 발광면으로 향하게 되고, 그 결과 발광소자의 발광효율이 증가될 수 있다.
제1전극(140)은 절연층(120) 상에 도전성 물질이 PVD 방법 또는 MOCVD 방법 등을 사용하여 증착되어 도전성막(미도시)이 형성된 후, 이 도전성막이 포토리소그래피 공정으로 발광셀(130)에 대응되는 영역을 제공할 수 있도록 패터닝되어 형성될 수 있다.
절연층(120)의 내부에는, 복수의 발광셀(130)의 제1반도체층(131) 각각에 공통으로 연결되는 제2전극(150)이 형성된다. 이때, 제1전극(140) 및 제2전극(150)은 n측 및 p측, 또는 p측 및 n측 전극으로 형성된다.
구체적으로, 제2전극(150)은 제1절연층(121)의 상면에 형성된 수평부 및 수평부의 일 영역들로부터 수평부에 대해 수직한 방향으로 연장된 복수의 수직부를 포함한다. 이때, 수직부는 수평부의 일 영역들로부터 연장되어 콘택홀(137)을 통해 복수의 발광셀(130)의 제1반도체층(131) 각각에 전기적으로 접촉된다.
이러한 제2전극(150)은 제1전극(140) 형성 물질과 동일한 물질로 형성될 수 있으며, 은(Ag), 알루미늄(Al) 및 백금(Pt) 등의 재질을 하나 이상 포함하여 제2전극(150)으로부터 반사된 빛의 양을 증가시켜 발광소자의 발광효율을 증가시킬 수 있다.
이로써, 기판(110) 상에 형성된 복수의 발광셀(130)이 제1전극(140)과 제2전극(150)에 의해 서로 병렬로 연결되어 배열된다. 복수의 발광셀(130)의 제1반도체층(131) 각각에 공통으로 연결된 제2전극(150)은 외부전원(미도시)과 전기적으로 연결된다. 이러한 발광소자 어레이에 있어서, 복수의 발광셀(130)은 전체적으로 서로 병렬로 연결된 구조를 갖는다.
이러한 제2전극(150)은 수평부와 수직부의 분리 공정을 통해 형성될 수 있다. 우선, 제1절연층(121) 상면에 PVD 방법 또는 MOCVD 방법 등으로 도전성 물질이 증착되어 도전성막(미도시)이 형성된 후, 이 도전성막이 패터닝되어 제2전극용 수평부가 형성될 수 있다. 이후, 제2전극용 수평부 상에 CVD 방법 등으로 절연막이 형성된 후 패터닝되어, 제2전극용 수평부를 덮되, 발광셀(130)의 콘택홀(137)에 대응될 영역에 돌출부를 갖고, 제2콘택패드(170)가 형성될 영역의 제2전극용 수평부를 노출시키는 제2절연층(123)이 형성될 수 있다. 이어서, 제2전극용 수평부 중 발광셀(130) 내 콘택홀(137) 영역의 일부에 대응될 제2절연층(1230)을 관통하는 콘택홀(미도시)이 형성된 후, 이 콘택홀을 채우는 복수의 제2전극용 수직부가 형성된다. 여기서, 제2전극용 수평부, 제2절연층(123) 및 제2전극용 수직부 형성용 콘택홀 형성을 위한 패터닝은 통상의 공지된 포토리소그래피 공정으로 실시될 수 있다. 또한, 제2전극용 수직부는 콘택홀을 채우도록 PVD 방법 또는 MOCVD 방법 등으로 도전성 물질이 증착되어 도전성막(미도시)이 형성된 후 이 도전성막이 CMP(chemical mechanical polishing) 및 에치백(etchback)되어 형성될 수 있다. 제2전극(150) 형성 방법은 이에 한정되지 않으며, 통상의 반도체 공정(식각, 증착, 포토리소그래피) 등을 이용하여 다양하게 변형될 수 있다.
상기한 바와 같이, 발광셀(130)과 발광셀(130)을 공통으로 연결하면서 각 발광셀(130)에 전자와 전원을 공급하는 제1 및 제2전극(140, 150)이 각 발광셀(130)의 하부에 형성되는 어레이 구조에서는, 기존의 전극 형성을 위한 메사 에칭 공정이 콘택홀(137) 형성 공정으로 대체된다. 이에 따라, 활성층(133)의 손실을 최소화하여 유효 발광 면적을 넓힘으로써, 발광효율 향상을 통해 발광소자의 휘도 향상을 기대할 수 있다.
또한, 제2전극(150)을 이용하여 제1 및 제2반도체층(131, 135)을 통하여 흐르는 전류를 대면적 발광장치 전체적으로 고르게 분산시킬 수 있어 발광소자의 발광효율을 더욱 향상시킬 수 있다.
한편, 절연층(120)의 내부에 형성된 제2전극(150)에 의해, 제2절연층(123)은 제1절연층(121) 및 제2전극(150)의 상부와 동시에 콘택홀(137)의 측벽과 제2전극(150)의 수직부 사이에서 콘택홀(137)을 채우도록 형성될 수 있다. 따라서, 절연층(120)에 의해 제2전극(150)은 제1전극(140), 활성층(133) 및 제2반도체층(135)과 전기적으로 분리된다.
또한, 발광소자 어레이는, 제1 및 제2전극(140, 150) 상부 각각의 일 영역에, 제1전극(140)과 접촉하는 제1전극패드(160) 및 제2전극(150)과 접촉하는 제2전극패드(170)를 더 포함할 수 있다.
제1 및 제2전극패드(160, 170)는 외부전원을 제1 및 제2전극(140, 150)에 인가하기 위하여 통상적으로 제공될 수 있다. 제1 및 제2전극패드(160, 170)는 금속 재질, 일례로, 금(Au), 은(Ag), 구리(Cu), 크롬(Cr), 티타늄(Ti), 텅스텐(W), 니켈(Ni), 규소(Si) 등으로 형성될 수 있으며, 도전성 재질이면 특별히 한정되지 않는다. 제1 및 제2전극패드(160, 170)는 PVD 방법 또는 MOCVD 방법 등으로 제1전극(140) 및 노출된 제2전극(150) 상에 도전성 물질이 증착되어 도전성막(미도시)이 형성된 후, 이 도전성막이 포토리소그래피 공정으로 패터닝되어 형성될 수 있다.
또한, 발광소자 어레이는, 제1반도체층(131)의 노출부와 제2전극(150) 사이에 오믹 콘택층(180)이 더 형성될 수 있다. 오믹 콘택층(180)은 제1반도체층(131)에 오믹 컨택(ohmic contact)되어 접촉 저항을 낮춘다. 오믹 콘택층(180)은 투명 전도성 산화물로 형성될 수 있으며, 그 재질은 In, Sn, Al, Zn, Ga 등의 원소를 포함하며, 예컨대 ITO, CIO, ZnO, NiO, In2O3 등에서 선택된 1종 이상으로 형성될 수 있다.
오믹 콘택층(180)은 콘택홀(137)을 포함한 발광셀(130) 상에 투명 전도성 산화물이 CVD 방법 등으로 증착되어 투명 전도성 산화물막이 형성된 후 이 투명 도전성 산화물막이 콘택홀(137) 저부에만 잔류되도록 식각되어 형성될 수 있으며, 이에 한정되지는 않는다.
본 발명에 따른 발광소자 어레이는 통상의 반도체 공정(식각, 증착, 포토리소그래피)를 적용하여 형성된 제1전극(140) 및 제2전극(150) 등을 포함하는 기판(110) 상에, 도전성 접착제 또는 유태틱 본딩(eutectic bonding) 등을 이용하여 성장용 기판(미도시) 상에 형성된 발광셀(130)을 접합한 후, 성장용 기판을 제거하는 방법으로 형성될 수 있으며, 이 외에도 다양한 방법이 적용될 수 있음은 물론이다.
이로써, 기판(110) 상에 형성된 복수의 발광셀(130)이 제2전극(150)을 병렬로 연결된 어레이 형태를 가진다.
이렇듯, 본 발명에 따르면 복수의 발광셀(130)이 병렬로 연결된 어레이를 구성할 수 있어 고출력(high-power)이 가능하므로, 높은 광 출력을 필요로 하는 조명이나 헤드램프 등 고광량을 요구하는 응용분야에서 이러한 어레이를 사용할 수 있게 된다.
도 2는 본 발명의 다른 실시예에 따른 발광소자 어레이를 개략적으로 도시한 단면도이다.
도 2를 참조하면, 도시된 발광소자 어레이는, 제1전극패드(160)와 접촉하는 제1전극(140)이 기판(110)과 접촉되어 형성될 수 있다.
이 경우, 제2전극용 수평부 형성 전, 제1전극패드(160)와 접촉될 제1전극(140) 형성 예정 영역에 대응되는 제1절연층(121)이 포토리소그래프 공정으로 식각되어 제거될 수 있다.
제1전극패드(160)와 접촉하는 제1전극(140)이 기판(110)과 접촉하는 것을 제외하고는 본 발명의 다른 실시예에 따른 발광소자 어레이는 본 발명의 도 1에 도시된 예와 동일하며, 그 효과 역시 마찬가지이다. 따라서, 이에 대한 중복된 설명은 생략하기로 한다.
이상에서는 본 발명의 실시예들을 중심으로 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 기술자의 수준에서 다양한 변경이나 변형을 가할 수 있다. 이러한 변경과 변형은 본 발명이 제공하는 기술 사상의 범위를 벗어나지 않는 한 본 발명에 속한다고 할 수 있다. 따라서 본 발명의 권리범위는 이하에 기재되는 청구범위에 의해 판단되어야 할 것이다.
110 : 기판 120 : 절연층
121 : 제1절연층 123 : 제2절연층
130 : 발광셀 131 : 제1반도체층
133 : 활성층 135 : 제2반도체층
137 : 콘택홀 140 : 제1전극
150 : 제2전극 160 : 제1전극패드
170 : 제2전극패드 180 : 오믹 콘택층

Claims (8)

  1. 기판;
    상기 기판 상에 서로 이격 형성되며, 위로부터 제1반도체층, 활성층 및 제2반도체층을 포함하는 복수의 발광셀;
    상기 기판 상에 형성되되, 일면이 상기 복수의 발광셀 각각의 제2반도체층에 접촉하도록 형성되는 제1전극; 및
    상기 복수의 발광셀의 제1반도체층 각각에 공통 연결되되, 절연층에 의해 상기 제1전극, 활성층 및 제2반도체층과 전기적으로 분리되도록 형성되는 제2전극;을 포함하는 것을 특징으로 하는 발광소자 어레이.
  2. 제1항에 있어서,
    상기 발광소자 어레이는
    상기 제1전극 및 제2전극 상부 각각의 일 영역에, 상기 제1전극과 접촉하는 제1전극패드 및 상기 제2전극과 접촉하는 제2전극패드를 더 포함하는 것을 특징으로 하는 발광소자 어레이.
  3. 제2항에 있어서,
    상기 제1전극패드와 접촉하는 제1전극은
    상기 기판과 접촉하는 것을 특징으로 하는 발광소자 어레이.
  4. 제1항에 있어서,
    상기 발광소자 어레이는
    상기 기판과 상기 제1전극 사이에 절연층이 형성되는 것을 특징으로 하는 발광소자 어레이.
  5. 제1항에 있어서,
    상기 발광셀은
    상기 제2반도체층 및 활성층의 일부 영역이 식각되어 상기 제1반도체층을 하부 방향으로 노출시키는 콘택홀을 더 포함하는 것을 특징으로 하는 발광소자 어레이.
  6. 제1항에 있어서,
    상기 발광소자 어레이는
    상기 제1반도체층의 노출부와 상기 제2전극 사이에 형성된 오믹 콘택층을 더 포함하는 것을 특징으로 하는 발광소자 어레이.
  7. 제6항에 있어서,
    상기 오믹 콘택층은
    ITO, CIO, ZnO, NiO 및 In2O3 중에서 선택된 1종 이상으로 형성되는 것을 특징으로 하는 발광소자 어레이.
  8. 제1항에 있어서,
    상기 기판은
    금속 기판 또는 반도체 기판으로 형성되는 것을 특징으로 하는 발광소자 어레이.
KR1020120035712A 2012-04-05 2012-04-05 발광효율이 우수한 발광소자 어레이 KR20130113268A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120035712A KR20130113268A (ko) 2012-04-05 2012-04-05 발광효율이 우수한 발광소자 어레이

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120035712A KR20130113268A (ko) 2012-04-05 2012-04-05 발광효율이 우수한 발광소자 어레이

Publications (1)

Publication Number Publication Date
KR20130113268A true KR20130113268A (ko) 2013-10-15

Family

ID=49633936

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120035712A KR20130113268A (ko) 2012-04-05 2012-04-05 발광효율이 우수한 발광소자 어레이

Country Status (1)

Country Link
KR (1) KR20130113268A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170039062A (ko) * 2015-09-30 2017-04-10 삼성전자주식회사 발광소자 패키지
CN116864598A (zh) * 2023-07-20 2023-10-10 深圳市思坦科技有限公司 发光芯片、制备方法及显示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170039062A (ko) * 2015-09-30 2017-04-10 삼성전자주식회사 발광소자 패키지
CN116864598A (zh) * 2023-07-20 2023-10-10 深圳市思坦科技有限公司 发光芯片、制备方法及显示装置

Similar Documents

Publication Publication Date Title
KR101493321B1 (ko) 전류 분산 효과가 우수한 발광소자 및 그 제조 방법
KR102135624B1 (ko) 발광 다이오드 및 그것을 갖는 발광 다이오드 모듈
KR101081135B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101007139B1 (ko) 발광소자 및 그 제조방법
KR20140022640A (ko) 반도체 발광소자 및 발광장치
KR102588170B1 (ko) 다층 구조의 반사막을 구비한 반도체 발광 소자
KR20120041646A (ko) 전류 저지층을 포함하는 발광 다이오드 및 발광 다이오드 패키지
KR101300781B1 (ko) 개구부가 형성된 전류 분산층을 갖는 발광 다이오드 및 발광 다이오드 패키지
KR101103963B1 (ko) 발광소자 및 그 제조방법
CN113707782B (zh) 倒装发光二极管及其制备方法
KR101154750B1 (ko) 발광소자 및 그 제조방법
KR20120079330A (ko) 복수의 전류차단 홀을 갖는 발광 다이오드 및 발광 다이오드 패키지
KR101103892B1 (ko) 발광소자 및 발광소자 패키지
JP7274511B2 (ja) 発光ダイオードデバイス及びその製作方法
KR20130087788A (ko) 히트싱크를 이용하여 방열 효율이 우수한 발광소자
US10109771B2 (en) Light emitting device
KR20130113268A (ko) 발광효율이 우수한 발광소자 어레이
KR101206523B1 (ko) 상부 핑거 및 하부 핑거를 갖는 발광 다이오드 및 발광 다이오드 패키지
KR101294824B1 (ko) 전류 저지층을 갖는 발광 다이오드 및 발광 다이오드 패키지
KR20130113267A (ko) 발광효율이 우수한 발광소자 어레이
KR101087970B1 (ko) 반도체 발광소자
KR101081166B1 (ko) 발광소자, 발광소자의 제조방법 및 발광소자 패키지
KR101204430B1 (ko) 리세스 영역에 형성되는 본딩 패드들을 가지는 발광 다이오드 및 발광 다이오드 패키지
KR101223225B1 (ko) 테두리 영역에 형성된 광 추출층을 포함하는 발광 다이오드 및 발광 다이오드 패키지
KR101148190B1 (ko) 리세스들을 가지는 발광 다이오드 및 발광 다이오드 패키지

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination