JP7274511B2 - 発光ダイオードデバイス及びその製作方法 - Google Patents

発光ダイオードデバイス及びその製作方法 Download PDF

Info

Publication number
JP7274511B2
JP7274511B2 JP2020571510A JP2020571510A JP7274511B2 JP 7274511 B2 JP7274511 B2 JP 7274511B2 JP 2020571510 A JP2020571510 A JP 2020571510A JP 2020571510 A JP2020571510 A JP 2020571510A JP 7274511 B2 JP7274511 B2 JP 7274511B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
layer
conductive layer
emitting diode
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020571510A
Other languages
English (en)
Other versions
JP2021535584A (ja
Inventor
少華 黄
暁強 曾
燦源 張
剣鋒 楊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Sanan Optoelectronics Technology Co Ltd
Original Assignee
Xiamen Sanan Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Sanan Optoelectronics Technology Co Ltd filed Critical Xiamen Sanan Optoelectronics Technology Co Ltd
Publication of JP2021535584A publication Critical patent/JP2021535584A/ja
Priority to JP2023075772A priority Critical patent/JP2023100814A/ja
Application granted granted Critical
Publication of JP7274511B2 publication Critical patent/JP7274511B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/642—Heat extraction or cooling elements characterized by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0075—Processes relating to semiconductor body packages relating to heat extraction or cooling elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Description

本発明は半導体の技術分野に関し、特に、高圧環境において使用できる発光ダイオードデバイスとその製作技術に関する。
高ワット高輝度発光ダイオード（ＬＥＤ）は、高輝度照明デバイスの需要により、現在のマーケットにおいてその重要性を示している。サファイアを基板とする水平構造ＬＥＤでは、サファイアの放熱問題及び電流集中効果の影響により、高い電流密度で作動するとチップの過熱が発生して破壊される危険性が高いので、高ワットＬＥＤには水平構造を採用することが出来ない。一方、垂直構造のＬＥＤは、基板を放熱性及び熱伝導率が高い材料（例えば、Ｓｉ、ＣｕＷなど）に置き換えることが出来、そして垂直構造では電流集中効果が発生せずに電流はよく広がるので、超高電流密度（例えば２.５Ａ/ｍｍ２）で高ワット高輝度ＬＥＤを実現することができる。このように、ＬＥＤマーケットでは垂直ＬＥＤにおいていかにしてより優れた電流の広がりを得て輝度を上げて高ワットＬＥＤを実現するかが注目されている。また、高圧環境において高ワット高輝度ＬＥＤを応用する際には、熱を放出し難いことに起因する信頼性の悪さと、電極配置の複雑さに起因する配線の難易度の高さと、発光エリアを集中し難いことに起因する輝度が集中し難いなどの問題点がある。
本発明は、高圧環境において効率がより優れてかつ高い電流密度を持ち、そして電気的特性がより優れて信頼性も高い薄膜発光ダイオード構造の提供を目的とする。これらの目的は独立請求項により定義される薄膜発光ダイオード構造並びにその製造方法により達成される。また、本発明を拡張もしくは改善する提案は、従属請求項において説明され、それらの開示内容は明細書において特に明確に組み込まれている。
従来技術での輝度を上昇させる需要に応えるべく、１つの視点として、本発明は下記の発光ダイオードチップを提供する。該発光ダイオードチップは、第１のタイプの半導体層と第２のタイプの半導体層との間に放射を生成するために設計された活性層が介在する半導体層シーケンスを備えている。
該半導体層シーケンスにおいて、第１のタイプの半導体層は半導体層シーケンスの正面側に位置し、該半導体層シーケンスは、側壁が絶縁層に被覆されている上、半導体層シーケンスの正面側に反対する背面側から活性層を貫通して第１のタイプの半導体層にまで延伸する少なくとも１つの凹陥箇所と、第１の導電層から凹陥箇所を通って前記第１のタイプの半導体層に電気的に接続される第１の電極と、第２の導電層に接続される第２の電極と、を有している。第１の導電層と第２の導電層とは、凹陥箇所から延伸する絶縁層により、互いに電気的に仕切られている。
第１の導電層及び第２の導電層はいずれも半導体層シーケンスの背面側に位置しているが、ここでの半導体層シーケンスの背面側に位置する第１の導電層には、凹陥箇所内にある第１の導電層は含まれておらず、第２の導電層は第２の半導体層の背面側と直接に接触している。
更に、支持及び放熱に用いられる基板を有している。この基板は半導体層シーケンスがエピタキシャル成長する成長基板ではなく、独立した支持部材であり、上記構造においては、半導体層シーケンスがエピタキシャル成長する成長基板は存在しない。ここでの「存在しない」とは、エピタキシャル成長のために用いられる成長基板は除去されるか、もしくは大きく薄く削られたことを意味する。
第１の導電層は基板の正面側に接続され、第１の導電層の第１のタイプの半導体層の背面側に接触する面積は、第１のタイプの半導体層の面積の１.５％より大であり、第１の導電層は第１の電極を配置するために、正面側の少なくとも１部が露出しており、第２の導電層は第２の電極を配置するために、正面側の少なくとも１部が露出しており、半導体層シーケンスを除去してワイヤボンディング用の窓を作製する際、このような高さが同じになっているデザインにより、第１の導電層までの半導体層を除去すれば窓の露出は実現されるので、絶縁層もしくは金属層など比較的に除去しにくい部分を貫通する必要が無くなり、製作の時間を節約し、且つ技術的信頼性を高めることができる。また、凹陥箇所から延伸する絶縁層が第１の導電層及び第２の導電層の背面側を覆う構成により、例えば、ＩＣＰイオンビームがラジカルエッチングをサポートして金属を半導体層シーケンスの側壁に打ち出して回路のショートを引き起こす状況や、ウェットエッチングの金属や絶縁層に対する効率が低い問題などを回避することができる。ここでの「凹陥箇所から延伸する絶縁層が第２の導電層の背面側を覆う」構成とは、少なくとも第２の導電層の背面側の一部が絶縁層に被覆されることを意味するが、場合によっては、第２の導電層の背面側の全部が絶縁層に被覆されることも可能である。第２の導電層、そして特に第１の導電層は、縦方向に多層配置することも可能であり、絶縁層の正面側を覆う構成も存在可能である。第１の電極及び第２の電極は、正面側に面する。本発明の実施例において、第２の導電層はすべて絶縁層の正面側を覆う構成になっており、本発明における第１の電極及び第２の電極とは、電気的に接続するエリアを指しており、例えばボンドパッドは正面側から発光ダイオード本体に接触するのに適している。第１の電極と第２の電極は同一の平面に作製され、即ち、第１の導電層と第２の導電層とが露出して電極の作製に用いられる窓は同一の平面にあるので、全体的な構造の製作に寄与し、簡単な技術で高さが同じである電極を作成することができる。電極の高さが同じではない場合、ワイヤボンディングの難易度が高くなるためワイヤボンディングの效率が下がる。第１の電極と第２の電極が半導体層シーケンスの側面部に位置することにより、第１の電極及び／又は第２の電極が半導体層シーケンスの上方に設置されて放射を遮蔽して放射の効率が下がる状況を回避できる上、ワイヤボンディングの製作にも便利である。第１の電極は第１の導電層の正面側に電気的接続するために設計され、第２の電極は第２の導電層の正面側に電気的接続するために設計されている。
第１の導電層は放熱基板と第１のタイプの半導体層とそれぞれ接続するので、良好な熱伝導経路を構築し、熱を第１のタイプの半導体層から放熱基板へ導くことが出来る利点がある。多重量子井戸により励起される放射は第１のタイプの半導体層から射出するため、熱は第１のタイプの半導体層に貯蓄されやすく、そして本発明の第１の導電層は第１のタイプの半導体層からの熱を効率よく放熱基板に導くことができる。
この他、第１の電極と第２の電極とは同時に正面側に面するので、露出する第１の電極接続層は第２の導電層とは高さが同じであり、露出する第１の電極接続層と露出する第２の導電層は半導体層シーケンスの側面部に位置するため、同一の成長基板から作製された複数の直列及び／又は並列接続の構造の作製に適するので、高圧構造のユニット部材の設計には有利である。
本発明の他の変化実施例では、第１の導電層の第１のタイプの半導体層の背面側に接触する面積は、第１のタイプの半導体層の面積の２.３％以上で２.８％以下であり、もしくは２.８％以上で４％未満であり、もしくは４％以上で６％以下の範囲内に設定することが好ましい。ここで、４％以上で６％以下に設定することにより、熱を第１のタイプの半導体層から伝導するのを実現することに特に好ましい。
本発明によれば、第１の導電層及び／又は第２の導電層は金属材料であることが好ましい。これは金属導電材料は非金属導電材料と比べ、熱伝導性能が優れているからである。
本発明によれば、凹陥箇所の開口の直径は１５μｍ以上で３２μｍ以下、もしくは３２μｍ以上で４０μｍ以下の範囲内にあることが好ましい。凹陥箇所の開口の直徑が短いと熱抵抗が高くなり、そして単に凹陥箇所の数を増やすことで総面積を増しても、より優れた熱伝導や放熱特性が得られるわけではない。
本発明の一部の実施例において、凹陥箇所の開口の直徑が３４μｍ以上で３６μｍ以下の範囲内にある場合、凹陥箇所の数は２０～２５個の範囲内にあることが好ましい。
本発明の一部の変化実施例において、第１のタイプの半導体層の厚さは２μｍ以上、凹陥箇所の第１のタイプの半導体層内における深さは６μｍ以上であることが好ましい。この設計は、第１のタイプの半導体層内における熱が貯蓄されるのを解決するのをより重要視しているからである。
本発明によれば、第１のタイプの半導体層の放射に対する吸収を減少すべく、第１のタイプの半導体層の厚さを２μｍ～３μｍ内にすることが好ましい。
本発明によれば、絶縁層が第１の導電層と第２の導電層とを互いに電気的に仕切る効果を発揮することが好ましい。ここでの電気的に仕切ることは、互いに全く電気的に接続しないことを指すのではなく、第１の導電層と第２の導電層とが直接に電気的に接続されていないことにより、ショートを回避することを指している。選択できる材料としては、酸化ケイ素、窒化ケイ素、窒化アルミニウム、酸化アルミニウム、もしくはセラミックである。
本発明によれば、第１の導電層はオーム接触層、金属反射層、金属結合層のいずれか１つ、もしくはそれらの組み合わせであることが好ましい。
本発明によれば、第２の導電層は透明導電層、金属反射層、金属拡散阻止層のいずれか１つ、もしくはそれらの組み合わせであることが好ましい。
第１の導電層は、例えば、Ｃｒ、Ｎｉ、Ａｕ、Ｌｉなど、第１のタイプの半導体層と優れた電気接続性能を持つオーム接触層を有する。放射を生成する半導体層シーケンスは保持部材に面し、特に、保持基板と半導体層シーケンスとの間に金属反射層を介在させるもしくは構築する。該金属反射層は半導体層シーケンスの中に生成される電磁放射の少なくとも一部を該半導体層シーケンスの中に反射する。ここで、放射を生成する半導体層シーケンス、特に放射を生成するエキタピシャルシーケンスの金属反射層の材料としては、例えばＡｇである。結合層は主に基板に接触する一側に優れた結合を有する第１の導電層金属材料を指しており、例えばＡｕは多く見られる。導電層と半導体層との接触を高めて両者の間の抵抗を下げるべく、導電層と半導体層との間に例えば１層のＩＴＯをＴＣＬ透明接触層として追加する場合がある。ここでの導電層には、第１の導電層と第２の導電層とが含まれており、半導体層には順番に対応する第１のタイプの半導体層及び第２の導電層が含まれており、いずれか１組もしくは２組を選択してＴＣＬ透明接触層を挿入する。
本発明によれば、第２の導電層の材料はＡｇ、Ａｕ、Ｔｉ、Ａｌ、Ｃｒ、Ｐｔ、ＴｉＷ、Ｎｉのいずれか、もしくはそれらの組み合わせであることが好ましく、その中でもＡｇは金属反射材料に適し、ＴｉＷは金属拡散を防止する金属カバー材料に適し、Ｃｒ、Ｎｉ、Ａｕはオーム接触材料として適している。
本発明によれば、半導体層シーケンスの高さは５μｍ以上から７μｍ以下の薄膜構造、もしくは７μｍを超えて８μｍ以上であることが好ましい。
本発明によれば、第１の導電層と第２の導電層とは少なくとも１部が一体的にデザインされており、同一の平面に位置し、そして露出する第１の導電層と絶縁層の背面側に位置する第１の電極接続層とは、異なる技術によって作製されることが好ましい。
本発明によれば、チップは上から下へと順番に積層される第２の導電層と絶縁層と第１の導電層とを有することが好ましい。第１の導電層が放熱基板に直接に接触するので、第１の導電層からでも絶縁層の熱を放出することができる。
本発明によれば、基板の材料はＳｉ、Ｃｕもしくはセラミックであることが好ましく、特に、セラミック基板を採用するチップは、セラミック基板が優れた放熱特性を持つので第１の導電層に対応して第１の導電層からの熱をより好適に放出することが出来る上、セラミック基板が持つ絶縁特性により、高圧製品の中に同一の基板から作製された複数の半導体の直列及び／又は並列構造の製作に寄与し、第１の導電層はセラミック基板の全部の正面側を覆う。ここでの基板の全部の正面側とは、第１の導電層が基板の上方の大部分のエリアを覆うことを指しており、１００％を指すものではない。これは、実際の製品では、例えば分離技術の処理に用いられる遊び空間を残す場合もあるからである。
上記発光ダイオードチップ構造に基づき、本発明は更に発光ダイオードチップの製作方法を提供する。即ち、
例えばＭＯＣＶＤ金属化学気相積層などのエキタピシャル技術を用いて成長基板に、第１のタイプの半導体層と活性層と第２のタイプの半導体層とを有し、第１のタイプの半導体層と活性層と第２のタイプの半導体層とにより放射性能を持つｐｎ接合を構成する半導体層シーケンスを作製する第１の工程と、
第２のタイプの半導体層の背面側から、第２のタイプの半導体層及び活性層を貫通し、且つ、少なくとも第１のタイプの半導体層を貫通する１個もしくは複数の凹陥箇所を形成する第２の工程と、
第２のタイプの半導体層の表面の凹陥箇所以外の箇所に導電層を被覆する工程であって、技術的な精度の制限により、第２のタイプの半導体層で凹陥箇所に接近するエリアには導電層が被覆されず、導電層は同一の水平面にある第１の導電層及び第２の導電層を有し、導電層と凹陥箇所の底部と側壁に対して絶縁層を被覆する第３の工程と、
凹陥箇所の底部の第１のタイプの半導体層と第１の導電層の一部のエリアとが少なくとも露出するよう、絶縁層に穴を形成する第４の工程と、
凹陥箇所の底部と絶縁層と第１の導電層の一部のエリアとに引き続き第１の導電層材料を被覆する第５の工程と、
放熱基板を第１の導電層の背面側に直接に接続する第６の工程と、
成長基板を除去する第７の工程と、
第１の導電層の正面側から、導電層が露出するまで、半導体層シーケンスの一部を除去する第８の工程と、
露出する導電層の第１の導電層に第１の電極を作製し、第２の導電層に第２の電極を作製する第９の工程と、が含まれており、ちなみに、上記第５の工程では、説明がしやすいように、本発明は第１のタイプの半導体層に接触するオーム接触層と、金属反射層と、基板に接触する金属結合層とをすべて第１の導電層として定義し、この工程における第１の導電層材料は、凹陥箇所の底部にあるのはオーム接触材料であり、絶縁層及び第１の導電層の露出する部分にあるのは主に金属結合層である。
現在の技術と比べ、本発明により提供される発光ダイオードチップの技術的効果は、第１の電極及び第２の電極が正面側に面し、第１の導電層が基板の正面側と第１のタイプの半導体層の背面側にそれぞれ接触し、その接触する面積が第１のタイプの半導体層の面積の１.５％より大であるので、第１の導電層を経由して半導体層シーケンスの熱を放熱基板に伝導することにより、製品の信頼性が高まり、特に、第１のタイプの半導体層の熱を逃がすことができる。
稼動の際には、電流は垂直に半導体層シーケンスを通過するので、垂直発光ダイオードの電流が均一に分散される特性が得られる。
また、第１の電極及び第２の電極が正面側に面し、且つ、凹陥箇所により電流の均一的分散が実現されるので、複数個の直列及び／又は並列設計が行いやすく、同一の成長基板に複数個が直列及び／又は並列接続される構成を作り出すことで、高圧構成のユニット部材（ＣＯＢ、チップオンボードマーケット）として設計されるのに寄与し、優れた高圧特性が得られる。
例えばＵＶ硬化の分野に用いられるＵＶＬＥＤの特殊な応用においては、ＵＶ光は半導体層シーケンスの材料に更に吸收されやすいので、放熱の問題も大きくなるが、本発明のチップ構造の熱電分離設計は出光面の第１のタイプの半導体層の熱を好適に放熱基板に伝導して放出することができる。
上記発光ダイオードチップ構造及び製作方法に基づき、更に発光ダイオードデバイスを設計することができる、該発光ダイオードデバイスは複数個の発光ダイオードユニットを有し、該発光ダイオードユニットは直列接続されており、
発光ダイオードユニットの間の半導体層シーケンスは互いに仕切られており、上記直列接続とは、互いに仕切られた半導体層シーケンスを一緒に直列接続することを指して言い、半導体層シーケンスは第１のタイプの半導体層と第２のタイプの半導体層との間に介在し、放射を生成するために設計された活性層を有しており、そこで、第１のタイプの半導体層は半導体層シーケンスの正面側に位置し、
半導体層シーケンスは、絶縁層に被覆され、且つ、半導体層シーケンスの正面側の反対側にある背面側から活性層を貫通して第１のタイプの半導体層にまで延伸する１個もしくは複数の凹陥箇所を有し、
第１の導電層は凹陥箇所を通過して第１のタイプの半導体層に電気的に接続し、第２の導電層は第２のタイプの半導体層に電気的に接続し、
第１の導電層と第２の導電層とは凹陥箇所の絶縁層により互いに電気的に絶縁し、
複数の発光ダイオードユニットにおける最初の発光ダイオードユニットは第１の導電層の少なくとも１部が露出して該露出する第１の導電層に電気的に接続する第１の電極を有し、最後の発光ダイオードユニットは第２の導電層の少なくとも１部が露出して該露出する第２の導電層に電気的に接続する第２の電極を有し、第１の電極及び第２の電極は発光ダイオードデバイスの外側に位置し、発光エリアは発光ダイオードデバイスの内部に集中できて比較的に強い光集中度を有しており、
第１の電極及び第２の電極は正面側に面し、第１の導電層の背面側は基板の正面側に接続され、第１の導電層の正面側の第１のタイプの半導体層の背面側に接触する面積大は、第１のタイプの半導体層２１０の面積的１.５％より大であり、凹陥箇所から延伸する絶縁層は第２の導電層の背面側を覆い、隣り合ういずれか２つの発光ダイオードユニットにおける１つの発光ダイオードユニットの第２の導電層と、他の１つの発光ダイオードユニットの第１の導電層とには、一体的に接続されている接続部が設けられている。
複数の発光ダイオードユニットは同一の支持及び放熱基板を共用し、この基板は半導体層シーケンスがエピタキシャル成長する成長基板ではなく、独立した支持部材であり、半導体層シーケンスがエピタキシャル成長する成長基板は存在しない。ここでの「存在しない」とは、エピタキシャル成長のために用いられる成長基板は除去されるか、もしくは大きく薄く削られたことを意味する。
本発明の一部の実施例において、互いに仕切られている半導体層シーケンスの間に一体的に接続されている接続部の少なくとも１部が露出しており、例えば、１つの発光ダイオードユニットにおいて第２の導電層が露出する場合、他の１つの発光ダイオードユニットは第１の導電層が露出し、２つの導電層が一体的に接続され、互いに仕切られた半導体層シーケンスの間に、一体的に接続される接続部が露出する。第１の発光ダイオードユニットの露出する第２の電極接続層と、第２の発光ダイオードユニットの露出する第１の導電層とは同じ高さであり、この同じ高さとは、主に第１の発光ダイオードユニットの露出する第２の電極接続層と第２の発光ダイオードユニットの露出する第１の導電層とは、正面側における高さが同じであることを指し、そして更に、同一の厚さ、材料、及び構造を有し、導電層をパターン化する際、第１の発光ダイオードユニットの第２の導電層をその第１の導電層から仕切り、そして第２の発光ダイオードユニットの第１の導電層をその第２の導電層から仕切れば良く、ここでの第１の発光ダイオードユニットの第２の導電層と第２の発光ダイオードユニットの第１の導電層とは、全体としての導電層構造を指すのではなく、半導体層シーケンスに接近する第１の発光ダイオードユニットの第２の導電層の一部、そして第２の発光ダイオードユニットの第１の導電層の一部のみを指し、これら以外の導電層はこれから更に蒸着などのほかの技術により、他の部分の導電層、例えば金属結合層を作製する。
上記実施例では、すべての発光ダイオードユニットを正面側から絶縁層の一部を露出させ、少なくとも一部の一体的接続される接続部分が該一部の絶縁層の下方に位置することにより、直接に露出する接続部が破壊されて性能の低下に繋がることを回避する。
本発明によれば、複数の発光ダイオードユニットは同様なチップ構造を有することが好ましい。ここでの同様なチップ構造とは、周期的パターンを製作することにより、類似する半導体層シーケンス、第１の導電層、第２の導電層及び絶縁層構造を作製する。ここでの同様なチップ構造は全く同じである必要はなく、特に、電極（ワイヤボンド電極）部分では必要に応じて異なる形状もしくは組み合わせに設計することができる。
本発明によれば、複数の発光ダイオードユニットは同一の成長基板から共に成長された半導体層シーケンスから作製されることが好ましい。
本発明の一部の実施例においては、第１の導電層の第１のタイプの半導体層の背面側に接触する面積が第１のタイプの半導体層２１０の面積の４％以上で６％以下の範囲内にあることが好ましく、更に高い放熱の要求に適し、例えば負荷がより高い状況における放熱問題を解決することに適している。
本発明の一部の実施例においては、第１の導電層及び／又は第２の導電層は金属材料であることが好ましい。これは金属導電材料は非金属導電材料と比べ、熱伝導性能が優れているからである。
本発明の一部の実施例においては、半導体層シーケンスは高さが７μｍ以下の半導体薄膜チップであることが好ましい。
すべての発光ダイオードユニットは、上から下へと順番に積層される第２の導電層と絶縁層と第１の導電層とを有することが好ましい。第１の導電層が放熱基板に直接に接触するので、第１の導電層からでも絶縁層の熱を放出することができる。
本発明の一部の実施例においては、基板の材料はセラミックであることが好ましい。金属材料と比べて、セラミックは優れた放熱特性を確保する上、絶縁性により装置全体の信頼性を向上させることもできる。
本発明の一部の実施例においては、隣り合う２つの発光ダイオードユニットの第１の導電層は、絶縁層により仕切られることが好ましい。
本発明の一部の実施例においては、発光ダイオードデバイスは３～６個、もしくは７～９個の発光ダイオードユニットを有することが好ましい。直列に接続される発光ダイオードユニットが多ければ、従来の構成と比べ、本発明は光の集中もしくは放熱的利点を有するからである。
高圧発光装置の製作に用いられる発光ダイオードデバイスの製作方法には以下の工程が含まれる。即ち、
第１のタイプの半導体層と、活性層と、第２のタイプの半導体層と、を有する半導体層シーケンスを成長基板に作製する第１の工程と、
第２のタイプの半導体層の背面側から、第２のタイプの半導体層及び活性層を貫通し、且つ、少なくとも第１のタイプの半導体層を貫通する複数の凹陥箇所を形成する第２の工程と、
第２のタイプの半導体層の表面の凹陥箇所以外の箇所に、２以上のｎ対の同一の水平面にある第１の導電層及び第２の導電層を有する導電層を形成してから、導電層と凹陥箇所の底部と側壁に対して絶縁層を被覆する第３の工程と、
凹陥箇所の底部の第１のタイプの半導体層及びｎ個の第１の導電層の一部のエリアが少なくとも露出するよう、絶縁層に穴を形成する第４の工程と、
凹陥箇所の底部と絶縁層とｎ個の第１の導電層の一部のエリアとに第１の導電層材料を引き続き被覆し、且つ、ｎ個の第１の導電層の間に絶縁層を設けて仕切る第５の工程と、
放熱基板を第１の導電層の背面側に直接に接続する第６の工程と、
成長基板を除去する第７の工程と、
第１の導電層及び第２の導電層が露出してｎ個の互いに仕切られている半導体層シーケンスが形成されるよう、第１のタイプの半導体層の正面側から半導体層シーケンスの一部を除去する第８の工程と、
最初の半導体層シーケンスの露出する第１の導電層に第１の電極を作製すると共に、最後の半導体層シーケンスの露出する第２の導電層に第２の電極を作製する第９の工程とが含まれる。
なお、第５の工程が実行される際には、記載の通りに第１の導電層材料を覆う順番を決める必要はなく、即ち、実際の状況に応じて任意に順番を調整することができる。
従来の技術と比べ、本発明により提供される発光ダイオードチップの技術的效果は以下の通りである。即ち、良好な放熱機能を持つ高圧発光ダイオードを提供し、本発明が設計する発光ダイオードユニットの構成を利用することにより、並列接続の高圧発光ダイオードアレイを便利に作製することができる。
本発明の他の特徴及び利点は、以下の説明において陳述するが、一部は明細書から明白なものであり、もしくは本発明を実施することにより理解できる。本発明の目的及び他の利点は、明細書、特許請求の範囲、及び添付の図面により特に示される構造によって実現及び獲得することができる。
図面は本発明のより一層の理解のために供するものであり、また明細書の一部を構成するものであり、本発明の実施例と共に本発明の解釈に用いられ得るが、本発明を限定するものではない。また、図面における数値は概要を示すにすぎず、比率に応じて描かれたものではない。
実施例１の第１の工程～第３の工程により作製された構造の説明図。 実施例１の第４の工程により作製された構造の説明図。 実施例１の第５の工程により作製された構造の説明図。 実施例１の第６の工程～第７の工程により作製された構造の説明図。 実施例１の第８の工程～第９の工程により作製された構造の説明図。 実施例１のＬＥＤの構成が示される上面説明図。 実施例１の新構造と従来技術の旧構造のエージングデータが比較される曲線グラフ。 実施例１の新構造と従来技術の旧構造のエージングデータが比較される曲線グラフ。 実施例１の新構造と従来技術の旧構造のエージングデータが比較される曲線グラフ。 実施例１の新構造と従来技術の旧構造のエージングデータが比較される曲線グラフ。 実施例１の新構造と従来技術の旧構造のエージングデータが比較される曲線グラフ。 実施例１の新構造と従来技術の旧構造のエージングデータが比較される曲線グラフ。 実施例７の第１の工程～第２の工程の構成が示される説明図。 実施例７の第３の工程により作製された構造の説明図。 実施例７の第４の工程により作製された構造の説明図。 実施例７の第５の工程により作製された構造の説明図。 実施例７の第６の工程～第９の工程により作製された構造の説明図。 実施例９のＬＥＤの構成が示される説明図。
以下、添付図面を組み合わせて、本発明の発光ダイオードチップ及びその製作方法について詳細に説明する。本発明について更なる説明を行うにあたって、特定の実施例に対して改造することが可能なので、本発明は以下の実施例に制限されないことを理解すべきである。また、本発明の範囲は特許請求の範囲のみにより制限されるので、採用する実施例は解説的なものであり、制限するものではないことを理解すべきである。他に説明がある場合を除いて、ここで用いられるすべての技術及び科学的用語は、当該の技術分野において通常の技術者が一般的に理解する意味と同様である。
図１～図５に示される方法の各段階の説明的断面図を使用し、第１の実施例に基づく光電半導体本体の製造に用いられる方法を説明する。
第１の実施例において、まずは正面側から光を射出できるように設計された発光ダイオードチップの製造方法の工程を提供する。
図１を参照し、第１の工程～第３の工程により作製された構造が示されている。
第１の工程では、発光エキタピシャル層としての半導体層シーケンス２００を成長基板１００に作製する。半導体層シーケンス２００は第１のタイプの半導体層２１０と活性層２３０と第２のタイプの半導体層２２０とを有する。この実施例における半導体層シーケンス２００は、実質的に発光ｐｎ接合であり、第１のタイプの半導体層２１０はｎ型半導体層であり、第２のタイプの半導体層２２はｐ型半導体層であるが、設計によりこの順番は入れ替えることも可能である。活性層２３０は放射を生成する多重量子井戸である。第２の工程では、第２のタイプの半導体層２２０の背面から第２のタイプの半導体層２２０及び活性層２３０を貫通する凹陥箇所を掘り出す。凹陥箇所は少なくとも第１のタイプの半導体層２１０にまで貫通し、第１のタイプの半導体層２１０内にまで貫通することも可能である。第３の工程では第２のタイプの半導体層の表面の凹陥箇所以外の箇所にパターン化された導電層を被覆する。導電層は同一の水平面にある第１の導電層３１０及び第２の導電層３２０を有し、それから導電層と凹陥箇所の底部と側壁に対して絶縁層４００を被覆する。
図２を参照すると、第４の工程では、更に導電経路を有する回路構造を作製し、絶縁層４００から電気的絶縁する絶縁材料の一部を除去することにより穴を開け、凹陥箇所の底部の第１のタイプの半導体層２１０を少なくとも露出させ、且つ第１の導電層３１０の少なくとも一部を露出させる。
図３を参照すると、第５の工程では、凹陥箇所の底部と、絶縁層４００と、第４の工程において露出された第１の導電層３１０の一部のエリアとに第１の導電層３１０材料を引き続き被覆して、第１の導電層３１０が凹陥箇所を充填した後に第１の電極６１０と第１のタイプの半導体層２１０との電気的接続を構築できるようにする。この工程における第１の導電層３１０の材料の融点は結合温度より低いので、より良好な流動性を持ち、例えばＮｉもしくはＳｎを採用することにより、第１の導電層３１０の内部の対応箇所の穴を減らせ、製品の放熱及び信頼性を高める。
図４を参照すると、第６の工程では、放熱基板５００を第１の導電層３１０の背面側に直接に接続する。この直接接続には、通常は金属結合技術もしくは接着技術を採用する。結合技術を採用する場合、通常は第６の工程の前に基板５００及び第１の導電層３１０に結合金属を作製するが、ここでの結合金属はまとめて第１の導電層３１０を構成する。
第７の工程では、成長基板１００を除去する。
図５を参照して第８の工程及び第９の工程について説明する。第８の工程では、第１の導電層３１０及び第２の導電層３２０が露出するまで第１のタイプの半導体層２１０の正面側から半導体層シーケンス２００の一部を除去する。本技術の１つの利点は、半導体層シーケンス２００を直接にエッチングして電極窓を形成することができるので、絶縁物質もしくは導電層など除去しにくい材料を除去する必要はなく、相対的に技術が簡単であり、効率も高く、そして信頼性も高い。
第９の工程では露出する第１の導電層３１０に第１の電極６１０を作製し、そして露出する第２の導電層３２０に第２の電極６２０を作製する。
本発明の第２の実施例では、上記技術的方法により作製されて信頼性が向上されて高圧チップの製作工程も単純化された発光ダイオード構造を提供する。
図５を参照すると、まずは、放射に用いられる半導体層シーケンス２００を有する。該半導体層シーケンス２００は、第１のタイプの半導体層２１０と第２のタイプの半導体層２２０及び第１のタイプの半導体層２１０と第２のタイプの半導体層２２０との間に介在して放射を生成するように設計された活性層２３０を有する。第１のタイプの半導体層２１０は半導体層シーケンス２００の正面側に隣接し、半導体層シーケンス２００は例えばＩＩＩ‐Ｖ族化合物半導体材料もしくはＩＩ‐ＶＩ族化合物半導体材料に基づくものである。ＩＩ‐Ｖ族化合物半導体材料は少なくとも第３族の元素、例えばＡｌ、Ｇａ、Ｉｎを有し、及び第５族の元素、例えばＢ、Ｎ、Ｐ、Ａｓを有する。特に、“ＩＩＩ‐Ｖ族化合物半導体材料”という用語は、二元、三元、もしくは四元化合物の族をも含み、これらの化合物は第３族の元素の少なくとも１種類と第５族の元素の少なくとも１種類とを有し、特には窒化物化合物半導体とリン化物化合物半導体である。このような二元、三元、もしくは四元化合物以外に、１種もしくは複数種のドープ剤及び付加的組成部分を有することができる。ＩＩＩ‐Ｖ族化合物半導体材料に属する材料としては、例えばＩＩＩ族窒化物化合物半導体材料とＩＩＩ族リン化物化合物半導体材料が挙げられ、例えばＧａＮ、ＧａＡｓとＩｎＧａＡｌＰなどがある。半導体層シーケンス２００の高さは５μｍ以上から７μｍ以下まで、もしくは、７μｍ以上から８μｍ以下までである。半導体層シーケンス２００の高さは、ここでは７μｍ未満であるが、技術的性能を考慮に入れると、半導体層シーケンス２００は５μｍ以上である。
半導体層シーケンス２００は、絶縁層４００に被覆される少なくとも１つの凹陥箇所を有し、この実施例では、凹陥箇所の数は２０～２５個であり、凹陥箇所は半導体層シーケンス２００の正面側の反対側にある背面側から活性層２３０を貫通して第１のタイプの半導体層２１０にまで延伸する。第１の導電層３１０の背面側は基板５００の正面側に接続し、第１の電極６１０を設置するため、第１の導電層３１０の正面側の少なくとも１部が露出し、そして第２の電極６２０を設置するため、第２の導電層３２０の正面側の少なくとも１部が露出し、露出する第１の電極６１０接続層は第２の導電層３２０と同じ高さであり、この同じ高さとは、主に上表面が高さの一致する水平面に位置することを指し、この高さが同じ設計は、実際では半導体層シーケンス２００に近接する第１の導電層３１０及び第２の導電層３２０を一体的に設計製作することにより達成される。第１の導電層３１０に接続される第１の電極６１０と、第２の導電層３２０に接続される第２の電極６２０に関しては、第１の電極６１０と第２の電極６２０は正面側に面し、第１の電極６１０と第２の電極６２０とは、主にパッケージに用いられるワイヤボンディングの金属電極を指す。
第１の導電層３１０が凹陥箇所を貫通して第１のタイプの半導体層２１０に電気的に接続し、第１の導電層３１０の正面側の第１のタイプの半導体層２１０の背面側に接触する面積は、第１のタイプの半導体層２１０の面積の１.５％より大である。
第１の導電層３１０と第２の導電層３２０とは凹陥箇所の絶縁層４００により互いに電気的に絶縁し、凹陥箇所から延伸する絶縁層４００は第１の導電層３１０及び第２の導電層３２０の背面側に被覆している。絶縁層４００が第１の導電層３１０を被覆することは、第１の導電層３１０の背面側を全面的に覆うことを意味せず、第１の導電層３１０の一部のエリアだけ被覆することにより、放熱効果の低下を防ぐ。絶縁層４００の材料は酸化ケイ素、窒化ケイ素、窒化アルミニウム、酸化アルミニウムもしくはセラミックであり、第１の導電層３１０及び第２の導電層３２０は一方がまたは両方共に金属材料である。
支持及び放熱に用いられる基板５００に関しては、基板５００の材料はＳｉ、Ｃｕもしくはセラミックであり、特に、セラミックを用いる基板５００のチップは、セラミック基板５００が放熱特性が良好なため第１の導電層３１０に合わせて熱を更に良好に第１の導電層３１０から放出することができる上、セラミック基板５００の絶縁特性により、高圧製品において同一の基板５００に複数個の半導体を直列接続する構造の作製に寄与する。
第１の導電層３１０及び第２の導電層３２０は、一方がまたは両方共に材料がＡｇ、Ａｕ、Ｔｉ、Ａｌ、Ｃｒ、Ｐｔ、ＴｉＷ合金、Ｎｉ、もしくはこれらの任意の組み合わせである。具体的に、この実施例においては、第１の導電層３１０の第１の電極６１０に接触する部分と、第２の導電層３２０の第２の電極６２０に接触する部分は、性能が比較的に安定なＴｉ、Ｐｔ、Ａｕ、Ｃｒ、ＴｉＷ合金であり、凹陥箇所の充填に用いられる第１の導電層３１０の材料は、Ａｌ、ＣｒもしくはＡｇなどの反射材料が含まれる。発光エリアの下方に位置する第２の導電層３２０は、順次に電流の拡張に用いられるＩＴＯ、発光エリアの発光に対して反射を実行するＡｇ、ＮｉもしくはＴｉＷ、上記材料の拡散を防ぐ安定な金属材料Ｔｉ、Ｐｔ、Ａｕ、ＣｒもしくはＴｉＷなど、を有する。
図６にあるように、本実施例の構造を更に説明すべく、俯瞰角度から本発明の構造を体現するチップの上面説明図が提供されている。この説明図では、出光面の位置に均一に散在する複数個の凹陥箇所の設計が見られ、この設計は優れた電流拡張性及び放熱特性を有し、第１の電極６１０と第２の電極６２０はチップの外側に配置されている。この発光ダイオードチップ構造は、簡単且つ明晰な各材料積層を有し、製作技術が単純で信頼性が高いなどの利点がある。
図７～図９を参照されたい。外部からジャンクション温度に干渉する条件の下でエージング試験を実行した。通常の旧構造は１２５℃のジャンクション温度及び２０００ｍＡの電流という条件下ですぐ発光しなくなった。そこで本発明の新構造に対してより不利なエージング試験条件を課すべく、新構造に対しては１２５℃のジャンクション温度及び２０００ｍＡの電流でエージング試験を実行し、旧構造に対しては７５℃のジャンクション温度及び１５００ｍＡの電流でエージング試験を実行した。図７は１０００時間内における新構造と旧構造の輝度ΔＬＯＰに対して比較を行ったものであり、新構造は１０００時間内における輝度の変化が比較的に小さくて輝度の安定性が優れている。図８は１０００時間内における新構造と旧構造の順方向電圧の変化値ΔＶＦに対して比較を行ったものであり、ΔＶＦとは初期の順方向電圧との差であり、両者の間の差は小さい。図９は１０００時間内における新構造と旧構造の漏洩電流ΔＩＲに対して比較を行ったものであり、ΔＩＲとは初期のリーク電流との差であり、新構造は基本的にリーク電流は存在せず、旧構造はエージングの進みに従って段々と高くなっている。以上の試験データを総合すると、基本的には、本発明の新構造は高温、大電流密度の条件においては、通常の旧構造より信頼性が高いという結論を得ることが出来る。
図１０～図１２を参照されたい。外部からジャンクション温度に干渉する条件の下でエージング試験を実行した。新構造と旧構造とに対して同様に１２５℃のジャンクション温度及び１５００ｍＡの電流でエージング試験を実行した。図１０及び図１１は１０００時間内における新構造と旧構造の輝度ΔＬＯＰ及び順方向電圧変化値ΔＶＦに対して比較を行ったものであり、新構造は１０００時間内における差が比較的に小さく、安定性が近いことが見られる。図１２は１０００時間内における新構造と旧構造のリーク電流ΔＩＲに対して比較を行ったものであり、新構造は基本的にリーク電流は存在せず、旧構造はエージングの進みに従って段々と高くなっている。以上の試験データを総合すると、基本的には、本発明の新構造は高温、中大電流密度の条件においては、通常の旧構造より信頼性が高いという結論を得ることが出来る。
実施例３は実施例２の一部の変形例であり、この実施例では第１の導電層３１０の第１のタイプの半導体層２１０の背面側に接触する面積を拡大し、この接触する面積は第１のタイプの半導体層２１０の面積の２.３％以上から２.８％以下まで、または２.８％から４％未満まで、もしくは４％以上から６％以下までである。凹陥箇所の開口の直径は１５μｍ以上から３２μｍ未満である。前の実施例と異なり、第１の導電層３１０の第１のタイプの半導体層２１０に対する直接に接触する面積を増やすことで、高電力製品の放熱問題を解決し、そして高電力製品とは例えば大型チップもしくは高圧チップなどである。
実施例４は実施例３の更なる設計であり、大まかに言うと第１の導電層３１０と第１のタイプの半導体層２１０との総接触面積を確保することにより放熱特性を高められるが、開口の直径が小さい場合、比較的細い第１の導電層３１０は熱抵抗との比率が非線形になるので、この状況における放熱を確保すべく、この実勢例の設計は凹陥箇所の開口を３２μｍ以上から４０μｍ以下までに設計する。好ましい実施形態として、凹陥箇所の開口の直徑が３４μｍ以上から３６μｍ以下までの場合、凹陥箇所の数は２０～２５に設定される。
実施例２から実施例４のような構成のように、実施例５では第１のタイプの半導体層２１０の厚さを厚めに設計する場合、例えば厚さを２μｍ以上とする場合、凹陥箇所の第１のタイプの半導体層２１０内における深さを１μｍ以上になるまで掘ることにより、第１のタイプの半導体層２１０から更に好適に熱を逃がすことができる。例えば、第１のタイプの半導体層２１０の厚さは２μｍ～３μｍである。
本発明の実施例６においては、実施例１～実施例５の発光ダイオードチップをワイヤボンディングで接続し、最初の発光ダイオードチップの第１の電極６１０を外部の回路に接続させ、最初の発光ダイオードチップの第２の電極６２０をゴールドワイヤで２番目の発光ダイオードチップの第１の電極６１０に接続させ、この方法により、複数個の発光ダイオードチップを順次にゴールドワイヤで直列接続し、最後の発光ダイオードチップの第２の電極６２０を外部の回路に接続させることにより、一連に直列接続する発光ダイオードチップ串を構成する。応用において、直列接続する複数の発光ダイオードチップは外部の回路の電流が一定であるため、比較的に高い稼動電圧を有し、他の構成と比べて、この構成の発光ダイオードチップは直列接続の設計を便利に実行することができ、且つ、高圧においては明らかな信頼性利点を有している。
本発明の実施例７においては、比較的に技術が単純で、信頼性が高い発光ダイオードデバイスの製作方法が公開されており、この高圧発光裝置の製作に用いられる方法には、以下の工程が含まれている。
図１３を参照し、第１の工程では、まず発光ダイオードデバイスのエキタピシャル構造を作製し、成長基板１００に半導体層シーケンス２００を作製する。この半導体層シーケンス２００は、第１のタイプの半導体層２１０と活性層２３０と第２のタイプの半導体層２２０とを有し、この三者は半導体のｐｎ接合を構成する。第２の工程では、第２のタイプの半導体層２２０の背面側から、例えばウェットエッチングもしくはドライエッチングにより、第２のタイプの半導体層２２０及び活性層２３０を貫通する複数の凹陥箇所を掘り出し、これらの凹陥箇所は少なくとも第１のタイプの半導体層２１０にまで貫通する。
図１４を参照し、第３の工程では、第２のタイプの半導体層２２０の表面の凹陥箇所以外の箇所に導電層を被覆する。この導電層は離散分布であり、この後の電気的接続のために相応しいパターン設計を行う。この導電層は、２以上のｎ対の同一の水平面にある第１の導電層３１０及び第２の導電層３２０を有し、各対の第１の導電層３１０及び第２の導電層３２０は、この後に作製される独立した半導体層シーケンス２００の中に位置する。それから各部分の導電層と凹陥箇所の底部と側壁に対して絶縁層４００を被覆する。
図１５を参照し、第４の工程では、凹陥箇所の底部の第１のタイプの半導体層２１０及びｎ個の第１の導電層３１０の一部のエリアが少なくとも露出するよう、絶縁層４００の一部のエリアに穴を形成する。露出する凹陥箇所の底部の第１のタイプの半導体層２１０及びｎ個の第１の導電層３１０の一部のエリアは、電気的接続窓の製作に用いられる。
図１６を参照し、第５の工程では、凹陥箇所の底部と、絶縁層４００と、ｎ個の第１の導電層３１０の一部のエリアとに引き続き第１の導電層３１０材料を被覆する。ここでの第１の導電層３１０は主に複数種類の材料により共同に構成されたもので、まとめて第１の導電層３１０として定義される。ｎ個の第１の導電層３１０の間に絶縁層４００を設けて仕切り、新たに被覆される第１の導電層３１０材料により電気的接続を第２の導電層３２０の同じ高さの第１の導電層３１０に放出する。
図１７を参照し、第６の工程では、放熱基板５００を第１の導電層３１０の背面側に直接に接続する。放熱基板５００はセラミックもしくは金属を含み、この直接接続は通常金属結合技術もしくは接着技術を採用する。結合技術を採用する場合、通常は第６の工程の前に基板５００及び第１の導電層３１０に結合金属を作製するがここでの結合金属はまとめて第１の導電層３１０を構成する。
第７の工程では、成長基板１００を除去する。ここでの成長基板１００を除去することは、成長基板１００の全部を除去すること、もしくは大きく薄く削ることが含まれている。
第８の工程では、第１の導電層３１０及び第２の導電層３２０が露出するまで第１のタイプの半導体層２１０の正面側から半導体層シーケンス２００の一部を除去してｎ個の互いに仕切られている半導体層シーケンス２００を形成する。この技術の設計は第１の導電層３１０と第２の導電層３２０までの比較的安定な材料を直接に除去できるので、技術の制御性が良い。
第９の工程では、最初の半導体層シーケンス２００の露出する第１の導電層３１０に第１の電極６１０を作製すると共に、最後の半導体層シーケンス２００の露出する第２の導電層３２０に第２の電極６２０を作製し、第１の電極６１０と第２の電極６２０は外部の回路との接続に用いられる。
図１７を参照すると、上記技術で提供された主に高圧装置に用いられる発光ダイオードデバイスの構成に基づいて、本発明の実施例８では、その構成における発光ダイオードユニットの間は直列接続を採用し、発光ダイオードデバイスは３～６個もしくは７～９個の発光ダイオードユニットを有する。直列接続の形に設計するために、発光ダイオードユニットの間の半導体層シーケンス２００は互いに仕切られ、互いの間は半導体層シーケンス２００内部の導電層により直列接続により電気的接続される。半導体層シーケンス２００は、第１のタイプの半導体層２１０と第２のタイプの半導体層２２０との間に介在し、放射の生成に設計された活性層２３０を有する。第１のタイプの半導体層２１０は半導体層シーケンス２００の正面側に位置し、半導体層シーケンス２００は絶縁層４００に被覆される１つまたは複数の凹陥箇所を有する。凹陥箇所は電流の通路として、半導体層シーケンス２００の正面側の反対側である背面側から活性層２３０を貫通して第１のタイプの半導体層２１０にまで延伸し、導電特性を有する第１の導電層３１０は凹陥箇所を通過して第１のタイプの半導体層２１０に電気的に接続し、導電特性を有する第２の導電層３２０は第２のタイプの半導体層２２０に電気的に接続する。第１の導電層３１０及び第２の導電層３２０は、凹陥箇所から延伸する絶縁層４００により互いに電気的に絶縁しており、複数の発光ダイオードユニットの最初の発光ダイオードユニットは第１の導電層３１０の少なくとも１部が露出して該露出する第１の導電層３１０に電気的に接続される第１の電極６１０を有し、最後の発光ダイオードユニットは第２の導電層３２０の少なくとも１部が露出して該露出する第２の導電層３２０に電気的に接続される第２の電極６２０を有し、第１の電極６１０と第２の電極６２０とは発光ダイオードデバイスの外側に位置し、第１の電極６１０と第２の電極６２０とは正面側に面する。
第１の導電層３１０の背面側は基板５００の正面側に接続し、第１の導電層３１０の正面側の第１のタイプの半導体層２１０の背面側に接触する面積は第１のタイプの半導体層２１０の面積の１.５％より大であり、凹陥箇所から延伸する絶縁層４００は第２の導電層３２０の背面側を被覆し、隣り合ういずれか２つの発光ダイオードユニットにおける１つの発光ダイオードユニットの第２の導電層３２０と、他の１つの発光ダイオードユニットの第１の導電層３１０とには一体的に接続された接続部が設けられており、隣り合う２つの発光ダイオードユニットの第１の導電層３１０は絶縁層４００により仕切られている。発光ダイオードユニットの一部のエリアでは、上から下へと順次に第２の導電層３２０と絶縁層４００と第１の導電層３１０とが積層されている。
複数の発光ダイオードユニットは同一の支持及び放熱基板５１０を共用する。一部の薄膜タイプの発光ダイオードデバイスでは、半導体層シーケンス２００の高さは７μｍ未満である。
本実施例において、第１の導電層３１０及び第２の導電層３２０は一方がまたは両方とも主に金属材料であり、電流の拡張に用いられるＩＴＯなどの電流拡張材料が設けられる可能性もある。互いに仕切られた半導体層シーケンス２００の間に、一体的に接続される接続部の少なくとも１部が露出し、この構造により、互いに仕切られた半導体層シーケンス２００を製作する際、除去技術は接続部まで実行すればよいので便利であり、そして技術的には制御しやすい。
図１８を参照し、上記実施例８に基づいて、外部の環境が接続部に直接影響する、ひいては接続部を破壊しないように接続部を守るべく、本発明は実施例９を提案し、すべての発光ダイオードユニットは正面側から絶縁層４００の１部が露出し、一体に接続される接続部の少なくとも１部は該絶縁層４００の下方に位置し、構造から見れば、製作技術の第５の工程において仕切りに用いられる絶縁層４００の位置を水平方向で変更するだけでよく、そして第８の工程において半導体層シーケンス２００の位置を絶縁層４００が露出するまで除去すれば、これを実現できる。
実施例８及び実施例９では、複数の発光ダイオードユニットは同一の成長基板１００において共同に成長した半導体層シーケンス２００により作製されたものであり、複数の発光ダイオードユニットは同様なチップ構造を有し、即ち、図１１及び図１２には周期的ユニット構造が見られる。
本発明の実施例１０において、複数の半導体層シーケンス２００が直列接続する高圧条件で、第１の導電層３１０の第１のタイプの半導体層２１０の背面側に接触する面積を拡大し、接触面積を第１のタイプの半導体層２１０の面積の４％以上から６％以下までに設計する。
上記したのは本発明の好ましい実施形態に過ぎず、この技術分野において通常の知識を有する者であれば、本発明の精神および範疇に違反しない限り、上記した実施例に対して組み合わせ、修飾または変更を実行することができ、これらも本発明の請求範囲に属する。
１００ 成長基板
２００ 半導体層シーケンス
２１０ 第１のタイプの半導体層
２２０ 第２のタイプの半導体層
２３０ 活性層
３１０ 第１の導電層
３２０ 第２の導電層
４００ 絶縁層
５００ 基板
６１０ 第１の電極
６２０ 第２の電極

Claims (13)

  1. 互いに直列接続されている複数の発光ダイオードユニットを有する発光ダイオードデバイスであって、
    前記発光ダイオードユニットにある半導体層シーケンスは互いに離れて配置されており、前記半導体層シーケンスは、第１のタイプの半導体層と、第２のタイプの半導体層と、前記第１のタイプの半導体層と前記第２のタイプの半導体層との間に位置し、放射を生成するために設計された活性層と、を有しており、
    前記第１のタイプの半導体層が存在する側は前記半導体層シーケンスの正面側であり、前記第２のタイプの半導体層が存在する側は前記半導体層シーケンスの背面側であり、
    前記半導体層シーケンスは、絶縁層に被覆されている１つもしくは複数の凹陥箇所を有し、前記凹陥箇所は前記半導体層シーケンスの正面側に反対する背面側から活性層を貫通して前記第１のタイプの半導体層にまで延伸し、
    第１の導電層は前記凹陥箇所を通って前記第１のタイプの半導体層に電気的に接続されていて、第２の導電層は前記半導体層シーケンスの背面側に位置し且つ前記第２のタイプの半導体層に電気的に接続されていて、
    前記第１の導電層と前記第２の導電層とは、前記凹陥箇所に延伸する前記絶縁層により互いに電気的に仕切られており、
    複数の前記発光ダイオードユニットにおける最初の発光ダイオードユニットは、前記第１の導電層の少なくとも１部が露出し、且つ、該露出する前記第１の導電層に電気的に接続されている第１の電極を有しており、そして最後の発光ダイオードユニットは、前記第２の導電層の少なくとも１部が露出し、且つ、該露出する前記第２の導電層に電気的に接続されている第２の電極を有しており、
    そして、前記第１の電極及び前記第２の電極は、前記第１の導電層と前記第２の導電層の前記半導体層シーケンスに隣り合う一側にそれぞれ位置し、各前記発光ダイオードユニットの前記第１の導電層の前記半導体層シーケンスから離れた一側は絶縁セラミック基板と直接に接続し、前記第１の導電層の前記半導体層シーケンスに隣り合う一側が前記第１のタイプの半導体層の前記活性層に隣り合う一側に接触する面積は、前記第１のタイプの半導体層の面積の１.５％より大であり、前記凹陥箇所から延伸する前記絶縁層は前記第２の導電層の背面側を覆い、隣り合ういずれか２つの前記発光ダイオードユニットにおける１つの発光ダイオードユニットの前記第２の導電層及び他の１つの発光ダイオードユニットの前記第１の導電層には、一体に接続されている接続部が設けられており、複数の前記発光ダイオードユニットは、同一の前記絶縁セラミック基板を共用することを特徴とする発光ダイオードデバイス。
  2. 互いに離れて配置される前記半導体層シーケンスの間に、一体に接続されている前記接続部の少なくとも１部が露出していることを特徴とする請求項１に記載の発光ダイオードデバイス。
  3. すべての前記発光ダイオードユニットの前記絶縁セラミック基板から離れた一側において、前記絶縁層の一部が正面側に露出しており、一体に接続されている前記接続部の少なくとも１部は、該絶縁層の一部の下方に位置していることを特徴とする請求項１に記載の発光ダイオードデバイス。
  4. 複数の前記発光ダイオードユニットは、同一のチップ構造を有していることを特徴とする請求項１に記載の発光ダイオードデバイス。
  5. 前記第１の導電層の前記第１のタイプの半導体層に接触する面積は、前記第１のタイプの半導体層の面積の４％以上で６％以下であることを特徴とする請求項１に記載の発光ダイオードデバイス。
  6. 前記第１の導電層および／または前記第２の導電層は金属材料を有することを特徴とする請求項１に記載の発光ダイオードデバイス。
  7. 前記半導体層シーケンスの高さは７μｍ以下であることを特徴とする請求項１に記載の発光ダイオードデバイス。
  8. 前記絶縁セラミック基板の材料はセラミックであることを特徴とする請求項１に記載の発光ダイオードデバイス。
  9. 隣り合う２つの前記発光ダイオードユニットの前記第１の導電層は、前記絶縁層により仕切られていることを特徴とする請求項１に記載の発光ダイオードデバイス。
  10. 前記第１の電極及び前記第２の電極は、前記発光ダイオードデバイスの外側に位置することを特徴とする請求項１に記載の発光ダイオードデバイス。
  11. すべての前記発光ダイオードユニットは、前記第1のタイプの半導体層から前記第２のタイプの半導体層への方向に沿って順番に積層された前記第２の導電層と、前記絶縁層と、前記第１の導電層と、を有することを特徴とする請求項１に記載の発光ダイオードデバイス。
  12. 前記発光ダイオードデバイスは、３～６個、もしくは７～９個の前記発光ダイオードユニットを有することを特徴とする請求項１に記載の発光ダイオードデバイス。
  13. 発光ダイオードデバイスの製作方法であって、
    第１のタイプの半導体層と、活性層と、第２のタイプの半導体層と、を有する半導体層シーケンスを成長基板に作製する第１の工程と、
    前記第２のタイプの半導体層の前記第１のタイプの半導体層に反対する側から、前記第２のタイプの半導体層及び前記活性層を貫通し、且つ、少なくとも前記第１のタイプの半導体層まで貫通する複数の凹陥箇所を形成する第２の工程と、
    前記第２のタイプの半導体層の表面の前記凹陥箇所以外の箇所に、２以上のｎ対の同一の水平面にある第１の導電層及び第２の導電層を有する導電層を形成してから、前記導電層と前記凹陥箇所の底部と側壁に対して絶縁層を被覆する第３の工程と、
    前記凹陥箇所の底部の前記第１のタイプの半導体層及びｎ個の前記第１の導電層の一部のエリアが少なくとも露出するよう、前記絶縁層に穴を形成する第４の工程と、
    前記凹陥箇所の底部と前記絶縁層とｎ個の前記第１の導電層の前記一部のエリアとに第１の導電層材料を引き続き被覆し、前記第１の導電層の前記半導体層シーケンスに隣り合う一側が前記第１のタイプの半導体層の前記活性層に隣り合う一側に接触する面積が、前記第１のタイプの半導体層の面積の１.５％より大になり、且つ、ｎ個の前記第１の導電層の間は前記絶縁層により仕切られる第５の工程と、
    絶縁セラミック基板を前記第１の導電層の前記半導体層シーケンスから離れた一側に直接に接続する第６の工程と、
    前記成長基板を除去する第７の工程と、
    前記第１の導電層及び前記第２の導電層が露出してｎ個の互いに仕切られている前記半導体層シーケンスが形成されるよう、前記第１のタイプの半導体層の前記第２のタイプの半導体層に反対する側から前記半導体層シーケンスの一部を除去する第８の工程と、
    最初の前記半導体層シーケンスの露出する前記第１の導電層に第１の電極を作製すると同時に、最後の前記半導体層シーケンスの露出する前記第２の導電層に第２の電極を作製する第９の工程と、
    が含まれることを特徴とする、発光ダイオードデバイスの製作方法。
JP2020571510A 2018-10-11 2018-10-11 発光ダイオードデバイス及びその製作方法 Active JP7274511B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023075772A JP2023100814A (ja) 2018-10-11 2023-05-01 発光ダイオードデバイス及びその製作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2018/109911 WO2020073295A1 (zh) 2018-10-11 2018-10-11 一种发光二极管元件及其制作方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023075772A Division JP2023100814A (ja) 2018-10-11 2023-05-01 発光ダイオードデバイス及びその製作方法

Publications (2)

Publication Number Publication Date
JP2021535584A JP2021535584A (ja) 2021-12-16
JP7274511B2 true JP7274511B2 (ja) 2023-05-16

Family

ID=66926891

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2020571510A Active JP7274511B2 (ja) 2018-10-11 2018-10-11 発光ダイオードデバイス及びその製作方法
JP2023075772A Pending JP2023100814A (ja) 2018-10-11 2023-05-01 発光ダイオードデバイス及びその製作方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023075772A Pending JP2023100814A (ja) 2018-10-11 2023-05-01 発光ダイオードデバイス及びその製作方法

Country Status (4)

Country Link
US (1) US20210226089A1 (ja)
JP (2) JP7274511B2 (ja)
CN (1) CN109891610A (ja)
WO (1) WO2020073295A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112909136A (zh) * 2019-11-19 2021-06-04 成都辰显光电有限公司 发光二极管、显示面板、显示装置及制备方法
CN112490260B (zh) * 2020-11-13 2024-02-02 泉州三安半导体科技有限公司 一种发光器件及其制备方法
CN113140966B (zh) * 2021-03-09 2023-05-09 深圳瑞波光电子有限公司 一种半导体激光器巴条及其制造方法、电子设备

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007324581A (ja) 2006-05-01 2007-12-13 Mitsubishi Chemicals Corp 集積型半導体発光装置およびその製造方法
JP2011054967A (ja) 2009-08-31 2011-03-17 Lg Innotek Co Ltd 発光素子及びこれを備える発光素子パッケージ
JP2011139038A (ja) 2009-12-31 2011-07-14 Seoul Opto Devices Co Ltd 発光素子及びその製造方法
JP2012054422A (ja) 2010-09-01 2012-03-15 Hitachi Cable Ltd 発光ダイオード
JP2014022530A (ja) 2012-07-18 2014-02-03 Nichia Chem Ind Ltd 半導体発光素子及びその製造方法
JP2014157948A (ja) 2013-02-16 2014-08-28 Seiwa Electric Mfg Co Ltd 半導体発光素子及び発光装置
JP2014207267A (ja) 2013-04-11 2014-10-30 日亜化学工業株式会社 発光素子及びそれを用いた発光装置
JP2014216470A (ja) 2013-04-25 2014-11-17 スタンレー電気株式会社 半導体発光素子
JP2014229822A (ja) 2013-05-24 2014-12-08 スタンレー電気株式会社 半導体発光素子アレイおよび半導体発光素子アレイの製造方法
US20150295137A1 (en) 2012-11-21 2015-10-15 Osram Opto Semiconductors Gmbh Method for producing a connection region of an optoelectronic semiconductor chip
JP2015533022A (ja) 2012-09-20 2015-11-16 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 互いに並んで配置された複数の活性領域を有するオプトエレクトロニクス半導体チップ
CN106409997A (zh) 2016-11-23 2017-02-15 映瑞光电科技(上海)有限公司 Led芯片及其形成方法
JP2017112166A (ja) 2015-12-15 2017-06-22 スタンレー電気株式会社 半導体発光素子アレイおよび車両用灯具

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104091815A (zh) * 2010-10-12 2014-10-08 晶元光电股份有限公司 发光元件
TWI488331B (zh) * 2011-03-23 2015-06-11 Epistar Corp 發光二極體陣列
KR20140073351A (ko) * 2012-12-06 2014-06-16 엘지이노텍 주식회사 발광 소자
KR20160025456A (ko) * 2014-08-27 2016-03-08 서울바이오시스 주식회사 발광 다이오드 및 그 제조 방법
DE102015116495A1 (de) * 2015-09-29 2017-03-30 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zum Herstellen eines optoelektronischen Halbleiterchips
CN109791964A (zh) * 2018-10-11 2019-05-21 厦门市三安光电科技有限公司 一种发光二极管芯片及其制作方法

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007324581A (ja) 2006-05-01 2007-12-13 Mitsubishi Chemicals Corp 集積型半導体発光装置およびその製造方法
JP2011054967A (ja) 2009-08-31 2011-03-17 Lg Innotek Co Ltd 発光素子及びこれを備える発光素子パッケージ
JP2011139038A (ja) 2009-12-31 2011-07-14 Seoul Opto Devices Co Ltd 発光素子及びその製造方法
JP2012054422A (ja) 2010-09-01 2012-03-15 Hitachi Cable Ltd 発光ダイオード
JP2014022530A (ja) 2012-07-18 2014-02-03 Nichia Chem Ind Ltd 半導体発光素子及びその製造方法
JP2015533022A (ja) 2012-09-20 2015-11-16 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 互いに並んで配置された複数の活性領域を有するオプトエレクトロニクス半導体チップ
US20150295137A1 (en) 2012-11-21 2015-10-15 Osram Opto Semiconductors Gmbh Method for producing a connection region of an optoelectronic semiconductor chip
JP2014157948A (ja) 2013-02-16 2014-08-28 Seiwa Electric Mfg Co Ltd 半導体発光素子及び発光装置
JP2014207267A (ja) 2013-04-11 2014-10-30 日亜化学工業株式会社 発光素子及びそれを用いた発光装置
JP2014216470A (ja) 2013-04-25 2014-11-17 スタンレー電気株式会社 半導体発光素子
JP2014229822A (ja) 2013-05-24 2014-12-08 スタンレー電気株式会社 半導体発光素子アレイおよび半導体発光素子アレイの製造方法
JP2017112166A (ja) 2015-12-15 2017-06-22 スタンレー電気株式会社 半導体発光素子アレイおよび車両用灯具
CN106409997A (zh) 2016-11-23 2017-02-15 映瑞光电科技(上海)有限公司 Led芯片及其形成方法

Also Published As

Publication number Publication date
JP2023100814A (ja) 2023-07-19
WO2020073295A1 (zh) 2020-04-16
US20210226089A1 (en) 2021-07-22
JP2021535584A (ja) 2021-12-16
CN109891610A (zh) 2019-06-14

Similar Documents

Publication Publication Date Title
JP5801359B2 (ja) オプトエレクトロニクス半導体ボディ
KR100610633B1 (ko) 수직 구조 발광 다이오드 및 그 제조 방법
US7880181B2 (en) Light emitting diode with improved current spreading performance
JP5433583B2 (ja) ワイヤボンディングのないウェーハ段階のｌｅｄ
KR101007130B1 (ko) 발광소자 및 그 제조방법
KR101978968B1 (ko) 반도체 발광소자 및 발광장치
JP6023660B2 (ja) 半導体発光素子及び半導体発光装置
CN107210341B (zh) Led以及制造方法
JP2023100814A (ja) 発光ダイオードデバイス及びその製作方法
TWI415302B (zh) 光電半導體本體
JP2012074665A (ja) 発光ダイオード
TW200403869A (en) Contacting scheme for large and small area semiconductor light emitting flip chip devices
TWI524556B (zh) 具有可觸及電極之固態發光裝置及製造方法
KR20150139194A (ko) 발광 다이오드 및 그 제조 방법
US6777717B1 (en) LED reflector for improved light extraction
JP6637703B2 (ja) 半導体発光装置
CN110021691B (zh) 一种半导体发光器件
US20210226088A1 (en) Light-emitting diode chip and manufacturing method thereof
JP5471805B2 (ja) 発光素子及びその製造方法
US20120091464A1 (en) GaN LEDs with Improved Area and Method for Making the Same
KR101457036B1 (ko) 반도체 발광 소자 및 이를 제조하는 방법
JP2017055045A (ja) 半導体発光装置
KR20140140399A (ko) 복수개의 발광 요소들을 갖는 발광다이오드 및 그것을 제조하는 방법
KR20130113268A (ko) 발광효율이 우수한 발광소자 어레이
KR101643688B1 (ko) 반도체 발광소자

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210302

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220405

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220704

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230404

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230501

R150 Certificate of patent or registration of utility model

Ref document number: 7274511

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350