JP2012074665A - 発光ダイオード - Google Patents
発光ダイオード Download PDFInfo
- Publication number
- JP2012074665A JP2012074665A JP2010275210A JP2010275210A JP2012074665A JP 2012074665 A JP2012074665 A JP 2012074665A JP 2010275210 A JP2010275210 A JP 2010275210A JP 2010275210 A JP2010275210 A JP 2010275210A JP 2012074665 A JP2012074665 A JP 2012074665A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- light emitting
- semiconductor
- wiring layer
- emitting diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
- H01L33/405—Reflective materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
- H01L33/42—Transparent materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
Abstract
【課題】放熱性や発光特性が良く、しかも高い生産性・歩留まりを実現できる発光ダイオードを提供する。
【解決手段】発光ダイオード１００は、配線層３１と配線層３１上の半導体発光素子１０を有し、半導体発光素子１０は、半導体発光層６と、透明導電層８と、金属反射層９と、透明絶縁膜１１と、透明絶縁膜１１の配線層３１側に離間領域１８，１９を介して設けられ、配線層３１と電気的に接続される第１電極部２１及び第２電極部２２とを有し、第１電極部２１は、第１コンタク卜部１４により透明導電層８を介して第１半導体層５と電気的に接続され、第２電極部１５は、透明絶縁膜１１を貫通し且つ透明導電層８、第１半導体層５、及び活性層４に対して絶縁されつつ貫通して設けられる第２コンタクト部１５により第２半導体層３と電気的に接続される。
【選択図】図１
【解決手段】発光ダイオード１００は、配線層３１と配線層３１上の半導体発光素子１０を有し、半導体発光素子１０は、半導体発光層６と、透明導電層８と、金属反射層９と、透明絶縁膜１１と、透明絶縁膜１１の配線層３１側に離間領域１８，１９を介して設けられ、配線層３１と電気的に接続される第１電極部２１及び第２電極部２２とを有し、第１電極部２１は、第１コンタク卜部１４により透明導電層８を介して第１半導体層５と電気的に接続され、第２電極部１５は、透明絶縁膜１１を貫通し且つ透明導電層８、第１半導体層５、及び活性層４に対して絶縁されつつ貫通して設けられる第２コンタクト部１５により第２半導体層３と電気的に接続される。
【選択図】図１
Description
本発明は、発光ダイオードに関し、更に詳しくは、半導体発光素子の基板側に形成された２つ電極が基板上の配線と接続される構造を有する発光ダイオードに関する。
近年、半導体発光素子である発光ダイオード（以下、ＬＥＤ）は、結晶品質の向上によって高い電気・光変換効率が実現されている。発光効率が高くなり、発熱の影響も少なくなって、大電流での使用が可能となったことから、表示用ＬＥＤに比べて高輝度が要求される照明用の光源への応用が広がっている。
発光素子の高出力化には、素子の大型化と、大きな投入電力に対する耐性の確保とが必要である。ＬＥＤの高出力化、高効率化のために有効な構造として、バンプを用いたフリップチップ構造が知られている（例えば、特許文献１、２参照）。このフリップチップ構造では、図１１に示すように、透明基板２１０上に発光部を有する所定の半導体層２１１を積層成長し、半導体層２１１上に電流注入用の２つの電極２１２、電極２１３を設け、これら電極２１２、２１３にバンプ２１４をそれぞれ形成したＬＥＤチップが用いられる。このフリップチップ構造のＬＥＤチップが基板２１６上の金属配線２１５にバンプ２１４を介して実装される。フリップチップ構造のＬＥＤでは、透明基板２１０側が光取出し面として使用され、発光部からの光が電極によって遮られることがないので、高い光取出し効率を実現できる。
しかしながら、例えば、特許文献１，２のようなバンプを用いたフリップチップ実装では、１つのＬＥＤを実装するために、多数のバンプを形成する必要があり、バンプの量やバンプ高さの制御、バンプへのＬＥＤ実装の位置合わせ及び接合は容易ではなく、接合不良が生じ易く、生産性や歩留まりの改善が難しいという問題がある。
本発明の目的は、放熱性や発光特性が良く、しかも高い生産性・歩留まりを実現できる発光ダイオードを提供することにある。
本発明の第１の態様は、配線層と、前記配線層上に設けられる半導体発光素子と、を有し、
前記半導体発光素子は、前記配線層側から順に、第１半導体層、活性層、第２半導体層を備えた半導体発光層と、前記半導体発光層の前記配線層側に設けられる透明導電層と、
前記透明導電層の前記配線層側に設けられる金属反射層と、前記金属反射層の前記配線層側に、前記金属反射層を覆うように設けられる透明絶縁膜と、前記透明絶縁膜の前記配線層側に離間領域を介して設けられ、前記配線層と電気的に接続される第１電極部及び第２電極部と、を有し、
前記第１電極部は、前記透明絶縁膜を貫通して設けられる第１コンタク卜部により前記透明導電層を介して前記第１半導体層と電気的に接続され、前記第２電極部は、前記透明絶縁膜を貫通して設けれると共に、前記透明導電層、前記第１半導体層、及び前記活性層に対して絶縁されつつ貫通して設けられる第２コンタクト部により前記第２半導体層と電気的に接続される、発光ダイオードである。
前記半導体発光素子は、前記配線層側から順に、第１半導体層、活性層、第２半導体層を備えた半導体発光層と、前記半導体発光層の前記配線層側に設けられる透明導電層と、
前記透明導電層の前記配線層側に設けられる金属反射層と、前記金属反射層の前記配線層側に、前記金属反射層を覆うように設けられる透明絶縁膜と、前記透明絶縁膜の前記配線層側に離間領域を介して設けられ、前記配線層と電気的に接続される第１電極部及び第２電極部と、を有し、
前記第１電極部は、前記透明絶縁膜を貫通して設けられる第１コンタク卜部により前記透明導電層を介して前記第１半導体層と電気的に接続され、前記第２電極部は、前記透明絶縁膜を貫通して設けれると共に、前記透明導電層、前記第１半導体層、及び前記活性層に対して絶縁されつつ貫通して設けられる第２コンタクト部により前記第２半導体層と電気的に接続される、発光ダイオードである。
本発明の第２の態様は、第１の態様の発光ダイオードにおいて、前記第１電極部及び前記第２電極部は、前記配線層に対して面接合により貼り合せられている。
本発明の第３の態様は、第１又は第２の態様の発光ダイオードおいて、前記第１電極部及び前記第２電極部はＡｕ系の貼り合せ層を有し、前記貼り合せ層を介してＡｕ系の前記配線層に接合されている。
本発明の第４の態様は、第１〜第３のいずれかの発光ダイオードにおいて、前記半導体発光層を形成する前記第１半導体層、前記活性層、及び前記第２半導体層は、窒化物系半導体材料からなり、前記金属反射層は、Ａｇからなる。
本発明の第５の態様は、第１〜第４の態様のいずれかの発光ダイオードにおいて、前記配線層上には、複数の前記半導体発光素子が設けられている。
本発明の第６の態様は、第１〜第５の態様のいずれかの発光ダイオードにおいて、前記半導体発光層の前記配線層側とは反対側に、粗面化加工された光取出し面が形成されている。
本発明の第７の態様は、第６の態様の発光ダイオードにおいて、前記光取出し面には、透光性の導電膜が形成されている。
本発明の第８の態様は、第１〜第７の態様のいずれかの発光ダイオードにおいて、前記配線層が絶縁性基板上に設けられ、前記絶縁性基板には２箇所以上に貫通孔が形成され、前記貫通孔に金属材料が設けられことで前記配線層に電気的に接続される基板コンタクト部が形成されている。
本発明によれば、放熱性や発光特性が良く、しかも高い生産性・歩留まりを実現できる発光ダイオードが得られる。
以下に、本発明に係る発光ダイオードの一実施形態について、図面を用いて説明する。
［第１の実施形態]
図１に、本発明の第１の実施形態に係る発光ダイオードを示す。
図１に、本発明の第１の実施形態に係る発光ダイオードを示す。
本実施形態の発光ダイオード１００は、基板３０と、基板３０上に配設される配線層３１と、配線層３１上に設けられる複数の半導体発光素子１０と、を有する。
半導体発光素子１０は、配線層３１側から順に、第１半導体層５、活性層４、第２半導体層３を備えた半導体発光層６と、半導体発光層６の配線層３１側に設けられる透明導電層８と、透明導電層８の配線層３１側に設けられる金属反射層９と、金属反射層９の配線層側３１に、金属反射層９を覆うように設けられる透明絶縁膜１１と、透明絶縁膜１１の配線層３１側に離間領域１８，１９を介して設けられ、配線層３１と電気的に接続される第１電極部２１及び第２電極部２２と、を有する。
第１電極部２１及び第２電極部２２は、基板３０側に貼り合せ層１７を備え、第１電極部２１及び第２電極部２２は貼り合せ層１７により配線層３１と接合されている。第１電極部２１は、透明絶縁膜１１を貫通して設けられる第１コンタク卜部１４により透明導電層８を介して第１半導体層５と電気的に接続されている。第２電極部２２は、透明絶縁膜１１を貫通して設けられると共に、透明導電層８、第１半導体層５、及び活性層４に対して絶縁されつつ貫通して設けられる第２コンタクト部１５により第２半導体層３と電気的に接続されている。
半導体発光素子１０は、配線層３１側から順に、第１半導体層５、活性層４、第２半導体層３を備えた半導体発光層６と、半導体発光層６の配線層３１側に設けられる透明導電層８と、透明導電層８の配線層３１側に設けられる金属反射層９と、金属反射層９の配線層側３１に、金属反射層９を覆うように設けられる透明絶縁膜１１と、透明絶縁膜１１の配線層３１側に離間領域１８，１９を介して設けられ、配線層３１と電気的に接続される第１電極部２１及び第２電極部２２と、を有する。
第１電極部２１及び第２電極部２２は、基板３０側に貼り合せ層１７を備え、第１電極部２１及び第２電極部２２は貼り合せ層１７により配線層３１と接合されている。第１電極部２１は、透明絶縁膜１１を貫通して設けられる第１コンタク卜部１４により透明導電層８を介して第１半導体層５と電気的に接続されている。第２電極部２２は、透明絶縁膜１１を貫通して設けられると共に、透明導電層８、第１半導体層５、及び活性層４に対して絶縁されつつ貫通して設けられる第２コンタクト部１５により第２半導体層３と電気的に接続されている。
本実施形態では、第１電極部２１及び第２電極部２２は、透明絶縁膜１１側から密着層１６と、貼り合せ層１７とを積層して構成され、また、配線層３１は、基板３０側から密着層３２と、接合用金属層３３とを積層して構成される。発光素子側の貼り合せ層（接合用金属層）１７、および基板３０側の接合用金属層（貼り合せ層）３３の材料には、一例として、ＡｕやＡｕ共晶合金などのＡｕ系の材料が用いられる。
第１電極部２１及び第２電極部２２の貼り合せ層１７と、配線層３１の接合用金属層３３とは、例えば、熱圧着接合や共晶接合などによって接合される。第１電極部２１及び第２電極部２２の貼り合せ層１７の表面（貼り合せ面、接合面）は、ほぼ同一の平面上にあり、また同様に、配線層３１の接合用金属層３３の表面（貼り合せ面、接合面）は、ほぼ同一の平面上にある。このため、貼り合せ層１７と接合用金属層３３とは、熱圧着などによって、面状に接合する面接合（貼り合せ）となる。このため、バンプを用いたフリップチップ実装（図１１参照）に比べて、接合は確実且つ容易となり、接合不良の発生を抑えることができる。
第１電極部２１及び第２電極部２２の貼り合せ層１７と、配線層３１の接合用金属層３３とは、例えば、熱圧着接合や共晶接合などによって接合される。第１電極部２１及び第２電極部２２の貼り合せ層１７の表面（貼り合せ面、接合面）は、ほぼ同一の平面上にあり、また同様に、配線層３１の接合用金属層３３の表面（貼り合せ面、接合面）は、ほぼ同一の平面上にある。このため、貼り合せ層１７と接合用金属層３３とは、熱圧着などによって、面状に接合する面接合（貼り合せ）となる。このため、バンプを用いたフリップチップ実装（図１１参照）に比べて、接合は確実且つ容易となり、接合不良の発生を抑えることができる。
金属反射層９は、活性層４で発光し透明絶縁膜１１側にきた光を半導体発光層６側に反射して、光取り出し効率を向上させるための層である。金属反射層９の材料には、発光波長の光に対して高い反射率を有する、例えばＡｇ（銀）、Ａｕ、Ｃｕ（銅）、Ａｌ（アルミニウム）等の金属、若しくはこれらの金属を少なくとも１つ含む合金が用いられる。金属反射層９は、Ａｇからなるのが好ましい。本実施形態では、金属反射層９は、透明絶縁膜１１と透明導電層８とに覆われるように設けられている。金属反射層９を透明絶縁膜１１で覆うのは、金属反射層９を構成する材料（Ａｇ等）のエレクトロマイグレーションを抑制するためである。密着層１６は、透明絶縁膜１１にＡｕなどの貼り合せ層を設ける場合、透明絶縁膜１１と貼り合せ層との密着性を高めるために設けられる。例えば、密着層１６は、Ｔｉ（チタン）、Ｎｉ（ニッケル）、Ａｌ（アルミニウム）などを用い、厚さ１ｎｍ〜５０ｎｍ程度の厚さに設けられる。
本実施形態の半導体発光層６を含む半導体層は、半導体発光層６以外に、半導体発光層６の第１半導体層５の透明導電層８側に設けられたコンタクト層７と、第２半導体層３の活性層４側とは反対側に設けられたバッファ層２とを有する。バッファ層２の第２半導体層３側とは反対側の主面は、粗面化加工された光取出し面２ａとなっている。半導体発光素子１０の光取出し面２ａは、粗面化されると共に、電極が形成されていないので、光取出し効率が高い。
本実施形態では、基板３０上に配設される配線層３１は、図２に示すように、複数の半導体発光素子１０を直列接続するパターンに形成されている。即ち、図２に示すように、矩形状の支持基板３０上の対角配置にある２つの配線層３１上にパッド電極４０を形成し、この２つのパッド電極４０、４０間に電圧を加え、配線層３１を通じて、７個のＳ字状に直列接続された半導体発光素子１０に電流が流れるように構成している。具体的には、各半導体発光素子１０の第１電極部２１に接続された配線層３１から供給された電流は、第１電極部２１、第１コンタクト部１４を通じて透明導電層８に流れ、透明導電層８で拡散されてコンタクト層７に供給され、更に第１半導体層５、活性層４、第２半導体層３及びバッファ層２を流れ、第２コンタクト部１５を通って第２電極部２２に流れ、第２電極部２２から配線層３１を通じて当該半導体発光素子１０に隣接し配線層３１により直列接続された半導体発光素子１０の第１電極部２１へと流れる。
なお、図２に示すように、第１コンタクト部１４はドット状に形成され、第２コンタクト部１５は矩形状に形成されているが、環状や枝状などに連続に形成しても良い。また、基板３０上の配線層３１のパターンや半導体発光素子１０の電極部構造などを適宜変更することで、複数の半導体発光素子１０を、直列接続のみならず、並列接続にも、或いは直列接続と並列接続を組み合わせた接続とすることもできる。
なお、図２に示すように、第１コンタクト部１４はドット状に形成され、第２コンタクト部１５は矩形状に形成されているが、環状や枝状などに連続に形成しても良い。また、基板３０上の配線層３１のパターンや半導体発光素子１０の電極部構造などを適宜変更することで、複数の半導体発光素子１０を、直列接続のみならず、並列接続にも、或いは直列接続と並列接続を組み合わせた接続とすることもできる。
本実施形態の発光ダイオード１００によれば、面接合方式（貼り合せ方式）により、半導体発光素子１０の第１電極部２１及び第２電極部２２を基板３０上の配線層３１に貼り合せているため、光取出し面２ａ側に影となる電極（遮蔽物）が存在せず、しかも基板３０側への光を金属反射層９で光取出し面２ａ側に反射しているので、光取出し効率が高い。また、第１電極部２１及び第２電極部２２と配線層３１とを面接合する構成を採用することで、複数の半導体発光素子１０を有する発光ダイオード１００であっても、接合不良の発生を抑えることができ、発光ダイオードの発光ムラを抑制できると共に、接合不良の抑制のみならず接合の容易化も図れることから、発光ダイオードの生産性・歩留りの向上を実現できる。さらに、面接合となるため放熱面積を広くとることができ、半導体発光素子１０で発生した熱を第１電極部２１及び第２電極部２２から配線層３１を介して基板３０側に効率よく逃がすことができ、発光ダイオードの信頼性を向上できる。また、複数個の半導体発光素子１０を直列に設けることで、容易に電流値と輝度とを調節することができる。
以下に、本実施形態の発光ダイオードの製造工程と共に、本実施形態の発光ダイオードを更に詳細に説明する。図３〜図５に本実施形態に係る発光ダイオード１００を製造する製造工程の一例を示す。
（基板上への配線層の形成工程）
基板（支持基板）３０としては、光に対する透明性は必要としない。例えば、サファイア、Ｓｉ、ＧａＮ、ＡｌＮ、ＺｎＯ、ＳｉＣ、ＢＮ、ＺｎＳなどの単結晶基板、Ａｌ2Ｏ3、ＡｌＮ、ＢＮ、ＭｇＯ、ＺｎＯ、ＳｉＣ、Ｃ等のセラミクスやこれらの混合物などからなる基板を用いることができる。特に、これらの材料のうち、基板３０には、高抵抗で熱伝導性が高い材料が望ましい。
配線層３１は、図３（ａ）に示すように、基板３０上に密着層３２と接合用金属層３３とを順次形成し、フォトリソグラフィ法、エッチング法により配線パターンを形成することが望ましい。密着層３２としては、ＴｉやＰｔを１ｎｍ以上５０ｎｍ以下の厚さで形成するのがよい。接合用金属層３３としては、ＡｕやＡｕ共晶合金などを用い、０.５μｍ〜２.０μｍの厚さに形成するのがよい。
基板（支持基板）３０としては、光に対する透明性は必要としない。例えば、サファイア、Ｓｉ、ＧａＮ、ＡｌＮ、ＺｎＯ、ＳｉＣ、ＢＮ、ＺｎＳなどの単結晶基板、Ａｌ2Ｏ3、ＡｌＮ、ＢＮ、ＭｇＯ、ＺｎＯ、ＳｉＣ、Ｃ等のセラミクスやこれらの混合物などからなる基板を用いることができる。特に、これらの材料のうち、基板３０には、高抵抗で熱伝導性が高い材料が望ましい。
配線層３１は、図３（ａ）に示すように、基板３０上に密着層３２と接合用金属層３３とを順次形成し、フォトリソグラフィ法、エッチング法により配線パターンを形成することが望ましい。密着層３２としては、ＴｉやＰｔを１ｎｍ以上５０ｎｍ以下の厚さで形成するのがよい。接合用金属層３３としては、ＡｕやＡｕ共晶合金などを用い、０.５μｍ〜２.０μｍの厚さに形成するのがよい。
（成長用基板上へのエピタキシャル層の形成工程）
半導体発光素子１０は、まず、成長用基板上に発光エピタキシャル層として、III−Ｖ族化合物半導体層を積層形成する（図３（ｂ））。窒化物半導体系のエピタキシャル層を形成する場合には、例えば、成長用基板としてサファイア基板１を用意し、サファイア基板１上に、ＨＶＰＥ（ハイドライド気相成長）法、ＭＯＶＰＥ（有機金属気相成長）法などにより、ＧａＮバッファ層（厚さ４μｍ）２と、第２半導体層としてのｎ型ＧａＮクラッド層（厚さ３μｍ）３と、活性層としての量子井戸構造に形成されるアンドープのＩｎＧａＮ活性層（井戸層及びバリア層のペアが５〜６ペア）４と、第１半導体層としてのｐ型ＡｌＧａＮクラッド層（４０ｎｍ）５と、ｐ型ＧａＮ層（厚さ３００ｎｍ）７を順次成長させ、エピタキシャルウェハを形成する。
本実施形態のＩｎＧａＮ活性層は、例えば、井戸層のＩｎ組成比を０．１５、バリア層のＩｎ組成比を０〜０．０５となるよう形成する。また、ＧａＮバッファ層２は、ｎ型ＧａＮ層により形成され、一例としてキャリア濃度５×１０17〜１×１０18ｃｍ-3に形成される。
半導体発光素子１０は、まず、成長用基板上に発光エピタキシャル層として、III−Ｖ族化合物半導体層を積層形成する（図３（ｂ））。窒化物半導体系のエピタキシャル層を形成する場合には、例えば、成長用基板としてサファイア基板１を用意し、サファイア基板１上に、ＨＶＰＥ（ハイドライド気相成長）法、ＭＯＶＰＥ（有機金属気相成長）法などにより、ＧａＮバッファ層（厚さ４μｍ）２と、第２半導体層としてのｎ型ＧａＮクラッド層（厚さ３μｍ）３と、活性層としての量子井戸構造に形成されるアンドープのＩｎＧａＮ活性層（井戸層及びバリア層のペアが５〜６ペア）４と、第１半導体層としてのｐ型ＡｌＧａＮクラッド層（４０ｎｍ）５と、ｐ型ＧａＮ層（厚さ３００ｎｍ）７を順次成長させ、エピタキシャルウェハを形成する。
本実施形態のＩｎＧａＮ活性層は、例えば、井戸層のＩｎ組成比を０．１５、バリア層のＩｎ組成比を０〜０．０５となるよう形成する。また、ＧａＮバッファ層２は、ｎ型ＧａＮ層により形成され、一例としてキャリア濃度５×１０17〜１×１０18ｃｍ-3に形成される。
（透明導電層、金属反射層の形成工程）
次に、図３（ｃ）に示すように、電流分散層として機能する透明導電層８をｐ型ＧａＮ層７上に形成する。透明導電層８には、ＩＴＯ（酸化インジウムスズ）等が用いられる。更に、透明導電層８上の所定箇所に金属反射層９を形成する。金属反射層９は、例えば、透明導電層８上の全面に蒸着等によってＡｇ層を形成した後、Ａｇ層をエッチングにより、第１コンタクト部１４、第２コンタクト部１５を形成する部分などを除去することで形成する。
次に、図３（ｃ）に示すように、電流分散層として機能する透明導電層８をｐ型ＧａＮ層７上に形成する。透明導電層８には、ＩＴＯ（酸化インジウムスズ）等が用いられる。更に、透明導電層８上の所定箇所に金属反射層９を形成する。金属反射層９は、例えば、透明導電層８上の全面に蒸着等によってＡｇ層を形成した後、Ａｇ層をエッチングにより、第１コンタクト部１４、第２コンタクト部１５を形成する部分などを除去することで形成する。
（透明絶縁膜、第１コンタクト部、第２コンタクト部の形成工程）
次に、図４（ａ）に示すように、透明導電層８上の金属反射層９を覆うように透明絶縁膜１１を形成する。透明絶縁膜１１には、例えばＳｉＯ2、ＳｉＮなどを用いる。金属反射層９は、透明導電層８と透明絶縁膜１１に覆われて閉じ込められた状態となる。次いで、フォトリソグラフィ法、エッチング法を用いて、透明絶縁膜１１を貫通し、第１コンタクト部であるｐ型コンタクト部１４を形成するための孔１２を形成する。更に、透明絶縁膜１１、透明導電層８、ｐ型ＧａＮ層７、ｐ型ＡｌＧａＮクラッド層５、およびＩｎＧａＮ活性層４を貫通してｎ型ＧａＮクラッド層３に至る、第２コンタクト部であるｎ型コンタクト部１５を形成するための孔１３を形成する。
このとき、ｎ型コンタクト部１５用の孔１３の側面に、透明導電層８、ｐ型ＧａＮ層７、ｐ型ＡｌＧａＮクラッド層５、およびＩｎＧａＮ活性層４に対して絶縁をとるための絶縁膜（ＳｉＯ2など）を設けるとよい。ただし、孔１３は、孔径５〜１０μｍ程度であるのに対して、深さ（エピタキシャル層の厚さ）が１μｍ程度と浅い（薄い）ので、精度良く孔１３及びｎ型コンタクト部１５を形成することで、絶縁膜を形成しなくても、図示しない空隙によりｎ型コンタクト部１５と透明導電層８、ｐ型ＧａＮ層７等との間の絶縁性を確保できる。
次に、図４（ａ）に示すように、透明導電層８上の金属反射層９を覆うように透明絶縁膜１１を形成する。透明絶縁膜１１には、例えばＳｉＯ2、ＳｉＮなどを用いる。金属反射層９は、透明導電層８と透明絶縁膜１１に覆われて閉じ込められた状態となる。次いで、フォトリソグラフィ法、エッチング法を用いて、透明絶縁膜１１を貫通し、第１コンタクト部であるｐ型コンタクト部１４を形成するための孔１２を形成する。更に、透明絶縁膜１１、透明導電層８、ｐ型ＧａＮ層７、ｐ型ＡｌＧａＮクラッド層５、およびＩｎＧａＮ活性層４を貫通してｎ型ＧａＮクラッド層３に至る、第２コンタクト部であるｎ型コンタクト部１５を形成するための孔１３を形成する。
このとき、ｎ型コンタクト部１５用の孔１３の側面に、透明導電層８、ｐ型ＧａＮ層７、ｐ型ＡｌＧａＮクラッド層５、およびＩｎＧａＮ活性層４に対して絶縁をとるための絶縁膜（ＳｉＯ2など）を設けるとよい。ただし、孔１３は、孔径５〜１０μｍ程度であるのに対して、深さ（エピタキシャル層の厚さ）が１μｍ程度と浅い（薄い）ので、精度良く孔１３及びｎ型コンタクト部１５を形成することで、絶縁膜を形成しなくても、図示しない空隙によりｎ型コンタクト部１５と透明導電層８、ｐ型ＧａＮ層７等との間の絶縁性を確保できる。
次に、図４（ｂ）に示すように、孔１２，１３にＡｕ系の金属を設けることでｐ型コンタクト部１４，ｎ型コンタクト部１５を形成する。ｐ型コンタクト部１４，ｎ型コンタクト部１５の材料には、一例として、ＮｉＡｕを用いる。
（第１電極部、第２電極部の形成工程）
次に、透明絶縁膜１１、ｐ型コンタクト部１４及びｎ型コンタクト部１５の上に、図４（ｃ）に示すように、第１電極部であるｐ側電極部２１及び第２電極部であるｎ側電極部２２を構成するための電極層として、例えば、Ｔｉからなる密着層１６と、Ａｕからなる接合用金属層１７とを、蒸着法などによって積層して形成する。
更に、ｐ側電極部２１となる領域およびｐ側電極部２１に接続される透明導電層８等と、ｎ側電極部２２となる領域およびｎ側電極部２２に接続される透明導電層８等とが導通しないように、フォトリソグラフィ法、エッチング法を用いて、密着層１６、接合用金属層１７、透明絶縁膜１１、透明導電層８、ｐ型ＧａＮ層７、ｐ型ＡｌＧａＮクラッド層５、ＩｎＧａＮ活性層４、およびｎ型ＧａＮクラッド層３に対して、離間領域となる電極分離用溝１８と素子分離用溝１９を形成する。これにより、ｐ側電極部２１とｎ側電極部２２が分離されて形成される。ｐ側電極部２１の接合用金属層１７の表面と、ｎ側電極部２２の接合用金属層１７の表面とは同じ高さになる。
次に、透明絶縁膜１１、ｐ型コンタクト部１４及びｎ型コンタクト部１５の上に、図４（ｃ）に示すように、第１電極部であるｐ側電極部２１及び第２電極部であるｎ側電極部２２を構成するための電極層として、例えば、Ｔｉからなる密着層１６と、Ａｕからなる接合用金属層１７とを、蒸着法などによって積層して形成する。
更に、ｐ側電極部２１となる領域およびｐ側電極部２１に接続される透明導電層８等と、ｎ側電極部２２となる領域およびｎ側電極部２２に接続される透明導電層８等とが導通しないように、フォトリソグラフィ法、エッチング法を用いて、密着層１６、接合用金属層１７、透明絶縁膜１１、透明導電層８、ｐ型ＧａＮ層７、ｐ型ＡｌＧａＮクラッド層５、ＩｎＧａＮ活性層４、およびｎ型ＧａＮクラッド層３に対して、離間領域となる電極分離用溝１８と素子分離用溝１９を形成する。これにより、ｐ側電極部２１とｎ側電極部２２が分離されて形成される。ｐ側電極部２１の接合用金属層１７の表面と、ｎ側電極部２２の接合用金属層１７の表面とは同じ高さになる。
なお、電極分離用溝１８に、ＳｉＯ2などの絶縁物を設けてもよい。電極分離用溝１８内に絶縁物を設けると、ｐ側電極部２１側とｎ側電極部２２側との間の電気的絶縁性がより確実となる。
（貼り合せ工程）
図３（ａ）に示す配線層３１を形成した基板（支持基板）３０と、図４（ｃ）に示すｐ側電極部２１及びｎ側電極部２２を有する半導体発光素子１０が形成されたエピタキシャルウェハとを、図５（ａ）に示すように貼り合わせて、貼り合せウェハを作製する。
具体的には、マイクロマシーン用の位置合わせ機能付きの貼り合せ装置を用い、配線層３１とｐ側電極部２１及びｎ側電極部２２との位置合わせを行い、配線層３１の接合用金属層３３と、ｐ側電極部２１及びｎ側電極部２２の接合用金属層１７とを密接させて熱圧着により貼り合わせる。具体的には、貼り合せ装置内に支持基板３０とエピタキシャルウェハをそれぞれセットし、高真空下において、３５０℃まで昇温するとともに加圧して密着状態にする。この状態を１時間保持した後、室温まで降温するとともに、加圧を開放し、大気圧まで戻すことで、貼り合せウェハを得る。なお、基板３０とエピタキシャルウェハとの貼り合せは、熱圧着による接合以外にも、共晶接合などで行っても良い。
図３（ａ）に示す配線層３１を形成した基板（支持基板）３０と、図４（ｃ）に示すｐ側電極部２１及びｎ側電極部２２を有する半導体発光素子１０が形成されたエピタキシャルウェハとを、図５（ａ）に示すように貼り合わせて、貼り合せウェハを作製する。
具体的には、マイクロマシーン用の位置合わせ機能付きの貼り合せ装置を用い、配線層３１とｐ側電極部２１及びｎ側電極部２２との位置合わせを行い、配線層３１の接合用金属層３３と、ｐ側電極部２１及びｎ側電極部２２の接合用金属層１７とを密接させて熱圧着により貼り合わせる。具体的には、貼り合せ装置内に支持基板３０とエピタキシャルウェハをそれぞれセットし、高真空下において、３５０℃まで昇温するとともに加圧して密着状態にする。この状態を１時間保持した後、室温まで降温するとともに、加圧を開放し、大気圧まで戻すことで、貼り合せウェハを得る。なお、基板３０とエピタキシャルウェハとの貼り合せは、熱圧着による接合以外にも、共晶接合などで行っても良い。
（成長用基板の除去、粗面化加工の工程）
貼り合せの後、貼り合せウェハのサファイア基板である成長用基板１をレーザ剥離により除去する（図５（ｂ））。なお、成長用基板の除去は、レーザ剥離に限らず、ラッピングやエッチングによって行っても良い。
また、サファイア基板のような透明な基板の場合には、必ずしも成長用基板を除去しなくてもよい。この場合は、サファイア基板のバッファ層が設けられる面側に凹凸部を形成することで、半導体層側からのサファイア基板側へ光取出し量を向上させることができる。バッファ層を形成する際には、サファイア基板とバッファ層との間に空隙が生じないよう、成長条件を適宜調整するとよい。
貼り合せの後、貼り合せウェハのサファイア基板である成長用基板１をレーザ剥離により除去する（図５（ｂ））。なお、成長用基板の除去は、レーザ剥離に限らず、ラッピングやエッチングによって行っても良い。
また、サファイア基板のような透明な基板の場合には、必ずしも成長用基板を除去しなくてもよい。この場合は、サファイア基板のバッファ層が設けられる面側に凹凸部を形成することで、半導体層側からのサファイア基板側へ光取出し量を向上させることができる。バッファ層を形成する際には、サファイア基板とバッファ層との間に空隙が生じないよう、成長条件を適宜調整するとよい。
成長用基板１を除去した後、光取出し面２ａとなるＧａＮバッファ層２の表面に対して粗面化を行う。粗面化には、例えば、フォトリソグラフィ、ドライエッチングなどを用いて、図５（ｂ）に示すように、光取出し面２ａに所定の凹凸形状を形成する。これにより半導体発光素子１０の外部への光取出し効率の向上が図れる。また、図６に示すように、ｎ型ＧａＮバッファ層２の粗面化された表面２ａ上に、ＩＴＯ膜や金属薄膜等のような透光性を有する導電膜２５を形成してもよい。透光性を有する導電膜２５を設けることで、電流分散性を向上することができ、発光ムラを抑制し出力向上が可能となる。また、粗面化された表面２ａが保護されると共に、光取出し面の最表面がなだらかな波型の曲面になるので、レンズ効果による光取出し効率の向上も期待できる。
（素子分離及びダイシング工程）
次に、図５（ｂ）に示すように、第１電極部１６と第２電極部１７との間に形成された素子分離用溝１９の上方に位置する、ＧａＮバッファ層２をドライエッチングにより除去し、素子分離用溝２０を形成して、所定サイズの複数の半導体発光素子１０に素子分離する。また、配線層３１上に、パッド電極を形成する場合には、パッド電極を形成する領域の半導体発光層６等もエッチングにより配線層３１を露出させる。
複数の半導体発光素子１０に分離した後、所定個数の半導体発光素子１０を有する発光ダイオードとなるように、エッチングにより、所定の形状に半導体発光層６等に切断用の溝（個片化溝、図示せず）を形成し、この個片化溝の位置でダイシングブレードによって基板３０等の切断を行い、所定サイズの発光ダイオードに個片化する。このとき、ダイシングブレードの幅（例えば３０μｍ）に対して、十分に余裕を持った個片化溝の幅（例えば５０μｍ）とする。
なお、半導体発光素子１０の側面に低屈折率の透明絶縁膜を形成することで、半導体発光素子１０の側面を保護すると共に、光取出し効率の向上を図るようにしてもよい。この透明絶縁膜には、例えば、ＳｉＯ2、ＳｉＮなどが用いられる。
次に、図５（ｂ）に示すように、第１電極部１６と第２電極部１７との間に形成された素子分離用溝１９の上方に位置する、ＧａＮバッファ層２をドライエッチングにより除去し、素子分離用溝２０を形成して、所定サイズの複数の半導体発光素子１０に素子分離する。また、配線層３１上に、パッド電極を形成する場合には、パッド電極を形成する領域の半導体発光層６等もエッチングにより配線層３１を露出させる。
複数の半導体発光素子１０に分離した後、所定個数の半導体発光素子１０を有する発光ダイオードとなるように、エッチングにより、所定の形状に半導体発光層６等に切断用の溝（個片化溝、図示せず）を形成し、この個片化溝の位置でダイシングブレードによって基板３０等の切断を行い、所定サイズの発光ダイオードに個片化する。このとき、ダイシングブレードの幅（例えば３０μｍ）に対して、十分に余裕を持った個片化溝の幅（例えば５０μｍ）とする。
なお、半導体発光素子１０の側面に低屈折率の透明絶縁膜を形成することで、半導体発光素子１０の側面を保護すると共に、光取出し効率の向上を図るようにしてもよい。この透明絶縁膜には、例えば、ＳｉＯ2、ＳｉＮなどが用いられる。
［他の実施形態]
上記第１の実施形態では、複数の半導体発光素子１０を直列に接続した発光ダイオード１００について説明したが、複数の半導体発光素子１０を並列に接続したり、或いは直列と並列を組み合わせて接続したりしても良い。図７（ａ）には、３個の半導体発光素子１０が並列に接続された電極部・配線層構造の例を示す。また、図７（ｂ）には、図中、右側の直列接続の２つの半導体発光素子１０と、左側の直列接続の２つの半導体発光素子１０とが、並列に接続された電極部・配線層構造の例を示す。
上記第１の実施形態では、複数の半導体発光素子１０を直列に接続した発光ダイオード１００について説明したが、複数の半導体発光素子１０を並列に接続したり、或いは直列と並列を組み合わせて接続したりしても良い。図７（ａ）には、３個の半導体発光素子１０が並列に接続された電極部・配線層構造の例を示す。また、図７（ｂ）には、図中、右側の直列接続の２つの半導体発光素子１０と、左側の直列接続の２つの半導体発光素子１０とが、並列に接続された電極部・配線層構造の例を示す。
上記実施形態では、複数の半導体発光素子１０を直列や並列に接続した発光ダイオードについて説明したが、本発明の発光ダイオードは、図８に示すように、基板３０上に１個の半導体発光素子１０が形成された１素子タイプの発光ダイオードでも勿論よい。なお、図８に記載の発光ダイオードでは、ＧａＮバッファ層２にアンドープＧａＮ層を用いた。バッファ層２をアンドープ層で形成することで、転位（欠陥）の少ない半導体発光層６の形成することができる。アンドープＧａＮバッファ層を採用したことに伴い、電極分離用溝１８を第２半導体層３（ｎ型クラッド層３）までに留める構成とした。この形態における電流経路は、第１電極部２１から注入された電流が、第１コンタクト部１４を通じて透明導電層８に流れ、透明導電層、コンタクト層７で拡散され、更に、第１半導体層５、活性層４に供給され、第２半導体層３を流れ、第２コンタクト部７を通って第２電極部２２に流れる。
また、アンドープのＧａＮバッファ層２を用いる場合には、ＧａＮバッファ層２と第２半導体層３との間に、電流分散層となるｎ型ＧａＮ電流分散層を設けても良い。一例として、ｎ型ＧａＮ電流分散層は、キャリア濃度１×１０18ｃｍ-3、厚さ３．０〜５．０μｍに形成すると良い。
また、アンドープのＧａＮバッファ層２を用いる場合には、ＧａＮバッファ層２と第２半導体層３との間に、電流分散層となるｎ型ＧａＮ電流分散層を設けても良い。一例として、ｎ型ＧａＮ電流分散層は、キャリア濃度１×１０18ｃｍ-3、厚さ３．０〜５．０μｍに形成すると良い。
また、図９に示すように、基板３０に貫通孔を形成し、当該貫通属材料を充填することで、配線層３１に電気的に接続される基板コンタクト部３５を形成しても良い。一つの発光ダイオードに一対以上の基板コンタクト部３５が設けられる。基板３０裏面側で基板コンタクト部３５はステムの配線（図示せず）などに接続されて、発光ダイオードに基板コンタクト部３５を通じて電流が供給される構造となる。基板コンタクト部３５を採用することで、配線層３１にパッド電極の領域を設ける必要がなくなり、発光ダイオードの小型化に寄与する。また、基板コンタクト部３５を有する構造では、ワイヤボンディングが不要となり、電極部や配線の構造・接続の簡略化が可能となると共に、容易に電流量を増加することが可能となる。
また、上記実施形態の発光ダイオードは、基板上に窒化ガリウム系の半導体発光素子が形成されたものであったが、例えば、成長用基板にＧａＡｓを、半導体発光層にＡｌＧａＩｎＰ系、ＡｌＧａＡｓ系材料を用いることで、赤色〜緑色の半導体発光素子としてもよい。また、上記実施形態において、半導体発光層６等のｎ型、ｐ型の導電型を逆にして構成しても良い。
次に、本発明の実施例を説明する。
本発明の上記実施形態に係る発光ダイオードの構造に基づいて、実施例に係る発光ダイオード（ＬＥＤ）を製造した。
実施例のＬＥＤは、図１０に示すように、矩形状の基板３０上に９個の半導体発光素子１０を格子状に配置した。また、図１０中、基板３０上の右上隅の半導体発光素子１０と左下隅の半導体発光素子１０の近傍に、基板コンタクト部３５を設け、この２つの基板コンタクト部３５、３５間に電圧を印加し、配線層３１を通じてＳ字状に直列接続された９個の半導体発光素子１０に電流が流れるように構成した。
半導体発光素子１０の半導体発光層を含むエピタキシャル層は、上記実施形態と同様に窒化ガリウム系の半導体で構成した。透明導電層にはＩＴＯ、金属反射層にはＡｇ、透明絶縁膜にはＳｉＯ2、ｐ型コンタクト部及びｎ型コンタク卜部にはＮｉＡｕ、貼り合せ層及び接合用金属層にはＡｕをそれぞれ用いた。
また、各部のサイズに関しては、半導体発光素子１０の素子サイズ３００μｍ×３００μｍ、Ａｇの金属反射層の断面積２６０μｍ×１３０μｍ（金属反射層はｐ型電極部側のみに形成）、ｐ型コンタクト部（第１コンタクト部）は直径５μｍの柱状電極を合計５０個を配置、ｎ型コンタクト部（第２コンタクト部）は断面積２６０μｍ×２０μｍとした。
また、各部のサイズに関しては、半導体発光素子１０の素子サイズ３００μｍ×３００μｍ、Ａｇの金属反射層の断面積２６０μｍ×１３０μｍ（金属反射層はｐ型電極部側のみに形成）、ｐ型コンタクト部（第１コンタクト部）は直径５μｍの柱状電極を合計５０個を配置、ｎ型コンタクト部（第２コンタクト部）は断面積２６０μｍ×２０μｍとした。
本実施例の窒化物系ＬＥＤの発光及び電気特性を測定した。電流４０ｍＡを流したときの電圧は３５.８Ｖと、通常の青色ＬＥＤに比べ高い値であるが、これは半導体発光素子１０が９個直列に接続されているためである。この時の明るさは、波長４６０ｎｍで２４ルーメン（ｌｍ）であり、発光効率では１６ｌｍ／Ｗとなり、青色ＬＥＤとしては非常に高い値であった。青色ＬＥＤでこのような高い値が得られたのは、従来のフリップチップ構造のＬＥＤ（図１１参照）と同様に、表面（光取出し面）に電極（遮蔽物）がないことにより、光取り出し効率が高いことによる。しかし、従来のフリップチップ構造のＬＥＤでは、これほどの高い発光効率が出ていないのは、フリップチップ実装時のバンブ接続により、活性層への欠陥が発生するためと考えられる。本実施例では、配線層とｐ側電極部及びｎ側電極部とを金属面接合によって接合しているため、活性層への均一化された応力でウエハ接続（貼り合わせ）が行われ、高い内部量子効率を達成できた。また貼り合わせにより広い面での面接合となるため、放熱特性が良好であり、通電時の活性層の温度上昇を抑えることができた。
従来、より高い輝度のＬＥＤを得るためには、ＬＥＤへの入力電力を大きくせざるを得なかった。従来のＬＥＤチップでは、このサイズになると、電流として３６０ｍＡ（４０ｍＡ×９（個））の電流を流した。これだけの電流を流すためには、実装配線も細い配線では難しく、太い配線にせざるを得ない。また、この電流を制御するトランジスターもパワートランジスターとなるため、素子が大きく高価になる。一方、本実施例の構造のＬＥＤを駆動するために用いたトランジスターは、耐電圧は高いが小電流対応のトランジスターで十分であった。このため、９個の半導体発光素子１０を１回の実装で容易に行うことができるだけでなく、ＬＥＤ周辺の回路も小型で安価にできる。特にスイッチング駆動の時はその効果を最大限に発揮できることになる。
また、透明導電層によって電流分散を行っているので、ドット状のｐ型コンタクト部の数を低減できると共に、ｐ型コンタクト部の配置位置を各ＬＥＤ素子の端部側に形成できる（配置関係の一例として、透明絶縁膜の形成面において、ｐ型コンタクト部、金属反射層、ｎ型コンタクト部がこの順序で並ぶようにする）。これにより、金属反射層の面積を広く取ることができ、光反射量、光取り出し効率の向上を図ることができる。
なお、比較のために、本実施例の透明導電層を省略した構造のＬＥＤを作製したが、電流分散が良好でなく発光ムラがみられた。発光ムラをなくすためには、ｐ型コンタクト部の数を増やすことが考えられるが、ｐ型コンタクト部の数を増やすと、金属反射層の面積が狭くなり、その結果、光取り出し効率が低下することが確認された。
なお、比較のために、本実施例の透明導電層を省略した構造のＬＥＤを作製したが、電流分散が良好でなく発光ムラがみられた。発光ムラをなくすためには、ｐ型コンタクト部の数を増やすことが考えられるが、ｐ型コンタクト部の数を増やすと、金属反射層の面積が狭くなり、その結果、光取り出し効率が低下することが確認された。
１ 成長用基板
２ ＧａＮバッファ層
２ａ 光取出し面
３ 第２半導体層（ｎ型クラッド層）
４ 活性層
５ 第１半導体層（ｐ型クラッド層）
６ 半導体発光層
８ 透明導電層
９ 金属反射層
１０ 半導体発光素子
１１ 透明絶縁膜
１４ 第１コンタクト部（ｐ型コンタクト部）
１５ 第２コンタクト部（ｎ型コンタクト部）
１７ 貼り合せ層（接合用金属層）
１８ 離間領域（電極分離用溝）
１９ 離間領域（素子分離用溝）
２０ 素子分離用溝
２１ 第１電極部（ｐ側電極部）
２２ 第２電極部（ｎ側電極部）
２５ 透光性を有する導電膜
３０ 基板
３１ 配線層
３３ 接合用金属層
３５ 基板コンタクト部
１００ 発光ダイオード
２ ＧａＮバッファ層
２ａ 光取出し面
３ 第２半導体層（ｎ型クラッド層）
４ 活性層
５ 第１半導体層（ｐ型クラッド層）
６ 半導体発光層
８ 透明導電層
９ 金属反射層
１０ 半導体発光素子
１１ 透明絶縁膜
１４ 第１コンタクト部（ｐ型コンタクト部）
１５ 第２コンタクト部（ｎ型コンタクト部）
１７ 貼り合せ層（接合用金属層）
１８ 離間領域（電極分離用溝）
１９ 離間領域（素子分離用溝）
２０ 素子分離用溝
２１ 第１電極部（ｐ側電極部）
２２ 第２電極部（ｎ側電極部）
２５ 透光性を有する導電膜
３０ 基板
３１ 配線層
３３ 接合用金属層
３５ 基板コンタクト部
１００ 発光ダイオード
Claims (8)
- 配線層と、
前記配線層上に設けられる半導体発光素子と、を有し、
前記半導体発光素子は、
前記配線層側から順に、第１半導体層、活性層、第２半導体層を備えた半導体発光層と、
前記半導体発光層の前記配線層側に設けられる透明導電層と、
前記透明導電層の前記配線層側に設けられる金属反射層と、
前記金属反射層の前記配線層側に、前記金属反射層を覆うように設けられる透明絶縁膜と、
前記透明絶縁膜の前記配線層側に離間領域を介して設けられ、前記配線層と電気的に接続される第１電極部及び第２電極部と、を有し、
前記第１電極部は、前記透明絶縁膜を貫通して設けられる第１コンタクト部により前記透明導電層を介して前記第１半導体層と電気的に接続され、
前記第２電極部は、前記透明絶縁膜を貫通して設けられると共に、前記透明導電層、前記第１半導体層、及び前記活性層に対して絶縁されつつ貫通して設けられる第２コンタクト部により前記第２半導体層と電気的に接続される、
ことを特徴とする発光ダイオード。 - 前記第１電極部及び前記第２電極部は、前記配線層に対して面接合により貼り合せられていることを特徴とする請求項１に記載の発光ダイオード。
- 前記第１電極部及び前記第２電極部はＡｕ系の貼り合せ層を有し、前記貼り合せ層を介してＡｕ系の前記配線層に接合されていることを特徴とする請求項１または２に記載の発光ダイオード。
- 前記半導体発光層を形成する前記第１半導体層、前記活性層、及び前記第２半導体層は、窒化物系半導体材料からなり、前記金属反射層は、Ａｇからなることを特徴とする請求項１〜３のいずれかに記載の発光ダイオード。
- 前記配線層上には、複数の前記半導体発光素子が設けられていることを特徴とする請求項１〜４のいずれかに記載の発光ダイオード。
- 前記半導体発光層の前記配線層側とは反対側に、粗面化加工された光取出し面が形成されていることを特徴とする請求項１〜５のいずれかに記載の発光ダイオード。
- 前記光取出し面には、透光性の導電膜が形成されていることを特徴とする請求項６に記載の発光ダイオード。
- 前記配線層が絶縁性基板上に設けられ、前記絶縁性基板には２箇所以上に貫通孔が形成され、前記貫通孔に金属材料が設けられことで前記配線層に電気的に接続される基板コンタクト部が形成されていることを特徴とする請求項１〜７のいずれかに記載の発光ダイオード。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010275210A JP2012074665A (ja) | 2010-09-01 | 2010-12-10 | 発光ダイオード |
| US13/214,650 US8426884B2 (en) | 2010-09-01 | 2011-08-22 | Light emitting diode with supporting substrate side electrodes and wiring structures |
| CN2011102509794A CN102386293A (zh) | 2010-09-01 | 2011-08-23 | 发光二极管 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010196081 | 2010-09-01 | ||
| JP2010196081 | 2010-09-01 | ||
| JP2010275210A JP2012074665A (ja) | 2010-09-01 | 2010-12-10 | 発光ダイオード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2012074665A true JP2012074665A (ja) | 2012-04-12 |
Family
ID=45695959
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010275210A Pending JP2012074665A (ja) | 2010-09-01 | 2010-12-10 | 発光ダイオード |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8426884B2 (ja) |
| JP (1) | JP2012074665A (ja) |
| CN (1) | CN102386293A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102790144A (zh) * | 2012-07-23 | 2012-11-21 | 中国科学院长春光学精密机械与物理研究所 | 一种单面电极结构的AlGaInP-LED集成微显示器件的制作方法 |
| JP2014053593A (ja) * | 2012-08-09 | 2014-03-20 | Sharp Corp | 半導体発光素子およびその製造方法 |
| WO2014061971A1 (ko) * | 2012-10-18 | 2014-04-24 | 일진엘이디(주) | 발광 영역 분리 트렌치를 갖는 전류 분산 효과가 우수한 고휘도 반도체 발광소자 |
| JP2014099508A (ja) * | 2012-11-14 | 2014-05-29 | Stanley Electric Co Ltd | 発光装置及びその製造方法 |
| WO2014115830A1 (ja) * | 2013-01-28 | 2014-07-31 | エルシード株式会社 | 半導体発光素子の製造方法 |
| JP2014229822A (ja) * | 2013-05-24 | 2014-12-08 | スタンレー電気株式会社 | 半導体発光素子アレイおよび半導体発光素子アレイの製造方法 |
| JP2016511537A (ja) * | 2013-01-31 | 2016-04-14 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ | 半導体積層体および半導体積層体の製造方法 |
| US11227985B2 (en) | 2019-03-28 | 2022-01-18 | Nichia Corporation | Light-emitting device |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5501319B2 (ja) * | 2011-09-24 | 2014-05-21 | 株式会社東芝 | 半導体発光素子 |
| US10043960B2 (en) * | 2011-11-15 | 2018-08-07 | Cree, Inc. | Light emitting diode (LED) packages and related methods |
| JP2013201326A (ja) * | 2012-03-26 | 2013-10-03 | Hitachi Cable Ltd | 窒化ガリウム基板及びエピタキシャルウェハ |
| CN103378265A (zh) * | 2012-04-28 | 2013-10-30 | 展晶科技(深圳)有限公司 | 发光模组载板的制造方法 |
| CN103682004B (zh) * | 2012-09-07 | 2017-06-06 | 晶能光电（江西）有限公司 | 一种改善出光率的发光二极管倒装芯片及其制备方法 |
| CN102931314B (zh) * | 2012-09-29 | 2015-02-11 | 安徽三安光电有限公司 | 一种防止金属迁移的半导体发光器件 |
| US9223951B2 (en) | 2014-02-07 | 2015-12-29 | Bank Of America Corporation | User authentication based on other applications |
| US9647999B2 (en) | 2014-02-07 | 2017-05-09 | Bank Of America Corporation | Authentication level of function bucket based on circumstances |
| US9286450B2 (en) | 2014-02-07 | 2016-03-15 | Bank Of America Corporation | Self-selected user access based on specific authentication types |
| US9208301B2 (en) | 2014-02-07 | 2015-12-08 | Bank Of America Corporation | Determining user authentication requirements based on the current location of the user in comparison to the users's normal boundary of location |
| US9721268B2 (en) | 2014-03-04 | 2017-08-01 | Bank Of America Corporation | Providing offers associated with payment credentials authenticated in a specific digital wallet |
| JP2015233086A (ja) * | 2014-06-10 | 2015-12-24 | 株式会社東芝 | 半導体発光素子及びその製造方法 |
| US10170455B2 (en) * | 2015-09-04 | 2019-01-01 | PlayNitride Inc. | Light emitting device with buffer pads |
| US9729536B2 (en) | 2015-10-30 | 2017-08-08 | Bank Of America Corporation | Tiered identification federated authentication network system |
| US10524165B2 (en) | 2017-06-22 | 2019-12-31 | Bank Of America Corporation | Dynamic utilization of alternative resources based on token association |
| US10313480B2 (en) | 2017-06-22 | 2019-06-04 | Bank Of America Corporation | Data transmission between networked resources |
| US10511692B2 (en) | 2017-06-22 | 2019-12-17 | Bank Of America Corporation | Data transmission to a networked resource based on contextual information |
| CN107256871B (zh) * | 2017-06-27 | 2019-09-27 | 上海天马微电子有限公司 | 微发光二极管显示面板和显示装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4632690B2 (ja) * | 2004-05-11 | 2011-02-16 | スタンレー電気株式会社 | 半導体発光装置とその製造方法 |
| JP4872450B2 (ja) | 2006-05-12 | 2012-02-08 | 日立電線株式会社 | 窒化物半導体発光素子 |
| JP2008078225A (ja) | 2006-09-19 | 2008-04-03 | Matsushita Electric Ind Co Ltd | 発光装置 |
| JP2009059883A (ja) | 2007-08-31 | 2009-03-19 | Toyoda Gosei Co Ltd | 発光装置 |
| JP4702442B2 (ja) * | 2008-12-12 | 2011-06-15 | ソニー株式会社 | 半導体発光素子及びその製造方法 |
| JP2011199221A (ja) * | 2010-03-24 | 2011-10-06 | Hitachi Cable Ltd | 発光ダイオード |
| JP2012114184A (ja) * | 2010-11-24 | 2012-06-14 | Hitachi Cable Ltd | 発光ダイオード |
-
2010
- 2010-12-10 JP JP2010275210A patent/JP2012074665A/ja active Pending
-
2011
- 2011-08-22 US US13/214,650 patent/US8426884B2/en not_active Expired - Fee Related
- 2011-08-23 CN CN2011102509794A patent/CN102386293A/zh active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102790144B (zh) * | 2012-07-23 | 2014-11-19 | 中国科学院长春光学精密机械与物理研究所 | 一种单面电极结构的AlGaInP-LED集成微显示器件的制作方法 |
| CN102790144A (zh) * | 2012-07-23 | 2012-11-21 | 中国科学院长春光学精密机械与物理研究所 | 一种单面电极结构的AlGaInP-LED集成微显示器件的制作方法 |
| JP2014053593A (ja) * | 2012-08-09 | 2014-03-20 | Sharp Corp | 半導体発光素子およびその製造方法 |
| WO2014061971A1 (ko) * | 2012-10-18 | 2014-04-24 | 일진엘이디(주) | 발광 영역 분리 트렌치를 갖는 전류 분산 효과가 우수한 고휘도 반도체 발광소자 |
| JP2014099508A (ja) * | 2012-11-14 | 2014-05-29 | Stanley Electric Co Ltd | 発光装置及びその製造方法 |
| JPWO2014115830A1 (ja) * | 2013-01-28 | 2017-01-26 | エルシード株式会社 | 半導体発光素子の製造方法 |
| WO2014115830A1 (ja) * | 2013-01-28 | 2014-07-31 | エルシード株式会社 | 半導体発光素子の製造方法 |
| US9806224B2 (en) | 2013-01-31 | 2017-10-31 | Osram Opto Semiconductors Gmbh | Semiconductor layer sequence and method for producing a semiconductor layer sequence |
| JP2016511537A (ja) * | 2013-01-31 | 2016-04-14 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ | 半導体積層体および半導体積層体の製造方法 |
| JP2017208554A (ja) * | 2013-01-31 | 2017-11-24 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ | 半導体積層体 |
| JP2014229822A (ja) * | 2013-05-24 | 2014-12-08 | スタンレー電気株式会社 | 半導体発光素子アレイおよび半導体発光素子アレイの製造方法 |
| US11227985B2 (en) | 2019-03-28 | 2022-01-18 | Nichia Corporation | Light-emitting device |
| US11605768B2 (en) | 2019-03-28 | 2023-03-14 | Nichia Corporation | Light-emitting device |
Also Published As
| Publication number | Publication date |
|---|---|
| US20120049224A1 (en) | 2012-03-01 |
| CN102386293A (zh) | 2012-03-21 |
| US8426884B2 (en) | 2013-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2012074665A (ja) | 発光ダイオード | |
| JP4770785B2 (ja) | 発光ダイオード | |
| US8436373B2 (en) | Light emitting diode with a light source suitable structure | |
| KR101081135B1 (ko) | 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지 | |
| JP5776535B2 (ja) | Ｉｉｉ族窒化物半導体発光素子 | |
| JP2012054422A (ja) | 発光ダイオード | |
| KR101039904B1 (ko) | 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법 | |
| KR20100094243A (ko) | 발광소자 및 그 제조방법 | |
| KR20110107869A (ko) | 발광 다이오드, 발광 다이오드 램프 및 발광 다이오드의 제조 방법 | |
| JP2013125929A5 (ja) | ||
| KR100999800B1 (ko) | 발광 소자 패키지 및 그 제조방법 | |
| JP5427585B2 (ja) | フリップチップ型発光ダイオード及びその製造方法 | |
| JP5729328B2 (ja) | Ｉｉｉ族窒化物半導体発光素子およびその製造方法 | |
| JP2011165799A (ja) | フリップチップ型発光ダイオード及びその製造方法、並びに発光ダイオードランプ | |
| US9871168B2 (en) | Light emitting diode device having connected light emitting diode elements and method of fabricating the same | |
| JP5471805B2 (ja) | 発光素子及びその製造方法 | |
| KR101499954B1 (ko) | 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및제조방법 | |
| TW201318236A (zh) | 具增大面積之氮化鎵發光二極體及其製造方法 | |
| JP2012054423A (ja) | 発光ダイオード | |
| KR20130009719A (ko) | 고효율 발광 다이오드 및 그것을 제조하는 방법 | |
| KR101154511B1 (ko) | 고효율 발광 다이오드 및 그것을 제조하는 방법 | |
| JP5438534B2 (ja) | 半導体素子及びその製造方法 | |
| JP7360007B2 (ja) | 発光装置の製造方法 | |
| JP7227476B2 (ja) | 発光装置及びその製造方法 | |
| KR20120016831A (ko) | 반도체 발광 소자 및 그 제조방법 |