JP2015233086A - 半導体発光素子及びその製造方法 - Google Patents

Abstract

【課題】高効率の半導体発光素子及びその製造方法を提供する。
【解決手段】実施形態によれば、半導体発光素子は、基体と、第１、第２積層体と、第１〜第４電極と、第１素子間接続部と、第１、第２接合部と、第１分離絶縁部と、を含む。第１素子間接続部は、第１積層体の一部と基体との間、及び、第２積層体の一部と基体との間に設けられた部分を有し、第１積層体に接続された第２電極と、第２積層体に接続された第３電極とを電気的に接続する。第１接合層は、第１素子間接続部の少なくとも一部と、基体と、の間に設けられ第１素子間接続部と基体とを接合する。第２接合部は、第４電極と基体との間に設けられる。第１分離絶縁部は、第１、第２接合部との間に設けられ第１、第２接合部とを電気的に分離する。第１素子間接続部の光反射率は、第１、第２接合部の光反射率よりも高い。
【選択図】図１

Description

本発明の実施形態は、半導体発光素子及びその製造方法に関する。

発光ダイオード（ＬＥＤ：Light Emitting Diode）などの半導体発光素子において、効率が高いことが求められている。

特願２０１２−０５４４２２号公報

本発明の実施形態は、高効率の半導体発光素子及びその製造方法を提供する。

本発明の実施形態によれば、半導体発光素子は、基体と、第１、第２積層体と、第１〜第４電極と、第１素子間接続部と、第１、第２接合部と、第１分離絶縁部と、を含む。前記第１積層体は、前記基体から第１方向に離間する。前記第１積層体は、前記第１方向と交差する方向に並ぶ第１領域と第２領域とを含む第１導電形の第１半導体層と、前記第２領域と前記基体との間に設けられた第２導電形の第２半導体層と、前記第２領域と前記第２半導体層との間に設けられた第１発光層と、を含む。前記第２積層体は、前記第１方向と交差する方向において前記第１積層体と並び前記基体から前記第１方向に離間する。前記第２積層体は、前記第１方向と交差する方向に並ぶ第３領域と第４領域とを含む前記第１導電形の第３半導体層と、前記第４領域と前記基体との間に設けられた前記第２導電形の第４半導体層と、前記第４領域と前記第４半導体層との間に設けられた第２発光層と、を含む。前記第１電極は、前記第１領域と前記基体との間に設けられ前記第１領域と電気的に接続される。前記第２電極は、前記第２半導体層と前記基体との間に設けられ前記第２半導体層と電気的に接続される。前記第３電極は、前記第３領域と前記基体との間に設けられ前記第３領域と電気的に接続される。前記第４電極は、前記第４半導体層と前記基体との間に設けられ前記第４半導体層と電気的に接続される。前記第１素子間接続部は、前記第１積層体の一部と前記基体との間、及び、前記第２積層体の一部と前記基体との間に設けられた部分を有し、前記第２電極と前記第３電極とを電気的に接続する。前記第１接合層は、前記第１素子間接続部の少なくとも一部と、前記基体と、の間に設けられ前記第１素子間接続部と前記基体とを接合する。前記第２接合部は、前記第４電極と前記基体との間に設けられる。前記第１分離絶縁部は、前記第１接合部と前記第２接合部との間に設けられ前記第１接合部と前記第２接合部とを電気的に分離する。前記第１素子間接続部の光反射率は、前記第１接合部の光反射率よりも高く、前記第２接合部の光反射率よりも高い。

第１の実施形態に係る半導体発光素子を示す模式的断面図である。 図２（ａ）〜図２（ｃ）は、第１の実施形態に係る半導体発光素子の一部を示す模式的断面図である。 第１の実施形態に係る半導体発光素子の一部を示す模式的断面図である。 図４（ａ）〜図４（ｆ）は、第１の実施形態に係る半導体発光素子の製造方法を示す工程順模式的断面図である。 図５（ａ）〜図５（ｄ）は、第１の実施形態に係る半導体発光素子の製造方法を示す工程順模式的断面図である。 第１の実施形態に係る半導体発光素子の製造方法を示すフローチャート図である。 第１の実施形態に係る別の半導体発光素子を示す模式的断面図である。 第１の実施形態に係る別の半導体発光素子を示す模式的断面図である。 第２の実施形態に係る半導体発光素子を示す模式的断面図である。

以下に、本発明の各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。

（第１の実施形態）
図１は、第１の実施形態に係る半導体発光素子を例示する模式的断面図である。
図１に表したように、本実施形態に係る半導体発光素子１１０は、基体８０と、第１積層体１０ａと、第２積層体１０ｂと、第１〜第４電極ｅ１〜ｅ４と、第１素子間接続部５５ａと、第１接合部７１ａと、第２接合部７１ｂと、第１分離絶縁部６５ａと、を含む。

第１積層体１０ａは、基体８０から第１方向Ｄ１に離間する。

基体８０から第１積層体１０ａに向かう第１方向Ｄ１は、Ｚ軸方向に対して平行である。Ｚ軸方向に対して垂直な１つの方向をＸ軸方向とする。Ｚ軸方向とＸ軸方向とに対して垂直な方向をＹ軸方向とする。

第１積層体１０ａは、第１半導体層１１と、第２半導体層１２と、第１発光層１０Ｌａと、を含む。第１半導体層１１は、第１領域ｒ１と第２領域ｒ２とを含む。第１領域ｒ１と第２領域ｒ２は、第１方向Ｄ１と交差する方向（この図では、Ｘ軸方向）に並ぶ。第１半導体層１１は、第１導電形である。第２半導体層１２は、第２領域ｒ２と基体８０との間に設けられる。第２半導体層１２は、第２導電形である。第１発光層１０Ｌａは、第２領域ｒ２と第２半導体層１２との間に設けられる。第１方向Ｄ１は、第２半導体層１２から第２領域ｒ２に向かう方向に対して平行である。

例えば、第１導電形はｎ形であり、第２導電形はｐ形である。第１導電形がｐ形であり、第２導電形がｎ形でも良い。以下においては、第１導電形がｎ形であり、第２導電形がｐ形である場合について説明する。

第２積層体１０ｂは、第１方向Ｄ１と交差する方向において、第１積層体１０ａと並ぶ。この図では、第２積層体１０ｂは、Ｘ軸方向において、第１積層体１０ａと並ぶ。第２積層体１０ｂも、基体８０から、第１方向Ｄ１に離間する。

第２積層体１０ｂは、第３半導体層１３と、第４半導体層１４と、第２発光層１０Ｌｂと、を含む。第３半導体層１３は、第３領域ｒ３と第４領域ｒ４とを含む。第３領域ｒ３と第４領域ｒ４とは、第１方向Ｄ１と交差する方向（この図では、Ｘ軸方向）に並ぶ。第３半導体層１３は、上記の第１導電形である。第４半導体層１４は、第４領域ｒ４と基体８０との間に設けられる。第４半導体層１４は、上記の第２導電形である。第２発光層１０Ｌｂは、第４領域ｒ４と第４半導体層１４との間に設けられる。

第１電極ｅ１は、第１領域ｒ１と基体８０との間に設けられ、第１領域ｒ１と電気的に接続される。第２電極ｅ２は、第２半導体層１２と基体８０との間に設けられ、第２半導体層１２と電気的に接続される。第３電極ｅ３は、第３領域ｒ３と基体８０との間に設けられ、第３領域ｒ３と電気的に接続される。第４電極ｅ４は、第４半導体層１４と基体８０との間に設けられ、第４半導体層１４と電気的に接続される。

本明細書において、「電気的に接続される状態」は、複数の導体が直接する状態を含む。「電気的に接続される状態」は、複数の導体の間に別の導体が配置されその複数の導体の間に電流が流れる状態を含む。

第１素子間接続部５５ａは、第１積層体１０ａの一部と基体８０との間、及び、第２積層体１０ｂの一部と基体８０との間に設けられた部分を有する。第１素子間接続部５５ａは、第２電極ｅ２と第３電極ｅ３とを電気的に接続する。

第１接合部７１ａは、第１素子間接続部５５ａの少なくとも一部と、基体８０と、の間に設けられる。第１接合部７１ａは、第１素子間接続部５５ａと基体８０とを接合する。

第２接合部７１ｂは、第４電極ｅ４と基体８０との間に設けられる。

第１分離絶縁部６５ａは、第１接合部７１ａと第２接合部７１ｂとの間に設けられる。第１分離絶縁部６５ａは、第１接合部７１ａと第２接合部７１ｂとを電気的に分離する。

この図では、半導体発光素子１１０には、第１パッド部４１と、第１パッド配線５１と、第１パッド用絶縁部６６と、第２パッド部４２と、第２パッド配線５２と、がさらに設けられる。

第１パッド部４１は、第１方向Ｄ１に対して交差する方向（この図では、Ｘ軸方向）に第１積層体１０ａと並ぶ。第１パッド配線５１は、第１パッド部４１と第１電極ｅ１とを電気的に接続する。第１パッド用絶縁部６６は、第１パッド配線５１と基体８０との間に設けられる。第１接合部７１ａは、第１パッド用絶縁部６６と基体８０との間に延在する。

この例では、第１パッド用絶縁部６６は、絶縁膜６３ａと、絶縁膜６１ａと、を含む。絶縁膜６３ａは、第１パッド配線５１と第１接合部７１ａとの間に設けられる。絶縁膜６１ａは、第１積層体１０ａの一部の側面を覆う。

第２パッド部４２は、第１方向Ｄ１に対して交差する方向（この図ではＸ軸方向）に、第２積層体１０ｂと並ぶ。第２パッド配線５２は、第４電極ｅ４と第２接合部７１ｂとの間に設けられる。第２パッド配線５２は、第４電極ｅ４と第２パッド部４２とを電気的に接続する。第２接合部７１ｂは、第２パッド配線５２と基体８０とを接合する。

この例では、第１分離絶縁部６５ａは、第２積層体絶縁膜６３ｂと、第２分離層６８ａと、を含む。第２積層体絶縁膜６３ｂは、第２積層体１０ｂの一部と、基体８０との間において、第１素子間接続部５５ａと基体８０との間に設けられる。第２分離層６８ａは、第２積層体絶縁膜６３ｂと接し、第１方向Ｄ１に延びる。第２接合部７１ｂは、第２積層体絶縁膜６３ｂと基体８０との間に延在する。第２接合部７１ｂは、第２分離層６８ａに接している。

この例では、第１分離絶縁部６５ａは、絶縁膜６１ｂをさらに含む。絶縁膜６１ｂは、第２積層体１０ｂの一部の側面を覆う。

この例では、絶縁膜６２ａ及び６２ｂがさらに設けられている。絶縁膜６２ａは、第１積層体１０ａの一部の別の側面を覆う。絶縁膜６２ｂは、第２積層体１０ｂの一部の別の側面を覆う。

この例では、絶縁膜６４ａ及び６４ｂがさらに設けられている。絶縁膜６４ａは、第１積層体１０ａの一部と第１パッド配線５１との間に設けられる。絶縁膜６４ｂは、第１積層体１０ａの一部と基体８０との間、及び、第２積層体１０ｂの一部と基体８０との間に設けられる。絶縁膜６４ｂは、第１積層体１０ａと第２積層体１０ｂとの間に延在する。この例では、絶縁膜６４ｂと第１接合部７１ａとの間に、第１素子間接続部５５ａの一部が配置される。

絶縁膜６４ｂは、第１素子間絶縁層となる。第１素子間絶縁層（絶縁膜６４ｂ）は、第１積層体１０ａの一部と、第１素子間接続部５５ａと、の間に設けられる。

半導体発光素子１１０においては第１電極ｅ１及び第３電極ｅ３は、例えば、ｎ側電極である。第２電極ｅ２及び第４電極ｅ４は、例えば、ｐ側電極である。第２電極ｅ２と第３電極ｅ３とが、第１素子間接続部５５ａにより電気的に接続されている。第１積層体１０ａと第２積層体１０ｂとは、直列に接続される。

例えば、第１パッド部４１と第２パッド部４２との間に電圧を印加する。第１パッド配線５１、第１素子間接続部５５ａ及び第２パッド配線５２を介して第１積層体１０ａ及び第２積層体１０ｂに電流が流れる。この電流により、第１発光層１０Ｌａ及び第２発光層１０Ｌｂから光が放出される。この例では、放出された光は、第１半導体層１１及び第３半導体層１３の側から出射する。

この例では、第１半導体層１１の表面（光出射面）に凹凸１１ｐが設けられ、第３半導体層１３の表面（光出射面）に凹凸１３ｐが設けられている。すなわち、光出射面に凹凸が設けられている。これらの凹凸により、光が外部に効率良く出射する。この例では、凹凸１１ｐ及び凹凸１３ｐは、第１半導体層１１及び第３半導体層１３のそれぞれの表面に設けられている。実施形態において、第１半導体層１１及び第３半導体層１３のそれぞれの上に別の層（例えば、低不純物濃度の窒化物半導体層など）が設けられ、その別の層の表面に、凹凸１１ｐ及び凹凸１３ｐが設けられても良い。

本実施形態においては、第１〜第４電極ｅ１〜ｅ４には、光反射性の材料が用いられる。例えば、これらの電極には、アルミニウム、銀、金及びロジウムの少なくともいずれかが用いられる。これにより、高い光反射率が得られる。電極の例については、後述する。

第１素子間接続部５５ａにも光反射性の材料が用いられる。例えば、第１素子間接続部５５ａは、アルミニウム、銀、金及びロジウムの少なくともいずれかを含む。さらに、第１素子間接続部５５ａは、複数の層を含んでも良い。第１素子間接続部５５ａの例については、後述する。

さらに、第１パッド配線５１及び第２パッド配線５２にも光反射性の材料が用いられる。例えば、第１パッド配線５１及び第２パッド配線５２の少なくともいずれかは、アルミニウム、銀、金及びロジウムの少なくともいずれかを含む。

発光層から放出された光は、これらの電極、素子間接続部及び配線で効率良く反射される。反射した光は、光出射面から効率良く外部に出射する。これにより、高い光取り出し効率が得られる。

一方、第１接合部７１ａ及び第２接合部７１ｂにより、素子間接続部と基体８０とが接合され、配線と基体８０とが接合されている。これにより、積層体で生じた熱は、効率良く基体８０に伝達される。熱は、基体８０において放熱される。これにより、積層体の温度が過度に上昇することが抑制される。これにより、高い発光効率が得られる。

このように、実施形態においては、光取り出し効率と、発光効率と、が向上される。これにより、高効率の半導体発光素子が提供できる。

実施形態において、基体８０には、熱伝導性が高く、放熱性が高い材料が用いられる。例えば、基体８０には、窒化アルミニウム及びシリコンの少なくともいずれかが用いられる。これにより、高い放熱性が得られる。

本実施形態においては、第１素子間接続部５５ａの光反射率は、第１接合部７１ａの光反射率よりも高く、第２接合部７１ｂの光反射率よりも高い。上記のように、第１素子間接続部５５ａには、光反射率が高い材料が用いられる。これにより、第１素子間接続部５５ａにおいて、高い光反射性が得られ、高い光取り出し効率が得られる。

一方、第１接合部７１ａ及び第２接合部７１ｂには、素子間接続部と基体８０との接合性、及び、配線と基体８０との接合性が高い材料が用いられる。例えば、第１接合部７１ａ及び第２接合部７１ｂの少なくともいずれかは、金属を含む。第１接合部７１ａ及び第２接合部７１ｂの少なくともいずれかは、金及びニッケルの少なくともいずれかと、錫と、を含む。すなわち、これらの接合部には、ＡｕＳｎ、及び、ＮｉＳｎなどの金属が用いられる。これにより、高い接合性が得られる。

これにより、素子間接続部と基体８０との間、及び、配線と基体８０との間において、高い熱伝導が得られる。

例えば、素子間接続部として、接合部と同じ材料が用いる参考例がある。この参考例においては、素子間接続部の光反射率は、接合部の光反射率と同じである。接合部には、高い接合性が要求されるため、光反射率を向上することが困難である。このため、素子間接続部として、接合部と同じ材料が用いる場合には、素子間接続部の光反射率を十分に高めることは困難である。

これに対して、本実施形態においては、素子間接続部として、接合部とは異なる材料を用いる。これにより、素子間接続部の光反射率を十分に高めることができる。そして、接続部には、接合性が高い材料を用いる。これにより、高い接合性が得られ、高い熱伝導性が得られ高い放熱性が得られる。信頼性も高まる。

本実施形態においては、第２半導体層１２と第２電極ｅ２との間には、絶縁層が設けられていない。そして、第４半導体層１４と第４電極との間には、絶縁層が設けられていない。これにより、積層体で発生した熱は、これらの電極及び接合部を介して、基体８０に効率良く伝達される。高い放熱性が得られる。

接合部には、上記のように熱伝導性が高い金属などが用いられる。実施形態においては、第２電極ｅ２と基体８０との間には、絶縁層が設けられていない。そして、第４電極ｅ４と基体８０との間には、絶縁層が設けられていない。積層体で発生した熱は、接合部を介して基体８０に効率良く伝達される。

第１接合部７１ａと第２接合部７１ｂとの間に間隙を形成する参考例がある。この参考例においては、第１接合部７１ａと第２接合部７１ｂとは、この間隙により電気的に分離される。この参考例においては、第１接合部７１ａと第２接合部７１ｂとを過度に近づけると、これらの接合部が接触してしまう可能性がある。例えば、接合において、接合部となる材料は溶解する。溶解した材料が、互いに接触する。このため、この参考例においては、これらの接合部どうしの距離（間隙の幅）を短くすることは困難である。このため、接合部の面積（断面積）は十分に大きくできず、十分に高い熱伝導性が得られない。

これに対して、実施形態においては、第１接合部７１ａと第２接合部７１ｂとの間に、第１分離絶縁部６５ａが設けられている。第１分離絶縁部６５ａにより、第１接合部７１ａと第２接合部７１ｂとが電気的に分離される。このため、これらの接合部どうしの距離を十分に短くできる。これにより、接合部の面積（断面積）を十分に大きくでき、高い熱伝導性が得られる。

実施形態においては、複数の積層体が直列に接続される。１つの積層体における適正な動作電圧は、所定の範囲である。複数の積層体を直列に接続することで、直列に接続された複数の積層体の両端に印加する電圧は、複数の積層体のそれぞれにおいて分圧される。これにより、両端に印加する電圧が高い電圧である場合も、それぞれの積層体に加わる電圧を、望ましい所定の範囲にすることができる。望ましい所定の範囲の電圧により、高効率が得られる低電流での駆動が得られる。すなわち、複数の積層体において、高電圧で低電流での動作が得られる。これにより、複数の積層体において、高効率が得られる。

実施形態においては、光取り出し面には、電極などの遮蔽物が設けられない。これにより、高い光取り出し効率が得られる。素子間接続部は、光取り出し面ではなく、基体８０の側に設けられる。これにより、高い光取り出し効率が得られる。パッド部により、実装性が高い。

図２（ａ）〜図２（ｃ）は、第１の実施形態に係る半導体発光素子の一部を例示する模式的断面図である。
図２（ａ）に表したように、第１電極ｅ１は、第１金属膜ｅ１ａと、第２金属膜ｅ１ｂと、第３金属膜ｅ１ｃと、を含んでも良い。第３金属膜ｅ１ｃと第１半導体層１１（第１領域ｒ１）との間に、第１金属膜ｅ１ａが配置される。第３金属膜ｅ１ｃと第１金属膜ｅ１ａとの間に、第２金属膜ｅ１ｂが配置される。第１金属膜ｅ１ａは、アルミニウム、銀、金及びロジウムの少なくともいずれかを含む。第２金属膜ｅ１ｂには、例えばＴａが用いられる。第３金属膜ｅ１ｃには、例えば、Ｔｉが用いられる。

例えば、第１電極ｅ１の厚さは、５０ナノメートル（ｎｍ）以上３００ｎｍ以下（例えば１５０ｎｍ）である。第１金属膜ｅ１ａの厚さは、例えば、３０ｎｍ以上１５０ｎｍ以下である。第２金属膜ｅ１ｂの厚さは、例えば、１０ｎｍ以上５０ｎｍ以下である。第３金属膜ｅ１ｃの厚さは、例えば、１０ｎｍ以上１００ｎｍ以下である。

第１電極ｅ１には、例えば、窒素雰囲気中で、３００℃以上６７０℃以下（例えば４００℃）で、０．５分以上５分以下（例えば１分）の熱処理が行われる。この窒素雰囲気における窒素の濃度は、例えば７０％以上１００％以下である。この窒素雰囲気における酸素の濃度は、例えば、３０％以下である。

第１電極ｅ１に上記の構成を適用することで、第１半導体層１１との良好なオーミック特性が得られる。第１半導体層１１との低いコンタクト抵抗が得られる。高い電気的特性と、高い光反射率が得られる。第３電極ｅ３には、第１電極ｅ１に関して説明した構成及び材料が適用できる。

図２（ｂ）に表したように、第２電極ｅ２は、第４金属膜ｅ２ａと、第５金属膜ｅ２ｂと、第６金属ｅ２ｃと、第７金属膜ｅ２ｄと、を含んでも良い。第７金属膜ｅ２ｄと第２半導体層１２との間に、第４金属膜ｅ２ａが配置される。第７金属膜ｅ２ｄと第４金属膜ｅ２ａとの間に、第５金属膜ｅ２ｂが配置される。第７金属膜ｅ２ｄと第５金属膜ｅ２ｂとの間に、第６金属膜ｅ２ｃが配置される。第４金属膜ｅ２ａは、アルミニウム、銀、金及びロジウムの少なくともいずれかを含む。第４金属膜ｅ２ａとして、Ｎｉ／Ａｇの膜、または、ＩＴＯ／Ａｇの膜を用いても良い。第５金属膜ｅ２ｂには、例えば、Ｐｔが用いられる。第６金属膜ｅ２ｃには、例えば、Ｔｉが用いられる。第７金属膜ｅ２ｄには、例えば、Ｎｉが用いられる。第７金属膜ｅ２ｄは、省略してもよい。

例えば、第２電極ｅ２の厚さは、１００ｎｍ以上５００ｎｍ以下（例えば３００ｎｍ）である。第４金属膜ｅ２ａの厚さは、例えば、５０ｎｍ以上４００ｎｍ以下である。第５金属膜ｅ２ｂの厚さは、例えば、１０ｎｍ以上１００ｎｍ以下である。第６金属膜ｅ２ｃの厚さは、例えば、１０ｎｍ以上１００ｎｍ以下である。第７金属膜ｅ２ｄの厚さは、例えば、１０ｎｍ以上１００ｎｍ以下である。

第２電極ｅ２の形成において、例えば、第４金属膜ｅ２ａとして例えばＡｇ膜を形成した状態で、以下の２段階の熱処理を施した後、第５金属膜ｅ２ｂ、第６金属膜ｅ２ｃ及び第７金属膜ｅ２ｄを形成する。２段階の熱処理条件は、以下の通りである。第１段階では、７０％以上１００％以下の濃度で窒素を流しながら、例えば２５０℃以上４００℃以下（例えば３００℃）で、０．５分以上５分以下（例えば１分）の熱処理を行う。第２段階では、１０％以上３０％以下（例えば２０％）の濃度で窒素を供給しつつ、７０％以上９０％以下（例えば８０％）の濃度で酸素を供給して、２５０℃以上４００℃以下（例えば３００℃）で、０．５分以上５分以下（例えば１分）の熱処理を行う。

第２電極ｅ２に上記の構成を適用することで、第２半導体層１２との良好なオーミック特性が得られる。第２半導体層１２との低いコンタクト抵抗が得られる。高い電気的特性と、高い光反射率が得られる。第４電極ｅ４には、第２電極ｅ２に関して説明した構成及び材料が適用できる。

図２（ｃ）に表したように、第１素子間接続部５５ａは、第８金属膜５５ａａと、第９金属膜５５ａｂと、第１０金属膜５５ａｃと、を含んでも良い。第１０金属膜５５ａｃと第１半導体層１１との間（この例では、第１０金属膜５５ａｃと絶縁膜６２ａとの間）に、第８金属膜５５ａａが配置される。第１０金属膜５５ａｃと第８金属膜５５ａａとの間に、第９金属膜５５ａｂが配置される。第８金属膜５５ａａおよび第９金属膜５５ａｂは、アルミニウム、銀、金及びロジウムの少なくともいずれかを含む。第１０金属膜５５ａｃには、例えばＴｉが用いられる。

例えば、第１素子間接続部５５ａの厚さは、３１０ｎｍ以上２０００ｎｍ以下（例えば７００ｎｍ）である。第８金属膜５５ａａの厚さは、例えば、３００ｎｍ以上１８００ｎｍ以下である。第９金属膜５５ａｂの厚さは、例えば、１０ｎｍ以上２００ｎｍ以下である。第１０金属膜５５ａｃの厚さは、例えば、１０ｎｍ以上２００ｎｍ以下である。

実施形態において、半導体層及び発光層には、例えば、窒化物半導体が用いられる。ただし、実施形態において、半導体の種類は任意である。

図３は、第１の実施形態に係る半導体発光素子の一部を例示する模式的断面図である。 図３に表したように、第１発光層１０Ｌａは、例えば、複数の障壁層ＢＬと、井戸層ＷＬと、を含む。この例では、複数の井戸層ＷＬが設けられている。複数の障壁層ＢＬと、複数の井戸層ＷＬと、は、Ｚ軸方向に沿って交互に配置される。

井戸層ＷＬは、例えば、Ｉｎ_ｘ１Ｇａ_１−ｘ１Ｎ（０＜ｘ１＜１）を含む。障壁層ＢＬは、例えば、ＧａＮを含む。例えば、障壁層ＢＬのバンドギャップエネルギーは、井戸層ＷＬのバンドギャップエネルギーよりも大きい。

第１発光層１０Ｌａは、例えば、多重量子井戸（ＭＱＷ:Multi Quantum Well）構成を有する。このとき、複数の井戸層ＷＬが設けられる。第１発光層１０Ｌａは、単一量子井戸（ＳＱＷ：Single Quantum Well）構成を有しても良い。このとき、井戸層ＷＬの数は、１である。第２発光層１０Ｌｂには、第１発光層１０Ｌａに関して説明した構成及び材料を適用できる。

発光層から放出される光（発光光）のピーク波長は、例えば４００ｎｍ以上６５０ｎｍ以下である。ただし、実施形態において、ピーク波長は任意である。

第１半導体層１１には、例えば、ｎ形不純物を含むＧａＮ層が用いられる。ｎ形不純物には、Ｓｉ、Ｇｅ、Ｔｅ及びＳｎの少なくともいずれかを用いることができる。第１半導体層１１は、例えば、ｎ側コンタクト層を含む。第３半導体層１３には、第１半導体層１１に関して説明した構成及び材料を適用できる。

第２半導体層１２には、例えば、ｐ形不純物を含むＧａＮ層が用いられる。ｐ形不純物には、Ｍｇ、Ｚｎ及びＣの少なくともいずれかを用いることができる。第２半導体層１２は、例えば、ｐ側コンタクト層を含む。第４半導体層１４には、第２半導体層１２に関して説明した構成及び材料を適用できる。

第１パッド部４１及び第２パッド部４２のそれぞれの形状は、例えば、多角形（例えば五角形以上）、円形、または、扁平円などである。パッド部の幅は、例えば、５０マイクロメートル（μｍ）以上２００μｍ以下（例えば、１３０μｍ）である。パッド部に例えば、ボンディングワイヤが接続される。安定した接続のできる幅（大きさ）が適用される。

絶縁膜６１ａ、６２ａ、６１ｂ、６２ｂ、６４ａ及び６４ｂには、例えば、酸化シリコン（ＳｉＯ_２）が用いられる。これらの絶縁膜のそれぞれの厚さは、例えば、２００ｎｍ以上１５００ｎｍ以下（例えば４００ｎｍ）である。これらの絶縁膜は、例えば高温で形成される。これにより、これらの絶縁膜において、良好な絶縁性、良好なカバレッジ、及び、良好な信頼性が得られる。

絶縁膜６３ａ及び第２積層体絶縁膜６３ｂには、例えば、酸化シリコンが用いられる。これらの絶縁膜の厚さは、例えば、２００ｎｍ以上３０００ｎｍ以下（例えば、１０００ｎｍ）である。これらの絶縁膜は、例えば高温で形成される。これにより、これらの絶縁膜において、良好な絶縁性、良好なカバレッジ、及び、良好な信頼性が得られる。これらの絶縁膜は、低温で形成しても良い。これら絶縁膜を用いることで、良好な電流の広がりが得られ、実効的な発光面積を拡大することができる。

この例では、第１積層体１０ａの一部の側面、及び、第２積層体１０ｂの位置の側面は、Ｚ軸方向に対して傾斜している。すなわち、メサ形状が適用されている。例えば、第１半導体層１１の第２領域ｒ２は、主面１１ｍｆと、側面１１ｓｆと、を含む。主面１１ｍｆは、第１方向Ｄ１（Ｚ軸方向）に対して実質的に垂直である。側面１１ｓｆは、主面１１ｍｆに対して傾斜する。側面１１ｓｆと第１方向Ｄ１との間の角度は、１０度以上７０度以下である。

側面１１ｓｆが主面１１ｍｆに対して傾斜することで、光の進行方向を変化させることができる。発光層から放出される光の強度は、約３０度の方向において、最高となる。光の強度が最高となる角度に進む光を効率的に変化させることができる。

第１半導体層１１には、第１領域ｒ１と第２領域ｒ２との間に段差が設けられる。この段差の高さ（深さ）は、例えば、０．２μｍ以上１０μｍ以下が好ましく、０．３μｍ以上１．５μｍ以下がさらに好ましい。この段差が過度に高いと、良好な接合が得難くなる。段差が過度に高いと、電極と第１半導体層１１との間において、良好なコンタクトが得難くなる。一方、段差が過度に低いと、例えば、光の取り出しが悪くなる。そして、第１半導体層１１における電流の広がりが悪くなる。コンタクトが取れない場合もある。

第１積層体１０ａに関して説明した上記の傾斜及び段差は、第２積層体１０ｂに適用できる。

以下、半導体発光素子の製造方法の例について説明する。
図４（ａ）〜図４（ｆ）、及び、図５（ａ）〜図５（ｄ）は、第１の実施形態に係る半導体発光素子の製造方法を例示する工程順模式的断面図である。

図４（ａ）に表したように、成長用基板９０の上に、バッファ層９１を形成し、バッファ層９１の上に、第１半導体膜１１ｆ、発光膜１０Ｌａｆ及び第２半導体膜１２ｆをこの順で順次形成する。これらの膜の形成には、例えば、有機金属気相堆積（Metal-Organic Chemical Vapor Deposition: ＭＯＣＶＤ）法、有機金属気相成長（Metal-Organic Vapor Phase Epitaxy：ＭＯＶＰＥ）法、分子線エピタキシー（Molecular Beam Epitaxy：ＭＢＥ）法、及び、ハライド気相エピタキシー法(ＨＶＰＥ)法などを用いることができる。これらの膜は、エピタキシャル成長される。成長用基板９０には、例えば、シリコン、サファイア、スピネル、ＧａＡｓ、ＩｎＰ、ＺｎＯ、Ｇｅ、ＳｉＧｅまたはＳｉＣなどの基板が用いられる。

図４（ｂ）に表したように、第１半導体膜１１ｆの一部と、発光膜１０Ｌａｆの一部と、第２半導体膜１２ｆの一部と、を除去して、第１積層体１０ａと第２積層体１０ｂとを形成する。この除去の加工においては、例えば、ＲＩＥ（Reactive Ion Etching）が用いられる。このＲＩＥにおいては、例えば、塩素を含むガスが用いられる。このとき、第１半導体層１１と第３半導体層１３とは、連続しており、後述する工程で分断される。

図４（ｃ）に表したように、積層体の上に、絶縁膜６０ｆを形成する。絶縁膜６０ｆとして、例えば、ＣＶＤ（Chemical Vapor Deposition）法、スパッタ法、または、ＳＯＧ（Spin On Glass）法などが用いられる。

図４（ｄ）に表したように、絶縁膜６０ｆを加工する。これにより、絶縁膜６０ｆから、絶縁膜６１ａ、６２ａ、６１ｂ、６２ｂ、６４ａ及び６４ｂが形成される。

絶縁膜６０ｆの一部が除去されて露出した第１半導体層１１（第１領域ｒ１）の上に、第１電極ｅ１を形成する。絶縁膜６０ｆの一部が除去されて露出した第３半導体層１３（第３領域ｒ３）の上に、第３電極ｅ３を形成する。これらの電極は、同時に形成される。第２半導体層１２の上に第２電極ｅ２を形成する。第４半導体層１４の上に、第４電極ｅ４を形成する。例えば、これらの電極は、同時に形成しても良い。

図４（ｅ）に表したように、第１パッド配線５１、第２パッド配線５２及び第１素子間接続部５５ａを形成する。

図４（ｆ）に表したように、絶縁膜６３ａ及び第２積層体絶縁膜６３ｂを形成する。

図５（ａ）に表したように、支持部８０ｕが用意される。支持部８０ｕは、基体８０と、第１接合膜７１ａｆと、第２接合膜７１ｂｆと、第２分離層６８ａと、を含む。第２分離層６８ａは、第１接合膜７１ａｆと第２接合膜７１ｂｆとの間に配置される。基体８０と、積層体との間に、第１接合膜７１ａｆ、第２接合膜７１ｂｆ及び第２分離層６８ａが配置される。加熱することで、配線部及び素子間接続部と、基体８０と、が接合膜により接合される。

これにより、図５（ｂ）に表したように、第１接合部７１ａ及び第２接合部７１ｂが、それぞれ第１接合膜７１ａｆ及び第２接合膜７１ｂｆから形成される。第２分離層６８ａ、第２積層体絶縁膜６３ｂ及び絶縁膜６１ｂから、第１分離絶縁部６５ａが形成される。さらに、成長用基板９０及びバッファ層９１を除去する。

図５（ｃ）に表したように、第１半導体膜１１ｆを分断することで、第１半導体層１１及び第３半導体層１３を形成する。これらの半導体層の上面に凹凸を形成する。

図５（ｄ）に表したように、第１パッド部４１及び第２パッド部４２を形成する。これにより、半導体発光素子１１０が形成される。

図６は、第１の実施形態に係る半導体発光素子の製造方法を例示するフローチャート図である。
図６に表したように、本製造方法は、積層体形成工程（ステップＳ１１０）と、電極形成工程（ステップＳ１２０）と、接続部形成工程（ステップＳ１３０）と、接合工程（ステップＳ１４０）と、を含む。

積層体形成工程では、成長用基板９０の上に、第１導電形の第１半導体膜１１ｆを形成し、第１半導体膜１１ｆの上に発光膜１０Ｌａｆを形成し、発光膜１０Ｌａｆの上に第２導電形の第２半導体膜１２ｆを形成する。第１半導体膜１１ｆの一部と、発光膜１０Ｌａｆの一部と、第２半導体膜１２ｆの一部と、を除去して、第１積層体１０ａと第２積層体１０ｂとを形成する。すなわち、図４（ａ）及び図４（ｂ）に関して説明した処理を行う。

第１積層体１０ａは、第１半導体層１１、第１発光層１０Ｌａ、及び、第２半導体層１２を含む。第１半導体層１１は、第１領域ｒ１と第２領域ｒ２とを含む。これらの領域は、第２半導体膜１２ｆから第１半導体膜１１ｆに向かう第１方向Ｄ１（Ｚ軸方向）と交差する方向に並ぶ。第１半導体層１１は、第１半導体膜１１ｆから形成される。第１発光層１０Ｌａは、第２領域ｒ１の上に設けられる。第１発光層１０Ｌａは、発光膜１０Ｌａｆから形成される。第２半導体層１２は、第１発光層１０Ｌａの上に設けられる。第２半導体層１２は、第２半導体膜１２ｆから形成される。

第２積層体１０ｂは、第１方向Ｄ１と交差する方向において第１積層体１０ａと並ぶ。第２積層体１０ｂは、第３半導体層１３、第２発光層１０Ｌｂ及び第４半導体層１４を含む。第３半導体層１３は、第３領域ｒ３と第４領域ｒ４を含む。これらの領域は、第１方向Ｄ１と交差する方向に並ぶ。第３半導体層１３は、第１半導体膜１１ｆから形成される。第２発光層１０Ｌｂは、第４領域ｒ４の上に設けられる。第２発光層１０Ｌｂは、発光膜１０Ｌａｆから形成される。第４半導体層１４は、第２発光層１０Ｌｂの上に設けられる。第４半導体層１４は、第２半導体膜１２ｆから形成される。

電極形成工程においては、第１〜第４電極ｅ１〜ｅ４を形成する。第１電極ｅ１は、第１領域ｒ１の上に設けられる。第２電極ｅ２は、第２半導体層１２の上に設けられる。第３電極ｅ３は、第３領域ｒ３の上に設けられる。第４電極ｅ４は、第４半導体層１４の上に設けられる。すなわち、図４（ｄ）に関して説明した処理を行う。

接続部形成工程においては、第１素子間接続部５５ａを形成する。第１素子間接続部５５ａは、第２電極ｅ２と前記第３電極ｅ３とを電気的に接続する。すなわち、図４（ｅ）に関して説明した処理を行う。

支持部８０ｕが用意される。支持部８０ｕは、基体８０と、第１接合膜７１ａｆと、第２接合膜７１ｂｆと、分離絶縁膜（第２分離層６８ａ）と、を含む。第１接合膜７１ａｆ及び第２接合膜７１ｂｆは、基体８０の上に設けられる。分離絶縁膜は、第１接合膜７１ａｆと第２接合膜７１ｂｆとの間に設けられる。

接合工程においては、支持部８０ｕの第１接合膜７１ａｆと、第１素子間接続部５５ａの少なくとも一部と、を接合する。すなわち、図５（ａ）及び図５（ｂ）に関して説明した処理を行う。

接合工程は、第１接合膜７１ａｆから形成される第１接合部７１ａと、第２接合膜７１ｂｆから形成される第２接合部７１ｂと、分離絶縁膜（第２分離層６８ａ）を含む第１分離絶縁部６５ａと、を形成することを含む。

第１接合部７１ａは、第１素子間接続部５５ａの少なくとも一部と、基体８０と、の間に設けられ、第１素子間接続部５５ａと基体８０とを接合する。第２接合部７１ｂは、第４電極ｅ４と基体８０との間に設けられる。第１分離絶縁部６５ａは、第１接合部７１ａと第２接合部７１ｂとの間に設けられ第１接合部７１ａと第２接合部７１ｂとを電気的に分離する。第１素子間接続部５５ａの光反射率は、第１接合膜７１ａｆ（第１接合部７１ａ）の光反射率よりも高く、第２接合膜７１ｂｆ（第２接合部７１ｂ）の光反射率よりも高い。
本製造方法によれば、高効率の半導体発光素子の製造方法が提供される。

図７は、第１の実施形態に係る別の半導体発光素子を例示する模式的断面図である。
図７に表したように、本実施形態に係る別の半導体発光素子１１１においては、第１分離絶縁部６５ａは、Ｘ−Ｙ平面に投影したときに、第１積層体１０ａと重ならない。すなわち、この例では、Ｘ−Ｙ平面に投影したときに、第２分離層６８ａは、第２積層体１０ｂと重なり、第１積層体１０ａと重ならない。半導体発光素子１１１においても、高効率の半導体発光素子が提供できる。

図８は、第１の実施形態に係る別の半導体発光素子を例示する模式的断面図である。
図８に表したように、本実施形態に係る別の半導体発光素子１１２においては、第２積層体絶縁膜６３ｂが省略されている。第２分離層６８ａが絶縁膜６１ｂに接している。第２分離層６８ａ及び絶縁膜６１ｂにより第１分離絶縁部６５ａが形成される。この場合も、第１分離絶縁部６５ａは、Ｘ−Ｙ平面に投影したときに、第１積層体１０ａと重ならない。Ｘ−Ｙ平面に投影したときに、第２分離層６８ａは、第２積層体１０ｂと重なり、第１積層体１０ａと重ならない。半導体発光素子１１２においても、高効率の半導体発光素子が提供できる。

このように、実施形態において、第２分離層６８ａの位置は任意である。

（第２の実施形態）
図９は、第２の実施形態に係る半導体発光素子を例示する模式的断面図である。
図９に表したように、本実施形態に係る半導体発光素子１２０においては、半導体発光素子１１０に関して説明した要素に加えて、第３積層体１０ｃ、第５電極ｅ５、第６電極ｅ６、第２素子間接続部５５ｂ、第３接合部７１ｃ及び第２分離絶縁部６５ｂがさらに設けられる。

第３積層体１０ｃは、基体８０から第１方向Ｄ１に離間する。この例では、第３積層体１０ｃと第１積層体１０ａとの間に第２積層体１０ｂが配置される。

第３積層体１０ｃは、第５半導体層１５と、第６半導体層１６と、第３発光層１０Ｌｃと、を含む。第５半導体層１５は、第１方向Ｄ１と交差する方向に並ぶ第５領域ｒ５と第６領域ｒ６とを含む。第５半導体層１５は、上記の第１導電形である。

第６半導体層１６は、第６領域ｒ６と基体８０との間に設けられる。第６半導体層１６は、上記の第２導電形である。

第３発光層１０Ｌｃは、第６領域ｒ６と第６半導体層１６との間に設けられる。

第５電極ｅ５は、第５領域ｒ５と基体８０との間に設けられ、第５領域ｒ５と電気的に接続される。第６電極ｅ６は、第６半導体層１６と基体８０との間に設けられ、第６半導体層１６と電気的に接続される。

第２素子間接続部５５ｂは、第２積層体１０ｂの一部と基体８０との間、及び、第３積層体１０ｃの一部と基体８０との間に設けられた部分を有する。第２素子間接続部５５ｂは、第４電極ｅ４と第５電極ｅ５とを電気的に接続する。

第３接合部７１ｃは、第６電極ｅ６と基体８０との間に設けられる。

第２分離絶縁部６５ｂは、第２接合部７１ｂと第３接合部７１ｃとの間に設けられる。第２分離絶縁部６５ｂは、第２接合部７１ｂと第３接合部７１ｃとを電気的に分離する。

第２接合部７１ｂは、第２素子間接続部５５ｂの少なくとも一部と、基体８０と、の間に設けられる。第２接合部７１ｂは、第２素子間接続部５５ｂと基体８０とを接合する。

第５半導体層１５には、第１半導体層１１に関して説明した構成及び材料が適用される。第６半導体層１６には、第２半導体層１２に関して説明した構成及び材料が適用される。第３発光層１０Ｌｃには、第１発光層１０Ｌａに関して説明した構成及び材料が適用される。第５電極ｅ５には、第１電極ｅ１に関して説明した構成及び材料が適用される。第６電極ｅ６には、第２電極ｅ２に関して説明した構成及び材料が適用される。第２分離絶縁部６５ｂには、第１分離絶縁部６５ａに関して説明した構成及び材料が適用される。第２素子間接続部５５ａには、第１素子間接続部５５ｂに関して説明した構成及び材料が適用される。

すなわち、実施形態において、第２素子間接続部５５ｂの光反射率は、第１接合部７１ａの光反射率よりも高く、第２接合部７１ｂの光反射率よりも高く、第３接合部７１ｃの光反射率よりも高い。半導体発光素子１２０においても、高効率の半導体発光素子が提供される。

この例では、第２パッド部４２は、第６電極ｅ６と電気的に接続される。すなわち、半導体発光素子１２０は、第２パッド部４２と、第２パッド配線５２と、を含む。第２パッド部４２は、第１方向Ｄ１に対して交差する方向に第３積層体１０ｃと並ぶ。第２パッド配線５２は、第６電極ｅ６と第３接合部７１ｃとの間に設けられる。第２パッド配線５２は、第６電極ｅ６と第２パッド部４２とを電気的に接続する。第３接合部７１ｃは、第２パッド配線５２と基体８０とを接合する。

この例では、第２分離絶縁部６５ｂは、第３積層体絶縁膜６３ｃと、第３分離層６８ｂと、を含む。第３積層体絶縁膜６３ｃは、第３積層体１０ａの一部と、基体８０と、の間において、第２素子間接続部５５ｂと基体８０との間に設けられる。第３分離層６８ｂは、第３積層体絶縁膜６３ｃと接し、第１方向Ｄ１に延びる。第３接合部７１ｃは、第３積層体絶縁膜６３ｃと基体８０との間に延在する。第３接合部７１ｃは、第３分離層６８ｂに接している。

この例では、第２分離絶縁部６５ｂは、絶縁膜６１ｃをさらに含む。絶縁膜６２ｃがさらに設けられている。絶縁膜６１ｃは、第３積層体１０ｃの一部の側面を覆う。絶縁膜６２ｃは、第３積層体１０ｃの一部の別の側面を覆う。

絶縁膜６１ｃ及び絶縁膜６２ｃには、絶縁膜６１ａ及び絶縁膜６２ａに関して説明した構成及び材料が適用できる。この例では、第５半導体層１５の表面（光出射面）に凹凸１５ｐが設けられている。

実施形態において、直列に接続される積層体の数は、例えば、２以上３５以下である。直列に接続される積層体の数は、任意である。

実施形態によれば、高効率の半導体発光素子及びその製造方法が提供できる。

なお、本明細書において「窒化物半導体」とは、Ｂ_ｘＩｎ_ｙＡｌ_ｚＧａ_{１−ｘ−ｙ−ｚ}Ｎ（０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１，ｘ＋ｙ＋ｚ≦１）なる化学式において組成比ｘ、ｙ及びｚをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、Ｎ（窒素）以外のＶ族元素もさらに含むもの、導電形などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれるものとする。

なお、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。

以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体発光素子に含まれる半導体層、電極、接続部、パッド、基体及び絶縁層などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。

その他、本発明の実施の形態として上述した高効率の半導体発光素子及びその製造方法の製造方法を基にして、当業者が適宜設計変更して実施し得る全ての高効率の半導体発光素子及びその製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。

その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１０Ｌａ、１０Ｌｂ、１０Ｌｃ…第１、第２、第３発光層、 １０Ｌａｆ…発光膜、 １０ａ、１０ｂ、１０ｃ…第１、第２、第３積層体、 １１〜１６…第１〜第６半導体層、 １１ｆ…第１半導体膜、 １１ｍｆ…主面、 １１ｐ…凹凸、 １１ｓｆ…側面、 １２ｆ…第２半導体膜、 １３ｐ…凹凸、 １５ｐ…凹凸、 ４１、４１…第１、第２パッド部、 ５１、５２…第１、第２パッド配線、 ５５ａ、５５ｂ…第１素子間接続部、 ５５ａａ、５５ａｂ、５５ａｃ…第８、第９、第１０金属膜、 ６０ｆ…絶縁膜、 ６１ａ〜６１ｃ、６２ａ〜６２ｃ、６３ａ、６４ａ、６４ｂ…絶縁膜、 ６３ｂ、６３ｃ…第２、第３積層体絶縁膜、 ６５ａ、６５ｂ…第１、第２分離絶縁部、 ６６…第１パッド用絶縁部、 ６８ａ、６８ｂ…第２、第３分離層、 ７１ａ、７１ｂ、７１ｃ…第１、第２、第３接合層、 ７１ａｆ、７１ｂｆ…第１、第２接合膜、 ８０…基体、 ８０ｕ…支持部、 ９０…成長用基板、 ９１…バッファ層、 １１０、１１１、１１２、１２０…半導体発光素子、 ＢＬ…障壁層、 Ｄ１…第１方向、 ＷＬ…井戸層、 ｅ１〜ｅ６…第１〜第６電極、 ｅ１ａ、ｅ１ｂ、ｅ１ｃ…第１、第２、第３金属膜、 ｅ２ａ、ｅ２ｂ、ｅ２ｃ、ｅ２ｄ…第４、第５、第６、第７金属膜、 ｒ１〜ｒ６…第１〜第６領域

Claims (20)

1. 基体と、
   前記基体から第１方向に離間した第１積層体であって、
   前記第１方向と交差する方向に並ぶ第１領域と第２領域とを含む第１導電形の第１半導体層と、
   前記第２領域と前記基体との間に設けられた第２導電形の第２半導体層と、
   前記第２領域と前記第２半導体層との間に設けられた第１発光層と、
   を含む第１積層体と、
   前記第１方向と交差する方向において前記第１積層体と並び前記基体から前記第１方向に離間した第２積層体であって、
   前記第１方向と交差する方向に並ぶ第３領域と第４領域とを含む前記第１導電形の第３半導体層と、
   前記第４領域と前記基体との間に設けられた前記第２導電形の第４半導体層と、
   前記第４領域と前記第４半導体層との間に設けられた第２発光層と、
   を含む第２積層体と、
   前記第１領域と前記基体との間に設けられ前記第１領域と電気的に接続された第１電極と、
   前記第２半導体層と前記基体との間に設けられ前記第２半導体層と電気的に接続された第２電極と、
   前記第３領域と前記基体との間に設けられ前記第３領域と電気的に接続された第３電極と、
   前記第４半導体層と前記基体との間に設けられ前記第４半導体層と電気的に接続された第４電極と、
   前記第１積層体の一部と前記基体との間、及び、前記第２積層体の一部と前記基体との間に設けられた部分を有し、前記第２電極と前記第３電極とを電気的に接続する第１素子間接続部と、
   前記第１素子間接続部の少なくとも一部と、前記基体と、の間に設けられ前記第１素子間接続部と前記基体とを接合する第１接合部と、
   前記第４電極と前記基体との間に設けられた第２接合部と、
   前記第１接合部と前記第２接合部との間に設けられ前記第１接合部と前記第２接合部とを電気的に分離する第１分離絶縁部と、
   を備え、
   前記第１素子間接続部の光反射率は、前記第１接合部の光反射率よりも高く、前記第２接合部の光反射率よりも高い半導体発光素子。
2. 前記第１方向に対して交差する方向に前記第１積層体と並ぶ第１パッド部と、
   前記第１パッド部と前記第１電極とを電気的に接続する第１パッド配線と、
   前記第１パッド配線と前記基体との間に設けられた第１パッド用絶縁部と、
   をさらに備え、
   前記第１接合部は、前記第１パッド用絶縁部と前記基体との間に延在する請求項１記載の半導体発光素子。
3. 前記第１方向に対して交差する方向に前記第２積層体と並ぶ第２パッド部と、
   前記第４電極と前記第２接合部との間に設けられ、前記第４電極と前記第２パッド部と、を電気的に接続する第２パッド配線と、
   をさらに備え、
   前記第２接合部は、前記第２パッド配線と前記基体とを接合する請求項１または２に記載の半導体発光素子。
4. 前記基体から前記第１方向に離間した第３積層体であって、
   前記第１方向と交差する方向に並ぶ第５領域と第６領域とを含む前記第１導電形の第５半導体層と、
   前記第６領域と前記基体との間に設けられた前記第２導電形の第６半導体層と、
   前記第６領域と前記第６半導体層との間に設けられた第３発光層と、
   を含む第３積層体と、
   前記第５領域と前記基体との間に設けられ前記第５領域と電気的に接続された第５電極と、
   前記第６半導体層と前記基体との間に設けられ前記第６半導体層と電気的に接続された第６電極と、
   前記第２積層体の一部と前記基体との間、及び、前記第３積層体の一部と前記基体との間に設けられた部分を有し、前記第４電極と前記第５電極とを電気的に接続する第２素子間接続部と、
   前記第６電極と前記基体との間に設けられた第３接合部と、
   前記第２接合部と前記第３接合部との間に設けられ前記第２接合部と前記第３接合部とを電気的に分離する第２分離絶縁部と、
   をさらに備え、
   前記第２接合部は、前記第２素子間接続部の少なくとも一部と、前記基体と、の間に設けられ前記第２素子間接続部と前記基体とを接合し、
   前記第２素子間接続部の光反射率は、前記第１接合部の前記光反射率よりも高く、前記第２接合部の前記光反射率よりも高く、前記第３接合部の光反射率よりも高い請求項１または２に記載の半導体発光素子。
5. 前記第１方向に対して交差する方向に前記第３積層体と並ぶ第２パッド部と、
   前記第６電極と前記第３接合部との間に設けられ、前記第６電極と前記第２パッド部と、を電気的に接続する第２パッド配線と、
   をさらに備え、
   前記第３接合部は、前記第２パッド配線と前記基体とを接合する請求項４記載の半導体発光素子。
6. 前記第２分離絶縁部は、
   前記第３積層体の前記一部と前記基体との間において前記第２素子間接続部と前記基体との間に設けられた第３積層体絶縁膜と、
   前記第３積層体絶縁膜と接し前記第１方向に延びる第３分離層と、
   を含み、
   前記第３接合部は、前記第３積層体絶縁膜と前記基体との間に延在する請求項４または５に記載の半導体発光素子。
7. 前記第３接合部は、前記第３分離層に接する請求項６記載の半導体発光素子。
8. 前記第１分離絶縁部は、
   前記第２積層体の前記一部と前記基体との間において前記第１素子間接続部と前記基体との間に設けられた第２積層体絶縁膜と、
   前記第２積層体絶縁膜と接し前記第１方向に延びる第２分離層と、
   を含み、
   前記第２接合部は、前記第２積層体絶縁膜と前記基体との間に延在する請求項１〜７のいずれか１つに記載の半導体発光素子。
9. 前記第２接合部は、前記第２分離層に接する請求項８記載の半導体発光素子。
10. 前記第１素子間接続部は、アルミニウム、銀、金及びロジウムの少なくともいずれかを含む請求項１〜９のいずれか１つに記載の半導体発光素子。
11. 前記第１素子間接続部は、
    アルミニウム、銀、金及びロジウムの少なくともいずれかを含む層と、
    前記Ａｌを含む層と前記第１接合部との間に設けられＴｉを含む層と、
    を含む請求項１〜９のいずれか１つに記載の半導体発光素子。
12. 前記第１接合部及び前記第２接合部の少なくともいずれかは、金属を含む請求項１〜１１のいずれか１つに記載の半導体発光素子。
13. 前記第１接合部及び前記第２接合部の少なくともいずれかは、金及びニッケルの少なくともいずれかと、錫と、を含む請求項１〜１１のいずれか１つに記載の半導体発光素子。
14. 前記基体は、窒化アルミニウム及びシリコンの少なくともいずれかを含む請求項１〜１３のいずれか１つに記載の半導体発光素子。
15. 前記第１積層体の前記一部と、前記第１素子間接続部と、の間に設けられた第１素子間絶縁層をさらに備えた請求項１〜１４のいずれか１つに記載の半導体発光素子。
16. 前記第２領域は、前記第１方向に対して垂直な主面と、前記主面に対して傾斜する側面と、を含み、前記側面と前記第１方向との間の角度は、１０度以上７０度以下である請求項１〜１５のいずれか１つに記載の半導体発光素子。
17. 前記第２電極及び前記第４電極の少なくともいずれかは、アルミニウム、銀、金及びロジウムの少なくともいずれかを含む請求項１〜１６のいずれか１つに記載の半導体発光素子。
18. 前記第１電極及び前記第３電極の少なくともいずれかは、アルミニウム、銀、金及びロジウムの少なくともいずれかを含む請求項１〜１７のいずれか１つに記載の半導体発光素子。
19. 前記第１接合部の厚さ及び前記第２接合部の厚さの少なくともいずれかは、０．５マイクロメートル以上５マイクロメートル以下である請求項１〜１８のいずれか１つに記載の半導体発光素子。
20. 成長用基板の上に、第１導電形の第１半導体膜を形成し、前記第１半導体膜の上に発光膜を形成し、前記発光膜の上に第２導電形の第２半導体膜を形成し、前記第１半導体膜の一部と、前記発光膜の一部と、前記第２半導体膜の一部と、を除去して、第１積層体と第２積層体とを形成し、
    前記第１積層体は、
    前記第２半導体膜から前記第１半導体膜に向かう第１方向と交差する方向に並ぶ第１領域と第２領域とを含み前記第１半導体膜から形成された第１半導体層と、
    前記第２領域の上に設けられ前記発光膜から形成された第１発光層と、
    前記第１発光層の上に設けられ前記第２半導体膜から形成された第２半導体層と、
    を含み、
    前記第２積層体は、前記第１方向と交差する方向において前記第１積層体と並び、
    前記第２積層体は、前記第１方向と交差する方向に並ぶ第３領域と第４領域とを含み前記第１半導体膜から形成された第３半導体層と、
    前記第４領域の上に設けられ前記発光膜から形成された第２発光層と、
    前記第２発光層の上に設けられ前記第２半導体膜から形成された第４半導体層と、
    を含む積層体形成工程と、
    前記第１領域の上に設けられた第１電極と、前記第２半導体層の上に設けられた第２電極と、前記第３領域の上に設けられた第３電極と、前記第４半導体層の上に設けられた第４電極と、を形成する電極形成工程と、
    前記第２電極と前記第３電極とを電気的に接続する第１素子間接続部を形成する接続部形成工程と、
    支持部であって、
    基体と、
    基体の上に設けられた第１接合膜及び第２接合膜と、
    前記第１接合膜と前記第２接合膜との間に設けられた分離絶縁膜と、
    を含む支持部の前記第１接合膜と前記第１素子間接続部の少なくとも一部と、を接合する接合工程と、
    を備え、
    前記接合工程は、
    前記第１接合膜から形成される第１接合部と、
    前記第２接合膜から形成される第２接合部と、
    前記分離絶縁膜を含む分離絶縁部と、
    を形成することを含み、
    前記第１接合部は、前記第１素子間接続部の少なくとも一部と、前記基体と、の間に設けられ前記第１素子間接続部と前記基体とを接合し、
    前記第２接合部は、前記第４電極と前記基体との間に設けられ、
    前記第１分離絶縁部は、前記第１接合部と前記第２接合部との間に設けられ前記第１接合部と前記第２接合部とを電気的に分離し、
    前記第１素子間接続部の光反射率は、前記第１接合膜の光反射率よりも高く、前記第２接合膜の光反射率よりも高い半導体発光素子の製造方法。

Images