JP6351520B2 - 半導体発光素子 - Google Patents

半導体発光素子 Download PDF

Info

Publication number
JP6351520B2
JP6351520B2 JP2015027958A JP2015027958A JP6351520B2 JP 6351520 B2 JP6351520 B2 JP 6351520B2 JP 2015027958 A JP2015027958 A JP 2015027958A JP 2015027958 A JP2015027958 A JP 2015027958A JP 6351520 B2 JP6351520 B2 JP 6351520B2
Authority
JP
Japan
Prior art keywords
electrode
region
semiconductor layer
metal layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015027958A
Other languages
English (en)
Other versions
JP2016039361A (ja
Inventor
純平 田島
純平 田島
浩志 大野
浩志 大野
俊秀 伊藤
俊秀 伊藤
謙次郎 上杉
謙次郎 上杉
布上　真也
真也 布上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2015027958A priority Critical patent/JP6351520B2/ja
Priority to US15/500,974 priority patent/US9972657B2/en
Priority to PCT/JP2015/003770 priority patent/WO2016021146A1/en
Priority to TW104125239A priority patent/TWI595681B/zh
Publication of JP2016039361A publication Critical patent/JP2016039361A/ja
Application granted granted Critical
Publication of JP6351520B2 publication Critical patent/JP6351520B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Description

本発明の実施形態は、半導体発光素子に関する。
発光ダイオード（ＬＥＤ：Light Emitting Diode）などの半導体発光素子において、効率の向上が求められている。
特開２０１１−１８７８７３号公報
本発明の実施形態は、高効率の半導体発光素子を提供する。
本発明の実施形態によれば、半導体発光素子は、金属層と、第１導電形の第１半導体層と、第２導電形の第２半導体層と、第１発光層と、前記第１導電形の第３半導体層と、前記第２導電形の第４半導体層と、第２発光層と、第１〜第６電極と、第１素子間配線部と、を含む。前記第１半導体層は、前記金属層と第１方向に離間し、第１領域と、前記第１方向と交差する第２方向において前記第１領域と離間した第２領域と、前記第１領域と前記第２領域との間に設けられた第３領域と、を含む。前記第１領域、前記第２領域及び前記第３領域は、前記第１方向と前記第２方向とに交差する第３方向に延在する。前記第２半導体層は、前記第１領域と前記金属層との間、及び、前記第２領域と前記金属層との間に設けられる。前記第１発光層は、前記第１領域と前記第２半導体層との間、及び、前記第２領域と前記第２半導体層との間に設けられる。前記第３半導体層は、前記金属層と前記第１方向に離間し前記第２方向において前記第１半導体層と並び、第４領域と、前記第３方向において前記第４領域と離間した第５領域と、前記第４領域と前記第５領域との間に設けられた第６領域と、を含む。前記第４領域、前記第５領域及び前記第６領域は、前記第２方向に延在する。前記第４半導体層は、前記第４領域と前記金属層との間、及び、前記第５領域と前記金属層との間に設けられる。前記第２発光層は、前記第４領域と前記第４半導体層との間、及び、前記第５領域と前記第４半導体層との間に設けられる。前記第１電極は、前記第１領域において前記第２半導体層と前記金属層との間に設けられ前記第２半導体層と電気的に接続される。前記第２電極は、前記第２領域において前記第２半導体層と前記金属層との間に設けられ前記第２半導体層と電気的に接続される。前記第３電極は、前記第３領域と前記金属層との間に設けられ前記第３領域と電気的に接続される。前記第４電極は、前記第４領域において前記第４半導体層と前記金属層との間に設けられ前記第４半導体層と電気的に接続される。前記第５電極は、前記第５領域において前記第４半導体層と前記金属層との間に設けられ前記第４半導体層と電気的に接続される。前記第６電極は、前記第６領域と前記金属層との間に設けられ前記第６領域と電気的に接続される。前記第１素子間配線部は、前記第２電極と前記金属層との間、及び、前記第６電極と前記金属層との間に設けられ、前記第２電極と前記第６電極とを電気的に接続する。
第１の実施形態に係る半導体発光素子を例示する模式的透視平面図である。 第１の実施形態に係る半導体発光素子を例示する模式的断面図である。 第１の実施形態に係る半導体発光素子を例示する模式的断面図である。 第１の実施形態に係る半導体発光素子を例示する模式的断面図である。 第２の実施形態に係る半導体発光素子を例示する模式的透視平面図である。 第２の実施形態に係る半導体発光素子を例示する模式的断面図である。 第２の実施形態に係る半導体発光素子を例示する模式的断面図である。 図８（ａ）〜図８（ｄ）は、第２の実施形態に係る半導体発光素子の一部を例示する図である。 第３の実施形態に係る半導体発光素子を例示する模式的透視平面図である。 第３の実施形態に係る半導体発光素子を例示する模式的断面図である。 第３の実施形態に係る半導体発光素子を例示する模式的断面図である。 第４の実施形態に係る半導体発光素子を例示する模式的透視平面図である。 図１３（ａ）〜図１３（ｅ）は、実施形態に係る半導体発光素子の電極及び配線を例示する模式的平面図である。 図１４（ａ）〜図１４（ｅ）は、実施形態に係る別の半導体発光素子の電極及び配線を例示する模式的平面図である。 図１５（ａ）及び図１５（ｂ）は、実施形態に係る別の半導体発光素子の配線構造を例示する模式的平面図である。 図１６（ａ）及び図１６（ｂ）は、実施形態に係る別の半導体発光素子の配線構造を例示する模式的平面図である。 図１７（ａ）〜図１７（ｈ）は、実施形態に係る半導体発光素子の製造方法を例示する模式的断面図である。 図１８（ａ）〜図１８（ｅ）は、実施形態に係る半導体発光素子の製造方法を例示する模式的断面図である。 第５の実施形態に係る半導体発光素子を例示する模式的断面図である。 第５の実施形態に係る半導体発光素子を例示する模式的断面図である。 第５の実施形態に係る半導体発光素子を例示する模式的断面図である。 第５の実施形態に係る半導体発光素子を例示する模式的断面図である。 第６の実施形態に係る半導体発光素子を例示する模式的断面図である。 第６の実施形態に係る半導体発光素子を例示する模式的断面図である。 図２５（ａ）〜図２５（ｄ）は、第６の実施形態に係る半導体発光素子の一部を例示する図である。 第７の実施形態に係る半導体発光素子を例示する模式的断面図である。 第７の実施形態に係る半導体発光素子を例示する模式的断面図である。 第８の実施形態に係る半導体発光素子を例示する模式的透視平面図である。 図２９（ａ）及び図２９（ｂ）は、第８の実施形態に係る半導体発光素子を例示する模式的断面図である。 第８の実施形態に係る半導体発光素子を例示する模式的断面図である。 図３１（ａ）及び図３１（ｂ）は、第８の実施形態に係る半導体発光素子を例示する模式的断面図である。 第９の実施形態に係る半導体発光素子を例示する模式的透視平面図である。 第９の実施形態に係る半導体発光素子を例示する模式的断面図である。 第９の実施形態に係る半導体発光素子を例示する模式的断面図である。 第１０の実施形態に係る半導体発光素子を例示する模式的透視平面図である。 第１０の実施形態に係る半導体発光素子を例示する模式的断面図である。 第１０の実施形態に係る半導体発光素子を例示する模式的断面図である。 第１１の実施形態に係る半導体発光素子を例示する模式的透視平面図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１の実施形態）
図１は、第１の実施形態に係る半導体発光素子を例示する模式的透視平面図である。
図２〜図４は、第１の実施形態に係る半導体発光素子を例示する模式的断面図である。
図２は、図１のＡ１−Ａ２断面を例示する。
図３は、図１のＢ１−Ｂ２断面を例示する。
図４は、図１のＣ１−Ｃ２断面を例示する。
図を見やすくするために、図１の透視平面図においては、図２〜図４の断面図に示す構成要素の一部の図示を省略する。
本実施形態に係る半導体発光素子１１０は、金属層４０と、第１半導体層１０ａと、第２半導体層２０ａと、第１発光層３０ａと、第３半導体層１０ｂと、第４半導体層２０ｂと、第２発光層３０ｂと、第１〜第６電極ｅ１〜ｅ６と、第１素子間配線部１２と、を含む。
第１半導体層１０ａは、金属層４０と第１方向Ｄ１に離間する。
金属層４０から第１半導体層１０ａに向かう第１方向Ｄ１は、Ｚ軸方向に対して平行である。Ｚ軸方向に対して垂直な１つの方向をＸ軸方向とする。Ｚ軸方向とＸ軸方向とに対して垂直な方向をＹ軸方向とする。
第１積層体１００ａは、第１半導体層１０ａと、第２半導体層２０ａと、第１発光層３０ａと、を含む。第１半導体層１０ａは、第１領域ｒ１と、第２領域ｒ２と、第３領域ｒ３と、を含む。第２領域ｒ２は、第２方向Ｄ２において第１領域ｒ１と離間する。第２方向Ｄ２は、第１方向Ｄ１と交差する。この例では、第２方向Ｄ２は、Ｘ軸方向に沿っている。第３領域ｒ３は、第１領域ｒ１と第２領域ｒ２との間に設けられる。第１半導体層１０ａは、第１導電形である。第１領域ｒ１、第２領域ｒ２及び第３領域ｒ３は第３方向Ｄ３に延在する。第３方向Ｄ３は、第１方向Ｄ１と第２方向Ｄ２とに交差する。この例では、第３方向Ｄ３は、Ｙ軸方向である。
第２半導体層２０ａは、第１領域ｒ１と金属層４０との間、及び、第２領域ｒ２と金属層４０との間に設けられる。第２半導体層２０ａは、第２導電形である。第１発光層３０ａは、第１領域ｒ１と第２半導体層２０ａとの間、及び、第２領域ｒ２と第２半導体層２０ａとの間に設けられる。
例えば、第１導電形はｎ形である。第２導電形はｐ形である。第１導電形がｐ形であり、第２導電形がｎ形でもよい。以下においては、第１導電形がｎ形であり、第２導電形がｐ形である場合について説明する。
なお、図１〜図４の例では、第１半導体層１０ａには、第１領域ｒ１ａと、第１領域ｒ１ａと第２方向Ｄ２に離間した第２領域ｒ２ａと、第１領域ｒ１ａと第２領域ｒ２ａとの間に設けられた第３領域ｒ３ａと、第１領域ｒ１と第２領域ｒ２ａとの間に設けられた第３領域ｒ３ｂと、が含まれる。これら各領域についても、上記の第１領域ｒ１、第２領域ｒ２及び第３領域ｒ３と同様である。
第２積層体１００ｂは、第３半導体層１０ｂと、第４半導体層２０ｂと、第２発光層３０ｂと、を含む。第３半導体層１０ｂは、金属層４０と第１方向Ｄ１に離間し第２方向Ｄ２において第１半導体層１０ａと並ぶ。本例では、第１半導体層１０ａと第３半導体層１０ｂとの間に分離溝１３が設けられている。第１半導体層１０ａと第３半導体層１０ｂとの間に分離溝１３がなくてもよい。第３半導体層１０ｂは、第４領域ｒ４と、第５領域ｒ５と、第６領域ｒ６と、を含む。第５領域ｒ５は、第３方向Ｄ３において第４領域ｒ４と離間する。第６領域ｒ６は、第４領域ｒ４と第５領域ｒ５との間に設けられる。第３半導体層１０ｂは、第１導電形である。第４領域ｒ４、第５領域ｒ５及び第６領域ｒ６は、第２方向Ｄ２に延在する。
第４半導体層２０ｂは、第４領域ｒ４と金属層４０との間、及び、第５領域ｒ５と金属層４０との間に設けられる。第４半導体層２０ｂは、第２導電形である。第２発光層３０ｂは、第４領域ｒ４と第４半導体層２０ｂとの間、及び、第５領域ｒ５と第４半導体層２０ｂとの間に設けられる。
なお、この例では、第３半導体層１０ｂには、第４領域ｒ４ａと、第４領域ｒ４ａと第３方向Ｄ３に離間した第５領域ｒ５ａと、第４領域ｒ４ａと第５領域ｒ５ａとの間に設けられた第６領域ｒ６ａと、第４領域ｒ４ａと第５領域ｒ５ａとの間に設けられた第６領域ｒ６ｂと、が含まれる。これら各領域についても、上記の第４領域ｒ４、第５領域ｒ５及び第６領域ｒ６と同様である。
第１電極ｅ１は、第１領域ｒ１において第２半導体層２０ａと金属層４０との間に設けられ、第２半導体層２０ａと電気的に接続される。第２電極ｅ２は、第２領域ｒ２において第２半導体層２０ａと金属層４０との間に設けられ、第２半導体層２０ａと電気的に接続される。第３電極ｅ３は、第３領域ｒ３と金属層４０との間に設けられ、第３領域ｒ３と電気的に接続される。第１電極ｅ１及び第２電極ｅ２は、例えば、ｐ電極である。第３電極ｅ３は、例えば、ｎ電極である。
第４電極ｅ４は、第４領域ｒ４において第４半導体層２０ｂと金属層４０との間に設けられ、第４半導体層２０ｂと電気的に接続される。第５電極ｅ５は、第５領域ｒ５において第４半導体層２０ｂと金属層４０との間に設けられ、第４半導体層２０ｂと電気的に接続される。第６電極ｅ６は、第６領域ｒ６と金属層４０との間に設けられ、第６領域ｒ６と電気的に接続される。第４電極ｅ４及び第５電極ｅ５は、例えば、ｐ電極である。第６電極ｅ６は、例えば、ｎ電極である。これら第４〜第６電極ｅ４〜ｅ６と、上記の第１〜第３電極ｅ１〜ｅ３とは配列方向が異なっている。
本願明細書において、「電気的に接続される状態」は、複数の導体が直接する状態を含む。「電気的に接続される状態」は、複数の導体の間に別の導体が配置されその複数の導体の間に電流が流れる状態を含む。
第１素子間配線部１２は、第２電極ｅ２と金属層４０との間、及び、第６電極ｅ６と金属層４０との間に設けられ、第２電極ｅ２と第６電極ｅ６とを電気的に接続する。
半導体発光素子１１０は、第１連結電極ｅｃ１をさらに含む。第１連結電極ｅｃ１は、第２半導体層２０ａと金属層４０との間に設けられ、第１電極ｅ１と第２電極ｅ２とを連結する。第１連結電極ｅｃ１は、第１電極ｅ１及び第２電極ｅ２と同様に、第２半導体層２０ａと電気的に接続される。第１連結電極ｅｃ１は、第１電極ｅ１及び第２電極ｅ２と同様に、例えば、ｐ電極である。
半導体発光素子１１０は、第１補助配線部９０をさらに含む。第１補助配線部９０は、第１電極ｅ１と金属層４０との間と、第２電極ｅ２と金属層４０との間と、第１連結電極ｅｃ１と金属層４０との間と、に設けられ、第１電極ｅ１、第２電極ｅ２及び第１連結電極ｅｃ１と電気的に接続される。第１補助配線部９０は、さらに、第１素子間配線部１２と電気的に接続される。これらの電極に第１補助配線部９０を設けることで、電流拡散を促進することができる。第１補助配線部９０によれば、第２半導体層２０ａと第１電極ｅ１との間、及び、第２半導体層２０ａと第２電極ｅ２との間の接触抵抗を変えることなく、電流拡散を促進することができる。第１補助配線部９０によれば、発光光の反射率に影響を与える第１電極ｅ１及び第２電極ｅ２の厚さを変えることなく、電流拡散を促進することができる。
なお、第１電極ｅ１及び第２電極ｅ２には、保護金属層（バリアメタルともいう）７０が設けられていてもよい。同様に、第４電極ｅ４及び第５電極ｅ５には、保護金属層７０が設けられていてもよい。
図１〜図４に示すように、半導体発光素子１１０は、第１パッド部１４ａと、第１パッド配線部８０と、をさらに含む。第１パッド部１４ａは、第１方向Ｄ１に対して垂直な平面に投影したときに、金属層４０と重なり、第１半導体層１０ａと重ならない。第１パッド配線部８０は、第１パッド部１４ａと第３電極ｅ３とを電気的に接続する。第１パッド部１４ａは、例えば、ｎ側パッドである。
半導体発光素子１１０は、第２連結電極ｅｃ２をさらに含む。第２連結電極ｅｃ２は、第４半導体層２０ｂと金属層４０との間に設けられ、第４電極ｅ４と第５電極ｅ５とを連結する。第２連結電極ｅｃ２は、第４電極ｅ４及び第５電極ｅ５と同様に、第４半導体層２０ｂと電気的に接続される。第２連結電極ｅｃ２は、第４電極ｅ４及び第５電極ｅ５と同様に、例えば、ｐ電極である。
半導体発光素子１１０は、第２パッド部１４ｂと、第２パッド配線部８１と、をさらに含む。第２パッド部１４ｂは、第１方向Ｄ１に対して垂直な平面に投影したときに、金属層４０と重なり、第３半導体層１０ｂと重ならない。第２パッド配線部８１は、第２パッド部１４ｂと第４電極ｅ４との間と、第２パッド部１４ｂと第５電極ｅ５との間と、第２パッド部１４ｂと第２連結電極ｅｃ２との間と、を電気的に接続する。第２パッド部１４ｂは、例えば、ｐ側パッドである。
例えば、第１パッド部１４ａと第２パッド部１４ｂとの間に電圧を印加する。第１パッド配線部８０、第１補助配線部９０、第１素子間配線部１２及び第２パッド配線部８１を介して第１積層体１００ａ及び第２積層体１００ｂに電流が流れる。この電流により、第１発光層３０ａ及び第２発光層３０ｂから光が放出される。この例では、放出された光は、第１半導体層１０ａ及び第３半導体層１０ｂの側から出射する。
この例では、第１半導体層１０ａの表面（光出射面）に凹凸１０ａｐが設けられ、第３半導体層１０ｂの表面（光出射面）に凹凸１０ｂｐが設けられている。すなわち、光出射面に凹凸が設けられている。これらの凹凸により、光が外部に効率良く出射する。
図１に示すように、第１電極ｅ１、第２電極ｅ２及び第３電極ｅ３は、第３方向Ｄ３に延在して設けられる。第３電極ｅ３は、第１電極ｅ１と第２電極ｅ２との間に設けられる。第１連結電極ｅｃ１は、第２方向Ｄ２に延在して設けられる。第１連結電極ｅｃ１は、第１電極ｅ１と第２電極ｅ２とに連結される。第１連結電極ｅｃ１は、第３電極ｅ３の開放端ｅｄ３に対向して配置される。第１電極ｅ１、第２電極ｅ２及び第３電極ｅ３は、第１パッド部１４ａと第１連結電極ｅｃ１との間に設けられる。
この例では、複数の第１電極ｅ１と複数の第２電極ｅ２とが設けられる。複数の第１電極ｅ１と、複数の第２電極ｅ２とは、第１連結電極ｅｃ１により櫛状に連結される。複数の第３電極ｅ３が設けられ、複数の第３電極ｅ３のそれぞれは、第１電極ｅ１と第２電極ｅ２との間に配置される。複数の第３電極ｅ３は、第１パッド配線部８０により櫛状に連結される。
第４電極ｅ４、第５電極ｅ５及び第６電極ｅ６は、第２方向Ｄ２に延在して設けられる。第６電極ｅ６は、第４電極ｅ４と第５電極ｅ５との間に設けられる。第２連結電極ｅｃ２は、第３方向Ｄ３に延在して設けられる。第２連結電極ｅｃ２は、第４電極ｅ４と第５電極ｅ５とに連結される。第２連結電極ｅｃ２は、第６電極ｅ６の開放端ｅｄ６に対向して配置される。第４電極ｅ４、第５電極ｅ５及び第６電極ｅ６は、第２パッド部１４ｂと第２電極ｅ２との間に設けられる。第１素子間配線部１２は、第２電極ｅ２と、第４〜第６電極ｅ４〜ｅ６と、の間に設けられる。
この例では、複数の第４電極ｅ４と、複数の第５電極ｅ５とが設けられる。複数の第４電極ｅ４と、複数の第５電極ｅ５とは、第２連結電極ｅｃ２により櫛状に連結される。複数の第６電極ｅ６が設けられる。複数の第６電極ｅ６のそれぞれは、第４電極ｅ４と第５電極ｅ５との間に配置される。複数の第１素子間配線部１２が設けられる。複数の第１素子間配線部１２のそれぞれは、複数の第６電極ｅ６のそれぞれと接続される。
ここで、第３電極ｅ３及び第６電極ｅ６（ｎ電極）は、配線部、すなわち、第１素子間配線部１２、第１補助配線部９０、第１パッド配線部８０及び第２パッド配線部８１と一体形成可能である。
半導体発光素子１１０は、基体５０と、金属層４０と第１素子間配線部１２との間に設けられた絶縁層６０と、をさらに含む。金属層４０は、基体５０と絶縁層６０との間に設けられている。
半導体発光素子１１０は、第１素子間絶縁層１１をさらに含む。第１素子間絶縁層１１は、第１半導体層１０ａの一部と、第１素子間配線部１２と、の間に設けられている。
上記において、第１〜第６電極ｅ１〜ｅ６、及び、第１〜第２連結電極ｅｃ１〜ｅｃ２には、光反射性の材料が用いられる。例えば、これらの電極には、アルミニウム（Ａｌ）、銀（Ａｇ）、ニッケル（Ｎｉ）、金及びロジウムの少なくともいずれかが用いられる。これにより、高い光反射率が得られる。ｐ電極として例示した第１電極ｅ１、第２電極ｅ２、第４電極ｅ４、第５電極ｅ５、第１連結電極ｅｃ１及び第２連結電極ｅｃ２には、例えば、Ａｇ、Ｎｉ、またはＡｇ系合金及びそれらの積層構造が用いられる。ｎ電極として例示した第３電極ｅ３及び第６電極ｅ６には、例えば、ＡｌまたはＡｌ系合金が用いられる。
例えば、酸素雰囲気中で、２５０℃以上４００℃以下（例えば３００℃）で、０．５分以上２分以下（例えば１分）の熱処理が行われ、第１電極ｅ１、第２電極ｅ２及び第１連結電極ｅｃ１が形成される。この酸素雰囲気における酸素の濃度は、例えば、５０％以上である。この酸素雰囲気における窒素の濃度は、例えば、５０％以下である。
窒素雰囲気中で２５０℃以上４００℃以下（例えば３００℃）で０．５分以上２分以下（例えば１分）の熱処理をおこなった後に、酸素雰囲気中で２５０℃以上４００℃以下（例えば３００℃）で０．５分以上２分以下（例えば１分）の熱処理を行ってもよい。例えば、反射率が高くなり、コンタクト性が向上する。上記の材料及び熱処理は、後述の実施形態にも適用できる。
第１電極ｅ１、第２電極ｅ２及び第１連結電極ｅｃ１に上記の構成を適用することで、第２半導体層２０ａとの良好なオーミック特性が得られる。第２半導体層２０ａとの低いコンタクト抵抗が得られる。高い電気的特性と、高い光反射率が得られる。第４電極ｅ４、第５電極ｅ５及び第２連結電極ｅｃ２についても同様の構成及び材料が適用できる。
例えば、窒素雰囲気中で、３００℃以上６００℃以下（例えば４００℃）で、０．５分以上１０分以下（例えば１分）の熱処理が行われ、第３電極ｅ３が形成される。この窒素雰囲気における窒素の濃度は、例えば、９０％以上である。窒素に代わりアルゴンなどの不活性ガスを用いても良い。減圧下での熱処理でも良い。上記の熱処理は、後述の実施形態にも適用できる。
第３電極ｅ３に上記の構成を適用することで、第１半導体層１０ａとの良好なオーミック特性が得られる。第１半導体層１０ａとの低いコンタクト抵抗が得られる。高い電気的特性と、高い光反射率が得られる。第６電極ｅ６についても同様の構成及び材料が適用できる。
第１素子間配線部１２にも光反射性の材料が用いられる。第１素子間配線部１２の光反射率は、金属層４０の光反射率よりも高いほうが好ましい。例えば、第１素子間配線部１２は、アルミニウム、銀、金及びロジウムの少なくともいずれかを含む。金属層４０は、例えば、金及びニッケルの少なくともいずれかと、錫と、を含む。すなわち、金属層４０には、接合性を考慮して、ＡｕＳｎ、及び、ＮｉＳｎなどの金属が用いられる。これにより、高い接合性が得られる。
さらに、第１補助配線部９０、第１パッド配線部８０及び第２パッド配線部８１にも光反射性の材料が用いられる。これら第１補助配線部９０、第１パッド配線部８０及び第２パッド配線部８１の少なくともいずれかは、例えば、アルミニウム、銀、金及びロジウムの少なくともいずれかを含む。
発光層（第１発光層３０ａ、第２発光層３０ｂ）から放出された光は、これらの電極及び配線部などで効率良く反射される。反射した光は、光出射面から効率良く外部に出射する。これにより、高い光取り出し効率が得られる。
一方、積層体で発生した熱は、基体５０において効率良く放熱される。基体５０には、熱伝導性が高く、放熱性が高い材料が用いられる。基体５０には、例えば、窒化アルミニウム、シリコン、ゲルマニウム及び銅などが用いられる。これにより、高い放熱性が得られ、積層体の温度が過度に上昇することが抑制される。これにより、高い発光効率が得られる。これらの材料は、後述の実施形態にも適用できる。
発光層から放出される光（発光光）のピーク波長は、例えば４００ｎｍ以上６５０ｎｍ以下である。ただし、実施形態において、ピーク波長は任意である。
第１半導体層１０ａには、例えば、ｎ形不純物を含むＧａＮ層が用いられる。ｎ形不純物には、Ｓｉ、Ｇｅ、Ｔｅ及びＳｎの少なくともいずれかを用いることができる。第１半導体層１０ａは、例えば、ｎ側コンタクト層を含む。第３半導体層１０ｂについても同様である。
第２半導体層２０ａには、例えば、ｐ形不純物を含むＧａＮ層が用いられる。ｐ形不純物には、Ｍｇ、Ｚｎ及びＣの少なくともいずれかを用いることができる。第２半導体層２０ａは、例えば、ｐ側コンタクト層を含む。第４半導体層２０ｂについても同様である。
第１半導体層１０ａ、第２半導体層２０ａ及び第１発光層３０ａを含む第１積層体１００ａは、例えば、エピタキシャル成長により形成される。成長用基板には、例えば、Ｓｉ、サファイア、ＧａＮ、ＳｉＣ及びＧａＡsのいずれかを用いることができる。成長用基板の面方位は任意である。第２積層体１００ｂについても同様である。これらの材料は、後述の実施形態にも適用できる。
第１パッド部１４ａ及び第２パッド部１４ｂのそれぞれの形状は、例えば、多角形（例えば五角形以上）、円形、または、扁平円などである。パッド部の幅は、例えば、５０マイクロメートル（μｍ）以上２００μｍ以下（例えば、１３０μｍ）である。パッド部に例えば、ボンディングワイヤが接続される。安定した接続できる幅（大きさ）が適用される。
絶縁層６０には、例えば、酸化シリコン（ＳｉＯ２など）や窒化シリコン（Ｓｉ３Ｎ４など）が用いられる。絶縁層６０は、例えば高温で形成される。これにより、絶縁層６０において、良好な絶縁性、良好なカバレッジ、及び、良好な信頼性が得られる。この絶縁層６０は、低温で形成しても良い。この絶縁層６０を用いることで、良好な電流の広がりが得られ、実効的な発光面積を拡大することができる。第１素子間絶縁層１１についても、例えば、酸化シリコン（ＳｉＯ２など）が用いられる。なお、これらの材料は、後述の実施形態にも適用できる。
保護金属層７０には、例えば、白金（Ｐｔ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）及びタングステン（Ｗ）の少なくともいずれかが用いられる。なお、これらの材料は、後述の実施形態にも適用できる。
なお、この例では、第１積層体１００ａの一部の側面、及び、第２積層体１００ｂの一部の側面は、Ｚ軸方向に対して傾斜している。すなわち、メサ形状を適用してもよい。このメサ形状により光の進行方向を変化させることができる。発光層から放出される光の強度は、約３０度の方向において、最高となる。光の強度が最高となる角度に進む光を効率的に変化させることができる。
実施形態によれば、横通電型のThin Film構造の半導体発光素子において、高電圧且つ低電流での動作を可能とする所謂マルチジャンクション構造を提供することができる。実施形態においては、複数の積層体が直列に接続される。１つの積層体における適正な動作電圧は、所定の範囲である。複数の積層体を直列に接続することで、直列に接続された複数の積層体の両端に印加する電圧は、複数の積層体それぞれにおいて分圧される。これにより、両端に印加する電圧が高い電圧である場合も、それぞれの積層体に加わる電圧を、望ましい所定の範囲にすることができる。望ましい所定の範囲の電圧により、高効率が得られる低電流での駆動が得られる。すなわち、複数の積層体において、高電圧且つ低電流での動作が得られる。これにより、複数の積層体において、高効率が得られる。
実施形態によれば、１つの積層体（素子）においては、１つのｎ電極が２つのｐ電極で挟まれている。このような積層体が少なくとも２つ直列に接続される。これにより、発光均一性を高めることができる。
実施形態によれば、ｐ電極とｎ電極との間に層間絶縁層を必要としないため、高い信頼性を得ることができる。実施形態によれば、高い放熱性を得ることができる。
さらに、この例では、光取り出し面には、配線などの遮蔽物が設けられていない。これにより、高い光取り出し効率が得られる。素子間配線部は、光取り出し面ではなく、基体の側に設けられる。これにより、高い光取り出し効率が得られる。パッド部により、高い実装性が得られる。
上記において、半導体発光素子１１０は、第１積層体１００ａと、第２積層体１００ｂと、を含む。例えば、図１に表したように、第１積層体１００ａの第１電極ｅ１及び第２電極ｅ２（ｐ電極）に対して、第２積層体１００ｂの第６電極ｅ６（ｎ電極）が直交して配置される。第１積層体１００ａと第２積層体１００ｂとの間において、ｐ電極とｎ電極とは第１素子間配線部１２を介して直列に接続される。これにより、無駄な配線をなくすことができる。素子間の接続を容易にすることができる。
（第２の実施形態）
図５は、第２の実施形態に係る半導体発光素子を例示する模式的透視平面図である。
図６及び図７は、第２の実施形態に係る半導体発光素子を例示する模式的断面図である。
図６は、図５のＤ１−Ｄ２断面を例示する。
図７は、図５のＥ１−Ｅ２断面を例示する。
図を見やすくするために、図５の透視平面図においては、図６及び図７の断面図に示す構成要素の一部の図示を省略する。
本実施形態に係る半導体発光素子１１１は、金属層４０と、第１半導体層１０ａと、第２半導体層２０ａと、第１発光層３０ａと、第３半導体層１０ｂと、第４半導体層２０ｂと、第２発光層３０ｂと、第１〜第６電極ｅ１〜ｅ６と、第１素子間配線部１２と、を含む。半導体発光素子１１１は、さらに、第５半導体層１０ｃと、第６半導体層２０ｃと、第３発光層３０ｃと、第７〜第９電極ｅ７〜ｅ９と、第３連結電極ｅｃ３と、第２素子間配線部１６と、を含む。
第５半導体層１０ｃは、金属層４０と第１方向Ｄ１に離間し第３方向Ｄ３において第１半導体層１０ａと並ぶ。本例では、第１半導体層１０ａと第５半導体層１０ｃとの間に分離溝１３が設けられている。第１半導体層１０ａと第５半導体層１０ｃとの間に分離溝１３がなくてもよい。
金属層４０から第５半導体層１０ｃに向かう第１方向Ｄ１は、Ｚ軸方向に対して平行である。Ｚ軸方向に対して垂直な１つの方向をＸ軸方向とする。Ｚ軸方向とＸ軸方向とに対して垂直な方向をＹ軸方向とする。
第３積層体１００ｃは、第５半導体層１０ｃ、第６半導体層２０ｃと、第３発光層３０ｃと、を含む。第５半導体層１０ｃは、第７領域ｒ７と、第８領域ｒ８と、第９領域ｒ９と、を含む。第８領域ｒ８は、第２方向Ｄ２において第７領域ｒ７と離間する。第２方向Ｄ２は、第１方向Ｄ１と交差する。この例では、第２方向Ｄ２は、Ｘ軸方向に沿っている。第９領域ｒ９は、第７領域ｒ７と第８領域ｒ８との間に設けられる。第５半導体層１０ｃは、第１導電形である。第７領域ｒ７、第８領域ｒ８及び第９領域ｒ９は第３方向Ｄ３に延在する。第３方向Ｄ３は、第１方向Ｄ１と第２方向Ｄ２とに交差する。この例では、第３方向Ｄ３は、Ｙ軸方向である。
第６半導体層２０ｃは、第７領域ｒ７と金属層４０との間、及び、第８領域ｒ８と金属層４０との間に設けられる。第６半導体層２０ｃは、第２導電形である。第３発光層３０ｃは、第７領域ｒ７と第６半導体層２０ｃとの間、及び、第８領域ｒ８と第６半導体層２０ｃとの間に設けられる。
なお、図５の例では、第５半導体層１０ｃには、第７領域ｒ７ａと、第７領域ｒ７ａと第２方向Ｄ２に離間した第８領域ｒ８ａと、第７領域ｒ７ａと第８領域ｒ８ａとの間に設けられた第９領域ｒ９ａと、第７領域ｒ７と第８領域ｒ８ａとの間に設けられた第９領域ｒ９ｂと、が含まれる。これら各領域についても、上記の第７領域ｒ７、第８領域ｒ８及び第９領域ｒ９と同様である。
第７電極ｅ７は、第７領域ｒ７において第６半導体層２０ｃと金属層４０との間に設けられ、第６半導体層２０ｃと電気的に接続される。第８電極ｅ８は、第８領域ｒ８において第６半導体層２０ｃと金属層４０との間に設けられ、第６半導体層２０ｃと電気的に接続される。第９電極ｅ９は、第９領域ｒ９と金属層４０との間に設けられ、第９領域ｒ９と電気的に接続される。第７電極ｅ７及び第８電極ｅ８は、例えば、ｐ電極である。第９電極ｅ９は、例えば、ｎ電極である。
第３連結電極ｅｃ３は、第６半導体層２０ｃと金属層４０との間に設けられ、第７電極ｅ７と第８電極ｅ８とを連結する。第３連結電極ｅｃ３は、第７電極ｅ７及び第８電極ｅ８と同様に、第６半導体層２０ｃと電気的に接続される。第３連結電極ｅｃ３は、第７電極ｅ７及び第８電極ｅ８と同様に、例えば、ｐ電極である。
第２素子間配線部１６は、第３電極ｅ３と金属層４０との間、及び、第３連結電極ｅｃ３と金属層４０との間に設けられ、第３電極ｅ３と第３連結電極ｅｃ３とを電気的に接続する。
半導体発光素子１１１は、第２補助配線部９１をさらに含む。第２補助配線部９１は、第７電極ｅ７と金属層４０との間と、第８電極ｅ８と金属層４０との間と、第３連結電極ｅｃ３と金属層４０との間と、に設けられ、第７電極ｅ７、第８電極ｅ８及び第３連結電極ｅｃ３と電気的に接続される。第２補助配線部９１は、さらに、第２素子間配線部１６と電気的に接続される。
なお、第７電極ｅ７及び第８電極ｅ８には、第１電極ｅ１、第２電極ｅ２、第４電極ｅ４及び第５電極ｅ５と同様に、保護金属層７０が設けられていてもよい。
図５〜図７に示すように、半導体発光素子１１１は、第１パッド部１４ｃと、第１パッド配線部８２と、をさらに含む。第１パッド部１４ｃは、第１方向Ｄ１に対して垂直な平面に投影したときに、金属層４０と重なり、第５半導体層１０ｃと重ならない。第１パッド配線部８２は、第１パッド部１４ｃと第９電極ｅ９とを電気的に接続する。第１パッド部１４ｃは、例えば、ｎ側パッドである。
半導体発光素子１１１は、第２連結電極ｅｃ２をさらに含む。第２連結電極ｅｃ２は、第４半導体層２０ｂと金属層４０との間に設けられ、第４電極ｅ４と第５電極ｅ５とを連結する。第２連結電極ｅｃ２は、第４電極ｅ４及び第５電極ｅ５と同様に、第４半導体層２０ｂと電気的に接続される。第２連結電極ｅｃ２は、第４電極ｅ４及び第５電極ｅ５と同様に、例えば、ｐ電極である。
半導体発光素子１１１は、第２パッド部１４ｂと、第２パッド配線部８１と、をさらに含む。第２パッド部１４ｂは、第１方向Ｄ１に対して垂直な平面に投影したときに、金属層４０と重なり、第３半導体層１０ｂと重ならない。第２パッド配線部８１は、第２パッド部１４ｂと第４電極ｅ４との間と、第２パッド部１４ｂと第５電極ｅ５との間と、第２パッド部１４ｂと第２連結電極ｅｃ２との間と、を電気的に接続する。第２パッド部１４ｂは、例えば、ｐ側パッドである。
図５に示すように、第７電極ｅ７、第８電極ｅ８及び第９電極ｅ９は、第３方向Ｄ３に延在して設けられる。第９電極ｅ９は、第７電極ｅ７と第８電極ｅ８との間に設けられる。第３連結電極ｅｃ３は、第２方向Ｄ２に延在して設けられる。第３連結電極ｅｃ３は、第７電極ｅ７と第８電極ｅ８とに連結される。第３連結電極ｅｃ３は、第９電極ｅ９の開放端ｅｄ９に対向して配置される。第７電極ｅ７、第８電極ｅ８及び第９電極ｅ９は、第１パッド部１４ｃと第３連結電極ｅｃ３との間に設けられる。第２素子間配線部１６は、第１〜第３電極ｅ１〜ｅ３と、第３連結電極ｅｃ３と、の間に設けられる。
この例では、複数の第７電極ｅ７と、複数の第８電極ｅ８とが設けられる。複数の第７電極ｅ７と、複数の第８電極ｅ８とは、第３連結電極ｅｃ３により櫛状に連結される。複数の第９電極ｅ９が設けられる。複数の第９電極ｅ９のそれぞれは、第７電極ｅ７と第８電極ｅ８との間に配置される。複数の第９電極ｅ９は、第１パッド配線部８２により櫛状に連結される。複数の第２素子間配線部１６が設けられる。複数の第２素子間配線部１６のそれぞれは、複数の第３電極ｅ３のそれぞれと接続される。
ここで、第３電極ｅ３、第６電極ｅ６及び第９電極ｅ９（ｎ電極）は、配線部、すなわち、第１素子間配線部１２、第２素子間配線部１６、第１補助配線部９０、第２補助配線部９１、第１パッド配線部８２及び第２パッド配線部８１と一体形成可能である。
半導体発光素子１１１は、基体５０と、金属層４０と第２素子間配線部１６との間に設けられた絶縁層６０と、をさらに含む。金属層４０は、基体５０と絶縁層６０との間に設けられている。
半導体発光素子１１１は、第２素子間絶縁層１５をさらに含む。第２素子間絶縁層１５は、第５半導体層１０ｃの一部と、第２素子間配線部１６と、の間に設けられている。第２素子間絶縁層１５には、例えば、酸化シリコン（ＳｉＯ２など）が用いられる。
図８（ａ）〜図８（ｄ）は、第２の実施形態に係る半導体発光素子の一部を例示する図である。
図８（ａ）は、図５のＳ部を拡大した模式的透視平面図である。
図８（ｂ）は、図８（ａ）のＴ１−Ｔ２断面を例示する模式的断面図である。
図８（ｃ）は、図８（ａ）のＵ１−Ｕ２断面を例示する模式的断面図である。
図８（ｄ）は、図８（ａ）のＶ１−Ｖ２断面を例示する模式的断面図である。
図８（ａ）〜図８（ｄ）に表すように、半導体発光素子１１１は、反射層６１をさらに含む。反射層６１は、金属層４０と絶縁層６０との間に部分的に設けられている。反射層６１は、例えば、ＡｇまたはＡｇ系合金を含む。なお、図８（ａ）〜図８（ｄ）の例では、基体５０の図示を省略している。
実施形態によれば、少なくとも３つの積層体が直列に接続される。これにより、高い発光均一性を得ることができる。高い光取り出し効率を得ることができる。これにより、高効率の半導体発光素子を提供できる。
上記において、半導体発光素子１１１は、第１積層体１００ａと、第２積層体１００ｂと、第３積層体１００ｃと、を含む。例えば、図５に表したように、第１積層体１００ａの第１電極ｅ１及び第２電極ｅ２（ｐ電極）に対して、第２積層体１００ｂの第６電極ｅ６（ｎ電極）が直交して配置され、第１積層体１００ａの第３電極ｅ３（ｎ電極）に対して、第３積層体１００ｃの第７電極ｅ７及び第８電極ｅ８（ｐ電極）が平行に配置される。第１積層体１００ａ〜第２積層体１００ｂとの間において、ｐ電極とｎ電極とは第１素子間配線部１２を介して直列に接続される。さらに、第３積層体１００ｃ〜第１積層体１００ａとの間において、ｐ電極とｎ電極とは第２素子間配線部１６を介して直列に接続される。これにより、無駄な配線をなくすことができる。素子間の接続を容易にすることができる。
（第３の実施形態）
図９は、第３の実施形態に係る半導体発光素子を例示する模式的透視平面図である。
図１０及び図１１は、第３の実施形態に係る半導体発光素子を例示する模式的断面図である。
図１０は、図９のＦ１−Ｆ２断面を例示する。
図１１は、図９のＧ１−Ｇ２断面を例示する。
図を見やすくするために、図９の透視平面図においては、図１０及び図１１の断面図に示す構成要素の一部の図示を省略する。
本実施形態に係る半導体発光素子１１２は、金属層４０と、第１半導体層１０ａと、第２半導体層２０ａと、第１発光層３０ａと、第３半導体層１０ｂと、第４半導体層２０ｂと、第２発光層３０ｂと、第１〜第６電極ｅ１〜ｅ６と、第１素子間配線部１２と、第５半導体層１０ｃと、第６半導体層２０ｃと、第３発光層３０ｃと、第７〜第９電極ｅ７〜ｅ９と、第３連結電極ｅｃ３と、第２素子間配線部１６と、を含む。半導体発光素子１１２は、さらに、第７半導体層１０ｄと、第８半導体層２０ｄと、第４発光層３０ｄと、第１０〜第１２電極ｅ１０〜ｅ１２と、第３素子間配線部１８と、を含む。
第７半導体層１０ｄは、金属層４０と第１方向Ｄ１に離間し第３方向Ｄ３において第３半導体層１０ｂと並ぶ。本例では、第３半導体層１０ｂと第７半導体層１０ｄとの間に分離溝１３が設けられている。第３半導体層１０ｂと第７半導体層１０ｄとの間に分離溝１３がなくてもよい。
なお、金属層４０から第７半導体層１０ｄに向かう第１方向Ｄ１は、Ｚ軸方向に対して平行である。Ｚ軸方向に対して垂直な１つの方向をＸ軸方向とする。Ｚ軸方向とＸ軸方向とに対して垂直な方向をＹ軸方向とする。
第４積層体１００ｄは、第７半導体層１０ｄ、第８半導体層２０ｄと、第４発光層３０ｄと、を含む。第７半導体層１０ｄは、第１０領域ｒ１０と、第１１領域ｒ１１と、第１２領域ｒ１２と、を含む。第１１領域ｒ１１は、第２方向Ｄ２において第１０領域ｒ１０と離間する。第２方向Ｄ２は、第１方向Ｄ１と交差する。この例では、第２方向Ｄ２は、Ｘ軸方向に沿っている。第１２領域ｒ１２は、第１０領域ｒ１０と第１１領域ｒ１１との間に設けられる。第７半導体層１０ｄは、第１導電形である。第１０領域ｒ１０、第１１領域ｒ１１及び第１２領域ｒ１２は第３方向Ｄ３に延在する。第３方向Ｄ３は、第１方向Ｄ１と第２方向Ｄ２とに交差する。この例では、第３方向Ｄ３は、Ｙ軸方向である。
第８半導体層２０ｄは、第１０領域ｒ１０と金属層４０との間、及び、第１１領域ｒ１１と金属層４０との間に設けられる。第８半導体層２０ｄは、第２導電形である。第４発光層３０ｄは、第１０領域ｒ１０と第８半導体層２０ｄとの間、及び、第１１領域ｒ１１と第８半導体層２０ｄとの間に設けられる。
なお、図９の例では、第７半導体層１０ｄには、第１０領域ｒ１０ａと、第１０領域ｒ１０ａと第２方向Ｄ２に離間した第１１領域ｒ１１ａと、第１０領域ｒ１０ａと第１１領域ｒ１１ａとの間に設けられた第１２領域ｒ１２ａと、第１０領域ｒ１０と第１１領域ｒ１１ａとの間に設けられた第１２領域ｒ１２ｂと、が含まれる。これら各領域についても、上記の第１０領域ｒ１０、第１１領域ｒ１１及び第１２領域ｒ１２と同様である。
第１０電極ｅ１０は、第１０領域ｒ１０において第８半導体層２０ｄと金属層４０との間に設けられ、第８半導体層２０ｄと電気的に接続される。第１１電極ｅ１１は、第１１領域ｒ１１において第８半導体層２０ｄと金属層４０との間に設けられ、第８半導体層２０ｄと電気的に接続される。第１２電極ｅ１２は、第１２領域ｒ１２と金属層４０との間に設けられ、第１２領域ｒ１２と電気的に接続される。第１０電極ｅ１０及び第１１電極ｅ１１は、例えば、ｐ電極である。第１２電極ｅ１２は、例えば、ｎ電極である。
第３素子間配線部１８は、第５電極ｅ５と金属層４０との間、及び、第１２電極ｅ１２と金属層４０との間に設けられ、第５電極ｅ５と第１２電極ｅ１２とを電気的に接続する。
半導体発光素子１１２は、第２連結電極ｅｃ２と、第３補助配線部９２と、をさらに含む。第２連結電極ｅｃ２は、第４半導体層２０ｂと金属層４０との間に設けられ、第４電極ｅ４と第５電極ｅ５とを連結する。第２連結電極ｅｃ２は、第４電極ｅ４及び第５電極ｅ５と同様に、第４半導体層２０ｂと電気的に接続される。第２連結電極ｅｃ２は、第４電極ｅ４及び第５電極ｅ５と同様に、例えば、ｐ電極である。第３補助配線部９２は、第４電極ｅ４と金属層４０との間と、第５電極ｅ５と金属層４０との間と、第２連結電極ｅｃ２と金属層４０との間と、に設けられ、第４電極ｅ４、第５電極ｅ５及び第２連結電極ｅｃ２と電気的に接続される。第３補助配線部９２は、さらに、第３素子間配線部１８と電気的に接続される。
なお、第１０電極ｅ１０及び第１１電極ｅ１１には、第１電極ｅ１、第２電極ｅ２、第４電極ｅ４、第５電極ｅ５、第７電極ｅ７及び第８電極ｅ８と同様に、保護金属層７０が設けられていてもよい。
図９〜図１１に示すように、半導体発光素子１１２は、第１パッド部１４ｃと、第１パッド配線部８２と、をさらに含む。第１パッド部１４ｃは、第１方向Ｄ１に対して垂直な平面に投影したときに、金属層４０と重なり、第５半導体層１０ｃと重ならない（図６参照）。第１パッド配線部８２は、第１パッド部１４ｃと第９電極ｅ９とを電気的に接続する。第１パッド部１４ｃは、例えば、ｎ側パッドである。
半導体発光素子１１２は、第２パッド部１４ｄと、第２パッド配線部８３と、をさらに含む。第２パッド部１４ｄは、第１方向Ｄ１に対して垂直な平面に投影したときに、金属層４０と重なり、第７半導体層１０ｄと重ならない。第２パッド配線部８３は、第２パッド部１４ｄと第１０電極ｅ１０との間と、第２パッド部１４ｄと第１１電極ｅ１１との間と、第２パッド部１４ｄと第４連結電極ｅｃ４との間と、を電気的に接続する。第２パッド部１４ｄは、例えば、ｐ側パッドである。
図９に示すように、第１０電極ｅ１０、第１１電極ｅ１１及び第１２電極ｅ１２は、第３方向Ｄ３に延在して設けられる。第１２電極ｅ１２は、第１０電極ｅ１０と第１１電極ｅ１１との間に設けられる。第４連結電極ｅｃ４は、第２方向Ｄ２に延在して設けられる。第４連結電極ｅｃ４は、第１０電極ｅ１０と第１１電極ｅ１１とに連結される。第４連結電極ｅｃ４は、第１２電極ｅ１２の開放端ｅｄ１２に対向して配置される。第１０電極ｅ１０、第１１電極ｅ１１及び第１２電極ｅ１２は、第２パッド部１４ｄと第５電極ｅ５との間に設けられる。第３素子間配線部１８は、第５電極ｅ５と、第１０〜第１２電極ｅ１０〜ｅ１２と、の間に設けられる。
この例では、複数の第１０電極ｅ１０と複数の第１１電極ｅ１１とが設けられる。複数の第１０電極ｅ１０と、複数の第１１電極ｅ１１とは、第４連結電極ｅｃ４により櫛状に連結される。複数の第１２電極ｅ１２が設けられる。複数の第１２電極ｅ１２のそれぞれは、第１０電極ｅ１０と第１１電極ｅ１１との間に配置される。複数の第３素子間配線部１８が設けられる。複数の第３素子間配線部１８のそれぞれは、複数の第１２電極ｅ１２のそれぞれと接続される。
ここで、第３電極ｅ３、第６電極ｅ６、第９電極ｅ９及び第１２電極ｅ１２（ｎ電極）は、配線部、すなわち、第１素子間配線部１２、第２素子間配線部１６、第３素子間配線部１８、第１補助配線部９０、第２補助配線部９１、第３補助配線部９２、第１パッド配線部８２及び第２パッド配線部８３と一体形成可能である。
半導体発光素子１１２は、基体５０と、金属層４０と第３素子間配線部１８との間に設けられた絶縁層６０と、をさらに含む。金属層４０は、基体５０と絶縁層６０との間に設けられている。
半導体発光素子１１２は、第３素子間絶縁層１７をさらに含む。第３素子間絶縁層１７は、第７半導体層１０ｄの一部と、第３素子間配線部１８と、の間に設けられている。第３素子間絶縁層１７には、例えば、酸化シリコン（ＳｉＯ２など）が用いられる。
実施形態によれば、少なくとも４つの積層体が直列に接続される。これにより、高い発光均一性を得ることができる。高い光取り出し効率を得ることができる。これにより、高効率の半導体発光素子を提供できる。
上記において、半導体発光素子１１２は、第１積層体１００ａと、第２積層体１００ｂと、第３積層体１００ｃと、第４積層体１００ｄと、を含む。例えば、図９に表したように、第１積層体１００ａの第１電極ｅ１及び第２電極ｅ２（ｐ電極）に対して、第２積層体１００ｂの第６電極ｅ６（ｎ電極）が直交して配置され、第１積層体１００ａの第３電極ｅ３（ｎ電極）に対して、第３積層体１００ｃの第７電極ｅ７及び第８電極ｅ８（ｐ電極）が平行に配置される。さらに、第２積層体１００ｂの第４電極ｅ４及び第５電極ｅ５（ｐ電極）に対して、第４積層体１００ｄの第１２電極ｅ１２（ｎ電極）が直交して配置される。第１積層体１００ａ〜第２積層体１００ｂとの間において、ｐ電極とｎ電極とは第１素子間配線部１２を介して直列に接続される。第３積層体１００ｃ〜第１積層体１００ａとの間において、ｐ電極とｎ電極とは第２素子間配線部１６を介して直列に接続される。さらに、第２積層体１００ｂ〜第４積層体１００ｄとの間において、ｐ電極とｎ電極とは第３素子間配線部１８を介して直列に接続される。これにより、無駄な配線をなくすことができる。素子間の接続を容易にすることができる。
（第４の実施形態）
図１２は、第４の実施形態に係る半導体発光素子を例示する模式的透視平面図である。
本実施形態に係る半導体発光素子１１３は、金属層４０と、第１半導体層１０ａと、第２半導体層２０ａと、第１発光層３０ａと、第１〜第３電極ｅ１〜ｅ３と、を含む。半導体発光素子１１３は、さらに、第５半導体層１０ｃと、第６半導体層２０ｃと、第３発光層３０ｃと、第７〜第９電極ｅ７〜ｅ９と、第３連結電極ｅｃ３と、第２素子間配線部１６と、を含む。なお、半導体発光素子１１３の断面構造は、第２の実施形態で説明した半導体発光素子１１１、及び、第３の実施形態で説明した半導体発光素子１１２と同様である。ここでは、図２、図６、図７及び図１２を参照しながら説明する。
第１半導体層１０ａは、金属層４０と第１方向Ｄ１に離間する。
第１積層体１００ａは、第１半導体層１０ａと、第２半導体層２０ａと、第１発光層３０ａと、を含む。第１半導体層１０ａは、第１領域ｒ１と、第２領域ｒ２と、第３領域ｒ３と、を含む。第２領域ｒ２は、第２方向Ｄ２において第１領域ｒ１と離間する。第２方向Ｄ２は、第１方向Ｄ１と交差する。この例では、第２方向Ｄ２は、Ｘ軸方向に沿っている。第３領域ｒ３は、第１領域ｒ１と第２領域ｒ２との間に設けられる。第１半導体層１０ａは、第１導電形である。第１領域ｒ１、第２領域ｒ２及び第３領域ｒ３は第３方向Ｄ３に延在する。第３方向Ｄ３は、第１方向Ｄ１と第２方向Ｄ２とに交差する。この例では、第３方向Ｄ３は、Ｙ軸方向である。
第２半導体層２０ａは、第１領域ｒ１と金属層４０との間、及び、第２領域ｒ２と金属層４０との間に設けられる。第２半導体層２０ａは、第２導電形である。第１発光層３０ａは、第１領域ｒ１と第２半導体層２０ａとの間、及び、第２領域ｒ２と第２半導体層２０ａとの間に設けられる。
第５半導体層１０ｃは、金属層４０と第１方向Ｄ１に離間し第３方向Ｄ３において第１半導体層１０ａと並ぶ。本例では、第１半導体層１０ａと第５半導体層１０ｃとの間に分離溝１３が設けられている。第１半導体層１０ａと第５半導体層１０ｃとの間に分離溝１３がなくてもよい。
なお、金属層４０から第５半導体層１０ｃに向かう第１方向Ｄ１は、Ｚ軸方向に対して平行である。Ｚ軸方向に対して垂直な１つの方向をＸ軸方向とする。Ｚ軸方向とＸ軸方向とに対して垂直な方向をＹ軸方向とする。
第３積層体１００ｃは、第５半導体層１０ｃ、第６半導体層２０ｃと、第３発光層３０ｃと、を含む。第５半導体層１０ｃは、第７領域ｒ７と、第８領域ｒ８と、第９領域ｒ９と、を含む。第８領域ｒ８は、第２方向Ｄ２において第７領域ｒ７と離間する。第２方向Ｄ２は、第１方向Ｄ１と交差する。この例では、第２方向Ｄ２は、Ｘ軸方向に沿っている。第９領域ｒ９は、第７領域ｒ７と第８領域ｒ８との間に設けられる。第５半導体層１０ｃは、第１導電形である。第７領域ｒ７、第８領域ｒ８及び第９領域ｒ９は第３方向Ｄ３に延在する。第３方向Ｄ３は、第１方向Ｄ１と第２方向Ｄ２とに交差する。この例では、第３方向Ｄ３は、Ｙ軸方向である。
第６半導体層２０ｃは、第７領域ｒ７と金属層４０との間、及び、第８領域ｒ８と金属層４０との間に設けられる。第６半導体層２０ｃは、第２導電形である。第３発光層３０ｃは、第７領域ｒ７と第６半導体層２０ｃとの間、及び、第８領域ｒ８と第６半導体層２０ｃとの間に設けられる。
第１電極ｅ１は、第１領域ｒ１において第２半導体層２０ａと金属層４０との間に設けられ、第２半導体層２０ａと電気的に接続される。第２電極ｅ２は、第２領域ｒ２において第２半導体層２０ａと金属層４０との間に設けられ、第２半導体層２０ａと電気的に接続される。第３電極ｅ３は、第３領域ｒ３と金属層４０との間に設けられ、第３領域ｒ３と電気的に接続される。第１電極ｅ１及び第２電極ｅ２は、例えば、ｐ電極である。第３電極ｅ３は、例えば、ｎ電極である。
第７電極ｅ７は、第７領域ｒ７において第６半導体層２０ｃと金属層４０との間に設けられ、第６半導体層２０ｃと電気的に接続される。第８電極ｅ８は、第８領域ｒ８において第６半導体層２０ｃと金属層４０との間に設けられ、第６半導体層２０ｃと電気的に接続される。第９電極ｅ９は、第９領域ｒ９と金属層４０との間に設けられ、第９領域ｒ９と電気的に接続される。第７電極ｅ７及び第８電極ｅ８は、例えば、ｐ電極である。第９電極ｅ９は、例えば、ｎ電極である。
第３連結電極ｅｃ３は、第６半導体層２０ｃと金属層４０との間に設けられ、第７電極ｅ７と第８電極ｅ８とを連結する。第３連結電極ｅｃ３は、第７電極ｅ７及び第８電極ｅ８と同様に、第６半導体層２０ｃと電気的に接続される。第３連結電極ｅｃ３は、第７電極ｅ７及び第８電極ｅ８と同様に、例えば、ｐ電極である。
第２素子間配線部１６は、第３電極ｅ３と金属層４０との間、及び、第３連結電極ｅｃ３と金属層４０との間に設けられ、第３電極ｅ３と第３連結電極ｅｃ３とを電気的に接続する。
半導体発光素子１１３は、第２補助配線部９１をさらに含む。第２補助配線部９１は、第７電極ｅ７と金属層４０との間と、第８電極ｅ８と金属層４０との間と、第３連結電極ｅｃ３と金属層４０との間と、に設けられ、第７電極ｅ７、第８電極ｅ８及び第３連結電極ｅｃ３と電気的に接続される。第２補助配線部９１は、さらに、第２素子間配線部１６と電気的に接続される。
半導体発光素子１１３は、第１パッド部１４ｃと、第１パッド配線部８２と、をさらに含む。第１パッド部１４ｃは、第１方向Ｄ１に対して垂直な平面に投影したときに、金属層４０と重なり、第５半導体層１０ｃと重ならない。第１パッド配線部８２は、第１パッド部１４ｃと第９電極ｅ９とを電気的に接続する。第１パッド部１４ｃは、例えば、ｎ側パッドである。
半導体発光素子１１３は、第１連結電極ｅｃ１をさらに含む。第１連結電極ｅｃ１は、第２半導体層２０ａと金属層４０との間に設けられ、第１電極ｅ１と第２電極ｅ２とを連結する。第１連結電極ｅｃ１は、第１電極ｅ１及び第２電極ｅ２と同様に、第２半導体層２０ａと電気的に接続される。第１連結電極ｅｃ１は、第１電極ｅ１及び第２電極ｅ２と同様に、例えば、ｐ電極である。
半導体発光素子１１３は、第２パッド部１４ｅと、第２パッド配線部８４と、をさらに含む。第２パッド部１４ｅは、第１方向Ｄ１に対して垂直な平面に投影したときに、金属層４０と重なり、第１半導体層１０ａと重ならない。第２パッド配線部８４は、第２パッド部１４ｅと第１電極ｅ１との間と、第２パッド部１４ｅと第２電極ｅ２との間と、第２パッド部１４ｅと第１連結電極ｅｃ１との間と、を電気的に接続する。第２パッド部１４ｅは、例えば、ｐ側パッドである。
図１２に示すように、第７電極ｅ７、第８電極ｅ８及び第９電極ｅ９は、第３方向Ｄ３に延在して設けられる。第９電極ｅ９は、第７電極ｅ７と第８電極ｅ８との間に設けられる。第３連結電極ｅｃ３は、第２方向Ｄ２に延在して設けられる。第３連結電極ｅｃ３は、第７電極ｅ７と第８電極ｅ８とに連結される。第３連結電極ｅｃ３は、第９電極ｅ９の開放端ｅｄ９に対向して配置される。第７電極ｅ７、第８電極ｅ８及び第９電極ｅ９は、第１パッド部１４ｃと第３連結電極ｅｃ３との間に設けられる。第２素子間配線部１６は、第１〜第３電極ｅ１〜ｅ３と、第３連結電極ｅｃ３と、の間に設けられる。
実施形態によれば、少なくとも２つの積層体が直列に接続される。これにより、高い発光均一性を得ることができる。高い光取り出し効率を得ることができる。これにより、高効率の半導体発光素子を提供できる。
図１３（ａ）〜図１３（ｅ）は、実施形態に係る半導体発光素子の電極及び配線を例示する模式的平面図である。
図１３（ａ）〜図１３（ｅ）は、第３の実施形態に係る半導体発光素子１１２をレイヤ毎に分解した状態を表し、４つ（２×２）の積層体を直列に接続した場合における電極及び配線の配置を例示する図である。
図１３（ａ）はｐ電極の配置を表す。図１３（ａ）に表すように、第１積層体１００ａには、第１電極ｅ１と、第２電極ｅ２と、第１連結電極ｅｃ１と、が配置される。第２積層体１００ｂには、第４電極ｅ４と、第５電極ｅ５と、第２連結電極ｅｃ２と、が配置される。第３積層体１００ｃには、第７電極ｅ７と、第８電極ｅ８と、第３連結電極ｅｃ３と、が配置される。第４積層体１００ｄには、第１０電極ｅ１０と、第１１電極ｅ１１と、第４連結電極ｅｃ４と、が配置される。
図１３（ｂ）はｎ電極の配置を表す。図１３（ｂ）に表すように、第１積層体１００ａには、第３電極ｅ３が配置される。第２積層体１００ｂには、第６電極ｅ６が配置される。第３積層体１００ｃには、第９電極ｅ９が配置される。第４積層体１００ｄには、第１２電極ｅ１２が配置される。
図１３（ｃ）は配線の配置を表す。図１３（ｃ）に表すように、第１積層体１００ａには、第２素子間配線部１６と、第１補助配線部９０と、が配置される。第２積層体１００ｂには、第１素子間配線部１２と、第３補助配線部９２と、が配置される。第３積層体１００ｃには、第２補助配線部９１と、第１パッド配線部８２と、が配置される。第４積層体１００ｄには、第３素子間配線部１８と、第２パッド配線部８３と、が配置される。
図１３（ｄ）はメサの配置を表す。図１３（ｄ）に表すように、素子電極面にはメサ１９が形成される。
図１３（ｅ）は分離溝の配置を表す。図１３（ｅ）に表すように、素子表面には分離溝１３が形成される。
図１４（ａ）〜図１４（ｅ）は、実施形態に係る別の半導体発光素子の電極及び配線を例示する模式的平面図である。
図１４（ａ）〜図１４（ｅ）は、実施形態に係る別の半導体発光素子をレイヤ毎に分解した状態を表し、９つ（３×３）の積層体を直列に接続した場合における電極及び配線の配置を例示する図である。
上記の図１３（ａ）〜図１３（ｅ）の例と同様に、図１４（ａ）はｐ電極の配置を表す。図１４（ｂ）はｎ電極の配置を表す。図１４（ｃ）は配線の配置を表す。図１４（ｄ）はメサの配置を表す。図１４（ｅ）は分離溝の配置を表す。
このように、実施形態の半導体発光素子においては、９つの積層体を直列に接続した場合でも、基本的な配置は４つの積層体の場合と同様である。このため、積層体の個数について特に限定されない。
図１５（ａ）及び図１５（ｂ）は、実施形態に係る別の半導体発光素子の配線構造を例示する模式的平面図である。
図１５（ａ）は、９つ（３×３）の積層体を含む半導体発光素子の配線構造を例示する図である。
図１５（ｂ）は、図１５（ａ）のＷ部を拡大した図である。
図１５（ａ）及び図１５（ｂ）に表すように、第１積層体１００ａと第３積層体１００ｃとが第３方向Ｄ３に並ぶ。第１積層体１００ａにおいて、ｐ側の電極ｐａは、第１電極ｅ１と、第２電極ｅ２と、第１連結電極ｅｃ１と、を含む。第１電極ｅ１及び第２電極ｅｐ２は、第３方向Ｄ３に延在する。第１連結電極ｅｃ１は、第２方向Ｄ２に延在し、第１電極ｅ１と第２電極ｅ２とを連結する。
ｎ側の電極ｎａは、２つの第３電極ｅ３、ｅ３ｂと、第５連結電極ｅｃ５と、を含む。２つの第３電極ｅ３、ｅ３ｂは、第３方向Ｄ３に延在する。第５連結電極ｅｃ５は、第２方向Ｄ２に延在し、２つの第３電極ｅ３と第３電極ｅ３ｂとを連結する。
同様に、第３積層体１００ｃにおいて、ｐ側の電極ｐｂは、第７電極ｅ７と、第８電極ｅ８と、第３連結電極ｅｃ３と、を含む。第７電極ｅ７及び第８電極ｅ８は、第３方向Ｄ３に延在する。第３連結電極ｅｃ３は、第２方向Ｄ２に延在し、第７電極ｅ７と第８電極ｅ８とを連結する。
ｎ側の電極ｎｂは、２つの第９電極ｅ９、ｅ９ｂと、第６連結電極ｅｃ６と、を含む。２つの第９電極ｅ９、ｅ９ｂは、第３方向Ｄ３に延在する。第６連結電極ｅｃ６は、第２方向Ｄ２に延在し、２つの第９電極ｅ９と第９電極ｅ９ｂとを連結する。
本例の場合、ｐ電極ｐａ、ｐｂには補助配線部が設けられていない。第１積層体１００ａと第３積層体１００ｃとの素子間接続には素子間配線部２１が用いられる。素子間配線部２１は、前述の第２素子間配線部１６（図５）のような線状ではなく、幅広の板状とされる。これにより、抵抗を低減することができる。素子間配線部２１は、第１方向Ｄ１に対して垂直な平面に投影したときに、第１積層体１００ａと第３積層体１００ｃとの間において第２方向Ｄ２に延在して設けられている。
第５連結電極ｅｃ５と素子間配線部２１とが電気的に接続される。第３連結電極ｅｃ３と素子間配線部２１とが電気的に接続される。このようにして、第１積層体１００ａのｎ電極と、第３積層体１００ｃのｐ電極と、が直列に接続される。なお、本例の配線構造を適用可能な積層体の個数は９つ（３×３）に限らない。基本的な断面構造は、前述の第１〜第４の実施形態で説明した通りである。
図１６（ａ）及び図１６（ｂ）は、実施形態に係る別の半導体発光素子の配線構造を例示する模式的平面図である。
図１６（ａ）は、４つ（２×２）の積層体を含む半導体発光素子の配線構造を例示する図である。
図１６（ｂ）は、４つ（２×２）の積層体を含む半導体発光素子の別の配線構造を例示する図である。
図１６（ａ）に表す配線構造は、前述の第３の実施形態（図９）で説明した配線構造と同様である。すなわち、第１積層体１００ａと第３積層体１００ｃとが第３方向Ｄ３に並ぶ。第３積層体１００ｃにおいて、ｐ側の第８電極ｅ８は、第３方向Ｄ３に延在する。第８電極ｅ８は、第２方向Ｄ２に延在する延在部分ｅ８１を有する。ｎ側の２つの第９電極ｅ９、ｅ９ｂは、第３方向Ｄ３に延在する。これら第９電極ｅ９と第９電極ｅ９ｂとは、第７連結電極ｅｃ７により連結される。第７連結電極ｅｃ７は、第２方向に延在し、第１パッド部１４ｃに接続される。第１方向Ｄ１に垂直な平面に投影したときに、延在部分ｅ８１は、分離溝１３と第７連結電極ｅｃ７との間に設けられる。すなわち、第３方向Ｄ３において、ｎ電極（第７連結電極ｅｃ７）がｐ電極（第８電極ｅ８の延在部分ｅ８１）よりも内側に配置される。
一方、図１６（ｂ）に表す配線構造では、ｎ電極（第７連結電極ｅｃ７）が外側に配置される。すなわち、第３積層体１００ｃにおいて、ｐ側の第８電極ｅ８は、第３方向Ｄ３に延在し、第２方向Ｄ２には延在しない。ｎ側の２つの第９電極ｅ９、ｅ９ｂは、第３方向Ｄ３に延在する。これら第９電極ｅ９と第９電極ｅ９ｂとは、第７連結電極ｅｃ７により連結される。第７連結電極ｅｃ７は、第２方向に延在し、第１パッド部１４ｃに接続される。第１方向Ｄ１に垂直な平面に投影したときに、第７連結電極ｅｃ７は、分離溝１３と並んで配置され、分離溝１３と第７連結電極ｅｃ７との間には第８電極ｅ８の延在部分ｅ８１は存在しない。第３方向Ｄ３において、ｎ電極（第７連結電極ｅｃ７）がｐ電極（第８電極ｅ８）よりも外側に配置される。実施形態においては、図１６（ａ）及び図１６（ｂ）のいずれの配線構造でもよい。図１６（ｂ）の配線構造のほうが、図１６（ａ）の配線構造と比較して、配線の無駄が少ない点でより好ましい。
図１７（ａ）〜図１７（ｈ）、及び、図１８（ａ）〜図１８（ｅ）は、実施形態に係る半導体発光素子の製造方法を例示する模式的断面図である。
ここでは、図５のＤ１−Ｄ２断面（図６参照）を例示して説明する。
図１７（ａ）に表したように、成長用基板５１の上に、バッファ層５２を形成し、バッファ層５２の上に、第１半導体膜１０ｆ、発光膜３０ｆ及び第２半導体膜２０ｆをこの順で順次形成する。これらの膜の形成には、例えば、有機金属気相堆積（Metal-Organic Chemical Vapor Deposition: ＭＯＣＶＤ）法、有機金属気相成長（Metal-Organic Vapor Phase Epitaxy：ＭＯＶＰＥ）法、分子線エピタキシー（Molecular Beam Epitaxy：ＭＢＥ）法、及び、ハライド気相エピタキシー法(ＨＶＰＥ)法などを用いることができる。これらの膜は、エピタキシャル成長される。成長用基板５１には、例えば、シリコン、サファイア、スピネル、ＧａＡｓ、ＩｎＰ、ＺｎＯ、Ｇｅ、ＳｉＧｅ、ＳｉＣなどの基板が用いられる。
図１７（ｂ）に表したように、第１半導体膜１０ｆの一部と、発光膜３０ｆの一部と、第２半導体膜２０ｆの一部と、を除去して、第１積層体１００ａと第３積層体１００ｃとを形成する。第１積層体１００ａは、第１半導体層１０ａ、第２半導体層２０ａ及び第１発光層３０ａを含む、第３積層体１００ｃは、第５半導体層１０ｃ、第６半導体層２０ｃ及び第３発光層３０ｃを含む。この除去の加工においては、例えば、ＲＩＥ（Reactive Ion Etching）が用いられる。このＲＩＥにおいては、例えば、塩素を含むガスが用いられる。このとき、第１半導体層１０ａと第５半導体層１０ｃとは、連続しており、後述する工程で分断される。
図１７（ｃ）に表したように、積層体の上に、絶縁膜１５ｆを形成する。絶縁膜１５ｆとして、例えば、ＣＶＤ（Chemical Vapor Deposition）法、スパッタ法、または、ＳＯＧ（Spin On Glass）法などが用いられる。絶縁膜１５ｆには、例えば、ＳｉＯ２などの酸化シリコンが用いられる。
図１７（ｄ）に表したように、絶縁膜１５ｆを加工する。絶縁膜１５ｆから、第２素子間絶縁層１５が形成される。絶縁膜１５ｆの一部が除去されて露出した第２半導体層２０ａ及び第６半導体層２０ｃの上に、それぞれｐ側の第１連結電極ｅｃ１及び第３連結電極ｅｃ３を形成する。なお、これらの第１連結電極ｅｃ１及び第３連結電極ｅｃ３には、必要に応じて保護金属層７０（図示せず）を形成してもよい。
図１７（ｅ）に表したように、絶縁膜１５ｆの一部が除去されて露出した第１半導体層１０ａ及び第５半導体層１０ｃの上に、それぞれｎ側の第３電極ｅ３及び第９電極ｅ９を形成する。
図１７（ｆ）に表したように、第１補助配線部９０、第２補助配線部９１、第１パッド配線部８２及び第２素子間配線部１６を形成する。これらの配線部は上記のｎ側電極（第３電極ｅ３及び第９電極ｅ９）と同時に形成してもよい。
図１７（ｇ）に表したように、絶縁層６０を形成する。絶縁層６０として、例えば、ＣＶＤ法、スパッタ法、または、ＳＯＧ法などが用いられる。絶縁層６０には、例えば、ＳｉＯ２などの酸化シリコンが用いられる。
図１７（ｈ）に表したように、絶縁層６０の上に、金属製の反射層６１を形成する。反射層６１は、例えば、ＡｇまたはＡｇ系合金を含む。
図１８（ａ）に表したように、支持部５０ｕが用意される。支持部５０ｕは、基体５０と、金属層４０と、を含む。基体５０と、積層体との間に、金属層４０が配置される。加熱することで、反射層６１と、基体５０と、が金属層４０により接合される。
図１８（ｂ）に表したように、成長用基板５１及びバッファ層５２を除去する。
図１８（ｃ）に表したように、第１半導体膜１０ｆの上面に凹凸１０ｐを形成する。
図１８（ｄ）に表したように、第１半導体膜１０ｆを分断することで、第１半導体層１０ａ及び第５半導体層１０ｃを形成する。これにより、分離溝１３が形成される。
図１８（ｅ）に表したように、第１パッド部１４ｃを形成する。これにより、半導体発光素子１１１が形成される。
（第５の実施形態）
図１９〜図２２は、第５の実施形態に係る半導体発光素子を例示する模式的断面図である。
図１９は、図１のＡ１−Ａ２断面の別の例を示す。
図２０は、図１９のＷ１部を拡大した図である。
図２１は、図１のＢ１−Ｂ２断面の別の例を示す。
図２２は、図１のＣ１−Ｃ２断面の別の例を示す。
図１９〜図２２の例に示すように、半導体発光素子１１４は、半導体発光素子１１０とはｐ電極周辺の断面構造が異なっている。第１補助配線部９０は、第１方向Ｄ１に対して垂直な平面に投影したときに、第１電極ｅ１の一部と重なる。同様に、第１補助配線部９０は、第２電極ｅ２の一部と重なる。第１補助配線部９０は、第１連結電極ｅｃ１の一部と重なる。第１補助配線部９０の幅は、これらの電極のそれぞれの幅よりも狭い。第１補助配線部９０は、例えば、線状に設けられる。
図２０に示すように、保護金属層７０は、第２電極ｅ２を覆う。保護金属層７０のそれぞれの端部は絶縁層１１ａの上に設けられる。絶縁層１１ａは、メサ部に形成される絶縁層である。絶縁層１１ａの材料としては、例えば、酸化シリコン（ＳｉＯ２など）が用いられる。この材料は、各実施形態に適用できる。第１電極ｅ１、第１連結電極ｅｃ１、第４電極ｅ４、第５電極ｅ５及び第２連結電極ｅｃ２のそれぞれの周辺構造についても、図２０に示す第２電極ｅ２の周辺構造と同様である。
第２パッド配線部８１は、第１方向Ｄ１に対して垂直な平面に投影したときに、第４電極ｅ４の一部と重なる。同様に、第２パッド配線部８１は、第５電極ｅ５の一部と重なる。第２パッド配線部８１は、第２連結電極ｅｃ２の一部と重なる。第２パッド配線部８１の幅は、これらの電極のそれぞれの幅よりも狭い。第２パッド配線部８１は、例えば、線状に設けられる。
なお、図２２に示すように、保護金属層７０は、第２電極ｅ２を覆う。保護金属層７０の両端部のうち、一端は絶縁層１１ａの上に設けられ、他端は第１素子間絶縁層１１の上に設けられる。
（第６の実施形態）
図２３及び図２４は、第６の実施形態に係る半導体発光素子を例示する模式的断面図である。
図２３は、図５のＤ１−Ｄ２断面の別の例を示す。
図２４は、図５のＥ１−Ｅ２断面の別の例を示す。
図２３及び図２４の例に示すように、半導体発光素子１１５は、半導体発光素子１１１とはｐ電極周辺の断面構造が異なっている。第２補助配線部９１は、第１方向Ｄ１に対して垂直な平面に投影したときに、第７電極ｅ７の一部と重なる。同様に、第２補助配線部９１は、第８電極ｅ８の一部と重なる。第２補助配線部９１は、第３連結電極ｅｃ３の一部と重なる。第２補助配線部９１の幅は、これらの電極のそれぞれの幅よりも狭い。第２補助配線部９１は、例えば、線状に設けられる。
第７電極ｅ７、第８電極ｅ８及び第３連結電極ｅｃ３のそれぞれの周辺構造についても、図２０に示す第２電極ｅ２の周辺構造と同様である。
図２５（ａ）〜図２５（ｄ）は、第６の実施形態に係る半導体発光素子の一部を例示する図である。
図２５（ａ）は、図５のＳ部を拡大した模式的透視平面図である。
図２５（ｂ）は、図２５（ａ）のＴ１−Ｔ２断面の別の例を示す模式的断面図である。 図２５（ｃ）は、図２５（ａ）のＵ１−Ｕ２断面の別の例を示す模式的断面図である。 図２５（ｄ）は、図２５（ａ）のＶ１−Ｖ２断面の別の例を示す模式的断面図である。
（第７の実施形態）
図２６及び図２７は、第７の実施形態に係る半導体発光素子を例示する模式的断面図である。
図２６は、図９のＦ１−Ｆ２断面の別の例を示す。
図２７は、図９のＧ１−Ｇ２断面の別の例を示す。
図２６及び図２７の例に示すように、半導体発光素子１１６は、半導体発光素子１１２とはｐ電極周辺の断面構造が異なっている。第３補助配線部９２は、第１方向Ｄ１に対して垂直な平面に投影したときに、第４電極ｅ４の一部と重なる。同様に、第３補助配線部９２は、第５電極ｅ５の一部と重なる。第３補助配線部９２は、第２連結電極ｅｃ２の一部と重なる。第３補助配線部９２の幅は、これらの電極のそれぞれの幅よりも狭い。第３補助配線部９２は、例えば、線状に設けられる。
第１０電極ｅ１０、第１１電極ｅ１１及び第４連結電極ｅｃ４のそれぞれの周辺構造についても、図２０に示す第２電極ｅ２の周辺構造と同様である。
第２パッド配線部８３は、第１方向Ｄ１に対して垂直な平面に投影したときに、第１０電極ｅ１０の一部と重なる。同様に、第２パッド配線部８３は、第１１電極ｅ１１の一部と重なる。第２パッド配線部８３は、第４連結電極ｅｃ４の一部と重なる。第２パッド配線部８３の幅は、これらの電極のそれぞれの幅よりも狭い。第２パッド配線部８３は、例えば、線状に設けられる。
なお、図１２の例に示した半導体発光素子１１３についても、上記と同様に、ｐ電極周辺の構造が異なっていてもよい。第２補助配線部９１は、第１方向Ｄ１に対して垂直な平面に投影したときに、第７電極ｅ７の一部と重なる。同様に、第２補助配線部９１は、第８電極ｅ８の一部と重なる。第２補助配線部９１は、第３連結電極ｅｃ３の一部と重なる。第２補助配線部９１の幅は、これらの電極のそれぞれの幅よりも狭い。第２補助配線部９１は、例えば、線状に設けられる。
第２パッド配線部８４は、第１方向Ｄ１に対して垂直な平面に投影したときに、第１電極ｅ１の一部と重なる。同様に、第２パッド配線部８４は、第２電極ｅ２の一部と重なる。第２パッド配線部８４は、第１連結電極ｅｃ１の一部と重なる。第２パッド配線部８４の幅は、これらの電極のそれぞれの幅よりも狭い。第２パッド配線部８４は、例えば、線状に設けられる。
図１７（ｆ）に示すように、第１補助配線部９０、第２補助配線部９１、第１パッド配線部８２及び第２素子間配線部１６が形成される。これらの配線部の形成方法として、例えば、蒸着法及びリフトオフ法が用いられる。
（第８の実施形態）
図２８は、第８の実施形態に係る半導体発光素子を例示する模式的透視平面図である。 図２９（ａ）及び図２９（ｂ）は、第８の実施形態に係る半導体発光素子を例示する模式的断面図である。
図２９（ａ）は、図２８のＡ１−Ａ２断面を例示する。図２９（ｂ）は、図２９（ａ）のＷ２部を拡大した図である。
図３０は、第８の実施形態に係る半導体発光素子を例示する模式的断面図である。
図３０は、図２８のＢ１−Ｂ２断面を例示する。
図３１（ａ）及び図３１（ｂ）は、第８の実施形態に係る半導体発光素子を例示する模式的断面図である。
図３１（ａ）は、図２８のＣ１−Ｃ２断面を例示する。図３１（ｂ）は、図３１（ａ）のＷ３部を拡大した図である。
図を見やすくするために、図２８の透視平面図においては、図２９（ａ）、図２９（ｂ）、図３０、図３１（ａ）及び図３１（ｂ）の断面図に示す構成要素の一部の図示を省略する。
実施形態に係る半導体発光素子１１７は、第１補助配線部９０ａと、第２パッド配線部８１ａと、を含む。この例においては、これらの配線部のそれぞれが面状に設けられる。すなわち、第１補助配線部９０ａは、第１方向Ｄ１に対して垂直な平面に投影したときに、第１電極ｅ１の全体と重なる。同様に、第１補助配線部９０ａは、第２電極ｅ２の全体と重なる。第１補助配線部９０ａは、第１連結電極ｅｃ１の全体と重なる。第１補助配線部９０ａの幅は、これらの電極のそれぞれの幅よりも広い。第２パッド配線部８１ａは、第１方向Ｄ１に対して垂直な平面に投影したときに、第４電極ｅ４の全体と重なる。同様に、第２パッド配線部８１ａは、第５電極ｅ５の全体と重なる。第２パッド配線部８１ａは、第２連結電極ｅｃ２の全体と重なる。第２パッド配線部８１ａの幅は、これらの電極のそれぞれの幅よりも広い。第１電極ｅ１、第２電極ｅ２、第１連結電極ｅｃ１、第４電極ｅ４、第５電極ｅ５及び第２連結電極ｅｃ２は、ｐ電極である。
半導体発光素子１１７は、ｐ電極上の補助配線及びパッド配線がｐ電極及びｎ電極を全て覆う構造を有する。ｐ電極を全て覆うことで、ｐ電極上の凹凸が無くなる。また、ｐ電極及びｎ電極を全て覆うことで、補助配線及びパッド配線の形成方法として、スパッタリング法及びエッチング法を容易に用いることができる。
半導体発光素子１１７は、さらに、第１パッド配線部８０ａと、第１素子間配線部１２ａと、を含む。第１パッド配線部８０ａは、第３電極ｅ３とは別に形成され、第３電極ｅ３の全面（側面を含む）を覆う。第１素子間配線部１２ａは、第６電極ｅ６とは別に形成され、第６電極ｅ６の全面を覆う。第３電極ｅ３及び第６電極ｅ６は、ｎ電極である。実施形態においては、ｎ電極の厚さを制御することが好ましい。これにより、金属層４０との接合面における凹凸を平坦化することが可能となる。
この例では、図２９（ｂ）に示すように、保護金属層７０は、第２電極ｅ２を覆う。保護金属層７０のそれぞれの端部は絶縁層１１ａの上に設けられる。絶縁層１１ａは、メサ部に形成される絶縁層である。第１補助配線部９０ａは、保護金属層７０を覆う。第１補助配線部９０ａのそれぞれの端部は絶縁層１１ａの上に設けられる。第１電極ｅ１、第１連結電極ｅｃ１、第４電極ｅ４、第５電極ｅ５及び第２連結電極ｅｃ２のそれぞれの周辺構造は、図２１（ｂ）に示す第２電極ｅ２の周辺構造と同様である。第１パッド配線部８０ａは、第３電極ｅ３を覆う。第１パッド配線部８０ａのそれぞれの端部は絶縁層１１ａの上に設けられる。
図３１（ｂ）に示すように、保護金属層７０は、第２電極ｅ２を覆う。保護金属層７０の両端部のうち、一端は絶縁層１１ａの上に設けられ、他端は第１素子間絶縁層１１の上に設けられる。第１補助配線部９０ａは、第１素子間配線部１２ａと連結されている。第１補助配線部９０ａは、保護金属層７０を覆う。第１補助配線部９０ａの両端部のうち、一端は絶縁層１１ａの上に設けられ、他端は第１素子間絶縁層１１の上に設けられる。
この形態では保護金属層７０と第１補助配線部９０ａとを一体形成することも可能である。
（第９の実施形態）
図３２は、第９の実施形態に係る半導体発光素子を例示する模式的透視平面図である。
図３３及び図３４は、第９の実施形態に係る半導体発光素子を例示する模式的断面図である。
図３３は、図３２のＤ１−Ｄ２断面を例示する。
図３４は、図３２のＥ１−Ｅ２断面を例示する。
図を見やすくするために、図３２の透視平面図においては、図３３及び図３４の断面図に示す構成要素の一部の図示を省略する。
実施形態に係る半導体発光素子１１８は、第１補助配線部９０ａと、第２補助配線部９１ａと、第２パッド配線部８１ａと、を含む。この例においては、これらの配線部のそれぞれが面状に設けられる。第１補助配線部９０ａ及び第２パッド配線部８１ａは、第８の実施形態で説明した通りである。第２補助配線部９１ａは、第１方向Ｄ１に対して垂直な平面に投影したときに、第７電極ｅ７の全体と重なる。同様に、第２補助配線部９１ａは、第８電極ｅ８の全体と重なる。第２補助配線部９１ａは、第３連結電極ｅｃ３の全体と重なる。第２補助配線部９１ａの幅は、これらの電極のそれぞれの幅よりも広い。第７電極ｅ７、第８電極ｅ８及び第３連結電極ｅｃ３は、ｐ電極である。
半導体発光素子１１８は、ｐ電極上の補助配線及びパッド配線がｐ電極及びｎ電極を全て覆う構造を有する。ｐ電極を全て覆うことで、ｐ電極上の凹凸が無くなる。また、ｐ電極及びｎ電極を全て覆うことで、補助配線及びパッド配線の形成方法として、スパッタリング法及びエッチング法を容易に用いることができる。
半導体発光素子１１８は、さらに、第１パッド配線部８２ａと、第１素子間配線部１２ａと、第２素子間配線部１６ａと、を含む。第１素子間配線部１２ａは、第５の実施形態で説明した通りである。第１パッド配線部８２ａは、第９電極ｅ９とは別に形成され、第９電極ｅ９の全面を覆う。第２素子間配線部１６ａは、第３電極ｅ３とは別に形成され、第３電極ｅ３の全面を覆う。第９電極ｅ９及び第３電極ｅ３は、ｎ電極である。実施形態においては、ｎ電極の厚さを制御することが好ましい。これにより、金属層４０との接合面における凹凸を平坦化することが可能となる。
（第１０の実施形態）
図３５は、第１０の実施形態に係る半導体発光素子を例示する模式的透視平面図である。
図３６及び図３７は、第１０の実施形態に係る半導体発光素子を例示する模式的断面図である。
図３６は、図３５のＦ１−Ｆ２断面を例示する。
図３７は、図３５のＧ１−Ｇ２断面を例示する。
図を見やすくするために、図３５の透視平面図においては、図３６及び図３７の断面図に示す構成要素の一部の図示を省略する。
実施形態に係る半導体発光素子１１９は、第１補助配線部９０ａと、第２補助配線部９１ａと、第３補助配線部９２ａと、第２パッド配線部８３ａと、を含む。この例においては、これらの配線部のそれぞれが面状に設けられる。第１補助配線部９０ａ及び第２補助配線部９１ａは、第８、第９の実施形態で説明した通りである。第３補助配線部９２ａは、第１方向Ｄ１に対して垂直な平面に投影したときに、第４電極ｅ４の全体と重なる。同様に、第３補助配線部９２ａは、第５電極ｅ５の全体と重なる。第３補助配線部９２ａは、第２連結電極ｅｃ２の全体と重なる。第３補助配線部９２ａの幅は、これらの電極のそれぞれの幅よりも広い。第２パッド配線部８３ａは、第１方向Ｄ１に対して垂直な平面に投影したときに、第１０電極ｅ１０の全体と重なる。同様に、第２パッド配線部８３ａは、第１１電極ｅ１１の全体と重なる。第２パッド配線部８３ａは、第４連結電極ｅｃ４の全体と重なる。第２パッド配線部８３ａの幅は、これらの電極のそれぞれの幅よりも広い。第１０電極ｅ１０、第１１電極ｅ１１及び第４連結電極ｅｃ４は、ｐ電極である。
半導体発光素子１１９は、ｐ電極上の補助配線及びパッド配線がｐ電極及びｎ電極を全て覆う構造を有する。ｐ電極を全て覆うことで、ｐ電極上の凹凸が無くなる。また、ｐ電極及びｎ電極を全て覆うことで、補助配線及びパッド配線の形成方法として、スパッタリング法及びエッチング法を容易に用いることができる。
半導体発光素子１１９は、さらに、第１パッド配線部８２ａと、第１素子間配線部１２ａと、第２素子間配線部１６ａと、第３素子間配線部１８ａと、を含む。第１パッド配線部８２ａ、第１素子間配線部１２ａ及び第２素子間配線部１６ａは、第８、第９の実施形態で説明した通りである。第３素子間配線部１８ａは、第１２電極ｅ１２とは別に形成され、第１２電極ｅ１２の全面を覆う。第１２電極ｅ１２は、ｎ電極である。実施形態においては、ｎ電極の厚さを制御することが好ましい。これにより、金属層４０との接合面における凹凸を平坦化することが可能となる。
（第１１の実施形態）
図３８は、第１１の実施形態に係る半導体発光素子を例示する模式的透視平面図である。
実施形態に係る半導体発光素子１２０は、第２補助配線部９１ａと、第２パッド配線部８４ａと、を含む。この例においては、これらの配線部のそれぞれが面状に設けられる。すなわち、第２補助配線部９１ａは、第１方向Ｄ１に対して垂直な平面に投影したときに、第７電極ｅ７の全体と重なる。同様に、第２補助配線部９１ａは、第８電極ｅ８の全体と重なる。第２補助配線部９１ａは、第３連結電極ｅｃ３の全体と重なる。第２補助配線部９１ａの幅は、これらの電極のそれぞれの幅よりも広い。第２パッド配線部８４ａは、第１方向Ｄ１に対して垂直な平面に投影したときに、第１電極ｅ１の全体と重なる。同様に、第２パッド配線部８４ａは、第２電極ｅ２の全体と重なる。第２パッド配線部８４ａは、第１連結電極ｅｃ１の全体と重なる。第２パッド配線部８４ａの幅は、これらの電極のそれぞれの幅よりも広い。第７電極ｅ７、第８電極ｅ８、第３連結電極ｅｃ３、第１電極ｅ１、第２電極ｅ２及び第１連結電極ｅｃ１は、ｐ電極である。
半導体発光素子１２０は、ｐ電極上の補助配線及びパッド配線がｐ電極及びｎ電極を全て覆う構造を有する。ｐ電極を全て覆うことで、ｐ電極上の凹凸が無くなる。また、ｐ電極及びｎ電極を全て覆うことで、補助配線及びパッド配線の形成方法として、スパッタリング法及びエッチング法を容易に用いることができる。
半導体発光素子１２０は、さらに、第１パッド配線部８２ａと、第２素子間配線部１６ａと、を含む。第１パッド配線部８２ａは、第９電極ｅ９とは別に形成され、第９電極ｅ９の全面を覆う。第２素子間配線部１６ａは、第３電極ｅ３とは別に形成され、第３電極ｅ３の全面を覆う。第９電極ｅ９及び第３電極ｅ３は、ｎ電極である。実施形態においては、ｎ電極の厚さを制御することが好ましい。これにより、金属層４０との接合面における凹凸を平坦化することが可能となる。
実施形態によれば、高効率の半導体発光素子が提供できる。
本願明細書において「窒化物半導体」とは、ＢｘＩｎｙＡｌｚＧａ１−ｘ−ｙ−ｚＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１，ｘ＋ｙ＋ｚ≦１）なる化学式において組成比ｘ、ｙ及びｚをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、Ｎ（窒素）以外のＶ族元素もさらに含むもの、導電型などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれるものとする。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、金属層、半導体層、発光層、電極及び素子間配線部などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した半導体発光素子を基にして、当業者が適宜設計変更して実施し得る全ての半導体発光素子も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０ａ…第１半導体層、 １０ｂ…第３半導体層、 １０ｃ…第５半導体層、 １０ｄ…第７半導体層、 １０ｆ…第１半導体膜、 １０ａｐ、１０ｂｐ、１０ｐ…凹凸、 １１…第１素子間絶縁層、１１ａ…絶縁層、 １２、１２ａ…第１素子間配線部、 １３…分離溝、 １４ａ、１４ｃ…第１パッド部、 １４ｂ、１４ｄ、１４ｅ…第２パッド部、 １５…第２素子間絶縁層、 １５ｆ…絶縁膜、 １６、１６ａ…第２素子間配線部、 １７…第３素子間絶縁層、 １８、１８ａ…第３素子間配線部、 １９…メサ、 ２０ａ…第２半導体層、 ２０ｂ…第４半導体層、 ２０ｃ…第６半導体層、 ２０ｄ…第８半導体層、 ２０ｆ…第２半導体膜、 ２１…素子間配線部、 ３０ａ〜３０ｄ…第１〜第４発光層、 ３０ｆ…発光膜、 ４０…金属層、 ５０…基体、 ５０ｕ…支持部、 ５１…成長用基板、 ５２…バッファ層、 ６０…絶縁層、 ６１…反射層、 ７０…保護金属層、 ８０、８０ａ、８２、８２ａ…第１パッド配線部、 ８１、８１ａ、８３、８３ａ、８４、８４ａ…第２パッド配線部、 ９０、９０ａ…第１補助配線部、 ９１、９１ａ…第２補助配線部、 ９２、９２ａ…第３補助配線部、 １００ａ〜１００ｄ…第１〜第４積層体、 １１０〜１１３、１１４〜１２０…半導体発光素子、 ｅ１〜ｅ１２…第１〜第１２電極、 ｅｃ１〜ｅｃ７…第１〜第７連結電極、 ｒ１〜ｒ１２…第１〜第１２領域

Claims (26)

  1. 金属層と、
    前記金属層と第１方向に離間した第１導電形の第１半導体層であって、第１領域と、前記第１方向と交差する第２方向において前記第１領域と離間した第２領域と、前記第１領域と前記第２領域との間に設けられた第３領域と、を含み、前記第１領域、前記第２領域及び前記第３領域は前記第１方向と前記第２方向とに交差する第３方向に延在する第１半導体層と、
    前記第１領域と前記金属層との間、及び、前記第２領域と前記金属層との間に設けられた第２導電形の第２半導体層と、
    前記第１領域と前記第２半導体層との間、及び、前記第２領域と前記第２半導体層との間に設けられた第１発光層と、
    前記金属層と前記第１方向に離間し前記第２方向において前記第１半導体層と並ぶ前記第１導電形の第３半導体層であって、第４領域と、前記第３方向において前記第４領域と離間した第５領域と、前記第４領域と前記第５領域との間に設けられた第６領域と、を含み、前記第４領域、前記第５領域及び前記第６領域は前記第２方向に延在する第３半導体層と、
    前記第４領域と前記金属層との間、及び、前記第５領域と前記金属層との間に設けられた前記第２導電形の第４半導体層と、
    前記第４領域と前記第４半導体層との間、及び、前記第５領域と前記第４半導体層との間に設けられた第２発光層と、
    前記第１領域において前記第２半導体層と前記金属層との間に設けられ前記第２半導体層と電気的に接続された第１電極と、
    前記第２領域において前記第２半導体層と前記金属層との間に設けられ前記第２半導体層と電気的に接続された第２電極と、
    前記第３領域と前記金属層との間に設けられ前記第３領域と電気的に接続された第３電極と、
    前記第４領域において前記第４半導体層と前記金属層との間に設けられ前記第４半導体層と電気的に接続された第４電極と、
    前記第５領域において前記第４半導体層と前記金属層との間に設けられ前記第４半導体層と電気的に接続された第５電極と、
    前記第６領域と前記金属層との間に設けられ前記第６領域と電気的に接続された第６電極と、
    前記第２電極と前記金属層との間、及び、前記第６電極と前記金属層との間に設けられ、前記第２電極と前記第６電極とを電気的に接続する第１素子間配線部と、
    を備えた半導体発光素子。
  2. 前記第２半導体層と前記金属層との間に設けられ前記第１電極と前記第２電極とを連結する第１連結電極をさらに備えた請求項１記載の半導体発光素子。
  3. 前記第１電極と前記金属層との間と、前記第２電極と前記金属層との間と、前記第１連結電極と前記金属層との間と、に設けられ、前記第１電極、前記第２電極及び前記第１連結電極と電気的に接続された第１補助配線部をさらに備えた請求項２記載の半導体発光素子。
  4. 前記第１補助配線部は、前記第１方向に対して垂直な平面に投影したときに、前記第１電極の全体、前記第２電極の全体及び前記第１連結電極の全体のそれぞれと重なる請求項３記載の半導体発光素子。
  5. 前記第１方向に対して垂直な平面に投影したときに、前記金属層と重なり、前記第１半導体層と重ならない第１パッド部と、
    前記第１パッド部と前記第３電極とを電気的に接続する第１パッド配線部と、
    をさらに備えた請求項１〜３のいずれか１つに記載の半導体発光素子。
  6. 前記第４半導体層と前記金属層との間に設けられ前記第４電極と前記第５電極とを連結する第２連結電極をさらに備えた請求項１〜３のいずれか１つに記載の半導体発光素子。
  7. 前記第１方向に対して垂直な平面に投影したときに、前記金属層と重なり、前記第３半導体層と重ならない第２パッド部と、
    前記第２パッド部と前記第４電極との間と、前記第２パッド部と前記第５電極との間と、前記第２パッド部と前記第２連結電極との間と、を電気的に接続する第２パッド配線部と、
    をさらに備えた請求項６記載の半導体発光素子。
  8. 前記第２パッド配線部は、前記平面に投影したときに、前記第４電極の全体、前記第５電極の全体及び前記第２連結電極の全体のそれぞれと重なる請求項７記載の半導体発光素子。
  9. 前記金属層と前記第１方向に離間し前記第３方向において前記第１半導体層と並ぶ前記第１導電形の第５半導体層であって、第７領域と、前記第２方向において前記第７領域と離間した第８領域と、前記第７領域と前記第８領域との間に設けられた第９領域と、を含み、前記第７領域、前記第８領域及び前記第９領域は前記第３方向に延在する第５半導体層と、
    前記第７領域と前記金属層との間、及び、前記第８領域と前記金属層との間に設けられた前記第２導電形の第６半導体層と、
    前記第７領域と前記第６半導体層との間、及び、前記第８領域と前記第６半導体層との間に設けられた第３発光層と、
    前記第７領域において前記第６半導体層と前記金属層との間に設けられ前記第６半導体層と電気的に接続された第７電極と、
    前記第８領域において前記第６半導体層と前記金属層との間に設けられ前記第６半導体層と電気的に接続された第８電極と、
    前記第９領域と前記金属層との間に設けられ前記第９領域と電気的に接続された第９電極と、
    前記第６半導体層と前記金属層との間に設けられ前記第７電極と前記第８電極とを連結する第３連結電極と、
    前記第３電極と前記金属層との間、及び、前記第３連結電極と前記金属層との間に設けられ、前記第３電極と前記第３連結電極とを電気的に接続する第２素子間配線部と、
    をさらに備えた請求項１〜３のいずれか１つに記載の半導体発光素子。
  10. 前記第７電極と前記金属層との間と、前記第８電極と前記金属層との間と、前記第３連結電極と前記金属層との間と、に設けられ、前記第７電極、前記第８電極及び前記第３連結電極と電気的に接続された第２補助配線部をさらに備えた請求項９記載の半導体発光素子。
  11. 前記第２補助配線部は、前記第１方向に対して垂直な平面に投影したときに、前記第７電極の全体、前記第８電極の全体及び前記第３連結電極の全体のそれぞれと重なる請求項１０記載の半導体発光素子。
  12. 前記第１方向に対して垂直な平面に投影したときに、前記金属層と重なり、前記第５半導体層と重ならない第１パッド部と、
    前記第１パッド部と前記第９電極とを電気的に接続する第１パッド配線部と、
    をさらに備えた請求項９または１０に記載の半導体発光素子。
  13. 前記第４半導体層と前記金属層との間に設けられ前記第４電極と前記第５電極とを連結する第２連結電極と、
    前記第１方向に対して垂直な平面に投影したときに、前記金属層と重なり、前記第３半導体層と重ならない第２パッド部と、
    前記第２パッド部と前記第４電極との間と、前記第２パッド部と前記第５電極との間と、前記第２パッド部と前記第２連結電極との間と、を電気的に接続する第２パッド配線部と、
    をさらに備えた請求項９または１０に記載の半導体発光素子。
  14. 前記第２パッド配線部は、前記平面に投影したときに、前記第４電極の全体、前記第５電極の全体及び前記第２連結電極の全体のそれぞれと重なる請求項１３記載の半導体発光素子。
  15. 前記金属層と前記第１方向に離間し前記第３方向において前記第３半導体層と並ぶ前記第１導電形の第７半導体層であって、第１０領域と、前記第２方向において前記第１０領域と離間した第１１領域と、前記第１０領域と前記第１１領域との間に設けられた第１２領域と、を含み、前記第１０領域、前記第１１領域及び前記第１２領域は前記第３方向に延在する第７半導体層と、
    前記第１０領域と前記金属層との間、及び、前記第１１領域と前記金属層との間に設けられた前記第２導電形の第８半導体層と、
    前記第１０領域と前記第８半導体層との間、及び、前記第１１領域と前記第８半導体層との間に設けられた第４発光層と、
    前記第１０領域において前記第８半導体層と前記金属層との間に設けられ前記第８半導体層と電気的に接続された第１０電極と、
    前記第１１領域において前記第８半導体層と前記金属層との間に設けられ前記第８半導体層と電気的に接続された第１１電極と、
    前記第１２領域と前記金属層との間に設けられ前記第１２領域と電気的に接続された第１２電極と、
    前記第５電極と前記金属層との間、及び、前記第１２電極と前記金属層との間に設けられ、前記第５電極と前記第１２電極とを電気的に接続する第３素子間配線部と、
    をさらに備えた請求項９または１０に記載の半導体発光素子。
  16. 前記第４半導体層と前記金属層との間に設けられ前記第４電極と前記第５電極とを連結する第２連結電極と、
    前記第４電極と前記金属層との間と、前記第５電極と前記金属層との間と、前記第２連結電極と前記金属層との間と、に設けられ、前記第４電極、前記第５電極及び前記第２連結電極と電気的に接続された第３補助配線部と、
    をさらに備えた請求項１５記載の半導体発光素子。
  17. 前記第３補助配線部は、前記第１方向に対して垂直な平面に投影したときに、前記第４電極の全体、前記第５電極の全体及び前記第２連結電極の全体のそれぞれと重なる請求項１６記載の半導体発光素子。
  18. 前記第１方向に対して垂直な平面に投影したときに、前記金属層と重なり、前記第５半導体層と重ならない第１パッド部と、
    前記第１パッド部と前記第９電極とを電気的に接続する第１パッド配線部と、
    をさらに備えた請求項１５または１６に記載の半導体発光素子。
  19. 前記第８半導体層と前記金属層との間に設けられ前記第１０電極と前記第１１電極とを連結する第４連結電極をさらに備えた請求項１５または１６に記載の半導体発光素子。
  20. 前記第１方向に対して垂直な平面に投影したときに、前記金属層と重なり、前記第７半導体層と重ならない第２パッド部と、
    前記第２パッド部と前記第１０電極との間と、前記第２パッド部と前記第１１電極との間と、前記第２パッド部と前記第４連結電極との間と、を電気的に接続する第２パッド配線部と、
    をさらに備えた請求項１９記載の半導体発光素子。
  21. 前記第２パッド配線部は、前記平面に投影したときに、前記第１０電極の全体、前記第１１電極の全体及び前記第４連結電極の全体のそれぞれと重なる請求項２０記載の半導体発光素子。
  22. 基体と、
    前記金属層と前記第１素子間配線部との間に設けられた絶縁層と、
    をさらに備え、
    前記基体と前記絶縁層との間に前記金属層が設けられている請求項１〜２１のいずれか１つに記載の半導体発光素子。
  23. 前記金属層と前記絶縁層との間に部分的に設けられた反射層をさらに備えた請求項２２記載の半導体発光素子。
  24. 前記第１半導体層の一部と、前記第１素子間配線部と、の間に設けられた第１素子間絶縁層をさらに備えた請求項１〜２３のいずれか１つに記載の半導体発光素子。
  25. 前記第１素子間配線部の光反射率は、前記金属層の前記光反射率よりも高い請求項１〜２４のいずれか１つに記載の半導体発光素子。
  26. 金属層と、
    前記金属層と第１方向に離間し第１導電形の第１半導体層であって、第１領域と、前記第１方向と交差する第２方向において前記第１領域と離間した第２領域と、前記第１領域と前記第２領域との間に設けられた第３領域と、を含み、前記第１領域、前記第２領域及び前記第３領域は前記第１方向と前記第２方向とに交差する第３方向に延在する第１半導体層と、
    前記第１領域と前記金属層との間、及び、前記第２領域と前記金属層との間に設けられた第２導電形の第２半導体層と、
    前記第１領域と前記第２半導体層との間、及び、前記第２領域と前記第２半導体層との間に設けられた第１発光層と、
    前記金属層と前記第１方向に離間し前記第３方向において前記第１半導体層と並ぶ前記第１導電形の第５半導体層であって、第７領域と、前記第２方向において前記第７領域と離間した第８領域と、前記第７領域と前記第８領域との間に設けられた第９領域と、を含み、前記第７領域、前記第８領域及び前記第９領域は前記第３方向に延在する第５半導体層と、
    前記第７領域と前記金属層との間、及び、前記第８領域と前記金属層との間に設けられた前記第２導電形の第６半導体層と、
    前記第７領域と前記第６半導体層との間、及び、前記第８領域と前記第６半導体層との間に設けられた第３発光層と、
    前記第１領域において前記第２半導体層と前記金属層との間に設けられ前記第２半導体層と電気的に接続された第１電極と、
    前記第２領域において前記第２半導体層と前記金属層との間に設けられ前記第２半導体層と電気的に接続された第２電極と、
    前記第３領域と前記金属層との間に設けられ前記第３領域と電気的に接続された第３電極と、
    前記第７領域において前記第６半導体層と前記金属層との間に設けられ前記第６半導体層と電気的に接続された第７電極と、
    前記第８領域において前記第６半導体層と前記金属層との間に設けられ前記第６半導体層と電気的に接続された第８電極と、
    前記第９領域と前記金属層との間に設けられ前記第９領域と電気的に接続された第９電極と、
    前記第６半導体層と前記金属層との間に設けられ前記第７電極と前記第８電極とを連結する第３連結電極と、
    前記第３電極と前記金属層との間、及び、前記第３連結電極と前記金属層との間に設けられ、前記第３電極と前記第３連結電極とを電気的に接続する第２素子間配線部と、
    を備えた半導体発光素子。
JP2015027958A 2014-08-07 2015-02-16 半導体発光素子 Active JP6351520B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2015027958A JP6351520B2 (ja) 2014-08-07 2015-02-16 半導体発光素子
US15/500,974 US9972657B2 (en) 2014-08-07 2015-07-28 Semiconductor light emitting element
PCT/JP2015/003770 WO2016021146A1 (en) 2014-08-07 2015-07-28 Semiconductor light emitting element
TW104125239A TWI595681B (zh) 2014-08-07 2015-08-04 半導體發光元件

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014161208 2014-08-07
JP2014161208 2014-08-07
JP2015027958A JP6351520B2 (ja) 2014-08-07 2015-02-16 半導体発光素子

Publications (2)

Publication Number Publication Date
JP2016039361A JP2016039361A (ja) 2016-03-22
JP6351520B2 true JP6351520B2 (ja) 2018-07-04

Family

ID=54056237

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015027958A Active JP6351520B2 (ja) 2014-08-07 2015-02-16 半導体発光素子

Country Status (4)

Country Link
US (1) US9972657B2 (ja)
JP (1) JP6351520B2 (ja)
TW (1) TWI595681B (ja)
WO (1) WO2016021146A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6645486B2 (ja) 2017-02-13 2020-02-14 日亜化学工業株式会社 発光装置およびその製造方法
US11177417B2 (en) * 2017-02-13 2021-11-16 Nichia Corporation Light emitting device including phosphor layer with protrusions and recesses and method for manufacturing same
JP6658677B2 (ja) 2017-02-28 2020-03-04 日亜化学工業株式会社 発光装置の製造方法
US10381400B2 (en) 2017-02-28 2019-08-13 Nichia Corporation Method of manufacturing light emitting device
US11282981B2 (en) 2017-11-27 2022-03-22 Seoul Viosys Co., Ltd. Passivation covered light emitting unit stack
US11527519B2 (en) 2017-11-27 2022-12-13 Seoul Viosys Co., Ltd. LED unit for display and display apparatus having the same
US10892296B2 (en) 2017-11-27 2021-01-12 Seoul Viosys Co., Ltd. Light emitting device having commonly connected LED sub-units
US10892297B2 (en) 2017-11-27 2021-01-12 Seoul Viosys Co., Ltd. Light emitting diode (LED) stack for a display
US10748881B2 (en) 2017-12-05 2020-08-18 Seoul Viosys Co., Ltd. Light emitting device with LED stack for display and display apparatus having the same
US10886327B2 (en) * 2017-12-14 2021-01-05 Seoul Viosys Co., Ltd. Light emitting stacked structure and display device having the same
US11552057B2 (en) 2017-12-20 2023-01-10 Seoul Viosys Co., Ltd. LED unit for display and display apparatus having the same
US11522006B2 (en) 2017-12-21 2022-12-06 Seoul Viosys Co., Ltd. Light emitting stacked structure and display device having the same
US11552061B2 (en) 2017-12-22 2023-01-10 Seoul Viosys Co., Ltd. Light emitting device with LED stack for display and display apparatus having the same
US11114499B2 (en) 2018-01-02 2021-09-07 Seoul Viosys Co., Ltd. Display device having light emitting stacked structure
US10784240B2 (en) 2018-01-03 2020-09-22 Seoul Viosys Co., Ltd. Light emitting device with LED stack for display and display apparatus having the same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6885035B2 (en) * 1999-12-22 2005-04-26 Lumileds Lighting U.S., Llc Multi-chip semiconductor LED assembly
US20060154393A1 (en) 2005-01-11 2006-07-13 Doan Trung T Systems and methods for removing operating heat from a light emitting diode
JP5123269B2 (ja) 2008-09-30 2013-01-23 ソウル オプト デバイス カンパニー リミテッド 発光素子及びその製造方法
US9324691B2 (en) * 2009-10-20 2016-04-26 Epistar Corporation Optoelectronic device
KR101106151B1 (ko) 2009-12-31 2012-01-20 서울옵토디바이스주식회사 발광 소자 및 그것을 제조하는 방법
JP5052636B2 (ja) 2010-03-11 2012-10-17 株式会社東芝 半導体発光素子
JP2011199221A (ja) 2010-03-24 2011-10-06 Hitachi Cable Ltd 発光ダイオード
TWI446527B (zh) * 2010-07-02 2014-07-21 Epistar Corp 光電元件
JP2012054422A (ja) 2010-09-01 2012-03-15 Hitachi Cable Ltd 発光ダイオード
DE102010048159B4 (de) * 2010-10-11 2023-10-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Leuchtdiodenchip
JP2015233086A (ja) 2014-06-10 2015-12-24 株式会社東芝 半導体発光素子及びその製造方法

Also Published As

Publication number Publication date
US20170221962A1 (en) 2017-08-03
TW201624759A (zh) 2016-07-01
US9972657B2 (en) 2018-05-15
WO2016021146A1 (en) 2016-02-11
TWI595681B (zh) 2017-08-11
JP2016039361A (ja) 2016-03-22

Similar Documents

Publication Publication Date Title
JP6351520B2 (ja) 半導体発光素子
US20150263223A1 (en) Semiconductor light emitting element
JP2007103689A (ja) 半導体発光装置
US8890195B2 (en) Semiconductor light emitting device and method for manufacturing the same
US9590009B2 (en) Semiconductor light emitting element
US9136425B2 (en) Semiconductor light emitting element and light emitting device
JP2008016629A (ja) ３族窒化物系発光ダイオード素子の製造方法
TWI591847B (zh) Semiconductor light emitting element
JP5737066B2 (ja) 半導体発光素子
US9153744B2 (en) Light emitting element
JP2005101212A (ja) 半導体発光素子
JP2013258177A (ja) Ｉｉｉ族窒化物半導体発光素子
TW201611353A (zh) 半導體發光元件
US9876144B2 (en) Light-emitting element
WO2015190025A1 (en) Semiconductor light emitting element and method for manufacturing the same
KR100736674B1 (ko) ｎ형 Ⅲ족 질화물 반도체용 ｎ형 오믹전극, 이 전극을구비한 반도체 발광소자 및 ｎ형 오믹전극의 형성방법
US9231160B1 (en) Semiconductor light emitting element
JP2008078525A (ja) 窒化物半導体発光ダイオード素子
CN109830498A (zh) 一种半导体发光元件
JP5468158B2 (ja) 半導体発光素子及びその製造方法
JP7344433B2 (ja) 発光素子
JP5826693B2 (ja) 半導体発光素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180215

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180403

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180605

R151 Written notification of patent or utility model registration

Ref document number: 6351520

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151