WO2016125321A1 - 半導体発光素子及びその製造方法 - Google Patents

半導体発光素子及びその製造方法 Download PDF

Info

Publication number
WO2016125321A1
WO2016125321A1 PCT/JP2015/066766 JP2015066766W WO2016125321A1 WO 2016125321 A1 WO2016125321 A1 WO 2016125321A1 JP 2015066766 W JP2015066766 W JP 2015066766W WO 2016125321 A1 WO2016125321 A1 WO 2016125321A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor
semiconductor layer
layer
conductive
light emitting
Prior art date
Application number
PCT/JP2015/066766
Other languages
English (en)
French (fr)
Inventor
浩志 大野
純平 田島
布上　真也
Original Assignee
株式会社 東芝
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社 東芝 filed Critical 株式会社 東芝
Priority to EP15881138.0A priority Critical patent/EP3255684B1/en
Publication of WO2016125321A1 publication Critical patent/WO2016125321A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Definitions

  • Embodiments described herein relate generally to a semiconductor light emitting device and a method for manufacturing the same.
  • a semiconductor light emitting device such as an LED (Light Emitting Diode)
  • LED Light Emitting Diode
  • stable operation is required.
  • Embodiments of the present invention provide a semiconductor light emitting device capable of stable operation and a method for manufacturing the same.
  • the semiconductor light emitting device includes a base, a first semiconductor layer, a second semiconductor layer, a third semiconductor layer, a first conductive portion, and a first insulating portion.
  • the substrate includes a first surface including an outer edge region and an inner region inside the outer edge region, and a substrate side surface intersecting the first surface.
  • the first semiconductor layer is of a first conductivity type.
  • the second semiconductor layer is provided between at least a part of the inner region and the first semiconductor layer and has a second conductivity type.
  • the third semiconductor layer is provided between the first semiconductor layer and the second semiconductor layer. A part of the first conductive part is provided between the base and the second semiconductor layer.
  • the first insulating portion overlaps the outer edge region in a first direction from the second semiconductor layer toward the first semiconductor layer.
  • the thickness of the first insulating portion at a position overlapping the side surface of the base in the first direction is thicker than the thickness of the first insulating portion at a position away from the side surface of the base in a direction intersecting the first direction.
  • FIG. 1A and FIG. 1B are schematic views showing the semiconductor light emitting device according to the first embodiment.
  • FIG. 2A to FIG. 2C are schematic cross-sectional views showing the semiconductor light emitting device according to the first embodiment.
  • FIGS. 3A to 3E are schematic cross-sectional views in order of the steps, showing the method for manufacturing the semiconductor light emitting device according to the first embodiment.
  • FIG. 4A and FIG. 4B are schematic cross-sectional views showing another semiconductor light emitting device according to the first embodiment.
  • FIG. 5A and FIG. 5B are schematic views showing a semiconductor light emitting device according to the second embodiment. It is a typical sectional view showing a semiconductor light emitting element concerning a 2nd embodiment.
  • FIG. 7B are schematic cross-sectional views showing another semiconductor light emitting device according to the second embodiment.
  • FIG. 8A and FIG. 8B are schematic views showing a semiconductor light emitting device according to the third embodiment.
  • FIG. 9A and FIG. 9B are schematic views showing a semiconductor light emitting device according to the fourth embodiment. It is a flowchart figure which shows the manufacturing method of the semiconductor light-emitting device concerning 5th Embodiment. It is typical sectional drawing which shows the manufacturing method of the semiconductor light-emitting device concerning 5th Embodiment.
  • FIG. 1A and FIG. 1B are schematic views illustrating the semiconductor light emitting element according to the first embodiment.
  • FIG. 1B is a cross-sectional view taken along line A1-A2 of FIG. Fig.1 (a) is the top view seen from the direction of arrow AA shown in FIG.1 (b).
  • FIG. 2A to FIG. 2C are schematic cross-sectional views illustrating the semiconductor light emitting element according to the first embodiment.
  • FIG. 2A is a cross-sectional view taken along line B1-B2 of FIG.
  • FIG. 2B is a cross-sectional view taken along line C1-C2 of FIG.
  • FIG. 2C is a cross-sectional view taken along line D1-D2 of FIG.
  • the semiconductor light emitting device 110 includes a base 61, a first semiconductor layer 10, a second semiconductor layer 20, and a third semiconductor layer 30. And a first conductive layer 51 and a first insulating part 80.
  • the base 61 has a first surface 61a and a base side surface 61s.
  • the substrate side surface 61s intersects the first surface 61a.
  • the first surface 61a includes an outer edge region 61o and an inner region 61i.
  • the inner region 61i is the inner side of the outer edge region 61o.
  • the first semiconductor layer 10 is of the first conductivity type.
  • the second semiconductor layer 20 is provided between at least a part of the inner region 61 i and the first semiconductor layer 10.
  • the second semiconductor layer 20 is of the second conductivity type.
  • the first conductivity type is n-type and the second conductivity type is p-type.
  • the first conductivity type may be p-type and the second conductivity type may be n-type.
  • the first conductivity type is n-type and the second conductivity type is p-type.
  • the third semiconductor layer 30 is provided between the first semiconductor layer 10 and the second semiconductor layer 20.
  • the third semiconductor layer 30 is, for example, a light emitting layer.
  • the first semiconductor layer 10, the second semiconductor layer 20, and the third semiconductor layer 30 are included in the semiconductor laminate 15.
  • the direction from the second semiconductor layer 20 toward the first semiconductor layer 10 is taken as the Z-axis direction (first direction).
  • One direction perpendicular to the Z-axis direction is taken as an X-axis direction.
  • a direction perpendicular to the Z-axis direction and the X-axis direction is taken as a Y-axis direction.
  • the first surface 61a is substantially perpendicular to the XY plane.
  • a part of the first conductive layer 51 is provided between the base 61 and the second semiconductor layer 20.
  • a part of the first conductive layer 51 is provided between the base 61 and the stacked body 15.
  • the first insulating portion 80 overlaps the outer edge region 61o in the Z-axis direction (the first direction from the second semiconductor layer 20 toward the first semiconductor layer 10).
  • the first insulating unit 80 includes a first portion 81 and a second portion 82.
  • the first portion 81 overlaps the outer edge region 61o in the first direction (the Z-axis direction from the second semiconductor layer 20 toward the first semiconductor layer 10).
  • the first portion 81 overlaps the second semiconductor layer 20 in the second direction perpendicular to the first direction.
  • the second direction is the X-axis direction.
  • the first portion 81 may overlap with the third semiconductor layer 30 in the X-axis direction.
  • the first portion 81 may overlap a part of the first semiconductor layer 10 in the X-axis direction.
  • the second portion 82 overlaps the outer edge region 61o in the first direction (Z-axis direction), and the second portion 82 overlaps the first conductive layer 51 in the second direction (for example, the X-axis direction).
  • the first conductive layer 51 is provided on the base 61.
  • the second portion 82 of the first insulating portion 80 is provided at a position overlapping the outer edge region 61 o of the base 61.
  • a part of the first portion 81 is in contact with the first conductive layer 51 on the first conductive layer 51.
  • another part of the first portion 81 is in contact with the second portion 82 on the second portion 82.
  • the first portion 81 has a first outer side surface 81os and a first inner side surface 81is.
  • the first outer surface 81os is along the second surface 61b.
  • the second surface 61b intersects a plane 61ap (for example, an XY plane) parallel to the first surface 61a, and includes a substrate side surface 61s.
  • the second surface 61b is parallel to the substrate side surface 61s.
  • the first outer surface 81os is located on the extension of the base surface 61s.
  • the first inner side surface 81 is intersects a plane 61ap (for example, an XY plane) parallel to the first surface 61a and faces the second semiconductor layer 20.
  • the second semiconductor layer 20 has a side surface that intersects the XY plane.
  • the first inner side surface 81is is along the side surface of the second semiconductor layer 20.
  • the first inner side surface 81 is is in contact with the side surface of the second semiconductor layer 20.
  • the second portion 82 has a second outer side surface 82os and a second inner side surface 82is.
  • the second outer surface 82os is along the second surface 61b.
  • the second outer surface 82os is located on the extension of the base surface 61s.
  • the second inner side surface 82is intersects a plane 61ap (for example, an XY plane) parallel to the first surface 61a and faces the first conductive layer 51.
  • a part of the first conductive layer 51 has a side surface that intersects the XY plane.
  • the second inner side surface 82is is along at least a part of the side surface of the first conductive layer 51.
  • the second inner side surface 82 is in contact with at least a part of the side surface of the first conductive layer 51.
  • the first distance d1 between the first outer surface 81os and the first inner surface 81is is longer than the second distance d2 between the second outer surface 82os and the second inner surface 82is.
  • the first portion 81 of the first insulating portion 80 is located above the second portion 82 of the first insulating portion 80.
  • the distance between at least a portion of the first portion 81 and the base 61 is longer than the distance between at least a portion of the second portion 82 and the base 61.
  • the first inner side surface 81is of the first portion 81 is located inside the second inner side surface 82is of the second portion 82.
  • the distance along the X-axis direction between the first inner side surface 81is and the substrate side surface 61s is longer than the distance along the X-axis direction between the second inner surface 82is and the substrate side surface 61s.
  • a step is formed at the boundary portion between the first portion 81 and the second portion 82.
  • the thickness (length along the Z-axis direction) of the first insulating portion 80 in the region including the first outer surface 81os and the second outer surface 82os includes the first inner surface 81is of the first insulating portion 80. It is thicker than the thickness in the region (the length along the Z-axis direction).
  • the thickness of the first insulating portion 80 (the insulating portion outer edge thickness t80o) at a position overlapping the base body side surface 61s in the Z-axis direction is separated from the base body side surface 61s in a direction intersecting the X-axis direction (for example, in the XY plane). It is thicker than the thickness of the first insulating portion 80 at the position (insulating portion inner thickness t80i).
  • the insulating portion outer edge thickness t80o and the insulating portion inner thickness t80i are lengths along the Z-axis direction.
  • the insulating portion outer edge thickness t80o is, for example, the thickness of the first insulating portion 80 at a position on the extension of the base body side surface 61s.
  • the thickness of the first conductive layer 51 at the position overlapping the substrate side surface 61s in the Z-axis direction is separated from the substrate side surface 61s in the direction intersecting the Z-axis direction (for example, in the XY plane).
  • the thickness of the first conductive layer 51 at a certain position is smaller.
  • the conductive portion outer edge thickness t51o is, for example, the thickness of the first conductive layer 51 at a position on the extension of the substrate side surface 61s.
  • the conductive portion outer edge thickness t51o of the first conductive layer 51 may be zero. That is, at least a part of the second portion 82 may be in contact with the base body 61.
  • the conductive portion outer edge thickness t51o and the conductive portion inner thickness t51i are lengths along the Z-axis direction.
  • the conductive portion outer edge thickness t51o is thinner than the conductive portion inner thickness t51i. Accordingly, the exposed area of the first conductive layer 51 is small at the outer edge portion of the semiconductor light emitting device 110. In the first conductive layer 51, the conductive portion outer edge thickness t51o is zero, so that the first conductive layer 51 is not exposed at the outer edge portion of the semiconductor light emitting device 110. Thereby, it is possible to suppress a part (a piece or the like) of the conductive member that becomes the first conductive layer 51 from being peeled off (separated) from the semiconductor light emitting element 110.
  • an electrical short circuit may occur in the semiconductor light emitting device 110, and normal operation may not be obtained. Or, reliability decreases.
  • the conductive portion outer edge thickness t51o when the conductive portion outer edge thickness t51o is thinner than the conductive portion inner thickness t51i or the conductive portion outer edge thickness t51o is zero, a part of the conductive member ( Detachment (separation, etc.) of fragments) can be suppressed. Thereby, a semiconductor light emitting device capable of stable operation can be provided.
  • the second portion 82 does not overlap the second semiconductor layer 20 in the second direction (for example, the X-axis direction). In the embodiment, a part of the second portion 82 may overlap the second semiconductor layer 20 in the second direction (for example, the X-axis direction).
  • the second portion 82 does not overlap the third semiconductor layer 30 in the second direction (for example, the X-axis direction).
  • the semiconductor light emitting device 110 includes the second conductive layer 42, the second insulating portion 85, the pad portion 46, the first wiring 42L, the first wiring insulating film 85a, the electrode layer 52, and the base electrode layer 65. And an insulating film 83.
  • the first semiconductor layer 10 includes a first semiconductor region 10p and a second semiconductor region 10q.
  • the second semiconductor region 10q is aligned with the first semiconductor region 10p in a direction (for example, the X-axis direction) that intersects the first direction (Z-axis direction).
  • the second semiconductor layer 20 overlaps the first semiconductor region 10p in the first direction (Z-axis direction). That is, the second semiconductor layer 20 is provided between the first semiconductor region 10 p of the first semiconductor layer 10 and the first conductive layer 51.
  • the second conductive layer 42 is provided between the second semiconductor region 10q and the first conductive layer 51.
  • the second conductive layer 42 is electrically connected to the second semiconductor region 10q.
  • the second conductive layer 42 is, for example, an n-side electrode.
  • the second insulating portion 85 is provided between the second conductive layer 42 and the first conductive layer 51.
  • At least a part of the first insulating portion 80 is disposed between the pad portion 46 and the first conductive layer 51.
  • at least a part of the first portion 81 of the first insulating unit 80 is disposed between the pad unit 46 and the first conductive layer 51.
  • the first wiring 42L electrically connects the pad portion 46 and the first semiconductor layer 10.
  • the first wiring 42 ⁇ / b> L is continuous with the second conductive layer 42.
  • the conductive layer that becomes the second conductive layer 42 and the first wiring 42 ⁇ / b> L has a portion that is separated from the second semiconductor region 10 p of the first semiconductor layer 10. The above portion of the conductive layer becomes the first wiring 42L.
  • the first wiring insulating film 85a is provided between the first wiring 42L and a part of the second semiconductor region 10q of the first semiconductor layer 10.
  • the electrode layer 52 is provided between the second semiconductor layer 20 and the first conductive layer 51.
  • the electrode layer 52 is electrically connected to the second semiconductor layer 20 and the first conductive layer 51.
  • the electrode layer 52 is, for example, a p-side electrode.
  • the base 61 Between the base electrode layer 65 and the first semiconductor layer 10, the base 61, the first conductive layer 51, the second semiconductor layer 20, and the third semiconductor layer 30 are provided.
  • the base 61 is conductive.
  • the first conductive layer 51 electrically connects the second semiconductor layer 20 and the base body 61.
  • the insulating film 83 is provided on the side surface (the surface intersecting the XY plane) of the stacked body 15.
  • the insulating film 83 is a protective film, for example.
  • unevenness 10 dp is provided on one surface (upper surface 10 u) of the first semiconductor layer 10.
  • the first semiconductor layer 10 has a surface facing the third semiconductor layer 30.
  • the upper surface 10 u is a surface opposite to the surface facing the third semiconductor layer 30.
  • the insulating film 83 covers the unevenness 10 dp.
  • a voltage is applied between the base electrode layer 65 and the pad portion 46.
  • the third semiconductor layer 30 is interposed between the base electrode layer 65, the first conductive layer 51, the electrode layer 52, the second semiconductor layer 20, the pad portion 46, the first wiring 42 ⁇ / b> L, the second conductive layer 42, and the first semiconductor layer 10. Is supplied with current. Light is emitted from the third semiconductor layer 30. The emitted light is emitted from the upper surface 10 u of the first semiconductor layer 10.
  • the semiconductor light emitting device 110 is, for example, an LED.
  • the semiconductor light emitting device 110 is, for example, a lateral conduction type LED.
  • the pad portion 46 is an electrical terminal on the first conductivity type side (n side)
  • the base electrode layer 65 is an electrical terminal on the second conductivity type side (p side).
  • a second semiconductor region 10q is provided between the two first semiconductor regions 10p.
  • the second insulating portion 85 includes a part of the first semiconductor layer 10, the side surface of the third semiconductor layer 30, the side surface of the second semiconductor layer 20, the side surface of the electrode layer 52, the second conductive layer 42, and It is in contact with the first conductive layer 51.
  • a part of the second insulating portion 85 is provided between a part of the electrode layer 52 and the first conductive layer 51.
  • the first conductive layer 51 includes a first conductive region 51p and a second conductive region 51q.
  • the first conductive region 51p is located between the first portion 81 and the base body 61.
  • the first conductive region 51p does not overlap the second portion 82 in the first direction (Z-axis direction).
  • the second conductive region 51q is located between the second portion 82 and the base body 61.
  • the first conductive portion thickness tp51 along the first direction of the first conductive region 51p is thicker than the second conductive portion thickness tq51 along the first direction of the second conductive region 51q.
  • the first conductive part thickness tp51 is not less than 2 times and not more than 50 times the second conductive part thickness tq51.
  • the first conductive part thickness tp51 is, for example, not less than 0.5 ⁇ m (micrometer) and not more than 5 ⁇ m.
  • the first conductive part thickness tp51 is, for example, about 1.5 ⁇ m.
  • the second conductive part thickness tq51 is, for example, not less than 0.05 ⁇ m and not more than 1 ⁇ m.
  • the first conductive portion thickness tp51 may be the same as the already described conductive portion inner thickness t51i (thickness at a position away from the substrate side surface 61s).
  • the second conductive portion thickness tq51 may be the same as the conductive portion outer edge thickness t51o (the thickness at the position overlapping the base body side surface 61s) already described.
  • the second portion 82 may contact the base body 61.
  • the second conductive part thickness tq51 is substantially zero.
  • the second insulating portion thickness t82 along the first direction of the second portion 82 is not less than 1.5 times and not more than 10 times the first insulating portion thickness t81 along the first direction of the first portion 81.
  • the second insulating portion thickness t82 is, for example, not less than 1 ⁇ m and not more than 5 ⁇ m.
  • the first insulating portion thickness t81 is, for example, not less than 0.5 ⁇ m and not more than 3 ⁇ m.
  • the first insulating part thickness t81 is, for example, about 1 ⁇ m.
  • the total of the first insulating portion thickness t81 and the second insulating portion thickness t82 may be the same as the insulating portion outer edge thickness t80o, for example.
  • the first insulating portion thickness t81 may be used as the insulating portion inner thickness t80i.
  • the second conductive part thickness tq51 is preferably thinner than the second insulating part thickness t82.
  • the second conductive portion thickness tq51 is, for example, more than 1 time and less than 50 times the second insulating portion thickness t82.
  • the first conductive layer 51 has a portion overlapping the second semiconductor layer 20 in the first direction.
  • the thickness tr51 (the length along the first direction) of the portion of the first conductive layer 51 that overlaps the second semiconductor layer 20 in the first direction is, for example, 1 ⁇ m or more and 5 ⁇ m or less.
  • the thickness tr51 is, for example, about 2 ⁇ m or more.
  • the first distance d1 between the first outer surface 81os and the first inner surface 81is is not less than twice and not more than 20 times the second distance d2 between the second outer surface 82os and the second inner surface 82is. is there.
  • the first distance d1 is, for example, 5 ⁇ m or more and 30 ⁇ m or less.
  • the second distance d2 is not less than 1 ⁇ m and not more than 10 ⁇ m, for example.
  • the absolute value of the difference between the first distance d1 and the second distance d2 is not less than 2 times and not more than 10 times the second insulating part thickness t82.
  • the first inner side surface 81is may be inclined with respect to the XY plane.
  • the first inner surface 81is may be tapered.
  • the first distance d1 between the first outer surface 81os and the first inner surface 81is is an X between the center position of the first inner surface 81is in the Z-axis direction and the first outer surface 81os. The distance along the axial direction.
  • the first outer surface 81os may have irregularities.
  • the position of the concave portion in the XY plane is different from the position of the convex portion in the XY plane.
  • the position of the center of the unevenness is used as the position in the XY plane of the first outer surface 81os.
  • an average position in the XY plane of the first outer surface 81os including irregularities may be used.
  • the second inner surface 82is may be inclined with respect to the XY plane.
  • the second inner surface 82is may be tapered.
  • the second distance d2 between the second outer surface 82os and the second inner surface 82is is an X between the center position of the second inner surface 82is in the Z-axis direction and the second outer surface 82os. The distance along the axial direction.
  • the second outer surface 82os may have irregularities.
  • the position of the concave portion in the XY plane is different from the position of the convex portion in the XY plane.
  • the position of the center of the unevenness is used as the position in the XY plane of the second outer surface 82os.
  • an average position in the XY plane of the second outer surface 82os including the unevenness may be used.
  • the distance d82 between the outer edge of the first semiconductor layer 10 and the second portion 82 is, for example, not less than 1 ⁇ m and not more than 8 ⁇ m.
  • a structure to be a plurality of semiconductor light emitting elements 110 is formed on a substrate (wafer). Then, the plurality of semiconductor light emitting devices 110 are formed by separating the plurality of structures.
  • a dicing street DS for separation is provided.
  • the width of the dicing street DS (the length along the direction along the XY plane) is, for example, about 70 ⁇ m (for example, 50 ⁇ m or more and 150 ⁇ m or less).
  • the thickness of the insulating film 83 is, for example, not less than 100 nm (nanometers) and not more than 400 nm.
  • the second semiconductor layer 20, and the third semiconductor layer 30, for example, a nitride semiconductor is used.
  • the material of these semiconductor layers is arbitrary.
  • the first semiconductor layer 10 includes, for example, an n-type GaN layer.
  • the second semiconductor layer 20 includes, for example, a p-type GaN layer.
  • the third semiconductor layer 30 includes, for example, a well layer of an InGaN layer.
  • the third semiconductor layer 30 may include a plurality of barrier layers (for example, a GaN layer or an AlGaN layer). A well layer is disposed between the plurality of barrier layers. The number of well layers may be 1 or 2 or more.
  • the first conductive layer 51 includes at least one of Au, Sn, AuSn, and NiSn.
  • As the first conductive layer 51 for example, an AuSn alloy is used.
  • the base 61 is conductive, for example, a silicon substrate or a metal layer is used for the base 61.
  • a ceramic substrate for example, an AlN substrate or a SiN substrate is used for the base 61.
  • silicon oxide, silicon nitride, or silicon oxynitride is used for the first insulating portion 80.
  • a metal oxide, a metal nitride, or a metal oxynitride may be used as the first insulating portion 80.
  • the metal in this case for example, Al or the like is used.
  • the second conductive layer 42 for example, at least one of aluminum, tantalum, titanium, silver, and platinum is used.
  • an alloy containing at least one of aluminum, tantalum, titanium, silver, and platinum may be used.
  • the same material as at least a part of the second conductive layer 42 is used.
  • the pad portion 46 includes at least one of titanium, platinum, and gold.
  • the thickness of the pad portion 46 is, for example, about 0.4 ⁇ m (for example, 0.2 ⁇ m or more and 1 ⁇ m or less).
  • At least one of silver, nickel, platinum, and titanium is used for the electrode layer 52.
  • an alloy containing at least one of silver, nickel, platinum, and titanium may be used for the electrode layer 52.
  • the base electrode layer 65 includes, for example, at least one of titanium, platinum, and gold.
  • silicon oxide, silicon nitride, or silicon oxynitride is used.
  • a metal oxide, a metal nitride, or a metal oxynitride may be used.
  • the metal in this case for example, Al or the like is used.
  • FIGS. 3A to 3E are schematic cross-sectional views in order of the processes, illustrating the method for manufacturing the semiconductor light emitting device according to the first embodiment.
  • the first semiconductor film 10f that becomes the first semiconductor layer 10 As shown in FIG. 3A, on the substrate 8, the first semiconductor film 10f that becomes the first semiconductor layer 10, the third semiconductor film 30f that becomes the third semiconductor layer 30, and the second semiconductor layer 20
  • the second semiconductor film 20f to be formed is formed in this order.
  • a laminated film 15f to be the laminated body 15 is formed.
  • epitaxial crystal growth such as metal organic chemical vapor deposition (MOCVD: Metal-Organic-Chemical-Vapor-Deposition) or molecular beam epitaxy (MBE: Molecular Beam Epitaxy) is used.
  • MOCVD Metal-Organic-Chemical-Vapor-Deposition
  • MBE molecular beam epitaxy
  • the substrate 8 for example, a silicon substrate, a sapphire substrate (for example, a c-plane sapphire substrate), a GaN substrate, a SiC substrate, or a ZnO substrate is used.
  • a buffer layer or the like may be formed between the substrate 8 and the first semiconductor film 10f.
  • a part of the second semiconductor film 20f and a part of the third semiconductor film 30f are removed. Thereby, the second semiconductor layer 20 and the third semiconductor layer are formed.
  • the second semiconductor layer 20 and the third semiconductor layer are formed at positions corresponding to the plurality of semiconductor light emitting elements 110, respectively.
  • a second conductive layer 42 is formed on the first semiconductor film 10f exposed by this removal.
  • the surface of the first semiconductor layer 10 on which the second conductive layer 42 is formed is subjected to, for example, a treatment in a gas atmosphere containing chlorine (for example, RIE: Reactive Ion Etching). Thereby, a low contact resistance is obtained.
  • a treatment in a gas atmosphere containing chlorine for example, RIE: Reactive Ion Etching
  • the second insulating portion 85 is formed on the second conductive layer 42.
  • An electrode layer 52 is formed on the second semiconductor layer 20.
  • a first partial film 81 f that forms the first portion 81 of the first insulating portion 80 is formed along the outer edge of the region that becomes the plurality of semiconductor light emitting elements 110.
  • the first wiring insulating film 85a and the first wiring 42L are also formed.
  • CVD Chemical Vapor Deposition
  • SOG Spin On Glass
  • wet etching or dry etching is used for processing the first portion 81 film.
  • a second partial film 82f to be the second part 82 of the first insulating portion 80 is formed on a part of the first partial film 81f.
  • CVD or sputtering is used to form the second partial film 82f.
  • SOG may be used to form the second partial film 82f.
  • wet etching or dry etching is used for processing the shape of the second partial film 82f.
  • the structure 15s is formed, and the structure 15s includes the stacked film 15f and the first partial film 81f. In this example, the structure 15s further includes a second partial film 82f.
  • the metal film 51fa that becomes a part of the first conductive layer 51.
  • a TiW / Pt laminated film is used for the metal film 51fa.
  • the metal film 51fa may include at least one of a titanium film and a gold film.
  • sputtering is used to form the metal film 51fa.
  • a part of the metal film 51fb may be provided on the metal film 51fa.
  • a base 61f to be the base 61 is prepared.
  • An electrode film 65f to be the base electrode layer 65 is provided on one surface of the base 61f.
  • At least a part of the metal film 51fb provided on the base 61f is brought into contact with the metal film 51fa to perform bonding.
  • the metal film 51 fb is melted and bonded by heating at about 230 ° C.
  • the metal film 51fa and the metal film 51fb become the first conductive film 51f that becomes the first conductive layer 51.
  • the substrate 8 is removed.
  • the first semiconductor layer 10 f is obtained by processing the first semiconductor film 10 f exposed by the removal.
  • a plurality of first semiconductor layers 10 are formed according to the plurality of semiconductor light emitting elements 110.
  • the unevenness 10 dp is appropriately formed.
  • An insulating film 83 is formed.
  • the first partial film 81f, the second partial film 82f, the first conductive film 51f, the base material 61f, and the electrode film 65f are divided.
  • a dicing saw or laser dicing is used.
  • the first portion 81 of the first insulating portion 80, the second portion 82 of the first insulating portion 80, the first conductive layer 51, the base 61, and the base electrode layer 65 are obtained. Thereby, a plurality of semiconductor light emitting elements 110 are obtained.
  • the substrate side surface 61s of the substrate 61 is formed by the above-described division.
  • a first outer surface 81os of the first portion 81 of the first insulating portion 80 and a second outer surface 82os of the second portion 82 of the first insulating portion 80 are formed. Since the second portion 82 is provided, the amount (area) where the first conductive layer 51 is exposed is small. Alternatively, the first conductive layer 51 is not exposed.
  • the inventor's study if the area of the first conductive layer 51 exposed on the side surface of the element is large, a part (a fragment) of the first conductive layer 51 is formed on the surface of the element during the division (for example, dicing). It was found to adhere. When a piece or the like adheres to the pad portion 46 or the like, a short circuit occurs. Normal operation cannot be obtained. Reliability decreases.
  • the amount (area) of the first conductive layer 51 exposed is small, or the first conductive layer 51 is not exposed. Thereby, a stable operation can be obtained.
  • FIG. 4A and FIG. 4B are schematic cross-sectional views illustrating another semiconductor light emitting element according to the first embodiment. These drawings are cross-sectional views corresponding to the cross section along line A1-A2 of FIG.
  • the second portion 82 of the first insulating portion 80 is in contact with the first conductive layer 51. Except this, it is the same as the semiconductor light emitting device 110.
  • peeling (detachment or the like) of a part (such as a fragment) of the conductive member that becomes the first conductive layer 51 can be suppressed, and a stable operation can be obtained.
  • the surface of the second portion 82 on the base 61 side is substantially parallel to the XY plane.
  • the embodiment is not limited to this, and the surface of the second portion 82 on the base 61 side may be inclined with respect to the XY plane.
  • the lower surface of the second portion 82 of the first insulating portion 80 (the surface of the second portion 82 on the base 61 side). At least a portion may be inclined with respect to the XY plane.
  • peeling (detachment or the like) of a part (such as a fragment) of the conductive member that becomes the first conductive layer 51 can be suppressed, and stable operation can be obtained.
  • At least a part of the surface of the second portion 82 on the base 61 side is substantially parallel to the XY plane.
  • the shape of the 2nd part 82 is stabilized and peeling (detachment
  • FIG. 5A and FIG. 5B are schematic views illustrating the semiconductor light emitting element according to the second embodiment.
  • FIG. 5B is a cross-sectional view taken along line A1-A2 in FIG. Fig.5 (a) is the top view seen from the direction of arrow AA shown in FIG.5 (b).
  • FIG. 6 is a schematic cross-sectional view illustrating a semiconductor light emitting element according to the second embodiment.
  • FIG. 6 is a cross-sectional view taken along line B1-B2 of FIG.
  • the semiconductor light emitting device 120 also includes the base 61, the first semiconductor layer 10, the second semiconductor layer 20, and the third semiconductor layer 30. And a first conductive layer 51 and a first insulating part 80.
  • the configuration described for the semiconductor light emitting device 110 is applied to the base 61, the first semiconductor layer 10, the second semiconductor layer 20, the third semiconductor layer 30, and the first conductive layer 51.
  • the electrode layer 52, the base electrode layer 65, and the insulating film 83 are provided. For example, the configuration described for the semiconductor light emitting device 110 is applied to them.
  • the first insulating portion 80 includes the first portion 81 and the second portion 82 described above.
  • the first distance d1 between the first outer surface 81os of the first portion 81 and the first inner surface 81is is a second distance between the second outer surface 82os and the second inner surface 82is of the second portion 82. It is longer than the distance d2.
  • the first conductive layer 51 includes the first conductive region 51 p positioned between the first portion 81 and the base 61, and the second conductive layer positioned between the second portion 82 and the base 61. Region 51q.
  • the second conductive region 51q is not provided, and at least a part of the second portion 82 may be in contact with the base body 61.
  • the semiconductor light emitting device 120 further includes a third conductive layer 43, a third insulating portion 86, a pad portion 47, and a second wiring 52L.
  • the pad portion 47 is electrically connected to the second semiconductor layer 20.
  • the first insulating portion 80 is disposed between the pad portion 47 and the first conductive layer 51.
  • at least a part of the first portion 81 of the first insulating portion 80 is disposed between the pad portion 47 and the first conductive layer 51.
  • the second wiring 52L electrically connects the pad portion 47 and the second semiconductor layer 20.
  • an electrode layer 52 is provided.
  • the second wiring 52L electrically connects the pad portion 47 and the electrode layer 52.
  • At least a part of the second wiring 52 ⁇ / b> L is provided between the pad portion 47 and the first conductive layer 51.
  • the first semiconductor layer 10 includes a first semiconductor region 10p and a second semiconductor region 10q.
  • the second semiconductor region 10q is aligned with the first semiconductor region 10p in a direction (for example, the X-axis direction) that intersects the first direction (Z-axis direction).
  • the second semiconductor layer 20 overlaps the first semiconductor region 10p in the first direction (Z-axis direction).
  • the third conductive layer 43 is provided between the second semiconductor region 10q and the first conductive layer 51.
  • the third conductive layer 43 electrically connects the second semiconductor region 10q and the first conductive layer 51.
  • the third insulating portion 86 is provided between the second semiconductor layer 20 and the first conductive layer 51.
  • the electrode layer 52 is provided, and the third insulating portion 86 is provided between the electrode layer 52 and the first conductive layer 51.
  • the third insulating portion 86 extends to at least a part of the region between the first conductive layer 51 and the second wiring 52L.
  • the base 61 is conductive.
  • the first conductive layer 51 electrically connects the first semiconductor layer 10 and the base 61.
  • the pad portion 47 is an electrical terminal on the second conductivity type side (p side)
  • the base electrode layer 65 is an electrical terminal on the first conductivity type side (n side). is there.
  • the semiconductor light emitting device 120 is, for example, a lateral conduction type LED.
  • the semiconductor light emitting device 120 can be manufactured by appropriately changing the example of the method for manufacturing the semiconductor light emitting device 110 described above.
  • FIG. 7A and FIG. 7B are schematic cross-sectional views illustrating another semiconductor light emitting element according to the second embodiment. These drawings are cross-sectional views corresponding to the cross section along line A1-A2 of FIG.
  • the second portion 82 of the first insulating portion 80 is in contact with the first conductive layer 51. Except this, it is the same as the semiconductor light emitting device 120. Also in the semiconductor light emitting device 121, peeling (detachment or the like) of a part (such as a fragment) of the conductive member that becomes the first conductive layer 51 can be suppressed, and a stable operation can be obtained.
  • the surface of the second portion 82 on the base 61 side is substantially parallel to the XY plane.
  • the lower surface of the second portion 82 of the first insulating portion 80 (the surface of the second portion 82 on the base 61 side). At least a portion may be inclined with respect to the XY plane. Also in the semiconductor light emitting device 122, peeling (detachment or the like) of a part (such as a fragment) of the conductive member that becomes the first conductive layer 51 can be suppressed, and a stable operation can be obtained.
  • FIG. 8A and FIG. 8B are schematic views illustrating the semiconductor light emitting element according to the third embodiment.
  • FIG. 8B is a cross-sectional view taken along line A1-A2 of FIG.
  • FIG. 8A is a plan view seen from the direction of the arrow AA shown in FIG.
  • the semiconductor light emitting device 130 according to the present embodiment also includes the base 61, the first semiconductor layer 10, the second semiconductor layer 20, and the third semiconductor layer 30. And a first conductive layer 51 and a first insulating part 80.
  • the configuration described for the semiconductor light emitting device 110 is applied to the base 61, the first semiconductor layer 10, the second semiconductor layer 20, the third semiconductor layer 30, and the first conductive layer 51. Also in the semiconductor light emitting device 130, the electrode layer 52, the base electrode layer 65, and the insulating film 83 are provided. For example, the configuration described for the semiconductor light emitting device 110 is applied to them.
  • the first insulating portion 80 includes the first portion 81 and the second portion 82 described above.
  • the first distance d1 between the first outer surface 81os of the first portion 81 and the first inner surface 81is is a second distance between the second outer surface 82os and the second inner surface 82is of the second portion 82. It is longer than the distance d2.
  • the first conductive layer 51 includes the first conductive region 51 p positioned between the first portion 81 and the base 61, and the second conductive layer positioned between the second portion 82 and the base 61. Region 51q.
  • the second conductive region 51q is not provided, and at least a part of the second portion 82 may be in contact with the base body 61.
  • the semiconductor light emitting device 130 further includes an electrode 44.
  • the electrode 44 is electrically connected to the first semiconductor layer 10.
  • the first semiconductor layer 10, the second semiconductor layer 20, and the third semiconductor layer 30 are disposed between the electrode 44 and the first conductive layer 51.
  • the second semiconductor layer 20 is electrically connected to the first conductive layer 51.
  • an electrode layer 52 is provided, and the electrode layer 52 is electrically connected to the second semiconductor layer 20 and the first conductive layer 51.
  • the semiconductor light emitting element 130 is, for example, a vertical conduction type LED.
  • the electrode 44 is an electrical terminal on the first conductivity type side (n side)
  • the base electrode layer 65 is an electrical terminal on the second conductivity type side (p side).
  • FIG. 9A and FIG. 9B are schematic views illustrating the semiconductor light emitting element according to the fourth embodiment.
  • FIG. 9B is a cross-sectional view taken along line A1-A2 of FIG. Fig.9 (a) is the top view seen from the direction of arrow AA shown in FIG.9 (b).
  • the semiconductor light emitting device 140 also includes the base 61, the first semiconductor layer 10, the second semiconductor layer 20, and the third semiconductor layer 30. And a first conductive layer 51 and a first insulating part 80.
  • the configuration described for the semiconductor light emitting device 110 is applied to the base 61, the first semiconductor layer 10, the second semiconductor layer 20, the third semiconductor layer 30, and the first conductive layer 51.
  • the electrode layer 52 is provided.
  • the configuration described for the semiconductor light emitting device 110 is applied to the electrode layer 52.
  • the insulating film 83 may be provided.
  • the first insulating portion 80 includes the first portion 81 and the second portion 82 described above.
  • the first distance d1 between the first outer surface 81os of the first portion 81 and the first inner surface 81is is a second distance between the second outer surface 82os and the second inner surface 82is of the second portion 82. It is longer than the distance d2.
  • the first conductive layer 51 includes the first conductive region 51 p positioned between the first portion 81 and the base 61, and the second conductive layer positioned between the second portion 82 and the base 61. Region 51q.
  • the second conductive region 51q is not provided, and at least a part of the second portion 82 may be in contact with the base body 61.
  • the semiconductor light emitting device 140 includes a fourth semiconductor layer 10a, a fifth semiconductor layer 20a, a sixth semiconductor layer 30a, a third wiring 55L, a third wiring insulating film 88, and a fourth insulating portion 87.
  • the fourth semiconductor layer 10a, the fifth semiconductor layer 20a, and the sixth semiconductor layer 30a are included in the stacked body 15a.
  • the fourth semiconductor layer 10a is separated from a part of the inner region 61i of the base 61 (a part different from a part overlapping the first semiconductor layer 10) in the first direction (Z-axis direction).
  • the fourth semiconductor layer 10a is aligned with the first semiconductor layer 10 in a direction intersecting the first direction (in this example, the X-axis direction).
  • the fourth semiconductor layer 10a is the first conductivity type.
  • the fifth semiconductor layer 20a is provided between the other part of the base 61 and the fourth semiconductor layer 10a.
  • the fifth semiconductor layer 20a is of the second conductivity type.
  • the sixth semiconductor layer 30a is provided between the fourth semiconductor layer 10a and the fifth semiconductor layer 20a.
  • the sixth semiconductor layer 30a is, for example, a light emitting layer.
  • the fourth semiconductor layer 10a includes a semiconductor region 10pa and a semiconductor region 10qa.
  • the semiconductor region 10qa is aligned with the semiconductor region 10pa in a direction crossing the Z-axis direction.
  • the fifth semiconductor layer 20a is disposed between the base 61 and the semiconductor region 10pa.
  • the third wiring 55L electrically connects the first semiconductor layer 10 and the fifth semiconductor layer 20a.
  • a part of the third wiring 55 ⁇ / b> L is provided between the first semiconductor layer 10 and the first conductive layer 51.
  • Another part of the third wiring 55L is provided between the fifth semiconductor layer 20a and the base 61.
  • the second conductive layer 42 is provided between the first semiconductor region 10q and the first conductive layer 51 (base 61).
  • the third wiring 55L is electrically connected to the second conductive layer 42.
  • a part of the third wiring 55 ⁇ / b> L is disposed between the second conductive layer 42 and the first conductive layer 51.
  • a conductive layer 51 a is further provided between the fifth semiconductor layer 20 a and the base 61.
  • the other part of the third wiring 55L is provided between the fifth semiconductor layer 20a and the conductive layer 51a.
  • the same material as that of the first conductive layer 51 is used for the conductive layer 51a.
  • the electrode layer 52a is provided between the other part of the third wiring 55L and the fifth semiconductor layer 20a.
  • the third wiring insulating film 88 is provided between the third wiring 55L and the first conductive layer 51.
  • the fourth insulating portion 87 is provided between the third wiring 55L and the base body 61.
  • the fourth insulating portion 87 is in contact with the base body 61.
  • the third wiring insulating film 88 and the fourth insulating portion 87 electrically insulate the third wiring 55L from the second semiconductor layer 20.
  • At least part of the fourth insulating portion 87 overlaps with a region between the first semiconductor layer 10 and the fourth semiconductor layer 10a in the first direction (Z-axis direction).
  • the laminate 15 and the laminate 15a are connected in series.
  • the stacked body 15 (first LED) and the stacked body 15a (second LED) are connected in series by the third wiring 55L.
  • the base 61 is insulative.
  • the insulating film 84 is provided between a part of the third wiring 55L and the first semiconductor layer 10 and between another part of the third wiring 55L and the fourth semiconductor layer 10a. Is provided.
  • the semiconductor light emitting device 140 further includes a seventh semiconductor layer 10b, an eighth semiconductor layer 20b, a ninth semiconductor layer 30b, a wiring 55La, an insulating film 88a, and an insulating portion 87a.
  • the seventh semiconductor layer 10b, the eighth semiconductor layer 20b, and the ninth semiconductor layer 30b are included in the stacked body 15b.
  • the seventh semiconductor layer 10b is separated from a part of the inner region 61i of the base 61 in the Z-axis direction.
  • the seventh semiconductor layer 10b is aligned with the semiconductor layer 10 in the X-axis direction.
  • the seventh semiconductor layer 10b is of the first conductivity type.
  • the eighth semiconductor layer 20b is provided between a part of the base 61 and the seventh semiconductor layer 10b.
  • the eighth semiconductor layer 20b is of the second conductivity type.
  • the ninth semiconductor layer 30b is provided between the seventh semiconductor layer 10b and the eighth semiconductor layer 20b.
  • the ninth semiconductor layer 30b is, for example, a light emitting layer.
  • the seventh semiconductor layer 10b includes a semiconductor region 10pb and a semiconductor region 10qb.
  • the semiconductor region 10qb is aligned with the semiconductor region 10pb in a direction crossing the Z-axis direction.
  • the eighth semiconductor layer 20b is disposed between the base 61 and the semiconductor region 10pb.
  • the wiring 55La electrically connects the fourth semiconductor layer 10a and the eighth semiconductor layer 20b.
  • a part of the wiring 55La is provided between the fourth semiconductor layer 10a and the first conductive layer 51.
  • Another part of the wiring 55La is provided between the eighth semiconductor layer 20b and the base 61.
  • a conductive layer 42a is provided between the semiconductor region 10qa and the base 61.
  • the wiring 55La is electrically connected to the conductive layer 42a.
  • a part of the wiring 55La is disposed between the conductive layer 42a and the base body 61.
  • a conductive layer 51b is further provided between the eighth semiconductor layer 20b and the base 61.
  • the other part of the wiring 55La is provided between the eighth semiconductor layer 20b and the conductive layer 51b.
  • the same material as that of the first conductive layer 51 is used for the conductive layer 51b.
  • an electrode layer 52b is provided between the other part of the wiring 55La and the eighth semiconductor layer 20b.
  • the insulating film 88a is provided between the wiring 55La and the conductive layer 51a.
  • the insulating portion 87 a is provided between the wiring 55 La and the base body 61.
  • the insulating portion 87 a is in contact with the base body 61.
  • the insulating film 88a and the insulating portion 87a electrically insulate the wiring 55La from the fifth semiconductor layer 20a.
  • an insulating film 84a is provided between a part of the wiring 55La and the fourth semiconductor layer 10a and between another part of the wiring 55La and the seventh semiconductor layer 10b. Yes.
  • a conductive layer 42b is provided between the semiconductor region 10qb and the base 61.
  • An insulating film 88b is provided between the conductive layer 42b and the conductive layer 51b.
  • One end of the wiring 55Lb is provided between the conductive layer 42b and the base 61.
  • the insulating film 88b electrically insulates the wiring 55Lb and the eighth semiconductor layer 20b.
  • an insulating film 84b is provided between a part of the wiring 55Lb and the seventh semiconductor layer 10b.
  • One end of the wiring 55Lb is electrically connected to the seventh semiconductor layer 10b (conductive layer 42b). The other end of the wiring 55Lb is electrically connected to the pad portion 46.
  • one end of the second wiring 52L is electrically connected to the second semiconductor layer 20 (electrode layer 52).
  • the other end of the second wiring 52L is electrically connected to the pad portion 47.
  • the laminate 15 (first LED), the laminate 15a (second LED), and the laminate 15b (third LED) are connected in series.
  • ⁇ Multiple laminates are arranged with high density. By connecting a plurality of laminated bodies in series, an externally applied voltage is divided and applied to the plurality of laminated bodies at an appropriate value. Thereby, high efficiency is obtained.
  • FIG. 10 is a flowchart illustrating the method for manufacturing the semiconductor light emitting element according to the fifth embodiment.
  • a structure 15s see, for example, FIG. 3C
  • a base material 61f see, FIG. 3D
  • the structure 15s includes a stacked film 15f (see FIG. 3A) and a first insulating film (first partial film 81f illustrated in FIG. 3C).
  • the structure 15s may further include the second partial film 82f (see FIG. 3C).
  • the stacked film 15f is, for example, a first semiconductor film 10f of the first conductivity type, a second semiconductor film 20f of the second conductivity type, and a first film provided between the first semiconductor film 10f and the second semiconductor film 20f. 3 semiconductor film 30f.
  • the first insulating film (for example, the first partial film 81f) is formed in the second semiconductor in the plane (XY plane) intersecting the stacking direction (first direction, that is, the Z-axis direction) of the stacked film 15f. It is provided around the film 20f.
  • step S120 The structure 15s and the base material 61f are joined (step S120). This bonding is performed between the laminated film 15f and the base material 61f via the second insulating film (second partial film 82f) between the first insulating film (first partial film 81f) and the base material 61f, and The conductive film (first conductive layer 51) is interposed between the first insulating film and the substrate 61f. That is, the process described with reference to FIG.
  • the laminated film 15f and the base material 61f are cut (divided) (step S130). This cutting is performed in a region surrounding the second semiconductor film 20f (for example, the dicing street DS illustrated in FIG. 3E) in a plane intersecting the stacking direction of the stacked film (for example, in the XY plane). Done. That is, the processing described with reference to FIG.
  • the second insulating film is provided on the structure 15s as the second partial film 82f.
  • the second insulating film may be provided on the base material 61f.
  • FIG. 11 is a schematic cross-sectional view illustrating the method for manufacturing the semiconductor light emitting element according to the fifth embodiment.
  • FIG. 11 illustrates a state before the joining step illustrated in FIG.
  • the second insulating film (second partial film 82f) may be provided on the substrate 61f.
  • the first insulating portion 80 may be provided on the base 61f.
  • a thin film type LED in which a semiconductor layer is bonded to a support base by a bonding metal.
  • a part (fragment) of the joining metal may be peeled off and scattered. Thereby, a short circuit or a leak arises and the quality of LED falls.
  • the bonding metal on the dining line (dicing street DS) is partially thinned. This makes it difficult for part of the bonded metal (a piece) to be detached during dicing. Thereby, a short circuit and a leak can be suppressed.
  • a compound semiconductor containing at least 2 of Ga, P, As, and In may be used for the semiconductor layer.
  • a semiconductor light emitting device capable of stable operation and a method for manufacturing the same are provided.
  • nitride semiconductor refers to B x In y Al z Ga 1-xyz N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ z ⁇ 1, x + y + z ⁇ 1)
  • Semiconductors having all compositions in which the composition ratios x, y, and z are changed within the respective ranges are included.
  • those further containing a group V element other than N (nitrogen) those further containing various elements added for controlling various physical properties such as conductivity type, and unintentionally Those further including various elements included are also included in the “nitride semiconductor”.
  • vertical and parallel include not only strictly vertical and strictly parallel, but also include, for example, variations in the manufacturing process, and may be substantially vertical and substantially parallel. It ’s fine.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

　実施形態によれば、半導体発光素子は、基体と、第１～第３半導体層と、第１導電部と、第１絶縁部と、を含む。基体は、外縁領域と内側領域とを含む第１面を有する。第２半導体層は、内側領域と第１半導体層との間に設けられる。第３半導体層は、第１、第２半導体層の間に設けられる。第１導電部の一部は、基体と第２半導体層との間に設けられる。第１絶縁部は、第２半導体層から第１半導体層に向かう第１方向において外縁領域と重なる。第１方向において基体側面と重なる位置における第１絶縁部の厚さは、第１方向と交差する方向において基体側面から離れた位置における第１絶縁部の厚さよりも厚い。　

Description

半導体発光素子及びその製造方法
　本発明の実施形態は、半導体発光素子及びその製造方法に関する。
　ＬＥＤ（Light Emitting Diode）などの半導体発光素子として、基板の上に半導体層を成長させた後にその基板を除去し、半導体層を別の支持体と接合する構成がある。このような半導体発光素子において、安定した動作が求められている。
特表２０１０－５１７２７４号公報
　本発明の実施形態は、安定した動作が可能な半導体発光素子及びその製造方法を提供する。
　本発明の実施形態によれば、半導体発光素子は、基体と、第１半導体層と、第２半導体層と、第３半導体層と、第１導電部と、第１絶縁部と、を含む。前記基体は、外縁領域と前記外縁領域の内側の内側領域とを含む第１面と、前記第１面と交差する基体側面と、を有する。前記第１半導体層は、第１導電形である。前記第２半導体層は、前記内側領域の少なくとも一部と前記第１半導体層との間に設けられ、第２導電形である。前記第３半導体層は、前記第１半導体層と前記第２半導体層との間に設けられる。前記第１導電部の一部は、前記基体と第２半導体層との間に設けられる。前記第１絶縁部は、前記第２半導体層から前記第１半導体層に向かう第１方向において前記外縁領域と重なる。前記第１方向において前記基体側面と重なる位置における前記第１絶縁部の厚さは、前記第１方向と交差する方向において前記基体側面から離れた位置における前記第１絶縁部の厚さよりも厚い。
図１（ａ）及び図１（ｂ）は、第１の実施形態に係る半導体発光素子を示す模式図である。 図２（ａ）～図２（ｃ）は、第１の実施形態に係る半導体発光素子を示す模式的断面図である。 図３（ａ）～図３（ｅ）は、第１の実施形態に係る半導体発光素子の製造方法を示す工程順模式的断面図である。 図４（ａ）及び図４（ｂ）は、第１の実施形態に係る別の半導体発光素子を示す模式的断面図である。 図５（ａ）及び図５（ｂ）は、第２の実施形態に係る半導体発光素子を示す模式図である。 第２の実施形態に係る半導体発光素子を示す模式的断面図である。 図７（ａ）及び図７（ｂ）は、第２の実施形態に係る別の半導体発光素子を示す模式的断面図である。 図８（ａ）及び図８（ｂ）は、第３の実施形態に係る半導体発光素子を示す模式図である。 図９（ａ）及び図９（ｂ）は、第４の実施形態に係る半導体発光素子を示す模式図である。 第５の実施形態に係る半導体発光素子の製造方法を示すフローチャート図である。 第５の実施形態に係る半導体発光素子の製造方法を示す模式的断面図である。
　以下に、各実施の形態について図面を参照しつつ説明する。　
　なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。　
　なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
　（第１の実施形態）
　図１（ａ）及び図１（ｂ）は、第１の実施形態に係る半導体発光素子を例示する模式図である。　
　図１（ｂ）は、図１（ａ）のＡ１－Ａ２線断面図である。図１（ａ）は、図１（ｂ）に示す矢印ＡＡの方向から見た平面図である。　
　図２（ａ）～図２（ｃ）は、第１の実施形態に係る半導体発光素子を例示する模式的断面図である。　
　図２（ａ）は、図１（ａ）のＢ１－Ｂ２線断面図である。図２（ｂ）は、図１（ａ）のＣ１－Ｃ２線断面図である。図２（ｃ）は、図１（ａ）のＤ１－Ｄ２線断面図である。
　図１（ａ）及び図１（ｂ）に示すように、本実施形態に係る半導体発光素子１１０は、基体６１と、第１半導体層１０と、第２半導体層２０と、第３半導体層３０と、第１導電層５１と、第１絶縁部８０と、を含む。
　基体６１は、第１面６１ａと、基体側面６１ｓと、を有する。基体側面６１ｓは、第１面６１ａと交差する。第１面６１ａは、外縁領域６１ｏと、内側領域６１ｉと、を含む。内側領域６１ｉは、外縁領域６１ｏの内側である。
　第１半導体層１０は、第１導電形である。
　第２半導体層２０は、内側領域６１ｉの少なくとも一部と、第１半導体層１０との間に設けられる。第２半導体層２０は、第２導電形である。
　例えば、第１導電形はｎ形であり、第２導電形はｐ形である。実施形態において、第１導電形がｐ形で、第２導電形がｎ形でも良い。以下の例においては、第１導電形がｎ形であり、第２導電形がｐ形である。
　第３半導体層３０は、第１半導体層１０と第２半導体層２０との間に設けられる。第３半導体層３０は、例えば、発光層である。
　第１半導体層１０、第２半導体層２０及び第３半導体層３０は、半導体の積層体１５に含まれる。
　第２半導体層２０から第１半導体層１０に向かう方向をＺ軸方向（第１方向）とする。Ｚ軸方向に対して垂直な１つの方向をＸ軸方向とする。Ｚ軸方向とＸ軸方向とに対して垂直な方向をＹ軸方向とする。例えば、第１面６１ａは、Ｘ－Ｙ平面に対して実質的に垂直である。
　第１導電層５１の一部は、基体６１と第２半導体層２０との間に設けられる。第１導電層５１の一部は、基体６１と積層体１５との間に設けられる。
　第１絶縁部８０は、Ｚ軸方向（第２半導体層２０から第１半導体層１０に向かう第１方向）において、外縁領域６１ｏと重なる。第１絶縁部８０は、第１部分８１と、第２部分８２と、を含む。第１部分８１は、第１方向（第２半導体層２０から第１半導体層１０に向かうＺ軸方向）において、外縁領域６１ｏと重なる。第１部分８１は、第１方向に対して垂直な第２方向において、第２半導体層２０と重なる。例えば、第２方向は、Ｘ軸方向である。第１部分８１は、Ｘ軸方向において、第３半導体層３０と重なっても良い。第１部分８１は、Ｘ軸方向において、第１半導体層１０の一部と重なっても良い。
　第２部分８２は、第１方向（Ｚ軸方向）において、外縁領域６１ｏと重なる、第２部分８２は、第２方向（例えばＸ軸方向）において、第１導電層５１と重なる。
　すなわち、例えば、基体６１の上に、第１導電層５１が設けられる。第１導電層５１の上において、基体６１の外縁領域６１ｏと重なる位置に、第１絶縁部８０の第２部分８２が設けられる。例えば、第１部分８１の一部は、第１導電層５１の上において、第１導電層５１と接する。例えば、第１部分８１の別の一部は、第２部分８２の上において、第２部分８２と接する。
　第１部分８１は、第１外側面８１ｏｓと、第１内側面８１ｉｓと、を有する。第１外側面８１ｏｓは、第２面６１ｂに沿う。第２面６１ｂは、第１面６１ａに対して平行な平面６１ａｐ（例えばＸ－Ｙ平面）と交差し、基体側面６１ｓを含む。第２面６１ｂは、基体側面６１ｓに対して平行である。例えば、第１外側面８１ｏｓは、基体側面６１ｓの延長上に位置する。
　第１内側面８１ｉｓは、第１面６１ａに対して平行な平面６１ａｐ（例えばＸ－Ｙ平面）と交差し、第２半導体層２０に対向する。例えば、第２半導体層２０は、Ｘ－Ｙ平面と交差する側面を有する。第１内側面８１ｉｓは、第２半導体層２０の側面に沿っている。例えば、第１内側面８１ｉｓは、第２半導体層２０の側面と接する。
　第２部分８２は、第２外側面８２ｏｓと、第２内側面８２ｉｓと、を有する。第２外側面８２ｏｓは、上記の第２面６１ｂに沿っている。例えば、第２外側面８２ｏｓは、基体側面６１ｓの延長上に位置する。
　第２内側面８２ｉｓは、第１面６１ａに対して平行な平面６１ａｐ（例えばＸ－Ｙ平面）と交差し、第１導電層５１に対向する。第１導電層５１の一部は、Ｘ－Ｙ平面と交差する側面を有する。第２内側面８２ｉｓは、第１導電層５１の側面の少なくとも一部に沿っている。第２内側面８２ｉｓは、第１導電層５１の側面の少なくとも一部と接する。
　第１外側面８１ｏｓと第１内側面８１ｉｓとの間の第１距離ｄ１は、第２外側面８２ｏｓと第２内側面８２ｉｓとの間の第２距離ｄ２よりも長い。
　すなわち、第１絶縁部８０の第１部分８１の少なくとも一部は、第１絶縁部８０の第２部分８２よりも上に位置する。第１部分８１の少なくとも一部と基体６１との間の距離は、第２部分８２の少なくとも一部と基体６１との間の距離よりも長い。そして、Ｘ－Ｙ平面内において、第１部分８１の第１内側面８１ｉｓは、第２部分８２の第２内側面８２ｉｓの内側に位置する。第１内側面８１ｉｓと基体側面６１ｓとの間のＸ軸方向に沿った距離は、第２内側面８２ｉｓと基体側面６１ｓとの間のＸ軸方向に沿った距離よりも長い。
　例えば、第１絶縁部８０において、第１部分８１と第２部分８２との境界部分に段差が形成されている。第１絶縁部８０の、第１外側面８１ｏｓ及び第２外側面８２ｏｓを含む領域における厚さ（Ｚ軸方向に沿った長さ）は、第１絶縁部８０の、第１内側面８１ｉｓを含む領域における厚さ（Ｚ軸方向に沿った長さ）よりも厚い。Ｚ軸方向において基体側面６１ｓと重なる位置における第１絶縁部８０の厚さ（絶縁部外縁厚さｔ８０ｏ）は、Ｘ軸方向と交差する方向（例えばＸ－Ｙ平面内）において基体側面６１ｓから離れた位置における第１絶縁部８０の厚さ（絶縁部内側厚さｔ８０ｉ）よりも厚い。絶縁部外縁厚さｔ８０ｏ及び絶縁部内側厚さｔ８０ｉは、Ｚ軸方向に沿った長さである。絶縁部外縁厚さｔ８０ｏは、例えば、基体側面６１ｓの延長上の位置における第１絶縁部８０の厚さである。
　Ｚ軸方向において基体側面６１ｓと重なる位置における第１導電層５１の厚さ（導電部外縁厚さｔ５１ｏ）は、Ｚ軸方向と交差する方向（例えばＸ－Ｙ平面内）において基体側面６１ｓから離れた位置における第１導電層５１の厚さ（導電部内側厚さｔ５１ｉ）よりも薄い。導電部外縁厚さｔ５１ｏは、例えば、基体側面６１ｓの延長上の位置における第１導電層５１の厚さである。または、第１導電層５１の導電部外縁厚さｔ５１ｏは、零でも良い。すなわち、第２部分８２の少なくとも一部は、基体６１と接してもよい。導電部外縁厚さｔ５１ｏ及び導電部内側厚さｔ５１ｉは、Ｚ軸方向に沿った長さである。
　絶縁部外縁厚さｔ８０ｏが絶縁部外縁厚さｔ８０ｉよりも厚いことで、第１導電層５１において、導電部外縁厚さｔ５１ｏが導電部内側厚さｔ５１ｉよりも薄くなる。これにより、半導体発光素子１１０の外縁部において、第１導電層５１の露出面積が小さい。第１導電層５１において、導電部外縁厚さｔ５１ｏが零であることで、半導体発光素子１１０の外縁部において、第１導電層５１が露出しない。これにより、第１導電層５１となる導電部材の一部（欠片など）が、半導体発光素子１１０から剥離する（離脱する）ことが抑制できる。
　導電部材の一部（欠片など）が剥離すると、半導体発光素子１１０において電気的なショートが発生し、正常な動作が得られない場合がある。または、信頼性が低下する。
　実施形態においては、第１導電層５１において、導電部外縁厚さｔ５１ｏが導電部内側厚さｔ５１ｉよりも薄い、または、導電部外縁厚さｔ５１ｏが零であることにより、導電部材の一部（欠片など）の剥離（離脱など）が抑制できる。これにより、安定した動作が可能な半導体発光素子が提供できる。
　この例では、第２部分８２は、上記の第２方向（例えば、Ｘ軸方向）において、第２半導体層２０と重なっていない。実施形態において、第２部分８２の一部が、上記の第２方向（例えば、Ｘ軸方向）において、第２半導体層２０と重なっても良い。
　例えば、第２部分８２は、上記の第２方向（例えば、Ｘ軸方向）において、第３半導体層３０と重ならない。
　半導体発光素子１１０は、第２導電層４２と、第２絶縁部８５と、パッド部４６と、第１配線４２Ｌと、第１配線用絶縁膜８５ａと、電極層５２と、基体電極層６５と、絶縁膜８３と、をさらに含む。
　第１半導体層１０は、第１半導体領域１０ｐと、第２半導体領域１０ｑと、を含む。第２半導体領域１０ｑは、第１方向（Ｚ軸方向）と交差する方向（例えばＸ軸方向など）において、第１半導体領域１０ｐと並ぶ。第２半導体層２０は、第１方向（Ｚ軸方向）において、第１半導体領域１０ｐと重なる。すなわち、第２半導体層２０は、第１半導体層１０の第１半導体領域１０ｐと、第１導電層５１と、の間に設けられる。
　第２導電層４２は、第２半導体領域１０ｑと第１導電層５１との間に設けられる。第２導電層４２は、第２半導体領域１０ｑと電気的に接続される。第２導電層４２は、例えば、ｎ側電極である。
　第２絶縁部８５は、第２導電層４２と第１導電層５１との間に設けられる。
　図２（ａ）に示すように、パッド部４６と第１導電層５１との間に、第１絶縁部８０の少なくとも一部が配置される。例えば、第１絶縁部８０の第１部分８１の少なくとも一部が、パッド部４６と第１導電層５１との間に配置される。
　第１配線４２Ｌは、パッド部４６と第１半導体層１０とを電気的に接続する。この例では、第１配線４２Ｌは、第２導電層４２と連続している。第２導電層４２と第１配線４２Ｌとなる導電層は、第１半導体層１０の第２半導体領域１０ｐから離間している部分を有する。この導電層の上記の部分が、第１配線４２Ｌとなる。
　第１配線用絶縁膜８５ａは、第１配線４２Ｌと、第１半導体層１０の第２半導体領域１０ｑの一部と、の間に設けられる。
　電極層５２は、第２半導体層２０と第１導電層５１との間に設けられる。電極層５２は、第２半導体層２０及び第１導電層５１と電気的に接続されている。電極層５２は、例えば、ｐ側電極である。
　基体電極層６５と第１半導体層１０との間に、基体６１、第１導電層５１、第２半導体層２０及び第３半導体層３０が設けられる。
　例えば、基体６１は、導電性である。第１導電層５１は、第２半導体層２０と基体６１とを電気的に接続する。
　絶縁膜８３は、積層体１５の側面（Ｘ－Ｙ平面と交差する面）上に設けられる。絶縁膜８３は、例えば保護膜である。
　この例では、第１半導体層１０の１つの面（上面１０ｕ）に凹凸１０ｄｐが設けられている。第１半導体層１０は、第３半導体層３０と対向する面を有している。上面１０ｕは、第３半導体層３０と対向する面とは反対側の面である。絶縁膜８３は、凹凸１０ｄｐを覆っている。
　基体電極層６５とパッド部４６との間に電圧が印加される。基体電極層６５、第１導電層５１、電極層５２、第２半導体層２０、パッド部４６、第１配線４２Ｌ、第２導電層４２及び第１半導体層１０を介して、第３半導体層３０に電流が供給される。第３半導体層３０において、光が放出される。放出された光は、第１半導体層１０の上面１０ｕから出射する。
　半導体発光素子１１０は、例えばＬＥＤである。半導体発光素子１１０は、例えば横通電型のＬＥＤである。半導体発光素子１１０においては、パッド部４６は、第１導電形側（ｎ側）の電気的端子であり、基体電極層６５は、第２導電形側（ｐ側）の電気的端子である。
　図２（ｂ）に示すように、２つの第１半導体領域１０ｐの間に、第２半導体領域１０ｑが設けられる。この例では、第２絶縁部８５は、第１半導体層１０の一部、第３半導体層３０の側面、第２半導体層２０の側面、電極層５２の側面、第２導電層４２、及び、第１導電層５１と接している。そして、第２絶縁部８５の一部は、電極層５２の一部と第１導電層５１との間に設けられている。
　図２（ｃ）に示すように、第１導電層５１は、第１導電領域５１ｐと、第２導電領域５１ｑと、を含む。第１導電領域５１ｐは、第１部分８１と基体６１との間に位置する。第１導電領域５１ｐは、第１方向（Ｚ軸方向）において、第２部分８２と重ならない。第２導電領域５１ｑは、第２部分８２と基体６１との間に位置する。
　第１導電領域５１ｐの第１方向に沿った第１導電部厚さｔｐ５１は、第２導電領域５１ｑの第１方向に沿った第２導電部厚さｔｑ５１よりも厚い。第１導電部厚さｔｐ５１は、第２導電部厚さｔｑ５１の２倍以上５０倍以下である。
　第１導電部厚さｔｐ５１は、例えば、０．５μｍ（マイクロメートル）以上、５μｍ以下である。第１導電部厚さｔｐ５１は、例えば、約１．５μｍである。
　第２導電部厚さｔｑ５１は、例えば、０．０５μｍ以上、１μｍ以下である。
　例えば、第１導電部厚さｔｐ５１は、既に説明した導電部内側厚さｔ５１ｉ（基体側面６１ｓから離れた位置における厚さ）と同じでも良い。例えば、第２導電部厚さｔｑ５１は、既に説明した導電部外縁厚さｔ５１ｏ（基体側面６１ｓと重なる位置における厚さ）と同じでも良い。
　既に説明したように、第２部分８２の少なくとも一部が基体６１と接してもよい。この場合には、第２導電部厚さｔｑ５１は、実質的に零である。
　第２部分８２の第１方向に沿った第２絶縁部厚さｔ８２は、第１部分８１の第１方向に沿った第１絶縁部厚さｔ８１の１．５倍以上１０倍以下である。
　第２絶縁部厚さｔ８２は、例えば、１μｍ以上、５μｍ以下である。
　第１絶縁部厚さｔ８１は、例えば、０．５μｍ以上、３μｍ以下である。第１絶縁部厚さｔ８１は、例えば、約１μｍである。
　第１絶縁部厚さｔ８１と第２絶縁部厚さｔ８２との計は、例えば、絶縁部外縁厚さｔ８０ｏと同じでも良い。絶縁部内側厚さｔ８０ｉとして、第１絶縁部厚さｔ８１を用いても良い。
　第２導電部厚さｔｑ５１は、第２絶縁部厚さｔ８２よりも薄いことが好ましい。第２導電部厚さｔｑ５１は、例えば、第２絶縁部厚さｔ８２の１倍を超え５０倍以下である。
　この例では、第１導電層５１は、第１方向において、第２半導体層２０と重なる部分を有する。第１導電層５１の、第１方向において第２半導体層２０と重なる部分の厚さｔｒ５１（第１方向に沿った長さ）は、例えば、１μｍ以上、５μｍ以下である。厚さｔｒ５１は、例えば、約２μｍ以上である。
　例えば、第１外側面８１ｏｓと第１内側面８１ｉｓとの間の第１距離ｄ１は、第２外側面８２ｏｓと第２内側面８２ｉｓとの間の第２距離ｄ２の２倍以上２０倍以下である。
　第１距離ｄ１は、例えば、５μｍ以上３０μｍ以下である。第２距離ｄ２は、例えば、１μｍ以上１０μｍ以下である。
　第１距離ｄ１と第２距離ｄ２との差の絶対値は、第２絶縁部厚さｔ８２の２倍以上１０倍以下である。
　第１内側面８１ｉｓがＸ－Ｙ平面に対して傾斜していても良い。第１内側面８１ｉｓは、テーパ状でも良い。この場合、第１外側面８１ｏｓと第１内側面８１ｉｓとの間の第１距離ｄ１は、第１内側面８１ｉｓのＺ軸方向における中心の位置と、第１外側面８１ｏｓと、の間のＸ軸方向に沿った距離とする。
　第１外側面８１ｏｓが、凹凸を有する場合がある。凹部におけるＸ－Ｙ平面内の位置は、凸部におけるＸ－Ｙ平面内の位置とは異なる。このとき、第１外側面８１ｏｓのＸ－Ｙ平面内の位置として、例えば、凹凸の中心の位置が用いられる。第１外側面８１ｏｓのＸ－Ｙ平面内の位置として、例えば、凹凸を含めた第１外側面８１ｏｓのＸ－Ｙ平面内の平均の位置を用いても良い。
　第２内側面８２ｉｓがＸ－Ｙ平面に対して傾斜していても良い。第２内側面８２ｉｓは、テーパ状でも良い。この場合、第２外側面８２ｏｓと第２内側面８２ｉｓとの間の第２距離ｄ２は、第２内側面８２ｉｓのＺ軸方向における中心の位置と、第２外側面８２ｏｓと、の間のＸ軸方向に沿った距離とする。
　第２外側面８２ｏｓが、凹凸を有する場合がある。凹部におけるＸ－Ｙ平面内の位置は、凸部におけるＸ－Ｙ平面内の位置とは異なる。このとき、第２外側面８２ｏｓのＸ－Ｙ平面内の位置として、例えば、凹凸の中心の位置が用いられる。第２外側面８２ｏｓのＸ－Ｙ平面内の位置として、例えば、凹凸を含めた第２外側面８２ｏｓのＸ－Ｙ平面内の平均の位置を用いても良い。
　第１半導体層１０の外縁と、第２部分８２と、の間の距離ｄ８２は、例えば１μｍ以上８μｍ以下である。
　後述するように、基板（ウェーハ）上に、複数の半導体発光素子１１０となる構造体が形成される。そして、複数の構造体を分離して、複数の半導体発光素子１１０が形成される。分離のためのダイシングストリートＤＳが設けられる。ダイシングストリートＤＳの幅（Ｘ－Ｙ平面に沿う方向に沿った長さ）は、例えば、約７０μｍ（例えば、５０μｍ以上１５０μｍ以下）である。
　絶縁膜８３の厚さは、例えば、１００ｎｍ（ナノメートル）以上４００ｎｍ以下である。
　第１半導体層１０、第２半導体層２０及び第３半導体層３０には、例えば窒化物半導体が用いられる。実施形態において、これらの半導体層の材料は任意である。
　第１半導体層１０は、例えば、ｎ形のＧａＮ層を含む。第２半導体層２０は、例えば、ｐ形のＧａＮ層を含む。第３半導体層３０は、例えばＩｎＧａＮ層の井戸層を含む。第３半導体層３０は、複数の障壁層（例えば、ＧａＮ層またはＡｌＧａＮ層など）を含んでも良い。複数の障壁層の間に、井戸層が配置される。井戸層の数は、１でもよく、２以上でも良い。
　第１導電層５１には、例えば、金属が用いられる。第１導電層５１は、Ａｕ、Ｓｎ、ＡｕＳｎ及びＮｉＳｎの少なくともいずれかを含む。第１導電層５１として、例えばＡｕＳｎ合金が用いられる。
　基体６１が導電性である場合、基体６１には、例えばシリコン基板または金属層などが用いられる。基体６１が絶縁性である場合、基体６１には、例えばセラミック基板（例えばＡｌＮ基板やＳｉＮ基板など）などが用いられる。
　第１絶縁部８０には、例えば、酸化シリコン、窒化シリコン、または、酸窒化シリコンが用いられる。第１絶縁部８０として、例えば、金属酸化物、金属窒化物、または、金属酸窒化物を用いても良い。この場合の金属として、例えば、Ａｌなどが用いられる。
　第２導電層４２は、例えば、アルミニウム、タンタル、チタン、銀及び白金の少なくともいずれかが用いられる。第２導電層４２には、例えば、アルミニウム、タンタル、チタン、銀及び白金の少なくともいずれかを含む合金を用いても良い。
　第１配線４２Ｌには、例えば、第２導電層４２の少なくとも一部の材料と同じ材料が用いられる。
　パッド部４６には、チタン、白金及び金の少なくともいずれかを含む。パッド部４６の厚さは、例えば、約０．４μｍ（例えば、０．２μｍ以上１μｍ以下）である。
　電極層５２は、例えば、銀、ニッケル、白金及びチタンの少なくともいずれかが用いられる。電極層５２には、例えば、銀、ニッケル、白金及びチタンの少なくともいずれかを含む合金を用いても良い。
　基体電極層６５には、例えば、チタン、白金及び金の少なくともいずれかを含む。
　第２絶縁部８５、第１配線用絶縁膜８５ａ、及び絶縁膜８３の少なくともいずれかには、酸化シリコン、窒化シリコン、または、酸窒化シリコンが用いられる。第２絶縁部８５、第１配線用絶縁膜８５ａ、及び絶縁膜８３の少なくともいずれかとして、例えば、金属酸化物、金属窒化物、または、金属酸窒化物を用いても良い。この場合の金属として、例えば、Ａｌなどが用いられる。
　以下、半導体発光素子１１０の製造方法の例について説明する。　
　図３（ａ）～図３（ｅ）は、第１の実施形態に係る半導体発光素子の製造方法を例示する工程順模式的断面図である。
　図３（ａ）に示すように、基板８の上に、第１半導体層１０となる第１半導体膜１０ｆ、第３半導体層３０となる第３半導体膜３０ｆ、及び、第２半導体層２０となる第２半導体膜２０ｆを、この順で形成する。これにより、積層体１５となる積層膜１５ｆが形成される。これらの膜の形成には、例えば、有機金属気相成長法（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）、分子線エピタキシー法（ＭＢＥ：Molecular Beam Epitaxy）などの、エピタキシャル結晶成長が用いられる。
　基板８には、例えば、シリコン基板、サファイア基板（例えばｃ面サファイア基板）、ＧａＮ基板、ＳｉＣ基板、または、ＺｎＯ基板などが用いられる。基板８と第１半導体膜１０ｆとの間にバッファ層などが形成されても良い。
　図３（ｂ）に示すように、第２半導体膜２０ｆの一部、及び、第３半導体膜３０ｆの一部を除去する。これにより、第２半導体層２０及び第３半導体層が形成される。第２半導体層２０及び第３半導体層は、複数の半導体発光素子１１０のそれぞれに応じた位置に形成される。この除去により露出する第１半導体膜１０ｆの上に、第２導電層４２を形成する。
　第２導電層４２が形成される第１半導体層１０の表面には、例えば、塩素を含むガス雰囲気における処理（例えば、ＲＩＥ：Reactive Ion Etching）処理が行われる。これにより、低いコンタクト抵抗が得られる。
　第２導電層４２の上に、第２絶縁部８５を形成する。第２半導体層２０の上に、電極層５２を形成する。複数の半導体発光素子１１０となる領域の外縁に沿って、第１絶縁部８０の第１部分８１となる第１部分膜８１ｆを形成する。この工程において、第１配線用絶縁膜８５ａ及び第１配線４２Ｌも形成される。第１部分膜８１ｆの形成には、例えば、ＣＶＤ（Chemical Vapor Deposition）またはスパッタが用いられる。第１部分膜８１ｆの形成には、ＳＯＧ（Spin On Glass）を用いても良い。第１部分８１膜の加工には、例えば、ウェットエッチングまたはドライエッチングが用いられる。
　図３（ｃ）に示すように、第１部分膜８１ｆの一部の上に、第１絶縁部８０の第２部分８２となる第２部分膜８２ｆを形成する。第２部分膜８２ｆの形成には、例えば、ＣＶＤまたはスパッタが用いられる。第２部分膜８２ｆの形成には、ＳＯＧを用いても良い。第２部分膜８２ｆの形状の加工には、例えば、ウェットエッチングまたはドライエッチングが用いられる。
　これにより、構造体１５ｓが形成される、構造体１５ｓは、積層膜１５ｆと、第１部分膜８１ｆを、を含む。この例では、構造体１５ｓは、第２部分膜８２ｆをさらに含む。
　図３（ｄ）に示すように、電極層５２、第２絶縁部８５、第１部分膜８１ｆ、及び、第２部分膜８２ｆの上に、第１導電層５１の一部となる金属膜５１ｆａを形成する。金属膜５１ｆａには、例えば、ＴｉＷ／Ｐｔの積層膜が用いられる。金属膜５１ｆａは、チタン膜及び金膜の少なくともいずれかを含んでも良い。金属膜５１ｆａの形成には、例えばスパッタなどが用いられる。金属膜５１ｆａの上に、金属膜５１ｆｂの一部が設けられても良い。
　一方、基体６１となる基材６１ｆが用意される。基材６１ｆの一方の面には、基体電極層６５となる電極膜６５ｆが設けられている。基材６１ｆの他方の面には、第１導電層５１の一部となる金属膜５１ｆｂの少なくとも一部が設けられている。
　基材６１ｆに設けられた金属膜５１ｆｂの少なくとも一部と、金属膜５１ｆａと、を接触させ、接合を行う。例えば、２３０℃程度の加熱により、金属膜５１ｆｂが溶融し、接着が行われる。金属膜５１ｆａ及び金属膜５１ｆｂが、第１導電層５１となる第１導電膜５１ｆとなる。
　図３（ｅ）に示すように、基板８を除去する。除去により露出する第１半導体膜１０ｆを加工して第１半導体層１０が得られる。複数の半導体発光素子１１０に応じて、複数の第１半導体層１０が形成される。凹凸１０ｄｐが適宜形成される。絶縁膜８３を形成する。
　複数の半導体発光素子１１０の間のダイシングストリートＤＳにおいて、第１部分膜８１ｆ、第２部分膜８２ｆ、第１導電膜５１ｆ、基材６１ｆ及び電極膜６５ｆを分断する。分断には、例えば、ダイシングソーまたはレーザーダイシングなどが用いられる。分断により、第１絶縁部８０の第１部分８１、第１絶縁部８０の第２部分８２、第１導電層５１、基体６１及び基体電極層６５が得られる。これにより、複数の半導体発光素子１１０が得られる。
　上記の分断により、基体６１の基体側面６１ｓが形成される。そして、第１絶縁部８０の第１部分８１の第１外側面８１ｏｓ、及び、第１絶縁部８０の第２部分８２の第２外側面８２ｏｓが形成される。第２部分８２が設けられているので、第１導電層５１が露出する量（面積）は少ない。または、第１導電層５１は、露出しない。
　発明者の検討によると、素子の側面で露出する第１導電層５１の面積が大きいと、分断（例えばダイシング）の際に、第１導電層５１の一部（欠片）が、素子の表面に付着することが分かった。欠片などがパッド部４６などに付着すると、ショートが発生する。正常な動作が得られない。信頼性が低下する。
　実施形態においては、第１導電層５１が露出する量（面積）は、少ない、または、第１導電層５１は、露出しない。これにより、安定した動作が得られる。
　図４（ａ）及び図４（ｂ）は、第１の実施形態に係る別の半導体発光素子を例示する模式的断面図である。　
　これらの図は、図１（ａ）のＡ１－Ａ２線断面に対応する断面図である。
　図４（ａ）に示すように、本実施形態に係る別の半導体発光素子１１１においては、第１絶縁部８０の第２部分８２が、第１導電層５１に接している。これ以外は、半導体発光素子１１０と同様である。
　半導体発光素子１１１においても、第１導電層５１となる導電部材の一部（欠片など）の剥離（離脱など）が抑制でき、安定した動作が得られる。
　半導体発光素子１１０及び１１１においては、第２部分８２の基体６１の側の面は、実質的にＸ－Ｙ平面に対して平行である。実施形態はこれに限らず、第２部分８２の基体６１の側の面は、Ｘ－Ｙ平面に対して傾斜していても良い。
　図４（ｂ）に示すように、本実施形態に係る別の半導体発光素子１１２においては、第１絶縁部８０の第２部分８２の下面（第２部分８２の基体６１の側の面）の少なくとも一部は、Ｘ－Ｙ平面に対して傾斜していても良い。
　半導体発光素子１１２においても、第１導電層５１となる導電部材の一部（欠片など）の剥離（離脱など）が抑制でき、安定した動作が得られる。
　実施形態において、第２部分８２の基体６１の側の面の少なくとも一部は、実質的にＸ－Ｙ平面に対して平行であることが好ましい。これにより、第２部分８２の形状が安定化し、第１導電層５１となる導電部材の一部（欠片など）の剥離（離脱など）がより効果的に抑制できる。
　（第２の実施形態）　
　図５（ａ）及び図５（ｂ）は、第２の実施形態に係る半導体発光素子を例示する模式図である。　
　図５（ｂ）は、図５（ａ）のＡ１－Ａ２線断面図である。図５（ａ）は、図５（ｂ）に示す矢印ＡＡの方向から見た平面図である。　
　図６は、第２の実施形態に係る半導体発光素子を例示する模式的断面図である。　
　図６は、図５（ａ）のＢ１－Ｂ２線断面図である。
　図５（ａ）及び図５（ｂ）に示すように、本実施形態に係る半導体発光素子１２０も、基体６１と、第１半導体層１０と、第２半導体層２０と、第３半導体層３０と、第１導電層５１と、第１絶縁部８０と、を含む。半導体発光素子１２０において、基体６１、第１半導体層１０、第２半導体層２０、第３半導体層３０及び第１導電層５１には、例えば、半導体発光素子１１０について説明した構成が適用される。半導体発光素子１２０においても、電極層５２、基体電極層６５及び絶縁膜８３が設けられている。これらには、例えば、半導体発光素子１１０について説明した構成が適用される。
　この例でも、第１絶縁部８０は、上記の第１部分８１と、上記の第２部分８２と、を含む。そして、第１部分８１の第１外側面８１ｏｓと第１内側面８１ｉｓとの間の第１距離ｄ１は、第２部分８２の第２外側面８２ｏｓと第２内側面８２ｉｓとの間の第２距離ｄ２よりも長い。
　半導体発光素子１２０においても、第１導電層５１は、第１部分８１と基体６１との間に位置する第１導電領域５１ｐと、第２部分８２と基体６１との間に位置する第２導電領域５１ｑと、を含む。本実施形態において、第２導電領域５１ｑが設けられず、第２部分８２の少なくとも一部と基体６１とが接しても良い。
　図６に示すように、半導体発光素子１２０は、第３導電層４３と、第３絶縁部８６と、パッド部４７と、第２配線５２Ｌと、をさらに含む。
　半導体発光素子１２０においては、このパッド部４７は、第２半導体層２０と電気的に接続される。
　図６に示すように、パッド部４７と第１導電層５１との間に、第１絶縁部８０の少なくとも一部が配置される。この例では、パッド部４７と第１導電層５１との間に、第１絶縁部８０の第１部分８１の少なくとも一部が配置されている。第２配線５２Ｌは、パッド部４７と第２半導体層２０とを電気的に接続する。この例では、電極層５２が設けられている。第２配線５２Ｌは、パッド部４７と電極層５２とを電気的に接続する。第２配線５２Ｌの少なくとも一部は、パッド部４７と第１導電層５１との間に設けられている。
　そして、第１半導体層１０は、第１半導体領域１０ｐと、第２半導体領域１０ｑと、を含む。第２半導体領域１０ｑは、第１方向（Ｚ軸方向）と交差する方向（例えばＸ軸方向）において第１半導体領域１０ｐと並ぶ。
　第２半導体層２０は、第１方向（Ｚ軸方向）において、第１半導体領域１０ｐと重なる。
　第３導電層４３は、第２半導体領域１０ｑと第１導電層５１との間に設けられる。第３導電層４３は、第２半導体領域１０ｑと第１導電層５１とを電気的に接続する。
　第３絶縁部８６は、第２半導体層２０と第１導電層５１との間に設けられる。この例では電極層５２が設けられており、第３絶縁部８６は、電極層５２と第１導電層５１との間に設けられている。
　さらに、図６に示すように、第３絶縁部８６は、第１導電層５１と第２配線５２Ｌとの間の少なくとも一部の領域に延在する。
　例えば、基体６１は導電性である。このとき、第１導電層５１は、第１半導体層１０と基体６１とを電気的に接続する。
　すなわち、半導体発光素子１２０においては、パッド部４７は、第２導電形側（ｐ側）の電気的端子であり、基体電極層６５は、第１導電形側（ｎ側）の電気的端子である。半導体発光素子１２０は、例えば横通電型のＬＥＤである。
　半導体発光素子１２０は、例えば、上記で説明した半導体発光素子１１０の製造方法の例を適宜変更して製造できる。
　図７（ａ）及び図７（ｂ）は、第２の実施形態に係る別の半導体発光素子を例示する模式的断面図である。　
　これらの図は、図５（ａ）のＡ１－Ａ２線断面に対応する断面図である。
　図７（ａ）に示すように、本実施形態に係る別の半導体発光素子１２１においては、第１絶縁部８０の第２部分８２が、第１導電層５１に接している。これ以外は、半導体発光素子１２０と同様である。半導体発光素子１２１においても、第１導電層５１となる導電部材の一部（欠片など）の剥離（離脱など）が抑制でき、安定した動作が得られる。
　半導体発光素子１２０及び１２１においては、第２部分８２の基体６１の側の面は、実質的にＸ－Ｙ平面に対して平行である。
　図７（ｂ）に示すように、本実施形態に係る別の半導体発光素子１２２においては、第１絶縁部８０の第２部分８２の下面（第２部分８２の基体６１の側の面）の少なくとも一部は、Ｘ－Ｙ平面に対して傾斜していても良い。半導体発光素子１２２においても、第１導電層５１となる導電部材の一部（欠片など）の剥離（離脱など）が抑制でき、安定した動作が得られる。
　（第３の実施形態）　
　図８（ａ）及び図８（ｂ）は、第３の実施形態に係る半導体発光素子を例示する模式図である。　
　図８（ｂ）は、図８（ａ）のＡ１－Ａ２線断面図である。図８（ａ）は、図８（ｂ）に示す矢印ＡＡの方向から見た平面図である。　
　図８（ａ）及び図８（ｂ）に示すように、本実施形態に係る半導体発光素子１３０も、基体６１と、第１半導体層１０と、第２半導体層２０と、第３半導体層３０と、第１導電層５１と、第１絶縁部８０と、を含む。半導体発光素子１３０において、基体６１、第１半導体層１０、第２半導体層２０、第３半導体層３０及び第１導電層５１には、例えば、半導体発光素子１１０について説明した構成が適用される。半導体発光素子１３０においても、電極層５２、基体電極層６５及び絶縁膜８３が設けられている。これらには、例えば、半導体発光素子１１０について説明した構成が適用される。
　この例でも、第１絶縁部８０は、上記の第１部分８１と、上記の第２部分８２と、を含む。そして、第１部分８１の第１外側面８１ｏｓと第１内側面８１ｉｓとの間の第１距離ｄ１は、第２部分８２の第２外側面８２ｏｓと第２内側面８２ｉｓとの間の第２距離ｄ２よりも長い。
　半導体発光素子１３０においても、第１導電層５１は、第１部分８１と基体６１との間に位置する第１導電領域５１ｐと、第２部分８２と基体６１との間に位置する第２導電領域５１ｑと、を含む。本実施形態において、第２導電領域５１ｑが設けられず、第２部分８２の少なくとも一部と基体６１とが接しても良い。
　半導体発光素子１３０は、電極４４をさらに含む。電極４４は、第１半導体層１０と電気的に接続される。電極４４と第１導電層５１との間に、第１半導体層１０、第２半導体層２０及び第３半導体層３０が配置される。第２半導体層２０は、第１導電層５１と電気的に接続されている。この例では、電極層５２が設けられており、電極層５２は、第２半導体層２０と第１導電層５１と電気的に接続されている。
　半導体発光素子１３０は、例えば縦通電型のＬＥＤである。半導体発光素子１３０においては、電極４４は、第１導電形側（ｎ側）の電気的端子であり、基体電極層６５は、第２導電形側（ｐ側）の電気的端子である。
　（第４の実施形態）　
　図９（ａ）及び図９（ｂ）は、第４の実施形態に係る半導体発光素子を例示する模式図である。　
　図９（ｂ）は、図９（ａ）のＡ１－Ａ２線断面図である。図９（ａ）は、図９（ｂ）に示す矢印ＡＡの方向から見た平面図である。
　図９（ａ）及び図９（ｂ）に示すように、本実施形態に係る半導体発光素子１４０も、基体６１と、第１半導体層１０と、第２半導体層２０と、第３半導体層３０と、第１導電層５１と、第１絶縁部８０と、を含む。半導体発光素子１４０において、基体６１、第１半導体層１０、第２半導体層２０、第３半導体層３０及び第１導電層５１には、例えば、半導体発光素子１１０について説明した構成が適用される。半導体発光素子１４０においても、電極層５２が設けられている。電極層５２には、例えば、半導体発光素子１１０について説明した構成が適用される。半導体発光素子１４０においても、絶縁膜８３が設けられても良い。
　この例でも、第１絶縁部８０は、上記の第１部分８１と、上記の第２部分８２と、を含む。そして、第１部分８１の第１外側面８１ｏｓと第１内側面８１ｉｓとの間の第１距離ｄ１は、第２部分８２の第２外側面８２ｏｓと第２内側面８２ｉｓとの間の第２距離ｄ２よりも長い。
　半導体発光素子１４０においても、第１導電層５１は、第１部分８１と基体６１との間に位置する第１導電領域５１ｐと、第２部分８２と基体６１との間に位置する第２導電領域５１ｑと、を含む。本実施形態において、第２導電領域５１ｑが設けられず、第２部分８２の少なくとも一部と基体６１とが接しても良い。
　半導体発光素子１４０は、第４半導体層１０ａと、第５半導体層２０ａと、第６半導体層３０ａと、第３配線５５Ｌと、第３配線用絶縁膜８８と、第４絶縁部８７と、をさらに含む。第４半導体層１０ａ、第５半導体層２０ａ及び第６半導体層３０ａは、積層体１５ａに含まれる。
　第４半導体層１０ａは、基体６１の内側領域６１ｉの一部（第１半導体層１０と重なる一部とは異なる一部）と、第１方向（Ｚ軸方向）において、離間する。第４半導体層１０ａは、第１方向と交差する方向（この例では、Ｘ軸方向）において、第１半導体層１０と並ぶ。第４半導体層１０ａは、第１導電形である。
　第５半導体層２０ａは、基体６１の上記の別の一部と、第４半導体層１０ａとの間に設けられる。第５半導体層２０ａは、第２導電形である。
　第６半導体層３０ａは、第４半導体層１０ａと第５半導体層２０ａとの間に設けられる。第６半導体層３０ａは、例えば、発光層である。
　例えば、第４半導体層１０ａは、半導体領域１０ｐａと、半導体領域１０ｑａと、を含む。半導体領域１０ｑａは、Ｚ軸方向と交差する方向において、半導体領域１０ｐａと並ぶ。第５半導体層２０ａは、基体６１と半導体領域１０ｐａとの間に配置される。
　第３配線５５Ｌは、第１半導体層１０と第５半導体層２０ａとを電気的に接続する。第３配線５５Ｌの一部は、第１半導体層１０と第１導電層５１との間に設けられる。第３配線５５Ｌの他の一部は、第５半導体層２０ａと基体６１との間に設けられる。
　この例では、第１半導体領域１０ｑと第１導電層５１（基体６１）との間に、第２導電層４２が設けられている。第３配線５５Ｌは、第２導電層４２と電気的に接続される。第３配線５５Ｌの一部は、第２導電層４２と、第１導電層５１との間に配置される。
　この例では、第５半導体層２０ａと基体６１との間に、導電層５１ａがさらに設けられている。第３配線５５Ｌの上記の他の一部は、第５半導体層２０ａと導電層５１ａとの間に設けられる。導電層５１ａには、例えば、第１導電層５１と同様の材料が用いられる。
　この例では、第３配線５５Ｌの上記の他の一部と、第５半導体層２０ａとの間に、電極層５２ａが設けられている。
　第３配線用絶縁膜８８は、第３配線５５Ｌと第１導電層５１との間に設けられる。
　第４絶縁部８７は、第３配線５５Ｌと基体６１との間に設けられる。第４絶縁部８７は、基体６１と接する。
　第３配線用絶縁膜８８及び第４絶縁部８７は、第３配線５５Ｌと第２半導体層２０とを電気的に絶縁する。
　第４絶縁部８７の少なくとも一部は、第１方向（Ｚ軸方向）において、第１半導体層１０と第４半導体層１０ａとの間の領域と重なる。この例では、積層体１５と積層体１５ａとが直列に接続される。積層体１５（第１のＬＥＤ）と、積層体１５ａ（第２のＬＥＤ）と、が、第３配線５５Ｌにより、直列に接続される。この例では、基体６１は絶縁性である。
　この例では、第３配線５５Ｌの一部と、第１半導体層１０と、の間、及び、第３配線５５Ｌの別の一部と、第４半導体層１０ａと、の間に、絶縁膜８４が設けられている。
　半導体発光素子１４０は、第７半導体層１０ｂと、第８半導体層２０ｂと、第９半導体層３０ｂと、配線５５Ｌａと、絶縁膜８８ａと、絶縁部８７ａと、をさらに含む。第７半導体層１０ｂ、第８半導体層２０ｂ及び第９半導体層３０ｂは、積層体１５ｂに含まれる。
　第７半導体層１０ｂは、基体６１の内側領域６１ｉの一部と、Ｚ軸方向において離間する。第７半導体層１０ｂは、Ｘ軸方向において、半導体層１０と並ぶ。第７半導体層１０ｂは、第１導電形である。
　第８半導体層２０ｂは、基体６１の一部と、第７半導体層１０ｂとの間に設けられる。第８半導体層２０ｂは、第２導電形である。
　第９半導体層３０ｂは、第７半導体層１０ｂと第８半導体層２０ｂとの間に設けられる。第９半導体層３０ｂは、例えば、発光層である。
　例えば、第７半導体層１０ｂは、半導体領域１０ｐｂと、半導体領域１０ｑｂと、を含む。半導体領域１０ｑｂは、Ｚ軸方向と交差する方向において、半導体領域１０ｐｂと並ぶ。第８半導体層２０ｂは、基体６１と半導体領域１０ｐｂとの間に配置される。
　配線５５Ｌａは、第４半導体層１０ａと第８半導体層２０ｂとを電気的に接続する。配線５５Ｌａの一部は、第４半導体層１０ａと第１導電層５１との間に設けられる。配線５５Ｌａの他の一部は、第８半導体層２０ｂと基体６１との間に設けられる。
　この例では、半導体領域１０ｑａと基体６１との間に、導電層４２ａが設けられている。配線５５Ｌａは、導電層４２ａと電気的に接続される。配線５５Ｌａの一部は、導電層４２ａと、基体６１との間に配置される。
　この例では、第８半導体層２０ｂと基体６１との間に、導電層５１ｂがさらに設けられている。配線５５Ｌａの上記の他の一部は、第８半導体層２０ｂと導電層５１ｂとの間に設けられる。導電層５１ｂには、例えば、第１導電層５１と同様の材料が用いられる。
　この例では、配線５５Ｌａの上記の他の一部と、第８半導体層２０ｂとの間に、電極層５２ｂが設けられている。
　絶縁膜８８ａは、配線５５Ｌａと導電層５１ａとの間に設けられる。
　絶縁部８７ａは、配線５５Ｌａと基体６１との間に設けられる。絶縁部８７ａは、基体６１と接する。
　絶縁膜８８ａ及び絶縁部８７ａは、配線５５Ｌａと第５半導体層２０ａとを電気的に絶縁する。
　この例では、配線５５Ｌａの一部と、第４半導体層１０ａと、の間、及び、配線５５Ｌａの別の一部と、第７半導体層１０ｂと、の間に、絶縁膜８４ａが設けられている。
　この例では、半導体領域１０ｑｂと基体６１との間に導電層４２ｂが設けられている。導電層４２ｂと導電層５１ｂとの間に絶縁膜８８ｂが設けられている。導電層４２ｂと基体６１との間に配線５５Ｌｂの一端が設けられている。
　絶縁膜８８ｂは、配線５５Ｌｂと第８半導体層２０ｂとを電気的に絶縁する。
　この例では、配線５５Ｌｂの一部と、第７半導体層１０ｂと、の間に、絶縁膜８４ｂが設けられている。
　配線５５Ｌｂの一端は、第７半導体層１０ｂ（導電層４２ｂ）と電気的に接続される。配線５５Ｌｂの他端は、パッド部４６と電気的に接続される。
　一方、第２配線５２Ｌの一端は、第２半導体層２０（電極層５２）と電気的に接続される。第２配線５２Ｌの他端は、パッド部４７と電気的に接続される。
　この例では、積層体１５（第１のＬＥＤ）と、積層体１５ａ（第２のＬＥＤ）と、積層体１５ｂ（第３のＬＥＤ）が、直列に接続される。
　複数の積層体が高い密度で配置される。複数の積層体が直列に接続されることで、外部から印加される電圧が、適切な値で、複数の積層体に分割して印加される。これにより、高い効率が得られる。
　（第５の実施形態）　
　図１０は、第５の実施形態に係る半導体発光素子の製造方法を例示するフローチャート図である。　
　本実施形態においては、構造体１５ｓ（例えば、図３（ｃ）参照）と、基材６１ｆ（図３（ｄ）参照）と、を準備する（ステップＳ１１０）。構造体１５ｓは、積層膜１５ｆ（図３（ａ）参照）と、第１絶縁膜（図３（ｃ）に例示した第１部分膜８１ｆ）と、を含む。既に説明したように、例えば、構造体１５ｓは、第２部分膜８２ｆ（図３（ｃ）参照）をさらに含んでも良い。
　積層膜１５ｆは、例えば、第１導電形の第１半導体膜１０ｆと、第２導電形の第２半導体膜２０ｆと、第１半導体膜１０ｆと第２半導体膜２０ｆとの間に設けられた第３半導体膜３０ｆと、と含む。第１絶縁膜（例えば、第１部分膜８１ｆ）は、積層膜１５ｆの積層方向（第１方向、すなわち、Ｚ軸方向）に対して交差する面内（Ｘ－Ｙ平面）において、第２半導体膜２０ｆの周りに設けられる。
　構造体１５ｓと基材６１ｆとを接合する（ステップＳ１２０）。この接合は、第１絶縁膜（第１部分膜８１ｆ）と基材６１ｆとの間に第２絶縁膜（第２部分膜８２ｆ）を介して、積層膜１５ｆと基材６１ｆとの間、及び、第１絶縁膜と基材６１ｆとの間に導電膜（第１導電層５１）を介して、行われる。すなわち、図３（ｄ）に関して説明した処理を行う。
　積層膜１５ｆ及び基材６１ｆを切断（分断）する（ステップＳ１３０）。この切断は、積層膜の積層方向に対して交差する面内（例えばＸ－Ｙ平面内）において、第２半導体膜２０ｆを囲む領域（例えば、図３（ｅ）に例示したダイシングストリートＤＳ）で、行われる。すなわち、図３（ｅ）に関して説明した処理を行う。
　本実施形態によれば、安定した動作が可能な半導体発光素子の製造方法を提供することができる。
　本実施形態において、例えば、第２絶縁膜は、第２部分膜８２ｆとして、構造体１５ｓに設けられる。　
　第２絶縁膜は、基材６１ｆに設けられても良い。
　図１１は、第５の実施形態に係る半導体発光素子の製造方法を例示する模式的断面図である。　
　図１１は、図３（ｄ）に例示した接合工程の前の状態を例示している。　
　図１１に示すように、第２絶縁膜（第２部分膜８２ｆ）は、基材６１ｆに設けられても良い。
　このように、第１絶縁部８０の少なくとも一部は、基材６１ｆに設けられても良い。
　例えば、半導体層が接合金属により支持基体に接合されるThin Film型ＬＥＤがある。このようなＬＥＤにおいて、ダイシング時に、接合金属の一部（欠片）が剥がれ、飛散する場合がある。これにより、短絡またはリークが生じ、ＬＥＤの品質が低下する。
　上記の実施形態は、例えば、このようなThin Film型の半導体発光素子において、短絡及びリークを抑制できる。そして、高い接合強度が得られ、高い信頼性が得られる。
　本実施形態によれば、ダイニングライン（ダイシングストリートＤＳ）上の接合金属が部分的に薄くされる。これにより、ダイシング時の接合金属の一部（欠片）の離脱が生じにくくなる。これにより、短絡及びリークを抑制できる。
　実施形態において、半導体層には、上記の他、Ｇａ、Ｐ、Ａｓ及びＩｎの少なくとも２を含む化合物半導体を用いても良い。
　実施形態によれば、安定した動作が可能な半導体発光素子及びその製造方法が提供される。
　なお、本明細書において「窒化物半導体」とは、ＢｘＩｎｙＡｌｚＧａ１－ｘ－ｙ－ｚＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１，ｘ＋ｙ＋ｚ≦１）なる化学式において組成比ｘ、ｙ及びｚをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、Ｎ（窒素）以外のＶ族元素もさらに含むもの、導電型などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれるものとする。
　なお、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。
　以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明の実施形態は、これらの具体例に限定されるものではない。例えば、半導体発光素子に含まれる基体、半導体層、導電層、電極層、配線、絶縁部及び、絶縁膜などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。　
　また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
　その他、本発明の実施の形態として上述した半導体発光素子及びその製造方法を基にして、当業者が適宜設計変更して実施し得る全ての半導体発光素子及びその製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。
　その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
　本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
　８…基板、　１０…第１半導体層、　１０ａ…第４半導体層、　１０ｂ…第７半導体層、　１０ｄｐ…凹凸、　１０ｆ…第１半導体膜、　１０ｐ…第１半導体領域、　１０ｐａ、１０ｐｂ…半導体領域、　１０ｑ…第２半導体領域、　１０ｑａ、１０ｑｂ…半導体領域、　１０ｕ…上面、　１５、１５ａ、１５ｂ…積層体、　１５ｆ…積層膜、　１５ｓ…構造体、　２０…第２半導体層、　２０ａ…第５半導体層、　２０ｂ…第８半導体層、　２０ｆ…第２半導体膜、　３０…第３半導体層、　３０ａ…第６半導体層、　３０ｂ…第９半導体層、　３０ｆ…第３半導体膜、　４２…第２導電層、　４２Ｌ…第１配線、　４２ａ、４２ｂ…導電層、　４３…第３導電層、　４４…電極、　４６…パッド部、　４７…パッド部、　５１…第１導電層、　５１ａ、５１ｂ…導電層、　５１ｆ…第１導電膜、　５１ｆａ…金属膜、　５１ｆｂ…金属膜、　５１ｐ…第１導電領域、　５１ｑ…第２導電領域、　５２…電極層、　５２Ｌ…第２配線、　５２ａ、５２ｂ…電極層、　５５Ｌａ、５５Ｌｂ…配線、　６１…基体、　６１ａ…第１面、　６１ａｐ…平面、　６１ｂ…第２面、　６１ｆ…基材、　６１ｉ…内側領域、　６１ｏ…外縁領域、　６１ｓ…基体側面、　６５…基体電極層、　６５ｆ…電極膜、　８０…第１絶縁部、　８１…第１部分、　８１ｆ…第１部分膜、　８１ｉｓ…第１内側面、　８１ｏｓ…第１外側面、　８２…第２部分、　８２ｆ…第２部分膜、　８２ｉｓ…第２内側面、　８２ｏｓ…第２外側面、　８３…絶縁膜、　８４、８４ａ、８４ｂ…絶縁膜、　８５…第２絶縁部、　８５ａ…第１配線用絶縁膜、　８６…第３絶縁部、　８７…第４絶縁部、　８７ａ…絶縁部、　８８…第３配線用絶縁膜、　８８ａ、８８ｂ…絶縁膜、　１１０～１１２、１２０～１２２、１３０、１４０…半導体発光素子、　ＡＡ…矢印、　ＤＳ…ダイシングストリート、　ｄ１…第１距離、　ｄ２…第２距離、　ｄ８２…距離、　ｔ５１ｉ…導電部内側厚さ、　ｔ５１ｏ…導電部外縁厚さ、　ｔ８０ｉ…絶縁部内側厚さ、　ｔ８０ｏ…絶縁部外縁厚さ、　ｔ８１…第１絶縁部厚さ、　ｔ８２…第２絶縁部厚さ、　ｔｐ５１…第１導電部厚さ、　ｔｑ５１…第２導電部厚さ、　ｔｒ５１…厚さ

Claims (20)

  1. 　外縁領域と前記外縁領域の内側の内側領域とを含む第１面と前記第１面と交差する基体側面とを有する基体と、
    　第１導電形の第１半導体層と、
    　前記内側領域の少なくとも一部と前記第１半導体層との間に設けられた第２導電形の第２半導体層と、
    　前記第１半導体層と前記第２半導体層との間に設けられた第３半導体層と、
    　第１導電部と、
    　第１絶縁部と、
    　を備え、
    　前記第１導電部の一部は、前記基体と第２半導体層との間に設けられ、
    　前記第１絶縁部は、前記第２半導体層から前記第１半導体層に向かう第１方向において前記外縁領域と重なり、
    　前記第１方向において前記基体側面と重なる位置における前記第１絶縁部の厚さは、前記第１方向と交差する方向において前記基体側面から離れた位置における前記第１絶縁部の厚さよりも厚い、半導体発光素子。
  2. 　前記第１絶縁部は、
    　　前記第１方向において前記外縁領域と重なり前記第１方向に対して垂直な第２方向において前記第２半導体層と重なる第１部分と、
    　　前記第１方向において前記外縁領域と重なり前記第２方向において前記第１導電層と重なる第２部分と、
    　を含み、
    　前記第１部分は、
    　　前記第１面に対して平行な平面と交差し前記基体側面を含む第２面に沿う第１外側面と、
    　　前記平面と交差し前記第２半導体層に対向する第１内側面と、
    　を有し、
    　前記第２部分は、
    　　前記第２面に沿う第２外側面と、
    　　前記平面と交差し前記第１導電層に対向する第２内側面と、
    　を有し、
    　前記第１外側面と前記第１内側面との間の第１距離は、前記第２外側面と前記第２内側面との間の第２距離よりも長い、半導体発光素子。
  3. 　前記第２部分の前記第１方向に沿った第２絶縁部厚さは、前記第１部分の前記第１方向に沿った第１絶縁部厚さの１倍を超え以上５０倍以下である請求項２記載の半導体発光素子。
  4. 　前記第１距離と前記第２距離との差の絶対値は、前記第２絶縁部厚さの２倍以上１０倍以下である請求項３記載の半導体発光素子。
  5. 　前記第１導電層は、
    　　前記第１部分と前記基体との間に位置する第１導電領域と、
    　　前記第２部分と前記基体との間に位置する第２導電領域と、
    　を含む請求項１～４のいずれか１つに記載の半導体発光素子。
  6. 　前記第１導電領域の前記第１方向に沿った第１導電部厚さは、前記第２導電領域の前記第１方向に沿った第２導電部厚さの２倍以上５０倍以下である請求項５記載の半導体発光素子。
  7. 　パッド部をさらに備え、
    　前記パッド部と前記第１導電層との間に前記第１絶縁部の少なくとも一部が配置される請求項１～６のいずれか１つに記載に半導体発光素子。
  8. 　前記パッド部と前記第１半導体層とを電気的に接続する第１配線をさらに備えた請求項７記載の半導体発光素子。
  9. 　第２導電層と、
    　第２絶縁部と、
    　をさらに備え、
    　前記第１半導体層は、
    　　第１半導体領域と、
    　　前記第１方向と交差する方向において前記第１半導体領域と並ぶ第２半導体領域と、
    　を含み、
    　前記第２半導体層は、前記第１方向において前記第１半導体領域と重なり、
    　前記第２導電層は、前記第２半導体領域と前記第１導電層との間に設けられ、
    　前記第２導電層は、前記第２半導体領域と電気的に接続され、
    　前記第２絶縁部は、前記第２導電層と前記第１導電層との間に設けられる請求項８記載の半導体発光素子。
  10. 　前記基体は導電性であり、
    　前記第１導電層は、前記第２半導体層と前記基体とを電気的に接続する請求項８または９記載の半導体発光素子。
  11. 　前記パッド部と前記第２半導体層とを電気的に接続する第２配線をさらに備えた請求項７記載の半導体発光素子。
  12. 　第３導電層と、
    　第３絶縁部と、
    　をさらに備え、
    　前記第１半導体層は、
    　　第１半導体領域と、
    　　前記第１方向と交差する方向において前記第１半導体領域と並ぶ第２半導体領域と、
    　を含み、
    　前記第２半導体層は、前記第１方向において前記第１半導体領域と重なり、
    　前記第３導電層は、前記第２半導体領域と前記第１導電層との間に設けられ、前記第２半導体領域と前記第１導電層とを電気的に接続し、
    　前記第３絶縁部は、前記第２半導体層と前記第１導電層との間に設けられる請求項１１記載の半導体発光素子。
  13. 　前記第３絶縁部は、前記第１導電層と前記第２配線との間の少なくとも一部に延在する請求項１２記載の半導体発光素子。
  14. 　前記基体は導電性であり、
    　前記第１導電層は、前記第１半導体層と前記基体とを電気的に接続する請求項８～１３のいずれか１つに記載の半導体発光素子。
  15. 　前記第１半導体層と電気的に接続された電極をさらに備え、
    　前記電極と前記第１導電層との間に前記第１半導体層、前記第２半導体層及び前記第３半導体層が配置され、
    　前記第２半導体層は、前記第１導電層と電気的に接続された、請求項１～６のいずれか１つに記載の半導体発光素子。
  16. 　前記内側領域の別の一部と前記第１方向において離間し前記第１方向と交差する方向において前記第１半導体層と並ぶ前記第１導電形の第４半導体層と、
    　前記別の一部と前記第４半導体層との間に設けられ前記第２導電形の第５半導体層と、
    　前記第４半導体層と前記第５半導体層との間に設けられた第６半導体層と、
    　前記第１半導体層と前記第５半導体層とを電気的に接続する第３配線であって、前記第３配線の一部は前記第１半導体層と前記第１導電層との間に設けられ、前記第３配線の他の一部は前記第５半導体層と前記基体との間に設けられる前記第３配線と、
    　前記第３配線と前記第１導電層との間に設けられた第３配線用絶縁膜と、
    　前記第３配線と前記基体との間に設けられ前記基体と接する第４絶縁部と、
    　をさらに備えた請求項２記載の半導体発光素子。
  17. 　前記第４絶縁部の少なくとも一部は、前記第１方向において前記第１半導体層と前記第４半導体層との間の領域と重なる、請求項１６記載の半導体発光素子。
  18. 　前記第３配線用絶縁膜及び前記第４絶縁部は、前記第３配線と前記第２半導体層とを電気的に絶縁する、請求項１６または１７記載の半導体発光素子。
  19. 　第１導電形の第１半導体膜と、第２導電形の第２半導体膜と、前記第１半導体膜と前記第２半導体膜との間に設けられた第３半導体膜と、と含む積層膜と、前記積層膜の積層方向に対して交差する面内において前記第２半導体膜の周りに設けられた第１絶縁膜と、を含む構造体と、基材と、を準備し、
    　前記第１絶縁膜と前記基材との間に第２絶縁膜を介して、前記積層膜と前記基材との間、及び、前記第１絶縁膜と前記基材との間に導電膜を介して、前記構造体と前記基材とを接合し、
    　前記積層方向に対して交差する面内において前記第２半導体膜を囲む領域で、前記積層膜及び前記基材を切断する半導体発光素子の製造方法。
  20. 　前記第２絶縁膜は、前記基材に設けられている請求項１９記載の半導体発光素子の製造方法。
PCT/JP2015/066766 2015-02-06 2015-06-10 半導体発光素子及びその製造方法 WO2016125321A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
EP15881138.0A EP3255684B1 (en) 2015-02-06 2015-06-10 Semiconductor light emitting element

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-022121 2015-02-06
JP2015022121A JP2016146389A (ja) 2015-02-06 2015-02-06 半導体発光素子及びその製造方法

Publications (1)

Publication Number Publication Date
WO2016125321A1 true WO2016125321A1 (ja) 2016-08-11

Family

ID=56563681

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/066766 WO2016125321A1 (ja) 2015-02-06 2015-06-10 半導体発光素子及びその製造方法

Country Status (3)

Country Link
EP (1) EP3255684B1 (ja)
JP (1) JP2016146389A (ja)
WO (1) WO2016125321A1 (ja)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010027643A (ja) * 2008-07-15 2010-02-04 Sharp Corp 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
JP2011066048A (ja) * 2009-09-15 2011-03-31 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体発光素子
JP2013065726A (ja) * 2011-09-16 2013-04-11 Toshiba Corp 半導体発光装置及びその製造方法
JP2013211595A (ja) * 2007-12-28 2013-10-10 Nichia Chem Ind Ltd 半導体発光素子の製造方法
JP2014038920A (ja) * 2012-08-14 2014-02-27 Toshiba Corp 半導体発光素子
JP2014041999A (ja) * 2013-06-18 2014-03-06 Toshiba Corp 半導体発光素子
JP2014045226A (ja) * 2009-10-15 2014-03-13 Lg Innotek Co Ltd 半導体発光素子
JP2014044971A (ja) * 2011-08-31 2014-03-13 Nichia Chem Ind Ltd 半導体発光素子
JP2014216470A (ja) * 2013-04-25 2014-11-17 スタンレー電気株式会社 半導体発光素子

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9070851B2 (en) * 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
DE102011015821B4 (de) * 2011-04-01 2023-04-20 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip
JP4989773B1 (ja) * 2011-05-16 2012-08-01 株式会社東芝 半導体発光素子
JP5377725B1 (ja) * 2012-08-21 2013-12-25 株式会社東芝 半導体発光素子
DE102013103079A1 (de) * 2013-03-26 2014-10-02 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
JP2015012244A (ja) * 2013-07-01 2015-01-19 株式会社東芝 半導体発光素子

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013211595A (ja) * 2007-12-28 2013-10-10 Nichia Chem Ind Ltd 半導体発光素子の製造方法
JP2010027643A (ja) * 2008-07-15 2010-02-04 Sharp Corp 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
JP2011066048A (ja) * 2009-09-15 2011-03-31 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体発光素子
JP2014045226A (ja) * 2009-10-15 2014-03-13 Lg Innotek Co Ltd 半導体発光素子
JP2014044971A (ja) * 2011-08-31 2014-03-13 Nichia Chem Ind Ltd 半導体発光素子
JP2013065726A (ja) * 2011-09-16 2013-04-11 Toshiba Corp 半導体発光装置及びその製造方法
JP2014038920A (ja) * 2012-08-14 2014-02-27 Toshiba Corp 半導体発光素子
JP2014216470A (ja) * 2013-04-25 2014-11-17 スタンレー電気株式会社 半導体発光素子
JP2014041999A (ja) * 2013-06-18 2014-03-06 Toshiba Corp 半導体発光素子

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3255684A4 *

Also Published As

Publication number Publication date
EP3255684A1 (en) 2017-12-13
EP3255684B1 (en) 2020-09-09
JP2016146389A (ja) 2016-08-12
EP3255684A4 (en) 2018-10-03

Similar Documents

Publication Publication Date Title
JP2019033280A (ja) 基板ウェハ上に形成された発光デバイスを分離する方法
EP2922102A1 (en) Semiconductor light emitting element
JP5922236B2 (ja) 発光装置およびその製造方法
JP2016039361A (ja) 半導体発光素子
US10134806B2 (en) Semiconductor light emitting device
US8421095B2 (en) Light-emitting diode array
TW201635581A (zh) 半導體發光元件
US20160276539A1 (en) Semiconductor light-emitting element
EP2779256A2 (en) Semiconductor light emitting element, light emitting device, and method for manufacturing semiconductor light emitting element
JP2011151086A (ja) 窒化物半導体素子および窒化物半導体素子のパッド電極の製造方法
US9590009B2 (en) Semiconductor light emitting element
US20160276526A1 (en) Semiconductor light emitting device
JPH10335699A (ja) 化合物半導体発光素子とその製造方法
WO2016125321A1 (ja) 半導体発光素子及びその製造方法
JP2017054902A (ja) 半導体発光装置
JP2017055045A (ja) 半導体発光装置
JP2016167512A (ja) 半導体発光素子
JP6553378B2 (ja) 半導体発光装置
JP2015233086A (ja) 半導体発光素子及びその製造方法
US9231160B1 (en) Semiconductor light emitting element
JP2016171277A (ja) 半導体発光素子及びその製造方法
JP2017055092A (ja) 半導体発光素子
JP2017059638A (ja) 半導体発光素子
JP2017059645A (ja) 半導体発光素子

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15881138

Country of ref document: EP

Kind code of ref document: A1

REEP Request for entry into the european phase

Ref document number: 2015881138

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE