JP2014038920A - 半導体発光素子 - Google Patents

半導体発光素子 Download PDF

Info

Publication number
JP2014038920A
JP2014038920A JP2012179800A JP2012179800A JP2014038920A JP 2014038920 A JP2014038920 A JP 2014038920A JP 2012179800 A JP2012179800 A JP 2012179800A JP 2012179800 A JP2012179800 A JP 2012179800A JP 2014038920 A JP2014038920 A JP 2014038920A
Authority
JP
Japan
Prior art keywords
layer
semiconductor
light emitting
metal
metal substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012179800A
Other languages
English (en)
Other versions
JP5792694B2 (ja
Inventor
Toru Gotoda
徹 後藤田
Shinji Yamada
真嗣 山田
Shinya Nunoue
真也 布上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012179800A priority Critical patent/JP5792694B2/ja
Priority to US13/729,457 priority patent/US8890194B2/en
Publication of JP2014038920A publication Critical patent/JP2014038920A/ja
Application granted granted Critical
Publication of JP5792694B2 publication Critical patent/JP5792694B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64Heat extraction or cooling elements
    • H01L33/641Heat extraction or cooling elements characterized by the materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

【課題】信頼性が高い半導体発光素子を提供すること。
【解決手段】実施形態の半導体発光素子は、金属基板と、第1導電形の第1半導体層と、第2導電形の第2半導体層と、発光層と、第1中間層と、第2中間層と、を含む。前記金属基板は、10×10−6m/K以下の熱膨張係数を有する。前記第1半導体層は、窒化物半導体を含む。前記第2半導体層は、前記金属基板と前記第1半導体層との間に設けられ窒化物半導体を含む。前記発光層は、前記第1半導体層と前記第2半導体層との間に設けられ窒化物半導体を含む。前記第1中間層は、前記金属基板と前記第2半導体層との間に設けられ前記金属基板に接する。前記第2中間層は、前記第1中間層と前記第2半導体層との間に設けられる。前記金属基板の前記第1中間層と接する第1面の表面粗さは、前記第1中間層の厚さよりも小さい。
【選択図】図1

Description

本発明の実施形態は、半導体発光素子に関する。
半導体発光素子を製造する方法の一つとして、放熱性の優れた基板と、窒化物半導体を含む積層体が設けられた成長用基板と、を接合した後、成長用基板を除去する方法がある。半導体発光素子において、信頼性の向上が望まれる。
特開2007−142479号公報
本発明の実施形態は、信頼性が高い半導体発光素子を提供する。
本発明の実施形態によれば、半導体発光素子は、金属基板と、第1導電形の第1半導体層と、第2導電形の第2半導体層と、発光層と、第1中間層と、第2中間層と、を含む。
前記金属基板は、10×10−6m/K以下の熱膨張係数を有する。
前記第1半導体層は、窒化物半導体を含む。
前記第2半導体層は、前記金属基板と前記第1半導体層との間に設けられ窒化物半導体を含む。
前記発光層は、前記第1半導体層と前記第2半導体層との間に設けられ窒化物半導体を含む。
前記第1中間層は、前記金属基板と前記第2半導体層との間に設けられ前記金属基板に接する。
前記第2中間層は、前記第1中間層と前記第2半導体層との間に設けられる。
前記金属基板の前記第1中間層と接する第1面の表面粗さは、前記第1中間層の厚さよりも小さい。
第1の実施形態に係る半導体発光素子を示す模式的断面図である。 図1のA部を拡大した模式的断面図である。 熱膨張係数及び熱伝導率を示したグラフ図である。 図4(a)及び図4(b)は、基板接合の状態の断面SEM像である。 第2の実施形態に係る半導体発光素子の製造方法を示すフローチャートである。 図6(a)及び図6(b)は、半導体発光素子の製造方法を示す模式的断面図である。 図7(a)及び図7(b)は、半導体発光素子の製造方法を示す模式的断面図である。 半導体発光素子の製造方法を示す模式的断面図である。 第3の実施形態に係る半導体発光素子を示す模式的断面図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
(第1の実施形態)
図1は、第1の実施形態に係る半導体発光素子を示す模式的断面図である。
図2は、図1のA部を拡大した模式的断面図である。
本実施形態の半導体発光素子110は、金属基板10と、積層体60と、第1中間層20と、第2中間層30と、を含む。積層体60は、第1半導体層66と、発光層64と、第2半導体層62と、を含む。
半導体発光素子110は、積層体60と金属基板10との接合により形成される(以下、基板接合)。積層体60を形成するために用いられた成長用基板18は除去されている。
金属基板10は、積層体60を支持する。金属基板10は、第1面10aと、第1面10aの反対側の第2面10bと、を有する。第1面10aは、後述する第1中間層20と接する面である。
ここで、金属基板10の第1面10aに対して垂直な軸をZ軸とする。Z軸に対して垂直な1つの軸をX軸方向とする。Z軸とX軸とに対して垂直な方向をY軸とする。以下において、「積層」とは、互いに接して重ねられる場合の他に、間に他の層が挿入されて重ねられる場合も含む。また、「上に設けられる」とは、直接接して設けられる場合の他に、間に他の層が挿入されて設けられる場合も含む。
金属基板10の熱膨張係数は、成長用基板18の熱膨張係数に近いことが好ましい。成長用基板18は、例えば、シリコン(Si)基板、サファイア基板、及び炭化シリコン(SiC)基板のいずれかである。Si基板の熱膨張係数は、2.5×10−6m/Kである。サファイア基板の熱膨張係数は、5.2×10−6m/Kである。また、SiC基板の熱膨張係数は、3.7×10−6m/Kである。例えば、金属基板10の熱膨張係数は、10×10−6m/K以下である。これにより、基板接合のとき、剥離が抑制される。
金属基板10の熱伝導率は、成長用基板18の熱伝導率よりも高い。例えば金属基板10の熱伝導率は、160W/m・K以上である。これにより、積層体60から生じた熱が放出される。
金属基板10は、例えば、焼結含浸金属を含む。金属基板10は、第1金属を含む第1金属部と、第1金属部に分散され第2金属を含む第2金属部と、を有する。第1金属部は、第1金属の粉末を焼結させることにより形成される。また、第2金属部は、第1金属部に第2金属を含浸させることにより形成される。含浸の際には、第2金属の溶出防止剤を用いてもよい。金属基板10として焼結含浸金属が用いられることにより、後述する第1中間層20との密着性が向上する。
例えば、第1金属部及び第2金属部のいずれか一方はモリブデン(Mo)及びタングステン(W)のいずれかを含み、第1金属部及び第2金属部のいずれか他方は銅(Cu)を含む。
ここで、図3は、熱膨張係数及び熱伝導率を示したグラフ図である。
図3は、各種基板の熱膨張係数(CTE:10−6m/K)及び熱伝導率(TC:W/m・K)が表されている。
図3において、積層型金属(LM)及び焼結含浸金属(SIM)が表されている。図3に表されている積層型金属LMは、ホットプレスによりCu、Mo及びCuを接着して積層した金属である。全体に対するMoの割合が付されている。また、焼結含浸金属SIMのうち、Cu0.5Mo0.5、Cu0.35Mo0.65、及びCuWが表されている。
図3に表したように、積層型金属LMは、Siよりも高熱伝導率である。しかし、後述するように、基板接合時に積層界面が剥離する可能性がある。
これに対して、焼結含浸金属SIMは、Cu及びMoの組成比に従って熱膨張係数CTE及び熱伝導率TCが線形に変化する。焼結金属は含有金属間の界面で剥離することがない。したがって、例えば、金属基板10には、Cu0.5Mo0.5、Cu0.35Mo0.65、CuWのいずれかが用いられることが好ましい。このとき、金属基板10の熱膨張係数は、10×10−6m/K以下を満たす。また、金属基板10がCuを含むことにより、金属基板10の熱伝導率は、160W/m・K以上を満たす。金属基板10におけるMoの組成比が高い方が、金属の剥離が抑制される傾向がある。
金属基板10の厚さは、例えば200マイクロメートル(μm)以下である。金属基板10の厚さが200μmより厚い場合、基板接合後の降温時に発生する応力によって、成長用基板18と積層体60とが剥離する可能性がある。一方、金属基板10の厚さが200μm以下であるとき、成長用基板18の剥離が抑制される。
ここで、金属基板10の第1面10aは、例えばCMP(Chemical Mechanical Polishing)により研磨される。金属基板10の第1面10aの表面粗さは、後述する第1中間層20の厚さよりも小さい。言い換えれば、第1面10aの表面粗さの値が、第1中間層20の粗さの値よりも小さい。第1面10aは、第1面10aの凹凸に沿って、第1中間層20によって覆われている。これにより、基板接合の際に、金属基板10に含まれる金属(例えばCu)が第2中間層30に拡散すること、又は第2中間層30に含まれる金属(例えばAu、Sn)が金属基板10に拡散すること(金属の相互拡散)が抑制される。
金属基板10の「表面粗さ」は、例えばAFM(Atomic Force Microscopy)、表面粗さ計(サーフコーダ)により測定される。「表面粗さ」は特に限定されないが、例えば、JIS−B−0601で規定される算術平均表面粗さRaであってもよい。
金属基板10の第1面10aの表面粗さは、例えば100nm以下であり、より好ましくは50nm以下である。第1面10aの表面粗さが50nm以下であることにより、上記した金属の拡散が顕著に抑制される。
積層体60は、金属基板10の第1面10a側に設けられる。上述のように、積層体60は、第1導電形の第1半導体層66と、発光層64と、第2導電形の第2半導体層62と、を含む。
第1導電形は、例えばn形である。第1導電形とは反対の第2導電形は、例えばp形である。第1導電形はp形、第2導電形はn形であってもよい。本実施形態では、第1導電形がn形、第2導電形がp形である場合を例として説明する。
第1半導体層66は、窒化物半導体を含む。第1半導体層66の導電形は、例えばn形である。第1半導体層66は、例えばドーパントとしてシリコン(Si)を含む。第1半導体層66のSi濃度は、1×1018cm−3以上である。これにより、第1半導体層66における電流広がり長が長くなり、発光効率が向上する。
第1半導体層62は、金属基板10とは反対側の第3面66aを有する。第3面66aとは、発光層64から放出される光が主に外部に出射される面である。
第1半導体層66の第1面66aは、複数の凹凸部66sを有している。凹凸部66sのうち隣接する凸部の間の長さは、発光層64から放射される発光光の第1半導体層66中のピーク波長よりも長い。これにより、光取り出し効率が向上する。
第2半導体層62は、金属基板10と第1半導体層66との間に設けられる。第2半導体層62は、窒化物半導体を含む。第2半導体層62の導電形は、例えばp形である。第2半導体層62は、例えばドーパントとしてマグネシウム(Mg)を含む。第2半導体層62におけるMgの濃度は、例えば1×1021cm−3であることが好ましい。これにより、第2半導体層62は、第2電極50にオーミック接触する。
p型窒化物半導体の抵抗率は高いことから、第2半導体層62の厚さは100nm以下であることが望ましい。例えば、第2半導体層62は、発光層64と接する80nmのGaN層と、第2電極50と接する5nmのGaN層と、有する。
発光層64は、第1半導体層62と第2半導体層66との間に設けられる。発光層64は、窒化物半導体を含む。発光層64は、例えば、AlGaIn1−x−yN(0≦x≦1、0≦y≦1)を含む。発光層64は、例えば、AlGaNバリア層と、InGaN井戸層と、が交互に、N周期、積層された多重量子井戸構造(MQW)を有する。Nは2以上の整数である。MQW構造における各層の厚さは例えば1nm以上10nm以下である。
MQW構造と第1半導体層66との間に、InGaN/GaNの超格子構造が設けられていても良い。これにより、MQW構造と第1半導体層66との格子定数の差が緩和する。
第1半導体層66は、第1電極80と発光層64との間に設けられる。第1電極80には、チタン(Ti)、Ti及びアルミニウム(Al)の合金、又は透明酸化物(例えばITO)が用いられる。
第1電極80は、例えば積層構造を有する。第1電極80は、第1半導体層66と接するAl層と、Al層の上に設けられたNi層と、Ni層の上に設けられたAu層と、を有する。Al層の厚さは100nm以上200nm以下である。Au層の厚さは1μm以上である。
他の第1電極80の構成としては、Ti/Al/Ni/Auの4層構造、又はTi/Al/Ta/Pt/Auの5層構造でも良い。第1電極形成工程前後の熱プロセスに応じて、第1電極80の構成は選定される。
誘電体層72は、第2半導体層62と第3中間層40との間に設けられる。誘電体層72は、第2半導体層62と、後述する保護層76と接する。また、誘電体層72は、第3中間層40と接する。誘電体層72は、Z軸方向から見て、第2半導体層62を囲むように設けられる。誘電体層72は、例えば、酸化シリコン(SiO)、窒化シリコン(SiN)、又は窒化酸化シリコン(SiON)を含む。
第2電極50は、後述する第2中間層30と第2半導体層62との間に設けられる。第2電極50は、第2半導体層62に接する。第2電極50には、例えばNi及びAgのいずれかが用いられる。第2電極50には、Pt、Ru、Os、Rh、Ir及びPdのいずれかの白金族の金属が用いられてもよい。
積層体60は、例えば角錐台形状を有している。
保護層76は、少なくとも発光層64の側面上に設けられる。保護層76としては、例えば、SiO、SiN、及びSiONの少なくともいずれかが用いられる。これにより、積層体60の各層間における電流リークが抑制される。また、保護層76は、第3面66aの一部を覆っている。
次に、第1中間層20、第2中間層30及び第3中間層40について説明する。
積層体60及び金属基板10は、第1中間層20、第2中間層30及び第3中間層40を介して接合されている。
第1中間層20は、金属基板10と第2半導体層62との間に設けられる。第1中間層20は、金属基板10に接する。第1中間層20は金属の拡散を抑制するバリア層として機能する。第1中間層20は、基板接合の際に予め金属基板10の第1面10a上に設けられる。第1中間層20は、金属基板10と第3中間層30との間で金属が相互拡散することを抑制する。また、第1中間層20は、金属基板10と第2中間層30との密着性を強化する。
第1中間層20は、Tiを含む。これにより、金属基板10と第3中間層30との間で金属が相互拡散が抑制される。
第1中間層20の厚さは、50nm以上1000nm以下であり、より好ましくは50nm以上200nm以下である。第1中間層20の厚さが50nm以上であることにより、第1面10aは、第1中間層20によって被覆される。一方、積層体からの熱伝導を向上させるため、第1中間層20の厚さは200nm以下であることが好ましい。
第1中間層20は、積層構造であってもよい。この内容については詳細を後述する。
第2中間層30は、第1中間層20と第2半導体層62との間に設けられる。第2中間層30は、積層体60と金属基板10とを接合する。
第2中間層30の材料の融点は、第1中間層20の材料の融点よりも低い。第2中間層30の材料の融点は、後述する第3中間層40の材料の融点よりも低い。第2中間層30の材料は、例えば低融点半田である。第2中間層30は、例えば金(Au)を含む。例えば、第2中間層30の材料には、金スズ(AuSn)、金インジウム(AuIn)のいずれかが用いられる。第2中間層30の材料は、Snであってもよい。
第2中間層30の厚さは、1000nm以上10μm以下であり、より好ましくは1μm以上5μm以下である。
第3中間層40は、第2電極50と第2中間層30との間に設けられる。第3中間層40は、Tiを含む。第3中間層40は積層構造を有していても良い。第3中間層40は、例えばTiW/Pt/TiW/Pt/Ti/Auである。これにより、第3中間層40によって金属の拡散が抑制される。第3中間層40の材料は第2中間層30の材料と同じであってもよい。
第3中間層40の厚さは、例えば50nm以上1000nm以下であり、より好ましくは50nm以上200nm以下である。
裏面電極90は、金属基板10の第2面10bに接する。裏面電極90には、例えばAuが用いられる。
金属基板10の第2面10bには研磨等の処理が施されていない。金属基板10の第2面10bの表面粗さは、第1面10aの表面粗さよりも大きい。金属基板10の第2面10bの表面粗さは、例えば200nm以上である。これにより、裏面電極90がアンカー効果により金属基板10に密着する。
次に、図2により、半導体発光素子110の接合部分(図1のA部)について詳細を説明する。
第1中間層20は積層構造を有しても良い。第1中間層20は、第1層22と、第2層24と、第3層26と、を有する。第1層22は、金属基板10と第2中間層30との間に設けられ、金属基板10に接する。第1層22は、Tiを含む。第1層22はNiを含んでいても良い。第1層22の厚さは、10nm以上200nmである。第1層22の厚さは例えば50nmである。第1層22により、金属基板10に含まれる金属が第2中間層30に向けて拡散することが抑制される。
第2層24は、第1層22と第2中間層30との間に設けられる。第2層24は、第1層22の材料とは異なる金属を含む。第2層24は、例えばPtを含む。第2層24は、Ti及びAuのいずれかを含んでいても良い。第2層24の厚さは、10nm以上200nmである。第2層24の厚さは例えば50nmである。
第3層26は、第2層24と第2中間層30との間に設けられる。第3層26は、Tiを含む。これにより、第2層24と第2中間層30との密着性が向上する。また、第2中間層30に含まれる金属が金属基板10に向けて拡散することが抑制される。第3層26はAuを含んでいても良い。
次に、参考例と対比しながら、基板接合時の状態について説明する。
第1参考例の半導体発光素子において、金属基板は、積層型金属の基板である。金属基板は、例えばCuを含む第1金属層と、Cuを含む第2金属層と、第1金属層と第2金属層との間に設けられMoを含む第3金属層と、を含む。第1中間層20は、第1金属層と第2中間層との間に設けられる。積層体は成長用基板に接する。積層体は、第2中間層を介して金属基板に接合されている。
第1参考例の基板接合において、第1金属層及び第2金属層の界面と、第2金属層及び第3金属層の界面と、において、強い応力が発生する。このため、上記したそれぞれの界面の剥離等の機械的損傷が発生する可能性がある。
第2参考例の半導体発光素子は、金属層の配置が逆である点で第1参考例の半導体発光素子とは異なる。第2参考例において、金属基板は、例えばCuを含む第4金属層と、Cuを含む第5金属層と、第4金属層と第5金属層との間に設けられMoを含む第6金属層と、を含む。
第2参考例の基板接合においても、第4金属層及び第5金属層の界面と、第5金属層及び第6金属層の界面と、において、剥離等の機械的損傷が発生する可能性がある。また、第4金属層のCuと、第2中間層との間において金属が相互拡散する可能性がある。
第3参考例の半導体発光素子において、金属基板は、焼結含浸金属の基板である。金属基板の面の表面粗さは、例えば第1中間層の厚さよりも大きい。金属基板の面の表面粗さは例えば200nm以上である。第3参考例における他の構成は、第1の実施形態の構成と同様である。
ここで、図4(a)及び図4(b)は、基板接合の状態の断面SEM像である。第1中間層20は、例えば3層構造であり、第1層22、第2層24及び第3層26を含む。
図4(a)は、第3参考例の半導体発光素子193の製造工程のうちの基板接合時の状態を示している。
図4(b)は、本実施形態の半導体発光素子110の製造工程のうちの基板接合時の状態を示している。
図4(a)に表したように、第3参考例において、第1面13aの表面は、第1の実施形態における金属基板10の第1面10aの表面よりも粗い。B部において、第1中間層20が不連続となっている。このため、金属基板13から第2中間層30に向けて、金属基板11に含まれる金属(例えばCu)が拡散する。EDX(Energy dispersive X-ray spectrometry)分析を行うと、B部の第2中間層30からCuが検出される。第2中間層30として例えばAuを用いた場合、相互拡散によって生じたAuCuの組成は不安定である。このような相互拡散によって、第3参考例の半導体発光素子では金属基板13の剥がれが発生しやすい。
これに対して、図4(a)に表したように、第1の実施形態の半導体発光素子110において、金属基板10の第1面10aは、例えばCMPにより研磨されている。金属基板10の第1面10aの表面粗さは第1中間層20の厚さよりも小さい。この例では、金属基板10の第1面10aの表面粗さは50nm以下である。金属基板10の第1面10aの表面粗さは25nmである。
第1の実施形態では、第1面10aは、第1面10aの凹凸に沿って、第1中間層20によって覆われている。これにより、基板接合の際に、金属基板10と第2中間層30との間の金属の相互拡散が抑制される。半導体発光素子110においては、金属基板10の剥がれが抑制される。半導体発光素子110においては、金属基板10による放熱性が長期間維持される。よって、半導体発光素子110では、長寿命化が達成される。
以上のように、本実施形態によれば、基板接合の際に発生する可能性がある様々な欠陥が抑制される。
(第2の実施形態)
図5は、第2の実施形態に係る半導体発光素子の製造方法を示すフローチャートである。
図6(a)〜図8は、半導体発光素子の製造方法を示す模式的断面図である。
図5に表したように、第2の実施形態に係る半導体発光素子の製造方法は、基板接合(ステップS101)及び成長用基板の除去(ステップS102)を含む。
基板接合(ステップS101)では、成長用基板18の上に設けられた積層体60と、金属基板10と、を第2半導体層62と第1中間層20とが対向するように配置して、第2中間層30を介して接合する。
成長用基板の除去(ステップS102)では、成長用基板18を積層体60から除去する。
以下詳細を説明する。
まず、基板接合(ステップS101)を行う。
図6(a)に表したように、基板接合(ステップS101)は、例えば積層体60が設けられた成長用基板18を準備する工程を含む。成長用基板18を準備する工程は、例えば、以下の工程を含む。
図6(a)において、成長用基板18に対して垂直な軸をZ1軸とする。Z1軸に対して垂直な1つの軸をX1軸方向とする。Z1軸とX1軸とに対して垂直な方向をY1軸とする。また、同図において「Aの上に形成する」とは、AのZ1軸方向に形成することを意味する。図6(a)におけるZ1軸方向は、他の図におけるZ軸方向とは反対の方向である。
成長用基板18は、例えば、Si基板、サファイア基板、及びSiC基板のいずれかである。成長用基板18の上に、n形の第1半導体層66を形成する。第1半導体層66はバッファ層を含んでいても良い。次に、第1半導体層66の上に発光層64を形成する。例えば、発光層64は、上記したMQW構造を有する。発光層64の成長温度は900℃以上950℃以下であることが好ましい。発光層64の上にp形の第2半導体層62を形成する。
第2半導体層62の上に、誘電体層72を形成する。誘電体層72の一部を選択的に除去する。第2半導体層62の上に接する第2電極50を形成する。
さらに、第2電極50及び誘電体層72の上に、第3中間層40を形成する。第3中間層40は、積層構造を有する。積層体60の上に、例えばスパッタ法によりTiW/Pt/TiW/Ptを形成する。さらに、真空蒸着により、Ti/Auを形成する。
また、図6(b)に表したように、基板接合(ステップS101)は、例えば成長用基板18を準備する工程と並行して、金属基板10を準備する工程を含んでいても良い。金属基板10を準備する工程は、例えば以下の工程を含む。
第1金属(例えばMo)の粉末を焼結させる。これにより、第1金属を含む焼結体である第1金属部が形成される。第1金属部に第2金属の溶出防止材を塗布する。次に、第1金属部に第2金属を含浸する。このとき、溶出防止材は除去される。このように形成された金属基板10の熱膨張係数は、10×10−6m/K以下である。
次に、金属基板10の第1面10aをCMPにより研磨する。研磨前の第1面10aの表面粗さは例えば200nm以上である。研磨後の第1面10aの表面粗さは例えば50nm以下である。
次に、金属基板10の第1面10aの上に、第1中間層20を形成する。第1中間層20は、例えば積層構造を有する。例えば、第1面10aの上に、真空蒸着により、Tiを含む第1層22と、Ptを含む第2層24と、Tiを含む第3層26と、を形成する。
次に、第1中間層20の上に、第2中間層30を形成する。第2中間層30には、例えば低融点半田が用いられる。第1中間層20の上に、例えば真空蒸着により、第2中間層30として、AuSn、AuIn及びSnのいずれかが形成される。第2中間層30の材料は、下記の接合方法によって選択される。
次に、図7(a)に表したように、成長用基板18の上に設けられた積層体60と、金属基板10と、を第2半導体層62と第1中間層20とが対向するように配置する。金属基板10の+Z方向と、成長用基板18の+Z1方向とが対向するように配置する。この状態で加熱することにより、積層体60と金属基板10とを第2中間層30を介して接合する。接合方法としては、例えば、共晶溶融接合法、又は液相拡散接合法が用いられる。
このとき、金属基板10の第1面10aの表面粗さは、第1中間層20の厚さよりも小さい。これにより、基板接合の際に、金属基板10と第2中間層30との間の金属の相互拡散が抑制される。
次に、図7(b)に表したように、成長用基板の除去(ステップS102)を行う。成長用基板18は積層体60から除去される。これにより、第1半導体層66の第3面66aが露出する。成長用基板18の除去には、例えば、レーザーリフトオフ法、基板研削法、ウェットエッチング法またはドライエッチング法が用いられる。
成長用基板18がサファイア基板である場合、例えばレーザリフトオフ法が用いられる。レーザ光は成長用基板18から積層体60に向かう方向(−Z方向)に照射される。レーザの照射パワー密度は、例えば0.65J/cm以上0.80J/cm以下である。これにより、サファイア基板が剥離される。
図8に表したように、半導体発光素子の製造方法は、例えば、以下の工程を含んでいても良い。
ドライエッチングにより、積層体60を選択的に除去する。これにより、積層体60は角錐台形状に加工される。
次に、第1半導体層66の第1面66aに、複数の凹凸部66sを形成する。例えば水酸化カリウムや水酸化ナトリウムの強アルカリ水溶液によって第1半導体層66を異方性エッチングする。エッチング温度は、例えば60℃以上80℃以下である。
次に、真空蒸着などにより、第1半導体層66の上に第1電極80を形成する。
以上により、半導体発光素子110が形成される。
(第3の実施形態)
図9は、第3の実施形態に係る半導体発光素子を示す模式的断面図である。
以下、第3の実施形態に係る半導体発光素子120について、第1の実施形態に係る半導体発光素子110とは異なる点について説明する。
図9に表したように、積層体60の一部は、例えばドライエッチングにより除去されている。第1半導体層66は、金属基板10とは反対側の第3面66aと、第3面66aとは反対側の第4面66bと、を有する。第4面66bは、積層体60の一部が除去された位置に設けられる。
第1誘電体層721は、第1半導体層66の第3面66bと、発光層64の側面と、第2半導体層62の側面と、に接して設けられる。第1誘電体層721は、発光層64の保護層としても機能する。
第1電極80は、第1半導体層66の第4面66bと接する。第1電極80は、例えば、コンタクト部81と、引き出し部82と、を有する。コンタクト部81は、第1半導体層66の第4面66bに接する。引き出し部82は、コンタクト部81に接する。第1誘電体層721は、第1半導体層66と引き出し部82との間に設けられる。引き出し部82は、Z方向から見て積層体60の外側(例えば、X方向)に延在する。引き出し部82のうち積層体60の外側に延在した部分には、パッド85が設けられる。
第2誘電体層722は、第1電極80と第2中間層40との間に設けられる。第1電極80と第2電極50とは、第2誘電体層722で電気的に絶縁されている。これにより、基板接合において、第1電極80と第2電極50との電気的短絡が抑制される。
第2電極50は、第2中間層40と第2半導体層62との間に設けられる。第2電極50は、第2半導体層62に接する。
第2電極50は、第2半導体層62とオーミック接触している。第2電極50は、例えばAg及びAlのいずれかを含むオーミック接触層と、高反射層と、マイグレーションを防止するキャップ層と、を含む。
半導体発光素子110では、第1電極80によって光が吸収される。これに対して、半導体発光素子120では、第1電極80によって光が遮られない。また、半導体発光素子120では、パッド85が積層体60の外側に配置される。パッド85に接続されるボンディングワイヤは、発光面(第3面66a)を遮らない。本実施形態では、光取り出し効率が向上する。
実施形態において、半導体層の成長には、例えば、有機金属気相堆積(Metal-Organic Chemical Vapor Deposition: MOCVD)法、有機金属気相成長(Metal-Organic Vapor Phase Epitaxy:MOVPE)法、分子線エピタキシー(Molecular Beam Epitaxy:MBE)法、及び、ハライド気相エピタキシー法(HVPE)法が用いられる。
例えば、MOCVD法またはMOVPE法を用いた場合では、各半導体層の形成の際の原料には、以下を用いることができる。Gaの原料として、例えばTMGa(トリメチルガリウム)及びTEGa(トリエチルガリウム)を用いることができる。Inの原料として、例えば、TMIn(トリメチルインジウム)及びTEIn(トリエチルインジウム)などを用いることができる。Alの原料として、例えば、TMAl(トリメチルアルミニウム)などを用いることができる。Nの原料として、例えば、NH(アンモニア)、MMHy(モノメチルヒドラジン)及びDMHy(ジメチルヒドラジン)などを用いることができる。Siの原料としては、SiH(モノシラン)、Si(ジシラン)などを用いることができる。
以上の実施形態によれば、信頼性が高い半導体発光素子を提供することができる。
本明細書において「窒化物半導体」とは、BInAlGa1−x−y−zN(0≦x≦1,0≦y≦1,0≦z≦1,x+y+z≦1)なる化学式において組成比x、y及びzをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、N(窒素)以外のV族元素もさらに含むもの、導電形などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれるものとする。
本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれは良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか2つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した半導体発光素子を基にして、当業者が適宜設計変更して実施し得る全ての半導体発光素子も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
10…金属基板、10a…第1面、10b…第2面、11、12、13…金属基板、18…成長用基板、20…第1中間層、22…第1層、24…第2層、26…第3層、30…第2中間層、40…第3中間層、50…第2電極、60…積層体、62…第2半導体層、64…発光層、66…第1半導体層、66a…第3面、66b…第4面、66s…凹凸部、72…誘電体層、76…保護層、80…第1電極、81…コンタクト部、82…引き出し部、85…パッド、90…裏面電極、110、120、193…半導体発光素子、721…第1誘電体層、722…第2誘電体層

Claims (20)

  1. 10×10−6m/K以下の熱膨張係数を有する金属基板と、
    窒化物半導体を含む第1導電形の第1半導体層と、
    前記金属基板と前記第1半導体層との間に設けられ窒化物半導体を含む第2導電形の第2半導体層と、
    前記第1半導体層と前記第2半導体層との間に設けられ窒化物半導体を含む発光層と、
    前記金属基板と前記第2半導体層との間に設けられ前記金属基板に接する第1中間層と、
    前記第1中間層と前記第2半導体層との間に設けられた第2中間層と、
    を備え、
    前記金属基板の前記第1中間層と接する第1面の表面粗さは、前記第1中間層の厚さよりも小さい半導体発光素子。
  2. 前記第1面の表面粗さは50ナノメートル以下である請求項1記載の半導体発光素子。
  3. 前記金属基板の熱伝導率は、160W/m・K以上である請求項1又は2に記載の半導体発光素子。
  4. 前記金属基板は、第1金属を含む第1金属部と、前記第1金属部に分散され第2金属を含む第2金属部と、を有する請求項1〜3のいずれか1つに記載の半導体発光素子。
  5. 前記第1金属部及び前記第2金属部のいずれか一方はMoを含み、
    前記第1金属部及び前記第2金属部のいずれか他方はCuを含む請求項4記載の半導体発光素子。
  6. 前記第1中間層は、Tiを含む請求項1〜5のいずれか1つに記載の半導体発光素子。
  7. 前記第1中間層は、
    前記金属基板と前記第2半導体層との間に設けられ、前記金属基板に接し、Tiを含む第1層と、
    前記第1層と前記第2半導体層との間に設けられ、前記第1中間層とは異なる金属を含む第2層と、
    前記第2層と前記第2半導体層との間に設けられ、Tiを含む第3層と、
    を有する請求項1〜6のいずれか1つに記載の半導体発光素子。
  8. 前記第1中間層の厚さは50ナノメートル以上1000ナノメートル以下である請求項1〜7のいずれか1つに記載の半導体発光素子。
  9. 前記第2中間層は、Auを含む請求項1〜8のいずれか1つに記載の半導体発光素子。
  10. 前記金属基板は、前記第1面とは反対側の第2面を有し、
    前記第2面の表面粗さは、前記第1面の表面粗さよりも大きい請求項1〜9のいずれか1つに記載の半導体発光素子。
  11. 前記金属基板の前記第2面の表面粗さは200ナノメートル以上である請求項10記載の半導体発光素子。
  12. 前記第2面に接する裏面電極をさらに備えた請求項10又は11に記載の半導体発光素子。
  13. 前記金属基板の厚さは200マイクロメートル以下である請求項1〜12のいずれか1つに記載の半導体発光素子。
  14. 第1電極と、第2電極と、をさらに備え、
    前記第1電極は、前記第1半導体層に接し、
    前記第2電極は、前記第2中間層と前記第2半導体層との間に設けられ、前記第2半導体層に接し、
    前記第1半導体層は、前記第1電極と前記発光層との間に設けられる請求項1〜13のいずれか1つに記載の半導体発光素子。
  15. 第1電極と、第2電極と、をさらに備え、
    前記第1半導体層は、前記金属基板とは反対側の第3面と、前記第3面とは反対側の第4面と、を有し、
    前記第1電極は前記第4面と接し、
    前記第2電極は前記第2中間層と前記第2半導体層との間に設けられ、前記第2半導体層に接する請求項1〜13のいずれか1つに記載の半導体発光素子。
  16. 前記第1電極と前記第2中間層との間に設けられた誘電体層をさらに備えた請求項15記載の半導体発光素子。
  17. 前記第2中間層と前記第2半導体層との間に設けられ、前記第2半導体層のうち前記発光層とは反対側と接する第2電極と、
    前記第2電極と前記第2中間層との間に設けられ、Tiを含む第3中間層と、
    をさらに備えた請求項1〜16のいずれか1つに記載の半導体発光素子。
  18. 前記発光層の側面に設けられた保護層をさらに備えた請求項1〜16のいずれか1つに記載の半導体発光素子。
  19. 前記第1半導体層は、前記金属基板とは反対側の第3面を有し、
    前記保護層は、前記第3面の一部を覆った請求項18記載の半導体発光素子。
  20. 前記第1半導体層は、前記金属基板とは反対側の第3面を有し、
    前記第3面は、前記発光層から放出される光の波長よりも長い間隔で設けられた凹凸部を有する請求項1〜19のいずれか1つに記載の半導体発光素子。
JP2012179800A 2012-08-14 2012-08-14 半導体発光素子 Expired - Fee Related JP5792694B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012179800A JP5792694B2 (ja) 2012-08-14 2012-08-14 半導体発光素子
US13/729,457 US8890194B2 (en) 2012-08-14 2012-12-28 Semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012179800A JP5792694B2 (ja) 2012-08-14 2012-08-14 半導体発光素子

Publications (2)

Publication Number Publication Date
JP2014038920A true JP2014038920A (ja) 2014-02-27
JP5792694B2 JP5792694B2 (ja) 2015-10-14

Family

ID=50099443

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012179800A Expired - Fee Related JP5792694B2 (ja) 2012-08-14 2012-08-14 半導体発光素子

Country Status (2)

Country Link
US (1) US8890194B2 (ja)
JP (1) JP5792694B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016125321A1 (ja) * 2015-02-06 2016-08-11 株式会社 東芝 半導体発光素子及びその製造方法
US20180083173A1 (en) 2016-09-21 2018-03-22 Sharp Kabushiki Kaisha Aluminum nitride-based semiconductor deep ultraviolet light-emitting device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5792694B2 (ja) * 2012-08-14 2015-10-14 株式会社東芝 半導体発光素子
US10797188B2 (en) * 2014-05-24 2020-10-06 Hiphoton Co., Ltd Optical semiconductor structure for emitting light through aperture
JP2016062945A (ja) * 2014-09-16 2016-04-25 株式会社東芝 半導体発光素子および発光装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2004082034A1 (ja) * 2003-03-14 2006-06-15 住友電気工業株式会社 半導体装置
EP2317562A1 (en) * 2009-11-03 2011-05-04 Fundacio Privada Institut De Ciencies Fotoniques Multilayer metallic electrodes for optoelectronics
JP2012089828A (ja) * 2010-09-22 2012-05-10 Toshiba Corp 半導体装置の製造方法
JP4989773B1 (ja) * 2011-05-16 2012-08-01 株式会社東芝 半導体発光素子

Family Cites Families (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004082036A1 (ja) * 2003-03-10 2004-09-23 Toyoda Gosei Co., Ltd. 固体素子デバイスおよびその製造方法
JP2007142479A (ja) 2003-03-14 2007-06-07 Sumitomo Electric Ind Ltd 半導体装置
US7413918B2 (en) * 2005-01-11 2008-08-19 Semileds Corporation Method of making a light emitting diode
WO2006116030A2 (en) * 2005-04-21 2006-11-02 Aonex Technologies, Inc. Bonded intermediate substrate and method of making same
WO2007004572A1 (ja) * 2005-06-30 2007-01-11 Matsushita Electric Works, Ltd. 発光装置
KR100764393B1 (ko) * 2006-02-22 2007-10-05 삼성전기주식회사 고출력 어레이형 반도체 레이저 장치 제조방법
US8013320B2 (en) * 2006-03-03 2011-09-06 Panasonic Corporation Nitride semiconductor device and method for fabricating the same
US8373195B2 (en) * 2006-04-12 2013-02-12 SemiLEDs Optoelectronics Co., Ltd. Light-emitting diode lamp with low thermal resistance
US7863639B2 (en) * 2006-04-12 2011-01-04 Semileds Optoelectronics Co. Ltd. Light-emitting diode lamp with low thermal resistance
KR100736623B1 (ko) * 2006-05-08 2007-07-09 엘지전자 주식회사 수직형 발광 소자 및 그 제조방법
JP5003033B2 (ja) * 2006-06-30 2012-08-15 住友電気工業株式会社 GaN薄膜貼り合わせ基板およびその製造方法、ならびにGaN系半導体デバイスおよびその製造方法
TWI318013B (en) * 2006-09-05 2009-12-01 Epistar Corp A light emitting device and the manufacture method thereof
US7816155B2 (en) * 2007-07-06 2010-10-19 Jds Uniphase Corporation Mounted semiconductor device and a method for making the same
JP4829190B2 (ja) * 2007-08-22 2011-12-07 株式会社東芝 発光素子
US8320419B2 (en) * 2007-09-20 2012-11-27 Oclaro Technology Limited High power semiconductor laser diodes
EP2191546B1 (en) * 2007-09-20 2018-01-17 II-VI Laser Enterprise GmbH High power semiconductor laser diodes
WO2009148253A2 (ko) * 2008-06-02 2009-12-10 고려대학교 산학협력단 반도체 발광소자 제조용 지지기판 및 상기 지지기판을 이용한 반도체 발광소자
JP5197186B2 (ja) * 2008-06-30 2013-05-15 株式会社東芝 半導体発光装置
JP4599442B2 (ja) * 2008-08-27 2010-12-15 株式会社東芝 半導体発光素子の製造方法
JP4886766B2 (ja) * 2008-12-25 2012-02-29 株式会社東芝 半導体発光素子
JP2010192701A (ja) 2009-02-18 2010-09-02 Showa Denko Kk 発光ダイオード、発光ダイオードランプ及び発光ダイオードの製造方法
US20120086035A1 (en) * 2009-05-11 2012-04-12 SemiLEDs Optoelectronics Co., Ltd. LED Device With A Light Extracting Rough Structure And Manufacturing Methods Thereof
JP2011040564A (ja) * 2009-08-11 2011-02-24 Toshiba Corp 半導体素子の製造方法および製造装置
CN101673792B (zh) * 2009-09-25 2011-09-21 厦门市三安光电科技有限公司 一种基于无掩模转移光子晶体结构的GaN基薄膜LED的制造方法
TWI403003B (zh) * 2009-10-02 2013-07-21 Chi Mei Lighting Tech Corp 發光二極體及其製造方法
KR101198758B1 (ko) * 2009-11-25 2012-11-12 엘지이노텍 주식회사 수직구조 반도체 발광소자 및 그 제조방법
JP4996706B2 (ja) * 2010-03-03 2012-08-08 株式会社東芝 半導体発光素子およびその製造方法
JP4886869B2 (ja) * 2010-03-03 2012-02-29 株式会社東芝 半導体発光素子およびその製造方法
JP5612336B2 (ja) * 2010-03-08 2014-10-22 スタンレー電気株式会社 半導体発光素子の製造方法
JP5017399B2 (ja) * 2010-03-09 2012-09-05 株式会社東芝 半導体発光装置および半導体発光装置の製造方法
JP5174064B2 (ja) * 2010-03-09 2013-04-03 株式会社東芝 半導体発光装置および半導体発光装置の製造方法
JP5185308B2 (ja) * 2010-03-09 2013-04-17 株式会社東芝 半導体発光装置の製造方法
JP5174067B2 (ja) * 2010-03-11 2013-04-03 株式会社東芝 半導体発光素子
JP5052636B2 (ja) * 2010-03-11 2012-10-17 株式会社東芝 半導体発光素子
JP5143171B2 (ja) * 2010-03-17 2013-02-13 株式会社東芝 半導体発光素子及びその製造方法
US8772805B2 (en) * 2010-03-31 2014-07-08 Seoul Viosys Co., Ltd. High efficiency light emitting diode and method for fabricating the same
CN101872830A (zh) * 2010-06-10 2010-10-27 厦门市三安光电科技有限公司 自带短路保护功能的垂直发光二极管
KR101671793B1 (ko) * 2010-07-01 2016-11-04 삼성전자주식회사 반도체 발광소자 및 그 제조방법
JP5605033B2 (ja) 2010-07-09 2014-10-15 豊田合成株式会社 発光ダイオードの製造方法、切断方法及び発光ダイオード
JP5185344B2 (ja) * 2010-09-06 2013-04-17 株式会社東芝 半導体発光素子の製造方法および半導体発光素子
JP2012094630A (ja) * 2010-10-26 2012-05-17 Toshiba Corp 半導体発光素子
US20120119184A1 (en) * 2010-11-12 2012-05-17 Kung-Hsieh Hsu Vertical Light Emitting Diode (VLED) Die Having N-Type Confinement Structure With Etch Stop Layer And Method Of Fabrication
JP4940363B1 (ja) * 2011-02-28 2012-05-30 株式会社東芝 半導体発光素子及び半導体発光装置
JP5050109B2 (ja) * 2011-03-14 2012-10-17 株式会社東芝 半導体発光素子
JP5649514B2 (ja) * 2011-05-24 2015-01-07 株式会社東芝 半導体発光素子、窒化物半導体層、及び、窒化物半導体層の形成方法
JP5726640B2 (ja) * 2011-05-27 2015-06-03 株式会社東芝 窒化物半導体素子及び窒化物半導体層成長用基板
JP2013004768A (ja) * 2011-06-17 2013-01-07 Toshiba Corp 半導体発光素子の製造方法及び半導体発光素子用ウェーハ
US8513806B2 (en) * 2011-06-30 2013-08-20 Rohm Co., Ltd. Laminated high melting point soldering layer formed by TLP bonding and fabrication method for the same, and semiconductor device
JP5162016B1 (ja) * 2011-09-15 2013-03-13 株式会社東芝 半導体素子、ウェーハ、半導体素子の製造方法及びウェーハの製造方法
JP5653327B2 (ja) * 2011-09-15 2015-01-14 株式会社東芝 半導体発光素子、ウェーハ、半導体発光素子の製造方法及びウェーハの製造方法
JP5238865B2 (ja) * 2011-10-11 2013-07-17 株式会社東芝 半導体発光素子
JP5175967B1 (ja) * 2011-10-11 2013-04-03 株式会社東芝 半導体発光素子及び半導体ウェーハ
JP5629669B2 (ja) * 2011-10-11 2014-11-26 株式会社東芝 半導体発光素子の製造方法
JP5139576B1 (ja) * 2011-12-09 2013-02-06 株式会社東芝 半導体発光素子の製造方法
JP5166594B1 (ja) * 2011-12-12 2013-03-21 株式会社東芝 半導体発光素子
JP5694215B2 (ja) * 2012-03-07 2015-04-01 株式会社東芝 半導体発光素子
JP5646545B2 (ja) * 2012-06-11 2014-12-24 株式会社東芝 半導体発光素子及びその製造方法
JP2013258208A (ja) * 2012-06-11 2013-12-26 Toshiba Corp 半導体発光素子
JP5792694B2 (ja) * 2012-08-14 2015-10-14 株式会社東芝 半導体発光素子

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2004082034A1 (ja) * 2003-03-14 2006-06-15 住友電気工業株式会社 半導体装置
EP2317562A1 (en) * 2009-11-03 2011-05-04 Fundacio Privada Institut De Ciencies Fotoniques Multilayer metallic electrodes for optoelectronics
JP2013510397A (ja) * 2009-11-03 2013-03-21 フンダシオ インスティチュート デ サイエンセズ フォトニクス 光電子デバイス用多層金属電極
JP2012089828A (ja) * 2010-09-22 2012-05-10 Toshiba Corp 半導体装置の製造方法
JP4989773B1 (ja) * 2011-05-16 2012-08-01 株式会社東芝 半導体発光素子

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016125321A1 (ja) * 2015-02-06 2016-08-11 株式会社 東芝 半導体発光素子及びその製造方法
US20180083173A1 (en) 2016-09-21 2018-03-22 Sharp Kabushiki Kaisha Aluminum nitride-based semiconductor deep ultraviolet light-emitting device
US10622530B2 (en) 2016-09-21 2020-04-14 Sharp Kabushiki Kaisha Aluminum nitride-based semiconductor deep ultraviolet light-emitting device

Also Published As

Publication number Publication date
JP5792694B2 (ja) 2015-10-14
US20140048816A1 (en) 2014-02-20
US8890194B2 (en) 2014-11-18

Similar Documents

Publication Publication Date Title
JP5220916B2 (ja) 発光素子及びその製造方法
JP5676396B2 (ja) 高光抽出led用の基板除去方法
TWI479674B (zh) 半導體晶圓組件之處理方法
JP4592388B2 (ja) Iii−v族化合物半導体発光素子およびその製造方法
US20060154393A1 (en) Systems and methods for removing operating heat from a light emitting diode
CN104409588B (zh) 半导体发光元件
WO2012147436A9 (ja) GaN系半導体デバイスの製造方法
US7919780B2 (en) System for high efficiency solid-state light emissions and method of manufacture
TWI475720B (zh) 半導體發光裝置的製造方法及半導體發光裝置
JP2008537318A (ja) 導電性金属基板を有する発光ダイオード
JP5792694B2 (ja) 半導体発光素子
JP2005117020A (ja) 窒化ガリウム系化合物半導体素子とその製造方法
TW201044632A (en) Light emitting diode and method for producing the same, and lamp
US9006013B2 (en) Method for manufacturing semiconductor light emitting device and semiconductor light emitting device wafer
TWI240443B (en) Light-emitting diode and method for manufacturing the same
JP6340016B2 (ja) 半導体発光デバイスにおけるpコンタクト抵抗の制御
JP2007115941A (ja) 窒化ガリウム系化合物半導体及び発光素子
KR101534846B1 (ko) 수직구조의 그룹 3족 질화물계 반도체 발광다이오드 소자및 제조방법
JP5361569B2 (ja) 半導体発光素子及びその製造方法
JP2009176966A (ja) Iii族窒化物半導体素子、およびその製造方法
JP2011517084A (ja) 半導体発光装置に関する反射的コンタクト部
TW201210060A (en) Process for producing light emitting diode, process for cutting light emitting diode and light emitting diode
JP5258285B2 (ja) 半導体発光素子
TW201145610A (en) Semiconductor diode and method for manufacturing a semiconductor diode
JP2016018836A (ja) 半導体発光素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140805

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140930

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150430

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20150512

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150708

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150806

R151 Written notification of patent or utility model registration

Ref document number: 5792694

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees