JP5139576B1 - 半導体発光素子の製造方法 - Google Patents

半導体発光素子の製造方法 Download PDF

Info

Publication number
JP5139576B1
JP5139576B1 JP2011270709A JP2011270709A JP5139576B1 JP 5139576 B1 JP5139576 B1 JP 5139576B1 JP 2011270709 A JP2011270709 A JP 2011270709A JP 2011270709 A JP2011270709 A JP 2011270709A JP 5139576 B1 JP5139576 B1 JP 5139576B1
Authority
JP
Japan
Prior art keywords
light emitting
film
nitride semiconductor
layer
matrix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011270709A
Other languages
English (en)
Other versions
JP2013122978A (ja
Inventor
泰輔 佐藤
康太郎 財満
純平 田島
直治 杉山
真也 布上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011270709A priority Critical patent/JP5139576B1/ja
Priority to US13/601,231 priority patent/US9040322B2/en
Priority to KR1020120140727A priority patent/KR101428247B1/ko
Priority to CN2012105257056A priority patent/CN103165778A/zh
Application granted granted Critical
Publication of JP5139576B1 publication Critical patent/JP5139576B1/ja
Publication of JP2013122978A publication Critical patent/JP2013122978A/ja
Priority to KR1020140014675A priority patent/KR20140037164A/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

【課題】歩留まりの高い半導体発光素子の製造方法を提供する。
【解決手段】成長用基板５と積層母体４とを含む構造体の主面のうちの、前記積層母体の側の主面を基板に接合する工程と、前記成長用基板を除去する工程と、複数の積層体を形成する工程と、凹凸部２０を形成する工程と、複数の積層体を形成する工程と、を備えた半導体発光素子１１０の製造方法が提供される。前記積層母体は、第１導電形の第１窒化物半導体膜１０と、前記第１窒化物半導体膜の上に設けられた発光膜１４と、前記発光膜の上に設けられた第２導電形の第２窒化物半導体膜１２と、を有する。前記積層母体には、引っ張り応力が印加されている。
【選択図】図１

Description

本発明の実施形態は、半導体発光素子の製造方法に関する。
発光ダイオードなどの半導体発光素子が普及している。半導体発光素子の製造方法において、歩留まりの向上が望まれる。
特開２００６−３１０６８８号公報
本発明の実施形態は、歩留まりの高い半導体発光素子の製造方法を提供する。
本発明の実施形態によれば、半導体発光素子の製造方法は、成長用基板と、前記成長用基板の上に設けられ、第１導電形の第１窒化物半導体膜と、前記第１窒化物半導体膜の上に設けられた発光膜と、前記発光膜の上に設けられた第２導電形の第２窒化物半導体膜と、を有し、引っ張り応力が印加された積層母体と、を含む構造体の主面のうちの前記積層母体の側の主面を、基板母体に接合する工程を備える。本製造方法は、前記成長用基板を除去する工程をさらに備える。本製造方法は、前記積層母体の一部を除去することにより前記積層母体を複数の領域に分断して、前記第１窒化物半導体膜から形成された第１窒化物半導体層と、前記第２窒化物半導体膜から形成された第２窒化物半導体層と、前記発光膜から形成された発光層と、を含む複数の積層体を形成する工程をさらに備える。本製造方法は、前記複数の積層体のそれぞれの前記第１窒化物半導体層の前記発光層とは反対側の面に、凹凸部を形成する工程をさらに備える。本製造方法は、前記複数の積層体毎に前記基板母体を分断して、前記積層体と、前記分断された基板母体から形成された支持用基板と、を含む複数の半導体発光素子を形成する工程をさらに備える。本製造方法は、前記構造体の前記主面を前記基板母体に接合する前に前記第２窒化物半導体膜の上にエッチングストップ膜を形成する工程をさらに備える。前記積層母体を分断して前記複数の積層体を形成する工程は、前記第１窒化物半導体膜の側から前記エッチングストップ膜に至るまでエッチングすることにより、前記積層母体を分断することを含む。前記エッチングストップ膜は、Ｎｉ、Ｐｔ、Ｗ、Ａｕ、Ｔｉ及びＡｌよりなる群から選択された少なくとも１つの元素を含む金属である。

実施形態に係る半導体発光素子の構成を例示する模式的断面図である。 実施形態に係る発光部の構成を例示する模式的断面図である。 図３（ａ）〜図３（ｄ）は、実施形態に係る半導体発光素子の製造方法を例示する模式的断面図である。 図４（ａ）〜図４（ｄ）は、実施形態に係る半導体発光素子の製造方法を例示する模式的断面図である。 図５（ａ）〜図５（ｄ）は、実施形態に係る半導体発光素子の製造方法を例示する模式的断面図である。 図６（ａ）〜図６（ｄ）は、実施形態に係る半導体発光素子の製造方法を例示する模式的断面図である。 実施形態に係るバッファ層の構成を例示する模式的断面図である。 実施形態に係る第１窒化物半導体膜の構成を例示する模式的断面図である。 実施形態に係る半導体発光素子の製造方法を例示するフローチャートである。 参考例の半導体発光素子の光学顕微鏡観察像の模式図である。 図１１は、本実施形態にかかる製造方法により製造された半導体発光素子の光学顕微鏡観察像の模式図である。
以下に、各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
図１は、実施形態に係る半導体発光素子の構成を例示する模式的断面図である。
図１に表したように、本実施形態に係る半導体発光素子１１０は、積層体４と、支持用基板５と、を備える。
積層体４は、第１窒化物半導体層１０と、第２窒化物半導体層１２と、発光層１４と、を含む。第１窒化物半導体層１０、第２窒化物半導体層１２及び発光層１４は、例えば、支持用基板５とは別の基板に形成される。積層体４は、例えば、別の基板に形成された後、支持用基板５に接合される。
第１窒化物半導体層１０は、第１導電形を有する。第２窒化物半導体層１２は、第２導電形を有する。第２導電形は、第１導電形とは異なる導電形である。例えば、第１導電形はｎ形であり、第２導電形はｐ形である。実施形態はこれに限らず、第１導電形がｐ形であり、第２導電形がｎ形でも良い。以下では、第１導電形がｎ形であり、第２導電形がｐ形である場合として説明する。
第１窒化物半導体層１０には、例えば、ｎ形ＧａＮ層が用いられる。第２窒化物半導体層１２には、例えば、ｐ形ＧａＮ層が用いられる。
第１窒化物半導体層１０の発光層１４とは反対側の面１０ａには、凹凸部２０が設けられる。凹凸部２０は、第１窒化物半導体層１０の面１０ａにおいて、発光層１４が発した光の全反射を抑制する。これにより、光取り出し効率が向上する。
発光層１４は、第１窒化物半導体層１０と第２窒化物半導体層１２との間に設けられる。発光層１４の一方の面は、第１窒化物半導体層１０に接する。発光層１４の他方の面は、第２窒化物半導体層１２に接する。発光層１４には、例えば、ＩｎＡｌＧａＮとＩｎＧａＮとの積層膜が用いられる。
ここで、第２窒化物半導体層１２から第１窒化物半導体層１０に向かう方向をＺ軸方向とする。Ｚ軸に対して垂直な１つの軸をＸ軸とする。Ｚ軸とＸ軸とに対して垂直な１つの軸をＹ軸とする。Ｚ軸方向は、第１窒化物半導体層１０、発光層１４及び第２窒化物半導体層１２の積層方向に対応する。本願明細書において、「積層」は、直接重ねられる場合の他に、間に別の要素が挿入されて重ねられる場合も含む。
半導体発光素子１１０は、第１電極１６と、第２電極（電極）１８と、第１接合層２４と、第２接合層２６と、裏面電極２８と、第１絶縁層３０と、第２絶縁層３２と、第３絶縁層３４と、をさらに備える。
第１電極１６は、第１窒化物半導体層１０の面１０ａ上に設けられ、第１窒化物半導体層１０と電気的に接続される。第２電極１８は、第２窒化物半導体層１２の発光層１４とは反対側の面上に設けられ、第２窒化物半導体層１２と電気的に接続される。
第２接合層２６は、支持用基板５の上に設けられる。第１接合層２４は、第２接合層２６の上に設けられる。第２電極１８は、第１接合層２４の上に設けられる。第１接合層２４及び第２接合層２６は、別の基板に形成された積層体４と支持用基板５との接合に用いられる。
支持用基板５は、第１接合層２４及び第２接合層２６を介して積層体４を支持する。支持用基板５には、例えば、導電性を有する半導体材料が用いられる。裏面電極２８は、支持用基板５の第２接合層２６とは反対側の面上に設けられている。裏面電極２８は、第１接合層２４、第２接合層２６及び支持用基板５を介して第２電極１８と電気的に接続される。裏面電極２８は、半導体発光素子１１０と外部の機器との電気的な接続に用いられる。
第１絶縁層３０は、第１接合層２６のうちの、第２電極１８とは別の部分に設けられる。第１絶縁層３０の厚さ（Ｚ軸方向に沿う長さ）は、第２電極１８の厚さと実質的に同じである。第１絶縁層３０は、第２電極１８に起因する段差を縮小する。ここで、第１絶縁層３０の厚さが、第２電極１８の厚さと実質的に同じとは、例えば、第２電極１８の厚さと、第１絶縁層３０の厚さと、の差が、±１０ｎｍであることをいう。または、第２電極１８の厚さに対して、第１絶縁膜３０の厚さが、９０％以上１１０％以下であることをいう。
第２絶縁層３２は、第１絶縁層３０の一部の上、及び、第１窒化物半導体層１０の一部の上に設けられる。第２絶縁層３２は、第１窒化物半導体層１０に凹凸部２０を形成する際のマスクとして用いられる。第３絶縁層３４は、第２絶縁層３２の一部の上、及び、第１窒化物半導体層１０の一部の上に設けられる。第３絶縁層３４は、第１電極１６を形成するための凹部１０ｂを第１窒化物半導体層１０に形成する際のマスクとして用いられる。
図２は、実施形態に係る発光部の構成を例示する模式的断面図である。
図２におけるＺ軸方向は、図１におけるＺ軸方向に対して反転している。
図２に表したように、発光層１４は、複数の障壁層４０と、複数の障壁層４０どうしの間に設けられた井戸層４１と、を有する。複数の障壁層４０と、複数の井戸層４１と、は交互に積層されている。この例では、障壁層４０と井戸層４１との間のそれぞれに中間層（ｎ側中間層４２及びｐ側中間層４３）が設けられている。
例えば、第１窒化物半導体層１０の上に、障壁層４０が設けられる。障壁層４０の上に、ｎ側中間層４２が設けられる。ｎ側中間層４２の上に井戸層４１が設けられる。井戸層４１の上に、ｐ側中間層４３が設けられる。障壁層４０、ｎ側中間層４２、井戸層４１及びｐ側中間層４３が１つの組（周期）となる。複数の組が積層される。すなわち、発光層１４は、多重量子井戸（ＭＱＷ:Multi Quantum Well）構造を有することができる。
発光層１４は、単一量子井戸（ＳＱＷ：Single Quantum Well）構造でもよい。この場合には、上記の組が１つであり、井戸層４１の数が１である。
ｎ側中間層４２及びｐ側中間層４３の少なくともいずれかは、必要に応じて設けられ、省略しても良い。
障壁層４０には、例えば、Ｉｎｘ１Ａｌｙ１Ｇａ１−ｘ１−ｙ１Ｎ（０＜ｘ１＜１、０＜ｙ１＜１）が用いられる。障壁層４０には、例えば、Ｉｎ０．０２Ａｌ０．３３Ｇａ０．６５Ｎが用いられる。障壁層４０の厚さは、例えば１１．５ナノメートル（ｎｍ）である。
ｎ側中間層４２には、例えば、Ｉｎｘ２Ｇａ１−ｘ２Ｎ（０＜ｘ２＜１）が用いられる。ｎ側中間層４２には、例えば、Ｉｎ０．０２Ｇａ０．９８Ｎが用いられる。ｎ側中間層４２の厚さは、例えば、０．５ｎｍである。
井戸層４１には、例えば、Ｉｎｘ３Ｇａ１−ｘ３Ｎ（０＜ｘ３＜１）が用いられる。井戸層４１には、例えば、Ｉｎ０．１５Ｇａ０．８５Ｎが用いられる。井戸層４１の厚さは、例えば、２．５ｎｍである。
ｐ側中間層４３には、例えば、Ｉｎｘ４Ｇａ１−ｘ４Ｎ（０＜ｘ４＜１）が用いられる。ｐ側中間層４３には、例えば、Ｉｎ０．０２Ｇａ０．９８Ｎが用いられる。ｐ側中間層４３の厚さは、例えば、０．５ｎｍである。
実施形態において、複数の障壁層４０どうしの間で、複数の障壁層４０に用いられる材料及び厚さの少なくともいずれかが、複数の障壁層４０において互いに異なっても良い。複数の井戸層４１が設けられる場合、複数の井戸層４１に用いられる材料及び厚さの少なくともいずれかが、複数の井戸層４１において互いに異なっても良い。複数のｎ側中間層４２が設けられる場合、複数のｎ側中間層４２に用いられる材料及び厚さの少なくともいずれかが、複数のｎ側中間層４２において互いに異なっても良い。複数のｐ側中間層４３が設けられる場合、複数のｐ側中間層４３に用いられる材料及び厚さの少なくともいずれかが、複数のｐ側中間層４３において互いに異なっても良い。
以下、半導体発光素子１１０の製造方法の例を説明する。
図３（ａ）〜図３（ｄ）、図４（ａ）〜図４（ｄ）、図５（ａ）〜図５（ｄ）、及び、図６（ａ）〜図６（ｄ）は、実施形態に係る半導体発光素子の製造方法を例示する模式的断面図である。
図３（ａ）に表したように、半導体発光素子１１０を製造する場合には、まず成長用基板５０の上に、バッファ層５１を形成する。成長用基板５０には、例えば、Ｓｉ基板が用いられる。半導体発光素子１１０は、例えば、成長用基板５０の上において、複数同時に製造される。図３〜図６では、半導体発光素子１１０となる部分を、Ｘ軸方向に２つ並べて示している。
バッファ層５１には、例えば、Ｉｎｘ５Ａｌｙ５Ｇａ１−ｘ５−ｙ５Ｎ（０＜ｘ５＜１、０＜ｙ５＜１）が用いられる。バッファ層５１には、例えば、ＡｌＮが用いられる。バッファ層５１の厚さは、例えば、１００ｎｍである。
図７は、実施形態に係るバッファ層の構成を例示する模式的断面図である。
図７に表したように、バッファ層５１は、複数の第１バッファ層５１ａと、第２バッファ層５１ｂと、の複数の積層構造を有する場合もある。
第１バッファ層５１ａには、例えば、Ｉｎｘ６Ａｌｙ６Ｇａ１−ｘ６−ｙ６Ｎ（０＜ｘ６＜１、０＜ｙ６＜１）が用いられる。第１バッファ層５１ａには、例えば、ＡｌＮが用いられる。第１バッファ層５１ａの厚さは、例えば、１０ｎｍである。
第２バッファ層５１ｂには、例えば、Ｉｎｘ７Ａｌｙ７Ｇａ１−ｘ７−ｙ７Ｎ（０＜ｘ７＜１、０＜ｙ７＜１）が用いられる。第２バッファ層５１ｂには、例えば、Ａｌ０．７５Ｇａ０．２５Ｎが用いられる。第２バッファ層５１ｂの厚さは、例えば、５０ｎｍである。
図３（ａ）に表したように、バッファ層５１を形成した後、バッファ層５１の上に、積層母体５２を形成する。積層母体５２は、第１窒化物半導体層１０となる第１窒化物半導体膜５３と、第２窒化物半導体層１２となる第２窒化物半導体膜５４と、発光層１４となる発光膜５５と、を含む。発光膜５５は、第１窒化物半導体膜５３と第２窒化物半導体膜５４との間に設けられている。積層母体５２の形成には、例えば、有機金属気層成長（ＭＯＣＶＤ）法が用いられる。
これにより、成長用基板５０と積層母体５２とを有する構造体１２０が形成される。また、構造体１２０は、成長用基板５０と第１窒化物半導体膜５３との間に、バッファ層５１を有する。構造体１２０の形成は、例えば、成長用基板５０の上にバッファ層５１を形成し、バッファ層５１の上に第１窒化物半導体膜５３形成し、第１窒化物半導体膜５３の上に発光膜５５を形成し、発光膜５５の上に第２窒化物半導体膜５４を形成する。バッファ層５１を設けない場合には、例えば、成長用基板５０の上に第１窒化物半導体膜５３を形成する。構造体１２０は、積層母体５２の側の第１主面１２０ａと、成長用基板５０の側の第２主面１２０ｂとを有する。
図８は、実施形態に係る第１窒化物半導体膜の構成を例示する模式的断面図である。
図８に表したように、第１窒化物半導体膜５３は、不純物を添加していない第１ＧａＮ層５３ａと、Ｓｉを添加した第２ＧａＮ層５３ｂと、の積層構造を有する場合もある。
Ｓｉ基板である成長用基板５０の上に、窒化物半導体を含む積層母体５２を形成すると、積層母体５２に大きな引っ張り応力が印加される。例えば、積層母体５２の成長後の降温時において、成長用基板５０と積層母体５２との熱膨張係数の差により、積層母体５２に引っ張り応力が印加される。降温時に印加された引っ張り応力は、積層母体５２の内部に残留する。このように、積層母体５２には、引っ張り応力が印加されている。
図３（ｂ）に表したように、積層母体５２の上に、第１絶縁層３０となる第１絶縁膜（エッチングストップ膜）５８を形成する。第１絶縁膜５８には、例えば、Ｓｉ、Ａｌ、Ｔｉ、Ｚｒ、Ｉｎ、Ｓｎ及びＮｉの少なくともいずれかの酸化膜と、前記少なくともいずれかの窒化膜と、前記少なくともいずれかの酸窒化膜と、のいずれかが用いられる。第１絶縁膜５８には、例えば、ＳｉＯ２膜が用いられる。また、第１絶縁膜５８には、例えば、Ｎｉ、Ｐｔ、Ｗ、Ａｕ、Ｔｉ及びＡｌよりなる群から選択された少なくとも１つの元素を含む金属材料を用いてもよい。第１絶縁膜５８の形成には、例えば、熱ＣＶＤ法が用いられる。
図３（ｃ）に表したように、例えば、フォトリソグラフィ及びエッチングにより、第１絶縁膜５８の一部を除去する。この後、第１絶縁膜５８を除去した部分に、第２電極１８を形成する。第２電極１８は、第１絶縁膜５８と実質的に同じ厚みで形成する。第２電極１８の形成には、例えば、蒸着法を用いる。第２電極１８は、例えば、Ｎｉ、Ｐｔ、Ａｇ、Ｔｉ、Ａｌ、Ｉｎ及びＡｕの少なくとも１つの元素を含む金属膜である。
図３（ｄ）に表したように、第１絶縁膜５８及び第２電極１８の上に、第１接合層２４となる第１接合膜６０を形成する。第１接合膜６０は、例えば、Ｐｔ、Ｔｉ、Ａｌ、Ｎｉ、Ｗ及びＡｕの少なくとも１つの元素を含む金属膜である。第１接合膜６０には、例えば、Ｔｉ膜、Ｐｔ膜及びＡｕ膜を、この順で積層した積層膜が用いられる。
図４（ａ）に表したように、図１において支持用基板５となる基板母体６２の一方の面に、第２接合層２６となる第２接合膜６４を形成する。基板母体６２には、例えば、Ｓｉ基板が用いられる。第２接合膜６４には、例えば、Ａｕ−Ｓｎ膜が用いられる。基板母体６２に第２接合膜６４を形成した後、構造体１２０の第１主面１２０ａ及び第２主面１２０ｂのうちの、積層母体５２の側の第１主面１２０ａを基板母体６２に接合する。
第１主面１２０ａを基板母体６２に接合する場合には、第１接合膜６０と第２接合膜６４とを互いに接触させて、基板母体６２を構造体１２０の上に配置する。この後、構造体１２０と基板母体６２とに対し、高温下で一定の時間圧力を加える。例えば、２８０℃の状態で、１ｋＮの圧力を５分間加える。これにより、第１接合膜６０と第２接合膜６４とが互いに接合され、構造体１２０と基板母体６２とが一体化する。この際、第２電極１８と第１絶縁膜５８とを実質的に同じ厚みで形成しているので、第１接合膜６０と第２接合膜６４との接合面が平坦になる。これにより、第１接合膜６０と第２接合膜６４との接合性を高めることができる。
構造体１２０を基板母体６２に接合した後、成長用基板５０を研削し、成長用基板５０を薄くする。成長用基板５０の研削では、成長用基板５０の厚さを、例えば、５μｍ以上５０μｍ以下とする。成長用基板５０の厚さを５０μｍ以下とすることで、例えば、この後に行う成長用基板５０を除去する工程において、成長用基板５０を除去しやすくすることができる。成長用基板５０の厚さを５μｍ以上とすることで、例えば、研削によって積層母体５２などに物理的なダメージを与えてしまうことを抑制することができる。
図４（ｂ）に表したように、成長用基板５０を上にしてエッチングを行うことにより、成長用基板５０を除去する。成長用基板５０のエッチングには、例えば、フッ素系の反応ガスによるエッチングを用いる。成長用基板５０のエッチングでは、バッファ層５１をストッパとする。より詳しくは、バッファ層５１に含まれる第１バッファ層５１ａ（ＡｌＮ層）をストッパとする。これにより、バッファ層５１の成長用基板５０側の表面５１ｃを露出させる。
エッチングガスであるフッ素系の反応ガスには、例えば、Ｃ４Ｆ８やＳＦ６などを用いる。これにより、Ｓｉを含む成長用基板５０と、バッファ層５１のＡｌＮ層と、のエッチングレート比を１００倍以上とすることができる。成長用基板５０とバッファ層５１とのエッチングレート比が低いと、成長用基板５０のバッファ層５１とは反対側の表面５０ａの凹凸の状態などに応じて、発光膜５５の近傍までエッチングの影響が及び、半導体発光素子１１０の特性を劣化させてしまう恐れがある。これに対し、成長用基板５０とバッファ層５１とのエッチングレート比を１００倍以上とすれば、バッファ層５１によって、積層母体５２にエッチングの影響を抑制することができる。
図４（ｃ）に表したように、塩素系の反応ガスによるエッチングを行い、バッファ層５１、及び、第１窒化物半導体膜５３の一部を除去する。バッファ層５１のエッチングには、Ｃｌ２やＢＣｌ３などの塩素系ガスをエッチングガスとして用いる。また、塩素系ガスにＡｒガスを混合すると、物理的なエッチングも加えることができる。これにより、バッファ層５１と第１窒化物半導体膜５３とのエッチングレート比が小さくなるので、エッチング深さの制御がより容易になる。第１窒化物半導体膜５３の一部とは、例えば、バッファ層５１側に設けられた、第１ＧａＮ層５３ａである。
図４（ｄ）に表したように、例えばリソグラフィ及びエッチングにより、積層母体５２の上に絶縁膜６６を形成する。絶縁膜６６は、第１窒化物半導体層１０、第２窒化物半導体層１２及び発光層１４の形状に対応させ、第２電極１８と対向する部分に形成する。絶縁膜６６には、例えば、ＳｉＯ２を用いる。
図５（ａ）に表したように、積層母体５２の一部を除去することにより、積層母体５２を複数の領域に分断する。積層母体５２を分断すると、第１窒化物半導体膜５３から第１窒化物半導体層１０が形成され、第２窒化物半導体膜５４から第２窒化物半導体層１２が形成され、発光膜５５から発光層１４が形成される。これにより、積層母体５２から複数の積層体４が形成される。積層母体５２の除去は、例えば、絶縁膜６６をマスクとしたドライエッチングにより行う。積層母体５２の除去では、例えば、第１絶縁膜５８をエッチングストップ膜とし、第１窒化物半導体膜５３の側から第１絶縁膜５８に至るまでエッチングを行うことにより、積層母体５２を分断する。
積層母体５２を分断することで、積層母体５２に残留する引っ張り応力を低減することができる。例えば、３インチのＳｉ基板上に積層母体５２を形成し、図４（ｃ）と同じ構造の試料を作製する。基板母体６２の厚さは、３８０μｍとする。この場合、積層母体５２を上に向けて置いた状態で、曲率半径４．５ｍの曲率で椀型（中心部が下向きに凸の状態）に反る。この状態では、積層母体５２に、１．９６ＧＰａの引っ張り応力が残留している。この試料にドライエッチングを行い、積層母体５２を分断して、積層体４を形成する。このとき、試料は、曲率半径５．０ｍの反りに緩和される。引っ張り応力は、１．７３ＧＰａまで低減する。
図５（ｂ）に表したように、第１窒化物半導体層１０及び第１絶縁膜５８の上に、第２絶縁層３２となる第２絶縁膜６８を形成する。第２絶縁膜６８には、例えば、ＳｉＯ２を用いる。これにより、絶縁膜６６は、第２絶縁膜６８と一体化する。
図５（ｃ）に表したように、第２絶縁膜６８の一部を除去して、第１窒化物半導体層１０の一部を露呈させる。第２絶縁膜６８の除去は、例えば、リソグラフィ技術を用いて第２絶縁膜６８の上にフォトレジストをパターニングし、フッ化アンモニウムでウエットエッチングすることで行う。第２絶縁膜６８の除去では、第１窒化物半導体層１０のうちの、凹凸部２０を形成する領域を露呈させる。
図５（ｄ）に表したように、第２絶縁膜６８をマスクとして第１窒化物半導体層１０をエッチングすることにより、第１窒化物半導体層１０に凹凸部２０を形成する。凹凸部２０の形成は、例えば、水酸化カリウムを用いたエッチングで行う。例えば、１ｍｏｌ／ｌの濃度で、７０℃の温度の水酸化カリウムを用い、１５分間のエッチングを行う。これにより、第１窒化物半導体層１０の表面が粗面化される。第１窒化物半導体層１０には、例えば、１００ｎｍ以上３０００ｎｍ以下の表面粗さの凹凸部２０が形成される。
図６（ａ）に表したように、第１窒化物半導体層１０及び第２絶縁膜６８の上に、第３絶縁層３４となる第３絶縁膜７０を形成する。第３絶縁膜７０には、例えば、ＳｉＯ２を用いる。
図６（ｂ）に表したように、第２絶縁膜６８及び第３絶縁膜７０の一部を除去し、第１窒化物半導体層１０の一部を露呈させる。第２絶縁膜６８及び第３絶縁膜７０の除去には、例えば、リソグラフィ及びエッチングを用いる。第２絶縁膜６８及び第３絶縁膜７０の除去では、第１窒化物半導体層１０のうちの、凹凸部２０が形成されていない部分、すなわち第１電極１６を形成する部分を露呈させる。
図６（ｃ）に表したように、第３絶縁膜７０をマスクとして第１窒化物半導体層１０をエッチングすることにより、第１電極１６を形成するための凹部１０ｂを第１窒化物半導体層１０に形成する。
図６（ｄ）に表したように、凹部１０ｂに第１電極１６を形成する。第１電極１６は、例えば、Ｔｉ、Ａｌ、Ｒｈ、Ｉｎ、Ｎｉ、Ｐｔ及びＡｕの少なくともいずれかの元素を含む金属膜を形成し、所定の形状に加工することで形成する。このように、第１電極１６は、例えば、Ｔｉ、Ａｌ、Ｒｈ，Ｉｎ、Ｎｉ、Ｐｔ及びＡｕよりなる群から選択された少なくとも１つの元素を含む。
第１電極１６を形成した後、基板母体６２を研削し、基板母体６２を薄くする。基板母体６２の研削では、基板母体６２の厚さを、例えば、５０μｍ以上２５０μｍ以下とする。その後、裏面電極２８を基板母体６２の研削した面に形成する。裏面電極２８は、例えば、Ｔｉ、Ａｌ、Ｒｈ、Ｉｎ、Ｎｉ、Ｐｔ及びＡｕの少なくともいずれかの元素を含む金属膜である。その後、ダイシングラインＤＬに沿ってダイシングを行い、積層体４毎に基板母体６２を分断する。これにより、複数の半導体発光素子１１０が形成される。
図９は、実施形態に係る半導体発光素子の製造方法を例示するフローチャートである。 図９に表したように、実施形態に係る半導体発光素子の製造方法は、構造体１２０を基板母体６２に接合するステップ１１０と、成長用基板５０を除去するステップ１２０と、積層母体５２を分断して複数の積層体４を形成するステップ１３０と、凹凸部２０を形成するステップ１４０と、基板母体６２を分断して複数の半導体発光素子１１０を形成するステップ１５０と、を含む。
ステップＳ１１０では、例えば、図４（ａ）に関して説明した工程を実施する。ステップＳ１２０では、例えば、図４（ｂ）に関して説明した工程を実施する。ステップＳ１３０では、例えば、図５（ａ）に関して説明した工程を実施する。ステップＳ１４０では、例えば、図５（ｄ）に関して説明した工程を実施する。ステップＳ１５０では、例えば、図６（ｄ）に関して説明した工程を実施する。
本実施形態に係る半導体発光素子の製造方法では、積層母体５２を分断し、積層体４を形成した後に、第１窒化物半導体層１０に凹凸部２０を形成している。
この場合には、凹凸部２０の形成のためのウエットエッチングの前に、積層母体５２を分断するので、積層母体５２から形成された複数の積層体４の側面が形成された状態で、ウエットエッチングが行われる。このため、積層体４の側面がウエットエッチングで劣化されることを抑制するために、側面に保護層（例えばＳｉＯ２層）が設けられる。
一方、半導体発光素子の製造方法として、積層母体５２の状態のまま、第１窒化物半導体膜５３に対して凹凸部２０を形成し、その後で積層母体５２を分断する方法も考えられる。この場合には、上記の保護層を設ける必要がない。このため、工程が簡単である。例えば、サファイア基板上に積層母体５２を形成する場合には、この方法が採用される。
本願発明者は、サファイア基板上に積層母体５２を形成する方法と同様に、シリコン基板上に積層母体５２を形成し、積層母体５２を分断する前に第１窒化物半導体膜５３に凹凸部２０を形成して半導体発光素子を作製した。このときには、クラックが発生することが分かった。
図１０は、参考例の半導体発光素子の光学顕微鏡観察像図である。
図１０は、積層母体５２の状態で（分断する前に）、凹凸部２０の形成を行う方法で製造された半導体発光素子１１９の一部の光学顕微鏡観察像図である。積層母体５２は、シリコン基板上に形成され、積層母体５２には、引っ張り応力が印加されている。
図１０に表したように、半導体発光素子１１９においては、多くのクラックＣＲが発生する。このクラックＣＲを詳細に解析することで、クラックＣＲは、半導体結晶の結晶方位に沿った方向に沿っていることが分かった。さらに詳しく解析すると、このクラックＣＲは、凹凸部２０の凹部または凸部を起点として発生することも判明した。
クラックＣＲを低減するために、凹凸部２０の形成のためのプロセス条件など検討したものの、クラックＣＲを十分に低減することは困難であった。
このとき、積層母体５２の分断工程と、第１窒化物半導体膜５３への凹凸部２０の形成工程と、の順番を入れ替える実験を行った。この順番は、本実施形態に係る半導体発光素子の製造方法に対応する。
図１１は、実施形態に係る製造方法により製造された半導体発光素子の光学顕微鏡観察像図である。
図１１に表したように、本実施形態に係る製造方法で作製した半導体発光素子１１０には、クラックＣＲがほとんど発生していない。積層母体５２を分断した後に、凹凸部２０の形成のためのウエットエッチングを実施する方法においては、クラックＣＲの発生を抑制できることが分かった。
サファイア基板の上に積層母体５２を形成する場合には、積層母体５２には引っ張り応力が印加されず、圧縮応力が印加される。圧縮応力が印加されている場合は、膜が押さえつけられている状態なので、その応力の値が大きい場合においてもクラックＣＲは発生し難いと考えられる。このため、積層母体５２を分断する前の大きな面積の状態のままで凹凸部２０を形成してもクラックＣＲが発生しない。
しかしながら、シリコン基板の上に積層母体５２を形成した場合には積層母体５２には、引っ張り応力が印加される。印加される応力が引っ張り応力である場合には、その応力の値が小さい場合であってもクラックＣＲが発生しやすいと考えられる。このため、積層母体５２に引っ張り応力が加えられている場合には、大きな面積の状態のままで（積層母体５２のままで）凹凸部２０を形成すると、クラックＣＲが非常に発生しやすくなると考えられる。
本実施形態に係る半導体発光素子の製造方法は、このような実験事実に基づいて導きだされている。
本実施形態においては、引っ張り応力が印加されている積層母体５２を用いる場合に、凹凸部２０を形成する前に、積層母体５２を小さい面積に分断し、印加される応力が緩和されている状態を形成する。印加される引っ張り応力が緩和された状態で凹凸部２０を形成することで、クラックＣＲの発生が大幅に低減できる。
これに対して、図１０に例示した半導体発光素子１１９においては、大きな引っ張り応力が印加されている積層母体５２の状態のままで、凹凸部２０の形成を行うために、積層母体５２にクラックＣＲが発生したものと考えられる。
本実施形態に係る半導体発光素子の製造方法では、積層母体５２の分断（積層体４の形成）を先に行い、引っ張り応力を低下させた状態で凹凸部２０を形成する。これにより、クラックＣＲの発生を抑制し、歩留まりを向上することができる。
積層母体５２の状態で凹凸部２０を形成すると、複数の素子が連続した状態であるため、一つの凹凸部２０で発生したクラックが、隣接する素子の部分にも影響を与えてしまうことがある。これに対して、本実施形態に係る半導体発光素子の製造方法では、素子毎の積層体４に分かれているので、一つの凹凸部２０で発生したクラックは、その素子の部分で止まり、隣接する素子に影響を与えることがない。
上記のように、本実施形態に係る工程の順番は、サファイア基板上に積層母体５２を形成する構成の場合には、採用する必要がない。本実施形態に係る工程の順番を採用すると、積層体４の側面を保護する構成が必要であるため、この順番は採用されない。本実施形態においては、シリコン基板上に積層母体５２を形成する場合において発生する引っ張り応力に対応して、特殊な順番を採用する。
本実施形態に係る半導体発光素子の製造方法によれば、クラックＣＲの発生を抑制し、歩留まりを大幅に向上することができる。
上記実施形態では、成長用基板５０にＳｉ基板を用いたが、成長用基板５０は、これに限らない。積層母体５２に引っ張り応力を印加する任意の構成おいて本実施形態に係る製造方法を適用できる。
実施形態によれば、歩留まりの高い半導体発光素子の製造方法が提供される。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。
しかし、本発明の実施形態は、これらの具体例に限定されるものではない。
例えば、半導体発光素子に含まれる、成長用基板、積層母体、第１窒化物半導体膜、発光膜、第２窒化物半導体膜、構造体、基板母体、第１窒化物半導体層、第２窒化物半導体層、発光層、積層体、凹凸部、支持用基板、バッファ層、エッチングストップ膜、電極などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した半導体発光素子の製造方法を基にして、当業者が適宜設計変更して実施し得る全ての半導体発光素子の製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
４…積層体、 ５…支持用基板、 １０…第１窒化物半導体層、 １０ａ…面、 １０ｂ…凹部、 １２…第２窒化物半導体層、 １４…発光層、 １６…第１電極、 １８…第２電極、 ２０…凹凸部、 ２４…第１接合層、 ２６…第２接合層、 ２８…裏面電極、 ３０…第１絶縁層、 ３２…第２絶縁層、 ３４…第３絶縁層、 ４０…障壁層、 ４１…井戸層、 ４２…ｎ側中間層、 ４３…ｐ側中間層、 ５０…成長用基板、 ５０ａ…表面、 ５１…バッファ層、 ５１ａ…第１バッファ層、 ５１ｂ…第２バッファ層、 ５１ｃ…表面、 ５２…積層母体、 ５３…第１窒化物半導体膜、 ５３ａ…第１ＧａＮ層、 ５３ｂ…第２ＧａＮ層、 ５４…第２窒化物半導体膜、 ５５…発光膜、 ５８…第１絶縁膜、 ６０…第１接合膜、 ６２…基板母体、 ６４…第２接合膜、 ６６…絶縁膜、 ６８…第２絶縁膜、 ７０…第３絶縁膜、 １１０、１１９…半導体発光素子、 １２０…構造体、 １２０ａ…第１主面、 １２０ｂ…第２主面、 ＣＲ…クラック

Claims (6)

  1. 成長用基板と、前記成長用基板の上に設けられ、第１導電形の第１窒化物半導体膜と、前記第１窒化物半導体膜の上に設けられた発光膜と、前記発光膜の上に設けられた第２導電形の第２窒化物半導体膜と、を有し、引っ張り応力が印加された積層母体と、を含む構造体の主面のうちの前記積層母体の側の主面を、基板母体に接合する工程と、
    前記成長用基板を除去する工程と、
    前記積層母体の一部を除去することにより前記積層母体を複数の領域に分断して、前記第１窒化物半導体膜から形成された第１窒化物半導体層と、前記第２窒化物半導体膜から形成された第２窒化物半導体層と、前記発光膜から形成された発光層と、を含む複数の積層体を形成する工程と、
    前記複数の積層体のそれぞれの前記第１窒化物半導体層の前記発光層とは反対側の面に、凹凸部を形成する工程と、
    前記複数の積層体毎に前記基板母体を分断して、前記積層体と、前記分断された基板母体から形成された支持用基板と、を含む複数の半導体発光素子を形成する工程と、
    前記構造体の前記主面を前記基板母体に接合する前に前記第２窒化物半導体膜の上にエッチングストップ膜を形成する工程と、
    を備え、
    前記積層母体を分断して前記複数の積層体を形成する工程は、前記第１窒化物半導体膜の側から前記エッチングストップ膜に至るまでエッチングすることにより、前記積層母体を分断することを含み、
    前記エッチングストップ膜は、Ｎｉ、Ｐｔ、Ｗ、Ａｕ、Ｔｉ及びＡｌよりなる群から選択された少なくとも１つの元素を含む金属である半導体発光素子の製造方法。
  2. 前記成長用基板の上に前記第１窒化物半導体膜を形成し、
    前記第１窒化物半導体膜の上に前記発光膜を形成し、
    前記発光膜の上に前記第２窒化物半導体膜を形成することにより、前記構造体を形成する工程を、さらに備えた請求項１記載の半導体発光素子の製造方法。
  3. 前記構造体を形成する工程は、前記成長用基板を除去する際のストッパとなるバッファ層を、前記成長用基板と前記第１窒化物半導体膜との間に形成することを、さらに含み、
    前記成長用基板を除去する前記工程は、前記バッファ層を除去することをさらに実施する請求項２記載の半導体発光素子の製造方法。
  4. 前記成長用基板は、Ｓｉ基板である請求項１〜３のいずれか１つに記載の半導体発光素子の製造方法。
  5. 前記構造体の前記主面を前記基板母体に接合する前に、前記エッチングストップ膜の一部を除去する工程と、
    前記エッチングストップ膜を除去した部分に、前記第２窒化物半導体膜と電気的に接続され、前記エッチングストップ膜の厚みと同じ厚みを有する電極を形成する工程と、
    をさらに備えた請求項１〜４のいずれか１つに記載の半導体発光素子の製造方法。
  6. 前記エッチングは、塩素、アルゴン、フッ素、ホウ素のいずれかの元素を含むドライエッチングである請求項１〜５のいずれか１つに記載の半導体発光素子の製造方法。
JP2011270709A 2011-12-09 2011-12-09 半導体発光素子の製造方法 Expired - Fee Related JP5139576B1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2011270709A JP5139576B1 (ja) 2011-12-09 2011-12-09 半導体発光素子の製造方法
US13/601,231 US9040322B2 (en) 2011-12-09 2012-08-31 Method for manufacturing semiconductor light emitting element
KR1020120140727A KR101428247B1 (ko) 2011-12-09 2012-12-06 반도체 발광 소자의 제조 방법
CN2012105257056A CN103165778A (zh) 2011-12-09 2012-12-07 用于制造半导体发光元件的方法
KR1020140014675A KR20140037164A (ko) 2011-12-09 2014-02-10 반도체 발광 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011270709A JP5139576B1 (ja) 2011-12-09 2011-12-09 半導体発光素子の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012182764A Division JP2013123032A (ja) 2012-08-21 2012-08-21 半導体発光素子の製造方法

Publications (2)

Publication Number Publication Date
JP5139576B1 true JP5139576B1 (ja) 2013-02-06
JP2013122978A JP2013122978A (ja) 2013-06-20

Family

ID=47789833

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011270709A Expired - Fee Related JP5139576B1 (ja) 2011-12-09 2011-12-09 半導体発光素子の製造方法

Country Status (4)

Country Link
US (1) US9040322B2 (ja)
JP (1) JP5139576B1 (ja)
KR (2) KR101428247B1 (ja)
CN (1) CN103165778A (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9076923B2 (en) * 2012-02-13 2015-07-07 Epistar Corporation Light-emitting device manufacturing method
JP5792694B2 (ja) * 2012-08-14 2015-10-14 株式会社東芝 半導体発光素子
JP2014120669A (ja) 2012-12-18 2014-06-30 Toshiba Corp 半導体発光素子
JP6440392B2 (ja) * 2014-07-10 2018-12-19 シャープ株式会社 半導体発光素子
KR102462994B1 (ko) * 2015-07-06 2022-11-03 엘지이노텍 주식회사 발광소자 및 이를 포함하는 발광소자 패키지
CN106784223B (zh) * 2016-12-22 2019-05-14 天津三安光电有限公司 发光二极管及其制作方法
TWI762642B (zh) * 2017-05-18 2022-05-01 大陸商蘇州樂琻半導體有限公司 半導體裝置及其製造方法
WO2019181309A1 (ja) * 2018-03-19 2019-09-26 ソニー株式会社 半導体発光素子および半導体発光素子の製造方法
CN113328022A (zh) * 2021-05-10 2021-08-31 厦门三安光电有限公司 微发光二极管、微发光元件及显示器
KR20240035866A (ko) * 2021-08-26 2024-03-18 엘지전자 주식회사 디스플레이 장치

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3896027B2 (ja) * 2002-04-17 2007-03-22 シャープ株式会社 窒化物系半導体発光素子およびその製造方法
JP4159865B2 (ja) * 2002-12-11 2008-10-01 シャープ株式会社 窒化物系化合物半導体発光素子の製造方法
JP5028640B2 (ja) * 2004-03-26 2012-09-19 日亜化学工業株式会社 窒化物半導体レーザ素子
JP2006310688A (ja) 2005-05-02 2006-11-09 Nichia Chem Ind Ltd 半導体構造体、半導体素子、窒化物半導体結晶の形成方法
KR20070042214A (ko) 2005-10-18 2007-04-23 김성진 질화물 반도체 발광 다이오드 및 그 제조방법
KR100887758B1 (ko) 2007-05-21 2009-03-12 나이넥스 주식회사 플립칩 방식의 수직형 발광 소자 및 그 제조 방법
WO2009078574A1 (en) 2007-12-18 2009-06-25 Seoul Opto Device Co., Ltd. Light emitting device and method of manufacturing the same
KR100975659B1 (ko) 2007-12-18 2010-08-17 포항공과대학교 산학협력단 발광 소자 및 그 제조 방법
JP4471004B2 (ja) 2008-01-23 2010-06-02 セイコーエプソン株式会社 接合体の形成方法
JP5109742B2 (ja) * 2008-03-21 2012-12-26 サンケン電気株式会社 半導体発光装置
KR101438818B1 (ko) * 2008-04-01 2014-09-05 엘지이노텍 주식회사 발광다이오드 소자
JP2009283512A (ja) * 2008-05-19 2009-12-03 Panasonic Corp 窒化物半導体レーザ
US8008683B2 (en) * 2008-10-22 2011-08-30 Samsung Led Co., Ltd. Semiconductor light emitting device
JP2010251390A (ja) 2009-04-13 2010-11-04 Oki Electric Ind Co Ltd 発光ダイオード及びその製造方法
JP2011061036A (ja) 2009-09-10 2011-03-24 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体発光素子
JP5507197B2 (ja) * 2009-10-23 2014-05-28 スタンレー電気株式会社 光半導体素子、光半導体素子の製造方法及び光半導体装置の製造方法
KR101106151B1 (ko) 2009-12-31 2012-01-20 서울옵토디바이스주식회사 발광 소자 및 그것을 제조하는 방법
KR100999692B1 (ko) * 2010-02-18 2010-12-08 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
JP4997304B2 (ja) * 2010-03-11 2012-08-08 株式会社東芝 半導体発光素子及びその製造方法
JP5052636B2 (ja) 2010-03-11 2012-10-17 株式会社東芝 半導体発光素子

Also Published As

Publication number Publication date
KR20140037164A (ko) 2014-03-26
CN103165778A (zh) 2013-06-19
US9040322B2 (en) 2015-05-26
US20130244360A1 (en) 2013-09-19
KR101428247B1 (ko) 2014-08-07
JP2013122978A (ja) 2013-06-20
KR20130065598A (ko) 2013-06-19

Similar Documents

Publication Publication Date Title
JP5139576B1 (ja) 半導体発光素子の製造方法
US7741632B2 (en) InGaAIN light-emitting device containing carbon-based substrate and method for making the same
JP4766966B2 (ja) 発光素子
JP5174064B2 (ja) 半導体発光装置および半導体発光装置の製造方法
JP5056799B2 (ja) Ｉｉｉ族窒化物半導体発光素子およびその製造方法
JP2009032882A (ja) 半導体発光素子及び半導体発光素子製造方法
US8809085B2 (en) Method for manufacturing nitride semiconductor device
JP2011176093A (ja) 発光素子用基板および発光素子
JP2022516669A (ja) 垂直構造の青光発光ダイオード及びその製造方法
JP5306904B2 (ja) 窒化物半導体発光ダイオード素子およびその製造方法
JP2009239034A (ja) 半導体発光素子およびその製造方法
JP5646545B2 (ja) 半導体発光素子及びその製造方法
JP2009283762A (ja) 窒化物系化合物半導体ｌｅｄの製造方法
JP5597933B2 (ja) Ｉｉｉ族窒化物半導体層貼り合わせ基板およびその製造方法
JP2012248612A (ja) 半導体発光素子及びその製造方法
JP5023229B1 (ja) 半導体発光素子の製造方法
JP2009094108A (ja) ＧａＮ系ＬＥＤ素子の製造方法
JP2013123032A (ja) 半導体発光素子の製造方法
JP2013115341A (ja) 半導体素子
JP2009259904A (ja) 窒化物系化合物半導体発光素子
JP2012510724A (ja) ３族窒化物半導体発光素子
JP5450682B2 (ja) 窒化物半導体素子の製造方法
JP5450683B2 (ja) 窒化物半導体素子の製造方法
JP5897365B2 (ja) 半導体発光素子およびその製造方法
JP5951732B2 (ja) 半導体発光素子

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151122

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees