WO2019181309A1 - 半導体発光素子および半導体発光素子の製造方法 - Google Patents

半導体発光素子および半導体発光素子の製造方法 Download PDF

Info

Publication number
WO2019181309A1
WO2019181309A1 PCT/JP2019/005605 JP2019005605W WO2019181309A1 WO 2019181309 A1 WO2019181309 A1 WO 2019181309A1 JP 2019005605 W JP2019005605 W JP 2019005605W WO 2019181309 A1 WO2019181309 A1 WO 2019181309A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
semiconductor light
light emitting
emitting element
semiconductor layer
Prior art date
Application number
PCT/JP2019/005605
Other languages
English (en)
French (fr)
Inventor
雅洋 村山
杉山　卓
Original Assignee
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニー株式会社 filed Critical ソニー株式会社
Priority to DE112019001439.0T priority Critical patent/DE112019001439T5/de
Priority to JP2020507437A priority patent/JP7331833B2/ja
Priority to US16/979,606 priority patent/US11929591B2/en
Publication of WO2019181309A1 publication Critical patent/WO2019181309A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/0234—Up-side down mountings, e.g. Flip-chip, epi-side down mountings or junction down mountings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H01S5/02355—Fixing laser chips on mounts
    • H01S5/0237—Fixing laser chips on mounts by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2222—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties
    • H01S5/2224—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties semi-insulating semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/176—Specific passivation layers on surfaces other than the emission facet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2059—Methods of obtaining the confinement by means of particular conductivity zones, e.g. obtained by particle bombardment or diffusion
    • H01S5/2063—Methods of obtaining the confinement by means of particular conductivity zones, e.g. obtained by particle bombardment or diffusion obtained by particle bombardment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2081—Methods of obtaining the confinement using special etching techniques
    • H01S5/2086—Methods of obtaining the confinement using special etching techniques lateral etch control, e.g. mask induced
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2201—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure in a specific crystallographic orientation

Definitions

  • the present technology relates to, for example, a semiconductor light emitting element having a stacked structure of a first conductivity type semiconductor layer, an active layer, and a second conductivity type semiconductor layer, and a method for manufacturing the same.
  • a semiconductor light emitting device such as a semiconductor laser includes a semiconductor layer in which a first conductive type semiconductor layer, an active layer, and a second conductive type semiconductor layer are stacked in this order (see, for example, Patent Documents 1 and 2).
  • This semiconductor layer is mounted on the support member via, for example, a solder layer.
  • JP 2005-31309 A Japanese Patent Laid-Open No. 10-41583
  • a semiconductor light emitting device (1) includes a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer in this order, and a stacked body provided with a pair of opposing side surfaces. Provided on at least one of the pair of side surfaces of the stacked body, the first conductivity type semiconductor layer is exposed on the bottom surface, and provided from the vicinity of the bottom surface of the notched portion to the side surface of the stacked body, And a high resistance region having an electric resistance higher than the electric resistance.
  • a cutout portion is provided on the side surface of the stacked body, and a high resistance region is provided from the vicinity of the bottom surface of the cutout portion to the side surface of the stacked body. Thereby, a high resistance region is provided on the side surface of the first conductivity type semiconductor layer among the side surfaces of the stacked body.
  • a manufacturing method (1) of a semiconductor light emitting element includes forming a stacked body including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer in this order, A notch portion having a bottom surface from which the first conductivity type semiconductor layer is exposed is formed on one side surface, and has an electric resistance higher than that of the surrounding stacked body from the vicinity of the bottom surface of the notched portion to the side surface of the stacked body. A high resistance region is formed.
  • a notch is formed on the side surface of the stacked body, and a high resistance region is formed from the vicinity of the bottom surface of the notched portion to the side surface of the stacked body. Thereby, a high resistance region is formed on the side surface of the first conductivity type semiconductor layer among the side surfaces of the stacked body.
  • a semiconductor light emitting element (2) is provided with a substrate, a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer in this order and facing each other.
  • a laminated body provided with a pair of side surfaces, a cut-out portion provided over the substrate from at least one of the pair of side surfaces of the laminated body, the substrate exposed on the bottom surface, and provided in the vicinity of the bottom surface of the cut-out portion, And a high resistance region having an electric resistance higher than the electric resistance.
  • a notch is provided from the side surface of the multilayer body to the substrate, and a high resistance region is provided in the vicinity of the bottom surface of the notch. Thereby, a high resistance region is provided on the substrate.
  • a stacked body including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer in this order is formed on a substrate.
  • a cutout portion having a bottom surface where the substrate is exposed is formed from at least one side surface of the laminate to the substrate, and a high resistance region having an electric resistance higher than that of the surrounding substrate is formed in the vicinity of the bottom surface of the cutout portion.
  • a notch is formed from the side surface of the stacked body to the substrate, and a high resistance region is formed in the vicinity of the bottom surface of the notch. As a result, a high resistance region is formed on the substrate.
  • the semiconductor light emitting devices (1) and (2) since the high resistance region is provided on the side surface or the substrate of the first conductivity type semiconductor layer, the second conductivity type semiconductor is assumed. Even if the solder layer provided on the layer side is in contact with the side surface of the first conductivity type semiconductor layer, occurrence of a short circuit through the solder layer can be suppressed. Moreover, according to the manufacturing method (1) (2) of the semiconductor light emitting device according to the embodiment of the present technology, the high resistance region is formed on the side surface or the substrate of the first conductivity type semiconductor layer.
  • solder layer provided on the second conductivity type semiconductor layer is in contact with the side surface of the first conductivity type semiconductor layer, occurrence of a short circuit through the solder layer can be suppressed. Therefore, it is possible to suppress the occurrence of defective products.
  • FIG. 1 is a schematic cross-sectional view illustrating a schematic configuration of a semiconductor light emitting element according to a first embodiment of the present technology. It is a cross-sectional schematic diagram showing the other example of a structure of the high resistance area
  • FIG. 3F It is a cross-sectional schematic diagram showing the process following FIG. 3G. It is a cross-sectional schematic diagram showing the other example (1) of the manufacturing process of the semiconductor light-emitting device shown in FIG. It is a cross-sectional schematic diagram showing the process following FIG. 4A. It is a cross-sectional schematic diagram showing the other example (2) of the manufacturing process of the semiconductor light-emitting device shown in FIG. It is a cross-sectional schematic diagram showing the process following FIG. 5A. It is a cross-sectional schematic diagram showing the structure of the semiconductor light-emitting device which concerns on a comparative example. It is a cross-sectional schematic diagram showing the schematic structure of the semiconductor light-emitting device which concerns on the 2nd Embodiment of this technique.
  • First Embodiment A semiconductor light emitting device in which a first conductivity type semiconductor layer is exposed on the bottom surface of a notch.
  • FIG. 1 shows a schematic cross-sectional configuration of a semiconductor light emitting device (semiconductor light emitting device 10) according to the first embodiment of the present technology.
  • the semiconductor light emitting element 10 is, for example, a semiconductor laser that emits light having a wavelength in the visible region, and includes a substrate 11, a stacked body 20, a support member 30, and a solder layer 40.
  • the semiconductor light emitting device 10 is mounted by a so-called junction down method, and a solder layer 40, a stacked body 20, and a substrate 11 are provided in this order on a support member 30.
  • the substrate 11 is, for example, a gallium nitride (GaN) substrate and has a thickness of, for example, 300 ⁇ m to 500 ⁇ m.
  • the substrate 11 may be made of, for example, gallium arsenide (GaAs), indium phosphide (InP), gallium indium nitride (InGaN), sapphire, silicon (Si), silicon carbide (SiC), or the like.
  • the stacked body 20 is, for example, a stacked layer in which an n-type cladding layer 12 (first conductivity type semiconductor layer), an active layer 13 and a p-type cladding layer 14 (second conductivity type semiconductor layer) are stacked in this order from the substrate 11 side. It has a structure.
  • the stacked body 20 is composed of, for example, a III-V nitride semiconductor layer.
  • the group III-V nitride semiconductor layer is a gallium nitride compound containing, for example, Ga (gallium) and N (nitrogen). Specific examples include GaN, AlGaN (aluminum gallium nitride), and AlGaInN (aluminum gallium indium nitride).
  • the stacked body 20 may be made of a semiconductor material such as AlGaAs (aluminum gallium arsenide), aluminum indium gallium arsenide (AlInGaAs), or aluminum gallium indium phosphide (AlGaInP).
  • AlGaAs aluminum gallium arsenide
  • AlInGaAs aluminum indium gallium arsenide
  • AlGaInP aluminum gallium indium phosphide
  • the stacking direction of the stacked body 20 (Z-axis direction in FIG. 1) is the vertical direction
  • the laser light emission direction (Y-direction in FIG. 1) is the axial direction
  • the direction perpendicular to the axial direction and the vertical direction is referred to as a horizontal direction.
  • the vertical size of the stacked body 20 is, for example, 1 ⁇ m to 10 ⁇ m.
  • the n-type cladding layer 12 provided on the substrate 11 is made of, for example, n-type AlGaN.
  • the n-type cladding layer 12 includes, for example, a group IV element or a group VI element as an n-type impurity.
  • Specific examples of the n-type impurity include Si (silicon), Ge (germanium), O (oxygen), and Se (selenium).
  • the active layer 13 provided between the n-type cladding layer 12 and the p-type cladding layer 14 has, for example, an undoped GaInN multiple quantum well structure.
  • An n-type guide layer made of, for example, n-type GaN is provided between the active layer 13 and the n-type cladding layer 12, and the active layer 13 and the p-type cladding layer 14 are made of, for example, p-type GaN. You may make it provide the comprised p-type guide layer.
  • the p-type clad layer 14 facing the n-type clad layer 12 with the active layer 13 in between is made of, for example, p-type AlGaN.
  • the p-type cladding layer 14 includes, for example, a group II element or a group IV element as a p-type impurity. Specific examples of the p-type impurity include Mg (magnesium), Zn (zinc), and C (carbon).
  • the p-type cladding layer 14 faces the substrate 11 with the active layer 13 and the n-type cladding layer 12 in between.
  • a part of the p-type cladding layer 14 constitutes a strip-shaped ridge portion (projection portion) 15 extending in the axial direction.
  • a region corresponding to the ridge portion 15 in the active layer 13 becomes a current injection region (light emitting region).
  • the ridge portion 15 has a function of restricting the size of the current injection region of the active layer 13 and stably controlling the lateral light mode to the fundamental (0th order) mode and guiding it in the axial direction.
  • a p-type contact layer made of p-type GaN may be provided between the p-type cladding layer 14 and the p-side contact electrode layer 21 (described later).
  • the ridge portion 15 includes a part of the p-type cladding layer 14 and the p-type contact layer.
  • the stacked body 20 is provided with a pair of side surfaces S 20 (YZ plane in FIG. 1) that are spaced apart from the ridge portion 15 and parallel to the extending direction (axial direction) of the ridge portion 15.
  • a pair of side surfaces S 20 are opposed to each other.
  • both of the pair of side surfaces S 20, the notch portion N is provided.
  • the notch N is a portion in which the p-type cladding layer 14 to a part of the n-type cladding layer 12 are cut in the vertical direction, and the width of the stacked body 20 in the width direction in the portion where the notch N is provided. Is getting smaller.
  • the n-type cladding layer 12 is exposed on the bottom surface of the notch N.
  • the vertical size of the notch N is, for example, 0.5 ⁇ m to 10 ⁇ m.
  • a high resistance region 20 a is provided from the n-type cladding layer 12 near the bottom surface of the notch N to the side surface S 20 of the stacked body 20.
  • the high resistance region 20 a is provided from the n-type cladding layer 12 to a part of the substrate 11. That is, the high resistance region 20 a is provided on the side surface of the n-type cladding layer 12 and the substrate 11 near the bottom surface of the notch N.
  • the high resistance region 20a is a region having an electric resistance higher than that of the surrounding stacked body 20, and has an electric resistance of, for example, about 10 2 ⁇ cm or more.
  • the occurrence of a short circuit between the n-type cladding layer 12 and the p-type cladding layer 14 via the solder layer 40 is suppressed by providing the high resistance region 20a on the side surface of the n-type cladding layer 12. Can do.
  • the high resistance region 20a is formed, for example, by ion implantation using an element such as Al (aluminum), B (boron), or C (carbon) (described later). Contains various elements. By the ion implantation, crystals in a partial region (high resistance region 20a) of the stacked body 20 are broken, or carriers in a partial region of the stacked body 20 are inactivated to increase the resistance.
  • the vertical size of the high resistance region 20a is, for example, 0.5 ⁇ m or more.
  • the horizontal size of the high resistance region 20a is smaller than the horizontal size of the notch N, for example.
  • the horizontal size of the high resistance region 20a may be larger than the horizontal size of the notch N or may be the same.
  • FIG. 2 shows a configuration of the stacked body 20 in which the high resistance region 20a is provided over a wider region.
  • the high resistance region 20 a may be provided from the vicinity of the bottom surface of the notch N to the side surfaces of the active layer 13 and the p-type cladding layer 14.
  • the semiconductor light emitting device 10 includes a p-side contact electrode layer 21 and a p-side pad electrode layer 22 between the ridge portion 15 of the stacked body 20 and the solder layer 40.
  • An insulating film 23 covers the side surface of the ridge portion 15 and the cutout portion N of the stacked body 20.
  • a pair of reflecting mirror films (not shown) are provided on an end face (resonator end face) parallel to a plane (XZ plane) perpendicular to the extending direction (axial direction) of the ridge portion 15. The reflectances of the pair of reflecting mirror films are different from each other. As a result, the light generated in the active layer 13 is amplified by reciprocating between the pair of reflecting mirror films, and emitted from one of the reflecting mirror films as a laser beam.
  • the p-side contact electrode layer 21 is provided in contact with the p-type cladding layer 14 of the stacked body 20.
  • the p-side contact electrode layer 21 is preferably made of a material that forms a good contact (ohmic contact) with the p-type cladding layer 14.
  • the p-side contact electrode layer 21 is made of, for example, Ni (nickel), Pd (palladium), Pt (platinum), ITO (Indium Tin Oxide), or the like.
  • the p-side contact electrode layer 21 may have a single layer structure, but may have a multilayer structure.
  • the p-side pad electrode layer 22 facing the p-type cladding layer 14 with the p-side contact electrode layer 21 therebetween is provided so as to cover at least the entire p-side contact electrode layer 21. That is, the p-side pad electrode layer 22 is in full contact with the upper surface of the p-side contact electrode layer 21.
  • the p-side contact electrode layer 21 and the p-side pad electrode layer 22 do not have to be in direct contact as long as they are electrically connected. That is, another conductive material layer may be provided between the p-side contact electrode layer 21 and the p-side pad electrode layer 22.
  • the p-side pad electrode layer 22 may have a single layer structure or a multilayer structure. In the case of a multilayer structure, for example, a laminated structure including a Ti (titanium) layer, a Pt layer, and an Au (gold) layer is preferable.
  • An insulating film 23 is provided between the p-side pad electrode layer 22 and the side surface of the ridge portion 15.
  • the insulating film 23 is provided from the side surface of the ridge portion 15 to the side surface and bottom surface of the notch N.
  • a part of the n-type cladding layer 12 (the n-type cladding layer 12 below the notch N) and the side surface of the substrate 11 are exposed from the insulating film 23, for example.
  • the insulating film 23 is preferably made of an insulating material having a refractive index lower than that of the semiconductor material constituting the stacked body 20 in order to efficiently confine light in the ridge portion 15. Examples of the constituent material of the insulating film 23 include SiO 2 (silicon dioxide).
  • the insulating film 23 may be made of SiN (silicon nitride) or the like.
  • n-side electrode layer 24 is provided on the back surface of the substrate 11 (the surface opposite to the surface on which the stacked body 20 is provided).
  • the n-side electrode layer 24 has a structure in which a Ti layer, a Pt layer, and an Au layer are stacked in this order from the substrate 11 side.
  • the n-side electrode layer 24 may have a single layer structure.
  • the support member 30 provided facing the ridge portion 15 of the laminate 20 is a so-called submount.
  • the support member 30 is provided to face the substrate 11 with the stacked body 20 in between. More specifically, the support member 30 faces the n-type cladding layer 12 with the active layer 13 and the p-type cladding layer 14 therebetween.
  • the support member 30 is made of, for example, AlN (aluminum nitride), SiC (silicon carbide), Si (silicon), or the like, and is preferably made of AlN or SiC. This is because the support member 30 is preferably made of a material having high thermal conductivity from the viewpoint of heat dissipation.
  • the solder layer 40 provided between the support member 30 and the p-side pad electrode layer 22 is for joining the laminate 20 to the support member 30.
  • the solder layer 40 is provided over a wider area than the stacked body 20 and the substrate 11, and is present to be wider in the lateral direction than the stacked body 20.
  • the solder layer 40 is made of, for example, tin-based solder such as AuSn (gold-tin) or AgSn (silver-tin).
  • the semiconductor light emitting device 10 having such a configuration can be manufactured, for example, as follows.
  • 3A to 3H are schematic cross-sectional views showing the manufacturing method in the order of steps.
  • the stacked body 20 is formed on the substrate 11 by, for example, the MOCVD method.
  • the stacked body 20 is formed by stacking an n-type cladding layer 12, an active layer 13, and a p-type cladding layer 14 in this order on a substrate 11.
  • trimethylaluminum TMA
  • trimethylgallium TMG
  • trimethylindium TIn
  • ammonia NH 3
  • monosilane using SiH 4
  • an acceptor impurity is, e.g., bis (cyclopentadienyl) magnesium (Cp 2 Mg).
  • grooves are formed in a stripe shape.
  • This groove penetrates the p-type cladding layer 14 and the active layer 13 and reaches a part of the n-type cladding layer 12. That is, the n-type cladding layer 12 is exposed from the bottom surface of the groove.
  • the vertical size of the groove is, for example, 0.5 ⁇ m to 10 ⁇ m, and the horizontal size of the groove is, for example, 5 ⁇ m or more.
  • the high resistance region 20a is formed near the bottom surface of the notch N.
  • an element such as Al, B, or C is used.
  • the ion implantation is preferably performed over the entire bottom surface of the notch N. Thereby, it can suppress that the dispersion
  • the high resistance region 20a may be formed using a method other than ion implantation such as thermal diffusion. It is also possible to form the high resistance region 20a on the side surfaces of the active layer and the p-type cladding layer 14 by increasing the lateral size of the region where ion implantation is performed (see FIG. 2).
  • a p-side contact electrode layer 21 extending in a strip shape is formed on the p-type cladding layer 14 as shown in FIG. 3C.
  • a ridge portion 15 is formed on the stacked body 20 (FIG. 3D).
  • the ridge portion 15 is formed as follows, for example. First, for example, a mask layer (not shown) is selectively formed on the p-side contact electrode layer 21. After that, a part of the p-type cladding layer 14 in the exposed region that is not covered by the mask layer is removed by reactive ion etching (RIE). After that, the mask layer is removed. Thereby, a strip-shaped ridge portion 15 is formed.
  • RIE reactive ion etching
  • an insulating film 23 is formed.
  • the insulating film 23 is formed so as to cover from the top surface of the ridge portion 15 to the side surface and bottom surface of the cutout portion N.
  • the n-type cladding layer 12 below the notch N and the side surfaces of the substrate 11 are exposed from the insulating film 23.
  • the insulating film 23 is subjected to lithography and etching to form openings in the insulating film 23.
  • the p-side contact electrode layer 21 is exposed from the opening of the insulating film 23.
  • a p-side pad electrode layer 22 in contact with the p-side contact electrode layer 21 is formed.
  • the p-side pad electrode layer 22 is formed so as to cover the upper surface and side surfaces of the ridge portion 15.
  • the n-side electrode layer 24 is formed by performing lithography processing, etching processing, and lift-off processing. Thereafter, as shown in FIG. 3H, the chips are divided into pieces in accordance with the positions of the notches N.
  • the laminate 20 is joined to the support member 30 via the solder layer 40.
  • the semiconductor light emitting device 10 is completed.
  • 4A and 4B show another example (1) of the method for manufacturing the semiconductor light emitting element 10 described above.
  • the laminate 20 and the p-side contact electrode layer 21 are formed in this order on the base 511 (FIG. 4A).
  • the ridge portion 15 is formed on the stacked body 20 (FIG. 4B).
  • a notch portion N may be formed and ion implantation may be performed (see FIGS. 3A and 3B).
  • 5A and 5B show another example (2) of the method for manufacturing the semiconductor light emitting element 10 described above.
  • a notch N is formed (see FIG. 3A).
  • the p-side contact electrode layer 21, the ridge 15 and the insulating film 23 are formed (FIG. 5A).
  • ion implantation may be performed through the insulating film 23 to form the high resistance region 20a.
  • the solder layer 40 is temporarily disposed on the side surface of the n-type cladding layer 12. Even if it contacts, the occurrence of a short circuit between the n-type cladding layer 12 and the p-type cladding layer 14 via the solder layer 40 can be suppressed.
  • this effect is demonstrated using a comparative example.
  • FIG. 6 illustrates a schematic cross-sectional configuration of a semiconductor light emitting element (semiconductor light emitting element 100) according to a comparative example.
  • the semiconductor light emitting element 100, the side surface S 20 of the stack 20 does not have a high resistance region (high resistance region 20a in Figure 1). Further, the side surface S 20 of the laminate 20 is not provided with a notch (notch N in FIG. 1).
  • the stacked body 20 is bonded to the support member 30 by a junction down method.
  • the solder layer 40 between the stacked body 20 and the support member 30 is eutectic in a state where it rises from the ridge portion 15 (p-type cladding layer 14) side to the periphery of the stacked body 20.
  • the raised solder layer 40 contacts the side surface of the n-type cladding layer 12, a short circuit (short circuit C) occurs between the n-type cladding layer 12 and the p-type cladding layer 14. This short circuit C causes defective products.
  • the high resistance region may not be formed on the side surface of the n-type cladding layer 12.
  • the side surface S 20 is notch N is provided of the stack 20
  • the high-resistance region 20a is formed over the side surface S 20 of the stacked body 20 from near the bottom of the notch N .
  • the high resistance region 20 a is reliably provided on the side surface of the n-type cladding layer 12 in the side surface S 20 of the stacked body 20. Therefore, even if the solder layer 40 is in contact with the side surface of the n-type cladding layer 12, the occurrence of a short circuit through the solder layer 40 can be suppressed. Therefore, it is possible to suppress the occurrence of defective products.
  • the present embodiment among the side surfaces S 20 of the laminate 20.
  • the high-resistance region 20a on the side surface of the n-type cladding layer 12, if, on the p-type cladding layer 14 side Even if the provided solder layer 40 is in contact with the side surface of the n-type clad layer 12, the occurrence of a short circuit through the solder layer 40 can be suppressed. Therefore, it is possible to suppress the occurrence of defective products.
  • the high resistance region 20a may be provided on the side surface of the active layer 13 and the p-type cladding layer 14 together with the side surface of the n-type cladding layer 12 (FIG. 2). Thereby, generation
  • FIG. 7 schematically illustrates a cross-sectional configuration of a semiconductor light emitting element (semiconductor light emitting element 10A) according to the second embodiment of the present technology.
  • the substrate 11 is exposed on the bottom surface of the notch N of the semiconductor light emitting element 10A. Except for this point, the semiconductor light emitting element 10A has the same configuration as the semiconductor light emitting element 10 of the first embodiment, and the operation and effect thereof are also the same.
  • the side surface S 20 toward the substrate 11 notch N is provided in the stack 20, the bottom surface of the notch N is the substrate 11 is exposed.
  • the high resistance region 20 a is provided in the vicinity of the bottom surface of the notch N, that is, on the side surface of the substrate 11.
  • the insulating film 23 covers the side surface and bottom surface of the notch N from the side surface of the ridge portion 15.
  • the insulating film 23 covers the side surface of the n-type cladding layer 12.
  • the notch N may be formed deeper, and the substrate 11 may be exposed on the bottom surface of the notch N. Also in this case, the same effect as that of the first embodiment can be obtained.
  • the semiconductor light emitting element 10A can be manufactured by the same method as described in the first embodiment.
  • the present technology has been described with reference to the embodiment, the present technology is not limited to the above-described embodiment, and various modifications can be made.
  • the components, arrangement, number, and the like of the semiconductor light emitting elements 10 and 10A exemplified in the above embodiment are merely examples, and for example, other components may be further provided.
  • both of the pair of side surfaces S 20 of the stack 20 has been described the case of providing the notch N, the notch portion N are provided on at least one of the pair of side surfaces S 20 Just do it.
  • the method for manufacturing the semiconductor light emitting device 10 has been described.
  • the order of forming the constituent elements, the forming method, and the like are not limited thereto.
  • the notch N may be formed after ion implantation.
  • the semiconductor light emitting elements 10 and 10A are semiconductor lasers.
  • the present technology can also be applied to semiconductor light emitting elements such as LEDs (Light Emitting Diodes).
  • the first conductivity type of the present technology is n-type and the second conductivity type is p-type.
  • the first conductivity type is p-type and the second conductivity type is n-type. There may be.
  • the present technology may be configured as follows. (1) A laminate having a first conductivity type semiconductor layer, an active layer, and a second conductivity type semiconductor layer in this order, and provided with a pair of opposing side surfaces; A notch portion provided on at least one of the pair of side surfaces of the stacked body, the first conductivity type semiconductor layer being exposed on a bottom surface; A semiconductor light emitting element comprising: a high resistance region provided from the vicinity of the bottom surface of the cutout portion to a side surface of the stacked body and having an electric resistance higher than that of the surrounding stacked body. (2) The semiconductor light emitting element according to (1), wherein the notch portions are provided on both of the pair of side surfaces.
  • the semiconductor light-emitting element according to (1) or (2) further including a substrate facing the second conductive semiconductor layer with the first conductive semiconductor layer and the active layer interposed therebetween.
  • a support member facing the first conductive semiconductor layer with the active layer and the second conductive semiconductor layer interposed therebetween The semiconductor light emitting element according to any one of (1) to (3), including a solder layer provided between the support member and the stacked body.
  • it Furthermore, it has an insulating film which covers the said notch part, The semiconductor light-emitting device as described in any one of said (1) thru
  • the semiconductor light emitting element according to any one of (1) to (6) which functions as a semiconductor laser.
  • the second conductivity type semiconductor layer is provided with a ridge portion extending in one direction, The pair of side surfaces are provided in parallel with the extending direction of the ridge portion.
  • the high resistance region is provided in the first conductive semiconductor layer.
  • the semiconductor light emitting element according to any one of (1) to (10), wherein the high resistance region is provided in the first conductive semiconductor layer, the active layer, and the second conductive semiconductor layer.
  • (12) A substrate, A laminated body provided on the substrate and having a first conductive type semiconductor layer, an active layer, and a second conductive type semiconductor layer in this order, and provided with a pair of opposing side surfaces; A cutout portion provided over at least one of the pair of side surfaces of the laminate from the substrate, and the substrate is exposed on the bottom surface; And a high resistance region provided in the vicinity of the bottom surface of the notch and having an electrical resistance higher than that of the surrounding substrate.
  • a support member facing the first conductive type semiconductor layer is disposed with the active layer and the second conductive type semiconductor layer in between,
  • a stacked body having a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer in this order is formed. From the at least one side surface of the laminate to the substrate, forming a notch having a bottom surface where the substrate is exposed, A method for manufacturing a semiconductor light emitting element, wherein a high resistance region having an electric resistance higher than an electric resistance of a surrounding substrate is formed in the vicinity of the bottom surface of the notch.

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

第１導電型半導体層、活性層および第２導電型半導体層をこの順に有し、対向する一対の側面が設けられた積層体と、前記積層体の前記一対の側面の少なくとも一方に設けられ、底面に前記第１導電型半導体層が露出された切欠部と、前記切欠部の前記底面近傍から前記積層体の側面にかけて設けられ、周囲の前記積層体の電気抵抗よりも高い電気抵抗を有する高抵抗領域とを備えた半導体発光素子。

Description

半導体発光素子および半導体発光素子の製造方法
　本技術は、例えば、第１導電型半導体層、活性層および第２導電型半導体層の積層構造を有する半導体発光素子およびその製造方法に関する。
　半導体レーザ等の半導体発光素子は、第１導電型半導体層、活性層および第２導電型半導体層がこの順に積層された半導体層を含んでいる（例えば、特許文献１，２参照）。この半導体層は、例えば、半田層等を介して、支持部材に実装される。
特開２００５－３１１３０９号公報 特開平１０－４１５８３号公報
　このような半導体発光素子では、不良品の発生を抑えることが望まれている。
　したがって、不良品の発生を抑えることが可能な半導体発光素子およびその製造方法を提供することが望ましい。
　本技術の一実施の形態に係る半導体発光素子（１）は、第１導電型半導体層、活性層および第２導電型半導体層をこの順に有し、対向する一対の側面が設けられた積層体と、積層体の一対の側面の少なくとも一方に設けられ、底面に第１導電型半導体層が露出された切欠部と、切欠部の底面近傍から積層体の側面にかけて設けられ、周囲の積層体の電気抵抗よりも高い電気抵抗を有する高抵抗領域とを備えたものである。
　本技術の一実施の形態に係る半導体発光素（１）では、積層体の側面に切欠部が設けられ、この切欠部の底面近傍から積層体の側面にかけて高抵抗領域が設けられている。これにより、積層体の側面のうち、第１導電型半導体層の側面に高抵抗領域が設けられる。
　本技術の一実施の形態に係る半導体発光素子の製造方法（１）は、第１導電型半導体層、活性層および第２導電型半導体層をこの順に有する積層体を形成し、積層体の少なくとも１つの側面に、第１導電型半導体層が露出された底面を有する切欠部を形成し、切欠部の底面近傍から積層体の側面にかけて、周囲の積層体の電気抵抗よりも高い電気抵抗を有する高抵抗領域を形成するものである。
　本技術の一実施の形態に係る半導体発光素子の製造方法（１）では、積層体の側面に切欠部を形成し、この切欠部の底面近傍から積層体の側面にかけて高抵抗領域を形成する。これにより、積層体の側面のうち、第１導電型半導体層の側面に高抵抗領域が形成される。
　本技術の一実施の形態に係る半導体発光素子（２）は、基板と、基板上に設けられ、第１導電型半導体層、活性層および第２導電型半導体層をこの順に有するとともに、対向する一対の側面が設けられた積層体と、積層体の一対の側面の少なくとも一方から基板にわたって設けられ、底面に基板が露出された切欠部と、切欠部の底面近傍に設けられ、周囲の基板の電気抵抗よりも高い電気抵抗を有する高抵抗領域とを備えたものである。
　本技術の一実施の形態（２）に係る半導体発光素子では、積層体の側面から基板にわたって切欠部が設けられ、この切欠部の底面近傍に高抵抗領域が設けられている。これにより、基板に高抵抗領域が設けられる。
　本技術の一実施の形態に係る半導体発光素子の製造方法（２）は、基板上に、第１導電型半導体層、活性層および第２導電型半導体層をこの順に有する積層体を形成し、積層体の少なくとも１つの側面から基板にかけて、基板が露出された底面を有する切欠部を形成し、切欠部の底面近傍に、周囲の基板の電気抵抗よりも高い電気抵抗を有する高抵抗領域を形成するものである。
　本技術の一実施の形態に係る半導体発光素子の製造方法（２）では、積層体の側面から基板にかけて切欠部を形成し、この切欠部の底面近傍に高抵抗領域を形成する。これにより、基板に高抵抗領域が形成される。
　本技術の一実施の形態に係る半導体発光素子（１）（２）によれば、第１導電型半導体層の側面または基板に高抵抗領域を設けるようにしたので、仮に、第２導電型半導体層側に設けた半田層が、第１導電型半導体層の側面に接しても、半田層を介した短絡の発生を抑えることができる。また、本技術の一実施の形態に係る半導体発光素子の製造方法（１）（２）によれば、第１導電型半導体層の側面または基板に高抵抗領域を形成するようにしたので、仮に、第２導電型半導体層側に設けた半田層が、第１導電型半導体層の側面に接しても、半田層を介した短絡の発生を抑えることができる。よって、不良品の発生を抑えることが可能となる。
　尚、上記内容は本開示の一例である。本開示の効果は、上述したものに限らず、他の異なる効果であってもよいし、更に他の効果を含んでいてもよい。
本技術の第１の実施の形態に係る半導体発光素子の概略構成を表す断面模式図である。 図１に示した高抵抗領域の構成の他の例を表す断面模式図である。 図１に示した半導体発光素子の製造工程を表す断面模式図である。 図３Ａに続く工程を表す断面模式図である。 図３Ｂに続く工程を表す断面模式図である。 図３Ｃに続く工程を表す断面模式図である。 図３Ｄに続く工程を表す断面模式図である。 図３Ｅに続く工程を表す断面模式図である。 図３Ｆに続く工程を表す断面模式図である。 図３Ｇに続く工程を表す断面模式図である。 図１に示した半導体発光素子の製造工程の他の例（１）を表す断面模式図である。 図４Ａに続く工程を表す断面模式図である。 図１に示した半導体発光素子の製造工程の他の例（２）を表す断面模式図である。 図５Ａに続く工程を表す断面模式図である。 比較例に係る半導体発光素子の構成を表す断面模式図である。 本技術の第２の実施の形態に係る半導体発光素子の概略構成を表す断面模式図である。
　以下、本技術の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
　　１．第１の実施の形態
　　　　切欠部の底面に第１導電型半導体層が露出された半導体発光素子
　　２．第２の実施の形態
　　　　切欠部の底面に基板が露出された半導体発光素子
　＜第１の実施の形態＞
［半導体発光素子１０の構成］
　図１は、本技術の第１の実施の形態に係る半導体発光素子（半導体発光素子１０）の模式的な断面構成を表している。この半導体発光素子１０は、例えば、可視領域の波長の光を出射する半導体レーザであり、基板１１、積層体２０、支持部材３０および半田層４０を有している。この半導体発光素子１０は、いわゆるジャンクションダウン方式で実装されたものであり、支持部材３０上に、半田層４０、積層体２０および基板１１がこの順に設けられている。
　基板１１は、例えば窒化ガリウム（ＧａＮ）基板であり、その厚みは例えば３００μｍ～５００μｍである。基板１１は、例えばガリウム砒素（ＧａＡｓ），インジウムリン（ＩｎＰ）窒化ガリウムインジウム（ＩｎＧａＮ），サファイア，シリコン（Ｓｉ）または炭化シリコン（ＳｉＣ）等により構成するようにしてもよい。
　積層体２０は、例えば、基板１１側から、ｎ型クラッド層１２（第１導電型半導体層）、活性層１３およびｐ型クラッド層１４（第２導電型半導体層）がこの順に積層された積層構造を有している。この積層体２０は、例えば、ＩＩＩ－Ｖ族窒化物半導体層により構成されている。ＩＩＩ－Ｖ族窒化物半導体層とは、例えばＧａ（ガリウム）とＮ（窒素）とを含む窒化ガリウム系化合物である。具体的には、ＧａＮ，ＡｌＧaＮ（窒化アルミニウムガリウム）およびＡｌＧａＩｎＮ（窒化アルミニウムガリウムインジウム）等が挙げられる。積層体２０は、ＡｌＧａＡｓ（アルミニウムガリウム砒素）系，アルミニウムインジウムガリウム砒素（ＡｌＩｎＧａＡｓ）系またはアルミニウムガリウムインジウムリン（ＡｌＧａＩｎＰ）系等の半導体材料により構成されていてもよい。なお、以下、積層体２０の積層方向（図１のＺ軸方向）を縦方向、レーザ光の射出方向（図１のＹ方向）を軸方向、軸方向と縦方向とに垂直な方向（図１のＸ方向）を横方向と称する。積層体２０の縦方向の大きさは、例えば１μｍ～１０μｍである。
　基板１１上に設けられたｎ型クラッド層１２は、例えば、ｎ型のＡｌＧaＮにより構成されている。ｎ型クラッド層１２は、例えば、ｎ型不純物としてＩＶ族元素またはＶＩ族元素等を含んでいる。ｎ型不純物として、具体的には、Ｓｉ（ケイ素），Ｇｅ（ゲルマニウム），Ｏ（酸素）またはＳｅ（セレン）などが挙げられる。
　ｎ型クラッド層１２とｐ型クラッド層１４との間に設けられた活性層１３は、例えば、アンドープのＧａＩnＮ多重量子井戸構造を有している。活性層１３とｎ型クラッド層１２との間に、例えば、ｎ型ＧａＮにより構成されたｎ型ガイド層を設け、活性層１３とｐ型クラッド層１４との間に、例えば、ｐ型ＧａＮにより構成されたｐ型ガイド層を設けるようにしてもよい。
　活性層１３を間にして、ｎ型クラッド層１２に対向するｐ型クラッド層１４は、例えばｐ型のＡｌＧaＮにより構成されている。ｐ型クラッド層１４は、例えば、ｐ型不純物としてＩＩ族元素またはＩＶ族元素等を含んでいる。ｐ型不純物として、具体的には、Ｍｇ（マグネシウム），Ｚｎ（亜鉛）またはＣ（炭素）などが挙げられる。ｐ型クラッド層１４は、活性層１３およびｎ型クラッド層１２を間にして基板１１に対向している。
　ｐ型クラッド層１４の一部は、軸方向に延在する帯状のリッジ部（突条部）１５を構成している。活性層１３のうち、リッジ部１５に対応する領域が電流注入領域（発光領域）となる。このリッジ部１５は、活性層１３の電流注入領域の大きさを制限するとともに、横方向の光モードを基本（０次）モードに安定に制御し、軸方向に導波させる機能を有している。ｐ型クラッド層１４とｐ側コンタクト電極層２１（後述）との間に、例えば、ｐ型のＧａＮにより構成されたｐ型コンタクト層を設けるようにしてもよい。このとき、リッジ部１５は、ｐ型クラッド層１４の一部とｐ型コンタクト層により構成される。
　積層体２０には、リッジ部１５と離間し、かつ、リッジ部１５の延在方向（軸方向）に平行に設けられた一対の側面Ｓ20（図１のＹＺ平面）が設けられている。一対の側面Ｓ20は、互いに対向して配置されている。本実施の形態では、この一対の側面Ｓ20の両方に、切欠部Ｎが設けられている。この切欠部Ｎは、ｐ型クラッド層１４からｎ型クラッド層１２の一部までが縦方向に切り取られた部分であり、切欠部Ｎが設けられた部分では、積層体２０の横方向の幅が小さくなっている。この切欠部Ｎの底面には、ｎ型クラッド層１２が露出されている。切欠部Ｎの縦方向の大きさは、例えば、０．５μｍから１０μｍである。
　ここでは、この切欠部Ｎの底面近傍のｎ型クラッド層１２から積層体２０の側面Ｓ20にかけて高抵抗領域２０ａが設けられている。高抵抗領域２０ａは、ｎ型クラッド層１２から基板１１の一部にわたって設けられている。即ち、切欠部Ｎの底面近傍のｎ型クラッド層１２および基板１１の側面に高抵抗領域２０ａが設けられている。この高抵抗領域２０ａは、周囲の積層体２０の電気抵抗よりも、高い電気抵抗を有する領域であり、例えば１０2Ωｃｍ以上程度の電気抵抗を有している。詳細は後述するが、ｎ型クラッド層１２の側面に高抵抗領域２０ａを設けることにより、半田層４０を介したｎ型クラッド層１２とｐ型クラッド層１４との間の短絡の発生を抑えることができる。
　高抵抗領域２０ａは、例えば、Ａｌ（アルミニウム），Ｂ（ホウ素）またはＣ（炭素）等の元素を用いたイオン注入により形成されたものであり（後述）、高抵抗領域２０ａには、このような元素が含まれている。イオン注入により、積層体２０の一部の領域（高抵抗領域２０ａ）の結晶が破壊され、または、積層体２０の一部の領域のキャリアが不活性化され、高抵抗化される。高抵抗領域２０ａの縦方向の大きさは、例えば、０．５μｍ以上である。高抵抗領域２０ａの横方向の大きさは、例えば、切欠部Ｎの横方向の大きさよりも小さくなっている。高抵抗領域２０ａの横方向の大きさは、切欠部Ｎの横方向の大きさよりも大きくなっていてもよく、あるいは同じであってもよい。
　図２は、高抵抗領域２０ａがより広い領域にわたって設けられた積層体２０の構成を表している。このように、高抵抗領域２０ａは、切欠部Ｎの底面近傍から活性層１３およびｐ型クラッド層１４の側面にわたって設けられていてもよい。
　半導体発光素子１０は、積層体２０のリッジ部１５と半田層４０との間に、ｐ側コンタクト電極層２１およびｐ側パッド電極層２２を有している。リッジ部１５の側面から積層体２０の切欠部Ｎにかけて、絶縁膜２３が覆っている。リッジ部１５の延在方向（軸方向）に対して垂直な面（ＸＺ平面）に平行な端面（共振器端面）には、一対の反射鏡膜（図示せず）が設けられている。これら一対の反射鏡膜の反射率は互いに異なっている。これにより、活性層１３において発生した光は一対の反射鏡膜の間を往復して増幅され、一方の反射鏡膜からレーザビームとして出射するようになっている。
　ｐ側コンタクト電極層２１は、積層体２０のｐ型クラッド層１４に接して設けられている。ｐ側コンタクト電極層２１は、ｐ型クラッド層１４と良好なコンタクト（オーミックコンタクト）を形成する材料により構成されていることが好ましい。ｐ側コンタクト電極層２１は、例えば、Ｎｉ（ニッケル），Ｐｄ（パラジウム），Ｐｔ（白金）またはＩＴＯ（Indium Tin Oxide）等により構成されている。ｐ側コンタクト電極層２１は、単層構造であってもよいが、多層構造を有していてもよい。
　ｐ側コンタクト電極層２１を間にして、ｐ型クラッド層１４に対向するｐ側パッド電極層２２は、少なくともｐ側コンタクト電極層２１の全てを覆うように設けられている。すなわち、ｐ側パッド電極層２２は、ｐ側コンタクト電極層２１の上面と全面的に接している。なお、ｐ側コンタクト電極層２１とｐ側パッド電極層２２とは電気的に接続されてさえいれば、直接接していなくてもよい。すなわち、ｐ側コンタクト電極層２１とｐ側パッド電極層２２との間に他の導電性材料層を設けてもよい。ｐ側パッド電極層２２は、単層構造であってもよいし多層構造であってもよい。多層構造を有する場合、例えば、Ｔｉ（チタン）層，Ｐｔ層およびＡｕ（金）層を含む積層構造などがよい。
　ｐ側パッド電極層２２と、リッジ部１５の側面との間には絶縁膜２３が設けられている。この絶縁膜２３は、リッジ部１５の側面から切欠部Ｎの側面および底面にかけて設けられている。ｎ型クラッド層１２の一部（切欠部Ｎより下のｎ型クラッド層１２）および基板１１の側面は、例えば、絶縁膜２３から露出されている。絶縁膜２３は、リッジ部１５内へ効率的に光を閉じ込めるため、積層体２０を構成する半導体材料の屈折率よりも低い屈折率を有する絶縁材料により構成されていることが好ましい。このような絶縁膜２３の構成材料として、例えばＳｉＯ2（二酸化珪素）等が挙げられる。絶縁膜２３は、ＳｉＮ（窒化珪素）などにより構成するようにしてもよい。
　基板１１の裏面（積層体２０が設けられた面と反対の面）には、ｎ側電極層２４が設けられている。ｎ側電極層２４は、例えば、Ｔｉ層と、Ｐｔ層と、Ａｕ層とを基板１１の側から順に積層した構造を有する。ｎ側電極層２４は、単層構造を有していてもよい。
　積層体２０のリッジ部１５に対向して設けられた支持部材３０は、いわゆるサブマウントである。この支持部材３０は、積層体２０を間にして、基板１１に対向して設けられている。より具体的には、支持部材３０は、活性層１３およびｐ型クラッド層１４を間にして、ｎ型クラッド層１２に対向している。支持部材３０は、例えば、ＡｌＮ（窒化アルミニウム），ＳｉＣ（炭化シリコン）またはＳｉ（シリコン）等により構成されており、このうちＡｌＮまたはＳｉＣにより構成されていることが好ましい。支持部材３０は、放熱性の観点から、熱伝導率の高い材料により構成されていることが好ましいためである。
　支持部材３０とｐ側パッド電極層２２との間に設けられた半田層４０は、積層体２０を支持部材３０に接合するためのものである。この半田層４０は、例えば、積層体２０および基板１１よりも広い領域にわたって設けられており、積層体２０よりも横方向に拡幅して存在している。半田層４０は、例えば、ＡｕＳｎ（金―錫）またはＡｇＳｎ（銀―錫）等の錫系の半田により構成されている。
［半導体発光素子１０の製造方法］
　このような構成を有する半導体発光素子１０は、例えば次のようにして製造することができる。
　図３Ａ～図３Ｈは、その製造方法を工程順に表した断面模式図である。半導体発光素子１０は、まず、基板１１の上に、例えばＭＯＣＶＤ法により積層体２０を形成する。積層体２０は、基板１１上に、ｎ型クラッド層１２、活性層１３およびｐ型クラッド層１４をこの順に積層して形成する。この際、ＧａＮ系化合物半導体の原料としては、例えば、トリメチルアルミニウム（ＴＭＡ）、トリメチルガリウム（ＴＭＧ）、トリメチルインジウム（ＴＭＩｎ）、アンモニア (ＮＨ3)を用い、ドナー不純物の原料としては、例えばモノシラン（ＳｉＨ4 ）を用い、アクセプタ不純物の原料としては、例えばビスシクロペンタジエニルマグネシウム（Ｃｐ2 Ｍｇ）を用いる。
　積層体２０を形成した後、図３Ａに示したように、ストライプ状に溝を形成する。この溝は、ｐ型クラッド層１４および活性層１３を貫通し、ｎ型クラッド層１２の一部まで達している。即ち、溝の底面からはｎ型クラッド層１２が露出される。溝の縦方向の大きさは、例えば、０．５μｍ～１０μｍであり、溝の横方向の大きさは、例えば、５μｍ以上である。この溝により、各チップに切欠部Ｎが形成される。
　切欠部Ｎを形成した後、図３Ｂに示したように、切欠部Ｎの底面にイオン注入を行う。これにより、切欠部Ｎの底面近傍に、高抵抗領域２０ａが形成される。イオン注入には、例えば、Ａｌ，ＢまたはＣ等の元素を用いる。イオン注入は、切欠部Ｎの底面全域にわたって行うことが好ましい。これにより、チップ毎に、高抵抗領域２０ａの大きさのばらつきが生じるのを抑えることができる。高抵抗領域２０ａの形成は、例えば熱拡散等、イオン注入以外の方法を用いて行うようにしてもよい。イオン注入を行う領域の横方向の大きさを大きくすることにより、高抵抗領域２０ａを、活性層およびｐ型クラッド層１４の側面に形成することも可能である（図２参照）。
　高抵抗領域２０ａを形成した後、図３Ｃに示したように、ｐ型クラッド層１４上に、帯状に延びるｐ側コンタクト電極層２１を形成する。その後、積層体２０の上部にリッジ部１５を形成する（図３Ｄ）。リッジ部１５は、例えば、以下のようにして形成する。まず、例えばｐ側コンタクト電極層２１の上にマスク層（図示せず）を選択的に形成する。そののち、反応性イオンエッチング（Reactive Ion Etching；ＲＩＥ）法により、そのマスク層により覆われていない露出領域のｐ型クラッド層１４の一部を除去する。そののち、マスク層を除去する。これにより、帯状のリッジ部１５が形成される。
　続いて、図３Ｅに示したように、絶縁膜２３を成膜する。絶縁膜２３は、リッジ部１５の上面から、切欠部Ｎの側面および底面までを覆うように成膜する。例えば、切欠部Ｎより下のｎ型クラッド層１２および基板１１の側面は、絶縁膜２３から露出される。次いで、図３Ｆに示したように、この絶縁膜２３に対しリソグラフィー処理およびエッチング加工を行い、絶縁膜２３に開口を形成する。この絶縁膜２３の開口から、ｐ側コンタクト電極層２１が露出される。
　次に、図３Ｇに示したように、ｐ側コンタクト電極層２１に接するｐ側パッド電極層２２を形成する。ｐ側パッド電極層２２は、リッジ部１５の上面および側面を覆うように形成する。次に、基板１１の裏面側をラッピングして基板１１の厚さを調整したのち、リソグラフィー処理、エッチング加工およびリフトオフ加工を行うことにより、ｎ側電極層２４を形成する。この後、図３Ｈに示したように、各切欠部Ｎの位置に合わせて、チップの個片化を行う。
　この後、半田層４０を介して、積層体２０を支持部材３０に接合する。このような工程を経て、半導体発光素子１０が完成する。
　図４Ａおよび図４Ｂは、上記で説明した半導体発光素子１０の製造方法の他の例（１）を表している。
　まず、基５１１上に積層体２０およびｐ側コンタクト電極層２１をこの順に形成する（図４Ａ）。次いで、積層体２０の上部にリッジ部１５を形成する（図４Ｂ）。リッジ部１５を形成した後、切欠部Ｎを形成し、イオン注入を行うようにしてもよい（図３Ａ，図３Ｂ参照）。
　図５Ａおよび図５Ｂは、上記で説明した半導体発光素子１０の製造方法の他の例（２）を表している。
　まず、基板１１上に積層体２０を形成した後、切欠部Ｎを形成する（図３Ａ参照）。次いで、ｐ側コンタクト電極層２１、リッジ部１５および絶縁膜２３を形成する（図５Ａ）。この後、図５Ｂに示したように、絶縁膜２３を介してイオン注入を行い、高抵抗領域２０ａを形成するようにしてもよい。
［半導体発光素子１０の作用および効果］
　この半導体発光素子１０では、リッジ部１５のｐ側コンタクト電極層２１とｎ側電極層２４との間に所定の電圧が印加されると、リッジ部１５により電流狭窄された電流が電流注入領域（発光領域）に注入される。これにより電子と正孔の再結合による発光が生じる。この光は、一対の反射鏡膜により反射され、一往復したときの位相の変化が２πの整数倍となる波長でレーザ発振を生じ、ビームとして外部に出射される。
　本実施の形態では、積層体２０の側面Ｓ20、具体的にはｎ型クラッド層１２の側面に高抵抗領域２０ａが設けられているので、仮に、半田層４０がｎ型クラッド層１２の側面に接しても、半田層４０を介したｎ型クラッド層１２とｐ型クラッド層１４との間の短絡の発生を抑えることができる。以下、この作用効果について比較例を用いて説明する。
　図６は、比較例に係る半導体発光素子（半導体発光素子１００）の模式的な断面構成を表している。この半導体発光素子１００は、積層体２０の側面Ｓ20に、高抵抗領域（図１の高抵抗領域２０ａ）を有していない。また、積層体２０の側面Ｓ20には、切欠部（図１の切欠部Ｎ）も設けられていない。半導体発光素子１００では、ジャンクションダウン方式により、積層体２０が支持部材３０に接合されている。
　このような半導体発光素子１００では、積層体２０と支持部材３０との間の半田層４０が、リッジ部１５（ｐ型クラッド層１４）側から積層体２０の周囲に盛り上がった状態で共晶する可能性がある。この盛り上がった半田層４０がｎ型クラッド層１２の側面に接すると、ｎ型クラッド層１２とｐ型クラッド層１４との間で短絡（短絡Ｃ）が発生する。この短絡Ｃが不良品発生の原因となる。
　また、積層体２０の側面Ｓ20に切欠部を設けずに、高抵抗領域を形成すると、十分な深さで高抵抗領域を形成することができないおそれがある。つまり、ｎ型クラッド層１２の側面に高抵抗領域が形成されないおそれがある。
　これに対し、半導体発光素子１０では、積層体２０の側面Ｓ20に切欠部Ｎが設けられ、この切欠部Ｎの底面近傍から積層体２０の側面Ｓ20にかけて高抵抗領域２０ａが設けられている。これにより、積層体２０の側面Ｓ20のうち、ｎ型クラッド層１２の側面に、確実に高抵抗領域２０ａが設けられる。したがって、仮に、半田層４０がｎ型クラッド層１２の側面に接しても、半田層４０を介した短絡の発生を抑えることができる。よって、不良品の発生を抑えることが可能となる。
　以上説明したように、本実施の形態では、積層体２０の側面Ｓ20のうち、ｎ型クラッド層１２の側面に高抵抗領域２０ａを設けるようにしたので、仮に、ｐ型クラッド層１４側に設けた半田層４０が、ｎ型クラッド層１２の側面に接しても、半田層４０を介した短絡の発生を抑えることができる。よって、不良品の発生を抑えることが可能となる。
　また、高抵抗領域２０ａを、ｎ型クラッド層１２の側面とともに、活性層１３およびｐ型クラッド層１４の側面に設けるようにしてもよい（図２）。これにより、より確実に半田層４０を介した短絡の発生を抑えることができる。
　以下、他の実施の形態について説明するが、以降の説明において上記実施の形態と同一構成部分については同一符号を付してその説明は適宜省略する。
＜第２の実施の形態＞
　図７は、本技術の第２の実施の形態に係る半導体発光素子（半導体発光素子１０Ａ）の断面構成を模式的に表したものである。この半導体発光素子１０Ａの切欠部Ｎの底面には、基板１１が露出されている。この点を除き、半導体発光素子１０Ａは、上記第１の実施の形態の半導体発光素子１０と同様の構成を有し、その作用および効果も同様である。
　半導体発光素子１０Ａでは、積層体２０の側面Ｓ20から基板１１にかけて切欠部Ｎが設けられており、切欠部Ｎの底面には基板１１が露出されている。高抵抗領域２０ａは、この切欠部Ｎの底面近傍、即ち、基板１１の側面に設けられている。
　絶縁膜２３は、リッジ部１５の側面から切欠部Ｎの側面および底面を覆っている。この絶縁膜２３により、ｎ型クラッド層１２の側面が覆われる。
　このように、切欠部Ｎをより深く形成し、切欠部Ｎの底面に基板１１が露出されていてもよい。この場合にも、上記第１の実施の形態と同等の効果を得ることができる。半導体発光素子１０Ａは、上記第１の実施の形態で説明したのと同様の方法で製造することができる。
　以上、実施の形態を挙げて本技術を説明したが、本技術は上記実施の形態に限定されるものではなく、種々変形可能である。例えば、上記実施の形態において例示した半導体発光素子１０，１０Ａの構成要素、配置および数等は、あくまで一例であり、例えば、他の構成要素を更に備えていてもよい。
　また、半導体発光素子１０，１０Ａでは、積層体２０の一対の側面Ｓ20の両方に、切欠部Ｎを設ける場合について説明したが、切欠部Ｎは一対の側面Ｓ20の少なくとも一方に設けられていればよい。
　また、上記実施の形態では、半導体発光素子１０の製造方法を説明したが、各構成要素の形成順および形成方法等は、これに限らない。例えば、イオン注入を行った後に、切欠部Ｎを形成するようにしてもよい。
　また、上記実施の形態では、半導体発光素子１０，１０Ａが半導体レーザである場合について説明したが、本技術は例えば、ＬＥＤ（Light Emitting Diode）等の半導体発光素子にも適用可能である。
　また、上記実施の形態では、本技術の第１導電型がｎ型、第２導電型がｐ型である場合について説明したが、第１導電型がｐ型、第２導電型がｎ型であってもよい。
　なお、本明細書に記載された効果はあくまで例示であってこれに限定されるものではなく、また他の効果があってもよい。
　なお、本技術は、以下のような構成も可能である。
（１）
　第１導電型半導体層、活性層および第２導電型半導体層をこの順に有し、対向する一対の側面が設けられた積層体と、
　前記積層体の前記一対の側面の少なくとも一方に設けられ、底面に前記第１導電型半導体層が露出された切欠部と、
　前記切欠部の前記底面近傍から前記積層体の側面にかけて設けられ、周囲の前記積層体の電気抵抗よりも高い電気抵抗を有する高抵抗領域と
　を備えた半導体発光素子。
（２）
　前記一対の側面の両方に前記切欠部が設けられている
　前記（１）に記載の半導体発光素子。
（３）
　更に、前記第１導電型半導体層および前記活性層を間にして前記第２導電型半導体層に対向する基板を有する
　前記（１）または（２）に記載の半導体発光素子。
（４）
　更に、前記活性層および前記第２導電型半導体層を間にして前記第１導電型半導体層に対向する支持部材と、
　前記支持部材と前記積層体との間に設けられた半田層とを含む
　前記（１）ないし（３）のうちいずれか１つに記載の半導体発光素子。
（５）
　前記半田層は、前記支持部材と前記積層体との間に、前記積層体よりも拡幅して設けられている
　前記（４）に記載の半導体発光素子。
（６）
　更に、前記切欠部を覆う絶縁膜を有する
　前記（１）ないし（５）のうちいずれか１つに記載の半導体発光素子。
（７）
　半導体レーザとして機能する
　前記（１）ないし（６）のうちいずれか１つに記載の半導体発光素子。
（８）
　前記第２導電型半導体層には、一方向に延在するリッジ部が設けられ、
　前記一対の側面は、前記リッジ部の延在方向と平行に設けられている
　前記（１）ないし（７）のうちいずれか１つに記載の半導体発光素子。
（９）
　前記高抵抗領域に、アルミニウム（Ａｌ）、ホウ素（Ｂ）または炭素（Ｃ）を含む
　前記（１）ないし（８）のうちいずれか１つに記載の半導体発光素子。
（１０）
　前記高抵抗領域は、前記第１導電型半導体層に設けられている
　前記（１）ないし（９）のうちいずれか１つに記載の半導体発光素子。
（１１）
　前記高抵抗領域は、前記第１導電型半導体層、前記活性層および前記第２導電型半導体層に設けられている
　前記（１）ないし（１０）のうちいずれか１つに記載の半導体発光素子。
（１２）
　基板と、
　前記基板上に設けられ、第１導電型半導体層、活性層および第２導電型半導体層をこの順に有するとともに、対向する一対の側面が設けられた積層体と、
　前記積層体の前記一対の側面の少なくとも一方から前記基板にわたって設けられ、底面に前記基板が露出された切欠部と、
　前記切欠部の前記底面近傍に設けられ、周囲の前記基板の電気抵抗よりも高い電気抵抗を有する高抵抗領域と
　を備えた半導体発光素子。
（１３）
　第１導電型半導体層、活性層および第２導電型半導体層をこの順に有する積層体を形成し、
　前記積層体の少なくとも１つの側面に、前記第１導電型半導体層が露出された底面を有する切欠部を形成し、
　前記切欠部の前記底面近傍から前記積層体の前記側面にかけて、周囲の前記積層体の電気抵抗よりも高い電気抵抗を有する高抵抗領域を形成する
　半導体発光素子の製造方法。
（１４）
　前記切欠部の前記底面にイオン注入を行うことにより、前記高抵抗領域を形成する
　前記（１３）に記載の半導体発光素子の製造方法。
（１５）
　更に、前記活性層および前記第２導電型半導体層を間にして前記第１導電型半導体層に対向する支持部材を配置し、
　前記支持部材と前記積層体とを半田層を用いて接合する
　前記（１３）または（１４）に記載の半導体発光素子の製造方法。
（１６）
　基板上に、第１導電型半導体層、活性層および第２導電型半導体層をこの順に有する積層体を形成し、
　前記積層体の少なくとも１つの側面から前記基板にかけて、前記基板が露出された底面を有する切欠部を形成し、
　前記切欠部の前記底面近傍に、周囲の前記基板の電気抵抗よりも高い電気抵抗を有する高抵抗領域を形成する
　半導体発光素子の製造方法。
　本出願は、日本国特許庁において２０１８年３月１９日に出願された日本特許出願番号第２０１８－５０６４２号を基礎として優先権を主張するものであり、この出願の全ての内容を参照によって本出願に援用する。
　当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。

Claims (16)

  1. 　第１導電型半導体層、活性層および第２導電型半導体層をこの順に有し、対向する一対の側面が設けられた積層体と、
    　前記積層体の前記一対の側面の少なくとも一方に設けられ、底面に前記第１導電型半導体層が露出された切欠部と、
    　前記切欠部の前記底面近傍から前記積層体の側面にかけて設けられ、周囲の前記積層体の電気抵抗よりも高い電気抵抗を有する高抵抗領域と
    　を備えた半導体発光素子。
  2. 　前記一対の側面の両方に前記切欠部が設けられている
    　請求項１に記載の半導体発光素子。
  3. 　更に、前記第１導電型半導体層および前記活性層を間にして前記第２導電型半導体層に対向する基板を有する
    　請求項１に記載の半導体発光素子。
  4. 　更に、前記活性層および前記第２導電型半導体層を間にして前記第１導電型半導体層に対向する支持部材と、
    　前記支持部材と前記積層体との間に設けられた半田層とを含む
    　請求項１に記載の半導体発光素子。
  5. 　前記半田層は、前記支持部材と前記積層体との間に、前記積層体よりも拡幅して設けられている
    　請求項４に記載の半導体発光素子。
  6. 　更に、前記切欠部を覆う絶縁膜を有する
    　請求項１に記載の半導体発光素子。
  7. 　半導体レーザとして機能する
    　請求項１に記載の半導体発光素子。
  8. 　前記第２導電型半導体層には、一方向に延在するリッジ部が設けられ、
    　前記一対の側面は、前記リッジ部の延在方向と平行に設けられている
    　請求項１に記載の半導体発光素子。
  9. 　前記高抵抗領域に、アルミニウム（Ａｌ）、ホウ素（Ｂ）または炭素（Ｃ）を含む
    　請求項１に記載の半導体発光素子。
  10. 　前記高抵抗領域は、前記第１導電型半導体層に設けられている
    　請求項１に記載の半導体発光素子。
  11. 　前記高抵抗領域は、前記第１導電型半導体層、前記活性層および前記第２導電型半導体層に設けられている
    　請求項１に記載の半導体発光素子。
  12. 　基板と、
    　前記基板上に設けられ、第１導電型半導体層、活性層および第２導電型半導体層をこの順に有するとともに、対向する一対の側面が設けられた積層体と、
    　前記積層体の前記一対の側面の少なくとも一方から前記基板にわたって設けられ、底面に前記基板が露出された切欠部と、
    　前記切欠部の前記底面近傍に設けられ、周囲の前記基板の電気抵抗よりも高い電気抵抗を有する高抵抗領域と
    　を備えた半導体発光素子。
  13. 　第１導電型半導体層、活性層および第２導電型半導体層をこの順に有する積層体を形成し、
    　前記積層体の少なくとも１つの側面に、前記第１導電型半導体層が露出された底面を有する切欠部を形成し、
    　前記切欠部の前記底面近傍から前記積層体の前記側面にかけて、周囲の前記積層体の電気抵抗よりも高い電気抵抗を有する高抵抗領域を形成する
    　半導体発光素子の製造方法。
  14. 　前記切欠部の前記底面にイオン注入を行うことにより、前記高抵抗領域を形成する
    　請求項１３に記載の半導体発光素子の製造方法。
  15. 　更に、前記活性層および前記第２導電型半導体層を間にして前記第１導電型半導体層に対向する支持部材を配置し、
    　前記支持部材と前記積層体とを半田層を用いて接合する
    　請求項１３に記載の半導体発光素子の製造方法。
  16. 　基板上に、第１導電型半導体層、活性層および第２導電型半導体層をこの順に有する積層体を形成し、
    　前記積層体の少なくとも１つの側面から前記基板にかけて、前記基板が露出された底面を有する切欠部を形成し、
    　前記切欠部の前記底面近傍に、周囲の前記基板の電気抵抗よりも高い電気抵抗を有する高抵抗領域を形成する
    　半導体発光素子の製造方法。
PCT/JP2019/005605 2018-03-19 2019-02-15 半導体発光素子および半導体発光素子の製造方法 WO2019181309A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE112019001439.0T DE112019001439T5 (de) 2018-03-19 2019-02-15 Halbleiterlichtemissionselement undhalbleiterlichtemissionselementproduktionsverfahren
JP2020507437A JP7331833B2 (ja) 2018-03-19 2019-02-15 半導体発光素子および半導体発光素子の製造方法
US16/979,606 US11929591B2 (en) 2018-03-19 2019-02-15 Semiconductor light-emitting device and method of manufacturing semiconductor light-emitting device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-050642 2018-03-19
JP2018050642 2018-03-19

Publications (1)

Publication Number Publication Date
WO2019181309A1 true WO2019181309A1 (ja) 2019-09-26

Family

ID=67987658

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/005605 WO2019181309A1 (ja) 2018-03-19 2019-02-15 半導体発光素子および半導体発光素子の製造方法

Country Status (4)

Country Link
US (1) US11929591B2 (ja)
JP (1) JP7331833B2 (ja)
DE (1) DE112019001439T5 (ja)
WO (1) WO2019181309A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102601950B1 (ko) * 2018-11-16 2023-11-14 삼성전자주식회사 Led 소자, led 소자의 제조 방법 및 led 소자를 포함하는 디스플레이 장치
US20210210930A1 (en) * 2020-01-08 2021-07-08 Applied Optoelectronics, Inc. Techniques for electrically isolating n and p-side regions of a semiconductor laser chip for p-side down bonding
DE102021106238A1 (de) * 2021-03-15 2022-09-15 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5199986A (ja) * 1975-02-28 1976-09-03 Fujitsu Ltd
JP2005311309A (ja) * 2004-03-26 2005-11-04 Nichia Chem Ind Ltd 窒化物半導体レーザ素子
JP2006073618A (ja) * 2004-08-31 2006-03-16 Toyoda Gosei Co Ltd 光学素子およびその製造方法
US20070002914A1 (en) * 2005-06-27 2007-01-04 Samsung Electronics Co., Ltd. Semiconductor laser diode having an asymmetric optical waveguide layer
JP2012169435A (ja) * 2011-02-14 2012-09-06 Stanley Electric Co Ltd 光半導体素子

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4001956B2 (ja) 1996-07-25 2007-10-31 ソニー株式会社 半導体発光装置
JPH10294493A (ja) * 1997-02-21 1998-11-04 Toshiba Corp 半導体発光デバイス
US20060001035A1 (en) * 2004-06-22 2006-01-05 Toyoda Gosei Co., Ltd. Light emitting element and method of making same
WO2006034490A2 (en) * 2004-09-23 2006-03-30 Seminex Corporation High-power infrared semiconductor diode light emitting device
US7592637B2 (en) * 2005-06-17 2009-09-22 Goldeneye, Inc. Light emitting diodes with reflective electrode and side electrode
KR100976311B1 (ko) * 2005-09-16 2010-08-16 쇼와 덴코 가부시키가이샤 질화물 반도체 발광장치 제조 방법
JP2009231820A (ja) 2008-02-29 2009-10-08 Sanyo Electric Co Ltd 半導体レーザ素子およびその製造方法
JP5288852B2 (ja) * 2008-03-21 2013-09-11 スタンレー電気株式会社 半導体素子の製造方法
KR20110006652A (ko) * 2008-03-25 2011-01-20 라티스 파워(지앙시) 코포레이션 양면 패시베이션을 갖는 반도체 발광 소자
KR101039904B1 (ko) * 2010-01-15 2011-06-09 엘지이노텍 주식회사 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법
US8563334B2 (en) * 2010-09-14 2013-10-22 Tsmc Solid State Lighting Ltd. Method to remove sapphire substrate
JP5139576B1 (ja) * 2011-12-09 2013-02-06 株式会社東芝 半導体発光素子の製造方法
US9583466B2 (en) * 2013-12-27 2017-02-28 Apple Inc. Etch removal of current distribution layer for LED current confinement
US10032757B2 (en) * 2015-09-04 2018-07-24 Hong Kong Beida Jade Bird Display Limited Projection display system
US10768515B2 (en) * 2017-12-12 2020-09-08 Tectus Corporation Method for manufacturing ultra-dense LED projector using thinned gallium nitride

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5199986A (ja) * 1975-02-28 1976-09-03 Fujitsu Ltd
JP2005311309A (ja) * 2004-03-26 2005-11-04 Nichia Chem Ind Ltd 窒化物半導体レーザ素子
JP2006073618A (ja) * 2004-08-31 2006-03-16 Toyoda Gosei Co Ltd 光学素子およびその製造方法
US20070002914A1 (en) * 2005-06-27 2007-01-04 Samsung Electronics Co., Ltd. Semiconductor laser diode having an asymmetric optical waveguide layer
JP2012169435A (ja) * 2011-02-14 2012-09-06 Stanley Electric Co Ltd 光半導体素子

Also Published As

Publication number Publication date
JPWO2019181309A1 (ja) 2021-03-11
US20210044088A1 (en) 2021-02-11
US11929591B2 (en) 2024-03-12
DE112019001439T5 (de) 2020-12-10
JP7331833B2 (ja) 2023-08-23

Similar Documents

Publication Publication Date Title
TWI303909B (en) Ridge waveguide semiconductor laser diode
US8588265B2 (en) Semiconductor laser element and manufacturing method of the same
US20210249839A1 (en) Semiconductor Laser Diode
US9735314B2 (en) Nitride semiconductor light emitting device
JP2007081283A (ja) 半導体レーザおよび半導体レーザ装置
JP4617907B2 (ja) 光集積型半導体発光素子
JP7331833B2 (ja) 半導体発光素子および半導体発光素子の製造方法
CN112088431A (zh) 微米尺寸的发光二极管设计
US8175128B2 (en) Semiconductor laser element and semiconductor laser device
JP2008288527A (ja) レーザ発光装置
US20210384701A1 (en) Semiconductor laser apparatus and semiconductor laser device
US20210281038A1 (en) Semiconductor laser device
JP2015513229A (ja) レーザーダイオード装置
JP2020532100A (ja) 端面発光型のレーザバー
US20210167579A1 (en) Surface emitting laser, surface emitting laser device, light source device, and detection apparatus
JP4337520B2 (ja) リッジ導波路型半導体レーザ
US20230261438A1 (en) Semiconductor laser and semiconductor laser device
US20080054272A1 (en) Semiconductor light-emitting device and method of manufacturing the same
JP2010003885A (ja) 面発光レーザ
US20230335972A1 (en) Semiconductor laser and semiconductor laser device
WO2023106080A1 (ja) 垂直共振器型発光素子
KR20190137521A (ko) 레이저 다이오드 구조 및 제조 방법
US20230335975A1 (en) Light-emitting device
US20240162686A1 (en) Semiconductor laser
JP5064072B2 (ja) 光源装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19771982

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2020507437

Country of ref document: JP

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 19771982

Country of ref document: EP

Kind code of ref document: A1