JPH10294493A - 半導体発光デバイス - Google Patents

半導体発光デバイス

Info

Publication number
JPH10294493A
JPH10294493A JP3490898A JP3490898A JPH10294493A JP H10294493 A JPH10294493 A JP H10294493A JP 3490898 A JP3490898 A JP 3490898A JP 3490898 A JP3490898 A JP 3490898A JP H10294493 A JPH10294493 A JP H10294493A
Authority
JP
Japan
Prior art keywords
layer
semiconductor
electrode
electrode pads
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3490898A
Other languages
English (en)
Inventor
Masahiro Yamamoto
雅裕 山本
Hidetoshi Fujimoto
英俊 藤本
Shinya Nunogami
真也 布上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP3490898A priority Critical patent/JPH10294493A/ja
Publication of JPH10294493A publication Critical patent/JPH10294493A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Abstract

(57)【要約】 【課題】半導体発光デバイスにおいて、光取出し面側の
発光面積の拡大を図る。 【解決手段】発光ダイオードは、サファイア基板１１上
に配設されたＧａＮ系多層構造４５を有する。多層構造
４５の光取出し面側に一対の電極パッド３１、３２が配
設される。光取出し面の投影面積に対する電極パッド３
１、３２の総投影面積は２５％以下に設定される。電極
パッド３１、３２は多層構造４５の側面を覆う絶縁膜４
０上に配設されたハンダ配線層４１、４２を介してマウ
ントフレームの電極パッド３６、３７に接続される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、絶縁性基板の上に
形成された半導体発光デバイス、特にサファイア基板上
に形成された窒化ガリウム系化合物半導体からなる半導
体発光デバイスに関する。
【０００２】
【従来の技術】近年、青色から紫外域にかけての短波長
発光ダイオード（ＬＥＤ）や半導体レーザデバイス（Ｌ
Ｄ）用の材料として、ＧａＮを始めとする窒化ガリウム
系化合物半導体が注目されている。この材料系を用いた
青色半導体レーザデバイスは、その発振波長が短いが故
に、高密度の情報処理用の光源としての応用が期待され
ている。
【０００３】従来の窒化ガリウム系化合物半導体は、サ
ファイアを基板として成長が行われている。サファイア
は絶縁物であるため、基板上に積層した膜のうち、基板
に近い層に電気的接触をはかる場合には、表面層をエッ
チング除去しなければならない。このような処理は、発
光ダイオードのように全体の発光強度を議論するデバイ
スにおいては発光面積の減少につながり、発光強度の低
下に直結する。
【０００４】発光面積を拡大しようという試みから、特
開平６−３３８６３２号公報に示されるように、一対の
電極を対角線に配置するという提案がなされている。し
かし、この提案は電極の位置関係による電極の効率的な
流れを示したにすぎず、発光部の面積の拡大や、電極面
積を縮小する方法については言及されていない。発光面
積自身を拡大するという点では、特開平４−２７３１７
５号公報などに示されるように、表面から孔を形成して
電極を取る方が優れている。しかし、この提案において
も、平面から見た場合、広げられた電極によって発光部
が遮蔽され、発光面積の実質的な拡大につながっていな
い。
【０００５】このように従来、絶縁性の基板上に形成さ
れた化合物半導体発光デバイスにおいては、光取出し面
側に一対の電極を形成する必要がある。これらの電極は
ボンディングワイヤを接続するためにあまり小さくする
ことはできない。このため、電極の存在が発光面積を低
下させる要因となっている。
【０００６】
【発明が解決しようとする課題】本発明の目的は、絶縁
性基板上に配設された半導体発光デバイスにおいて、光
取出し面側の発光面積の拡大をはかると共に電極パッド
に対する外部リードの接続を十分に行うことにある。
【０００７】
【課題を解決するための手段】本発明の第１の視点は、
第１方向に面する光取出し面を有する半導体発光デバイ
スであって、発光用のｐｎ接合を形成するように前記第
１方向に沿って積層された複数の半導体層を有し且つ前
記光取出し面を規定する多層構造と、前記複数の半導体
層は、前記ｐｎ接合を挟んで位置する夫々第１及び第２
導電型の第１及び第２半導体層を含むことと、前記第１
半導体層上に配設された第１主電極と、前記第１主電極
は前記光取出し面を覆う発光光を透過しない第１電極パ
ッドを具備することと、前記第２半導体層上に配設され
た第２主電極と、前記第２主電極は前記光取出し面を覆
う発光光を透過しない第２電極パッドを具備すること
と、前記光取出し面の投影面積に対する前記第１及び第
２電極パッドの総投影面積は２５％以下に設定されるこ
とと、前記多層構造の側壁上に配設された第１及び第２
絶縁層と、前記第１及び第２絶縁層上に配設された第１
及び第２配線層と、前記第１及び第２配線層は前記第１
及び第２電極パッドに接続されることと、を具備するこ
とを特徴とする。
【０００８】なお、ここで光取出し面及び電極パッドの
投影面積とは、光取出し面を示す平面図における面積を
意味する。本発明の第２の視点は、第１の視点のデバイ
スにおいて、前記第１及び第２配線層が、１５０℃〜３
５０℃の融点を有する金属材料から基本的になることを
特徴とする。
【０００９】本発明の第３の視点は、第２の視点のデバ
イスにおいて、前記多層構造を支持し且つｎ側及びｐ側
電極となる一対のマウント電極パッドを有するマウント
フレームを具備し、前記第１及び第２電極パッドと前記
一対のマウント電極パッドとが、実質的に前記第１及び
第２配線層の前記金属材料のみによって電気的に接続さ
れることを特徴とする。
【００１０】本発明の第４の視点は、第１の視点のデバ
イスにおいて、前記第１及び第２絶縁層は、前記光取出
し面を覆う部分を有し且つ発光光を透過する共通絶縁膜
の一部であることを特徴とする。
【００１１】本発明の第５の視点は、第４の視点のデバ
イスにおいて、前記多層構造を支持する絶縁性の支持基
板を具備し、前記絶縁膜が前記光取出し面から前記支持
基板に至るように形成されることを特徴とする。
【００１２】本発明の第６の視点は、第４記載のデバイ
ス：前記多層構造がII−VI族化合物半導体またはIII −
V 族化合物半導体から基本的になり、前記絶縁膜がＳｉ
ＯxＮy （ｘ＋ｙ≠０、０≦ｘ、０≦ｙ）から基本的に
なることを特徴とする。
【００１３】本発明の第７の視点は、第１の視点のデバ
イスにおいて、前記第１及び第２主電極の少なくとも一
方が発光光を透過する導電層を有することを特徴とす
る。本発明の第８の視点は、第１の視点のデバイスにお
いて、前記第１及び第２電極パッドが、前記ｐｎ接合を
挟んで位置する異なる高さレベルに配置されることを特
徴とする。
【００１４】本発明の第９の視点は、第１の視点のデバ
イスにおいて、前記光取出し面が矩形をなし、前記第１
及び第２電極パッドが、前記光取出し面の対角線上の２
つの角部に夫々配置されることを特徴とする。
【００１５】本発明の第１０の視点は、第９の視点のデ
バイスにおいて、前記第２電極パッドが、前記光取出し
面の隣接する２つの辺に沿って延びる延長部を有するこ
とを特徴とする。
【００１６】本発明の第１１の視点は、第９の視点のデ
バイスにおいて、前記光取出し面が菱形をなし、前記第
１及び第２電極パッドが、前記光取出し面の鋭角な２つ
の角部に夫々配置されることを特徴とする。
【００１７】本発明の第１２の視点は、第１の視点のデ
バイスにおいて、前記光取出し面が矩形をなし、前記第
１電極パッドが前記光取出し面の角部に配置され、前記
第２電極パッドが前記光取出し面の中央に配置されるこ
とを特徴とする。
【００１８】本発明の第１３の視点は、半導体レーザデ
バイスとして機能する半導体発光デバイスであって、サ
ファイアから基本的になる支持基板と、レーザ共振器を
形成するように前記支持基板上に積層された複数の窒化
ガリウム系化合物半導体層を有する多層構造と、前記複
数の半導体層は、活性層を挟んで位置するｎ及びｐ型半
導体層とを含むことと、前記ｎ型半導体層は前記ｐ型半
導体層よりも前記支持基板側に配置されることと、前記
ｐ型半導体層から前記ｎ型半導体層に至る深さで且つ前
記レーザ共振器と平行に前記多層構造に形成された引出
し溝と、前記引出し溝の底部で前記ｎ型半導体層にコン
タクトする第１主電極と、前記ｐ型半導体層にコンタク
トする第２主電極と、前記第１及び第２主電極は前記引
出し溝を挟んで実質的に同一面上に配置された第１及び
第２電極パッドを夫々具備することと、を具備すること
を特徴とする。
【００１９】本発明の第１４の視点は、第１３の視点の
デバイスにおいて、前記第１及び第２電極パッドが共通
の絶縁膜上に配設されることを特徴とする。本発明の第
１５の視点は、第１４の視点のデバイスにおいて、前記
絶縁膜が前記ｐ型半導体層上に配設されることを特徴と
する。
【００２０】本発明の第１６の視点は、第１４の視点の
デバイスにおいて、前記第１電極パッドの直下で前記絶
縁膜が前記ｎ型半導体層のメサ上に配設され、前記第２
電極パッドの直下で前記絶縁膜が前記ｐ型半導体層上に
配設されることを特徴とする。
【００２１】本発明の第１７の視点は、第１３の視点の
デバイスにおいて、実質的に同一面上に配設されたｎ側
及びｐ側電極となる一対のマウント電極パッドを有する
マウントフレームを具備し、前記第１及び第２電極パッ
ドが前記一対のマウント電極パッドと対面状態で金属材
料層を介して接続されることを特徴とする。
【００２２】本発明の第１８の視点は、第１７の視点の
デバイスにおいて、前記マウントフレームが、前記多層
構造の幅以上の幅を有し且つ前記多層構造をガイドする
ためのマウント溝を具備し、前記マウント溝の底部に前
記一対のマウント電極パッドが配設されることを特徴と
する。
【００２３】本発明の第１９の視点は、第１７の視点の
デバイスにおいて、前記マウントフレームが前記一対の
マウント電極パッド間で、前記引出し溝に沿う分離溝を
具備することを特徴とする。
【００２４】本発明の第２０の視点は、第１７の視点の
デバイスにおいて、前記マウントフレームが前記一対の
マウント電極パッド間で、前記引出し溝に沿う分離突起
を具備することを特徴とする。
【００２５】本発明の第２１の視点は、半導体レーザデ
バイスとして機能する半導体発光デバイスであって、絶
縁性の支持基板と、レーザ共振器を形成するように前記
支持基板上に積層された複数のIII 族窒化物半導体層を
有する多層構造と、前記複数の半導体層は、活性層を挟
んで位置する夫々第１及び第２導電型の第１及び第２半
導体層を含むことと、前記第１及び第２半導体層上に夫
々配設された第１及び第２主電極と、前記第１及び第２
主電極は第１及び第２電極パッドを具備することと、前
記多層構造の側壁上に配設された絶縁層と、前記支持基
板を介して前記多層構造を支持し且つｎ側及びｐ側電極
となる一対のマウント電極パッドを有するマウントフレ
ームと、前記絶縁層の上または上方に配設され且つ前記
第１電極パッドと前記一対のマウント電極パッドの一方
とを電気的に接続する第１配線層と、前記第１配線層
は、前記多層構造で発生する熱を逃がすための放熱部材
として機能するため、前記第１電極パッドより大きい厚
さを有することと、前記第２電極パッドと前記一対のマ
ウント電極パッドの他方とを電気的に接続する第２配線
層とを具備することを特徴とする。
【００２６】
【発明の実施の形態】
（第１の実施の形態）図１は本発明の第１の実施の形態
に係る半導体発光デバイスである発光ダイオードの１チ
ップの要部を示す縦断側面図である。この発光ダイオー
ドチップは、Ｃ面を主面とするサファイア基板１１を有
し、その上にＧａＮ系材料の多層構造が形成される。こ
の多層構造は、周知の有機金属気相成長法（ＭＯＣＶＤ
法）を用いて製造した。
【００２７】以下に、先ずこの多層構造の製造工程を説
明する。用いた有機金属原料は、トリメチルガリウム
（ＴＭＧ）、トリメチルアルミニウム（ＴＭＡ）、トリ
メチルインジウム（ＴＭＩ）、ビスシクロペンタジエニ
ルマグネシウム（Ｃｐ2 Ｍｇ）、及びジメチルジンク
（ＤＭＺ）である。また、用いたガス原料は、アンモニ
ア及びシランである。なお、キャリアガスとして水素及
び窒素を用いた。
【００２８】先ず、有機洗浄、酸洗浄によって処理した
サファイア基板１１をＭＯＣＶＤ装置の反応室内に載置
し、高周波によって加熱可能なサセプタ上に装着した。
次に、常圧で水素を１０Ｌ／分の流量で流しながら、温
度１１００℃で約１０分間の気相エッチングを施し、表
面にできた自然酸化膜を除去した。なお、ここでいう温
度はサセプタに接触した熱電対の指示温度である。
【００２９】次に、温度を５５０℃まで降温し、水素を
１５Ｌ／分、窒素を５Ｌ／分、アンモニアを１０Ｌ／
分、ＴＭＧを２５ｃｃ／分の流量で約４分間流すことに
より、厚さ約２０ｎｍのＧａＮバッファ層１２を形成し
た。
【００３０】次に、水素を１５Ｌ／分、窒素を５Ｌ／
分、アンモニアを１０Ｌ／分の流量で流しながら、温度
を１１００℃に昇温した後、水素を１５Ｌ／分、窒素を
５Ｌ／分、アンモニアを１０Ｌ／分、ＴＭＧを１００ｃ
ｃ／分の流量で約６０分間流すことにより、厚さ約２μ
ｍのアンドープＧａＮ層１３を形成した。次に、これに
水素によって１０ｐｐｍに希釈したＳｉＨ4 を３ｃｃ／
分を加え、約１２０分間流すことにより、厚さ約４μｍ
のｎ型ＧａＮ層１４を形成した。
【００３１】次に、窒素を約２０Ｌ／分、アンモニアを
１０Ｌ／分を流しながら約３分間で８００℃まで降温し
た。この温度で窒素を約２０Ｌ／分、アンモニアを１０
Ｌ／分、ＴＭＧを１０ｃｃ／分、ＴＭＩを４５０ｃｃ／
分、シランを１０ｃｃ／分、ＤＭＺを３０ｃｃ／分の流
量で約３０分間流すことにより、厚さ約０．１μｍのＤ
Ａ発光型ＩｎＧａＮ発光層１５を形成した。
【００３２】次に、水素を１５Ｌ／分、窒素５Ｌ／分、
アンモニアを１０Ｌ／分、ＴＭＧを１００ｃｃ／分、Ｃ
ｐ2 Ｍｇを５０ｃｃ／分の流量で約３分間流すことによ
り、ｐ型ＧａＮ層１６を形成した。次に、窒素を約２０
Ｌ／分、アンモニアを１０Ｌ／分を流しながら約３分間
で１１００℃まで昇温した。この温度で、水素を１５Ｌ
／分、窒素を５Ｌ／分、アンモニアを１０Ｌ／分、ＴＭ
Ｇを１００ｃｃ／分、ＴＭＡを５０ｃｃ／分、Ｃｐ2 Ｍ
ｇを５０ｃｃ／分の流量で約１０分間流すことにより、
厚さ約０．３μｍのｐ型ＡｌＧａＮ層１７を形成した。
【００３３】次に、窒素を約２０Ｌ／分、アンモニアを
１０Ｌ／分、ＴＭＧを１００ｃｃ／分、Ｃｐ2 Ｍｇを１
００ｃｃ／分の流量で約３分間流すことにより、厚さ約
０．１μｍのｐ型ＧａＮコンタクト層１８を形成した。
この後、ＴＭＧ及びＣｐ2 Ｍｇの供給を停止した状態で
３５０℃まで降温し、更に３５０℃で窒素及びアンモニ
アの供給を停止し、室温まで冷却し、反応室から成長ウ
ェハを取出した。
【００３４】次に、ｐ型ＧａＮ層１８上に周知のＣＶＤ
法などを用いて、ＳｉＯ2 膜及びフォトレジスト膜を形
成し、フォトエッチングプロセスによって図２に示すよ
うに、７００μｍピッチで大きさ１００μｍφの孔２１
を形成した。これらの孔２１の部分を塩素ガス等による
反応性イオンエッチング法を用いてｎ型ＧａＮ層１４が
露出するまでエッチングした。更に、これらの孔２１を
結ぶラインと、それらラインの中間を平行に伸びるライ
ンとに沿って、多層構造に幅２０μｍの溝２２（即ち溝
２２の縦横のピッチは３５０μｍ）を形成した。溝２２
は、サファイア基板１１に達するまでエッチングを行う
ことにより形成した。
【００３５】次に、ＳｉＯ2 膜及びフォトレジスト膜を
除去し、全面にＳｉＯ2 膜４０を形成し、更にその上に
下記の孔２３、２４に対応してパターニングされたフォ
トレジスト膜を形成した。次に、フォトレジスト膜をマ
スクとしてＳｉＯ2 膜４０をエッチングし、先に形成し
た１００μｍφの孔２１と同心位置に８０μｍφの孔２
３を、孔２３から縦及び横方向に３５０μｍずつずらし
た位置（即ち１ブロックの対角線上の位置）に１００μ
ｍφの孔２４を形成した。
【００３６】次に、周知の堆積法などによりＩｎ膜を全
面に形成した。そして、フォトレジスト膜によりリフト
オフを行い、ｎ側電極パッド３１及びｐ側電極パッド３
２となるＩｎ膜のパターンを形成した。このウェハを窒
素中、２５０℃で、約３０秒の熱処理を施し、ｎ側電極
パッド３１及びｐ側電極パッド３２をオーミック電極と
した。
【００３７】次に、サファイア基板１１を８０μｍ程度
まで鏡面研磨し、幅２０μｍの溝２２に沿って、３５０
μｍ角程度の大きさにチップ化した。図３はこの状態に
おけるチップの平面図である。図２中の破線で囲まれた
領域が１つのチップに相当する。矩形状のチップの１つ
の角部にｎ側電極パッド３１が配設され、これと対向す
る角部にｐ側電極パッド３２が配設される。
【００３８】次に、ｎ側及びｐ側電極となる一対のマウ
ント電極パッド３６、３７を有するマウントフレーム
（外部フレーム）３５上に、このチップを取付けた。チ
ップの電極パッド３１、３２とマウント電極パッド３
６、３７との間の電気的接続は、Ｉｎハンダによって行
った。この際、電極パッド３１、３２からマウント電極
パッド３６、３７迄Ｉｎハンダを落とし流した。これに
より、図４に示すように、ＧａＮ系半導体の多層構造４
５を覆うＳｉＯ2 等からなる絶縁膜４０上を這うように
Ｉｎ配線層４１、４２を形成することができた。
【００３９】上記の方法によりマウントフレーム３５上
に配設した半導体発光デバイス、即ち発光ダイオード
は、上方に面する光取出し面を有する。光取出し面を規
定するＧａＮ系半導体の多層構造４５は、発光用のｐｎ
接合を発光層１５内で形成するように、サファイア基板
１１上に上下方向に沿って積層された複数の半導体層１
２〜１８により構成される。
【００４０】発光層１５を挟んで位置するｎ型ＧａＮコ
ンタクト層１４及びｐ型ＧａＮコンタクト層１８上には
発光光を透過しないｎ側電極パッド３１及びｐ側電極パ
ッド３２が夫々配設される。光取出し面を示す平面図に
おける、電極パッド３１、３２の総投影面積は光取出し
面の投影面積の２５％以下に設定される。
【００４１】多層構造４５の側面及び光取出し面の殆ど
は、発光光を透過するＳｉＯx Ｎy（ｘ＋ｙ≠０、０≦
ｘ、０≦ｙ）、例えばＳｉＯ2 、等の絶縁膜４０により
被覆される。チップの電極パッド３１、３２とマウント
電極パッド３６、３７とは、絶縁膜４０上を這うように
Ｉｎ配線層４１、４２のみによって電気的に接続され
る。
【００４２】このような発光ダイオードにおいては、光
取出し面における電極パッド３１、３２の占める割合が
少なくなる。実験によれば、配向角８°とした時に軸上
光度が平均値で１．５ｃｄを示した。また、電極パッド
３１、３２に対する外部フレームとの接続は、ワイヤボ
ンディングではなくハンダ配線層４１、４２により行う
ので、電極パッド３１、３２が小さくても何等不都合は
なかった。この観点から、配線層４１、４２は、１５０
℃〜３５０℃の融点を有する金属材料から基本的になる
ことが望ましい。
【００４３】本実施の形態の比較例を図５に示す。本比
較例においては、ｐ型ＧａＮ層１８への電極パッド３２
を１２０μｍ角、ｎ型ＧａＮ層１４への電極パッド３１
を１２０μｍφとした。このようなデバイスにおいて
は、配向角を８°とした時に平均１ｃｄの光度であっ
た。
【００４４】本実施の形態において、電極パッドの総投
影面積を光取出し面の投影面積の２５％以下、即ち発光
領域の投影面積が光取出し面の投影面積の７５％以上と
した理由は次の通りである。
【００４５】絶縁性基板上に形成するデバイスの多くは
同一平面状にｐ、ｎ側電極を形成することとなる。この
時に、少なくとも一方の電極のためにエッチング等を行
う必要がある。このエッチング等で形成された段差側面
がデバイス特性を低下させる原因となる。即ち、この段
差の縁に沿って電極が存在するために電界の多くが段差
に極度に集中し、デバイスの発光特性の低下、デバイス
寿命の短命化等、大きく特性を劣化させる。これを解決
するためには、電極の面積を狭め、且つ段差境界面をで
きるだけ小さくすることが必要となる。本発明者らの実
験によれば、一辺３００μｍの正方形型のＬＥＤでは、
エッチング面積が全体の２０％程度であれば特性劣化を
抑制することができ、特に１０％程度のときに大きな効
果が得られた。即ち、ｐ、ｎ側電極として、電極面積の
合計が全体に占める割合が２０％程度であればこの特性
劣化は認められなかった。
【００４６】また、ｐ、ｎ側電極において発光特性の低
下に最も影響するのは発光光（発光による光）を透過し
ない部分、例えば一般的に電極パッドと呼ばれている部
分である。発光光を通すような透明電極部分は発光特性
にあまり影響しない。実験によれば、発光光を透過しな
い電極部分を、光取出し面を示す平面図における、光取
出し面の投影面積の２５％以下に設定し、これらの電極
部分の配置を特定することにより、発光特性を向上させ
ることが判明した。更に、デバイスの一辺が１５０μｍ
をきるような場合は、エッチング段差を小さくするよ
り、電極パッドを小さくする方が、デバイス特性の向上
に寄与する効果が大きいことも判明した。
【００４７】次に、本実施の形態の効果を図６、図７を
参照して説明する。図６（ａ）、（ｂ）は従来及び本実
施の形態に係るデバイスを夫々示す平面レイアウト図で
ある。また、図７（ａ）、（ｂ）は従来及び本実施の形
態に係るデバイスの発光パターンを示す図である。
【００４８】図６（ａ）の電極パターンにおいては、発
光部３３が別れるため、図７（ａ）のような発光パター
ンの特性しか得られない。これに対して、図６（ｂ）の
電極パターンにおいては、発光部３３の中心から同心円
状に発光するため、図７（ｂ）のように発光パターンの
特性が良くなる。従って、本実施の形態の電極パターン
によれば、レンズ系の設計が簡単になり、特性が向上す
る。また、従来の電極パターンとは異なり、本実施の形
態の電極パターンによれば、電極間距離がほぼ一定であ
るために、局所的な電界集中を避けることになり、デバ
イスの寿命を延ばすことができる。
【００４９】このように本実施の形態によれば、電極面
積を小さくして発光領域を広くすることにより、発光効
率の向上をはかることができる。これに加え、発光パタ
ーンの特性も向上することになる。このため、高輝度の
発光ダイオードを作製することができる。また、発光効
率が上がるということは、従来と同じ発光強度を得るの
であれば、各チップを小さくすることができる。従っ
て、単一のウェハから切り出して作成するチップ数を増
やすことができ、製造コストの低減につながる。
【００５０】図８は第１の実施の形態に対する第１の変
形例のデバイスを示す縦断側面図である。本変形例で
は、ｐ側電極パッド３２がｐ型層に直接接触しないで、
ＩＴＯなどの発光光を透過する透明導電膜４８を介して
接触する。このような構造にすることにより、光度のさ
らなる向上をはかることができる。
【００５１】図９は第１の実施の形態に対する第２の変
形例のデバイスを示す横断平面図である。本変形例で
は、図３に示した第１の実施の形態の電極配置に加え
て、ｐ側電極パッド３２が光取出し面の隣接する２つの
辺に沿って延びる延長部を有する。即ち、ｐ側電極パッ
ド３２が、１つの角部のみではなく、ｎ側電極パッド３
１が設置されていない角部まで延在する。
【００５２】このような配置をとることにより、透明導
電膜などを用いることなしに、電流を広げることがで
き、発光を広い領域で均一に起こさせることができる。 （第２の実施の形態）図１０は本発明の第２の実施の形
態に係る発光ダイオードを示す横断平面図である。この
実施の形態は、デバイスの４隅に電極パッド５１、５
２、５３、５４を配設した例である。このような配置に
おいては、対角線の位置にある２個の電極パッドを同じ
層への電極とすること、即ち図１０において、電極パッ
ド５１、５３をｐ型層への電極、電極パッド５２、５４
をｎ型層への電極とすることが望ましい。
【００５３】しかし、このような配置は、例えば図１１
に示すようにｎ型及びｐ型のフレーム６１、６２を複雑
な構造にしなければならないため、量産性という点では
課題が残る。従って、３つをｐ型層、１つをｎ型層に対
する電極とする方法や、同じ２個ずつでも５１及び５２
をｐ側電極、５３及び５４をｎ側電極とする方法を採る
ことができる。これらの方法は、フレーム構造の単純化
という点では優れている。
【００５４】（第３の実施の形態）図１２は本発明の第
３の実施の形態に係る発光ダイオードを示す横断平面図
である。この実施の形態では、デバイスの４隅に電極パ
ッド７１、７２、７３、７４を設けると共に、中央部に
電極パッド７０を設けている。ここで、電極パッド７０
と電極パッド群７１〜７４において一方がｐ側電極で、
他方がｎ側電極である。また、中心位置の電極パッド７
０は１２０μｍφ以下、できれば８０μｍφ以下である
ことが望ましい。
【００５５】上述した第１及び第２の実施の形態におい
ては、電流の強度に分布が生じ、発光強度にも面内分布
が生じやすい構造であるが、本実施の形態は比較的対称
性に優れている点で有利である。
【００５６】（第４の実施の形態）図１３は本発明の第
４の実施の形態に係る発光ダイオードを示す斜視図であ
る。本実施の形態では、ｎ側電極（電極パッド）８１と
ｐ側電極（電極パッド）８２とを平行に配置することに
より電流を均一に流す工夫を行っている。なお、図中の
８０はＳｉＯ2 等の絶縁膜、８５はＧａＮ系材料の多層
構造である。
【００５７】本実施の形態において、各々の電極幅は２
０μｍ以下であることが望ましい。この条件では、ｎ型
層を露出させるためのエッチング領域は４０μｍ程度以
下となり、発光領域の大きな減少にはつながらない。ま
た、本実施の形態ではｐ側電極８２を幅２０μｍの電極
としたが、透明導電膜をｐ型層全体に形成することも可
能である。
【００５８】図１４は第４の実施の形態に対する変形例
を示す縦断側面図である。この変形例では、デバイスの
両端にｎ側電極８１（電極パッド８１ａ、８１ｂ）、中
央にｐ側電極（電極パッド）８２が、各幅１０μｍ以下
で線状に形成される。マウントフレーム上における電極
の接続はｐ側を図１４において上側、ｎ側を下側という
位置でとるとよい。
【００５９】これまで述べてきた実施の形態及びこれら
に対する変形例では、電極面がフレームから見て逆側、
即ち一般的な発光ダイオードランプの上側に見える形の
ものについて述べてきた。しかし、サファイアなどの透
光性の基板を用いた場合には、マウントフレームに電極
面が向くように配置することも可能である。例えば、図
１４のような構造では、段差のついたマウントフレーム
を用意し、図１５に示すようなチップ配置を行うことで
容易に実現できる。即ち、マウントフレーム側をチップ
形状に合わせて形成すると共に電極パッド９１、９２を
配設し、チップをフェースダウンで接続すればよい。
【００６０】ここで注意すべき点は、ハンダなどの這い
上がりなどによるｐｎ接合のショートを防ぐために、適
切な絶縁保護膜を形成することである。 （第５の実施の形態）図１６は本発明の第５の実施の形
態に係る発光ダイオードを示す平面レイアウト図であ
る。サファイア基板は＜１１-2０＞方向には割れやすい
が、それと垂直な＜１-1００＞方向には比較的割れにく
い。従って、サファイアを効率よく分割するためには６
０度毎に存在する＜１１-2０＞方向に分割することが望
ましい。
【００６１】このように菱形に割ったサファイア上の発
光デバイスでは、図１６に示すような長手の対角線上、
即ち菱形の鋭角部に電極（電極パッド）１０１、１０２
を配置すると電極領域を減少させることができる。ま
た、電流の流れも、長方形よりも広がりやすいため、均
一な発光が観測できる。
【００６２】なお、本発明は上述した各実施の形態に限
定されるものではない。実施の形態においては、電極パ
ッドとしてＩｎについて言及してきたが、これに限るも
のではない。例えば、ｐ型層に対しては、Ｉｎ、Ａｌ、
Ｐｔ、Ｔｉ、Ｎｉ、Ｍｇ、Ｚｎ、Ｂｅ、Ｇｅ、Ｐｄ、Ｓ
ｎ、Ａｕなどの単層、多層構造或いは合金を用いること
も可能である。更に、ｎ型層に対しては、Ｉｎ、Ｔｉ、
Ａｌ、Ａｇ、Ｃｒ、Ｇｅ、Ｓｎ、Ａｕなどの単層、多層
構造或いは合金を用いることも可能である。
【００６３】また、発光デバイスに用いた層構造も図１
に示す構造に限られるものではない。例えば発光層を、
多重量子井戸構造（ＭＱＷ）や単一量子井戸構造（ＳＱ
Ｗ）、或いはこれらに適量の不純物を添加したものを用
いてもよい。また、成長用基板についても、サファイア
の他の面、例えばＭ面やＡ面、Ｒ面などを用いることも
可能であるし、またスピネル（ＭｇＡｌ2 Ｏ4 ）などの
酸化物やＣａＦ2 などの弗化物を用いることも可能であ
る。
【００６４】また、基板上に積層する半導体多層構造は
ＧａＮ系化合物半導体材料に限るものではなく、III −
V 族化合物半導体、II−VI族化合物半導体を用いること
ができる。また、成膜方法もＭＯＣＶＤ法に限るもので
はなく、分子線エピタキシー（ＭＢＥ）法やハイドライ
ド原料やクロライド原料を用いたＣＶＤ法などによるこ
とも可能である。その他、第１乃至第５実施の形態は、
種々変形して実施することができる。
【００６５】（第６の実施の形態）次に、本発明を半導
体レーザデバイスに適用した実施の形態について説明す
る。
【００６６】図１７は本発明の第６の実施の形態に係る
窒化ガリウム系化合物半導体レーザデバイス２００を示
す縦断側面図である。以下に図１８（ａ）〜（ｄ）に示
す製造工程に従い、本実施の形態の説明を行う。
【００６７】図１８（ａ）に示すように、Ｃ面を主面と
するサファイア基板２０１上に有機金属気相成長法（Ｍ
ＯＣＶＤ法）によりＧａＮ系材料を積層し、レーザ共振
器を構成する多層構造を形成した。先ず、バッファ層で
あるＧａＮを堆積した後、ｎ型ＧａＮコンタクト層２０
２、ｎ型ＧａＡｌＮクラッド層２０３、ＩｎＧａＮ活性
層２０４、ｐ型ＧａＡｌＮクラッド層２０５、ｐ型Ｇａ
Ｎコンタクト層２０６を順次積層した。本実施の形態で
はＭＯＣＶＤ法により結晶成長を行ったが、ＭＢＥ法等
の他の結晶成長法を用いてもよい。
【００６８】次に、図１８（ｂ）に示すように、フォト
リソグラフィによりレジストパターン２０７を形成し
た。次に、レジストパターン２０７をマスクとして使用
し、Ｃｌ2 ガスを用いた反応性イオンビームエッチング
（ＲＩＢＥ）により、多層構造に溝２０８を形成した。
溝２０８は、ｐ型ＧａＮコンタクト層２０６、ｐ型Ｇａ
ＡｌＮクラッド層２０５、ＩｎＧａＮ活性層２０４、ｎ
型ＧａＡｌＮクラッド層２０３を貫通し、ｎ型ＧａＮコ
ンタクト層２０２に達するように形成した。
【００６９】エッチングマスク２０７を除去した後、図
１８（ｃ）に示すように、ウェハ全面にＳｉＯ2 膜２０
９を堆積した。次に、フォトリソグラフィによりレジス
トパターン形成し、このレジストパターンをマスクとし
て使用し、ＳｉＯ2 膜２０９をエッチングしてｎ側電極
用の開口を溝２０８の底部に形成した。更に、レジスト
を使ったリフトオフ法と斜め蒸着法により、ｎ側電極と
ｎ側電極に接続された電極パッド２１１とを形成した。
【００７０】次に、図１８（ｄ）に示すように、フォト
リソグラフィによりレジストパターン形成し、このレジ
ストパターンをマスクとして使用し、ＳｉＯ2 膜２０９
を選択エッチングしてｐ型ＧａＮ層２０６を露出させ
た。その後、電極メタルを蒸着し、リフトオフ法により
ｐ側電極及びｐ側電極に接続された電極パッド２１２を
形成した。
【００７１】本実施の形態においては、ｎ側電極パッド
２１１とｐ側電極パッド２１２とは高さが同一の面上に
形成される。即ち、ｎ側電極は溝底部に形成されるが、
それに接続したｎ側電極パッド２１１は、ｐ側電極パッ
ド２１２の形成された面と高さが同一のメサ上に形成さ
れる。
【００７２】従来のレーザデバイス構造では、半導体基
板上のｐ側電極パッドとｎ側電極パッドが高さの異なる
面上に配設されるため、ｐ側電極パッドとｎ側電極パッ
ドとの高さの違いを補償する必要がある。これは、例え
ばヒートシンクのようなマウントフレーム上のｐ側電極
パッドとｎ側電極パッドとを段差を設けて設置したり、
接続用のハンダを厚くする等の手段により行なう。この
ような手法では、デバイスのヒートシンクへのマウント
が困難であったり、厚いハンダを使用するためにハンダ
の回り込みにより電極間のショートが生じる等の問題が
ある。
【００７３】これに対して本実施の形態による窒化ガリ
ウム系化合物半導体レーザデバイスは、ｎ側電極とｐ側
電極とが同一面上に配設される。このため、ヒートシン
クとの接続用のハンダの量を低減できる。また、ヒート
シンクへのマウントが容易になり、マウント時に発生す
る電極の接続部でのショートによるデバイス不良を低滅
することができる。
【００７４】なお、本実施の形態では、電極ストライプ
構造のレーザデバイスを例に挙げて説明したが、内部電
流狭窄構造などの他の構造のレーザデバイスにも容易に
応用することができる。また、図１９に示すように、ｎ
型ＧａＮコンタクト層２０２のメサを形成し、その上部
にｎ側電極パッド２１１を形成してもよい。
【００７５】（第７の実施の形態）図２０は図１７図示
の半導体レーザデバイス２００を本発明の第７の実施の
形態に係るマウントフレーム３０１に取付けた状態を示
す縦断側面図である。
【００７６】図２０に示すように、第６の実施の形態で
説明した半導体レーザデバイス２００を、例えばヒート
シンクのようなマウントフレーム３０１上にジャンクシ
ョンダウンで接続した。本実施の形態のマウントフレー
ム３０１を図２１（ａ）に示す。マウントフレーム３０
１上のｎ側電極パッド３０３及びｐ側電極パッド３０２
はマウントする半導体レーザデバイス２００の電極間隔
と同程度の距離を隔てて、同一面上に形成した。電極パ
ッド３０２、３０３上にはハンダ材３０５も予め蒸着し
た。このマウントフレーム上に半導体レーザデバイス２
００をジャンクションダウンで接続した。
【００７７】本実施の形態の特長は、半導体レーザデバ
イス２００及びマウントフレーム３０１の、いずれのｐ
側電極パッド及びｎ側電極パッド共に高さが同一の面上
に形成されていることと、半導体レーザデバイス２００
がマウントフレーム３０１上にジャンクションダウンで
接続されることである。
【００７８】従来のマウントフレームでは、マウントす
る半導体レーザデバイスの電極パッドの高さに合わせる
ため、段差を形成し、異なる高さの面上にｎ側電極パッ
ド及びｐ側電極パッドを配設する。この方法では、マウ
ントフレームの段差部と半導体レーザデバイスの段差部
とを高精度で合わせる必要があり、マウントが非常に困
難である。更に、接続用のハンダも厚くする必要があ
り、ハンダの接着不良やショートによるデバイス劣化が
問題となる。これに対して本実施の形態によれば、マウ
ン卜に際してこのような高精度の合わせは必要ない。
【００７９】なお、電極パッドの形状はどのような形状
でもよく、例えば、図２１（ｂ）に示すようにワイヤボ
ンディング用のパッド部を設けてもよい。 （第８の実施の形態）図２２は図１７図示の半導体レー
ザデバイス２００を本発明の第８の実施の形態に係るマ
ウントフレーム４０１に取付けた状態を示す縦断側面図
である。
【００８０】マウントフレーム４０１にはマウントする
半導体レーザデバイス２００の幅よりも広い溝４０４が
形成され、その溝の底面には電極パッド４０２、４０３
が配設される。半導体レーザデバイス２００がマウント
フレーム４０１に形成された溝中に、ジャンクションダ
ウンでマウントされる。溝４０４はレーザデバイス２０
０のマウント時のガイドとしての役目を果たす。これに
より、半導体レーザデバイス２００上に形成された電極
パッドと、マウントフレーム４０１上に形成された電極
パッドとを精度良く重なり合わせることができる。
【００８１】本実施の形態では、図２３（ａ）に示すよ
うな溝及び電極形状のマウントフレームを用いるが、図
２３（ｂ）、（ｃ）、（ｄ）に示すような形状のマウン
トフレームを用いてもよい。
【００８２】（第９の実施の形態）図２４は図１７図示
の半導体レーザデバイス２００を本発明の第９の実施の
形態に係るマウントフレーム５０１に取付けた状態を示
す縦断側面図。
【００８３】マウントフレーム５０１の同一面上にｎ側
電極パッド５０３及びｐ側電極パッド５０２が配設され
る。電極パッド５０２、５０３の間には、マウントする
半導体レーザデバイス２００の幅よりも狭い幅の溝５０
４が形成される。半導体レーザデバイス２００は、マウ
ントフレーム５０１に形成された電極パッド上にジャン
クションダウンでマウントされる。これにより、半導体
レーザデバイス２００上に形成された電極パッドと、マ
ウントフレーム５０１上に形成された電極パッドとを高
精度に接続することができる。このとき、デバイスマウ
ント用基板５０１上の電極パッド間には溝５０４が形成
されるため、接続の際にハンダが電極以外の部分へ回り
込むことによるショート等の問題も無く、マウントする
ことができる。
【００８４】本実施の形態では、図２５（ａ）に示すよ
うな溝及び電極形状のマウントフレームを用いたが、図
２５（ｂ）に示すような形状のマウントフレームを用い
てもよい。また、図２６に示すような溝５０４に対応す
る部位に凸部５０８を有する形状のマウントフレームを
用いてもよい。
【００８５】（第１０の実施の形態）図２７は本発明の
第１０の実施の形態に係るIII 族窒化物半導体レーザデ
バイス６００を示す縦断側面図である。
【００８６】半導体レーザデバイス６００は、Ｃ面を主
面とする厚さ約６０μｍのサファイア基板６０１、即ち
絶縁性基板を有する。サファイア基板６０１上には以下
のようなＧａＮ系半導体の多層構造が形成される。
【００８７】先ず、基板６０１上には、ＧａＮバッファ
層６０２、ＧａＮ品質改善層６０３、ｎ型ＧａＮコンタ
クト層６０４が順に配設される。コンタクト層６０４上
には、ｎ側電極６２１が形成される領域以外の部分に、
Ａｌ組成７％のｎ型ＡｌＧａＮクラッド層６０５、ｎ型
ＧａＮガイド層６０６、多重量子井戸（ＭＱＷ）構造の
活性層６０７、ｐ型ＡｌＧａＮ（Ａｌ組成２５％）のオ
ーバーフロー防止層６０８、ｐ型ＧａＮガイド層６０
９、Ａｌ組成７％のｐ型ＡｌＧａＮクラッド層６１０、
ｐ型ＧａＮ第１コンタクト層６１１が順に配設される。
コンタクト層６１１上には、電流狭窄構造を形成するた
めの開口部を有するｎ型電流ブロック層６１２が配設さ
れ、更に、それを覆うｐ型ＧａＮ第２コンタクト層６１
３、最上層の高キャリア濃度ｐ型ＧａＮ第３コンタクト
層６１４が順に配設される。
【００８８】ｎ型コンタクト層６０４からｐ型第３コン
タクト層６１４の側面を保護するようにＳｉＯ2 絶縁膜
６２０が形成される。また、ｎ型コンタクト層６０４及
びｐ型コンタクト層６１４の上にはｎ側電極（電極パッ
ド）６２１、ｐ側電極（電極パッド）６２２が夫々配設
される。ｎ側電極６２１は半導体層側からＴｉ層、Ａｕ
層を順に積層した構造を有し、ｐ側電極６２２は半導体
層側からＰｔ層、Ｔｉ層、Ｐｔ層、Ａｕ層を順に積層し
た構造を有する。
【００８９】このような構造を有するＧａＮ系半導体レ
ーザデバイスでは活性層への電流の集中が要求される。
このため、たとえ同じ電流値をとったとしても発光ダイ
オードと半導体レーザデバイスとでは電流密度という点
で大きく異なる。発熱量は電圧と電流との積によって決
まるため、ＧａＮ系半導体レーザデバイスの発熱量は大
きなものになる。
【００９０】電流の供給手段として、一般に金などを用
いたボンディングワイヤーが知られている。しかしなが
ら、このような断面積の小さなワイヤーでは活性層で発
生する熱を効率よく逃すことは困難である。また、Ｇａ
Ｎ系半導体の多層構造は、通常、サファイア基板上に形
成されるが、サファイア等の絶縁性材料は熱伝導率が低
く熱が逃げにくい。発熱量がもっとも大きい部分は活性
層であり、これは通常基板から比較的遠い箇所にある。
従って、活性層の熱を基板を逃すことは更に難しくな
る。
【００９１】図２８は、かかる観点に基づいて、図２７
図示の半導体レーザデバイス（チップ）６００をマウン
トフレーム６３０に取付けた状態を示す縦断側面図であ
る。マウントフレーム６３０は概ね平坦で、両側にｎ側
及びｐ側電極となる一対のマウント電極パッド６３１、
６３２を有する。デバイス（チップ）６００とマウント
フレーム６３０とは接着剤層６３３を介して固定され
る。デバイス６００のｎ側電極（電極パッド）６２１と
これに対応するマウント電極パッド６３１とは、通常の
ボンディングワイヤ６３６により電気的に接続される。
【００９２】他方、デバイス６００のｐ側電極（電極パ
ッド）６２２とこれに対応するマウント電極パッド６３
２とは、絶縁膜６２０上に配設されたＩｎ配線層６４２
により電気的に接続される。Ｉｎ配線層６４２は、Ｇａ
Ｎ系半導体の多層構造、特に活性層６０７、及びｐ側電
極６２２とｐ型層６１４との界面で発生する熱を逃がす
ための放熱部材として機能するため、電極パッド６２２
より大きい厚さを有する。Ｉｎ配線層６４２はＩｎハン
ダを電極パッド６２２から電極パッド６３２まで塗布す
ることにより形成される。
【００９３】なお、配線層６４２を形成するためのハン
ダの材料としては、Ｉｎの他、Ａｕ、Ｓｎやこれらの合
金等の他の金属、或いはＡｇを含む樹脂、ＩＴＯなどの
導電性酸化物を用いることができる。
【００９４】図２９は第１０実施の形態の変更例を示す
縦断側面図である。この変更例においては、ｐ側と同
様、デバイス６００のｎ側電極（電極パッド）６２１と
これに対応するマウント電極パッド６３１も、絶縁膜６
２０上に配設されたＩｎ配線層６４１により電気的に接
続される。Ｉｎ配線層６４１は、放熱部材として機能す
るため、電極パッド６２１より大きい厚さを有する。Ｉ
ｎ配線層６４１はＩｎハンダを電極パッド６２１から電
極パッド６３１まで塗布することにより形成される。
【００９５】半導体レーザデバイス６００における発熱
の多くは活性層６０７、及びｐ側電極６２２とｐ型層６
１４との界面で発生する。このため、これらに距離的に
近いｐ側電極６２２から放熱を行なう方が有利である。
しかし、ｎ型層側に発熱領城が存在しないわけではない
ので、ｎ側の配線層６４１もｐ側と同様な放熱構造とす
ることが有効となる。
【００９６】（第１１の実施の形態）図３０は図２７図
示の半導体レーザデバイス（チップ）６００を第１１の
実施の形態に係るマウントフレーム７３０に取付けた状
態を示す縦断側面図である。
【００９７】マウントフレーム７３０はマウントする半
導体レーザデバイス６００の幅よりも広い溝７３５を有
する。溝７３５内において、デバイス（チップ）６００
とマウントフレーム７３０とは接着剤層７３３を介して
固定される。溝７３５の外側にはデバイス６００の両電
極パッド６２１、６２２に高さを合わせた平坦部７３
６、７３７が形成され、その上に、ｎ側及びｐ側電極と
なる一対のマウント電極パッド７３１、７３２が配設さ
れる。デバイス６００の電極パッド６２１、６２２とマ
ウント電極パッド７３１、７３２とは、夫々Ｉｎ配線層
７４１、７４２により電気的に接続される。Ｉｎ配線層
７４１、７４２は、ＧａＮ系半導体の多層構造で発生す
る熱を逃がすための放熱部材として機能するため、電極
パッド６２１、６２２より大きい厚さを有する。
【００９８】Ｉｎ配線層７４１、７４２は、Ｉｎハンダ
を電極パッド６２１から電極パッド７３１まで、及び電
極パッド６２２から電極パッド７３２まで塗布すること
により形成される。配線層７４１、７４２を形成するた
めのハンダの材料としては、第１０の実施の形態で述べ
たようなものを使用することができる。本実施の形態で
は、第１０の実施の形態と比べて、チップとマウントフ
レームとの間の電極間距離が短いため、配線の接続が行
ないやすく、また放熱も行ないやすくなる。
【００９９】なお、第１０及び第１１の実施の形態の趣
旨はIII 族窒化物半導体レーザデバイスにおいて、チッ
プとマウントフレームとの間の配線を塗布された導電性
材料により形成することにある。従って、これらの実施
の形態の趣旨は、レーザデバイスの内部構造により制限
を受けない。例えば、ＢＨ構造のように電流をより絞っ
た多層構造の場合、発熱する可能性のある部分が増える
ため、本発明をより効果的に適用することができる。ま
た、基板に関してもサファイアに限定されるものではな
いが、熱伝導性の低い基板を用いた場合に顕著な効果が
得られる。
【０１００】
【発明の効果】本発明によれば、光取出し面側にある電
極パッドを小さくすることで、発光領域を拡大すること
ができ、高輝度の発光デバイスを実現することができ
る。また、チップの電極パッドとマウントフレームの電
極パッドとの接続をワイヤーボンディングではなく、ハ
ンダやフェースダウンで行うことにより、電極パッドが
小さくても十分な接続を行うことができる。従って、絶
縁性基板上に半導体多層構造を有するデバイスにあって
も、光取出し面側の発光面積の拡大をはかることがで
き、且つ電極パッドに対する配線の接続を十分に行うこ
とが可能となる。また、チップの電極パッドとマウント
フレームの電極パッドとの接続を塗布により形成された
厚い配線層により、行うことにより、デバイスの放熱特
性を向上させることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る発光ダイオー
ドの要部を示す縦断側面図。
【図２】第１の実施の形態に係るウエハをチップに分割
する前の状態におけるコンタクト孔及びスクライブ溝を
示す平面図。
【図３】第１の実施の形態に係る発光ダイオードの横断
平面図。
【図４】第１の実施の形態に係る発光ダイオードをマウ
ントフレームに取付けた状態を示す縦断側面図。
【図５】第１の実施の形態に対する比較例のデバイスを
示す横断平面図。
【図６】（ａ）、（ｂ）は従来及び第１の本実施の形態
に係るデバイスを夫々示す平面レイアウト図。
【図７】（ａ）、（ｂ）は従来及び第１の実施の形態に
係るデバイスの発光パターンを夫々示す図。
【図８】第１の実施の形態に対する第１の変形例のデバ
イスを示す縦断側面図。
【図９】第１の実施の形態に対する第２の変形例のデバ
イスを示す横断平面図。
【図１０】本発明の第２の実施の形態に係る発光ダイオ
ードを示す平面レイアウト図。
【図１１】第２の実施の形態に係るマウントフレームを
示す斜視図。
【図１２】本発明の第３の実施の形態に係る発光ダイオ
ードを示す横断平面図。
【図１３】本発明の第４の実施の形態に係る発光ダイオ
ードを示す斜視図。
【図１４】第４の実施の形態に対する変形例を示す縦断
側面図。
【図１５】第４の実施の形態の変更例に係る発光ダイオ
ードをマウントフレームに取付けた状態を示す縦断側面
図。
【図１６】本発明の第５の実施の形態に係る発光ダイオ
ードを示す平面レイアウト図。
【図１７】本発明の第６の実施の形態に係る半導体レー
ザデバイスを示す縦断側面図。
【図１８】（ａ）〜（ｄ）は第６の実施の形態のレーザ
デバイスの製造方法を工程順に示す縦断側面図。
【図１９】第６の実施の形態の変形例を示す縦断側面
図。
【図２０】図１７図示の半導体レーザデバイスを本発明
の第７の実施の形態に係るマウントフレームに取付けた
状態を示す縦断側面図。
【図２１】（ａ）、（ｂ）は第７の実施の形態に係るマ
ウントフレーム及びその変更例を夫々示す斜視図。
【図２２】図１７図示の半導体レーザデバイスを本発明
の第８の実施の形態に係るマウントフレームに取付けた
状態を示す縦断側面図。
【図２３】（ａ）〜（ｄ）は第８の実施の形態に係るマ
ウントフレーム及びその変更例を夫々示す斜視図。
【図２４】図１７図示の半導体レーザデバイスを本発明
の第９の実施の形態に係るマウントフレームに取付けた
状態を示す縦断側面図。
【図２５】（ａ）、（ｂ）は第９の実施の形態に係るマ
ウントフレーム及びその変更例を夫々示す斜視図。
【図２６】図１７図示の半導体レーザデバイスを第９の
実施の形態に係る更に別のマウントフレームに取付けた
状態を示す縦断側面図。
【図２７】本発明の第１０の実施の形態に係るIII 族窒
化物半導体レーザデバイスを示す縦断側面図。
【図２８】図２７図示の半導体レーザデバイスをマウン
トフレームに取付けた状態を示す縦断側面図。
【図２９】第１０実施の形態の変更例を示す縦断側面
図。
【図３０】図２７図示の半導体レーザデバイスを第１１
の実施の形態に係るマウントフレームに取付けた状態を
示す縦断側面図。
【符号の説明】
１１…サファイア基板 １２…ＧａＮバッファ層 １３…アンドープＧａＮ層 １４…ｎ型ＧａＮ層 １５…ＩｎＧａＮ発光層 １６…ｐ型ＧａＮ層 １７…ｐ型ＡｌＧａＮ層 １８…ｐ型ＧａＮコンタクト層 ２１、２３、２４…孔 ２２…スクライブ用の溝 ３１、３２、５１〜５４、７０〜７４、…チップ電極パ
ッド ３５…マウントフレーム ３６、３７…マウント電極パッド ４０…絶縁膜 ４１、４２…配線層

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】第１方向に面する光取出し面を有する半導
    体発光デバイスであって、 発光用のｐｎ接合を形成するように前記第１方向に沿っ
    て積層された複数の半導体層を有し且つ前記光取出し面
    を規定する多層構造と、前記複数の半導体層は、前記ｐ
    ｎ接合を挟んで位置する夫々第１及び第２導電型の第１
    及び第２半導体層を含むことと、 前記第１半導体層上に配設された第１主電極と、前記第
    １主電極は前記光取出し面を覆う発光光を透過しない第
    １電極パッドを具備することと、 前記第２半導体層上に配設された第２主電極と、前記第
    ２主電極は前記光取出し面を覆う発光光を透過しない第
    ２電極パッドを具備することと、前記光取出し面の投影
    面積に対する前記第１及び第２電極パッドの総投影面積
    は２５％以下に設定されることと、 前記多層構造の側壁上に配設された第１及び第２絶縁層
    と、 前記第１及び第２絶縁層上に配設された第１及び第２配
    線層と、前記第１及び第２配線層は前記第１及び第２電
    極パッドに接続されることと、を具備することを特徴と
    する半導体発光デバイス。
  2. 【請求項２】前記第１及び第２電極パッドが、前記ｐｎ
    接合を挟んで位置する異なる高さレベルに配置されるこ
    とを特徴とする請求項１に記載の半導体発光デバイス。
  3. 【請求項３】前記光取出し面が矩形をなし、前記第１及
    び第２電極パッドが、前記光取出し面の対角線上の２つ
    の角部に夫々配置されることを特徴とする請求項１に記
    載の半導体発光デバイス。
  4. 【請求項４】半導体レーザデバイスとして機能する半導
    体発光デバイスであって、 サファイアから基本的になる支持基板と、 レーザ共振器を形成するように前記支持基板上に積層さ
    れた複数の窒化ガリウム系化合物半導体層を有する多層
    構造と、前記複数の半導体層は、活性層を挟んで位置す
    るｎ及びｐ型半導体層とを含むことと、前記ｎ型半導体
    層は前記ｐ型半導体層よりも前記支持基板側に配置され
    ることと、 前記ｐ型半導体層から前記ｎ型半導体層に至る深さで且
    つ前記レーザ共振器と平行に前記多層構造に形成された
    引出し溝と、 前記引出し溝の底部で前記ｎ型半導体層にコンタクトす
    る第１主電極と、 前記ｐ型半導体層にコンタクトする第２主電極と、を具
    備し、前記第１及び第２主電極は前記引出し溝を挟んで
    実質的に同一面上に配置された第１及び第２電極パッド
    を夫々具備することを特徴とする半導体発光デバイス。
  5. 【請求項５】半導体レーザデバイスとして機能する半導
    体発光デバイスであって、 絶縁性の支持基板と、 レーザ共振器を形成するように前記支持基板上に積層さ
    れた複数のIII 族窒化物半導体層を有する多層構造と、
    前記複数の半導体層は、活性層を挟んで位置する夫々第
    １及び第２導電型の第１及び第２半導体層を含むこと
    と、 前記第１及び第２半導体層上に夫々配設された第１及び
    第２主電極と、前記第１及び第２主電極は第１及び第２
    電極パッドを具備することと、 前記多層構造の側壁上に配設された絶縁層と、 前記支持基板を介して前記多層構造を支持し且つｎ側及
    びｐ側電極となる一対のマウント電極パッドを有するマ
    ウントフレームと、 前記絶縁層の上または上方に配設され且つ前記第１電極
    パッドと前記一対のマウント電極パッドの一方とを電気
    的に接続する第１配線層と、前記第１配線層は、前記多
    層構造で発生する熱を逃がすための放熱部材として機能
    するため、前記第１電極パッドより大きい厚さを有する
    ことと、 前記第２電極パッドと前記一対のマウント電極パッドの
    他方とを電気的に接続する第２配線層とを具備すること
    を特徴とする半導体発光デバイス。
JP3490898A 1997-02-21 1998-02-17 半導体発光デバイス Pending JPH10294493A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3490898A JPH10294493A (ja) 1997-02-21 1998-02-17 半導体発光デバイス

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP9-37909 1997-02-21
JP3790997 1997-02-21
JP3490898A JPH10294493A (ja) 1997-02-21 1998-02-17 半導体発光デバイス

Publications (1)

Publication Number Publication Date
JPH10294493A true JPH10294493A (ja) 1998-11-04

Family

ID=26373783

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3490898A Pending JPH10294493A (ja) 1997-02-21 1998-02-17 半導体発光デバイス

Country Status (1)

Country Link
JP (1) JPH10294493A (ja)

Cited By (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001044498A (ja) * 1999-07-28 2001-02-16 Nichia Chem Ind Ltd 窒化物半導体発光素子
JP2001345480A (ja) * 2000-03-31 2001-12-14 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子
EP1223625A2 (en) * 2001-01-11 2002-07-17 Sakai Shiro Nitride semiconductor chip and manufacturing method
JP2003110139A (ja) * 2001-09-28 2003-04-11 Sanyo Electric Co Ltd 窒化物系半導体発光素子
JP2004363537A (ja) * 2002-09-05 2004-12-24 Nichia Chem Ind Ltd 半導体装置およびその製造方法、並びにその半導体装置を用いた光学装置
JP2005302803A (ja) * 2004-04-07 2005-10-27 Sharp Corp 窒化物半導体発光素子およびその製造方法
WO2006046655A1 (ja) * 2004-10-27 2006-05-04 Kyocera Corporation 発光素子搭載用基板、発光素子収納用パッケージ、発光装置および照明装置
WO2007010793A1 (ja) * 2005-07-15 2007-01-25 Matsushita Electric Industrial Co., Ltd. 半導体発光素子及び半導体発光素子実装済み基板
JP2008505508A (ja) * 2004-06-30 2008-02-21 クリー　インコーポレイテッド 発光デバイスをパッケージするためのチップスケール方法およびチップスケールにパッケージされた発光デバイス
JP2008227109A (ja) * 2007-03-12 2008-09-25 Mitsubishi Chemicals Corp ＧａＮ系ＬＥＤ素子および発光装置
JP2009054688A (ja) * 2007-08-24 2009-03-12 Kyocera Corp 発光素子
WO2009090842A1 (ja) * 2008-01-15 2009-07-23 Omron Corporation 光伝送モジュール、電子機器、及び光伝送モジュールの製造方法
JP2010157679A (ja) * 2008-12-30 2010-07-15 Shogen Koden Kofun Yugenkoshi 発光ダイオードのチップレベルパッケージ
WO2010103804A1 (ja) * 2009-03-11 2010-09-16 パナソニック株式会社 窒化物系半導体素子およびその製造方法
JP2010541224A (ja) * 2007-09-27 2010-12-24 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング オプトエレクトロニクス半導体チップ、オプトエレクトロニクスコンポーネント、およびオプトエレクトロニクスコンポーネントの製造方法
JP2011507285A (ja) * 2007-12-20 2011-03-03 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング オプトエレクトロニクス素子
KR101100425B1 (ko) 2005-05-07 2011-12-30 삼성전자주식회사 반도체 레이저 다이오드 및 그 제조방법
JP2012526378A (ja) * 2009-05-06 2012-10-25 フィリップス ルミレッズ ライティング カンパニー リミテッド ライアビリティ カンパニー 電気的分離を用いた、コンタクトパッドのダイエッジまでの延在
CN103594613A (zh) * 2013-11-30 2014-02-19 广东德力光电有限公司 免焊线的正装led芯片及其封装方法
CN103682065A (zh) * 2012-08-31 2014-03-26 隆达电子股份有限公司 发光二极管装置与其制造方法
WO2014049774A1 (ja) * 2012-09-27 2014-04-03 富士機械製造株式会社 半導体素子の電極構造及びその製造方法
US8729587B2 (en) 2010-04-01 2014-05-20 Panasonic Corporation Nitride semiconductor element and manufacturing method therefor
CN104022216A (zh) * 2013-02-28 2014-09-03 日亚化学工业株式会社 发光装置
JP2016167540A (ja) * 2015-03-10 2016-09-15 シチズンホールディングス株式会社 発光モジュール
US10290615B2 (en) 2015-03-20 2019-05-14 Rohinni, LLC Method and apparatus for improved direct transfer of semiconductor die
US10354895B2 (en) 2017-01-18 2019-07-16 Rohinni, LLC Support substrate for transfer of semiconductor devices
US10410905B1 (en) 2018-05-12 2019-09-10 Rohinni, LLC Method and apparatus for direct transfer of multiple semiconductor devices
US10471545B2 (en) 2016-11-23 2019-11-12 Rohinni, LLC Top-side laser for direct transfer of semiconductor devices
US10504767B2 (en) 2016-11-23 2019-12-10 Rohinni, LLC Direct transfer apparatus for a pattern array of semiconductor device die
JPWO2019181309A1 (ja) * 2018-03-19 2021-03-11 ソニー株式会社 半導体発光素子および半導体発光素子の製造方法
WO2021111536A1 (ja) * 2019-12-04 2021-06-10 三菱電機株式会社 半導体レーザ素子およびその製造方法、半導体レーザ装置
US11069551B2 (en) 2016-11-03 2021-07-20 Rohinni, LLC Method of dampening a force applied to an electrically-actuatable element
US11094571B2 (en) 2018-09-28 2021-08-17 Rohinni, LLC Apparatus to increase transferspeed of semiconductor devices with micro-adjustment
CN115064627A (zh) * 2022-08-18 2022-09-16 江西兆驰半导体有限公司 正装led芯片及其制备方法

Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5169991A (ja) * 1974-12-16 1976-06-17 Hitachi Ltd
JPS5749284A (en) * 1980-09-09 1982-03-23 Matsushita Electric Ind Co Ltd Manufacture of light-emitting display device
JPS57178387A (en) * 1981-04-28 1982-11-02 Matsushita Electric Ind Co Ltd Indicator for luminescence and its manufacture
JPH02125766A (ja) * 1988-11-04 1990-05-14 Mitsubishi Electric Corp Ｌｅｄアレイ
JPH02151086A (ja) * 1988-12-01 1990-06-11 Matsushita Electric Ind Co Ltd 発光ダイオード
JPH02271682A (ja) * 1989-04-13 1990-11-06 Nec Corp 面発光ダイオードアレイ
JPH03169092A (ja) * 1989-11-28 1991-07-22 Mitsubishi Electric Corp 半導体レーザー装置
JPH0559861U (ja) * 1992-01-13 1993-08-06 日亜化学工業株式会社 窒化ガリウム系化合物半導体素子
JPH06232510A (ja) * 1993-02-05 1994-08-19 Nichia Chem Ind Ltd 半導体レーザ素子
JPH06318731A (ja) * 1993-03-12 1994-11-15 Sharp Corp 半導体発光装置
JPH06338632A (ja) * 1993-05-31 1994-12-06 Nichia Chem Ind Ltd 窒化ガリウム系化合物半導体発光素子
JPH0794783A (ja) * 1993-09-21 1995-04-07 Nichia Chem Ind Ltd 窒化ガリウム系化合物半導体発光素子
JPH07263754A (ja) * 1994-03-24 1995-10-13 Nichia Chem Ind Ltd Ｌｅｄ素子とその製造方法
JPH08102552A (ja) * 1994-09-30 1996-04-16 Rohm Co Ltd 半導体発光素子、およびその製造方法
JP3027676U (ja) * 1996-02-06 1996-08-13 日亜化学工業株式会社 窒化ガリウム系半導体発光素子
JPH08236808A (ja) * 1994-12-27 1996-09-13 At & T Corp Ｌｅｄ及びその作製方法
JPH0927639A (ja) * 1995-07-12 1997-01-28 Toshiba Corp 半導体装置
JPH09129922A (ja) * 1995-10-31 1997-05-16 Sanyo Electric Co Ltd 発光素子と発光素子の製造方法

Patent Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5169991A (ja) * 1974-12-16 1976-06-17 Hitachi Ltd
JPS5749284A (en) * 1980-09-09 1982-03-23 Matsushita Electric Ind Co Ltd Manufacture of light-emitting display device
JPS57178387A (en) * 1981-04-28 1982-11-02 Matsushita Electric Ind Co Ltd Indicator for luminescence and its manufacture
JPH02125766A (ja) * 1988-11-04 1990-05-14 Mitsubishi Electric Corp Ｌｅｄアレイ
JPH02151086A (ja) * 1988-12-01 1990-06-11 Matsushita Electric Ind Co Ltd 発光ダイオード
JPH02271682A (ja) * 1989-04-13 1990-11-06 Nec Corp 面発光ダイオードアレイ
JPH03169092A (ja) * 1989-11-28 1991-07-22 Mitsubishi Electric Corp 半導体レーザー装置
JPH0559861U (ja) * 1992-01-13 1993-08-06 日亜化学工業株式会社 窒化ガリウム系化合物半導体素子
JPH06232510A (ja) * 1993-02-05 1994-08-19 Nichia Chem Ind Ltd 半導体レーザ素子
JPH06318731A (ja) * 1993-03-12 1994-11-15 Sharp Corp 半導体発光装置
JPH06338632A (ja) * 1993-05-31 1994-12-06 Nichia Chem Ind Ltd 窒化ガリウム系化合物半導体発光素子
JPH0794783A (ja) * 1993-09-21 1995-04-07 Nichia Chem Ind Ltd 窒化ガリウム系化合物半導体発光素子
JPH07263754A (ja) * 1994-03-24 1995-10-13 Nichia Chem Ind Ltd Ｌｅｄ素子とその製造方法
JPH08102552A (ja) * 1994-09-30 1996-04-16 Rohm Co Ltd 半導体発光素子、およびその製造方法
JPH08236808A (ja) * 1994-12-27 1996-09-13 At & T Corp Ｌｅｄ及びその作製方法
JPH0927639A (ja) * 1995-07-12 1997-01-28 Toshiba Corp 半導体装置
JPH09129922A (ja) * 1995-10-31 1997-05-16 Sanyo Electric Co Ltd 発光素子と発光素子の製造方法
JP3027676U (ja) * 1996-02-06 1996-08-13 日亜化学工業株式会社 窒化ガリウム系半導体発光素子

Cited By (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001044498A (ja) * 1999-07-28 2001-02-16 Nichia Chem Ind Ltd 窒化物半導体発光素子
JP2001345480A (ja) * 2000-03-31 2001-12-14 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子
EP1223625A2 (en) * 2001-01-11 2002-07-17 Sakai Shiro Nitride semiconductor chip and manufacturing method
JP2003110139A (ja) * 2001-09-28 2003-04-11 Sanyo Electric Co Ltd 窒化物系半導体発光素子
JP2004363537A (ja) * 2002-09-05 2004-12-24 Nichia Chem Ind Ltd 半導体装置およびその製造方法、並びにその半導体装置を用いた光学装置
JP2005302803A (ja) * 2004-04-07 2005-10-27 Sharp Corp 窒化物半導体発光素子およびその製造方法
JP2008505508A (ja) * 2004-06-30 2008-02-21 クリー　インコーポレイテッド 発光デバイスをパッケージするためのチップスケール方法およびチップスケールにパッケージされた発光デバイス
WO2006046655A1 (ja) * 2004-10-27 2006-05-04 Kyocera Corporation 発光素子搭載用基板、発光素子収納用パッケージ、発光装置および照明装置
US7868345B2 (en) 2004-10-27 2011-01-11 Kyocera Corporation Light emitting device mounting substrate, light emitting device housing package, light emitting apparatus, and illuminating apparatus
KR101100425B1 (ko) 2005-05-07 2011-12-30 삼성전자주식회사 반도체 레이저 다이오드 및 그 제조방법
WO2007010793A1 (ja) * 2005-07-15 2007-01-25 Matsushita Electric Industrial Co., Ltd. 半導体発光素子及び半導体発光素子実装済み基板
US8129739B2 (en) 2005-07-15 2012-03-06 Panasonic Corporation Semiconductor light emitting device and semiconductor light emitting device mounted board
JP2008227109A (ja) * 2007-03-12 2008-09-25 Mitsubishi Chemicals Corp ＧａＮ系ＬＥＤ素子および発光装置
JP2009054688A (ja) * 2007-08-24 2009-03-12 Kyocera Corp 発光素子
US8791548B2 (en) 2007-09-27 2014-07-29 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor chip, optoelectronic component and a method for producing an optoelectronic component
JP2010541224A (ja) * 2007-09-27 2010-12-24 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング オプトエレクトロニクス半導体チップ、オプトエレクトロニクスコンポーネント、およびオプトエレクトロニクスコンポーネントの製造方法
JP2011507285A (ja) * 2007-12-20 2011-03-03 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング オプトエレクトロニクス素子
US8476667B2 (en) 2007-12-20 2013-07-02 Osram Opto Semiconductors Gmbh Optoelectronic component
EP2233955A4 (en) * 2008-01-15 2014-08-20 Omron Tateisi Electronics Co OPTICAL TRANSMISSION MODULE, ELECTRONIC DEVICE, AND METHOD FOR MANUFACTURING OPTICAL TRANSMISSION MODULE
WO2009090842A1 (ja) * 2008-01-15 2009-07-23 Omron Corporation 光伝送モジュール、電子機器、及び光伝送モジュールの製造方法
EP2233955A1 (en) * 2008-01-15 2010-09-29 Omron Corporation Optical transmission module, electronic device and method for manufacturing optical transmission module
KR101114669B1 (ko) * 2008-01-15 2012-03-13 오무론 가부시키가이샤 광 전송 모듈, 전자 기기 및 광 전송 모듈의 제조 방법
US8168940B2 (en) 2008-01-15 2012-05-01 Omron Corporation Optical transmission module, electronic device and method for manufacturing optical transmission module
JP2010157679A (ja) * 2008-12-30 2010-07-15 Shogen Koden Kofun Yugenkoshi 発光ダイオードのチップレベルパッケージ
WO2010103804A1 (ja) * 2009-03-11 2010-09-16 パナソニック株式会社 窒化物系半導体素子およびその製造方法
JP4558846B1 (ja) * 2009-03-11 2010-10-06 パナソニック株式会社 窒化物系半導体素子およびその製造方法
US8357607B2 (en) 2009-03-11 2013-01-22 Panasonic Corporation Method for fabricating nitride-based semiconductor device having electrode on m-plane
CN101981713A (zh) * 2009-03-11 2011-02-23 松下电器产业株式会社 氮化物半导体元件及其制造方法
US8309984B2 (en) 2009-03-11 2012-11-13 Panasonic Corporation Nitride-based semiconductor device having electrode on m-plane
JP2012526378A (ja) * 2009-05-06 2012-10-25 フィリップス ルミレッズ ライティング カンパニー リミテッド ライアビリティ カンパニー 電気的分離を用いた、コンタクトパッドのダイエッジまでの延在
US8729587B2 (en) 2010-04-01 2014-05-20 Panasonic Corporation Nitride semiconductor element and manufacturing method therefor
CN103682065A (zh) * 2012-08-31 2014-03-26 隆达电子股份有限公司 发光二极管装置与其制造方法
WO2014049774A1 (ja) * 2012-09-27 2014-04-03 富士機械製造株式会社 半導体素子の電極構造及びその製造方法
CN104022216A (zh) * 2013-02-28 2014-09-03 日亚化学工业株式会社 发光装置
JP2014195064A (ja) * 2013-02-28 2014-10-09 Nichia Chem Ind Ltd 発光装置およびその製造方法
US9905741B2 (en) 2013-02-28 2018-02-27 Nichia Corporation Light emitting device and manufacturing method thereof
CN103594613A (zh) * 2013-11-30 2014-02-19 广东德力光电有限公司 免焊线的正装led芯片及其封装方法
JP2016167540A (ja) * 2015-03-10 2016-09-15 シチズンホールディングス株式会社 発光モジュール
US10361176B2 (en) 2015-03-20 2019-07-23 Rohinni, LLC Substrate with array of LEDs for backlighting a display device
US10325885B2 (en) 2015-03-20 2019-06-18 Rohinni, LLC Semiconductor device on string circuit and method of making the same
US11562990B2 (en) 2015-03-20 2023-01-24 Rohinni, Inc. Systems for direct transfer of semiconductor device die
US10290615B2 (en) 2015-03-20 2019-05-14 Rohinni, LLC Method and apparatus for improved direct transfer of semiconductor die
US11515293B2 (en) 2015-03-20 2022-11-29 Rohinni, LLC Direct transfer of semiconductor devices from a substrate
US11488940B2 (en) 2015-03-20 2022-11-01 Rohinni, Inc. Method for transfer of semiconductor devices onto glass substrates
US10490532B2 (en) 2015-03-20 2019-11-26 Rohinni, LLC Apparatus and method for direct transfer of semiconductor devices
US11152339B2 (en) 2015-03-20 2021-10-19 Rohinni, LLC Method for improved transfer of semiconductor die
US10566319B2 (en) 2015-03-20 2020-02-18 Rohinni, LLC Apparatus for direct transfer of semiconductor device die
US10615153B2 (en) 2015-03-20 2020-04-07 Rohinni, LLC Apparatus for direct transfer of semiconductor device die
US10615152B2 (en) 2015-03-20 2020-04-07 Rohinni, LLC Semiconductor device on glass substrate
US10622337B2 (en) 2015-03-20 2020-04-14 Rohinni, LLC Method and apparatus for transfer of semiconductor devices
US10636770B2 (en) 2015-03-20 2020-04-28 Rohinni, LLC Apparatus and method for direct transfer of semiconductor devices from a substrate and stacking semiconductor devices on each other
US10910354B2 (en) 2015-03-20 2021-02-02 Rohinni, LLC Apparatus for direct transfer of semiconductor device die
US11069551B2 (en) 2016-11-03 2021-07-20 Rohinni, LLC Method of dampening a force applied to an electrically-actuatable element
US10504767B2 (en) 2016-11-23 2019-12-10 Rohinni, LLC Direct transfer apparatus for a pattern array of semiconductor device die
US11462433B2 (en) 2016-11-23 2022-10-04 Rohinni, LLC Direct transfer apparatus for a pattern array of semiconductor device die
US10471545B2 (en) 2016-11-23 2019-11-12 Rohinni, LLC Top-side laser for direct transfer of semiconductor devices
US10354895B2 (en) 2017-01-18 2019-07-16 Rohinni, LLC Support substrate for transfer of semiconductor devices
JPWO2019181309A1 (ja) * 2018-03-19 2021-03-11 ソニー株式会社 半導体発光素子および半導体発光素子の製造方法
US11929591B2 (en) 2018-03-19 2024-03-12 Sony Corporation Semiconductor light-emitting device and method of manufacturing semiconductor light-emitting device
US10410905B1 (en) 2018-05-12 2019-09-10 Rohinni, LLC Method and apparatus for direct transfer of multiple semiconductor devices
US11094571B2 (en) 2018-09-28 2021-08-17 Rohinni, LLC Apparatus to increase transferspeed of semiconductor devices with micro-adjustment
US11728195B2 (en) 2018-09-28 2023-08-15 Rohinni, Inc. Apparatuses for executing a direct transfer of a semiconductor device die disposed on a first substrate to a second substrate
WO2021111536A1 (ja) * 2019-12-04 2021-06-10 三菱電機株式会社 半導体レーザ素子およびその製造方法、半導体レーザ装置
CN115064627A (zh) * 2022-08-18 2022-09-16 江西兆驰半导体有限公司 正装led芯片及其制备方法

Similar Documents

Publication Publication Date Title
JPH10294493A (ja) 半導体発光デバイス
US6281524B1 (en) Semiconductor light-emitting device
US9911894B2 (en) Nitride-based III-V group compound semiconductor
KR102086365B1 (ko) 반도체 발광소자
US7754504B2 (en) Light-emitting diode, method for making light-emitting diode, integrated light-emitting diode and method for making integrated light-emitting diode, method for growing a nitride-based III-V group compound semiconductor, light source cell unit, light-emitting diode
JP4687109B2 (ja) 集積型発光ダイオードの製造方法
KR100652133B1 (ko) 플립칩 구조의 발광 소자
JP5152121B2 (ja) 発光ダイオードの製造方法、集積型発光ダイオードの製造方法および窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法
JP6652069B2 (ja) 発光ダイオード
JP2007184411A (ja) 発光ダイオードおよびその製造方法ならびに集積型発光ダイオードおよびその製造方法ならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器ならびに電子装置およびその製造方法
JP2004281863A (ja) 窒化物半導体素子及びその製造方法
US20100224892A1 (en) Nitride Semiconductor Light Emitting Element
KR20080095243A (ko) 발광 소자
CN103490000A (zh) 半导体发光元件和发光装置
JP4951443B2 (ja) 発光ダイオードの製造方法
JPH08330631A (ja) 半導体発光素子およびその製造方法
JP2004079972A (ja) 面発光型発光素子
JP2005033197A (ja) 窒化物半導体素子
JP2013251493A (ja) 素子モジュール
TW201448265A (zh) 半導體發光元件及其製造方法
JP4043087B2 (ja) 窒化物半導体素子の製造方法及び窒化物半導体素子
JP2006332365A (ja) Ｉｉｉ族窒化物系化合物半導体発光素子およびそれを用いた発光装置
US7056756B2 (en) Nitride semiconductor laser device and fabricating method thereof
JP2000101193A (ja) 窒化物半導体レーザ素子
JPH1093186A (ja) 窒化物半導体レーザ素子

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040106