WO2021111536A1 - 半導体レーザ素子およびその製造方法、半導体レーザ装置 - Google Patents

半導体レーザ素子およびその製造方法、半導体レーザ装置 Download PDF

Info

Publication number
WO2021111536A1
WO2021111536A1 PCT/JP2019/047331 JP2019047331W WO2021111536A1 WO 2021111536 A1 WO2021111536 A1 WO 2021111536A1 JP 2019047331 W JP2019047331 W JP 2019047331W WO 2021111536 A1 WO2021111536 A1 WO 2021111536A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
semiconductor laser
laser device
semiconductor
insulating film
Prior art date
Application number
PCT/JP2019/047331
Other languages
English (en)
French (fr)
Inventor
力 綿谷
宮下　宗治
武弘 西田
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to PCT/JP2019/047331 priority Critical patent/WO2021111536A1/ja
Priority to CN201980102505.XA priority patent/CN114762201A/zh
Priority to US17/641,164 priority patent/US20220344893A1/en
Priority to JP2020531789A priority patent/JP6818946B1/ja
Publication of WO2021111536A1 publication Critical patent/WO2021111536A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/0234—Up-side down mountings, e.g. Flip-chip, epi-side down mountings or junction down mountings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H01S5/02355—Fixing laser chips on mounts
    • H01S5/0237—Fixing laser chips on mounts by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04254—Electrodes, e.g. characterised by the structure characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/4025—Array arrangements, e.g. constituted by discrete laser diodes or laser bar
    • H01S5/4031—Edge-emitting structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/176—Specific passivation layers on surfaces other than the emission facet

Definitions

  • the present application relates to a semiconductor laser device, a manufacturing method thereof, and a semiconductor laser device.
  • the semiconductor laser element is mounted on the submount by junction up or junction down via solder.
  • junction up or junction down via solder.
  • a multi-emitter type semiconductor laser device having multiple light emitting points it is possible to increase the size (width) of the semiconductor laser device as the number of light emitting points increases from the viewpoint of high output, high performance, and cost reduction. difficult. For this reason, in the multi-emitter type semiconductor laser device, the distance between the light emitting points becomes narrower as the number of light emitting points increases. There arises a problem that the laser can easily come into contact with the adjacent light emitting part and the electrode.
  • Patent Document 1 a conductive layer is provided between the surface of the semiconductor laser device and the submount to secure a clearance, and a recess is formed in the conductive layer to be formed on the surface of the submount electrode.
  • a technique for preventing solder from flowing out during mounting on a submount is disclosed by providing a space for accommodating the solder layer.
  • the present application discloses a technique for solving the above-mentioned problems, and is a semiconductor laser device for preventing an electrical short circuit due to solder outflow at the time of joining with a submount and reducing the manufacturing cost.
  • An object of the present invention is to provide a manufacturing method and a semiconductor laser device.
  • the semiconductor laser device disclosed in the present application has a first clad layer formed on the surface of a semiconductor substrate, an active layer formed on the surface of the first clad layer, and a ridge portion formed on the surface of the active layer.
  • a semiconductor layer composed of a second clad layer and a contact layer formed on the surface of the second clad layer, an insulating film that covers the surface of the semiconductor layer and has an opening on the surface of the contact layer, and the opening.
  • a conductive layer connected to the contact layer via a portion and formed on the surface of the insulating film up to a flat portion provided on the semiconductor layer adjacent to the ridge portion is provided, and the conductive layer includes the ridge.
  • a side wall is provided on the flat portion near the portion.
  • the method for manufacturing a semiconductor laser element disclosed in the present application includes a first clad layer formed on the surface of a semiconductor substrate, an active layer formed on the surface of the first clad layer, and a ridge formed on the surface of the active layer.
  • a first base electrode having a pattern shape serving as a side wall provided at a position near the ridge portion of a flat portion provided on the semiconductor layer next to the ridge portion, the contact layer, and the above.
  • the surface of the insulating film is connected to the contact layer via the opening, and is separated into a second base electrode that surrounds the first base electrode and covers the surface of the insulating film that covers the flat portion. It is characterized by including a step of forming an electrode and a step of making the current value to be fed to the first base electrode larger than the current value to be fed to the second base electrode to perform plating.
  • the side wall can keep the spread of solder in the vicinity of the non-light emitting region, and can prevent an electrical short circuit between the elements. Moreover, since it can be easily formed, the manufacturing cost can be suppressed.
  • FIG. It is a joint side plan view which shows the structure of the semiconductor laser element by Embodiment 1.
  • FIG. It is sectional drawing which shows the structure of the semiconductor laser element by Embodiment 1.
  • FIG. It is sectional drawing which shows the structure of the semiconductor laser element by Embodiment 1.
  • FIG. It is sectional drawing which shows the structure of the conventional semiconductor laser element.
  • FIG. It is a joint side plan view which shows the other structure of the semiconductor laser element by Embodiment 1.
  • FIG. It is a joint side plan view which shows the other structure of the semiconductor laser element by Embodiment 1.
  • FIG. It is sectional drawing which shows the structure of the semiconductor laser element by Embodiment 2.
  • FIG. 1 It is sectional drawing which shows the structure of the semiconductor laser element by Embodiment 3.
  • FIG. It is sectional drawing for demonstrating the manufacturing method of the semiconductor laser element according to Embodiment 4.
  • It is a flowchart which shows the procedure of the manufacturing method of the semiconductor laser element by Embodiment 4.
  • FIG. 1 is a joint side plan view showing the configuration of the semiconductor laser device 201 according to the first embodiment of the present application.
  • FIG. 2 is a cross-sectional view taken along the line AA of FIG. 1
  • FIG. 3 is a cross-sectional view taken along the line BB of FIG. 1, both of which show a mounting state.
  • the semiconductor laser device 201 includes an n-type GaAs substrate 101, an n-type clad layer 102 as a first clad layer, an active layer 103, and a p-type clad layer 104 as a second clad layer.
  • a semiconductor layer composed of a p-type contact layer 105 (105a, 105b) is provided.
  • the n-type clad layer 102, the active layer 103, the p-type clad layer 104, and the p-type contact layer 105 are laminated on the main surface of the n-type GaAs substrate 101 in this order.
  • the semiconductor laser device 301 includes a submount 110 and a semiconductor laser element 201.
  • a convex portion 104a is formed on the p-type clad layer 104 laminated on the active layer 103 as a light emitting point, and a ridge portion is formed by the p-type contact layer 105a laminated on the convex portion 104a.
  • the surface of the semiconductor layer other than the surface of the p-type contact layer 105a is covered with the insulating film 150 (150a, 150b).
  • an electrode 120 which is a conductive layer in contact with the p-type contact layer 105a, and a first gold-plated layer 131, which is a conductive layer covering the electrode 120, are formed.
  • the electrode 120 and the first gold-plated layer 131 extend from the light emitting region 190 to the non-light emitting region 191.
  • an isolation groove 151 whose bottom reaches the inside of the n-type clad layer 102 is provided between the light emitting regions 190, and the semiconductor laser element 120 is provided for each light emitting region 190 by the isolation groove 151 and the insulating film 150a. It is configured to be separated into and electrically insulated.
  • the non-light emitting region 191 is provided by covering the side portion of the light emitting region 190 with an insulating film 150b.
  • the non-light emitting region 191 has the same configuration as the semiconductor layer of the light emitting region 190, the p-type clad layer 104 has a flat portion 104b formed therein, and the p-type is laminated on the flat portion 104b.
  • the surface of the contact layer 105b is covered with the insulating film 150b.
  • a second gold plating which is a convex portion as a side wall is formed on the first gold plating layer 131.
  • the layers 132 (132a, 132b) are formed in a C-shaped pattern to form a two-layer gold-plated structure, so that the first gold-plated layer 131 and the second gold-plated layer 132 as the conductive layer are interposed via the solder 140. It is joined to the electrode 111 on the submount 110.
  • FIG. 4 is a cross-sectional view showing a mounting state of a conventional semiconductor laser device.
  • the second gold-plated layer 532 is provided on the first gold-plated layer 131, thereby ensuring the clearance between the surface of the semiconductor laser device and the submount 110. doing. Therefore, even if the solder 140 flows out and spreads in the lateral direction when the semiconductor laser element is mounted on the submount 110, the structure is such that it is difficult to contact the light emitting regions 190-1 and 190-2 located above. ..
  • no device is made to keep the range in which the solder 140 spreads in the lateral direction in the vicinity of the non-light emitting region 191-1.
  • the solder 140 comes into contact with an electrode or the like connected to the adjacent light emitting region 190-2 and becomes electrically short-circuited, a plurality of light emitting points of the semiconductor laser element are set. There is a problem that it cannot operate individually.
  • the width of the electrode 111 of the submount is narrowed so as to the lateral spread of the solder 140. It is a good idea to secure a sufficient distance, but if the width of the electrode 111 of the submount becomes narrow, high accuracy is required for the alignment when the semiconductor laser device is mounted on the submount 110, which is a new problem. Occurs.
  • the second gold-plated layers 132 (132a, 132b) formed in the non-emission region 191 in a C-shaped pattern are used.
  • the solder 140 By joining the solder 140 on the electrode 111 of the submount 110 so as to surround the solder 140, the solder 140 functions as a wall to prevent the solder 140 from flowing out to the light emitting region 190 at the C-shaped intermediate portion 132a of the second gold-plated layer 132.
  • the second gold-plated area is expanded by allowing the solder 140 to function as a wall at both ends 132b of the C-shape of the second gold-plated layer 132 to prevent the solder 140 from flowing out to the end face of the semiconductor laser element 201. It can be fastened to the central portion of the C-shape of the layer 132, that is, the non-light emitting region 191.
  • the semiconductor laser element 201 and the submount 110 are joined in the non-light emitting region 191, even if the second gold plating layer 132 (132a, 132b) is thickened, the stress caused by the thickening is applied to the light emitting region 190. Since it is absent or slight, the light emitting characteristics of the semiconductor laser device 201 are not impaired.
  • the n-type clad layer 102 formed on the surface of the n-type GaAs substrate 101 and the active layer formed on the surface of the n-type clad layer 102.
  • An insulating film 150 (150a, 150b) that covers the surface of the layer and has an opening on the surface of the p-type contact layer 105a, is connected to the p-type contact layer 105a via the opening, and is adjacent to the ridge portion.
  • a conductive layer (electrode 120, first gold-plated layer 131) formed on the surface of the insulating film 150b up to a flat portion provided on the semiconductor layer is provided, and the conductive layer is formed on the flat portion near the ridge portion. Since the convex portion (second gold-plated layer 132) serving as the side wall is provided, the convex portion as the side wall can keep the spread of solder in the vicinity of the non-light emitting region and prevent an electrical short circuit between the elements. be able to. Moreover, since it can be easily formed, the manufacturing cost can be suppressed.
  • the convex portion as the side wall is a C-shaped second gold-plated layer 132, but the present invention is not limited to this.
  • FIG. 5 is a joint side plan view showing another configuration of the semiconductor laser device according to the first embodiment, and as shown in FIG. 5, the convex portion as the side wall is formed as a comb-shaped second gold-plated layer 232. May be good.
  • the solder spreading range can be kept in the vicinity of the non-light emitting region, but also the solder spreading range is divided into small regions by a comb shape. , It is possible to prevent the solder from spreading unevenly. Further, since the contact area between the solder and the first gold-plated layer and the second gold-plated layer increases, reduction of contact resistance and stabilization of bonding can be expected.
  • FIG. 6 and 7 are joint side plan views showing another configuration of the semiconductor laser device according to the first embodiment, and the convex portion as the side wall is formed, and in the case of FIG. 6, the wall thickness at the end from the center is large. It is thin, and in the case of FIG. 7, the wall thickness at the center is thinner than the edge, and as in the formed second gold-plated layers 332 and 423, the solder spreading range is not only limited to the vicinity of the non-light emitting region, but also the solder 140.
  • the position of the bias may be controlled.
  • the spread of the solder 140 is biased to a region where the wall thickness of the second gold-plated layer 432 is thin because the second gold-plated layer 432 acts as a barrier.
  • the wall thickness of the second gold-plated layer 432 so that the solder 140 is biased with respect to the resonator direction, the position where the stress caused by the solder 140 is concentrated can be controlled. Further, since the contact area between the solder 140 and the first gold-plated layer 131 and the second gold-plated layer 432 increases, reduction of contact resistance and stabilization of bonding can be expected.
  • Embodiment 2 In the first embodiment, the convex portion as the side wall is formed in the shape of the second gold-plated layer 132, but in the second embodiment, the case where the convex portion is formed in the shape of the underlying insulating film will be described.
  • FIG. 8 is a cross-sectional view showing the configuration of the semiconductor laser device 202 according to the second embodiment of the present application, and shows the mounting state.
  • the p-type contact layer 105b which is the semiconductor layer of the non-light emitting region 191
  • a convex portion 150c formed of the insulating film is provided as a side wall in a C-shaped pattern, for example, near the light emitting region 190 of the insulating film 150b covering the portion.
  • the convex portion 150c formed of the insulating film is covered with the electrode 120 including the surface of the p-type contact layer 105a to the insulating film 150b on the flat portion of the p-type contact layer 105b in the non-light emitting region 191, and further, the electrode 120. Is covered with a first gold-plated layer 131.
  • Other configurations of the semiconductor laser device 202 according to the second embodiment are the same as those of the semiconductor laser device 201 according to the first embodiment, and the corresponding portions are designated by the same reference numerals and the description thereof will be omitted.
  • the submount 110 when the semiconductor laser device 202 is mounted on the submount 110, the submount 110 is used by using the convex portion 150c of the insulating film formed in the non-light emitting region 191 in a C-shaped pattern.
  • the convex portion 150c functions as a wall for preventing the solder 140 from flowing out to the light emitting region 190 and the end surface of the semiconductor laser element 202 on the light emitting portion side.
  • the range in which 140 extends can be limited to the central portion of the C-shape of the convex portion 150c, that is, the non-light emitting region 191.
  • the electrode of the submount 110 is such that the solder 140 is located outside the convex portion 150c of the insulating film (that is, the convex portion 150c of the insulating film is located in a direction that prevents the solder 140 from flowing out). After arranging on the 111, it is desirable to use the solder 140 to join the semiconductor laser element 202 and the electrode 111 of the submount 110.
  • the convex portion 150c formed of the insulating film is provided near the light emitting region 190 of the insulating film 150b covering the flat portion of the non-light emitting region 191. Since it is provided and covered with the electrode 120 and the first gold-plated layer 131, the convex portion as the side wall can keep the spread of the solder in the vicinity of the non-light emitting region, and can prevent an electrical short circuit between the elements. .. Moreover, since it can be easily formed, the manufacturing cost can be suppressed.
  • Embodiment 3 In the second embodiment, the convex portion as the side wall is formed of an insulating film, but in the third embodiment, the case where the convex portion is formed of a semiconductor layer will be described.
  • FIG. 9 is a cross-sectional view showing the configuration of the semiconductor laser device 203 according to the third embodiment of the present application, and shows the mounting state.
  • the semiconductor laser device 203 of the third embodiment has a light emitting region 190 instead of the second gold-plated layer 132 of the first embodiment and the convex portion 150c of the insulating film of the second embodiment.
  • the convex portions 104b and 105b made of the semiconductor layer are formed as side walls in a C-shaped pattern, for example, and the flat portion of the p-type clad layer 104 which is the semiconductor layer is formed on the end side. It is dug up.
  • the surface of the semiconductor layer is covered with an insulating film 150 (150a, 150b) including the surfaces of the convex portions 104b and 105b other than the surface of the p-type contact layer 105a.
  • the convex portions 104b and 105b formed of the semiconductor layer are covered with the electrode 120 including the surface of the p-type contact layer 105a to the end of the flat portion of the p-type clad layer 104, and the electrode 120 is further plated with the first gold. It is covered with layer 131.
  • Other configurations of the semiconductor laser device 203 according to the third embodiment are the same as those of the semiconductor laser device 201 of the first embodiment, and the corresponding portions are designated by the same reference numerals and the description thereof will be omitted.
  • the convex portions 104b and 105b of the semiconductor layer formed in the non-emission region 191 in a C-shaped pattern are used as subs.
  • the convex portions 104b and 105b function as a wall for preventing the solder 140 from flowing out to the light emitting region 190 and the end surface of the semiconductor laser element 203 on the light emitting portion side.
  • the range in which the solder 140 spreads can be limited to the C-shaped central portion of the convex portions 104b and 105b, that is, the non-light emitting region 191.
  • the solder 140 is sub-positioned on the outer side of the convex portions 104b and 105b of the semiconductor layer (that is, the convex portions 104b and 105b of the semiconductor layer are located in the direction of preventing the outflow of the solder 140). After arranging it on the electrode 111 of the mount 110, it is desirable to join the semiconductor laser element 203 and the submount 110 using solder 140.
  • the convex portions 104b and 105b formed of the semiconductor layer are provided near the light emitting region 190, and the insulating film 150b, the electrode 120 and the first are provided. Since it is covered with the gold-plated layer 131 of the above, the convex portion as the side wall can keep the spread of the solder in the vicinity of the non-light emitting region, and can prevent an electrical short circuit between the elements. Moreover, since it can be easily formed, the manufacturing cost can be suppressed.
  • Embodiment 4 a manufacturing method for forming the first gold-plated layer 131 and the second gold-plated layer 132 of the first embodiment in one plating step will be described.
  • FIG. 10 is a cross-sectional view for explaining the manufacturing method of the semiconductor laser device 204 according to the fourth embodiment of the present application, and shows a mounting state.
  • FIG. 11 is a flowchart showing the procedure of the plating process of the semiconductor laser device 204 according to the fourth embodiment.
  • the semiconductor layer composed of the p-type clad layer 104 and the p-type contact layer 105a formed on the surface of the p-type clad layer 104 the surface of the semiconductor layer is covered and the surface of the p-type contact layer 105a is opened.
  • An insulating film 150 (150a, 150b) having a portion is formed (step S1101).
  • an electrode 120 as a base is provided on the p-type contact layer 105a and the insulating film 150 (150a, 150b) on the flat surface of the semiconductor layer next to the ridge portions 104a and 105a.
  • Step S1102 It is connected and formed separately from the electrode 120b as a second base electrode that surrounds the electrode 120a and covers the surface of the insulating film 150b that covers the flat portion provided on the semiconductor layer adjacent to the ridge portions 104a and 105a (). Step S1102).
  • the separately formed electrodes 120a and 120b are fed with different current values to simultaneously form the second gold-plated layer 132 and the first gold-plated layer 131 (step S1103). Since the second gold-plated layer 132 is formed thicker than the first gold-plated layer 131, the current value supplied to the electrode 120a is made larger than that of the electrode 120b. At this time, the first gold-plated layer 131 and the second gold-plated layer 132 are plated not only in the thickness direction but also in the lateral direction.
  • the first gold-plated layer 131 and the second gold-plated layer 132 are connected and conducted to conduct (step S1104). , Each reach a predetermined thickness.
  • the n-type clad layer 102 and the n-type clad layer 102 formed on the surface of the n-type GaAs substrate 101 are formed.
  • the opening is provided on the electrode 120a on which the second gold-plated layer 132 of the C-shaped pattern is laminated, and on the p-type contact layer 105a and the insulating film 150b at positions closer to the ridge portions 104a and 105a of the flat portion.
  • the electrode 120a It is connected to the p-type contact layer 105a via the electrode 120a, and is separated into an electrode 120b that surrounds the electrode 120a and covers the surface of the insulating film 150b that covers the flat portion provided on the semiconductor layer adjacent to the ridge portions 104a and 105a. Since the step of forming the electrode 120 and the step of plating by making the current value of feeding the electrode 120a larger than the current value of feeding the electrode 120b are included, the first gold plating layer 131 can be easily obtained. And a second gold-plated layer can be formed, and the convex portion as a side wall keeps the spread of solder in the vicinity of the non-light emitting region, which not only prevents an electrical short circuit between the elements but also suppresses the manufacturing cost. be able to.

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Semiconductor Lasers (AREA)

Abstract

ｎ型ＧａＡｓ基板（１０１）の表面に形成されたｎ型クラッド層（１０２）、ｎ型クラッド層（１０２）の表面に形成された活性層（１０３）、活性層（１０３）の表面に形成されたリッジ部（１０４ａ、１０５ａ）を有するｐ型クラッド層（１０４）およびｐ型クラッド層（１０４）の表面に形成されたｐ型コンタクト層（１０５）により構成された半導体層と、前記半導体層の表面を覆い、ｐ型コンタクト層（１０５ａ）の表面に開口部を有する絶縁膜（１５０ａ、１５０ｂ）と、前記開口部を介してｐ型コンタクト層（１０５ａ）に接続され、前記リッジ部に隣接する前記半導体層に設けられた平坦部まで絶縁層（１５０ｂ）の表面に形成された導電層とを備え、前記導電層には、前記リッジ部寄りの前記平坦部に凸状の側壁が設けられ、側壁が半田の拡がりを非発光領域の近傍に留めることで素子間の電気的短絡を防ぐ。

Description

半導体レーザ素子およびその製造方法、半導体レーザ装置
　本願は、半導体レーザ素子およびその製造方法、半導体レーザ装置に関するものである。
　半導体レーザ素子は、半田を介してジャンクションアップまたはジャンクションダウンでサブマウント上に実装される。高出力、高温動作時の特性改善を目的とする場合は、一般にジャンクションダウンを用いることで、放熱性の確保が図られている。
　複数の発光点を持つマルチエミッタ型の半導体レーザ素子においては、高出力化、高性能化、コスト低減の観点から、発光点数の増加に応じて半導体レーザ素子の寸法（幅）を大きくすることは難しい。このため、マルチエミッタ型の半導体レーザ素子は、発光点数の増加に伴い発光点間の間隔が狭くなるため、ジャンクションダウンでサブマウント上に実装する場合には、サブマウントとの接合時に流出した半田が隣接する発光部および電極に接触しやすくなる課題が生じる。
　これに対して、例えば特許文献１では、半導体レーザ素子の表面とサブマウントの間に導電層を設けることでクリアランスを確保すると共に、導電層に凹部を形成して、サブマウント電極の表面に形成された半田層を収めるスペースを設けることで、サブマウントへの実装時に半田が流出することを防止する技術が開示されている。
特開２０１９－４０６４号公報（段落００２４、図２）
　しかしながら、特許文献１に記載された半導体レーザ素子では、導電層を形成後、これを形状加工して凹部を形成する必要があり、製造コストが更に増加するという問題があった。
　本願は、上記のような課題を解決するための技術を開示するものであり、サブマウントとの接合時の半田流出による電気的短絡を防止するとともに、製造コストの低減を図る半導体レーザ素子およびその製造方法、半導体レーザ装置を提供することを目的とする。
　本願に開示される半導体レーザ素子は、半導体基板の表面に形成された第１クラッド層、前記第１クラッド層の表面に形成された活性層、前記活性層の表面に形成されたリッジ部を有する第２クラッド層および前記第２クラッド層の表面に形成されたコンタクト層により構成された半導体層と、前記半導体層の表面を覆い、前記コンタクト層の表面に開口部を有する絶縁膜と、前記開口部を介して前記コンタクト層に接続され、前記リッジ部に隣接する前記半導体層に設けられた平坦部まで前記絶縁膜の表面に形成された導電層とを備え、前記導電層には、前記リッジ部寄りの前記平坦部に側壁が設けられていることを特徴とする。
　本願に開示される半導体レーザ素子の製造方法は、半導体基板の表面に形成された第１クラッド層、前記第１クラッド層の表面に形成された活性層、前記活性層の表面に形成されたリッジ部を有する第２クラッド層および前記第２クラッド層の表面に形成されたコンタクト層、により構成された半導体層の表面を覆い、前記コンタクト層の表面に開口部を有する絶縁膜を形成する工程と、前記絶縁膜の表面に、前記リッジ部の隣の前記半導体層に設けられた平坦部の前記リッジ部寄りの位置に設けられる側壁となるパターン形状の第１下地電極と、前記コンタクト層および前記絶縁膜の表面に、前記開口部を介して前記コンタクト層と接続し、前記第１下地電極を囲い、前記平坦部を覆う前記絶縁膜の表面まで覆う第２下地電極とに、分離して下地電極を形成する工程と、前記第１下地電極に給電する電流値を、前記第２下地電極に給電する電流値よりも大きくして、メッキをする工程とを含むことを特徴とする。
　本願によれば、側壁が半田の拡がりを非発光領域の近傍に留めることができ、素子間の電気的短絡を防ぐことができる。また、容易に形成することができることから、製造コストを抑制することができる。
実施の形態１による半導体レーザ素子の構成を示す接合側平面図である。 実施の形態１による半導体レーザ素子の構成を示す断面図である。 実施の形態１による半導体レーザ素子の構成を示す断面図である。 従来の半導体レーザ素子の構成を示す断面図である。 実施の形態１による半導体レーザ素子の他の構成を示す接合側平面図である。 実施の形態１による半導体レーザ素子の他の構成を示す接合側平面図である。 実施の形態１による半導体レーザ素子の他の構成を示す接合側平面図である。 実施の形態２による半導体レーザ素子の構成を示す断面図である。 実施の形態３による半導体レーザ素子の構成を示す断面図である。 実施の形態４による半導体レーザ素子の製造方法を説明するための断面図である。 実施の形態４による半導体レーザ素子の製造方法の手順を示すフローチャート図である
　実施の形態１．
　図１は、本願の実施の形態１に係る半導体レーザ素子２０１の構成を示す接合側平面図である。図２は図１のＡＡ矢視断面図、図３は図１のＢＢ矢視断面図であり、いずれも実装状態を示す。図１から図３に示すように、半導体レーザ素子２０１は、ｎ型ＧａＡｓ基板１０１、第１クラッド層としてのｎ型クラッド層１０２、活性層１０３、第２クラッド層としてのｐ型クラッド層１０４、ｐ型コンタクト層１０５（１０５ａ、１０５ｂ）で構成される半導体層を備える。ｎ型ＧａＡｓ基板１０１の主面に、順にｎ型クラッド層１０２、活性層１０３、ｐ型クラッド層１０４、ｐ型コンタクト層１０５が積層される。半導体レーザ装置３０１は、サブマウント１１０と半導体レーザ素子２０１とからなる。
　発光領域１９０には、発光点となる活性層１０３に積層されるｐ型クラッド層１０４に凸部１０４ａが形成されており、凸部１０４ａに積層されるｐ型コンタクト層１０５ａとでリッジ部を形成する。ｐ型コンタクト層１０５ａの表面以外の半導体層表面は、絶縁膜１５０（１５０ａ、１５０ｂ）で覆われる。ｐ型コンタクト層１０５ａの表面には、ｐ型コンタクト層１０５ａに接する導電層である電極１２０と、電極１２０を覆う導電層である第１の金メッキ層１３１が形成されている。電極１２０および第１の金メッキ層１３１は、発光領域１９０から離れた非発光領域１９１まで伸びている。半導体レーザ素子２０１では、発光領域１９０の間に、底部がｎ型クラッド層１０２の内部に達するアイソレーション溝１５１が設けられ、アイソレーション溝１５１と絶縁膜１５０ａによって半導体レーザ素子１２０が発光領域１９０毎に分離され電気的に絶縁される構成となっている。
　非発光領域１９１は、発光領域１９０の側部を絶縁膜１５０ｂで覆って設けられる。本実施の形態１では、非発光領域１９１は、発光領域１９０の半導体層と同様の構成で、ｐ型クラッド層１０４には平坦部分１０４ｂが形成されており、平坦部分１０４ｂに積層されるｐ型コンタクト層１０５ｂの表面が絶縁膜１５０ｂで覆われている。
　発光領域１９０と非発光領域１９１の間で、非発光領域１９１の平坦部分の発光領域１９０寄りの位置には、第１の金メッキ層１３１の上に、側壁としての凸部分である第２の金メッキ層１３２（１３２ａ、１３２ｂ）がＣ字形状のパターンで形成され、二層の金メッキ構造とすることで、第１の金メッキ層１３１および導電層としての第２の金メッキ層１３２が半田１４０を介してサブマウント１１０上の電極１１１と接合される。
　図４は、従来の半導体レーザ素子の実装状態を示す断面図である。図４に示すように、従来の半導体レーザ素子では、第２の金メッキ層５３２を第１の金メッキ層１３１の上に設けており、これにより半導体レーザ素子の表面とサブマウント１１０間のクリアランスを確保している。このため、半導体レーザ素子をサブマウント１１０上に実装する際に半田１４０が流出し横方向に拡がっても、上方に位置する発光領域１９０－１、１９０－２に接触し難い構造になっている。しかし、従来の半導体レーザ素子では、半田１４０が横方向に拡がる範囲を非発光領域１９１－１の近傍に留めるための工夫は為されていない。このため、サブマウント１１０上に実装する際に、隣接する発光領域１９０－２に接続する電極等に半田１４０が接触し、電気的に短絡した状態になると、半導体レーザ素子の複数の発光点を個別に動作することができない問題が生じる。半導体レーザ素子の発光領域１９０－１と１９０－２の間隔を拡げること無く前記電気的短絡を防止するために、サブマウントの電極１１１の幅を狭くし、半田１４０の横方向の拡がりに対して十分な間隔を確保することも一策ではあるが、サブマウントの電極１１１の幅が狭くなると、半導体レーザ素子をサブマウント１１０上に実装する際の位置合わせに高い精度が必要となり、新たな課題が発生する。
　本実施の形態１では、半導体レーザ素子２０１をサブマウント１１０上に実装する際に、非発光領域１９１にＣ字形状のパターンで形成された第２の金メッキ層１３２（１３２ａ、１３２ｂ）を用いて、サブマウント１１０の電極１１１上の半田１４０を囲うように接合することで、第２の金メッキ層１３２のＣ字の中間部１３２ａで発光領域１９０に半田１４０が流出することを防止する壁として機能させ、第２の金メッキ層１３２のＣ字のそれぞれ両端部１３２ｂで半導体レーザ素子２０１の端面に半田１４０が流出することを防止する壁として機能させることにより、半田１４０が拡がる範囲を第２の金メッキ層１３２のＣ字形状の中央部分、つまり非発光領域１９１に留めることができる。
　なお、非発光領域１９１で半導体レーザ素子２０１とサブマウント１１０が接合しているため、第２の金メッキ層１３２（１３２ａ、１３２ｂ）を厚くしても、それに起因する応力は発光領域１９０には加わらないか、もしくは僅かであるため、半導体レーザ素子２０１の発光特性は損なわれない。
　以上のように、本実施の形態１に係る半導体レーザ素子２０１によれば、ｎ型ＧａＡｓ基板１０１の表面に形成されたｎ型クラッド層１０２、ｎ型クラッド層１０２の表面に形成された活性層１０３、活性層１０３の表面に形成されたリッジ部１０４ａ、１０５ａを有するｐ型クラッド層１０４およびｐ型クラッド層１０４の表面に形成されたｐ型コンタクト層１０５により構成された半導体層と、前記半導体層の表面を覆い、ｐ型コンタクト層１０５ａの表面に開口部を有する絶縁膜１５０（１５０ａ、１５０ｂ）と、前記開口部を介してｐ型コンタクト層１０５ａに接続され、前記リッジ部に隣接する前記半導体層に設けられた平坦部まで絶縁膜１５０ｂの表面に形成された導電層（電極１２０、第１の金メッキ層１３１）とを備え、前記導電層には、前記リッジ部寄りの前記平坦部に側壁となる凸部（第２の金メッキ層１３２）が設けられるようにしたので、側壁としての凸部が半田の拡がりを非発光領域の近傍に留めることができ、素子間の電気的短絡を防ぐことができる。また、容易に形成することができることから、製造コストを抑制することができる。
　なお、本実施の形態１では、側壁としての凸部分を、Ｃ字形状の第２の金メッキ層１３２としたが、これに限るものではない。例えば、図５は実施の形態１による半導体レーザ素子の他の構成を示す接合側平面図であり、図５に示すように、側壁としての凸部分を、櫛状の第２の金メッキ層２３２としてもよい。この場合、半導体レーザ素子とサブマウントの接合時に、半田の拡がる範囲を非発光領域の近傍に留めることがでるだけでなく、且つ半田が拡がる範囲が櫛状形状により小領域に分割されているため、半田が偏って拡がることを防止できる。また、半田と第１の金メッキ層及び第２の金メッキ層との接触面積が増加するため、接触抵抗の低減および接合の安定化が期待できる。
　また、図６および図７は実施の形態１による半導体レーザ素子の他の構成を示す接合側平面図であり、側壁としての凸部分を、図６の場合には、中央より端の壁厚が薄く、図７の場合には端より中央の壁厚が薄く、形成された第２の金メッキ層３３２、４２３のように、半田の拡がる範囲を非発光領域の近傍に留めるだけでなく、半田１４０の偏りの位置を制御するようにしてもよい。半導体レーザ素子２０１とサブマウント１１０の実装時、半田１４０の拡がりは第２の金メッキ層４３２が障壁となることで第２の金メッキ層４３２の壁厚が薄い領域に偏る。このように、第２の金メッキ層４３２の壁厚を共振器方向に対して半田１４０が偏りを持つように変化させることで、半田１４０に起因する応力が集中する位置を制御できる。また、半田１４０と第１の金メッキ層１３１および第２の金メッキ層４３２との接触面積が増加するため、接触抵抗の低減および接合の安定化が期待できる。
　実施の形態２．
　実施の形態１では、側壁としての凸部分を第２の金メッキ層１３２の形状で形成したが、実施の形態２では、下地の絶縁膜の形状で形成した場合について説明する。
　図８は、本願の実施の形態２に係る半導体レーザ素子２０２の構成を示す断面図であり、実装状態を示す。図８に示すように、本実施の形態２の半導体レーザ素子２０２は、実施の形態１の第２の金メッキ層１３２の替わりに、非発光領域１９１の半導体層であるｐ型コンタクト層１０５ｂの平坦部分を覆う絶縁膜１５０ｂの発光領域１９０寄りに、絶縁膜で形成された凸形状部１５０ｃが、例えばＣ字形状のパターンで側壁として設けられている。絶縁膜で形成された凸形状部１５０ｃは、ｐ型コンタクト層１０５ａの表面から非発光領域１９１のｐ型コンタクト層１０５ｂの平坦部分上の絶縁膜１５０ｂまでを含め電極１２０で覆われ、さらに電極１２０が第１の金メッキ層１３１で覆われている。実施の形態２による半導体レーザ素子２０２のその他の構成については、実施の形態１の半導体レーザ素子２０１と同様であり、対応する部分には同符号を付してその説明を省略する。
　本実施の形態２では、半導体レーザ素子２０２をサブマウント１１０上に実装する際に、非発光領域１９１にＣ字形状のパターンで形成された絶縁膜の凸形状部１５０ｃを用いて、サブマウント１１０の電極１１１上の半田１４０を囲うように接合することで、凸形状部１５０ｃを発光領域１９０および半導体レーザ素子２０２の発光部側端面に半田１４０が流出することを防止する壁として機能させ、半田１４０が拡がる範囲を凸形状部１５０ｃのＣ字形状の中央部分、つまり非発光領域１９１に留めることができる。
　なお、半田１４０は、絶縁膜の凸形状部１５０ｃに対して外側に位置する（即ち、半田１４０の流出を防止する方向に絶縁膜の凸形状部１５０ｃが位置する）ようにサブマウント１１０の電極１１１上に配置した後、半田１４０を用いて半導体レーザ素子２０２とサブマウント１１０の電極１１１を接合することが望ましい。
　以上のように、本実施の形態２に係る半導体レーザ素子２０２によれば、非発光領域１９１の平坦部分を覆う絶縁膜１５０ｂの発光領域１９０寄りに、絶縁膜で形成された凸形状部１５０ｃを設け、電極１２０および第１の金メッキ層１３１で覆うようにしたので、側壁としての凸部が半田の拡がりを非発光領域の近傍に留めることができ、素子間の電気的短絡を防ぐことができる。また、容易に形成することができることから、製造コストを抑制することができる。
　実施の形態３．
　実施の形態２では、側壁としての凸部分を絶縁膜で形成したが、実施の形態３では、半導体層で形成した場合について説明する。
　図９は、本願の実施の形態３に係る半導体レーザ素子２０３の構成を示す断面図であり、実装状態を示す。図９に示すように、本実施の形態３の半導体レーザ素子２０３は、実施の形態１の第２の金メッキ層１３２および実施の形態２の絶縁膜の凸形状部１５０ｃの替わりに、発光領域１９０寄りに、半導体層からなる凸形状部１０４ｂ、１０５ｂが、例えばＣ字形状のパターンで側壁として形成され、端部側に半導体層であるｐ型クラッド層１０４の平坦部分が形成されるように、掘り込まれている。半導体層の表面は、ｐ型コンタクト層１０５ａの表面以外、凸形状部１０４ｂ、１０５ｂの表面を含めて、絶縁膜１５０（１５０ａ、１５０ｂ）で覆われる。半導体層で形成された凸形状部１０４ｂ、１０５ｂは、ｐ型コンタクト層１０５ａの表面からｐ型クラッド層１０４の平坦部分の端部までを含め電極１２０で覆われ、さらに電極１２０が第１の金メッキ層１３１で覆われている。実施の形態３による半導体レーザ素子２０３のその他の構成については、実施の形態１の半導体レーザ素子２０１と同様であり、対応する部分には同符号を付してその説明を省略する。
　本実施の形態３では、半導体レーザ素子２０３をサブマウント１１０上に実装する際に、非発光領域１９１にＣ字形状のパターンで形成された半導体層の凸形状部１０４ｂ、１０５ｂを用いて、サブマウント１１０上の半田１４０を囲うように接合することで、凸形状部１０４ｂ、１０５ｂを、発光領域１９０および半導体レーザ素子２０３の発光部側端面に、半田１４０が流出することを防止する壁として機能させ、半田１４０が拡がる範囲を凸形状部１０４ｂ、１０５ｂのＣ字形状の中央部分、つまり非発光領域１９１に留めることができる。
　なお、半田１４０は、半導体層の凸形状部１０４ｂ、１０５ｂに対して外側に位置する（即ち、半田１４０の流出を防止する方向に半導体層の凸形状部１０４ｂ、１０５ｂが位置する）ようにサブマウント１１０の電極１１１上に配置した後、半田１４０を用いて半導体レーザ素子２０３とサブマウント１１０を接合することが望ましい。
　以上のように、本実施の形態３に係る半導体レーザ素子２０３によれば、発光領域１９０寄りに、半導体層で形成された凸形状部１０４ｂ、１０５ｂを設け、絶縁膜１５０ｂ、電極１２０および第１の金メッキ層１３１で覆うようにしたので、側壁としての凸部が半田の拡がりを非発光領域の近傍に留めることができ、素子間の電気的短絡を防ぐことができる。また、容易に形成することができることから、製造コストを抑制することができる。
　実施の形態４．
　実施の形態４では、実施の形態１の第１の金メッキ層１３１と第２の金メッキ層１３２を１回のメッキ工程で形成する製造方法について説明する。
　図１０は、本願の実施の形態４に係る半導体レーザ素子２０４の製造方法を説明するための断面図であり、実装状態を示す。図１１は、実施の形態４に係る半導体レーザ素子２０４のメッキ工程の手順を示すフローチャート図である。
　まず最初に、ｎ型ＧａＡｓ基板１０１の表面に形成されたｎ型クラッド層１０２、ｎ型クラッド層１０２の表面に形成された活性層１０３、活性層１０３の表面に形成されたリッジ部１０４ａ、１０５ａを有するｐ型クラッド層１０４およびｐ型クラッド層１０４の表面に形成されたｐ型コンタクト層１０５ａ、により構成された半導体層において、前記半導体層の表面を覆い、ｐ型コンタクト層１０５ａの表面に開口部を有する絶縁膜１５０（１５０ａ、１５０ｂ）を形成する（ステップＳ１１０１）。
　続いて、ｐ型コンタクト層１０５ａおよび絶縁膜１５０（１５０ａ、１５０ｂ）上に、図１０に示すように、下地としての電極１２０を、リッジ部１０４ａ、１０５ａの隣の前記半導体層に設けられた平坦部のリッジ部１０４ａ、１０５ａ寄りの位置に、例えばＣ字形状のバターンの第２の金メッキ層１３２が積層される第１下地電極としての電極１２０ａと、開口部を介してｐ型コンタクト層１０５ａと接続し、電極１２０ａを囲い、リッジ部１０４ａ、１０５ａの隣の半導体層に設けられた平坦部を覆う絶縁膜１５０ｂの表面まで覆う第２下地電極としての電極１２０ｂとに、分離して形成する（ステップＳ１１０２）。
　次に、分離して形成した電極１２０ａと電極１２０ｂに、それぞれ異なる電流値で給電し、第２の金メッキ層１３２と第１の金メッキ層１３１を同時に形成する（ステップＳ１１０３）。第２の金メッキ層１３２は、第１の金メッキ層１３１よりも厚く形成するために、電極１２０ａに給電する電流値を電極１２０ｂよりも大きくする。なお、このとき、第１の金メッキ層１３１および第２の金メッキ層１３２は、厚さ方向だけでなく、横方向にもメッキが進展する。
　最後に、第１の金メッキ層１３１および第２の金メッキ層１３２が横方向にも進展することで、第１の金メッキ層１３１と第２の金メッキ層１３２が接続し、導通した後（ステップＳ１１０４）、それぞれ所定の厚さに到達する。
　以上のように、本実施の形態４に係る半導体レーザ素子の製造方法によれば、ｎ型ＧａＡｓ基板１０１の表面に形成されたｎ型クラッド層１０２、ｎ型クラッド層１０２の表面に形成された活性層１０３、活性層１０３の表面に形成されたリッジ部１０４ａ、１０５ａを有するｐ型クラッド層１０４およびｐ型クラッド層１０４の表面に形成されたｐ型コンタクト層１０５ａ、により構成された半導体層の表面を覆い、ｐ型コンタクト層１０５ａの表面に開口部を有する絶縁膜１５０（１５０ａ、１５０ｂ）を形成する工程と、絶縁膜１５０ｂ上、リッジ部１０４ａ、１０５ａの隣の前記半導体層に設けられた平坦部のリッジ部１０４ａ、１０５ａ寄りの位置に、例えばＣ字形状のバターンの第２の金メッキ層１３２が積層される電極１２０ａと、ｐ型コンタクト層１０５ａおよび絶縁膜１５０ｂ上に、前記開口部を介してｐ型コンタクト層１０５ａと接続し、電極１２０ａを囲い、リッジ部１０４ａ、１０５ａの隣の半導体層に設けられた平坦部を覆う絶縁膜１５０ｂの表面まで覆う電極１２０ｂとに、分離して下地電極１２０を形成する工程と、電極１２０ａに給電する電流値を、電極１２０ｂに給電する電流値よりも大きくして、メッキをする工程とを含むようにしたので、容易に第１の金メッキ層１３１と第２の金メッキ層を形成することができ、側壁としての凸部が半田の拡がりを非発光領域の近傍に留め、素子間の電気的短絡を防ぐことができるだけでなく、製造コストを抑制することができる。
　本願は、様々な例示的な実施の形態及び実施例が記載されているが、１つ、または複数の実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。従って、例示されていない無数の変形例が、本願明細書に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
　１０２　ｎ型クラッド層（第１クラッド層）、１０３　活性層、１０４　ｐ型クラッド層（第２クラッド層）、１０４ａ　ｐ型クラッド層（リッジ部）、１０５　ｐ型コンタクト層、１０５ａ　ｐ型コンタクト層（リッジ部）、１２０　電極、１２０ａ　電極、１３１　第１の金メッキ層、１３２　第２の金メッキ層、１５０、１５０ａ、１５０ｂ　絶縁膜、２０１、２０２、２０３　半導体レーザ素子、３０１　半導体レーザ装置。

Claims (9)

  1. 　半導体基板の表面に形成された第１クラッド層、前記第１クラッド層の表面に形成された活性層、前記活性層の表面に形成されたリッジ部を有する第２クラッド層および前記第２クラッド層の表面に形成されたコンタクト層により構成された半導体層と、
    　前記半導体層の表面を覆い、前記コンタクト層の表面に開口部を有する絶縁膜と、
    　前記開口部を介して前記コンタクト層に接続され、前記リッジ部に隣接する前記半導体層に設けられた平坦部まで前記絶縁膜の表面に形成された導電層とを備え、
    　前記導電層には、前記リッジ部寄りの前記平坦部に凸状の側壁が設けられていることを特徴とする半導体レーザ素子。
  2. 　前記側壁は、Ｃ字型に形成されたことを特徴とする請求項１に記載の半導体レーザ素子。
  3. 　前記側壁は、櫛型に形成されたことを特徴とする請求項１に記載の半導体レーザ素子。
  4. 　前記側壁は、壁厚を変化させたことを特徴とする請求項１に記載の半導体レーザ素子。
  5. 　前記側壁は、前記導電層により形成されたことを特徴とする請求項１から請求項４のいずれか１項に記載の半導体レーザ素子。
  6. 　前記側壁は、前記絶縁膜により形成され、前記導電層で覆われたことを特徴とする請求項１から請求項４のいずれか１項に記載の半導体レーザ素子。
  7. 　前記側壁は、前記半導体層により形成され、前記絶縁膜および前記導電層で覆われたことを特徴とする請求項１から請求項４のいずれか１項に記載の半導体レーザ素子。
  8. 　半導体基板の表面に形成された第１クラッド層、前記第１クラッド層の表面に形成された活性層、前記活性層の表面に形成されたリッジ部を有する第２クラッド層および前記第２クラッド層の表面に形成されたコンタクト層、により構成された半導体層の表面を覆い、前記コンタクト層の表面に開口部を有する絶縁膜を形成する工程と、
    　前記絶縁膜の表面に、前記リッジ部の隣の前記半導体層に設けられた平坦部の前記リッジ部寄りの位置に設けられる側壁となるパターン形状の第１下地電極と、前記コンタクト層および前記絶縁膜の表面に、前記開口部を介して前記コンタクト層と接続し、前記第１下地電極を囲い、前記平坦部を覆う前記絶縁膜の表面まで覆う第２下地電極とに、分離して下地電極を形成する工程と、
    　前記第１下地電極に給電する電流値を、前記第２下地電極に給電する電流値よりも大きくして、メッキをする工程と
    　を含むことを特徴とする半導体レーザ素子の製造方法。
  9. 　請求項１から請求項７のいずれか１項に記載の半導体レーザ素子が、半田を介して前記半導体レーザ素子の前記平坦部に対応する前記導電層と、前記リッジ部と反対側の前記側壁の壁面に対応する導電層とで、サブマウントの表面に設けられた電極に接合されたことを特徴とする半導体レーザ装置。
PCT/JP2019/047331 2019-12-04 2019-12-04 半導体レーザ素子およびその製造方法、半導体レーザ装置 WO2021111536A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
PCT/JP2019/047331 WO2021111536A1 (ja) 2019-12-04 2019-12-04 半導体レーザ素子およびその製造方法、半導体レーザ装置
CN201980102505.XA CN114762201A (zh) 2019-12-04 2019-12-04 半导体激光元件及其制造方法、半导体激光装置
US17/641,164 US20220344893A1 (en) 2019-12-04 2019-12-04 Semiconductor laser element, method for manufacturing same, and semiconductor laser device
JP2020531789A JP6818946B1 (ja) 2019-12-04 2019-12-04 半導体レーザ素子およびその製造方法、半導体レーザ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/047331 WO2021111536A1 (ja) 2019-12-04 2019-12-04 半導体レーザ素子およびその製造方法、半導体レーザ装置

Publications (1)

Publication Number Publication Date
WO2021111536A1 true WO2021111536A1 (ja) 2021-06-10

Family

ID=74200198

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/047331 WO2021111536A1 (ja) 2019-12-04 2019-12-04 半導体レーザ素子およびその製造方法、半導体レーザ装置

Country Status (4)

Country Link
US (1) US20220344893A1 (ja)
JP (1) JP6818946B1 (ja)
CN (1) CN114762201A (ja)
WO (1) WO2021111536A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023017632A1 (ja) * 2021-08-10 2023-02-16 ヌヴォトンテクノロジージャパン株式会社 半導体レーザ装置、はんだ付きサブマウント、はんだ付き集合サブマウント、及び、半導体レーザ装置の検査方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10294493A (ja) * 1997-02-21 1998-11-04 Toshiba Corp 半導体発光デバイス
JP2005191209A (ja) * 2003-12-25 2005-07-14 Matsushita Electric Ind Co Ltd 半導体レーザ装置およびその製造方法
JP2006313897A (ja) * 2005-05-07 2006-11-16 Samsung Electronics Co Ltd 発光素子パッケージ用サブマウント
JP2007103804A (ja) * 2005-10-06 2007-04-19 Matsushita Electric Ind Co Ltd 半導体レーザ装置
JP2009141094A (ja) * 2007-12-06 2009-06-25 Opnext Japan Inc 半導体レーザ装置
JP2010245207A (ja) * 2009-04-03 2010-10-28 Opnext Japan Inc マルチビーム半導体レーザ装置
JP2011192742A (ja) * 2010-03-12 2011-09-29 Tdk Corp 表面実装型電子部品
JP2016082050A (ja) * 2014-10-16 2016-05-16 ウシオオプトセミコンダクター株式会社 光半導体装置
US20170146754A1 (en) * 2015-11-20 2017-05-25 International Business Machines Corporation Optimized solder pads for solder induced alignment of opto-electronic chips
WO2018158934A1 (ja) * 2017-03-03 2018-09-07 三菱電機株式会社 半導体レーザ及びその製造方法
JP2019004064A (ja) * 2017-06-16 2019-01-10 ウシオオプトセミコンダクター株式会社 マルチビーム型半導体レーザ素子およびマルチビーム型半導体レーザ装置

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10294493A (ja) * 1997-02-21 1998-11-04 Toshiba Corp 半導体発光デバイス
JP2005191209A (ja) * 2003-12-25 2005-07-14 Matsushita Electric Ind Co Ltd 半導体レーザ装置およびその製造方法
JP2006313897A (ja) * 2005-05-07 2006-11-16 Samsung Electronics Co Ltd 発光素子パッケージ用サブマウント
JP2007103804A (ja) * 2005-10-06 2007-04-19 Matsushita Electric Ind Co Ltd 半導体レーザ装置
JP2009141094A (ja) * 2007-12-06 2009-06-25 Opnext Japan Inc 半導体レーザ装置
JP2010245207A (ja) * 2009-04-03 2010-10-28 Opnext Japan Inc マルチビーム半導体レーザ装置
JP2011192742A (ja) * 2010-03-12 2011-09-29 Tdk Corp 表面実装型電子部品
JP2016082050A (ja) * 2014-10-16 2016-05-16 ウシオオプトセミコンダクター株式会社 光半導体装置
US20170146754A1 (en) * 2015-11-20 2017-05-25 International Business Machines Corporation Optimized solder pads for solder induced alignment of opto-electronic chips
WO2018158934A1 (ja) * 2017-03-03 2018-09-07 三菱電機株式会社 半導体レーザ及びその製造方法
JP2019004064A (ja) * 2017-06-16 2019-01-10 ウシオオプトセミコンダクター株式会社 マルチビーム型半導体レーザ素子およびマルチビーム型半導体レーザ装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023017632A1 (ja) * 2021-08-10 2023-02-16 ヌヴォトンテクノロジージャパン株式会社 半導体レーザ装置、はんだ付きサブマウント、はんだ付き集合サブマウント、及び、半導体レーザ装置の検査方法

Also Published As

Publication number Publication date
US20220344893A1 (en) 2022-10-27
CN114762201A (zh) 2022-07-15
JPWO2021111536A1 (ja) 2021-06-10
JP6818946B1 (ja) 2021-01-27

Similar Documents

Publication Publication Date Title
US5047364A (en) Method for making a multi-point emission type semiconductor laser device
CN103250247B (zh) 用于光电子半导体芯片的载体和半导体芯片
CN101630715A (zh) 用于半导体发光器件的固体金属块安装衬底和用于制造它的氧化方法
US20200035588A1 (en) Semiconductor device
JP6318004B2 (ja) Ｌｅｄモジュール、ｌｅｄモジュールの実装構造
US11646251B2 (en) Semiconductor device
US10608404B2 (en) Bonded laser with solder-free laser active stripe in facing relationship with submount
JP5962522B2 (ja) 半導体レーザ装置
US6259156B1 (en) Semiconductor device and method for manufacturing same
JP6818946B1 (ja) 半導体レーザ素子およびその製造方法、半導体レーザ装置
JP5515685B2 (ja) 発光素子及びそれを用いた発光装置の製造方法
CN103545708A (zh) 多波束半导体激光装置
JP4201609B2 (ja) 半導体発光素子および半導体素子
JP6173994B2 (ja) 光半導体装置
US20150372450A1 (en) Flip chip type laser diode and flip chip type laser diode package strcture
JPS63132495A (ja) 光半導体素子用サブマウント
JP2021150326A (ja) 半導体装置
JP2005217255A (ja) 半導体レーザおよびその製造方法
JP2004343146A (ja) 熱電モジュール
CN112652943A (zh) 垂直共振腔面射型激光装置
CN112259573B (zh) 微型发光二极管显示器
JP6311849B1 (ja) 半導体部品および半導体部品の製造方法
JP4127823B2 (ja) 半導体装置及び半導体装置の製造方法
US20070201530A1 (en) Optical active device and optical module using the same
JP6732586B2 (ja) Ｌｅｄパッケージ

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2020531789

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19955175

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19955175

Country of ref document: EP

Kind code of ref document: A1