JP2005191209A - 半導体レーザ装置およびその製造方法 - Google Patents

Abstract

【課題】実装工程における半導体レーザ素子内部の歪みに起因する動作寿命の低下やレーザ特性の悪化を防止できる高性能かつ高信頼性を有する半導体レーザ装置を提供する。
【解決手段】本発明の半導体レーザ素子１は、ｎ型半導体基板１１、ｎ型クラッド層１２、活性層１３、ｐ型第１クラッド層１４、電流ブロック層１５、ｐ型第２クラッド層１６、及びｐ型コンタクト層１７が、この順に積層されてなる。ｐ型コンタクト層１７上にはｐ側オーミック電極１８、及びｎ型半導体基板側にはｎ側オーミック電極１９が形成されている。ｐ型コンタクト層１７には光共振器方向の中央部にストライプ２１に直交してスリット２０が形成されており、スリット２０を覆ってｐ側オーミック電極１８が形成されている。
【選択図】図１

Description

本発明は、半導体レーザ素子を搭載して用いる半導体レーザ装置に関するもので、特に、半田材を介して半導体レーザ素子をサブマウントに接着する際に、両者の接着の不均一性や熱膨張係数の差によって発生する半導体レーザ素子内部の歪みを低減することのできる半導体レーザ装置に関するものである。

近年、ＣＤ（Ｃｏｍｐａｃｔ Ｄｉｓｋ）やＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｋ）等の光ディスクがＡＶコンテンツ情報に代表される大容量のデジタル情報の記録に適した媒体として、民生利用に広く受け入れられたことにより、光ディスク装置の需要が急速に伸びている。

これらの光ピックアップに用いられている半導体レーザ装置は、基板上に積層された活性層を有する半導体積層層と、半導体積層層上に形成された電極を含む半導体レーザ素子を、サブマウント上に半田材を介して接着されたものである。

ここで、従来の半導体レーザ装置の実装方法の一例について図１２を参照して説明する（例えば特許文献１参照）。

まず、図１２（ａ）に示すように、加熱用のテーブル３８上にサブマウント３１を設置し、サブマウント３１上の半田材３２が溶融する温度以上になるまでサブマウント３１を加熱する。その間に、コレット３７は真空吸着等の方法にて半導体レーザ素子１を保持し、サブマウント３１の搭載位置上へ移動する。

次に同図（ｂ）に示すように、半田材３２が溶融した後に、半導体レーザ素子１を保持したコレット３７を降下させ、半導体レーザ素子１をサブマウント３１の半田材３２上に搭載した状態のまま冷却する。その際、半田材３２を介した半導体レーザ素子１とサブマウント３１との接着面積を十分に確保し、且つ半田材３２の厚さを極力薄くして放熱特性を良くするために、コレット３７にて圧接している。

次に同図（ｃ）に示すように、半田材３２が完全に凝固した後に、コレット３７は真空吸着等による半導体レーザ素子１の保持を開放してコレット３７を上昇させることにより実装が完了される。

上記の例に示す実装工程の過程において、半導体レーザ素子１とサブマウント３１は、半田材３２が凝固する温度で完全に接着し、その後、この凝固温度からさらに室温まで温度降下の際に、両者の熱膨張係数の差によって各部材の寸法変化が生じ、これが歪みとなって半導体レーザ素子１内部に蓄積される。

この歪みが半導体レーザ素子１の結晶内に存在すると、非発光再結合が発生する領域が形成され、いわゆるダークラインディフェクト（以下、ＤＬＤという。）が通電過程において発生するようになる。

ＤＬＤは、結晶欠陥等を核として成長する転位網であり、ＤＬＤが半導体レーザ素子１の活性層１３まで成長すると光吸収体となる。そして、活性層１３まで達したＤＬＤは、レーザ発振閾値に増加を招き、ついには発光停止に至る。つまり、ＤＬＤが存在すると、半導体レーザ素子１の信頼性の低下、レーザ特性の悪化を招く。

そのため従来は、サブマウント３１の材料として、熱膨張係数やヤング率等の物性値が半導体レーザ素子１を構成する材料の物性値に近いＦｅ、Ｍｏ、ＳｉＣ、ＡｌＮ等の材料を用いることによって、両者の熱膨張係数の差によって生じる半導体レーザ素子１内部の歪みの増加を極力防止する対策が採られてきた。

しかしながら近年では、半導体レーザ装置の高出力化に伴って、半導体レーザ素子の共振器長が長くなり、サブマウントの大型化と、半田材を介した半導体レーザ素子とサブマウントとの接合面積の大型化が進んでいる。これに伴い、半田材を介した半導体レーザ素子とサブマウントとの接着において、半田材の流動抵抗が大きくなるため、圧接に要する力も増大している。そのため、圧接により半導体レーザ素子およびサブマウントは歪みが発生した状態で接着されるため、コレットの圧接を開放した後にも半導体レーザ素子には圧接による歪みが残留しやすくなってきている。

また、半導体レーザ装置の小型化および集積化も進んできており、従来の半導体レーザ装置では半導体レーザ素子の緩衝材および放熱部材としてのみ用いられてきたサブマウントについて、受光部やＩＣ回路などそれ以外の機能を持たせる必要が出てきたため、サブマウントの材料として、熱膨張係数やヤング率等の物性値が、半導体レーザ素子を構成する材料の物性値から離れたＳｉ等が用いられるようになってきており、両者の熱膨張係数の差による歪みは増加する傾向となっている。

さらに、半導体レーザ素子の放熱性を向上させるため、半導体レーザ素子をサブマウントに接着するにあたり、半導体レーザ素子の表面（活性層１３に近い面）を下側（サブマウント側）に向けたジャンクションダウンボンディングが行われることが多い。

しかしながら、ジャンクションボンディングされた半導体レーザ装置では、発光領域と接着面が近づくことにより、発光領域が、半導体レーザ素子の中でも残留応力が高い領域に存在することになり、レーザ特性や信頼性の低下がより懸念される。

以上述べたような半導体レーザ素子の実装に関わる歪みの課題に対して、上記で紹介した特許文献１に開示されているように、実装後に再度加熱を行って半田材を再溶融し、実装時に発生した歪みを緩和する方法が提案されている。

また、半導体レーザ素子の構造変更による解決方法として、特許文献２に開示されているように、半導体レーザ素子の裏面（活性層に遠い面）に凹凸を形成して、半導体レーザ素子と実装基板との熱膨張係数の差により発生するクラックや歪みを緩和させる方法や、特許文献３に開示されているように、半導体レーザの表面（活性層に近い面）のストライプに沿った盛り上がり部を、凹部を設けてコンタクト層上面よりも低くすることにより、歪みの集中を避ける等の方法が提案されている。
特開２００２−２１７４８０号公報 特開平７−１９３３１５号公報 特開２０００−６８５９１号公報

しかしながら、半導体レーザ素子に発生する歪みは、半導体レーザ素子、サブマウント、コレットの寸法および形状および材質、コレットの圧接力等のみによって決定されるものではなく、複数の異なる要因の複合作用によって局所的に残留応力が発生するとともに、実装における半田材の接着状態が大きく影響される。

本発明者らの検証において、例えば、特許文献１のように実装後に再加熱を行うことにより、半導体レーザ装置の動作寿命の向上や偏光比特性等の向上がみられるが、再加熱後の半導体レーザ素子の変形量（反り量）と半導体レーザ装置の動作寿命やレーザ特性との間に明確な相関はみられなかった。そのため、実装後に再加熱を行う等の効果は、半田材を介した半導体レーザ素子とサブマウントとの間に局所的に不規則に発生する歪みを緩和するものが主であると考えられる。

また、半導体レーザ素子の共振器長が短い場合には、実装後の反りはほとんど発生しないが、このような半導体レーザ装置においても動作寿命の低下が発生することがある。また、半導体レーザ素子の表面（活性層に近い面）に盛り上がりを有するリッジ型の半導体レーザ素子だけでなく、前記盛り上がりを有さない溝型の半導体レーザ素子においても、半導体レーザ装置の動作寿命の低下が発生することがある。

これらの動作寿命の低下した半導体レーザ装置について解析を行った結果、半導体レーザ素子とサブマウントとの間の半田材が十分に拡がっておらず、そのため、半田の厚みが不均一であったり、偏った領域のみが局所的に接着されているものが多くみられた。

半田材が均等に拡がっていない場合は、半導体レーザ素子の同一面上で、強固に接着されている領域とまったく接着されていない領域とが混在するため、不規則な歪みが素子内部に残留することになる。

そのため、半導体レーザ素子の接着状態においては、半田材が薄く均一に拡がっていることが望ましい。しかしながら、高出力半導体レーザ素子では特に、半導体レーザ素子と半田材との接着面積の増加によって、半田材の流動抵抗の影響が出やすく半田材の流れが悪くなり、半田材が偏って拡がったり、接着面積の低下が発生しやすくなる。また、半田材を均等に拡げるために、コレットによる圧接を大きくすると、半導体レーザ素子の歪みが残留しやすくなる。また、半田材を均等に拡げるために、半田材の量を過剰にした場合も、圧接に要する力が増大するとともに、半田材の厚みに差が発生したり、接着強度にばらつきが発生して歪みが加わる要因となる。

これらは、半導体レーザ素子の形状や構造に関わらず、実装条件のばらつきや各部材間の傾き等によって同様のことが発生する。

そのため、生産性を確保しつつ、実装条件をさらに厳しく調整することによって、半導体レーザ素子とサブマウントとの接着面積を十分に確保し、且つ半田材の厚さを極力薄くして放熱特性を良くするために、半田材を多く、且つ、接着に不要な半田材を低い圧接力で半導体レーザ素子の外部に排出させて接着させることは困難である。

上記の課題については、背景技術に示したいずれの方法を用いても改善することはできない。すなわち、特許文献１の方法では、実装時に発生した歪みを軽減することは可能であるが、局所的に接着された半田材を均等に拡げて歪み発生要因を完全に排除するためには、高い温度で半田材を完全に再溶融させる必要があり、この場合は、半導体レーザ素子がコレット等で保持されていないために、半導体レーザ素子が動いてしまう懸念がある。さらに、実装を行った後に、再度加熱等を行う必要があるため、生産性が大幅に悪化する。

また、特許文献２の方法では、熱膨張係数の差によるチップクラックや歪みを緩和することはできるが、接着される面で発生する半田材の不均一な歪み等の発生については対策することができない。

また、特許文献３の方法では、半導体レーザ素子の接着面側の盛り上がりをエッチングすることにより、接着面をより平坦化して盛り上がり部分への歪みの集中を抑制することはできるが、接着される面で発生する半田材の不均一な歪み等の発生については対策することができない。

本発明は、上記のような課題に鑑みてなされたものであり、半導体レーザ素子の大きさやサブマウントの大きさや半田材質や量、コレットによる圧接量にかかわらず、生産性を低下させることなく、半導体レーザ素子内部の歪みに起因する動作寿命の低下やレーザ特性の悪化、あるいは半導体レーザ素子の破損等を抑制することのできる高信頼度と高性能を両立させた半導体レーザ装置を提供することを目的とする。

上記課題を解決するために、本発明の第１の半導体レーザ装置は、基板上に第１導電型のクラッド層と、活性層と、第２導電型のクラッド層と、第２導電型の第２導電型の半導体層をこの順に積層して形成された半導体積層体と、前記半導体積層体側に設けられた電極を少なくとも有する半導体レーザ素子がサブマウントに搭載された半導体レーザ装置であって、前記第２導電型のクラッド層はストライプ部を有しており、前記第２導電型の半導体層の上面で前記電極と接触する部分において、少なくとも１つ以上の凹部を有し、前記凹部は、前記半導体レーザ素子の一端から他端まで延びるように設けられていることを特徴とする。

前記第２導電型の半導体層の上面に形成される前記凹部の深さが前記第２導電型の半導体層の厚みよりも小さいことが望ましい。

前記第２導電型の半導体層の厚みが５μｍ以下であることが望ましい。

前記第２導電型の半導体層はコンタクト層であることが望ましい。

前記第２導電型の半導体層は、コンタクト層の上に選択的に形成されており、前記凹部は前記２導電型の半導体層の側面の一部と該コンタクト層の一部とで構成され、該コンタクト層は前記第２導電型のクラッド層の上に形成されており、その表面がほぼ平坦であることが望ましく、その場合、前記第２導電型の半導体層は、前記コンタクト層と同一材料であることがさらに望ましい。

前記凹部の上面に形成された前記電極の最表面は、前記半導体レーザ素子と前記サブマウントとを接着するための半田材と合金反応を起こさない材料からなることが望ましい。

本発明の第２の半導体レーザ装置は、基板上に第１導電型のクラッド層と、活性層と、第２導電型のクラッド層と、第２導電型のコンタクト層をこの順に積層して形成された半導体積層体と、前記半導体積層体側に設けられた電極を少なくとも有する半導体レーザ素子がサブマウントに搭載された半導体レーザ装置であって、前記第２導電型のクラッド層はストライプ部を有しており、前記電極は、前記電極における上層部が凹部によって少なくとも２つ以上の領域に分割されており、前記凹部は前記半導体レーザ素子の一端から他端まで延びるように設けられていることを特徴とする。

また、前記電極における上層部は、前記半導体レーザ素子の上面の外周部で除去されていることが望ましい。

また、前記電極における上層部の少なくとも上面には、さらに金属層が選択的に形成されていることが望ましい。

また、前記凹部の深さは、０．５μｍ以上であることが望ましい。

前記金属層がＡｕめっき層かＡｇめっき層あるいはＮｉめっき層であることが望ましい。

本発明の第１および第２の半導体レーザにおいて、前記凹部は、前記ストライプ部を横切る方向に延びるように設けられていることが望ましく、その場合、前記凹部は前記ストライプ部のほぼ中央を横切って設けられていることがより望ましい。

また、本発明の第１および第２の半導体レーザにおいて、前記凹部は前記ストライプ部の延びる方向に沿って設けられ、かつ前記ストライプ部の直上以外の領域に設けられていてもよく、その場合、前記ストライプ部を挟んで前記凹部が少なくとも一対設けられていることがより望ましい。

前記電極の上面の少なくとも一部に半田材が形成されていることが望ましい。

前記半導体レーザ素子における前記凹部が形成された表面と前記サブマウント表面とが半田を介して接着されていることが望ましい。

また、本発明の半導体レーザ装置の製造方法は、基板上に第１導電型のクラッド層と、活性層と、ストライプ部を含む第２導電型のクラッド層と、第２導電型の半導体層をこの順に形成する工程と、前記第２導電型の半導体層の上面に、少なくとも１つ以上で、かつ前記半導体レーザ素子の一端から他端まで延びるように凹部を形成する工程と、前記凹部の形成された前記半導体積層体表面の少なくとも一部に電極を形成する工程と、前記サブマウント表面の所定の位置に、前記半導体レーザ素子の前記凹部の形成された表面が接するように載置して、半田材を介して、前記サブマウントと前記半導体レーザ素子とを接着する工程とを備えている。

前記凹部を形成する工程においては、前記第２導電型の半導体層の表面を保護膜で覆った後、前記凹部となる領域の上部にある前記保護膜を除去する工程と、ウェットエッチングまたはドライエッチングによって、前記第２導電型の半導体層を所定の深さにエッチングする工程と、前記保護膜を除去する工程とを含むことが望ましい。

また、前記凹部を形成する工程においては、前記第２導電型の半導体層の表面を保護膜で覆った後、前記凹部となる領域の上部では前記保護膜を残すように前記保護膜を除去する工程と、前記２導電型の半導体層の上面に、さらに半導体層を堆積する工程と、前記保護膜を除去する工程とを含んでいてもよい。

本発明の別の半導体レーザ装置の製造方法は、基板上に第１導電型のクラッド層と、活性層と、ストライプ部を含む第２導電型のクラッド層と、第２導電型の半導体層をこの順に形成する工程と、前記第２導電型の半導体層の上面の少なくとも一部に、凹部によって少なくとも２つ以上の領域に分割されて、かつ、前記凹部が前記半導体レーザ素子の一端から他端まで延びるように設けられた電極を形成する工程と、前記サブマウント表面の所定の位置に、前記半導体レーザ素子の前記凹部の形成された表面が接するように載置して、半田材を介して、前記サブマウントと前記半導体レーザ素子とを接着する工程とを備えている。

前記電極の上面に、めっき法を用いてさらに金属を形成する工程を備えているのが望ましい。

本発明の半導体レーザ装置によれば、半導体レーザ素子をサブマウントにジャンクションダウンで実装する時に、ストライプ部を横切って半導体レーザ素子の端から端まで達する凹部を設けたことにより、コレットによって低圧力で圧接を行うによって半導体レーザ素子外部に、過剰な半田材を容易に排出することができるため、半田材が均一に、且つ薄く広がり、半導体レーザ素子に不均一な歪が加わることを防ぐことが出来る。そのため、半導体レーザ装置の動作寿命の低下や偏光比等のレーザ特性の悪化を防止することができる。

また、凹部を通じて、ストライプ部を横切る方向に半田材の流れを制御することにより、排出される半田材が多くても、半導体レーザ装置の発光点の半田材による遮蔽を防止することが出来るため、半田材をより多くして、接着の安定化を図ることができる。

さらに、ストライプ部の中央を直交する方向に凹部を形成することで、実装時にサブマウント上に２点で支持されて接着されるため、半導体レーザ素子の傾きを防止することができ、より安定化する。

また、本発明の半導体レーザ装置によれば、ストライプに平行な方向に、且つ、ストライプ部から離れた位置にスリットを形成している構成とすることにより、上部電極が形成された直下の半導体層の厚みが薄いか、あるいはストライプ部の凹凸が大きい半導体レーザ素子について、特に顕著な効果を有する。すなわち、これらの構造を有する半導体レーザ素子では、ストライプを横切ってスリットを形成すると、スリットの加工工程で、ストライプ部へダメージを与える懸念があるからである。

上記の構成によれば、ストライプ部へダメージを与えることなく、また、ストライプから離れた位置に過剰な半田材を、発光点を遮蔽しない領域に効率よく排出して、均一な接着を行うことが可能となる。

また、本発明の半導体レーザ装置の構成によれば、ほぼ平坦なコンタクト層上へ選択的に、ストライプ部を横切って半導体レーザ素子の端から端まで達する領域または、ストライプと平行な方向に、且つ、ストライプ部から離れた領域を除く領域に、選択的に別の半導体層を形成するため、前記コンタクト層に対してエッチング等を行わなくても、低いコレットの圧接によって半導体レーザ素子外部に、過剰な半田材を容易に排出することができるため、半田材が均一に、且つ薄く広がり、半導体レーザ素子に不均一な歪が加わることを防止することが出来る。

また、本発明の別の半導体レーザ装置の構成によれば、ほぼ平坦なコンタクト層上へ選択的に、２つ以上の領域に分割されたＡｕめっき層を形成するため、前記コンタクト層に対してエッチング等を行わなくても、低いコレットの圧接によって半導体レーザ素子外部に、過剰な半田材を容易に排出することができるため、半田材が均一に、且つ薄く広がり、半導体レーザ素子に不均一な歪が加わることを防止することが出来、また、コンタクト層上に、ストライプ直上の盛り上がりや陥没等の凹凸があっても、Ａｕめっき層に埋め込まれ、凹凸部に歪みが集中することを緩和することも可能である。

また、電極全面に渡って半田の濡れが均一化し、半導体レーザ素子に不均一な歪が加わることを防ぐことが出来る効果については、上記した場合と同様である。

また、ストライプ部に対して平行な方向に対称に２本の凹部を設ける構造にすることにより、実装時にサブマウントに対して半導体レーザ素子が安定に接着され、歪の均一化に効果がある。

上記の構成により、半導体レーザ装置の品質のばらつきを最小限に出来るだけでなく、使用される環境温度に対しても安定した品質を保つことができる。また、組立条件を厳格に管理する必要がなくなるため、管理工数低減、工程削減が図れるようになる。そして、組立条件を厳格に管理する必要がなくなるため、組立装置のスペックダウンが可能となり、装置費用削減が図れるようになるといった効果を奏する。

以下に、本発明による半導体レーザ装置の一実施形態を、図面を参照しながら説明する。

（第１の実施形態）
（構造）
図１は、本発明の第１の実施形態における半導体レーザ素子の実装面を示す斜視図である。

半導体レーザ素子１は、ｎ型半導体基板１１、ｎ型クラッド層１２、活性層１３、ｐ型第１クラッド層１４、電流ブロック層１５、ｐ型第２クラッド層１６、及びｐ型コンタクト層１７が、この順に積層されてなる。ｐ型コンタクト層上にはｐ側オーミック電極１８、及びｎ型半導体基板側にはｎ側オーミック電極１９が形成されている。

光出射端面（紙面手前）と反対側端面とで光共振器を構成し、電流ブロック層１５は光共振器方向に延設された開口部２１を有している。電極１８と１９を通して注入された電流は開口部２１を通して活性層１３に流れこみ、レーザ発振が起こる。光共振器方向に延設された開口部２１は一般にストライプと呼ばれる。

本実施の形態において、各半導体層の材料、及び膜厚は以下のように設定される。
（１）ｎ型半導体基板１１；ＧａＡｓ等からなり、例えば９０〜１１０μｍの厚さに形成 される。
（２）ｎ型クラッド層１２；ＡｌＧａＡｓやＡｌＧａＩｎＰ等からなり、例えば１〜２μ ｍの厚さに形成される。
（３）活性層１３；ＧａＡｓ、ＡｌＧａＡｓやＩｎＧａＰ等からなり、例えば０．０１μ ｍの厚さに形成される。組成の異なった複数の積層体（以下、量子井戸という。）か らなる場合もある。発振波長は主に活性層を構成する半導体のエネルギーギャップで 決まり、ＣＤ用光ピックアップに用いられる波長７８０ｎｍ帯の半導体レーザにはＧ ａＡｓやＡｌＧａＡｓが、ＤＶＤ用光ピックアップに用いられる波長６５０ｎｍ帯の 半導体レーザにはＩｎＧａＰが主に用いられる。
（４）ｐ型第１クラッド層１４；ＡｌＧａＡｓやＡｌＧａＩｎＰ等からなり、例えば０． １〜０．２μｍの厚さに形成される。
（５）電流ブロック層１５；ｎ型ＧａＡｓやｎ型ＡｌＧａＡｓ、及びｎ型ＡｌＩｎＰ等か らなり、例えば０．５〜１μｍの厚さに形成される。
（６）ｐ型第２クラッド層１６；ＡｌＧａＡｓやＡｌＧａＩｎＰ等からなり、例えばスト ライプのない部分で２〜３μｍの厚さに形成される。
（７）ｐ型コンタクト層１７；ＧａＡｓ等からなり、例えばストライプのない部分で２〜 ３μｍの厚さに形成される。

（ｐ型コンタクト層１７、及びｐ側オーミック電極１８の形状の特徴）
ｐ型コンタクト層１７には光共振器方向の中央部にストライプ２１に直交して凹部２０（以降、凹部については「スリット」と呼ぶ。）が形成されており、スリット２０を覆ってｐ側オーミック電極１８が形成されている。ｐ型コンタクト層１７の膜厚はスリット２０のない部分で３μｍであり、スリット２０の深さは１．５μｍである。スリットの深さはコンタクト層を突き破らない深さにすることが望ましく、ストライプに直交しているために突き破るとレーザ特性に影響を与えることになる。

また、ｐ型コンタクト層が厚すぎた場合は、半導体レーザ装置の温度特性を悪化させる懸念があるため、その厚みは、５μｍ以内であることが望ましい。

図２は、本発明の第１の実施形態における半導体レーザ装置の概観を示す斜視図であり、半導体レーザ素子１をｐ側オーミック電極１８とサブマウント３１とを対向させて半田材３２を用いて接着した状態を示している。

本発明者らは、半導体レーザ素子１のｐ側オーミック電極１８側をＳｉ製サブマウント３１上に半田で接着した時に、動作寿命や偏光比特性が、凹部を有さない従来の構造より優れることを確認した。その作用と特性については、後に詳述する。

（半導体レーザ素子の製造方法）
半導体レーザ素子１の製造方法について以下に説明する。

ｎ型半導体基板１１上に、ｎ型クラッド層１２から電流ブロック層１５までを成長させる。次に、ホトリソグラフィーによりストライプ状の開口部を持つレジストパターン（図示せず）を形成し、電流ブロック層をエッチングしてストライプ２１を形成する。レジストを除去後、ｐ型第２クラッド層１６とｐ型コンタクト層１７を成長させる。これらの層の成長は、例えば、有機金属気相成長法等を用いて行う。

その後、コンタクト層１７の所定の位置にスリット２０を形成する。その形成方法はたとえば下記のように実施される。

まず、はじめにコンタクト層１７を最表面とする半導体積層体表面全面にポジ型レジストを塗布し、硬化させる。そしてストライプ２１のほぼ中央を横切るスリット２０の形状を開口とするマスクを用いて、ホトリソグラフィーによって、スリット２０となる領域のみ選択的にレジストを除去する。その後、ウェットエッチングによって、レジストで被覆されていない領域のみコンタクト層を除去する。コンタクト層は３μｍの厚みのＧａＡｓからなり、エッチング液としては、酒石酸と過酸化水素水の混合液を使用した。また、スリット２０がコンタクト層を突き破らないように、エッチング時間を調整し、１．５μｍ程度の深さとした。その後、レジスト膜の除去を行う。

ここで、本実施形態では、ウェットエッチングを使用したが、ドライエッチング等のその他の公知の方法によって、スリット２０を形成してもよい。

これについては、ストライプ２１を横切る方向にストライプ状の開口部７１を持つ別のレジストパターンを形成した後、ウェットエッチングやドライエッチング等の公知の方法によりコンタクト層１７をｐ型第２クラッド層まで到達しないようにエッチングしてスリット２０を形成する。

また、これらのスリット２０を形成するときに、同時に、後の工程にて半導体レーザ素子を個々の素子に分割するための素子分離用溝７３を形成してもかまわない。

すなわち、図１１に示すように、スリット２０を形成するための開口部７１と、スリット２０と直交する方向で且つ半導体レーザ素子間隔ごとに１μｍ幅程度の開口部７２を有するマスク７０を準備し、ホトリソグラフィーにより、前記開口部７１、７２を有するレジストパターンを同時に形成した後、ウェットエッチングやドライエッチング等の公知の方法を用いることにより、スリット２０と、スリット２０と同一深さで直交する素子分離用溝７３を形成することが出来る。これにより、ホトリソグラフィー工程を増やすことなく、スリット２０と素子分離用溝７３を同時に形成することが可能となる。

その後、コンタクト層上の所定の位置に、スパッタ法等により導電膜を形成し、公知のリソグラフィーとエッチングによってｐ側オーミック電極１８を形成する。ｐ側オーミック電極１８は、たとえば、コンタクト層表面側から、５００オングストロームの膜厚のＣｒ、１０００オングストロームの膜厚のＰｔ、８０００オングストロームの膜厚のＡｕを積層した構造であり、最表面のＡｕはパターン状に形成してもよい。また、前記Ａｕの上に、さらに、１〜３μｍ程度の厚みのＡｕめっき層を形成してもよい。

その後、半導体積層体を、半導体レーザの共振器長間隔ごとにバー状に劈開し、共振器ミラー面となる端面を形成する。そして、さらに、端面の酸化防止と反射率制御を目的とした所望の端面コーティング膜形成を実施する。

その後、バー状の半導体積層体を個々の素子に分割することにより、半導体レーザ素子１が得られる。

このように作製された半導体レーザ素子１は、コレットによりｐ側オーミック電極１８が形成された面を下にして保持され、ＡｕＳｎ等からなる半田材３２を介して、サブマウント３１の所定の位置に載置される。

その後、半導体レーザ素子１とサブマウント３１の両方あるいはサブマウント３１のみが加熱されて半田材３２が軟化した後、自然冷却あるいは強制冷却等により冷却されて半田材が硬化し接着工程が完了する。この際、半導体レーザ素子１は半田材３２が硬化し、素子の位置が固定されるまでコレットによりサブマウントに押し付けられた状態を保持している。

上記のサブマウント３１との接着工程において、電極１８の上面に、予めサブマウント３１との接着のための半田層が形成されていてもよい。

この場合は、半導体レーザ素子面積よりも半田層の面積を小さくすることができ、且つ、両者の位置関係が一定であるため、実装時の位置精度のばらつきにかかわらず、より均一な接着を行うことができる。

また、サブマウント３１上に予め半田層が形成されていてもよいが、半導体レーザ素子とサブマウントとの実装位置精度のばらつきによっては、両者に位置ずれが発生して、不均一な歪みを発生させる場合があるので注意が必要である。

また、半田材料としては、ＡｕＳｎのほかに、ＰｂＳｎ、ＡｕＳｉ、ＡｕＧｅ、ＡｕＺｅ、ＩｎＳｂ等を用いることができる。

（スリットとその作用）
前述した形状を持つ半導体レーザ素子１を、ジャンクションダウンでサブマウントに実装した時のスリットの作用について説明する。

図２に示すように、半導体レーザ素子１をｐ側オーミック電極１８とサブマウント３１とを対向させて半田材３２を用いて接着する時に、サブマウント３１の上面にあらかじめ半田層をメッキ等の方法により形成しておくことが一般に行なわれる。

半田層の大きさはレーザチップの大きさとほぼ同じにする場合が多いが、半導体レーザ素子サイズよりも大きくする場合やサブマウント３１の上面全面に形成する場合もある。半田層の厚さは２〜３μｍにすることが一般に行なわれる。

半田層の厚さが薄いと半導体レーザ素子１のｐ側オーミック電極１８の全面に渡って半田が均一に広がらず、接着強度不足、放熱性の悪化や不均一な歪を引き起こし、偏光比特性の低下や動作寿命の低下の原因となる。

したがって、半田と電極の十分な濡れを実現するためには半田層の厚さは厚い方がよいが、過剰な半田が半導体レーザ素子外部に不規則に流れ出して半田ボールとなり、発光点を遮蔽したりショート不良を引き起こす恐れがある。また、半導体レーザ素子外部に流れ出ない半田がレーザチップとサブマウント間で不均一な厚さとなり、不均一な歪が半導体レーザ素子に加わって偏光比の低下や信頼性の悪化の原因となる。

図３に、本発明の第１の実施形態における半田材を介してサブマウントに接着した半導体レーザ素子を剥がした後のサブマウントの様子を示す模式図である。

図３（ａ）がスリットのある本発明の場合で、図３（ｂ）がスリットの無い従来の場合である。図３で、破線で囲まれた矩形領域３３が半導体レーザ素子の外形形状を示す。

３４が接着面の半田材を示し、３５は、半導体レーザ素子外部に排出された過剰な半田材を示す。

スリットがある場合、半田材３４は接着面上に均等に広がり、また、スリット部には半田材３４が充填されている。また、過剰な半田材３５はスリット部を通じて、半導体レーザ素子外部の両側にほぼ均等に排出されている。

ところが、スリットのない場合は、接着面上に半田材３４が不均一に広がり、半田材３４の厚みの偏差や強固に接着されている領域とまったく接着されていない領域が混在している。また、このような不均一な半田材３４の広がりに伴って、過剰な半田材３５は、不規則に半導体レーザ素子外部に排出されている。また、排出されている量は、スリットのある場合に比べて少なく、接着面の半田材の厚みが厚くなっている。

図４は、図２に示す半導体レーザ装置をサブマウントに接着した時のＸ−Ｘ′断面を示す断面図であり、スリット２０のある本発明の半導体レーザ装置の場合（図４（ａ））と、スリットのない場合（図４（ｂ））を示している。

一般にレーザチップとサブマウントや半田の熱膨張係数が異なるため、レーザチップ接着時の半田を溶かす温度（２５０〜３５０℃程度）と室温との温度差でレーザチップに歪が発生する。

サブマウントにＳｉを用いた場合、ＧａＡｓの熱膨張係数（６．９×１０^-6／Ｋ）よりもＳｉの熱膨張係数（２．６×１０^-6／Ｋ）が小さいために、図４（ｂ）に示したように、レーザチップの接着面に引っ張り歪が発生する。

一般に引っ張り歪による応力が１０⁸Ｐａ／ｃｍ²（＝１０⁹ｄｙｎ／ｃｍ²）を越えると、ＧａＡｓ結晶に転位が発生し、半導体レーザの劣化を引き起こす要因となる。

レーザチップの中央にスリット２０を設けた本発明の構造によれば、スリットの作用で引っ張り歪が緩和される効果を奏するものである。

すなわち、実装工程においては、スリット２０の中は半田が充填され、半田の主成分であるＳｎはＳｉの約１０倍の熱膨張係数を持つため、接着時の温度から冷却する時にスリットの部分がより収縮し、レーザチップにかかる引っ張り歪が緩和されると考えられるからである。

なお、スリットの深さは前述したように、コンタクト層を突き破らないことが望ましく、スリットの幅は光共振器全長の３〜２０％程度とするのが望ましい。

本実施形態のように、半導体レーザにスリット構造を設けることにより、半田がスリットを通じて半導体レーザ素子の外部に均等に逃げやすくなるため、半田材が過剰であっても、コレットの圧接力を増加させることなく、半田部材の厚みを十分薄く、均等に接着することが可能となる。そのため、従来に比べ、コレットの圧接による反りの低減が可能となる。また、スリットをストライプのほぼ中央を横切るように設ければ、歪みを均一化させるのに効果がある。

特に、接着面積の大きい高出力半導体レーザのような場合では、上記の効果を顕著に得ることができる。また、半田材料を共振器の左右方向に逃がすようにしたので、半田材が過剰であっても、排出された半田が共振器端面の発光点を遮蔽する恐れも回避できる。また、半田の排出される位置が一定となるため、ショート不良等の歩留改善を行うことができる。

（本発明の半導体レーザ装置の特性）
本発明者らは、図１に示した構造を有し、光共振器長８００μｍ、レーザチップ幅３００μｍ、スリット幅４０μｍの半導体レーザ装置を作製し、スリットを持たない構造との比較実験を行なった。

上記の比較実験によって得られた偏光比と信頼性のデータを以下に示す。

図５は本発明の第１の実施形態における半導体レーザ装置と従来の半導体レーザ装置の偏光比特性を比較した図である。

半導体レーザは一般に活性層に平行な方向に電界が直線偏光しているが、レーザチップ内に歪があると、歪による複屈折が現れ、偏光特性が悪化する。

偏光比とは、活性層に平行な方向の偏光成分（ＴＥ）と活性層に垂直な方向の偏光成分（ＴＭ）の比（ＴＥ／ＴＭ）で表わされ、偏光比が大きいほど、半導体レーザとして優れていることになる。

図５に示したように、スリットのある本発明の構造の偏光比は、半導体素子の状態での測定結果とサブマウント上に接着された後の測定値がほぼ同一であったのに対し、スリットのない従来構造では、実装前後にて偏光比の測定値が低下していた。

これらの結果により、スリットのある構造によって、接着による歪みが低減されていることが確認された。

図６は本発明の第１の実施形態における半導体レーザ装置と従来の半導体レーザ装置の信頼性試験結果を比較した図であり、（ａ）がスリットを設けた本発明の半導体レーザ装置の特性で、（ｂ）がスリットを設けていない従来の半導体レーザ装置の特性である。この試験では、半導体レーザ装置の光出力が一定になるように通電させる電流を制御して、連続動作させた時の電流値の時間的変化を調べた。なお、試験時間は１０００時間を上限として、それ以上の時間での通電は打ち切った。

一定の光出力を得る電流値が増加するということは、半導体レーザ装置の劣化を示しており、電流値が増加して一定の光出力を維持することが不可能になるまでの通電時間から半導体レーザ装置の寿命を推定する。

一般に温度が上昇するほど寿命は短くなり、１０℃上昇すると寿命が約半分になる。今回の比較実験では温度を高くして劣化を加速し、短時間で寿命が見極められるようにしている。

図６から分かるように、スリットのない従来の構造では数十時間経過すると、電流値の増加するレーザ素子が現われはじめているが、スリットを設けた本発明の構造では１０００時間まで電流の増加したレーザ素子はなかった。

また、これらの特性の改善効果は、共振器長の長い高出力半導体レーザだけでなく、共振器長の短い低出力半導体レーザにおいても得ることができる。

たとえば、共振器長２００μｍ、幅１６０μｍの赤外低出力半導体レーザ素子では、コスト削減のために、ダイボンディングの高速化が行われている。この時、実装にかかる時間を短縮するために、加熱時間およびコレットの圧接時間が短いために、実装のばらつきが大きい。

このような場合においても、スリット構造を設けることにより、半田材の広がりを安定化し、歪みを低減することができ、実装前後の偏光比特性の向上および、動作寿命検査における初期不良の大幅な低減を確認できた。

このように、ストライプと直交するスリットをコンタクト層に設けることにより、ジャンクションダウン実装時の半田の流れを制御して過剰な半田によるレーザチップに加わる不均一な歪を抑制することができ、偏光比特性と信頼性を向上することが可能となる。

なお、図１に示す半導体レーザ装置ではスリット２０の内部にもｐ側オーミック電極１８があるが、スリット内部に全く電極のない構造やオーミック電極のうちＡｕ層が無いＣｒ／Ｐｔのみの構造でも同様の効果があることを確認している。

特に、スリット内部には、素子内部への半田材の拡散を防止するために、ＰｔやＴｉ，Ｎｉ等から成るバリア層が形成されていることが望ましい。これは、半田材として通常よく用いられるＳｎが半導体レーザ素子内部に熱拡散して、不純物準位を形成して、レーザ出力の劣化を招くことを防止するためである。

また、スリット内部のｐ側オーミック電極の最表面がＡｕの場合は、適用される半導体レーザ素子サイズが小さくても、接着強度や放熱面積の確保が可能となる。一方、適用される半導体レーザ素子サイズが大きくて、接着強度や放熱面積に余裕がある場合は、スリット内部のｐ側オーミック電極の最表面はＡｕでなくともかまわない。この場合は、スリット内部のｐ側オーミック電極の最表面と半田材との合金化は起こらないため、さらに容易に、半導体レーザ素子外部に過剰な半田材を排出することも可能となる。

（第２の実施形態）
図７は、本発明の第２の実施形態における半導体レーザ素子２を示す模式図であり、図７（ａ）は上面図、図７（ｂ）は断面図である。

第１の実施形態との違いは、ｐ型コンタクト層４１に設けたスリット４２がストライプと平行方向になっているのと、ストライプの直上を避けて形成されている点である。

本実施形態によれば、第１の実施形態と同様に、半田がスリットを通じて半導体レーザ素子の外部に均等に逃げやすくなるため、半田材が過剰であっても、コレットの圧接力を増加させることなく、半田部材の厚みを十分薄く、均等に接着することが可能となる。そのため、従来に比べ、コレットの圧接による反りの低減が可能となる。

また、接着面積の大きい高出力半導体レーザのような場合では特に上記の効果を顕著に得ることができる。

また、図７（ａ）に示すように、本実施形態では、ストライプに対して対称に２本のスリットを形成した例を示している。スリットを片側のみに設けた場合でも上記の効果を奏することはできるが、ストライプの両側にスリット４２を設けることで、より安定にレーザチップを接着することができ、歪を均一化させるのに有効である。

また、ストライプの直上を避けてスリットを設けているのは、流れ出た半田が共振器端面の発光点を遮ることを防ぐためである。

また、本実施形態の半導体レーザの構造は、コンタクト層の厚みが薄いか、あるいはストライプ部の凹凸が大きい場合に適用されることが望ましい。これらの構造では、ストライプを横切ってスリットを形成すると、その加工によってストライプ部へダメージを与える懸念があるからである。

これらの半導体レーザ素子に、本実施形態の構造を適用することにより、ストライプ部へダメージを与えることなく、且つ、ストライプから離れた位置に過剰な半田材を効率よく排出して、均一な接着を行うことが可能となる。

なお、スリットの深さはコンタクト層を突き破らないことが望ましく、スリットの幅は半導体レーザ素子の幅の３〜５０％程度とするのが望ましい。

（第３の実施形態）
図８に、本発明の第３の実施形態における半導体レーザ素子のスリット構造を上から見た図を示す。

第１の実施形態では、ストライプに直交する１本のスリットを有する構造を示し、また第２の実施形態では、ストライプに平行な２本のスリットを有する構造を示した。

本実施形態では、ストライプに直交する方向又は平行方向に複数本のスリットを有する構造、更にストライプに直交方向と平行方向の両方向にスリットを有する構造について示している。

図８において、破線で示した位置がストライプを表している。

本実施形態のようにスリットの本数を増やすことにより、歪の均一化と過剰な半田材の半導体レーザ素子外部への排出という点で前記した実施形態と比べてさらに有効である。

しかしながら、コンタクト層の上部面積がその分減少するので、接着面積減少による半導体レーザ素子の接着強度の低下と放熱性の悪化が懸念されるため、特性と信頼性の観点から最適構造を慎重に選ぶ必要がある。

（第４の実施形態）
図９は、本発明の第４の実施形態における半導体レーザ素子の実装面を示す斜視図である。

半導体レーザ素子３は、ｎ型半導体基板５１、ｎ型クラッド層５２、活性層５３、ｐ型第１クラッド層５４、電流ブロック層５５、ｐ型第２クラッド層５９、及びｐ型コンタクト層５６が、この順に積層されてなる。ｐ型コンタクト層５６上にはｐ側オーミック電極５７、及びｎ型半導体基板側にはｎ側オーミック電極５８が形成されている。

また、ｐ型第２クラッド層は凸型のリッジ形状に加工されている。

ｐ型コンタクト層５６には光共振器方向の中央部にリッジ５９に直交してスリット６０が形成されており、スリット６０を覆ってｐ側オーミック電極５７が形成されている。ｐ型コンタクト層５６の膜厚はスリット６０のない部分で４μｍであり、スリット６０の深さは１．５μｍである。スリットの深さはコンタクト層を突き破らない深さにすることが望ましく、ストライプに直交しているために突き破るとレーザ特性に影響を与えることになる。

本実施形態によれば、第１の実施形態に示したのと同様の効果を得ることが可能である。

また、本実施形態のようなリッジ型半導体レーザに対しても、スリット内部に電極のない構造であってもよいし、その場合の効果は第１の実施形態と同様である。

また、第２の実施形態のようなリッジに平行な方向のスリット、及び第３の実施形態のような複数本のスリットや十字型スリットを本実施形態の半導体レーザ素子に適用しても同様の効果が得られる。

また、リッジ型半導体レーザ素子では、特許文献３のように、リッジ部側面の盛り上がりが発生しても、リッジ部の盛り上がり量は、０．２μｍ程度であるため、金電極の厚みをたとえば１μｍ以上にすることにより、半田と接着したときの０．２μｍ程度の盛り上がりは、半田と金の合金層に埋め込まれ、盛り上がり部に歪みが集中することを緩和することが可能である。

（第５の実施形態）
図１０は、本発明の第５の実施形態における半導体レーザ素子の実装面を示す斜視図である。

本実施形態は、半導体レーザ素子１のコンタクト層１７厚が非常に薄くてストライプ２１を横断する方向や、ストライプ２１に平行な方向にスリット２０を形成するとコンタクト層１７を突き破ることが懸念される場合や、スリット２０形成のためのエッチングが困難な半導体積層体が使用されている場合等に適用されることが望ましい。

本実施形態は、通常に形成された、表面がほぼ平坦なコンタクト層１７の上へ、選択的に膜を形成することにより、スリット２０と同様の構造を得るものである。

その第１の製造方法は、同図（ａ）に示すように、通常に形成されたほぼ平坦なコンタクト層１７上面に、例えばストライプ２１を横切る方向に、スリット２０を形成したい領域のみ選択的にシリコン窒化膜やシリコン酸化膜等をストライプ状に形成して、この面を含むコンタクト層１７上面に、さらにコンタクト層１７と同一材料やその他の材料からなる半導体層８０を１μｍ程度の厚みで形成した後、フッ酸等を用いて、先に形成されたシリコン窒化膜やシリコン膜を除去することにより、最終的に、スリット２０と同様の構造を形成するものである。次に、この上面にｐ側オーミック電極１８を形成するが、ｐ側オーミック電極１８の形成以降の工程については、第１の実施形態に示すのと同様に方法にて製造される。

また、第２の製造方法は、同図（ｂ）に示すように、通常に形成されたほぼ平坦な１μｍ程度の厚みのコンタクト層１７上面に、コンタクト層１７表面側から、第１の実施形態に示すのと同一の方法によってＣｒ層８１、Ｐｔ層８２、Ａｕ層８３からなるｐ型オーミック電極１８を形成した後、スリット２０となる領域以外の領域および半導体レーザ素子１の外周部となる領域のＡｕ層８３をパターン状にエッチングして取り除き、その後、めっき法を用いて厚さ２μｍのＡｕめっき層８４を、前記パターン状のＡｕ層８３上面のみ選択的に形成し、コンタクト層１７上面とＡｕめっき層８４上面との間に２μｍの厚みの段差が形成され、最終的に、２μｍ深さのスリット２０を形成するものである。ここで、半導体レーザ素子１の外周部となる領域のＡｕ層８３を除去する理由は、半導体レーザ素子１外周部のＡｕめっき層８４が、後の半導体レーザ素子１の劈開工程にて、加工上の障害となるためである。また、その後の製造方法については、第１の実施形態に示した方法と同様に実施される。

ここで、電極１８上面に選択的に形成される金属層は、Ａｕの他に、ＡｇやＮｉ等であってもかまわない。また、その形成方法は、めっき法以外の公知の方法であってもかまわない。

上記において、Ａｕめっき層８４の厚みはスリット２０から余分な半田材を排出する観点および製造コストの上昇を抑制する観点から０．５μｍ〜１０μｍであることが望ましい。

本実施形態によれば、コンタクト層１７をエッチングすることなく所望のスリット２０を形成することが可能であり、第１の実施形態や第２の実施形態に示したのと同様な効果を得ることができる。すなわち、コレットによって低圧力で圧接を行うことによって半導体レーザ素子１外部に、過剰な半田材３２を容易に排出することができるため、半田材３２が均一に且つ薄く広がり、半導体レーザ素子１に不均一な歪みの加わることを防ぐことができる。また、半導体レーザ素子の半導体積層体表面をエッチングする必要がないため、ストライプ部２１やその他の半導体積層体へのダメージを発生させることがない。

なお、本実施形態における第１の方法、第２の方法いずれの場合においても、スリットの延びる方向およびその配置は、上記第１の実施形態から第４の実施形態に開示したのと同様であってよい。スリットの延びる方向およびその配置がもたらす効果は、上記第１の実施形態から第４の実施形態のそれと同様である。

なお、本発明が上記各実施形態に限定されず、本発明の技術思想の範囲内において、各実施形態は、適宜変更され得ることは明らかである。また、上記構成部材の数、位置、形状等は、上記実施形態に限定されず、本発明を実施するうえで好適な数、位置、形状等にすることができる。

本発明に係る半導体レーザ装置は、高出力、高信頼性の半導体レーザ装置であって、例えばＣＤやＤＶＤ等の光ディスク装置における光ピックアップ装置への適用に特に有用である。

本発明の第１の実施形態における半導体レーザ素子の実装面を示す斜視図 本発明の第１の実施形態における半導体レーザ装置の概観を示す斜視図 本発明の第１の実施形態における半田材を介してサブマウントに接着した半導体レーザ素子を剥がした後のサブマウントの様子を示す模式図であり、（ａ）は、本発明の場合を示す図、（ｂ）は、従来の場合を示す図 本発明の第１の実施形態における半導体レーザ装置をサブマウントに接着した時のＸ−Ｘ′断面を示す断面図であり、（ａ）は、本発明の構造を示す図、（ｂ）は、従来の構造を示す図 本発明の第１の実施形態における半導体レーザ装置と従来の半導体レーザ装置の偏光比特性を比較した図 本発明の第１の実施形態における半導体レーザ装置と従来の半導体レーザ装置の信頼性試験結果を比較した図 本発明の第２の実施形態における半導体レーザ素子を示す模式図であり、（ａ）は、上面図、（ｂ）は、断面図 本発明の第３の実施形態における半導体レーザ素子のスリット構造を上から見た図 本発明の第４の実施形態における半導体レーザ素子の実装面を示す斜視図 本発明の第５の実施形態における半導体レーザ素子の実装面を示す斜視図であり、（ａ）は、第１の方法を用いて形成された半導体レーザ素子の実装面の斜視図、（ｂ）は、第２の方法を用いて形成された半導体レーザ素子の実装面の斜視図 本発明の第１の実施形態におけるスリットと素子分離用溝を同時形成するマスクの模式図 従来の半導体レーザ装置の実装方法を示す説明図

符号の説明

１ 半導体レーザ素子
２ 半導体レーザ素子
３ リッジ型半導体レーザ素子
１１ ｎ型半導体基板
１２ ｎ型クラッド層
１３ 活性層
１４ ｐ型第１クラッド層
１５ 電流ブロック層
１６ ｐ型第２クラッド層
１７ ｐ型コンタクト層
１８ ｐ側オーミック電極
１９ ｎ側オーミック電極
２０ 凹部（スリット）
２１ 開口部（ストライプ）
３１ サブマウント
３２ 半田材
３３ レーザチップ接着領域
３４、３５、３６ 半田材
３７ コレット
３８ テーブル
４１ ｐ型コンタクト層
４２ 凹部（スリット）
５１ ｎ型半導体基板
５２ ｎ型クラッド層
５３ 活性層
５４ ｐ型第１クラッド層
５５ 電流ブロック層
５６ ｐ型コンタクト層
５７ ｐ側オーミック電極
５８ ｎ側オーミック電極
５９ ｐ型第２クラッド層（リッジ）
６０ 凹部（スリット）
７０ マスク
７１、７２ 開口部
７３ 素子分離用溝
８０ 半導体層
８１ Ｃｒ層
８２ Ｐｔ層
８３ Ａｕ層
８４ Ａｕめっき層

Claims (23)

1. 基板上に第１導電型のクラッド層と、活性層と、第２導電型のクラッド層と、第２導電型の半導体層をこの順に積層して形成された半導体積層体と、前記半導体積層体側に設けられた電極を少なくとも有する半導体レーザ素子がサブマウントに搭載された半導体レーザ装置であって、
   前記第２導電型のクラッド層はストライプ部を有しており、
   前記第２導電型の半導体層の上面で前記電極と接触する部分において、少なくとも１つ以上の凹部を有し、前記凹部は、前記半導体レーザ素子の一端から他端まで延びるように設けられていることを特徴とする半導体レーザ装置。
2. 前記第２導電型の半導体層の上面に形成される前記凹部の深さが前記第２導電型の半導体層の厚みよりも小さいことを特徴とする請求項１記載の半導体レーザ装置。
3. 前記第２導電型の半導体層の厚みが５μｍ以下であることを特徴とする請求項１または２記載の半導体レーザ装置。
4. 前記第２導電型の半導体層はコンタクト層であることを特徴とする請求項１ないし３のいずれかに記載の半導体レーザ装置。
5. 前記第２導電型の半導体層は、コンタクト層の上に選択的に形成されており、
   前記凹部は前記２導電型の半導体層の側面の一部と該コンタクト層の一部とで構成され、該コンタクト層は前記第２導電型のクラッド層の上に形成されており、その表面がほぼ平坦であることを特徴とする請求項１ないし３のいずれかに記載の半導体レーザ装置。
6. 前記第２導電型の半導体層は、前記コンタクト層と同一材料であることを特徴とする請求項５記載の半導体レーザ装置。
7. 前記凹部の上面に形成された前記電極の最表面は、前記半導体レーザ素子と前記サブマウントとを接着するための半田材と合金反応を起こさない材料からなることを特徴とする請求項１ないし６のいずれかに記載の半導体レーザ装置。
8. 基板上に第１導電型のクラッド層と、活性層と、第２導電型のクラッド層と、第２導電型のコンタクト層をこの順に積層して形成された半導体積層体と、前記半導体積層体側に設けられた電極を少なくとも有する半導体レーザ素子がサブマウントに搭載された半導体レーザ装置であって、
   前記第２導電型のクラッド層はストライプ部を有しており、
   前記電極は、前記電極における上層部が凹部によって少なくとも２つ以上の領域に分割されており、
   前記凹部は前記半導体レーザ素子の一端から他端まで延びるように設けられていることを特徴とする半導体レーザ装置。
9. 前記電極における上層部は、前記半導体レーザ素子の上面の外周部で除去されていることを特徴とする請求項８記載の半導体レーザ装置。
10. 前記電極における上層部の少なくとも上面には、さらに金属層が選択的に形成されていることを特徴とする請求項８または９記載の半導体レーザ装置。
11. 前記凹部の深さが０．５μｍ以上であることを特徴とする請求項８ないし１０のいずれかに記載の半導体レーザ装置。
12. 前記金属層がＡｕめっき層かＡｇめっき層あるいはＮｉめっき層であることを特徴とする請求項１０または１１記載の半導体レーザ装置。
13. 前記凹部は、前記ストライプ部を横切る方向に延びるように設けられていることを特徴とする請求項１ないし１２のいずれかに記載の半導体レーザ装置。
14. 前記凹部は前記ストライプ部のほぼ中央を横切って設けられていることを特徴とする請求項１３記載の半導体レーザ装置。
15. 前記凹部は前記ストライプ部の延びる方向に沿って設けられ、かつ前記ストライプ部の直上以外の領域に設けられていることを特徴とする請求項１ないし１２のいずれかに記載の半導体レーザ装置。
16. 前記ストライプ部を挟んで前記凹部が少なくとも一対設けられていることを特徴とする請求項１５記載の半導体レーザ装置。
17. 前記電極の上面の少なくとも一部に半田材が形成されていることを特徴とする請求項１ないし１６のいずれかに記載の半導体レーザ装置。
18. 前記半導体レーザ素子における前記凹部が形成された表面と前記サブマウント表面とが半田材を介して接着された請求項１ないし１７のいずれかに記載の半導体レーザ装置。
19. 基板上に第１導電型のクラッド層と、活性層と、ストライプ部を含む第２導電型のクラッド層と、第２導電型の半導体層をこの順に形成する工程と、
    前記第２導電型の半導体層の上面に、少なくとも１つ以上で、かつ前記半導体レーザ素子の一端から他端まで延びるように凹部を形成する工程と、
    前記凹部の形成された前記半導体積層体表面の少なくとも一部に電極を形成する工程と、前記サブマウント表面の所定の位置に、前記半導体レーザ素子の前記凹部の形成された表面が接するように載置して、半田材を介して、前記サブマウントと前記半導体レーザ素子とを接着する工程とを備えた半導体レーザ装置の製造方法。
20. 前記凹部を形成する工程は、
    前記第２導電型の半導体層の表面を保護膜で覆った後、前記凹部となる領域の上部にある前記保護膜を除去する工程と、
    ウェットエッチングまたはドライエッチングによって、前記第２導電型の半導体層を所定の深さにエッチングする工程と、
    前記保護膜を除去する工程とを含むことを特徴とする請求項１９記載の半導体レーザ装置の製造方法。
21. 前記凹部を形成する工程は、
    前記第２導電型の半導体層の表面を保護膜で覆った後、前記凹部となる領域の上部では前記保護膜を残すように前記保護膜を除去する工程と、
    前記２導電型の半導体層の上面に、さらに半導体層を堆積する工程と、
    前記保護膜を除去する工程とを含むことを特徴とする請求項１９記載の半導体レーザ装置の製造方法。
22. 基板上に第１導電型のクラッド層と、活性層と、ストライプ部を含む第２導電型のクラッド層と、第２導電型の半導体層をこの順に形成する工程と、
    前記第２導電型の半導体層の上面の少なくとも一部に、凹部によって少なくとも２つ以上の領域に分割されて、かつ、前記凹部が前記半導体レーザ素子の一端から他端まで延びるように設けられた電極を形成する工程と、
    前記サブマウント表面の所定の位置に、前記半導体レーザ素子の前記凹部の形成された表面が接するように載置して、半田材を介して、前記サブマウントと前記半導体レーザ素子とを接着する工程とを備えた半導体レーザ装置の製造方法。
23. 前記電極の上面に、めっき法を用いてさらに金属を形成する工程を備えたことを特徴とする請求項２２記載の半導体レーザ装置の製造方法。

Images