CN103250247B - 用于光电子半导体芯片的载体和半导体芯片 - Google Patents

用于光电子半导体芯片的载体和半导体芯片 Download PDF

Info

Publication number
CN103250247B
CN103250247B CN201180060654.8A CN201180060654A CN103250247B CN 103250247 B CN103250247 B CN 103250247B CN 201180060654 A CN201180060654 A CN 201180060654A CN 103250247 B CN103250247 B CN 103250247B
Authority
CN
China
Prior art keywords
carrier
interarea
carrier element
semiconductor chip
making surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201180060654.8A
Other languages
English (en)
Other versions
CN103250247A (zh
Inventor
L.赫佩尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of CN103250247A publication Critical patent/CN103250247A/zh
Application granted granted Critical
Publication of CN103250247B publication Critical patent/CN103250247B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers

Abstract

给出了用于光电子半导体芯片的载体，其中所述载体(1)具有载体主体(2)，载体主体(2)带有第一主面(21)以及与所述第一主面(21)位置相对的第二主面(22)。在所述载体主体(2)中构成至少一个电气导通孔(31)，所述电气导通孔(31)从所述第一主面(21)延伸至所述第二主面(22)。在所述第一主面(21)上设置绝缘层(4)，所述绝缘层(4)仅局部地覆盖所述电气导通孔(31)。还提出了带有这样的载体(1)的光电子半导体芯片(10)。

Description

用于光电子半导体芯片的载体和半导体芯片
技术领域
本申请涉及用于光电子半导体芯片的载体以及具有这样的载体的半导体芯片。
该专利申请请求德国专利申请102010054898.7的优先权，它的公开内容通过参考被包含于此。
背景技术
为产生辐射而设置的半导体主体、例如发光二极管的半导体主体能够设置在载体上，其中可从半导体芯片背侧经由引线(Durchführung)穿过载体电气接触半导体主体。然而，这样的引线相比而言具有高串联电阻，这增加了高效运行发光二极管的难度。
发明目的
本发明的目的是：给出用于光电子半导体芯片的载体，利用该载体，光电子半导体芯片具有改进的特性。
该目的通过权利要求1所述的主题得到解决。拓展方案和改进方案是从属权利要求的主题。
按照一实施方式，用于光电子半导体芯片的载体具有载体主体(Trägerkörper)，所述载体主体带有第一主面以及与第一主面位置相对的第二主面。在该载体主体中，构成至少一个电气导通孔(Durchkontaktierung)，所述至少一个电气导通孔从第一主面延伸至第二主面。在第一主面上设置绝缘层，该绝缘层仅局部地覆盖该电气导通孔。
因此，在载体的俯视图中，该绝缘层与所述电气导通孔重叠，然而未完全覆盖它。该绝缘层优选至少局部地与载体的第一主面直接相邻。
该绝缘层尤其是能够具有凹槽，在载体的俯视图中，凹槽在导通孔内部构成。
借助该凹槽，载体区域的尺寸是可调节的，其中导通孔在第一主面那侧是易于导电相连的。
该导通孔适宜地延伸穿过载体主体中的穿孔(Durchbruch)。另外，该导通孔适宜地由导电材料组成、例如金属或金属合金。
该穿孔的侧壁优选用第二绝缘层覆盖。因此，该导通孔能够构成为与载体主体电绝缘。
在一优选的拓展方案中，在绝缘层的背向载体主体的侧上构成与导通孔导电式相连的连接面。
该连接面设置成用于与光电子半导体芯片导电式相连、例如与为产生辐射而设置的半导体芯片导电式相连、例如与发光二极管导电式相连。
在一优选的改进方案中，在绝缘层的背向载体主体的侧上构成另一连接面，所述另一连接面局部地遮盖导通孔。该另一连接面适宜地与所述连接面间隔开。
在另一连接面中优选构成开口(Öffnung)，在该开口中设置所述连接面。由于该绝缘层，所以开口的面可以小于导通孔的面，而导通孔和穿孔彼此不电气相连。换句话说，开口的尺寸是可与导通孔尺寸无关地调节的。
因此，为了减少导通孔的串联电阻，载体俯视图中的导通孔的横截面能够被扩大，而不必扩大开口的横截面。
在一优选的拓展方案中，该载体主体具有半导体材料。硅由于良好的可微结构化性和低成本大规模的可用性而尤其适合。
该载体主体优选具有至少500 Ω cm的专用电阻，优选在500 Ω cm(含500Ω cm)至10000 Ω cm(含10000Ω cm)之间的专用电阻，特别优选在1000 Ω cm(含1000 Ω cm)至2000 Ω cm(含2000 Ω cm)之间。
利用这样的高欧姆载体，能够在安装载体或安装带有这样的载体的半导体芯片时避免电气短路的危险。
在载体主体的第二主面上优选设置与导通孔导电式相连的接触面。该接触面设置成用于载体或带有这样的载体的半导体芯片的外部电气接触。
另外，该载体优选具有另一导通孔。该另一导通孔优选在载体主体的第二主面上与另一接触面导电式相连。另外，该另一导通孔优选在载体主体的第一主面上与另一连接面导电式相连。因此，对于带有这样的载体的半导体芯片的外部电气接触，半导体芯片的背侧上有两个接触面供使用。因此，半导体芯片的前侧能够简单地构成为没有接触面。
在一优选的改进方案中，在载体的第二主面和接触面之间设置 第三绝缘层。
术语绝缘层、第二绝缘层和第三绝缘层并非必然意味着这些层以不同的制造步骤制成。相反，两个或多个所描述绝缘层能够以共同的制造步骤制成且相应表示共同层的部分。
在一优选的拓展方案中，该载体具有二极管结构。该二极管结构优选在载体主体中构成。换句话说，该二极管结构集成在载体主体中。该二极管结构例如能够设置成用于针对静电放电(electrostatic discharge, ESD)进行保护。
该二极管结构优选与载体主体的第二主面相邻。该二极管结构尤其是适宜地借助所述接触面和另一接触面导电式相连，使得该二极管结构在第一接触面和另一接触面之间形成优选单向的电荷载流子路径。
在一优选的拓展方案中，该二极管结构具有第一导电类型（Leistungstyp）的第一分区。在该载体的俯视图中，该第一分区优选与该载体的侧面间隔开。另外，该二极管结构优选具有不同于第一导电类型的第二导电类型的第二分区，其中，在半导体芯片的俯视图中，第一分区优选包围第二分区。第一分区尤其是能够作为盆状的分区在载体主体的内部构成，其中该第二分区完全在第一分区内部构成。因此，该第二分区通过第一分区与载体主体的其余部分完全隔开。
该载体优选以载体复合结构(Trägerverbund)构成，载体复合结构为了制造多个带有来自载体复合结构的相应载体的半导体芯片而设置。也就是说，在半导体芯片的半导体主体已经固定在相应的载体上之后，制造半导体芯片时，半导体芯片的载体来自于载体复合结构的分割。
带有所描述载体的半导体芯片优选具有半导体主体，该半导体主体在第一主面那侧设置在载体上且与所述连接面导电式相连。该半导体主体例如能够具有为产生辐射或接收辐射而设置的有源区。
在一优选的拓展方案中，去除了用于半导体主体的半导体层序列的生长衬底。在载体上固定半导体主体后，该载体用于在机械上使半导体主体稳定，使得不再为此需要生长衬底且可去除生长衬底。
在一优选的拓展方案中，载体主体的侧面是暴露的。这样的半导体芯片可简单地制成，这是因为来自于载体复合结构的载体在分割后在侧面上不再必须进行涂层。
附图说明
其他特征、拓展方案和目的从下文结合附图对实施例的描述中得出。其中：
图1A和1B以示意性俯视图(图1B)和所属的剖视图(图1A)示出载体的第一实施例；
图2以示意性剖视图示出带有载体的半导体芯片的实施例；和
图3示出按照图2中示出的实施例的半导体芯片的可能的电流路径的示意图。
具体实施方式
在附图中，相同的、类型相同的或作用相同的部件用相同的附图标记表示。
这些附图和在附图中示出的部件彼此间的尺寸比例并不视为按比例的。相反，为了更好的可表示性和/或更好的理解，单个部件能够被夸大示出。
按照图1A和1B中示出的实施例的载体1具有载体主体2，载体主体2带有第一主面21以及与第一主面位置相对的、走向平行于第一主面的第二主面22。这些主面在垂直方向上限定载体主体，即垂直于载体主体2的第一主面21。在载体1中构成穿孔25，穿孔25在垂直方向上延伸穿过载体主体2。
在其中一个穿孔25中，构成导通孔31，导通孔31从载体主体的第一主面21延伸至第二主面22。在第一主面21那侧，该导通孔与连接面51导电式相连。该连接面51局部地与导通孔31直接相邻。
在载体主体2的第一主面21上构成绝缘层4，绝缘层4局部地遮盖该导通孔。在该绝缘层4中构成凹槽41，凹槽41在载体1的俯视图中与导通孔31重叠。该凹槽尤其是在该导通孔内部伸展。该绝缘层4在垂直方向上局部地在连接面51和导通孔31之间伸展。
在载体主体2的第二主面22那侧，该导通孔31与接触面61导电式相连。该接触面61设置成用于载体1的外部电气接触。
另外，该载体具有另一导通孔32，另一导通孔32在第一主面21那侧与另一连接面52导电式相连。这些导通孔31、32在横向方向上彼此间隔开。
在第二主面22那侧，该导通孔与另一接触面62导电式相连。
在这些导通孔31、32和载体主体2之间相应设置第二绝缘层46，第二绝缘层46使导通孔与载体主体电绝缘。该第二绝缘层覆盖穿孔25的侧壁251。
在第二主面上构成第三绝缘层45，第三绝缘层45局部地在载体主体2和接触面61之间伸展以及局部地在该载体主体和另一接触面62之间伸展。
连接面51和另一连接面52优选构成为共同的连接层5的部分。该另一连接面52具有开口53，在该开口53内部构成连接面51。开口53的横截面小于穿孔25的横截面。
通过绝缘层4来确保：在另一连接面52和导通孔31之间不形成直接的电气接触。
因此，由于绝缘层4，开口53的最小横截面不是通过穿孔25的横截面也不是通过导通孔31的横截面预给定的，而是通过绝缘层4中凹槽41的横截面预给定的。
因此，在开口53的横截面相同时，能够增大导通孔31的横截面，由此减少了导通孔的串联电阻。因此，为了实现充分低的串联电阻，还能够针对导通孔应用与比较昂贵的金相比具有较低导电能力的材料。
导通孔31例如能够包含铝、银、铜或金属合金（该金属合金包含至少一种所述材料或金、例如金锡合金），或由一种这样的材料制成。
在绝缘层4中构成另一凹槽42，另一凹槽42与另一导通孔32重叠。绝缘层4的另一凹槽42能够与凹槽41相应地构成。与此不同，另一凹槽42的横截面还能够大于凹槽41的横截面。然而适宜地，另一凹槽的横截面小于另一导通孔32的横截面。
在横向方向上限定载体1的侧面23是暴露的，即不被绝缘层覆盖。因此，在通过从载体复合结构分割来制造载体时，该侧面能够直接在分割时形成。因此能够避免后续在已经分割的载体上涂覆绝缘层。
该载体主体2优选具有半导体材料。硅由于其良好的可微结构化性、比较高的导热性而尤其适合，并且硅的特征还在于大规模和低成本的可用性。
该载体主体2优选具有至少500 Ω cm的专用电阻，优选在500 Ω cm(含500 Ω cm)至10000 Ω cm (含10000 Ω cm)之间的专用电阻，特别优选在1000 Ω cm(含1000 Ω cm)和2000 Ω cm (含2000 Ω cm)之间。通过充分大的专用电阻，能够在安装载体时、也在载体的侧面23暴露时避免例如由于与载体主体的侧面相邻的焊剂或由于导电的胶粘剂引起的电气短路危险。
在载体主体2中集成式构成二极管结构7。该二极管结构7与载体主体2的第二主面2相邻。
该二极管结构7具有第一导电类型的第一分区71。在半导体芯片的俯视图中，该第一分区与接触面61和另一接触面62重叠。通过在第二主面22的区域内构成二极管结构，该二极管结构能够在几何形状方面很大程度上与导通孔以及与第一主面相邻的绝缘层4的构造无关地提供。因此，该二极管结构能够较大规模地实现。
在载体的俯视图中，在第一分区71内部构成第二导电类型的第二分区71，第二导电类型不同于第一导电类型。优选地，第一分区构成为p型导电的，而第二分区构成为n型导电的。在载体1的俯视图中，该第二分区仅与其中一个接触面重叠，在示出的实施例中与接触面61重叠。该第二分区71借助二极管接头73与接触面61导电式相连。
该第一分区70借助另一二极管接头74与另一接触面62导电式相连。
这些分区70、71例如能够通过离子注入在载体主体2中构成。
这些二极管接头73、74适宜地借助金属形成，该金属形成至二极管结构7的第一分区或第二分区的材料的充分良好电气接触。这些二极管接头例如能够包含铝。
结合图3更详细阐述二极管结构的工作原理。
如下材料尤其适合用于接触面61、62以及连接面51、52：至所述材料可简单地建立导电相连，例如借助钎焊。
接触面和/或连接面例如能够包含钛、铂、金、银、镍或钨或具有至少一种所述材料的金属合金或由一种这样的材料制成。所述面尤其是还能够构成为多层的。
氧化物（例如氧化硅）、氮化物（例如氮化硅）、或氧氮化物（例如氧氮化硅）尤其适合用于绝缘层4、45、46。
在图2中以剖视图示意性示出半导体芯片的一实施例。该半导体芯片10具有载体1，载体1如结合图1A和1B所述的那样实施。另外，该半导体芯片包括带有半导体层序列的半导体主体8，该半导体层序列具有为产生辐射而设置的有源区80，该有源区80设置在第一半导体层81和第二半导体层82之间。
该半导体主体8、尤其是有源区80优选包含III-V族化合物半导体材料。III-V族半导体材料特别适合于在紫外线频谱范围内(AlxInyGa1-x-yN)、经过可见光频谱范围(AlxInyGa1-x-yN，尤其是用于蓝色至绿色的辐射，或者AlxInyGa1-x-yP，尤其是用于黄色至红色的辐射)直至红外线频谱范围(AlxInyGa1-x-yAs)内产生辐射。在此，0≤x≤1，0≤y≤1和x+y≤1相应成立，尤其是其中x≠1，y≠1，x≠0和/或y≠0。利用III-V族半导体材料、尤其是来自所述材料系统的III-V族半导体材料能够另外在产生辐射时实现高内部量子效率。
与所述实施例不同，该半导体芯片1也能够构成为辐射接收器。
从面向载体1的侧起，在半导体主体8中构成凹口83，凹口83延伸穿过有源区80直到进入第二半导体层82中，使得该半导体层可从面向载体的那侧电气接触。该凹口在横向方向上与半导体主体8的侧面间隔开。为了避免电气短路，该凹口83的侧面至少局部地借助第二绝缘层84覆盖。该半导体主体83优选具有多个凹口83。因此能够简单地实现将电荷载流子通过第二半导体层82在横向方向上均匀地注入到有源区80中。
该第二半导体层82通过第二连接区86与载体1的另一连接面52导电式相连。在该实施例中，该第二连接区示例性地具有第一层861，第一层861延伸穿过凹口83直至第二半导体层82。在第一层的背向半导体主体的侧上，构成第二层862，第二层862完全包围第一层。该第一半导体层81通过第一连接区85与连接面51导电式相连。
用于半导体主体8的半导体层序列的生长衬底被去除。在载体1上安装半导体主体后，该载体1用于在机械上使半导体主体稳定。
该第一连接区85局部地设置在第二连接区86和半导体主体8之间。另外，在第一连接区85和第二连接区86之间构成第五绝缘层90，第五绝缘层90使这些连接区彼此间电绝缘。该第一连接区类似于第二连接区86构成为多层的且从半导体主体8角度看具有第一层851、第二层852、第三层853和第四层854。
直接与该半导体主体相邻的层、即第一连接区85的第一层851和第二连接区86的第一层861优选对于有源区80中所产生的辐射具有高反射性。银尤其适合用于可见频谱范围中的辐射。然而，备选地也可以使用铝、镍、铑或钯。
借助连接区85和86的第二层852、862能够封住相应所属的第一层，使得例如避免第一层材料、例如银的氧化或迁移。
第一连接区和第二连接区的所描述层相应能够至少部分地在共同的制造步骤中沉积。
在面向载体1的侧上构成另一连接层87，另一连接层87设置成用于与载体1的连接层5导电式连接且机械上稳定连接。例如具有钛、金或锡这些材料中至少一种的焊剂尤其适合用于所述连接层和所述另一连接层。
在第一连接区85和第二连接区86之间构成间隙95，间隙95也延伸穿过连接层5、87且用于电气绝缘。
在运行半导体芯片时，在接触面61和另一接触面62之间施加外部电压的情况下，电荷载流子能够从不同侧射入到有源区80中且在那里在发射辐射的情况下重新组合。外部接触能够仅从半导体芯片的背侧、即载体的第二主面22那侧进行。半导体芯片的前侧相反能够完全没有用于半导体芯片的外部接触面，使得避免了对有源区80中所产生辐射的遮蔽。
为了提高所产生辐射的输出耦合系数(Auskoppelkoeffizienz)，背向载体1的前侧的辐射射出面具有结构88，结构88能够构成为规则的或不规则的、例如构成为起皱结构(Aufrauung)。
在半导体主体8上构成钝化部(Passivierung)89，钝化部89尤其是覆盖半导体主体8的侧面和前侧的辐射射出面且针对有害的外部环境影响得到保护。
按照图2中示出的实施例的半导体芯片中可能的电流路径在图3中针对如下情况示意性示出，即第一半导体层81构成为p型导电的，而第二半导体层82构成为n型导电的。
通过相对于另一接触面62在接触面61上施加正电压，电荷载流子在导通方向上注入到有源区80中且在那里在发射辐射情况下能够重新组合。二极管结构7的第一分区和第二分区之间的pn结关于其导通方向反并联地联接至有源区。因此，在所施加电压是该极性的情况下，该二极管结构在截止方向上定向，使得在半导体芯片的常规运行时通过该电流路径无显著的电流。
如果与此相反相对于接触面61在另一接触面62上施加正电压，例如由于静电加负荷，电荷载流子能够经由二极管结构7通过载体1内部的电流路径、尤其是载体主体2内部的电流路径流走。因此，能够避免如下危险：有源区由于在截止方向上所施加的高电压而被损坏。通过将二极管结构7布置在载体的第二主面22上，能够以简单的方式大规模地布置该二极管结构7，由此，即使在所施加电压高的情况下，也给出了可靠的ESD保护。
因此，在这样的半导体芯片中，ESD保护二极管的功能已经集成在半导体芯片的载体中，使得能够省去待设置在半导体芯片外部的附加保护二极管。
因此，制造半导体芯片时，这些半导体主体如此设置在载体复合结构上，使得每个半导体主体指配有二极管结构。因此，在分割成半导体芯片时，这些半导体芯片已经是针对ESD损害得到保护的。
本发明并不限于根据实施例的说明。相反，本发明包括每个新的特征以及特征的每种组合，这尤其是包含权利要求中特征的每种组合，即使该特征或该组合本身未在权利要求或实施例中明确给出时，也是如此。

Claims (13)

1.用于光电子半导体芯片(10)的载体(1)，其中
- 所述载体具有载体主体(2)，所述载体主体(2)带有第一主面(21)以及与所述第一主面位置相对的第二主面(22)；
- 在所述载体主体中构成至少一个电气导通孔(31)，所述电气导通孔(31)从所述第一主面延伸至所述第二主面；以及
- 在所述第一主面上设置绝缘层(4)，所述绝缘层(4)仅局部地覆盖所述电气导通孔；
- 在所述绝缘层的背向所述载体主体的侧上构成连接面(51)，所述连接面(51)与所述导通孔导电式相连；
- 所述载体具有另一导通孔(32)，所述另一导通孔(32)在所述载体主体的所述第一主面上与另一连接面(52)导电式相连；以及
- 所述另一连接面(52)局部地遮盖所述导通孔(31)。
2.根据权利要求1所述的载体，其中所述载体主体具有半导体材料。
3.根据权利要求1所述的载体，其中所述载体主体具有至少500 Ω cm的专用电阻。
4.根据权利要求1所述的载体，其中在所述载体主体的所述第二主面上设置接触面(61)，所述接触面(61)与所述导通孔导电式相连。
5.根据权利要求1-4之一项所述的载体，其中在所述接触面和所述第二主面之间设置第三绝缘层(45)。
6.根据权利要求1-4之一项所述的载体，其中在所述载体主体中构成二极管结构(7)，所述二极管结构(7)与所述载体主体的所述第二主面相邻。
7.根据权利要求6所述的载体，其中所述二极管结构具有第一导电类型的第一分区(70)，所述第一分区(70)在所述半导体芯片的俯视图中包围第二导电类型的第二分区(71)。
8.根据权利要求1至3之一项所述的载体，其中
- 在所述载体主体的所述第二主面上设置与所述导通孔导电式相连的接触面(61)和与所述另一导通孔导电式相连的另一接触面（62）；
- 在所述载体主体中构成二极管结构(7)，所述二极管结构(7)与所述载体主体的所述第二主面相邻；
- 在所述载体的俯视图中所述接触面和所述另一接触面与所述二极管结构重叠；以及
- 所述接触面和所述另一接触面通过所述二极管结构彼此相连。
9.根据权利要求1至4之一项所述的载体，其中所述载体以载体复合结构构成，所述载体复合结构设置成用于制造多个带有来自载体复合结构的相应载体的半导体芯片。
10.带有根据权利要求1至4之一项所述的载体(1)的半导体芯片(10)，其中在所述载体上，带有为产生辐射而设置的有源区(80)的半导体主体(8)设置在所述第一主面那侧且与所述连接面(51)导电式相连。
11.根据权利要求10所述的半导体芯片，在所述半导体芯片中用于所述半导体主体的半导体层序列的生长衬底被去除。
12.根据权利要求10或11所述的半导体芯片，在所述半导体芯片中所述载体主体的侧面(23)是暴露的。
13.根据权利要求10或11所述的半导体芯片，其中在所述半导体主体中从面向所述载体的那侧起构成凹口(83)，所述凹口(83)延伸穿过所述有源区。
CN201180060654.8A 2010-12-17 2011-12-05 用于光电子半导体芯片的载体和半导体芯片 Active CN103250247B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102010054898.7 2010-12-17
DE102010054898A DE102010054898A1 (de) 2010-12-17 2010-12-17 Träger für einen optoelektronischen Halbleiterchip und Halbleiterchip
PCT/EP2011/071722 WO2012080015A1 (de) 2010-12-17 2011-12-05 Träger für einen optoelektronischen halbleiterchip und halbleiterchip

Publications (2)

Publication Number Publication Date
CN103250247A CN103250247A (zh) 2013-08-14
CN103250247B true CN103250247B (zh) 2016-04-13

Family

ID=45315758

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180060654.8A Active CN103250247B (zh) 2010-12-17 2011-12-05 用于光电子半导体芯片的载体和半导体芯片

Country Status (8)

Country Link
US (1) US9293661B2 (zh)
EP (1) EP2652785B1 (zh)
JP (2) JP2013545317A (zh)
KR (1) KR101525715B1 (zh)
CN (1) CN103250247B (zh)
DE (1) DE102010054898A1 (zh)
TW (1) TWI467817B (zh)
WO (1) WO2012080015A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012108627B4 (de) * 2012-09-14 2021-06-10 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronische Halbleitervorrichtung und Trägerverbund
DE102013103079A1 (de) * 2013-03-26 2014-10-02 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102013107531A1 (de) * 2013-07-16 2015-01-22 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
DE102013107862A1 (de) * 2013-07-23 2015-01-29 Osram Opto Semiconductors Gmbh Oberflächenmontierbares optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung zumindest eines oberflächenmontierbaren optoelektronischen Halbleiterbauteils
DE102013221788B4 (de) * 2013-10-28 2021-05-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum Herstellen eines Kontaktelements und eines optoelektronischen Bauelements
DE102013112881A1 (de) * 2013-11-21 2015-05-21 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
DE102014102029A1 (de) * 2014-02-18 2015-08-20 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von Halbleiterbauelementen und Halbleiterbauelement
DE102015114587A1 (de) * 2015-09-01 2017-03-02 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement und Verfahren zu dessen Herstellung
JP2018170333A (ja) * 2017-03-29 2018-11-01 株式会社東芝 半導体装置及びその製造方法
DE102017110317A1 (de) 2017-05-12 2018-11-15 Osram Opto Semiconductors Gmbh Abdeckung für ein optoelektronisches Bauelement und optoelektronisches Bauteil
FR3082354B1 (fr) 2018-06-08 2020-07-17 Commissariat A L'energie Atomique Et Aux Energies Alternatives Puce photonique traversee par un via
KR102275368B1 (ko) * 2019-10-14 2021-07-13 주식회사 에스엘바이오닉스 반도체 발광소자

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4528259A (en) * 1983-11-10 1985-07-09 Sullivan Donald F Printed wiring boards with solder mask over bare copper wires having large area thickened circuit pad connections
FR2693032B1 (fr) * 1992-06-25 1994-09-30 Sgs Thomson Microelectronics Structure de diodes de protection de plot.
JP3370298B2 (ja) 1999-07-27 2003-01-27 シャープ株式会社 回路内蔵受光素子
US6506632B1 (en) * 2002-02-15 2003-01-14 Unimicron Technology Corp. Method of forming IC package having downward-facing chip cavity
DE10235332A1 (de) * 2002-08-01 2004-02-19 Infineon Technologies Ag Mehrlagiger Schaltungsträger und Herstellung desselben
US7095053B2 (en) * 2003-05-05 2006-08-22 Lamina Ceramics, Inc. Light emitting diodes packaged for high temperature operation
US6876008B2 (en) * 2003-07-31 2005-04-05 Lumileds Lighting U.S., Llc Mount for semiconductor light emitting device
JP4630629B2 (ja) * 2004-10-29 2011-02-09 豊田合成株式会社 発光装置の製造方法
US7307287B2 (en) * 2004-09-15 2007-12-11 Yu-Nung Shen LED package and method for producing the same
JP2006086469A (ja) * 2004-09-17 2006-03-30 Matsushita Electric Ind Co Ltd 半導体発光装置、照明モジュール、照明装置及び半導体発光装置の製造方法
US7719099B2 (en) 2005-10-21 2010-05-18 Advanced Optoelectronic Technology Inc. Package structure for solid-state lighting devices and method of fabricating the same
US8044412B2 (en) * 2006-01-20 2011-10-25 Taiwan Semiconductor Manufacturing Company, Ltd Package for a light emitting element
US7439548B2 (en) * 2006-08-11 2008-10-21 Bridgelux, Inc Surface mountable chip
DE102007022947B4 (de) 2007-04-26 2022-05-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
DE102008024443A1 (de) * 2007-05-18 2008-12-18 Samsung Electronics Co., Ltd., Suwon Integrierte Halbleiterschaltkreispackung, Herstellungsverfahren, optisches Bauelementmodul und elektronisches System
US20080284041A1 (en) * 2007-05-18 2008-11-20 Samsung Electronics Co., Ltd. Semiconductor package with through silicon via and related method of fabrication
KR20080101635A (ko) * 2007-05-18 2008-11-21 삼성전자주식회사 반도체 패키지, 그 제조 방법, 및 반도체 패키지를 이용한패키지 모듈 및 전자 제품
KR100896282B1 (ko) 2007-11-01 2009-05-08 엘지전자 주식회사 발광 소자 패키지 및 그 제조방법
WO2009063638A1 (ja) * 2007-11-15 2009-05-22 Panasonic Corporation 半導体発光装置
DE102008032318A1 (de) * 2008-03-31 2009-10-01 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines solchen
DE102009018603B9 (de) * 2008-04-25 2021-01-14 Samsung Electronics Co., Ltd. Leuchtvorrichtung und Herstellungsverfahren derselben
US7772081B2 (en) * 2008-09-17 2010-08-10 Stats Chippac, Ltd. Semiconductor device and method of forming high-frequency circuit structure and method thereof
US8237257B2 (en) * 2008-09-25 2012-08-07 King Dragon International Inc. Substrate structure with die embedded inside and dual build-up layers over both side surfaces and method of the same
CN102197479A (zh) * 2008-10-30 2011-09-21 Nxp股份有限公司 具有金属膏的基板贯通过孔和重分布层
JP5471268B2 (ja) * 2008-12-26 2014-04-16 大日本印刷株式会社 貫通電極基板及びその製造方法
KR101064026B1 (ko) * 2009-02-17 2011-09-08 엘지이노텍 주식회사 발광 디바이스 패키지 및 그 제조방법
KR20100097434A (ko) * 2009-02-26 2010-09-03 삼성전자주식회사 색 온도를 조절할 수 있는 발광 패키지 및 그 제조 방법, 상기 발광 패키지의 색 온도 조절 방법
DE102009022966A1 (de) * 2009-05-28 2010-12-02 Osram Opto Semiconductors Gmbh Oberflächenmontierbarer optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines oberflächenmontierbaren optoelektronischen Halbleiterchips
DE102009032486A1 (de) * 2009-07-09 2011-01-13 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement

Also Published As

Publication number Publication date
JP6097353B2 (ja) 2017-03-15
JP2015233156A (ja) 2015-12-24
JP2013545317A (ja) 2013-12-19
US9293661B2 (en) 2016-03-22
KR20130109197A (ko) 2013-10-07
TWI467817B (zh) 2015-01-01
EP2652785A1 (de) 2013-10-23
CN103250247A (zh) 2013-08-14
DE102010054898A1 (de) 2012-06-21
KR101525715B1 (ko) 2015-06-03
EP2652785B1 (de) 2017-07-12
TW201234681A (en) 2012-08-16
US20130292735A1 (en) 2013-11-07
WO2012080015A1 (de) 2012-06-21

Similar Documents

Publication Publication Date Title
CN103250247B (zh) 用于光电子半导体芯片的载体和半导体芯片
TWI433309B (zh) 發出輻射之半導體晶片
CN103140927B (zh) 发光二极管芯片
TWI505493B (zh) 光電半導體晶片及製造光電半導體晶片之方法
US8217416B2 (en) Light emitting device package and method for fabricating the same
EP2533313B1 (en) Light emitting diode
KR20120048558A (ko) 광전 소자
US8237192B2 (en) Light emitting diode chip with overvoltage protection
TWI491084B (zh) 載體基板及製造半導體晶片之方法
KR20090057382A (ko) 면 장착식 칩
JP2010541224A (ja) オプトエレクトロニクス半導体チップ、オプトエレクトロニクスコンポーネント、およびオプトエレクトロニクスコンポーネントの製造方法
KR20150036050A (ko) 광전자 반도체 칩, 그리고 광전자 반도체 칩의 제조 방법
CN108040503A (zh) 发光元件和具有该发光元件的发光元件封装
KR20100131911A (ko) 발광장치 및 그 제조방법
US20150249072A1 (en) Optoelectronic Component and Method for Producing an Optoelectronic Component
US10680135B2 (en) Optoelectronic component with ESD protection
JP6571805B2 (ja) オプトエレクトロニクス半導体装置
US10811566B2 (en) Light emitting device, method for producing light emitting device, and light emitting module
KR101020993B1 (ko) 발광소자 패키지 및 그 제조방법
US10483256B2 (en) Optoelectronic semiconductor device and apparatus with an optoelectronic semiconductor device
KR20170080471A (ko) 발광 다이오드 칩
EP1672701B1 (en) Method for fabricating and packaging Zener diodes
KR101096751B1 (ko) 반도체 발광소자
KR20150035111A (ko) 주변 발광부를 구비하는 발광다이오드 칩

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant