DE102008024443A1 - Integrierte Halbleiterschaltkreispackung, Herstellungsverfahren, optisches Bauelementmodul und elektronisches System - Google Patents

Integrierte Halbleiterschaltkreispackung, Herstellungsverfahren, optisches Bauelementmodul und elektronisches System Download PDF

Info

Publication number
DE102008024443A1
DE102008024443A1 DE102008024443A DE102008024443A DE102008024443A1 DE 102008024443 A1 DE102008024443 A1 DE 102008024443A1 DE 102008024443 A DE102008024443 A DE 102008024443A DE 102008024443 A DE102008024443 A DE 102008024443A DE 102008024443 A1 DE102008024443 A1 DE 102008024443A1
Authority
DE
Germany
Prior art keywords
layer
substrate
electrode
package
insulation layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102008024443A
Other languages
English (en)
Inventor
Hyung-sun Suwon Jang
Un-Byoung Hwaseong Kang
Woon-Seong Kwon
Yong-Chai Suwon Kwon
Chung-sun Gunpo Lee
Dong-Ho Seongnam Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020070123811A external-priority patent/KR20080101635A/ko
Priority claimed from US12/045,840 external-priority patent/US20080284041A1/en
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102008024443A1 publication Critical patent/DE102008024443A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05181—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/05186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05681—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Eine integrierte Halbleiterschaltkreispackung beinhaltet ein Substrat mit einer ersten Oberfläche und einer zweiten Oberfläche, eine auf der ersten Obleitfähige Kontaktstelle, die auf oder wenigstens et ist, eine Elektrode, die einen ersten Teil, der sich von der zweiten Oberfläche aus durch das Substrat hindurch erstreckt, und einen zweiten Teil beinhaltet, der sich von dem ersten Teil aus durch die zusammengesetzte Schicht hindurch erstreckt, um die leitfähige Kontaktstelle elektrisch zu kontaktieren, und eine Abstandshalterisolationsschicht, die den ersten Teil der Elektrode von dem Substrat trennt.

Description

  • Die Erfindung bezieht sich auf eine integrierte Halbleiterschaltkreispackung, ein Verfahren zur Herstellung einer Halbleiterschaltkreispackung, ein optisches integriertes Halbleiterschaltkreisbauelementmodul und ein elektronisches System und spezieller auf Halbleiter-IC-Packungen, die einen Silicium-Durchkontakt und eine zugehörige Elektrode beinhalten, sowie auf Verfahren zur Herstellung derselben.
  • Moderne elektronische Bauelemente beruhen auf integrierter Schaltkreis(IC)-Technologie, um eine breite Vielfalt von Funktionalität bereitzustellen, die zum Beispiel Datenspeicherung, Datenverarbeitung, Signalverstärkung, Signalübertragung und so weiter beinhaltet. Einige übliche IC-Technologiebeispiele, die diese Funktionalität bereitstellen, beinhalten Speicherchips und Mikroprozessoren, die in Personalcomputern und tragbaren elektronischen Bauelementen verwendet werden, Lichtsensoren, die in Kameras und Bewegungsdetektoren verwendet werden, und digitale Sendeempfänger, die in Kommunikationsbauelementen verwendet werden, um nur einige wenige zu nennen.
  • Um IC-Technologie in ein spezielles elektronisches Bauelement oder ein System einzubauen, wird typischerweise eine IC-Struktur auf einem Halbleiterwafer gebildet, die verschiedene Schaltkreiskomponenten beinhaltet. Dann wird der Wafer in mehrere IC-Chips vereinzelt, und die IC-Chips werden nachfolgend mit anderen Komponenten des elektronischen Bauelements oder Systems verbunden, z. B. einer Leiterplatte (PCB). In dem Bemühen, eine Menge an Funktionalität pro Fläche zu maximieren, beinhalten einige Bauelemente mehrere IC-Chips, die aufeinander gestapelt und gemeinsam auf der PCB als Einheit montiert sind.
  • Im Allgemeinen kann jegliche zusammengesetzte Struktur mit einem oder mehreren Halbleiter-IC-Chips und zugehörigen Verbindungsschnittstellen, die dafür ausgelegt sind, gemeinsam auf einer PCB oder irgendeiner anderen Zwischenverbindungsplattform montiert zu werden, als eine "Halbleiter-IC-Packung" oder eine "IC-Packung" bezeichnet werden. Die meisten herkömmlichen IC-Packungen werden durch Verbinden (z. B. durch Löten) externer Anschlüsse der IC-Packung mit der PCB entweder direkt oder über Drahtbonden auf einer PCB montiert. Ein übliches Beispiel einer derartigen IC-Packung ist eine Ball-Grid-Array(BGA)-Packung, die eine Mehrzahl gestapelter IC-Chips beinhaltet, die über Drahtbonden mit einer PCB verbunden sind. Weitere Typen von IC-Packungen können unter Verwendung von Bond-Techniken, wie automatisches Folienbonden (TAB) oder Flip-Chip-Ronden auf einer PCB oder einer anderen Zwischenverbindungsplattform montiert werden.
  • Unglücklicherweise sind diese herkömmlichen Zwischenverbindungstechnologien entweder unerwünscht kompliziert oder sie tendieren dazu, den Grad zu beschränken, bis auf den die IC-Packungen miniaturisiert werden können. Zur Bildung einer herkömmlichen BGA-Packung muss zum Beispiel ein Wafer, der IC-Strukturen für die BGA-Packung beinhal tet, vereinzelt werden, bevor das Drahtbonden für die BGA erfolgen kann. Das Drahtbonden macht jedoch den Prozess des Bildens der BGA-Packung komplizierter und beschränkt den Grad, bis zu dem die BGA-Packung miniaturisiert werden kann.
  • In der letzten Zeit wurden Waferlevel-Prozesstechniken (WLP-Techniken entwickelt, um die Bildung verschiedener Elemente von IC-Packungen innerhalb eines Wafer vor dem Vereinzeln des Wafers zu ermöglichen. Zum Beispiel werden bestimmte WLP-Techniken zur Bildung von Bauelementzwischenverbindungselementen zusammen mit anderen Waferprozessschritten verwendet, wodurch die Notwendigkeit vermieden wird, nach dem Vereinzeln von IC-Chips Drahtbondelemente zu bilden.
  • Im Allgemeinen ermöglichen derartige WLP-Techniken, dass IC-Packungs-Fertigungsprozesse modernisiert und vereinheitlicht werden. Außerdem können WLP-Techniken im Allgemeinen parallel auf einer Mehrzahl von IC-Chips durchgeführt werden, die in einer Matrix auf dem Wafer angeordnet sind, wodurch eine Bildung und ein Testen einer Mehrzahl von IC-Chips noch in einem Waferstadium ermöglicht wird. Mittels Durchführen von WLP-Techniken parallel für eine Mehrzahl von IC-Chips wird der IC-Packungs-Fertigungsdurchsatz erhöht, und die Gesamtzeit und die Gesamtkosten, die zur Fertigung und Prüfung von IC-Packungen erforderlich sind, werden entsprechend verringert. Außerdem kann durch Bilden von Elementen wie Bauelementzwischenverbindungen auf Waferebene die Gesamtabmessung von IC-Packungen reduziert werden.
  • Eine der zur Bildung von Bauelementzwischenverbindungen verwendeten WLP-Techniken beinhaltet die Bildung eines Durchkontakts durch Silicium. Ein Durchkontakt durch Silicium (TSV) wird üblicherweise dadurch gebildet, dass eine Öffnung durch ein Halbleitersubstrat und/oder verschiedene, auf dem Substrat gebildete Materialschichten hindurch erzeugt wird und dann eine Durchdringungselektrode in der Öffnung gebildet wird. Die Durchdringungselektrode kann mit internen Elementen eines IC-Chips verbunden sein, wie Signalanschlüssen, Datenübertragungsleitungen, Transistoren, Puffern und so weiter. Außerdem kann die Durchdringungselektrode über einen externen Anschluss mit Elementen außerhalb des IC-Chips verbunden sein, wie einer PCB.
  • Verschiedene Beispiele von in IC-Chips eingebauten TSVs sind zum Beispiel in den Patentschriften US 6.873.054 und 7.045.870 offenbart und in der Offenlegungsschrift US 2007/0054419 veröffentlicht, deren Gegenstand insgesamt hiermit durch Verweis hierin aufgenommen wird.
  • Der Erfindung liegt als technisches Problem die Bereitstellung einer integrierten Halbleiterschaltkreispackung, eines Verfahrens zur Herstellung einer Halbleiterschaltkreispackung, eines optischen integrierten Halbleiterschaltkreisbauelementmoduls und eines elektronischen Systems zugrunde, die verbesserte elektrische Zwischenverbindungen im Vergleich zu herkömmlichen IC-Packungen bereitstellen, insbesondere zuverlässigere Elektrodenverbindungen zu leitfähigen Kontaktstellen bereitstellen.
  • Die Erfindung löst dieses Problem durch die Bereitstellung einer integrierten Halbleiterschaltkreispackung mit den Merkmalen des Anspruchs 1, eines Verfahrens zur Herstellung einer Halbleiterschaltkreispackung mit den Merkmalen des Anspruchs 19, eines optischen integrierten Schaltkreisbauelementmoduls mit den Merkmalen des Anspruchs 30 und eines elektronischen Systems mit den Merkmalen des Anspruchs 40.
  • Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben, deren Wortlaut hiermit durch Verweis in die Beschreibung aufgenommen wird, um unnötige Textwiederholungen zu vermeiden.
  • Um IC-Packungen mit verbesserten elektrischen Zwischenverbindungen im Vergleich zu herkömmlichen IC-Packungen bereitzustellen, beinhalten ausgewählte Ausführungsformen der Erfindung IC-Packungen und zugehörige Verfahren zur Herstellung, bei denen eine Elektrode gebildet wird, die ein Halbleitersubstrat, eine darüberliegende zusammengesetzte Schicht insgesamt oder zum Teil und/oder eine Kontaktstelle insgesamt oder zum Teil durchdringt.
  • Vorteilhafte Ausführungsformen der Erfindung, wie nachstehend detailliert beschrieben, sind in den Zeichnungen gezeigt, in denen:
  • 1 bis 10 schematische Darstellungen sind, die eine Halbleiterpackung gemäß verschiedenen ausgewählten Ausführungsformen der Erfindung zeigen,
  • 11A bis 11G zugehörige schematische Darstellungen sind, die ein Verfahren zur Herstellung einer Halbleiterpackung gemäß einer Ausführungsform der Erfindung zeigen,
  • 12A bis 12E zugehörige schematische Darstellungen sind, die ein Verfahren zur Herstellung einer Halbleiterpackung gemäß einer weiteren Ausführungsform der Erfindung zeigen,
  • 13A bis 13D zugehörige schematische Darstellungen sind, die ein Verfahren zur Bildung einer Halbleiterpackung gemäß einer weiteren Ausführungsform der Erfindung zeigen,
  • 14 eine schematische Darstellung ist, die ein Packungsmodul für ein Halbleiterbauelement gemäß einer Ausführungsform der Erfindung zeigt, und
  • 15 ein allgemeines Blockdiagramm eines Systems ist, das eine Halbleiterpackung gemäß einer Ausführungsform der Erfindung beinhaltet.
  • Die 1 bis 10 sind schematische Darstellungen, die eine Halbleiterpackung 100 gemäß verschiedenen ausgewählten Ausführungsformen der Erfindung veranschaulichen. Eine Halbleiterbauelementpackung bzw. kurz Halbleiterpackung 100 kann dazu verwendet werden, ein Halbleiterbauelement wie einen dynamischen Speicher mit wahlfreiem Zugriff (DRAM), einen statischen Speicher mit wahlfreiem Zugriff (SRAM), einen nicht-flüchtigen Speicher (wie einen Flash-Speicher) oder einen aktiven Pixelsensor (z. B. einen komplementären Metall-Oxid-Halbleiter(CMOS)-Bildsensor) etc. zu implementieren.
  • Bezugnehmend auf 1 beinhaltet eine Halbleiterpackung 100 ein Halbleitersubstrat 105 mit einer ersten (oberen) Oberfläche 1051 und einer zweiten (unteren) Oberfläche 1052. Das Halbleitersubstrat 105 kann herkömmlicherweise aus einem Silicium(Si)-Wafer, einem Germanium(Ge)-Wafer und/oder einem Silicium-Germanium(SiGe)-Wafer etc. gebildet sein.
  • Im Hinblick darauf besitzen die Ausdrücke obere/untere ebenso wie ähnliche Ausdrücke wie über/unter, vertikal/horizontal etc. in der folgenden Beschreibung eine relative geometrische Bedeutung. Eine derartige geometrische Bedeutung bezieht sich typischerweise auf eine dargestellte Ausführungsform der Erfindung, ein Fachmann wird jedoch erkennen, dass derartige Ausdrücke lediglich dazu verwendet werden, in Beziehung stehende Elemente zu unterscheiden, und nicht dazu gedacht sind, eine spezielle Orientierung oder Bauelementgeometrie zu unterstellen. Außerdem werden Ausdrücke wie "auf" oder "über" in der folgenden Beschreibung ohne Bezugnahme auf eine spezielle Orientierung verwendet. Zum Beispiel kann eine äußere Schicht als "auf" oder "über" einer inneren Schicht beschrieben werden, selbst wenn sich die äußere Schicht bei Betrachtung von einer speziellen Orientierung aus unterhalb der inneren Schicht befindet. Des Weiteren kann der Ausdruck "auf" dazu verwendet werden, eine Beziehung zwischen zwei Schichten oder Elementen zu beschreiben, bei der sich eine/eines direkt auf der/dem anderen befindet oder zwischenliegende Schichten oder Elemente vorhanden sein können.
  • In einigen Ausführungsformen kann eine Oberseite des Halbleitersubstrats 105 auch als eine "Vorderseite" bezeichnet werden, und eine Unterseite des Halbleitersubstrats 105 kann als eine "Rückseite" in Bezug auf nachfolgend angewendete Halbleiterfertigungsprozesse bezeichnet werden. Zum Beispiel kann ein "Rückseiten"-Laserbohrprozess dazu verwendet werden, Öffnungen in der Unterseite 1052 des Halbleitersubstrats 105 zu bilden, oder ein "Rückseiten"-Polieren kann dazu verwendet werden, die Dicke des Halbleitersubstrats 105 von seiner Unterseite 1052 aus zu modifizieren und so weiter.
  • Ein Halbleiterbauelement 110, wie ein Speicherbauelement oder ein Logikbauelement, ist auf dem Halbleitersubstrat 105 angeordnet. Das Halbleiterbauelement 110 kann viele verschiedene physikalische Formen annehmen und kann alternativ als ein "Halbleiterchip" bezeichnet werden.
  • Eine isolierende Schicht in Form einer zusammengesetzten Schicht 115 ist auf dem Halbleitersubstrat 105 und dem Halbleiter 110 ausgebildet, um zu schützen und einen unerwünschten elektrischen Kontakt mit dem Halbleiterbauelement 110 zu verhindern. Wenigstens teilweise kann die zusammengesetzte Schicht 115 aus einem oder mehreren herkömmlicherweise als nicht leitfähig verstandenen Materialien gebildet sein. In einer Ausführungsform der Erfindung nimmt die zusammengesetzte Schicht 115 die Form einer dielektrischen Zwischenschicht mit einer herkömmlichen Zusammensetzung an.
  • Wenngleich bei den dargestellten Ausführungsformen angenommen wird, dass die zusammengesetzte Schicht 115 aus einem einzigen Material auf der ersten Oberfläche 1051 des Halbleitersubstrats 105 ausgebildet ist, erkennt ein Fachmann, dass komplexere isolierende und/oder funktionelle Schichten und/oder Elemente abwechselnd oder zusätzlich verwendet werden können. Zum Beispiel kann die zusammengesetzte Schicht 115 aus unterschiedlichen isolierenden Materialien gebildet sein, die in einer oder mehreren Schichten angeordnet ist. Alternativ können eine oder mehrere Schichten oder Elemente aus einem funktionellen oder leitfähigen Material innerhalb der zusammengesetzten Schicht 115 eingebaut (z. B. eingebettet) sein. Zum Beispiel kann in bestimmten Ausführungsformen der Erfindung, bei denen das Halbleiterbauelement 110 ein aktiver Pixelsensor ist, ein optischer Filter (z. B. ein Infrarot(IR)-Filter) in der zusammengesetzten Schicht 115 eingebaut sein. In dem in 1 dargestellten einfachen Beispiel trennt die zusammengesetzte Schicht 115 jedoch das Halbleiterbauelement 110 von einer nachfolgend gebildeten Passivierungsschicht 127.
  • Eine leitfähige Kontaktstelle 120 ist auf (oder innerhalb) der zusammengesetzten Schicht 115 ausgebildet. Die leitfähige Kontaktstelle 120 kann herkömmlicherweise aus einem oder mehreren Materialien gebildet sein, wie einem Metall oder einer Metalllegierung (z. B. Kupfer oder Aluminium), einem Metallsilicid etc. In der dargestellten Ausführungsform von 1 ist angenommen, dass eine leitfähige Kontaktstelle 120 über einen herkömmlichen Signalpfad (z. B. Draht (Drähte), Metallbahn(en), einem oder mehreren zusätzlichen zwischenliegenden Schaltkreisen und/oder einem oder mehreren leitfähigen Stiften etc.) mit dem Halbleiterbauelement 110 elektrisch verbunden ist.
  • Wie in den 1 bis 10 gezeigt, kann die leitfähige Kontaktstelle 120 wenigstens teilweise innerhalb der zusammengesetzten Schicht 115 eingebettet sein, wobei eine Oberseite der leitfähigen Kontaktstelle 120 an (z. B. fluchtend angeordnet zu) der Oberseite der zusammengesetzten Schicht 115 freiliegt. In anderen Ausführungsformen der Erfindung kann die leitfähige Kontaktstelle 120 teilweise oder insgesamt über der Oberseite der zusammengesetzten Schicht 115 oder vergraben innerhalb der zusammengesetzten Schicht 115 ausgebildet sein.
  • Eine Elektrode 155 ist durch einen Durchkontakt durch Silicium oder eine "Durchgangsöffnung" gebildet, die das Halbleitersubstrat 105 durchdringt, um die leitfähige Kontaktstelle 120 zu erreichen. In der dargestellten Ausführungsform der 1 bis 10 beinhaltet die Durchgangsöffnung eine erste Durchkontaktöffnung 140, die wenigstens das Halbleitersubstrat 105 durchdringt, und eine zweite Durchkontaktöffnung 150, die wenigstens einen Teil der zusammengesetzten Schicht 115 und wenigstens einen Teil der leitfähigen Kontaktstelle 120 durchdringt. In der dargestellten Ausführungsform von 1 weist die zweite Durchkontaktöffnung 150 eine kleinere Querschnittbreite (z. B. Durchmesser) als die erste Durchkontaktöffnung 140 auf. Des Weiteren erstreckt sich die in den 1 bis 6 dargestellte zweite Durchkontaktöffnung 150 vollständig durch die leitfähige Kontaktstelle 120 und erstreckt sich über der Oberseite der zusammengesetzten Schicht 115. Die zweite Durchkontaktöffnung 150 kann jedoch alternativ so gebildet sein, dass sie lediglich einen Teil der leitfähigen Kontaktstelle 120 durchdringt oder diese so durchdringt, dass sie einen Kontakt mit einer Unterseite der leitfähigen Kontaktstelle 120 herstellt, sich jedoch nicht in die leitfähige Kontaktstelle 120 hinein erstreckt.
  • Die Elektrode 155 kann aus einem oder mehreren leitfähigen Materialien gebildet sein, die z. B. ein Metall, eine Metalllegierung und/oder ein Metallsilicid etc. beinhalten. Des Weiteren kann die Elektrode 155 eine oder mehrere Barrierenschichten beinhalten, die mit einem speziellen leitfähigen Material verknüpft sind.
  • Bei Bedarf kann eine Abstandshalterisolationsschicht 145 verwendet werden, um die Elektrode 155 von dem Substrat 105 und zugehörigen Materialschichten zu separieren oder zu isolieren.
  • Der Fachmann versteht, dass die jeweiligen Geometrien der ersten und der zweiten Durchkontaktöffnung 140 und 150 eine Sache der Wahl der Auslegung sind, wie es auch die Geometrie der Elektrode 155 ist. Alternative Ausführungsbeispiele sind in den verschiedenen 1 bis 10 dargestellt.
  • Zum Beispiel erstreckt sich in der in 2 dargestellten Ausführungsform die erste Durchkontaktöffnung 140 durch wenigstens einen Teil der zusammengesetzten Schicht 115, und die Geometrie der Elektrode 155 und anderer Elemente ändert sich entsprechend. In ähnlicher Weise sind die erste und die zweite Durchkontaktöffnung 140 und 150 in der Ausführungsform von 3 mit einer verjüngten Gestalt (d. h. mit einem abnehmenden Querschnitt als Funktion der vertikalen Erstreckung) gebildet, und die Geometrie der Elektrode 155 und anderer zugehöriger Elemente ändert sich entsprechend.
  • In den alternativen Ausführungsformen der 1 bis 10 kann die Elektrode 155 so betrachtet werden, dass sie einen in der ersten Durchkontaktöffnung 140 ausgebildeten ersten Teil und einen in der zweiten Durchkontaktöffnung 150 ausgebildeten zweiten Teil beinhaltet. (derartige erste und zweite Teile können während eines oder mehrerer Fertigungsprozesse gleichzeitig gebildet werden). Die Elektrode 155 kann des Weiteren mit einer Umleitungsschicht 156 (z. B. einer Verteilungsleitung oder Anschlussverbindung) verknüpft sein, die auf der Unterseite 1052 des Halbleitersubstrats 105 ausgebildet ist. Wie dargestellt, kann sich in bestimmten Ausführungsformen der Erfindung der zweite Teil der Elektrode 155 über der Oberseite der zusammengesetzten Schicht 115 und der leitfähigen Kontaktstelle 120 der Erfindung erstrecken, oder der zweite Teil der Elektrode 155 kann so gebildet sein, dass er zum Beispiel fluchtend mit der Oberseite der zusammengesetzten Schicht 115 oder innerhalb der leitfähigen Kontaktstelle 120 endet.
  • Wie durch die Auswahl verschiedener Materialien erforderlich, die dazu verwendet werden, die Halbleiterpackung 100 zu fertigen, kann eine Abstandshalterisolationsschicht 145 zwischen den ersten Teil der Elektrode 155 und das Halbleitersubstrat 105 oder zwischen den ersten Teil der Elektrode 155 und das Halbleitersubstrat 105 und die zusammengesetzte Schicht 115 eingefügt werden. Außerdem kann die Abstandshalterisolationsschicht 145 auch auf der Unterseite 1052 des Halbleitersubstrats 105 ausgebildet sein, wie in 1 gezeigt, um die Umleitungsschicht 156 von dem Substrat 105 zu separieren. In vielen Ausführungsformen der Erfindung wird die Abstandshalterisolationsschicht 145 dazu verwendet, Teile der Elektrode 155 von dem Halbleitersubstrat 105 und anderen Materialschichten zu isolieren, um eine zuverlässigere Verbindung zwischen der Elektrode 155 und der leitfähigen Kontaktstelle 120 bereitzustellen.
  • In bestimmten Ausführungsformen der Erfindung wird der erste Teil der Elektrode 155 gebildet, um Restteile der ersten Durchkontaktöffnung 140 vollständig zu füllen, welche die Abstandshalterisolationsschicht 145 enthalten. Der erste Teil der Elektrode 155 kann jedoch alternativ so gebildet sein, dass er lediglich einen Teil des Restteils der ersten Durchkontaktöffnung 140 füllt, wobei einer oder mehrere Materialhohlräume verbleiben. Zum Beispiel kann der erste Teil der Elektrode 155 so gebil det sein, wie durch 1 vorgeschlagen, ohne einen mittigen Teil, der durch den gestrichelten Rahmen bezeichnet ist. Mit anderen Worten ist in wenigstens einer alternativen Ausführungsform der Erfindung der erste Teil der Elektrode 155 konform in der ersten Durchkontaktöffnung 140 gebildet, um einen mittig angeordneten Hohlraum zu belassen. In ähnlicher Weise kann der zweite Teil der Elektrode 155 konform innerhalb der zweiten Durchkontaktöffnung 150 gebildet sein.
  • Eine Trennisolationsschicht 160 ist auf der Unterseite 1052 des Halbleitersubstrats 105 über der Abstandshalterisolationsschicht 145 (wo vorhanden) und freigelegten Teilen (z. B. an der Umleitungsschicht 156) der Elektrode 155 ausgebildet, die sich über der Unterseite 1052 des Substrats 105 erstrecken. Eine oder mehrere Öffnungen werden typischerweise in der Isolationsschicht 160 gebildet, um eine elektrische Verbindung der Elektrode 155 mit einem Anschluss 165 zu ermöglichen. In den dargestellten Ausführungsformen der 1 bis 10 ist ein Anschluss 165 als ein Lothügel oder eine Lotkugel gezeigt. Der Anschluss 165 kann jedoch jede beliebige vernünftige Geometrie aufweisen und kann unter Verwendung jeder beliebigen einer Anzahl herkömmlicher Techniken hergestellt werden.
  • In den Ausführungsformen, wie sie in den 1 bis 10 gezeigt sind, kann eine Öffnung in der Isolationsschicht 160, die eine Verbindung mit dem Anschluss 165 ermöglicht, lateral entlang der Umleitungsschicht 156 der Elektrode 155 angeordnet sein. In weiteren Ausführungsformen der Erfindung kann die Öffnung jedoch derart angeordnet sein, dass der Anschluss 165 direkt unter (d. h. in vertikaler Ausrichtung zu) der Elektrode 155 angeordnet ist. In derartigen Ausführungsformen kann die Umleitungsschicht 156 der Elektrode 155 weggelassen werden.
  • Wie vorstehend erwähnt, kann in bestimmten Ausführungsformen der Erfindung eine Passivierungsschicht 127 auf der zusammengesetzten Schicht 115 ausgebildet sein. Die Passivierungsschicht 127 kann dazu verwendet werden, bestimmte Unterschichten oder Komponenten der Halbleiterpackung 100 vor den Wirkungen von Wärme, Feuchtigkeit, potentiell korrodierenden Chemikalien oder Dotierstoffmaterialien ebenso wie nachfolgend angewendeten Fertigungsprozessen etc. zu schützen. In einer Ausführungsform ist die Passivierungsschicht 127 aus einer Nitridschicht gebildet, es können jedoch im Hinblick auf die anderen Materialen, die zur Herstellung der Halbleiterpackung 100 verwendet werden, andere herkömmliche Materialien verwendet werden. In einer weiteren Ausführungsform der Erfindung ist die Passivierungsschicht 127 aus einer Polyimidschicht gebildet. In weiteren Ausführungsformen der Erfindung kann die Passivierungsschicht 127 vollständig weggelassen werden. In den dargestellten Ausführungsformen der Erfindung, die in den 1 bis 10 gezeigt sind, sind wenigstens ein Teil der Leitungskontaktstelle 120 und/oder ein Teil der Elektrode 155 durch eine in der Passivierungsschicht 127 ausgebildete Öffnung freigelegt.
  • In den dargestellten Ausführungsformen ist ein Handhabungssubstrat 130 an der Passivierungsschicht 127 (oder an einer oberen Schicht der die Elektrode 155 beinhaltenden Struktur) angebracht, um eine weitere Verarbeitung des Substrats 105 zu erleichtern. Im Allgemeinen stellt das Handhabungssubstrat 130 einen Schutz für Komponenten und Elemente der Halbleiterpackung 100 bereit und verleiht strukturelle Stabilität während eines nachfolgenden Herstellungsablaufs. Das zur Bildung des Handhabungssubstrats 130 verwendete Material kann so ausgewählt sein, dass es einen ähnlichen thermischen Ausdehnungskoeffizienten relativ zu dem Halbleitersubstrat 105 aufweist, um ein Verziehen und Verdrehen der Halbleiterpackung 100 zu verhindern.
  • Das Handhabungssubstrat 130 kann unter Verwendung von einem oder mehreren einer Anzahl herkömmlich erhältlicher Haftmittel 125 an der Passivierungsschicht haften oder an diese gebondet sein. In den darge stellten Ausführungsformen der 1 bis 10 ist das Haftmittel 125 über der leitfähigen Kontaktstelle 120 und jeglichem freigelegten Teil der Elektrode 155 ausgebildet. Die Verwendung eines Haftmittels 125 ebenso wie des Handhabungswafers 130 ist jedoch optional.
  • In bestimmten Ausführungsformen der Erfindung, in denen das Halbleiterbauelement 110 einen Lichtsensor beinhaltet, wie einen aktiven Pixelsensor, kann das Handhabungssubstrat 130 aus einem transparenten Material gebildet sein, wie Glas, um die Transmission von einfallendem Licht auf das Halbleiterbauelement 110 zu erleichtern. Wenn das Halbleiterbauelement 110 einen Lichtsensor beinhaltet, kann der Lichtsensor außerdem so gebildet sein, dass er sich zwischen der Oberseite des Halbleitersubstrats 105 und der Oberseite der zusammengesetzten Schicht 115 oder der Passivierungsschicht 127 derart erstreckt, dass einfallendes Licht, welches das transparente Handhabungssubstrat 130 durchläuft, in der Lage ist, den Lichtsensor ohne Dämpfung durch zwischenliegende Materialschichten zu erreichen.
  • 4 stellt zum Beispiel eine Ausführungsform der Halbleiterpackung 100 dar, bei der das Halbleiterbauelement 110 einen CMOS-Bildsensor (CIS) beinhaltet. In der Ausführungsform von 4 ist der CIS auf der Oberseite des Halbleitersubstrats 105 ausgebildet und erstreckt sich zu der Oberseite der Passivierungsschicht 127 (d. h. ist nicht von der zusammengesetzten Schicht 115 oder der Passivierungsschicht 127 bedeckt). Innerhalb dieser Konfiguration ist der CIS durch einen abgedichteten internen Zwischenraum 157 von dem Handhabungssubstrat 130 getrennt. Das heißt, in einer Ausführungsform der Erfindung ist ein abgedichteter interner Zwischenraum 157 über dem Halbleitersubstrat 110 ohne zwischenliegende Materialschichten durch selektive Anwendung des Haftmittels 125 außerhalb von Flächen gebildet, die das Halbleiterbauelement 110 enthalten. Als ein Ergebnis kann einfallendes Licht, das durch das Handhabungssubstrat 130 transmittiert wird, den CIS ohne signifikante Dämpfung erreichen.
  • 5 stellt noch eine weitere Ausführungsform der Halbleiterpackung 100 dar, die das Halbleiterbauelement 110 beinhaltet. Hierbei wird wiederum angenommen, dass das Halbleiterbauelement ein Bildsensor ist, wie jene, die herkömmlich erhältlich sind und ein aktives Pixelsensorfeld beinhalten. Das Halbleiterbauelement 110 ist jedoch nicht auf der Oberseite des Substrats 105 ausgebildet, sondern auf oder in einer an der Oberseite des Substrats angeordneten Vertiefung. Somit kann eine Oberseite des Halbleiterbauelements 110 im Wesentlichen mit der Oberseite des Substrats 105 fluchten.
  • Wiederum wird angenommen, dass das Handhabungssubstrat 130 ein transparentes Material (z. B. Glas) ist, das in der Lage ist, Licht in einer definierten optischen Bandbreite durchzulassen. Teile der zusammengesetzten Schicht 115, der Passivierungsschicht 127 und/oder des Haftmittels 125 können entweder selektiv von der Fläche des Substrats 105, die das Halbleiterbauelement 110 enthält, entfernt oder nicht über dieser gebildet werden. Auf diese Weise kann der abgedichtete interne Zwischenraum 157 zwischen dem Handhabungssubstrat 130 und dem Halbleiterbauelement 110 gebildet werden.
  • Zusätzlich zu den vorstehenden Modifikationen beinhaltet die in 5 dargestellte Ausführungsform der Erfindung eine andere Anordnung zwischen der Elektrode 155 und der leitfähigen Kontaktstelle 120. Eine leitfähige Hügelstruktur 122 ist nämlich über wenigstens einem Teil der Elektrode 155 ausgebildet, der sich über der leitfähigen Kontaktstelle 120 erstreckt. In bestimmten Ausführungsformen der Erfindung kann der Hügel 122 auch auf wenigstens einem Teil der leitfähigen Kontaktstelle 120 ausgebildet sein. Der Hügel 122 kann somit dazu verwendet werden, einen verbesserten elektrischen Kontakt zwischen der leitfähigen Kontaktstelle 120 und der Elektrode 155 bereitzustellen ebenso wie potentiell eine verbesserte Verbindungsoberfläche (z. B. eine Oberfläche, die mit einem ausgewählten leitfähigen Material, wie einem Lötmittel, vorbenetzt ist) für eine später gebildete Verbindung zu bilden.
  • 6 stellt noch eine weitere Ausführungsform der Halbleiterpackung 100 dar, bei der das Halbleiterbauelement 110 eine andere Abmessung und Anordnung relativ zu den zuvor unter Bezugnahme auf die 1 bis 5 beschriebenen Ausführungsformen aufweist. In der Ausführungsform von 6 ist das Halbleiterbauelement 110 auf der Oberseite des Halbleitersubstrats 105 ausgebildet. Das Halbleiterbauelement 110 ist jedoch so abgemessen, dass es ungefähr die gleiche Dicke wie die zusammengesetzte Schicht 115 aufweist. Das heißt, die Oberseite des Halbleiterbauelements 110 fluchtet im Wesentlichen mit der Oberseite der zusammengesetzten Schicht 115. Diese Anordnung ist für Anwendungen, die keine Lichtsensierung beinhalten, gut geeignet und ermöglicht, dass die Passivierungsschicht 127 mit relativer Gleichmäßigkeit über sowohl der zusammengesetzten Schicht 115 als auch dem Halbleiterbauelement 110 ausgebildet ist.
  • 7 stellt noch eine weitere Ausführungsform der das Halbleiterbauelement 110 beinhaltenden Halbleiterpackung 100 dar. Hierbei weist das Halbleiterbauelement 110 im Gegensatz zu der in 6 dargestellten Ausführungsform eine Dicke auf, die im Wesentlichen geringer als jene der zusammengesetzten Schicht 115 ist und von einem Teil der zusammengesetzten Schicht 115 und der Passivierungsschicht 127 bedeckt ist. Außerdem ist die Elektrode 155 in einer nicht durchdringenden Beziehung zu der leitfähigen Kontaktstelle 120 gezeigt. Das heißt, die zweite Durchkontaktöffnung 150 erstreckt sich so, dass lediglich eine Unterseite der leitfähigen Kontaktstelle 120 freigelegt ist, und die Elektrode 155 ist in elektrischem Kontakt mit der leitfähigen Kontaktstelle 120 ausgebildet, jedoch nicht in einer Weise, dass sie im Wesentlichen das Material durchdringt, das die leitfähige Kontaktstelle 120 bildet. In der in 7 dargestellten Anordnung erstreckt sich die erste Durchkontaktöffnung 140 durch die Dicke des Substrats 105, setzt sich jedoch nicht in die zusammengesetzte Schicht 115 fort. Die zweite Durchkontaktöffnung 150 kann nachfolgend gebildet werden, wobei die leitfähige Kontaktstelle 120 als Ätzstopp verwendet wird. Die Ausführungsform von 7 kann speziell in Anwendungen nützlich sein, in denen eine Kontamination der ersten Durchkontaktöffnung 140 durch einen Materialrückstand, der durch die Durchdringung der leitfähigen Kontaktstelle 120 verursacht wird, von Bedeutung ist (d. h. wenn die leitfähigen Eigenschaften der Elektrode 155 und/oder die Abstandshalterisolationsschicht 145 durch einen Rückstand von der leitfähigen Kontaktstelle 120 nachteilig beeinflusst werden können).
  • Im Gegensatz dazu beinhaltet die in 8 gezeigte Ausführungsform eine erste Durchkontaktöffnung 140, die sich wenigstens teilweise in die zusammengesetzte Schicht 115 erstreckt. Die zweite Durchkontaktöffnung 150 erstreckt sich von der ersten Durchkontaktöffnung 140 aus und durchdringt jeglichen restlichen Teil der zusammengesetzten Schicht 115 und der leitfähigen Kontaktstelle 120. Wie zuvor kann die Elektrode 155 in Verbindung mit der Abstandshalterisolationsschicht 145 gebildet sein, die einen ersten Teil der Elektrode 155 von dem Substrat 105 und/oder der zusammengesetzten Schicht 115 trennt.
  • 9 stellt noch eine weitere Ausführungsform der das Halbleiterbauelement 110 beinhaltenden Halbleiterpackung 100 dar. Anders als bei den früher dargestellten Ausführungsformen beinhaltet jedoch wenigstens der erste Teil der Elektrode 155 eine oder mehrere Barrierenschichten ebenso wie eines oder mehrere leitfähige Materialien. Das heißt, die Abstandshalterisolationsschicht 145 wird nach Bedarf auf den freigelegten Innenseiten der ersten Durchkontaktöffnung 140 gebildet. Dann wird eine Barrierenschicht 152 auf der Abstandshalterisolationsschicht 145 (oder direkt auf den Innenseiten der ersten Durchkontaktöffnung 140) gebildet. Dann werden eines oder mehrere leitfähige Materialien 154 dazu verwendet, den restlichen Teil der ersten Durchkontaktöffnung 140 ebenso wie die zweite Durchkontaktöffnung 150 zu füllen (oder teilweise zu füllen), um die Elektrode 155 zu bilden.
  • Somit kann die Barrierenschicht 152 zwischen das leitfähige Material 154 und das Substrat 105 (oder die Abstandshalterisolationsschicht 145) eingefügt sein. Die Barrierenschicht 152 kann aus einem oder mehreren Materialien gebildet sein, wie Ti, TiN, TiW, Ta, TaN, Cr, NiV etc. Derartige Materialien und weitere relativ "harte" Materialien werden routinemäßig zur Bildung von Diffusionsbarrieren in Halbleiterbauelementen verwendet. Diese Materialien verhindern die Diffusion oder Migration von Atomen von angrenzenden Schichten und/oder Bereichen (z. B. der leitfähigen Kontaktstelle 120) in die Elektrode 155. Es hat sich gezeigt, dass eine derartige Migration die Langzeitleistungsfähigkeit und Zuverlässigkeit der Elektrode nachteilig beeinflusst.
  • In bestimmten Ausführungsformen der Erfindung kann die Barrierenschicht 152 als eine Kompositschicht ausgeführt sein. Das heißt, mehrere Barrierenschichten können zur Bildung der Diffusionsbarriere 152 um die gesamte Elektrode 155 oder einen bestimmten Teil derselben herum verwendet werden. Man betrachte zum Beispiel die in 10 gezeigte Ausführungsform. Hier ist eine zweite Barrierenschicht 153 auf der ersten Barrierenschicht 152 und auf den Innenseiten der zweiten Durchkontaktöffnung 150 ausgebildet. Somit ist die gesamte Elektrode 155 von wenigstens einer Schicht einer Kompositbarriere umgeben. Eine zweite Barrierenschicht 153 kann aus einem oder mehreren der gleichen Materialien gebildet sein, die zur Bildung der ersten Barrierenschicht 152 verwendet werden.
  • Zu den vorausgehenden Ausführungsformen ist zu erwähnen, dass, wenngleich die zusammengesetzte Schicht 115 verschieden ausgeführt sein kann, ein Hauptzweck der zusammengesetzten Schicht 115 in einer effektiven Isolation von darunterliegenden bestimmten Komponenten und/oder Schichten besteht. Zum Beispiel ist die leitfähige Kontaktstelle 120 durch die zusammengesetzte Schicht 115 (oder die Kombination der zusammengesetzten Schicht 115 und der Abstandshalterisolationsschicht 145) von dem Halbleitersubstrat 105 isoliert. Während die zusammengesetzte Schicht 115 durch mehrere leitfähige und isolierende Schichten gebildet sein kann (oder selektiv eine oder mehrere leitfähige Schichten oder funktionelle Elemente beinhalten kann), sind jene Teile der zusammengesetzten Schicht 115, welche die leitfähige Kontaktstelle 120 von dem Halbleitersubstrat 105 separieren und von der Elektrode 155 durchdrungen werden, hinsichtlich ihrer elektrischen Natur isolierend und bestehen im Allgemeinen nicht aus leitfähigen Schichten, die nicht dazu gedacht sind, mit der Elektrode 155 verbunden zu werden.
  • Die 11A bis 11G (kollektiv 11) sind zugehörige schematische Darstellungen, die ein exemplarisches Verfahren zur Herstellung eines Halbleiterbauelements gemäß einer Ausführungsform der Erfindung veranschaulichen. Spezieller veranschaulichen die 11A bis 11G ein Verfahren zur Bildung einer Halbleiterpackung 100 wie der in 1 dargestellten.
  • Bezugnehmend auf 11A wird das Halbleiterbauelement 110 auf dem Halbleitersubstrat 105 angeordnet. Als nächstes wird die zusammengesetzte Schicht 115 auf dem Halbleitersubstrat 105 gebildet, um das Halbleiterbauelement 110 zu bedecken. Dann wird die leitfähige Kontaktstelle 120 auf der zusammengesetzten Schicht 115 gebildet. Typischerweise wird eine elektrische Verdrahtung oder ein Stift gebildet, um die leitfähige Kontaktstelle 120 mit dem Halbleiterbauelement 110 zu verbinden.
  • Als nächstes wird die Passivierungsschicht 127 auf der zusammengesetzten Schicht 115 gebildet, und eine (Öffnung wird durch die Passivierungsschicht 127 hindurch gebildet, um einen Teil der leitfähigen Kontaktstelle 120 freizulegen. Es ist wiederum zu erwähnen, dass die Passivierungsschicht 127 optional ist und die Halbleiterpackung 110 ohne die Passivierungsschicht 127 gebildet werden kann. Nichtsdestoweniger erkennt der Fachmann verschiedene Vorteile, wenn die Passivierungsschicht 127 in ausgewählten Ausführungsformen der Erfindung enthalten ist.
  • Als nächstes wird ein Handhabungssubstrat 130 über dem Halbleitersubstrat 105 angeordnet. Eine Haftschicht 125 wird selektiv auf der Passivierungsschicht 127, der zusammengesetzten Schicht 115 und/oder dem freigelegten Teil der leitfähigen Kontaktstelle 120 gebildet. Dann wird das Handhabungssubstrat 130 durch das Haftmittel 125 an die Passivierungsschicht 127 und/oder die zusammengesetzte Schicht 115 gebondet. Es ist zu erwähnen, dass das Haftmittel 125 und das Handhabungssubstrat 130 optionale Elemente sind und bei der Ausführungsform von 11 weggelassen werden können. Alternativ kann das Handhabungssubstrat 1130 durch eine oder mehrere Schutzschichten ersetzt werden. Nichtsdestoweniger erkennt der Fachmann bestimmte Vorteile, wenn das Handhabungssubstrat 130 in ausgewählten Ausführungsformen der Erfindung enthalten ist. Zum Beispiel kann das Handhabungssubstrat 130 während des Packungsprozesses ein gewünschtes Maß an Schutz und struktureller Stabilität für die Halbleiterpackung 100 bereitstellen.
  • Vor oder nach dem Bonden des Handhabungssubstrats 130 an die Passivierungsschicht 127 und/oder die zusammengesetzte Schicht 115 kann die Unterseite des Halbleitersubstrats 105 poliert oder geätzt werden, um seine Dicke zu reduzieren. Zum Beispiel wird die Unterseite 1052 des Halbleitersubstrats 105 in einer Ausführungsform der Erfindung auf eine Dicke von etwa 50 μm chemisch-mechanisch poliert.
  • Bezugnehmend auf 11B wird eine Vertiefung 140' in dem Halbleitersubstrat 105 gebildet. Wie aus 11B ersichtlich, erstreckt sie die Vertiefung 140' von der Unterseite 1052 des Halbleitersubstrats 105 nach oben.
  • Die Vertiefung 140' kann unter Verwendung eines Laserbohrprozesses oder eines Trockenätzprozesses gebildet werden. Wenn Trockenätzen zur Bildung der Vertiefung 140' verwendet wird, wird im Allgemeinen eine Ätzmaske auf der Unterseite 1052 des Halbleitersubstrats 105 gebildet, um die Geometrie (z. B. die Position, laterale Breite etc.) der Vertiefung 140' zu definieren. Andererseits erfordert Laserätzen typischerweise keine Verwendung einer Ätzmaske. In der dargestellten Ausführungsform wird das Laserbohren oder Trockenätzen in einer solchen Weise gesteuert, dass die Tiefe der Vertiefung 140' die zusammengesetzte Schicht 115 nicht freilegt.
  • Bezugnehmend auf 11C wird die erste Durchkontaktöffnung 140 durch Ausdehnen der Vertiefung 140' gebildet. Die erste Durchkontaktöffnung 140 kann so gebildet werden, dass sie sich vollständig durch das Halbleitersubstrat 105 hindurch erstreckt und die zusammengesetzte Schicht 115 freilegt.
  • In einer Ausführungsform wird die Vertiefung 140' unter Verwendung eines isotropen Ätzprozesses ausgedehnt. Die Selektivität des isotropen Ätzprozesses wird derart gesteuert, dass das Halbleitersubstrat 105 geätzt wird, die zusammengesetzte Schicht 115 jedoch nicht wesentlich geätzt wird. Der isotrope Ätzprozess beinhaltet typischerweise einen Nassätzprozess oder einen chemischen Trockenätzprozess.
  • Bezugnehmend auf 11D wird die Abstandshalterisolationsschicht 145 gebildet, um die freigelegten Innenseiten der ersten Durchkontaktöffnung 140 und die Unterseite 1052 des Halbleitersubstrats 105 zu bedecken. Die Abstandshalterisolationsschicht 145 kann unter Verwendung einer chemischen Gasphasenabscheidung (CVD), einer physikalischen Gasphasenabscheidung (PVD) oder Polymersprühen gebildet werden.
  • Bezugnehmend auf 11E wird die zweite Durchkontaktöffnung 150 durch die Abstandshalterisolationsschicht 145, die zusammengesetzte Schicht 115 und wenigstens einen Teil der leitfähigen Kontaktstelle 120 hindurch gebildet. In der dargestellten Ausführungsform wird die zweite Durchkontaktöffnung 150 vollständig durch die leitfähige Kontaktstelle 120 hindurch gebildet, in anderen Ausführungsformen erstreckt sich die zweite Durchkontaktöffnung 150 jedoch lediglich durch einen Teil der leitfähigen Kontaktstelle 120 hindurch.
  • Die zweite Durchkontaktöffnung 15 wird typischerweise mit einem kleineren Querschnitt als die erste Durchkontaktöffnung 140 gebildet. Die zweite Durchkontaktöffnung 150 kann jedoch mit der gleichen Querschnittbreite wie die erste Durchkontaktöffnung 140 gebildet werden. Wenngleich die erste und die zweite Durchkontaktöffnung 140 und 150, die in 11E gezeigt sind, jeweils mit im Wesentlichen festen Querschnittbreiten gebildet sind, können die erste und die zweite Durchkontaktöffnung 140 und 150 außerdem alternativ mit verjüngten Formen wie jenen in 3 dargestellten gebildet werden.
  • Die zweite Durchkontaktöffnung 150 kann unter Verwendung von Laserbohren gebildet werden. In einer alternativen Ausführungsform kann die zweite Durchkontaktöffnung 150 jedoch unter Verwendung eines Trockenätzprozesses gebildet werden. Um den Trockenätzprozess durchzuführen, wird eine Ätzmaske auf der Unterseite des Halbleitersubstrats 105 und der ersten Durchkontaktöffnung 140 gebildet, um die Querschnittbreite der zweiten Durchkontaktöffnung 150 zu definieren. Der Trockenätzprozess wird dann unter Verwendung der Ätzmaske durchgeführt, um das Halbleitersubstrat 105 und die Abstandshalterisolationsschicht 145 zu schützen.
  • Bezugnehmend auf 11F wird die Elektrode 155 durch Füllen der ersten und der zweiten Durchkontaktöffnung 140 und 150 mit (optional) einer oder mehreren Barrierenschichten gefolgt von einer oder mehreren leitfähigen Schichten gebildet. In einer Ausführungsform der Erfindung kann die Elektrode 155 unter Verwendung eines Al-PVD-Depositionsverfahrens gebildet werden Alternativ kann die Elektrode 155 durch ein erstes Plattieren der freigelegten Innenseiten der ersten Durchkontaktöffnung 140 und der zweiten Durchkontaktöffnung 150 mit einer Kristallkeimschicht aus Cu und anschließendes Füllen (oder teilweises Füllen) der ersten Durchkontaktöffnung 140 und der zweiten Durchkontaktöffnung 150 mit einem oder mehreren leitfähigen Materialien gebildet werden. Das zur Bildung der Elektrode 155 verwendete leitfähige Material kann ein Metall (oder eine Metalllegierung) beinhalten, wie Aluminium (Al) oder Kupfer (Cu).
  • Die Elektrode 155 kann die erste und die zweite Durchkontaktöffnung 140 und 150 vollständig füllen, wie in 11F gezeigt, oder die Elektrode 155 kann die erste und die zweite Durchkontaktoffnung 140 und 150 teilweise füllen, wie durch den Teil mit gestrichelter Linie in 1 angezeigt. Wie zuvor unter Bezugnahme auf die in den 9 und 10 gezeigten Ausführungsformen erwähnt, kann außerdem eine Barrierenschicht in Relation zu der Elektrode 155 gebildet werden. Die Barrierenschicht(en) und/oder leitfähige(n) Schicht(en) können außerdem strukturiert werden, um die Umleitungsschicht 156 auf der Unterseite 1052 des Halbleitersubstrats 105 zu bilden, die nach Wunsch als ein lateraler Umverdrahtungsteil der Elektrode 155 dienen kann.
  • Wie zuvor kann die Elektrode 155 durch eine Abstandshalterisolationsschicht 145 von dem Halbleitersubstrat 105 isoliert werden. Außerdem ist die Elektrode 155 mittels der zweiten Durchkontaktöffnung 150 mit der leitfähigen Kontaktstelle 120 elektrisch verbunden.
  • Bezugnehmend auf 11G wird die Isolationsschicht 160 gebildet, um die Elektrode 155 und die Abstandshalterisolationsschicht 145 auf der Unterseite 1052 des Halbleitersubstrats 105 zu bedecken. Die Isolationsschicht 160 kann unter Verwendung eines CVD-Prozesses oder Aufschleudern gebildet werden.
  • Nach der Bildung der Isolationsschicht 160 kann eine Öffnung gebildet werden, um einen Teil der Umleitungsschicht 156 oder einen Teil der Elektrode 155 selektiv freizulegen. Der Anschluss 165 kann dann durch die Öffnung in der Isolationsschicht 160 hindurch mit der Umleitungsschicht 156 verbunden werden. In der dargestellten Ausführungsform ist der Anschluss 165 als ein Lotball oder ein Lothügel ausgeführt, es können jedoch auch andere herkömmlich verstandene Elemente als Alternative verwendet werden.
  • Als eine Alternative zu der in 11G dargestellten Ausführungsform kann die Öffnung in der Isolationsschicht 160 direkt unter und vertikal zu der ersten und der zweiten Durchkontaktöffnung 140 und 150 ausgerichtet gebildet werden. Auf diese Weise kann der Anschluss 165 durch eine Öffnung direkt unter der Elektrode 155 verbunden werden. In einer derartigen alternativen Ausführungsform kann die Elektrode 155 ohne Umleitungsteil 156 gebildet werden. In noch einer weiteren Ausführungsform können mehrere externe Anschlüsse durch mehrere Öffnungen in der Isolationsschicht 160 entlang der Unterseite 1052 des Halbleitersubstrats 105 mit der Elektrode 155 verbunden werden.
  • Die 12A bis 12E (kollektiv 12) sind zugehörige schematische Darstellungen, die ein weiteres exemplarisches Verfahren zur Herstellung eines Halbleiterbauelements gemäß einer Ausführungsform der Erfindung veranschaulichen. In vielen Aspekten ist das Verfahren von 12 dem Verfahren von 11 ähnlich. Demgemäß werden einige vorstehend angegebene Details aus der Beschreibung von 12 weggelassen.
  • Bezugnehmend auf 12A wird eine erste Durchkontaktöffnung 140 durch das Halbleitersubstrat 105 und einen Teil der zusammengesetzten Schicht 115 hindurch gebildet. Die Tiefe der ersten Durchkontaktöffnung 140 wird so gesteuert, dass eine Freilegung der Unterseite der leitfähigen Kontaktstelle 120 verhindert wird. Wiederum kann die erste Durchkontaktöffnung 140 unter Verwendung eines Trockenätzprozesses und/oder eines Nassätzprozesses gebildet werden. In Abhängigkeit von dem zur Bildung der ersten Durchkontaktöffnung 140 verwendeten Prozess kann es notwendig sein, vor der Bildung der ersten Durchkontaktöffnung 140 eine Ätzmaske auf der Unterseite des Halbleitersubstrats 105 zu bilden.
  • Bezugnehmend auf 12B wird als nächstes eine Abstandshalterisolationsschicht 145 auf der Unterseite 1052 des Halbleitersubstrats 105 und auf den freigelegten Innenseiten der ersten Durchkontaktöffnung 140 gebildet.
  • Bezugnehmend auf 12C wird die zweite Durchkontaktöffnung 150 durch die Abstandshalterisolationsschicht 145, den restlichen Teil der zusammengesetzten Schicht 115 und wenigstens einen Teil der leitfähigen Kontaktstelle 120 gebildet.
  • Die zweite Durchkontaktöffnung 150 weist typischerweise eine kleinere Querschnittbreite als die erste Durchkontaktöffnung 140 auf. Die zweite Durchkontaktöffnung 150 kann jedoch mit der gleichen Querschnittbreite wie die erste Durchkontaktöffnung 140 gebildet werden. Wenngleich die erste und die zweite Durchkontaktöffnung 140 und 150, die in 12C gezeigt sind, jeweils mit im Wesentlichen festen Querschnittbreiten gebildet werden, können die erste und die zweite Durchkontaktöffnung 140 und 150 alternativ mit verjüngten Formen wie jenen in 3 dargestellten gebildet werden.
  • Bezugnehmend auf 12D wird die Elektrode 155 durch Füllen der ersten und der zweiten Durchkontaktöffnung 140 und 150 mit einer oder mehreren Barrierenschichten und/oder einer oder mehreren leitfähigen Schichten gebildet. Die Elektrode 155 kann die erste und die zweite Durchkontaktöffnung 140 und 150 vollständig füllen, wie in 11F gezeigt, oder die Elektrode 155 kann die erste und die zweite Durchkontaktöffnung 140 und 150 lediglich teilweise füllen. Eine Barrierenschicht, die Titan (Ti), Titannitrid (TiN), Tantal (Ta) oder Tantalnitrid (TaN) beinhaltet, kann in Bezug auf die Elektrode 155 verwendet werden. Die leitfähige Schicht kann ein Metall wie Aluminium (Al) oder Kupfer (Cu) beinhalten. In der dargestellten Ausführungsform werden die Barrierenschicht und/oder die leitfähige Schicht strukturiert, um einen Teil der Unterseite 1052 des Halbleitersubstrats 105 zur Bildung der Umleitungsschicht 156 der Elektrode 155 zu bedecken.
  • Die Elektrode 155 wird durch die Abstandshalterisolationsschicht 145 von dem Halbleitersubstrat 105 isoliert. Außerdem wird die Elektrode 155 mittels der zweiten Durchkontaktöffnung 150 mit der leitfähigen Kontaktstelle 120 elektrisch verbunden.
  • Bezugnehmend auf 12E wird die Isolationsschicht 160 gebildet, um Teile der Elektrode 155 und der Abstandshalterisolationsschicht 145 zu bedecken, die auf der Unterseite des Halbleitersubstrats 105 ausgebil det sind. Die Isolationsschicht 160 kann unter Verwendung eines CVD-Prozesses oder Aufschleudern gebildet werden.
  • Dann wird eine Öffnung in der Isolationsschicht 160 gebildet, um einen Teil der Umleitungsschicht 156 der Elektrode 155 freizulegen. Dann wird der Anschluss 165 durch die Öffnung in der Isolationsschicht 160 mit der Umleitungsschicht 156 der Elektrode 155 verbunden.
  • Als Alternative zu der in 12E dargestellten Ausführungsform kann die Öffnung in der Isolationsschicht 160 direkt unter und in vertikaler Ausrichtung zu der ersten und der zweiten Durchkontaktöffnung 140 und 150 gebildet werden, so dass der Anschluss 165 direkt unter der Elektrode 155 angeordnet ist. In einer derartigen Ausführungsform wird die Elektrode 155 ohne Umleitungsschicht 156 gebildet. In noch einer weiteren alternativen Ausführungsform können mehrere externe Anschlüsse durch mehrere, in der Isolationsschicht 160 entlang der Unterseite 1052 des Halbleitersubstrats 105 gebildete Öffnungen mit der Elektrode 155 verbunden werden.
  • Die 13A bis 13D (kollektiv 13) sind zugehörige schematische Diagramme, die ein weiteres exemplarisches Verfahren zur Bildung eines Halbleiterbauelements gemäß einer Ausführungsform der Erfindung veranschaulichen. In vielen Aspekten ist das Verfahren der 13 den Verfahren der 11 und 12 ähnlich. Demgemäß werden einige vorstehend angegebene Details aus der Beschreibung von 13 weggelassen.
  • In 13A wird die erste Durchkontaktöffnung 140 durch die Dicke des Substrats 105 hindurch gebildet, erstreckt sich jedoch nicht in die zusammengesetzte Schicht 115. Die Abstandshalterisolationsschicht 145 und eine erste Barrierenschicht 152 werden sequentiell auf den freige legten Innenseiten der ersten Durchkontaktöffnung 140 und auf der Unterseite 1052 des Substrats 105 gebildet.
  • Danach wird, wie in 13B gezeigt, die zweite Durchkontaktöffnung 150 durch die zusammengesetzte Schicht 115 und die leitfähige Kontaktstelle 120 hindurch gebildet. Da die zweite Durchkontaktöffnung 150 die leitfähige Kontaktstelle 120 durchdringt, können Trümmer oder Rückstände von der Durchkontaktbildung die Oberfläche der Abstandshalterisolationsschicht 145 kontaminieren, bis auf das Vorhandensein der Barrierenschicht 152.
  • Wie in 13C gezeigt, wird nach der Bildung des zweiten Durchkontakts 150 die zweite Barrierenschicht 153 auf den freigelegten Innenseiten des zweiten Durchkontakts 150 und auf der ersten Barrierenschicht 152 in der ersten Durchkontaktöffnung 140 gebildet. Die zweite Barrierenschicht 153 kann zur Bildung einer glatten und gleichmäßigen Unterschicht für die nachfolgende Bildung des leitfähigen Materials 154 verwendet werden, das restliche Teile der ersten Durchkontaktöffnung 140 und der zweiten Durchkontaktöffnung 150 füllt (oder teilweise füllt).
  • Wie in 13D gezeigt, wird dann die Isolationsschicht 160 wie zuvor gebildet, um den Umleitungsteil 156 der Elektrode einschließlich der ersten Barrierenschicht 152 und der zweiten Barrierenschicht 153 auf der Unterseite 1052 des Substrats 105 zu bedecken.
  • 14 ist eine schematische Darstellung, die das optische Bauelementmodul 200 darstellt, in das ein oder mehrere Aspekte einer Halbleiterpackung konsistent mit einer Ausführungsform der Erfindung eingebaut sind.
  • Bezugnehmend auf 14 kann ein optisches Bauelementmodul 200 die Halbleiterpackung 100 beinhalten, wie in 1 dargestellt. Alternativ kann das Packungsmodul 200 eine Halbleiterpackung mit irgendeiner der in Bezug auf die 2 bis 10 beschriebenen Formen beinhalten.
  • In dem optischen Bauelementmodul 200 wird angenommen, dass das Halbleiterbauelement 100 einen aktiven Pixelsensor oder ein aktives Pixelsensorfeld für ein bildgebendes Bauelement wie eine Kamera beinhaltet. Zum Beispiel kann der aktive Pixelsensor ein komplementärer Metall-Oxid-Halbleiter(CMOS)-Sensor oder ein Sensor mit ladungsgekoppeltem Bauelement (CCD-Sensor) sein.
  • Erste Trägerelemente (oder Abstandshalter) 205 werden auf dem Handhabungssubstrat 130 der Halbleiterpackung 100 gebildet, und ein erstes transparentes Substrat 210 wird auf den ersten Trägerelementen 205 gebildet. Eine erste Linsenkomponente 226 wird zwischen den ersten Trägerelementen 205 unter dem ersten transparenten Substrat 210 gebildet und in vertikaler Ausrichtung mit dem Halbleiterbauelement 110 angeordnet.
  • Dann werden zweite Trägerelemente 225 auf dem ersten transparenten Substrat 210 gebildet, und ein zweites transparentes Substrat 230 wird auf den zweiten Trägerelementen 225 gebildet. Eine zweite Linsenkomponente 227 wird zwischen den zweiten Trägerelementen 225 auf dem zweiten transparenten Substrat 230 gebildet und in vertikaler Ausrichtung mit der ersten Linsenkomponente 226 und dem Halbleiterbauelement 110 angeordnet.
  • Auf dem zweiten transparenten Substrat 230 wird eine Apertur 245 gebildet. Die Apertur 245 wird um eine dritte Linsenkomponente 229 herum angeordnet. Die Apertur 245 wird dazu verwendet, die Transmission von Licht zu dem Halbleiterbauelement 110 zu steuern. Die Apertur 245 kann zum Beispiel aus einer Photoresistschicht gebildet werden.
  • Licht, das durch die Apertur 245 zu dem Halbleiterbauelement transmittiert wird, durchläuft eine erste und eine zweite sphärische Linse 220 und 240. Die erste Linse 220 ist in der dargestellten Ausführungsform durch die Kombination aus der ersten Linsenkomponente 226, dem ersten transparenten Substrat 210 und einem unteren Teil der zweiten Linsenkomponente 227 ausgeführt. Die zweite Linse 240 ist in der dargestellten Ausführungsform durch die Kombination aus der dritten Linsenkomponente 229, dem zweiten transparenten Substrat 230 und einem oberen Teil der zweiten Linsenkomponente 227 ausgeführt. Somit wird angenommen, dass das optische Bauelementmodul 200 von 14 die erste und zweite sphärische Linse 220 und 240 verwendet. Es können jedoch nicht-sphärische Linsen abwechseln und/oder zusätzlich innerhalb des Packungsmoduls 200 verwendet werden. Wenngleich in 14 zwei Linsen gezeigt sind, kann außerdem das Packungsmodul 200 so modifiziert werden, dass es mehr oder weniger Linsen verwendet.
  • Des Weiteren kann das in 14 dargestellte optische Bauelementmodul weiter so modifiziert sein, dass ein oder mehrere optische Filter von herkömmlicher Auslegung eingebaut sind. Zum Beispiel kann ein Infrarot(IR)-Filter mit irgendeinem der vorstehend beschriebenen transparenten Substrate verknüpft werden. In ähnlicher Weise kann ein Farbfilter in das optische Bauelementmodul eingebaut sein.
  • 15 ist ein allgemeines Blockdiagramm eines exemplarischen Systems 300, in das eine Halbleiterpackung eingebaut ist, wie zum Beispiel eine Halbleiterpackung 100, die in den 1 bis 10 dargestellt ist. In dem System 300 kann die Halbleiterpackung 100 in einen Bildsensor 340 und/oder einen Speicher 330 eingebaut sein.
  • Bezugnehmend auf 15 beinhaltet das System 300 einen Bildsensor 340, einen Speicher 330, ein Eingabe-/Ausgabebauelement 320 und eine Steuereinheit 310, die sämtlich operativ über einen Bus 350 ver bunden sind. Der Bildsensor 340, der Speicher 330, das Eingabe-/Ausgabebauelement oder die Schnittstelle 320 und die Steuereinheit 210 tauschen über den Bus 350 Daten, Adresseninformation, Steuersignale etc. aus.
  • Die Steuereinheit 310 beinhaltet typischerweise einen Prozessor, der dafür ausgelegt ist, Befehle auszuführen, die das System 300 steuern. Die Steuereinheit 310 kann zum Beispiel unter Verwendung eines Mikroprozessors, eines digitalen Signalprozessors, eines Mikrocontrollers etc. ausgeführt sein. Das Eingabe-/Ausgabebauelement 320 kann unter Verwendung von einem oder mehreren herkömmlichen Bauelementen ausgeführt sein, wie einer Tastatur, einer Anzeigevorrichtung etc. Der Speicher 330 kann mit einem Speicherfeld ausgeführt sein, das dafür ausgelegt ist, Daten zu speichern, die von dem Eingabe-/Ausgabebauelement 320, dem Bildsensor 240 und/oder der Steuereinheit 310 bereitgestellt werden. Der Bildsensor 340 kann mit einem aktiven Pixelsensorfeld mit einer oder mehreren Linsen ausgeführt sein, die Licht auf das aktive Pixelsensorfeld fokussieren.
  • Wie vorstehend beschrieben, kann sich die Halbleiterpackung 100 innerhalb des Bildsensors 340 oder des Speichers 330 befinden. Wenn sich die Halbleiterpackung 100 innerhalb des Bildsensors 340 befindet, kann die Halbleiterpackung 100 an einem Packungsmodul angebracht sein, wie jenem in 14 dargestellten. In einem solchen Fall beinhaltet das Halbleiterbauelement 110 einen aktiven Pixelsensor oder ein aktives Pixelsensorfeld. Andererseits kann das Halbleiterbauelement 110 ein oder mehrere Speicherelemente beinhalten, wie ein Speicherzellenfeld, wenn sich die Halbleiterpackung 100 innerhalb des Speichers 330 befindet.
  • Durch Einbauen einer Halbleiterpackung, die gemäß einer Ausführungsform der Erfindung ausgelegt und ausgeführt ist, in einen Bildsensor 340 und/oder einen Speicher 330 können überlegene elektrische Verbindungen zwischen einem beteiligten Halbleiterbauelement 110 und verknüpften Komponenten des Systems 300 bereitgestellt werden. Als ein Ergebnis ist die Zuverlässigkeit des Systems 300 verbessert.
  • Ob in einem System oder einer Halbleiterpackung aufgenommen, stellt die vorliegende Erfindung in ihren zahlreichen verschiedenen Formen eine verbesserte elektrische Leistungsfähigkeit in Bezug auf eine Elektrode und ein Halbleitersubstrat bereit, das von der Elektrode durchdrungen ist. Diese verbesserte elektrische Leistungsfähigkeit erleichtert die Bildung von zuverlässigeren Elektrodenverbindungen mit leitfähigen Kontaktstellen. Diese verbesserte Leistungsfähigkeit kann bereitgestellt werden, selbst wenn die Elektrode mit teilweiser oder vollständiger Durchdringung der leitfähigen Kontaktstelle ausgebildet ist.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • - US 6873054 [0009]
    • - US 7045870 [0009]
    • - US 2007/0054419 [0009]

Claims (48)

  1. Integrierte Halbleiterschaltkreispackung mit – einem Substrat mit einer ersten Oberfläche und einer zweiten Oberfläche, – einer auf der ersten Oberfläche gebildeten zusammengesetzten Schicht, – einer leitfähigen Kontaktstelle, die auf oder wenigstens teilweise in der zusammengesetzten Schicht ausgebildet ist, – einer Elektrode, die einen ersten Teil, der sich durch das Substrat von der zweiten Oberfläche aus erstreckt, und einen zweiten Teil beinhaltet, der sich von dem ersten Teil durch die zusammengesetzte Schicht hindurch erstreckt, um die leitfähige Kontaktstelle elektrisch zu kontaktieren, und – einer Abstandshalterisolationsschicht, die den ersten Teil der Elektrode von dem Substrat trennt.
  2. Packung nach Anspruch 1, wobei die Abstandshalterisolationsschicht lediglich den ersten Teil der Elektrode von dem Substrat trennt und der zweite Teil der Elektrode die zusammengesetzte Schicht kontaktiert.
  3. Packung nach Anspruch 1 oder 2, wobei die Elektrode des Weiteren eine Umleitungsschicht beinhaltet, die auf der zweiten Oberfläche des Substrats ausgebildet ist, und die Packung des Weiteren beinhaltet: – eine Isolationsschicht, die auf der zweiten Oberfläche des Substrats angeordnet ist und die Umleitungsschicht bedeckt, und – einen Anschluss, der durch eine Öffnung in der Isolationsschicht mit der Elektrode verbunden ist.
  4. Packung nach einem der Ansprüche 1 bis 3, die des Weiteren beinhaltet: – ein Halbleiterbauelement, das auf oder wenigstens teilweise in dem Substrat angeordnet ist, und – eine Passivierungsschicht, die auf der zusammengesetzten Schicht ausgebildet ist und das Halbleiterbauelement bedeckt, wobei eine Öffnung in der Passivierungsschicht wenigstens einen Teil der leitfähigen Kontaktstelle freilegt.
  5. Packung nach Anspruch 4, die des Weiteren beinhaltet: – ein Handhabungssubstrat, das mit einem Haftmittel wenigstens an einem Teil der Passivierungsschicht haftet.
  6. Packung nach Anspruch 5, wobei das Handhabungssubstrat aus einem transparenten Material gebildet ist.
  7. Packung nach einem der Ansprüche 1 bis 6, wobei die leitfähige Kontaktstelle in der zusammengesetzten Schicht eingebettet ist.
  8. Packung nach einem der Ansprüche 1 bis 7, wobei sich der erste Teil der Elektrode wenigstens teilweise in die zusammengesetzte Schicht hinein erstreckt.
  9. Packung nach einem der Ansprüche 1 bis 8, – wobei die Abstandshalterisolationsschicht und der erste Teil der Elektrode in einer ersten Durchkontaktöffnung angeordnet sind, die sich vollständig durch das Substrat hindurch erstreckt, und – die Abstandshalterisolationsschicht konform auf Innenseiten der ersten Durchkontaktöffnung ausgebildet ist und der erste Teil der Elektrode konform derart auf der Abstandshalterisola tionsschicht ausgebildet ist, dass die erste Durchkontaktöffnung nicht vollständig gefüllt ist.
  10. Packung nach einem der Ansprüche 1 bis 9, wobei wenigstens einer des ersten und des zweiten Teils der Elektrode einen verjüngten Querschnitt aufweist, der abnimmt, während er sich von der zweiten Oberfläche des Substrats aus erstreckt.
  11. Packung nach einem der Ansprüche 1 bis 10, wobei das Halbleiterbauelement mit der Elektrode elektrisch verbunden ist.
  12. Packung nach Anspruch 11, wobei das Halbleiterbauelement einen aktiven Pixelsensor beinhaltet.
  13. Packung nach einem der Ansprüche 1 bis 12, wobei sich der zweite Teil der Elektrode vollständig durch die leitfähige Kontaktstelle hindurch erstreckt.
  14. Packung nach Anspruch 13, die des Weiteren beinhaltet. – eine auf der zusammengesetzten Schicht ausgebildete Passivierungsschicht, wobei eine Öffnung in der Passivierungsschicht wenigstens einen Teil der leitfähigen Kontaktstelle und einen Teil des zweiten Teils der Elektrode freilegt, der sich durch die leitfähige Kontaktstelle hindurch erstreckt, und – eine Hügelstruktur, die auf einem Teil des zweiten Teils der Elektrode ausgebildet ist, der sich durch die leitfähige Kontaktstelle hindurch erstreckt.
  15. Packung nach einem der Ansprüche 1 bis 14, die des Weiteren beinhaltet: – ein Halbleiterbauelement, das auf oder wenigstens teilweise in dem Substrat ausgebildet und nicht von der zusammengesetzten Schicht bedeckt ist, – eine auf der zusammengesetzten Schicht ausgebildete Passivierungsschicht, wobei eine Öffnung in der Passivierungsschicht wenigstens einen Teil der leitfähigen Kontaktstelle freilegt und wobei die kombinierte Dicke aus der zusammengesetzten Schicht und der Passivierungsschicht im Wesentlichen gleich der Dicke des Halbleiterbauelements ist, und – ein Handhabungssubstrat, das wenigstens teilweise derart an einem Teil der Passivierungsschicht haftet, dass ein abgedichteter interner Zwischenraum zwischen dem Halbleiterbauelement und dem Handhabungssubstrat gebildet ist.
  16. Packung nach Anspruch 15, wobei das Halbleiterbauelement ein aktiver Pixelsensor oder ein optischer Filter ist.
  17. Packung nach einem der Ansprüche 1 bis 16, wobei der zweite Teil der Elektrode wenigstens einen Teil der leitfähigen Kontaktstelle durchdringt und die Packung des Weiteren eine Barrierenschicht beinhaltet, die zwischen dem ersten Teil der Elektrode und der Abstandshalterisolationsschicht ausgebildet ist.
  18. Packung nach einem der Ansprüche 1 bis 17, wobei der zweite Teil der Elektrode wenigstens einen Teil der leitfähigen Kontaktstelle durchdringt und die Packung des Weiteren beinhaltet: – eine erste Barrierenschicht, die zwischen dem ersten Teil der Elektrode und der Abstandshalterisolationsschicht ausgebildet ist, und – eine zweite Barrierenschicht, die auf der ersten Barrierenschicht und zwischen dem zweiten Teil der Elektrode und der zusammengesetzten Schicht ausgebildet ist.
  19. Verfahren zur Herstellung einer Halbleiterpackung mit folgenden Schritten: – Bilden einer zusammengesetzten Schicht auf einer ersten Oberfläche eines Substrats, – Bilden einer leitfähigen Kontaktstelle auf oder wenigstens teilweise in der zusammengesetzten Schicht, – Bilden einer ersten Durchkontaktöffnung durch das Substrat hindurch von einer zweiten Oberfläche des Substrats, die der ersten Oberfläche des Substrats gegenüberliegt, – Bilden einer Abstandshalterisolationsschicht auf Innenseiten der ersten Durchkontaktöffnung, – Bilden einer zweiten Durchkontaktöffnung durch die Abstandshalterisolationsschicht derart, dass sie sich durch die zusammengesetzte Schicht hindurch erstreckt, um die leitfähige Kontaktstelle zu erreichen, – Bilden einer Elektrode, die einen ersten Teil, der in der ersten Durchkontaktöffnung angeordnet ist, und einen zweiten Teil beinhaltet, der in der zweiten Durchkontaktöffnung angeordnet ist, wobei der zweite Teil der Elektrode mit der leitfähigen Kontaktstelle einen elektrischen Kontakt herstellt.
  20. Verfahren nach Anspruch 19, wobei das Bilden der ersten Durchkontaktöffnung umfasst: – Bilden einer Vertiefung durch wenigstens einen Teil des Substrats von der zweiten Oberfläche aus und – Erweitern der Vertiefung unter Verwendung eines isotropen Ätzprozesses, bis die zusammengesetzte Schicht freigelegt ist.
  21. Verfahren nach Anspruch 19 oder 20, wobei das Bilden der zweiten Durchkontaktöffnung umfasst: – Durchführen eines Laserbohr- oder eines Ätzprozesses durch die erste Durchkontaktöffnung.
  22. Verfahren nach einem der Ansprüche 19 bis 21, wobei der erste Teil der Elektrode konform derart auf der Abstandshalterisolationsschicht gebildet wird, dass die erste Durchkontaktöffnung nicht vollständig gefüllt ist.
  23. Verfahren nach einem der Ansprüche 19 bis 22, wobei das Bilden der Elektrode das Bilden einer Umleitungsschicht auf der zweiten Oberfläche des Substrats beinhaltet und das Verfahren des Weiteren umfasst: – Bilden einer Isolationsschicht auf der zweiten Oberfläche, um die Umleitungsschicht zu bedecken, Bilden einer Öffnung durch die Isolationsschicht hindurch, um einen Teil der Umleitungsschicht freizulegen, und – Bilden eines Anschlusses in elektrischem Kontakt zu dem freigelegten Teil der Umleitungsschicht.
  24. Verfahren nach einem der Ansprüche 19 bis 23, das des Weiteren umfasst: – Bilden einer Isolationsschicht auf der zweiten Oberfläche des Substrats, – Bilden einer Öffnung durch die Isolationsschicht hindurch direkt unter und vertikal ausgerichtet zu der Elektrode und – Bilden eines Anschlusses in elektrischem Kontakt mit der Elektrode durch die Öffnung in der Isolationsschicht.
  25. Verfahren nach einem der Ansprüche 19 bis 24, wobei sich die erste Durchkontaktöffnung wenigstens teilweise durch die zusammengesetzte Schicht hindurch erstreckt.
  26. Verfahren nach einem der Ansprüche 19 bis 25, wobei wenigstens eine der ersten und der zweiten Durchkontaktöffnung mit einer verjüngten Querschnittbreite gebildet wird, die von der zweiten Oberfläche des Halbleitersubstrats aus abnimmt.
  27. Verfahren nach einem der Ansprüche 19 bis 26, wobei sich die zweite Durchkontaktöffnung vollständig durch die leitfähige Kontaktstelle hindurch erstreckt.
  28. Verfahren nach einem der Ansprüche 19 bis 27, das des Weiteren das Bilden einer ersten Barrierenschicht auf der Abstandshalterisolationsschicht in der ersten Durchkontaktöffnung umfasst.
  29. Verfahren nach Anspruch 28, das des Weiteren das Bilden einer zweiten Barrierenschicht auf der ersten Barrierenschicht und auf freigelegten Innenseiten der zweiten Durchkontaktöffnung umfasst.
  30. Integriertes optisches Halbleiterschaltkreisbauelementmodul mit – einem Substrat mit gegenüberliegenden ersten und zweiten Oberflächen, – einem auf der ersten Oberfläche ausgebildeten aktiven Pixelsensor, – einer zusammengesetzten Schicht, die auf der ersten Oberfläche ausgebildet ist und wenigstens einen Teil des aktiven Pixelsensors kontaktiert, – einer leitfähigen Kontaktstelle, die auf oder wenigstens teilweise in der zusammengesetzten Schicht ausgebildet ist, – einer Elektrode, die einen ersten Teil, der sich durch das Substrat hindurch von der zweiten Oberfläche aus erstreckt, und einen zweiten Teil beinhaltet, der sich von dem ersten Teil aus durch die zusammengesetzte Schicht erstreckt, um die leitfähige Kontaktstelle zu erreichen, – einer Abstandshalterisolationsschicht, die zwischen dem ersten Teil der Elektrode und dem Substrat angeordnet ist, und – einem transparenten Substrat, das auf dem Substrat über dem aktiven Pixelsensor angeordnet ist.
  31. Modul nach Anspruch 30, das des Weiteren wenigstens eine Linse beinhaltet, die in Relation zu dem aktiven Pixelsensor angeordnet ist.
  32. Modul nach Anspruch 31, wobei die wenigstens eine Linse eine Linsenkomponente beinhaltet, die in Relation zu dem transparenten Substrat gebildet ist.
  33. Modul nach einem der Ansprüche 30 bis 32, das des Weiteren einen Infrarotfilter beinhaltet, der in Relation zu dem aktiven Pixelsensor angeordnet und mit dem transparenten Substrat verknüpft ist.
  34. Modul nach einem der Ansprüche 30 bis 33, wobei der aktive Pixelsensor ein CMOS-Sensor oder ein CCD-Sensor ist.
  35. Modul nach einem der Ansprüche 30 bis 34, wobei der erste und/oder der zweite Teil der Elektrode eine verjüngte Querschnittbreite aufweist, die von der zweiten Oberfläche aus abnimmt.
  36. Modul nach einem der Ansprüche 30 bis 35, wobei der erste Teil der Elektrode in einer ersten Durchkontaktöffnung gebildet ist, die sich von der zweiten Oberfläche aus vollständig durch das Substrat hindurch erstreckt, und wobei die Abstandshalterisolationsschicht konform auf Innenseiten der ersten Durchkontaktöffnung gebildet ist und der erste Teil der Elektrode konform derart auf der Abstandshalterisolationsschicht gebildet ist, dass die erste Durchkontaktöffnung nicht vollständig gefüllt ist.
  37. Modul nach einem der Ansprüche 30 bis 36, das des Weiteren beinhaltet: – eine auf der zweiten Oberfläche des Substrats ausgebildete Isolationsschicht und – einen Anschluss, der durch eine Öffnung in der Isolationsschicht mit der Elektrode verbunden ist.
  38. Modul nach einem der Ansprüche 30 bis 37, wobei sich der zweite Teil der Elektrode wenigstens teilweise durch die leitfähige Kontaktstelle hindurch erstreckt.
  39. Modul nach Anspruch 38, das des Weiteren eine Barrierenschicht beinhaltet, die zwischen dem ersten Teil der Elektrode und der Abstandshalterisolationsschicht ausgebildet ist.
  40. Elektronisches System mit – einer Steuereinheit, die über einen Bus operativ mit einer Halbleiterpackung verbunden ist, – einer Eingabe-/Ausgabeschnittstelle, die über den Bus Datenübertragungen zwischen der Halbleiterpackung und der Steuereinheit ermöglicht, – wobei die Halbleiterpackung beinhaltet: – ein Substrat mit gegenüberliegenden ersten und zweiten Oberflächen, – ein auf der ersten Oberfläche des Substrats angeordnetes Halbleiterbauelement, – eine zusammengesetzte Schicht, die auf der ersten Oberfläche des Substrats gebildet ist und wenigstens einen Teil des Halbleiterbauelements kontaktiert, – eine leitfähige Kontaktstelle, die auf oder wenigstens teilweise in der zusammengesetzten Schicht gebildet ist, – eine Elektrode, die einen ersten Teil, der sich von der zweiten Oberfläche durch das Substrat hindurch erstreckt, und einen zweiten Teil beinhaltet, der sich von dem ersten Teil aus durch die zusammengesetzte Schicht hindurch erstreckt, um die leitfähige Kontaktstelle zu erreichen, und – eine Abstandshalterisolationsschicht, die den ersten Teil der Elektrode von dem Substrat trennt.
  41. System nach Anspruch 40, wobei das Halbleiterbauelement einen Bildsensor beinhaltet.
  42. System nach Anspruch 41, wobei der Bildsensor einen CMOS-Bildsensor oder einen CCD-Bildsensor beinhaltet.
  43. System nach einem der Ansprüche 40 bis 42, wobei das Halbleiterbauelement einen Speicherchip beinhaltet.
  44. System nach einem der Ansprüche 40 bis 43, wobei sich der zweite Teil der Elektrode wenigstens teilweise durch die leitfähige Kontaktstelle hindurch erstreckt.
  45. System nach Anspruch 44, das des Weiteren eine Barrierenschicht beinhaltet, die zwischen dem ersten Teil der Elektrode und der Abstandshalterisolationsschicht ausgebildet ist.
  46. System nach einem der Ansprüche 40 bis 45, das des Weiteren beinhaltet: – eine auf der zweiten Oberfläche des Substrats ausgebildete Isolationsschicht und – einen Anschluss, der durch eine Öffnung in der Isolationsschicht mit der Elektrode verbunden ist.
  47. System nach einem der Ansprüche 40 bis 46, wobei sich der erste Teil der Elektrode durch wenigstens einen Teil der zusammengesetzten Schicht hindurch erstreckt.
  48. System nach einem der Ansprüche 40 bis 47, wobei der erste und/oder der zweite Teil der Elektrode eine verjüngte Querschnittbreite aufweist, die von der zweiten Oberfläche aus abnimmt.
DE102008024443A 2007-05-18 2008-05-13 Integrierte Halbleiterschaltkreispackung, Herstellungsverfahren, optisches Bauelementmodul und elektronisches System Withdrawn DE102008024443A1 (de)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR10-2007-0048911 2007-05-18
KR20070048911 2007-05-18
KR10-2007-0123811 2007-11-30
KR1020070123811A KR20080101635A (ko) 2007-05-18 2007-11-30 반도체 패키지, 그 제조 방법, 및 반도체 패키지를 이용한패키지 모듈 및 전자 제품
US12/045,840 2008-03-11
US12/045,840 US20080284041A1 (en) 2007-05-18 2008-03-11 Semiconductor package with through silicon via and related method of fabrication

Publications (1)

Publication Number Publication Date
DE102008024443A1 true DE102008024443A1 (de) 2008-12-18

Family

ID=39986358

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008024443A Withdrawn DE102008024443A1 (de) 2007-05-18 2008-05-13 Integrierte Halbleiterschaltkreispackung, Herstellungsverfahren, optisches Bauelementmodul und elektronisches System

Country Status (1)

Country Link
DE (1) DE102008024443A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012080015A1 (de) * 2010-12-17 2012-06-21 Osram Opto Semiconductors Gmbh Träger für einen optoelektronischen halbleiterchip und halbleiterchip
DE102016100108A1 (de) * 2015-12-15 2017-06-22 Taiwan Semiconductor Manufacturing Company, Ltd. Halbleitervorrichtungsstruktur mit antisäureschicht und verfahren zu ihrer herstellung

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6873054B2 (en) 2002-04-24 2005-03-29 Seiko Epson Corporation Semiconductor device and a method of manufacturing the same, a circuit board and an electronic apparatus
US7045870B2 (en) 2001-10-04 2006-05-16 Sony Corporation Solid image-pickup device and method for manufacturing the solid image pickup device
US20070054419A1 (en) 2005-09-02 2007-03-08 Kyung-Wook Paik Wafer level chip size package for CMOS image sensor module and manufacturing method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7045870B2 (en) 2001-10-04 2006-05-16 Sony Corporation Solid image-pickup device and method for manufacturing the solid image pickup device
US6873054B2 (en) 2002-04-24 2005-03-29 Seiko Epson Corporation Semiconductor device and a method of manufacturing the same, a circuit board and an electronic apparatus
US20070054419A1 (en) 2005-09-02 2007-03-08 Kyung-Wook Paik Wafer level chip size package for CMOS image sensor module and manufacturing method thereof

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012080015A1 (de) * 2010-12-17 2012-06-21 Osram Opto Semiconductors Gmbh Träger für einen optoelektronischen halbleiterchip und halbleiterchip
US9293661B2 (en) 2010-12-17 2016-03-22 Osram Opto Semiconductors Gmbh Support for an optoelectronic semiconductor chip, and semiconductor chip
DE102016100108A1 (de) * 2015-12-15 2017-06-22 Taiwan Semiconductor Manufacturing Company, Ltd. Halbleitervorrichtungsstruktur mit antisäureschicht und verfahren zu ihrer herstellung
DE102016100108B4 (de) 2015-12-15 2019-12-05 Taiwan Semiconductor Manufacturing Company, Ltd. Halbleitervorrichtungsstruktur mit antisäureschicht und verfahren zu ihrer herstellung

Similar Documents

Publication Publication Date Title
DE102012109484B4 (de) Gepackte Halbleitervorrichtung und Verfahren zum Packen der Halbleitervorrichtung
DE102018116729B3 (de) Halbleiter-Bauelement-Package und Verfahren
DE102016100270B4 (de) Bondstrukturen und verfahren zu ihrer herstellung
DE102014019414B4 (de) Fan-out-Gehäuse und Verfahren zu seiner Herstellung
DE102013101192B4 (de) Halbleitergehäuse
DE102009035437B4 (de) Halbleiterbauelement mit einem Verspannungspuffermaterial, das über einem Metallisierungssystem mit kleinem ε gebildet ist
US20080284041A1 (en) Semiconductor package with through silicon via and related method of fabrication
DE102019128460A1 (de) Halbleiterpackages und verfahren für deren herstellung
DE102015105981A1 (de) Gehäuse und Verfahren zum Bilden von Gehäusen
DE112015007068T5 (de) Alternative oberflächen für leitende kontaktinselschichten von siliziumbrücken für halbleitergehäuse
DE102006056066A1 (de) Halbleiterbauelement mit Justiermarkierungsschicht und Herstellungsverfahren
DE102011087279A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102013108704B4 (de) Ein verfahren zum herstellen einer metallpadstruktur eines die, ein verfahren zum herstellen eines bondpads eines chips, eine die-anordnung und eine chipanordnung
DE112006001588T5 (de) Verfahren zum Bilden von Durchkontaktierungen durch Silizium mit Krägen zum Abpuffern von Belastungen und danach hergestellte Bauelemente
DE102020115751B4 (de) Halbleiter-Chip und Halbleitergehäuse, welches diesen umfasst
DE112008001588B4 (de) Verfahren zum herstellen einer bildaufnahmevorrichtung
DE102012217198A1 (de) Elektronische Vorrichtung und Verfahren zum Herstellen derselben
DE102008054054A1 (de) Halbleiterbauelement mit einem Aufbau für reduzierte Verspannung von Metallsäulen
DE102009010885B4 (de) Metallisierungssystem eines Halbleiterbauelements mit Metallsäulen mit einem kleineren Durchmesser an der Unterseite und Herstellungsverfahren dafür
DE112019000113T5 (de) Halbleiterbauteil mit einem verteilten speicherchip-modul
DE102007057689A1 (de) Halbleiterbauelement mit einem Chipgebiet, das für eine aluminiumfreie Lothöckerverbindung gestaltet ist, und eine Teststruktur, die für eine aluminiumfreie Drahtverbindung gestaltet ist
DE102017126181A1 (de) Leitfähige Durchkontaktierungen in Halbleiterpackages und Verfahren zur Herstellung derselben
DE102021100457A1 (de) Rückseiten- oder vorderseiten-substratdurchkontaktierungslandung (tsv-landung) auf metall
DE102020124131A1 (de) Halbleitervorrichtung und verfahren
DE102008024443A1 (de) Integrierte Halbleiterschaltkreispackung, Herstellungsverfahren, optisches Bauelementmodul und elektronisches System

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20111201