DE102016100108B4 - Halbleitervorrichtungsstruktur mit antisäureschicht und verfahren zu ihrer herstellung - Google Patents

Halbleitervorrichtungsstruktur mit antisäureschicht und verfahren zu ihrer herstellung Download PDF

Info

Publication number
DE102016100108B4
DE102016100108B4 DE102016100108.2A DE102016100108A DE102016100108B4 DE 102016100108 B4 DE102016100108 B4 DE 102016100108B4 DE 102016100108 A DE102016100108 A DE 102016100108A DE 102016100108 B4 DE102016100108 B4 DE 102016100108B4
Authority
DE
Germany
Prior art keywords
layer
antacid
over
metal
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102016100108.2A
Other languages
English (en)
Other versions
DE102016100108A1 (de
Inventor
Yin-Shuo CHU
Chi-Chung Yu
Li-Yen Fang
Tain-Shang Chang
Yao-Hsiang Liang
Min-Chih TSAI
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102016100108A1 publication Critical patent/DE102016100108A1/de
Application granted granted Critical
Publication of DE102016100108B4 publication Critical patent/DE102016100108B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14698—Post-treatment for the devices, e.g. annealing, impurity-gettering, shor-circuit elimination, recrystallisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Komplementäre Metalloxidhalbleiter (CMOS)-Bildsensorstruktur, die Folgendes umfasst:ein Substrat (102), das eine Vorderseite (102a) und eine Rückseite (102b) aufweist;eine Interconnect-Struktur (130), die über der Vorderseite des Substrats (102) ausgebildet ist;eine Antisäureschicht (146), die über der Interconnect-Struktur (130) ausgebildet ist,;eine Bondungsschicht (150), die über der Antisäureschicht (146) ausgebildet ist; undmehrere Pixelregionen (210), die über der Rückseite des Substrats (102) oder über der Bondungsschicht (150) ausgebildet sind;wobei die Antisäureschicht (146) eine Metallnitridschicht (142) und eine Metallschicht (144) umfasst, und die Metallnitridschicht (142) ein Metallelement umfasst, das das gleiche ist wie das der Metallschicht.

Description

  • HINTERGRUND
  • Halbleitervorrichtungen werden in einer Vielzahl verschiedener elektronischer Anwendungen verwendet, wie zum Beispiel Personalcomputer, Mobiltelefone, Digitalkameras und sonstige elektronische Ausrüstung. Halbleitervorrichtungen werden in der Regel hergestellt, indem man nacheinander isolierende oder dielektrische Schichten, leitfähige Schichten und Halbleiterschichten aus Material über einem Halbleitersubstrat abscheidet und die verschiedenen Materialschichten unter Verwendung von Lithografie- und Ätzprozessen strukturiert, um Schaltkreiskomponenten und -elemente auf dem Halbleitersubstrat zu bilden. Viele integrierte Schaltkreise werden in der Regel auf einem einzelnen Halbleiterwafer hergestellt, und individuelle Dies auf dem Wafer werden durch Sägen zwischen den integrierten Schaltkreisen entlang einer Ritzlinie vereinzelt. Die individuellen Dies werden in der Regel separat verkapselt, beispielsweise in Mehrchip-Modulen oder in anderen Arten von Packaging.
  • Ein Bildsensor wird verwendet, um ein optisches Bild, das auf den Bildsensor fokussiert wird, in ein elektrisches Signal umzuwandeln. Der Bildsensor enthält ein Array von Lichtdetektierenden Elementen, wie zum Beispiel Photodioden, und ein Licht-detektierendes Element ist dafür konfiguriert, ein elektrisches Signal zu erzeugen, das der Intensität des Lichts entspricht, das auf das Licht-detektierende Element auftrifft. Das elektrische Signal wird dafür verwendet, ein entsprechendes Bild auf einem Monitor anzuzeigen oder Informationen über das optische Bild bereitstellen.
  • Die US 2015/0357 400 A1 beschreibt eine Halbleitervorrichtung mit eine Verdrahtungsstruktur, die mit einer leitenden Schicht und leitenden Sperrschichten beidseits der leitenden Schicht ausgebildet ist. Die leitenden Sperrschichten haben den Zweck, die Haftung zwischen der Verdrahtungsstruktur und der darunterliegenden Isolierungsschicht zu verbessern.
  • Die DE 10 2008 024 443 A1 beschreibt eine ähnliche Halbleitervorrichtung mit einer Elektrode und mehreren Sperrschichten um die Elektrode herum.
  • Weiterer Stand der Technik ist aus der US 2015/0076648 A1 bekannt.
  • Obgleich die existierenden Bildsensorvorrichtungsstrukturen und Verfahren zu ihrer Herstellung allgemein für ihren vorgesehenen Zweck ausreichend sind, erbringen sie doch nicht in jeder Hinsicht zufriedenstellende Ergebnisse.
  • Die Erfindung sieht eine Bildsensorstruktur gemäß Anspruch 1, eine Halbleitervorrichtungsstruktur gemäß Anspruch 9 und ein Verfahren gemäß Anspruch 16 vor. Ausgestaltungen sind in den abhängigen Ansprüchen angegeben.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung werden am besten anhand der folgenden detaillierten Beschreibung verstanden, wenn sie in Verbindung mit den begleitenden Figuren gelesen wird. Es ist anzumerken, dass, gemäß der üblichen Praxis in der Industrie, verschiedene Merkmale nicht maßstabsgetreu gezeichnet sind. Die Abmessungen der verschiedenen Strukturelemente können im Interesse der Klarheit der Darstellung beliebig vergrößert oder verkleinert werden.
    • Die 1A-1F zeigen Querschnittsdarstellungen von verschiedenen Stufen des Ausbildens einer komplementären Metalloxidhalbleiter (CMOS)-Bildsensorstruktur gemäß einigen Ausführungsformen der Offenbarung.
    • Die 2A-2E zeigen perspektivische Darstellungen von verschiedenen Stufen des Ausbildens einer komplementären Metalloxidhalbleiter (CMOS)-Bildsensorstruktur gemäß einigen Ausführungsformen der Offenbarung.
    • Die 3A-3D zeigen Querschnittsdarstellungen von verschiedenen Stufen des Ausbildens einer komplementären Metalloxidhalbleiter (CMOS)-Bildsensorstruktur gemäß einigen Ausführungsformen der Offenbarung.
    • Die 4A-4E zeigen Querschnittsdarstellungen von verschiedenen Stufen des Ausbildens einer Halbleitervorrichtungsstruktur gemäß einigen Ausführungsformen der Offenbarung.
  • DETAILLIERTE BESCHREIBUNG
  • Die folgende Offenbarung stellt viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale der Erfindung bereit. Im Folgenden werden konkrete Beispiele von Komponenten und Anordnungen beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind natürlich nur Beispiele und dienen nicht der Einschränkung. Zum Beispiel kann die Ausbildung eines ersten Strukturelements über oder auf einem zweiten Strukturelement in der folgenden Beschreibung Ausführungsformen umfassen, bei denen die ersten und zweiten Strukturelemente in direktem Kontakt ausgebildet sind, und können auch Ausführungsformen umfassen, bei denen zusätzliche Strukturelemente zwischen den ersten und zweiten Strukturelementen ausgebildet sein können, so dass die ersten und zweiten Strukturelemente nicht unbedingt in direktem Kontakt stehen. Darüber hinaus kann die vorliegende Offenbarung Bezugszahlen und/oder -buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient dem Zweck der Einfachheit und Klarheit und schafft nicht automatisch eine Beziehung zwischen den verschiedenen besprochenen Ausführungsformen und/oder Konfigurationen
  • Es werden einige Variationen der Ausführungsformen beschrieben. In allen verschiedenen Ansichten und veranschaulichenden Ausführungsformen werden die gleichen Bezugszahlen zum Bezeichnen gleicher Elemente verwendet. Es versteht sich, dass zusätzliche Arbeitsschritte vor, während und/oder nach dem Verfahren vorgesehen werden können und dass einige der beschriebenen Abläufe für andere Ausführungsformen des Verfahrens ersetzt oder weggelassen werden können.
  • Es werden Ausführungsformen für eine Halbleitervorrichtungsstruktur und ein Verfahren zu ihrer Herstellung bereitgestellt. Die 1A-1F zeigen Querschnittsdarstellungen von verschiedenen Stufen des Ausbildens einer komplementären Metalloxidhalbleiter (CMOS)-Bildsensorstruktur 300a gemäß einigen Ausführungsformen der Offenbarung. Die Struktur 300a ist eine Backside-Illuminated (BSI)-Bildsensorstruktur. Die 2A-2E zeigen perspektivische Darstellungen von verschiedenen Stufen des Ausbildens einer komplementären Metalloxidhalbleiter (CMOS)-Bildsensorstruktur 300a gemäß einigen Ausführungsformen der Offenbarung.
  • Wir wenden uns 1A zu, wo eine Halbleitervorrichtungsstruktur 100a ein Substrat 102 enthält. In einigen Ausführungsformen ist das Substrat 102 ein Abschnitt eines Wafers. Das Substrat 102 hat eine Vorderseite 102a und eine Rückseite 102b.
  • Das Substrat 102 kann aus Silizium oder sonstigen Halbleitermaterialien bestehen. Alternativ oder zusätzlich kann das Substrat 102 sonstige elementare Halbleitermaterialien, wie zum Beispiel Germanium, enthalten. In einigen Ausführungsformen besteht das Substrat 102 aus einem Verbundhalbleiter, wie zum Beispiel Siliziumcarbid, Galliumarsen, Indiumarsenid oder Indiumphosphid. In einigen Ausführungsformen besteht das Substrat 102 aus einem Legierungshalbleiter, wie zum Beispiel Silizium-Germanium, Silizium-Germaniumcarbid, Gallium-Arsen-Phosphid oder Gallium-Indiumphosphid. In einigen Ausführungsformen enthält das Substrat 102 eine epitaxiale Schicht. Zum Beispiel hat das Substrat 102 eine epitaxiale Schicht, die über einem Volumenhalbleiter liegt.
  • Das Substrat 102 kann des Weiteren Isolierungsstrukturelemente 108 enthalten, wie zum Beispiel Shallow Trench Isolation (STI)-Strukturelemente oder Local Oxidation of Silicon (LOCOS)-Strukturelemente. Isolierungsstrukturelemente können verschiedene Vorrichtungselemente definieren und isolieren.
  • Das Substrat 102 kann des Weiteren (nicht gezeigte) dotierte Regionen enthalten. Die dotierten Regionen können mit Dotanden vom p-Typ dotiert sein, wie zum Beispiel Bor oder BF2, und/oder mit Dotanden vom n-Typ, wie zum Beispiel Phosphor (P) oder Arsen (As). Die dotierten Regionen können direkt auf dem Substrat 102, in einer P-Mulden-Struktur, in einer N-Mulden-Struktur oder in einer Doppelmulden-Struktur gebildet werden.
  • Ein Transistor, der eine Gate-Dielektrikumschicht 112 und eine Gate-Elektrodenschicht 114 enthält, wird auf der Vorderseite 102a des Substrats 102 ausgebildet. Die Abstandshalter 116 werden auf gegenüberliegenden Seitenwänden der Gate-Elektrodenschicht 114 ausgebildet. Die Source/Drain (S/D)-Strukturen 118 werden in dem Substrat 102 ausgebildet.
  • Zu anderen Vorrichtungselementen gehören Transistoren (zum Beispiel Metalloxidhalbleiter-Feldeffekt-Transistoren (MOSFET), komplementäre Metalloxidhalbleiter (CMOS)-Transistoren, Bipolar-Junction-Transistoren (BJT), Hochspannungstransistoren, Hochfrequenztransistoren, p-Kanal und/oder n-Kanal-Feldeffekt-Transistoren (PFETs und NFETs) usw.), Dioden und/oder sonstige geeignete Elemente, die über dem Substrat 102 ausgebildet werden können. Es werden verschiedene Prozesse ausgeführt, um Vorrichtungselemente zu bilden, wie zum Beispiel Abscheidung, Ätzen, Implantierung, Photolithografie, Ausheilen und/oder sonstige geeignete Prozesse. In einigen Ausführungsformen werden Vorrichtungselemente in dem Substrat 102 in einem Front-End-of-Line (FEOL)-Prozess ausgebildet.
  • Anschließend wird gemäß einigen Ausführungsformen der Offenbarung eine Zwischenschichtdielektrikum (Inter-Layer Dielectric, ILD)-Schicht 110 über der Vorderseite 102a des Substrats 102 ausgebildet, wie in 1A gezeigt. Die ILD-Schicht 110 kann Multischichten enthalten. Die ILD-Schicht 110 besteht aus Siliziumoxid (SiOx), Siliziumnitrid (SixNy), Siliziumoxynitrid (SiON) oder dielektrischem Material mit niedrigem k-Wert oder einem anderen geeigneten dielektrischen Material.
  • Eine Kontaktstruktur 120 wird in der ILD-Schicht 110 und über der S/D-Struktur 118 ausgebildet. Die Kontaktstruktur 120 besteht aus leitfähigem Material, wie zum Beispiel Kupfer (Cu), Kupfer-Legierung, Aluminium (Al), Aluminium-Legierung, Wolfram (W), Wolfram-Legierung, Titan (Ti), Titan-Legierung, Tantal (Ta), Tantal-Legierung oder anderen geeigneten Materialien.
  • Eine Interconnect-Struktur 130 wird über der ILD-Schicht 110 ausgebildet. Die Interconnect-Struktur 130 enthält eine Zwischenmetall-Dielektrikum (Inter-Metal Dielectric, IMD)-Schicht 132, einen leitfähigen Durchkontaktstecker 134 und eine leitfähige Leitung 136. Die IMD-Schicht 132 kann eine einzelne Schicht oder mehrere Schichten sein. Der leitfähige Durchkontaktstecker 134 und die leitfähige Leitung 136 werden in der IMD-Schicht 132 ausgebildet. Die leitfähige Leitung 136 ist elektrisch mit einer anderen benachbarten leitfähigen Leitung 136 durch den leitfähigen Durchkontaktstecker 134 verbunden. Die Interconnect-Struktur 130 wird in einem Back-End-of-Line (BEOL)-Prozess ausgebildet.
  • Die IMD-Schicht 132 besteht aus Siliziumoxid (SiOx), Siliziumnitrid (SixNy), Siliziumoxynitrid (SiON), einem oder mehreren dielektrischen Materialien mit niedriger Dielektrizitätskonstante (niedrigem k-Wert) oder Kombinationen davon. In einigen Ausführungsformen besteht die IMD-Schicht 132 aus einem dielektrischen Material mit extrem niedrigem k-Wert (ELK) mit einer Dielektrizitätskonstante (k) weniger als etwa 2,5. In einigen Ausführungsformen gehören zu dielektrischen ELK-Materialien Kohlenstoff-dotiertes Siliziumoxid, amorpher fluorierter Kohlenstoff, Parylen, bis-Benzocyclobutene (BCB), Polytetrafluorethylen (PTFE) (Teflon) oder Siliziumoxycarbid-Polymere (SiOC). In einigen Ausführungsformen gehören zu dielektrischen ELK-Materialien eine poröse Version eines existierenden dielektrischen Materials, wie zum Beispiel Wasserstoffsilsesquioxan (HSQ), poröses Methylsilsesquioxan (MSQ), poröses Polyarylether (PAE), poröses SiLK oder poröses Siliziumoxid (SiO2). In einigen Ausführungsformen wird die IMD-Schicht 132 durch einen Plasma-verstärkten chemischen Aufdampf (PECVD)-Prozess oder durch einen Aufschleuderprozess abgeschieden.
  • Der leitfähige Durchkontaktstecker 134 und die leitfähige Leitung 136 bestehen unabhängig aus Kupfer (Cu), Kupfer-Legierung, Aluminium (Al), Aluminium-Legierung, Wolfram (W), Wolfram-Legierung, Titan (Ti), Titan-Legierung, Tantal (Ta) oder Tantal-Legierung. In einigen Ausführungsformen werden der leitfähige Durchkontaktstecker 134 und die leitfähige Leitung 136 durch ein Plattierungsverfahren gebildet.
  • Wie in 1A gezeigt, schließt eine Oberseite der leitfähigen Leitung 136 mit einer Oberseite der IMD-Schicht 132 bündig ab. Oder anders ausgedrückt: Die leitfähige Leitung 136 und die IMD-Schicht 132 sind koplanar. Die Metallverläufe der in 1A gezeigten leitfähigen Strukturelemente sind lediglich Beispiele. Alternativ können gemäß den Erfordernissen der praktischen Anwendung auch andere Designs von Metallverläufen von leitfähigen Strukturelementen verwendet werden.
  • 2A zeigt eine perspektivische Darstellung der Interconnect-Struktur 130 über dem Substrat 102 gemäß einigen Ausführungsformen der Offenbarung. Die Interconnect-Struktur 130 wird über der Vorderseite 102a des Substrats 102 ausgebildet.
  • Nach dem Ausbilden der Interconnect-Struktur 130 wird gemäß einigen Ausführungsformen der Offenbarung eine Antisäureschicht 146 über der Oberseite der leitfähigen Leitung 136 und einer Oberseite der IMD-Schicht 132 ausgebildet, wie in 1B gezeigt. Die Antisäureschicht 146 ist dafür konfiguriert, eine gute Säurebeständigkeit bereitzustellen, um zu verhindern, dass die Säurelösung in die darunterliegenden Schichten diffundiert. Die Säurelösung kann in dem anschließenden Prozess verwendet werden. In einigen Ausführungsformen wird die Säurelösung zum Reinigen von Oberflächen oder zum Entfernen unwünschenswerter Kontaminierungen verwendet.
  • In einigen Ausführungsformen ist das Substrat 102 ein Abschnitt eines Wafers, und die Oberseite des Wafers ist vollständig durch die Antisäureschicht 146 bedeckt. Die Oberseite der Interconnect-Struktur 130 ist vollständig durch die Antisäureschicht 146 bedeckt. Genauer gesagt, wird keine Passivierungsschicht zwischen der Oberseite der Interconnect-Struktur 130 und einer Unterseite der Antisäureschicht 146 ausgebildet. Die Antisäureschicht 146 enthält eine Metallnitridschicht 142 und eine Metallschicht 144. Die Metallnitridschicht 142 steht in direktem Kontakt mit der Oberseite der Interconnect-Struktur 130. Die Metallnitridschicht 142 enthält ein Metallelement, das das gleiche ist wie das der Metallschicht 144. In einigen Ausführungsformen ist die Metallnitridschicht 142 Tantalnitrid (TaN), und die Metallschicht 144 ist Tantal (Ta). In einigen Ausführungsformen ist das Tantal (Ta) β-Phasen-Tantal (Ta). Das β-Phasen-Tantal (Ta) hat einen höheren Korrosionswiderstand als eine α-Phase. In einigen anderen Ausführungsformen ist die Metallnitridschicht 142 Titannitrid (TiN) und die Metallschicht 144 ist Titan (Ti).
  • In einigen Ausführungsformen wird die Metallnitridschicht 142 durch einen physikalischen Aufdampf (PVD)-Prozess gebildet. In einigen Ausführungsformen wird der PVD-Prozess unter Verwendung von Stickstoff (N2)- und Argon (Ar)-Gas ausgeführt. In einigen Ausführungsformen hat das Stickstoffgas eine Strömungsrate in einem Bereich von etwa 20 sccm bis etwa 100 sccm. In einigen Ausführungsformen liegt ein Verhältnis der Strömungsrate des Stickstoffgases zur Strömungsrate des Argon (Ar)-Gases in einem Bereich von etwa 0,2 bis 1. Falls die Strömungsrate des Stickstoffgases kleiner ist als 20 sccm oder das Verhältnis kleiner ist als 0,2, so können die Diffusionssperreigenschaften schlecht sein. Falls die Strömungsrate des Stickstoffgases größer ist als 100 sccm oder das Verhältnis größer ist als 1, so kann dies die Bildung der Metallnitridschicht erschweren.
  • In einigen Ausführungsformen hat die Metallnitridschicht 142 eine erste Dicke T1 in einem Bereich von etwa 5 nm bis etwa 10 nm. In einigen Ausführungsformen hat die Metallnitridschicht 142 eine zweite Dicke T2 in einem Bereich von etwa 135 nm bis etwa 240 nm. Die Dicke Tt der Antisäureschicht 146 ist die Summe der ersten Dicke T1 und der zweiten Dicke T2 . In einigen Ausführungsformen liegt die Dicke Tt der Antisäureschicht 146 in einem Bereich von etwa 140 nm bis etwa 250 nm. Falls die Dicke Tt kleiner ist als 140 nm, so können sich die Antisäurefähigkeiten oder die Säurefestigkeitseigenschaften verschlechtern, und darum könnten die darunterliegenden Schichten geätzt werden. Falls die Dicke Tt der Antisäureschicht 146 größer ist als 250 nm, so kann das Risiko einer Kontaminierung zunehmen, weil die Abscheidungszeit zu lang ist. Des Weiteren werden die Fertigungszeit und die Kosten erhöht.
  • Des Weiteren ist die Antisäureschicht 146 dafür konfiguriert, als eine Diffusionssperrschicht verwendet zu werden. Die Diffusionssperrschicht wird verwendet, um zu verhindern, dass die Bondungsschicht 150, die später ausgebildet wird, in darunterliegende Schichten migriert.
  • Es ist anzumerken, dass in einigen anderen Ausführungsformen, falls eine Diffusionssperrschicht unter einer leitfähigen Struktur eine Dicke von weniger als 140 nm hat, die Dicke ausreichen kann, um eine Sperre gegen die Migration des leitfähigen Materials zu bilden, aber sie ist zu dünn, um zu verhindern, dass die darunterliegenden Schichten durch die Säurelösung geätzt werden. Die Säurelösung kann die dünne Diffusionssperrschicht leicht durchdringen. Um also gute Säurebeständigkeitseigenschaften zu erhalten, wird die Antisäureschicht 146, die die Metallnitridschicht 142 und die Metallschicht 144 enthält und eine Dicke Tt von mehr als 140 nm aufweist, bereitgestellt.
  • 2B zeigt eine perspektivische Darstellung der Antisäureschicht 146 über dem Substrat 102 gemäß einigen Ausführungsformen der Offenbarung. Genauer gesagt, bedeckt die Metallschicht 144 die gesamte Oberseite des Substrats 102.
  • Nach dem Ausbilden der Antisäureschicht 146 wird gemäß einigen Ausführungsformen der Offenbarung die Bondungsschicht 150 über der Antisäureschicht 146 ausgebildet, wie in 1C gezeigt. Die Bondungsschicht 150 ist dafür konfiguriert, elektrisch mit anderen Schichten verbunden zu werden.
  • Die Bondungsschicht 150 besteht aus leitfähigem Material. In einigen Ausführungsformen besteht die Bondungsschicht 150 aus Aluminium-Kupfer (AlCu)-Legierung, und die Aluminium-Kupfer-Legierung enthält 95 % bis 99,5 % Aluminium und 0,5 % bis 5 % Kupfer. In einigen anderen Ausführungsformen besteht die Bondungsschicht 150 aus Aluminium (Al), Titan (Ti), Tantal (Ta), Kupfer (Cu), Wolfram (W) oder Legierungen davon. In einigen Ausführungsformen wird die Bondungsschicht 150 durch einen Abscheidungsprozess ausgebildet, wie zum Beispiel chemisches Aufdampfen (CVD), physikalisches Aufdampfen (PVD), Plattierung, ein anderer geeigneter Prozess oder dergleichen. In einigen Ausführungsformen hat die Bondungsschicht 150 eine Dicke in einem Bereich von etwa 1200 nm bis etwa 1500 nm. In einigen Ausführungsformen liegt ein Verhältnis der Antisäureschicht 146 zu der Bondungsschicht 150 in einem Bereich von etwa 4 bis etwa 11. Wenn das Verhältnis innerhalb des oben genannten Bereichs liegt, so werden die Antisäureeigenschaften verbessert.
  • Es ist anzumerken, dass, nachdem die Bondungsschicht 150 ausgebildet ist, eine Qualitätsprüfung an der Halbleitervorrichtungsstruktur 100a ausgeführt wird. In einigen Ausführungsformen enthält die Qualitätsprüfung einen Bondungsfähigkeitstest und einen Antisäuretest. Nach dem Ausbilden der Bondungsschicht 150 wird der Bondungsfähigkeitstest ausgeführt, um zu überprüfen, ob die Bondungsschicht einer hohen Kraft widerstehen kann. Nach dem Bondungsfähigkeitstest wird die Bondungsschicht 150 entfernt, um mit dem folgenden Antisäuretest fortzufahren. Die Antisäureschicht 146 wird einer Säurelösung ausgesetzt. Der Antisäuretest wird verwendet, um zu testen, ob der leitfähige Durchkontaktstecker 134 und die leitfähige Leitung 136 durch die Säurelösung geätzt werden oder nicht. In einigen Ausführungsformen ist die Säurelösung aqua regia (auch „Königswasser“) genannt, das durch Vermischen von konzentrierter Salpetersäure (HNO3) und Chlorwasserstoffsäure (HCl) in einem Volumenverhältnis von 1:3 gebildet wird.
  • Falls die Dicke der Antisäureschicht 146 nicht dick genug ist, so kann die Säurelösung die Antisäureschicht 146 passieren oder durchdringen und einen Abschnitt des leitfähigen Durchkontaktsteckers 134 und der leitfähigen Leitung 136 ätzen. Durch Ausbilden der Antisäureschicht 146 mit einer größeren Dicke Tt als 140 nm besteht die Halbleitervorrichtungsstruktur 100a den Antisäuretest. Darum schützt die Antisäureschicht 146 die darunterliegenden Schichten vor einem Ätzen. Außerdem wird die Zuverlässigkeit der Halbleitervorrichtungsstruktur 100a weiter erhöht.
  • Es ist anzumerken, dass die normale Qualitätsprüfung nicht den Antisäuretest enthält, weil es möglicherweise nicht erforderlich ist, die Dicke der Antisäureschicht zu steuern. Jedoch wird der Antisäuretest in einigen Ausführungsformen benötigt, um die Qualität der Antisäureschicht 146 zu gewährleisten. Um also den Antisäuretest zu bestehen, sollte die Dicke der Antisäureschicht 146 exakt auf einen Wert von mindestens 140 nm gesteuert werden. Falls die Dicke der Antisäureschicht 146 kleiner als 140 nm ist, so kann die darunterliegende Schicht leicht geätzt und delaminiert werden.
  • Es ist anzumerken, dass die Antisäureschicht 146 und die Bondungsschicht 150 nacheinander in derselben CMP-Station ausgeführt werden. Oder anders ausgedrückt: Die Abscheidungsprozesse werden der Einfachheit und Effizienz halber in-situ ohne Transport zu einer anderen Station ausgeführt.
  • Eine Schutzschicht 152 wird über der Bondungsschicht 150 ausgebildet, um die Bondungsschicht 150 während des Transferierens der Halbleitervorrichtungsstruktur 100a zeitweilig zu schützen. Wenn die Schutzschicht 152 ausgebildet wird, so wird die Halbleitervorrichtungsstruktur 100a aus der Kammer genommen und ist bereit zum Verbonden. Die Schutzschicht 152 besteht aus einem inerten Metallmaterial. In einigen Ausführungsformen besteht die Schutzschicht 152 aus Tantal (Ta), Titan (Ti), Eisen (Fe), Kupfer (Cu) oder einer Kombination davon.
  • Vor dem Bondungsprozess wird die Schutzschicht 152 durch eine Passivierungsschicht 154 ersetzt. In einigen Ausführungsformen besteht die Passivierungsschicht 154 aus nichtorganischen Materialien, wie zum Beispiel Siliziumoxid, undotiertem Silikatglas, Siliziumoxynitrid, Lötresist (SR), Siliziumnitrid oder HMDS (Hexamethyldisilazan). In einigen anderen Ausführungsformen besteht die Passivierungsschicht 154 aus einem Polymermaterial, wie zum Beispiel Polyimid (PI), Epoxid oder Fluor (F)-haltigem Polymer.
  • Anschließend wird gemäß einigen Ausführungsformen der Offenbarung ein Planarisierungsprozess auf der Rückseite 102 des Substrats 102 ausgeführt, um die Rückseite 102b des Substrats 102 auszudünnen, wie in 1C gezeigt. In einigen Ausführungsformen ist der Planarisierungsprozess ein chemisch-mechanischer Polier (CMP)-Prozess. Der Planarisierungsprozess ist dafür konfiguriert, die Höhe der Halbleitervorrichtungsstruktur 100a zu verringern.
  • 2C zeigt eine perspektivische Darstellung der Schutzschicht 152 über der Vorderseite 102a des Substrats 102 gemäß einigen Ausführungsformen der Offenbarung. Genauer gesagt, wird die Schutzschicht 152 über der Bondungsschicht 150 ausgebildet. Die Oberseite der Bondungsschicht 150 wird vollständig durch die Schutzschicht 152 bedeckt.
  • Nach dem Planarisierungsprozess hat das Substrat 102 eine vierte Dicke T4 (in 1D gezeigt), die kleiner ist als die dritte Dicke T3 (in 1C gezeigt).
  • Anschließend wird gemäß einigen Ausführungsformen der Offenbarung eine Bildsensorvorrichtungsstruktur 200a hergestellt, wie in 1D gezeigt. Die Bildsensorvorrichtungsstruktur 200a enthält ein Substrat 202. Eine Anzahl von Pixelregionen 210 werden in dem Substrat 202 ausgebildet. In einigen Ausführungsformen ist die Bildsensorvorrichtungsstruktur 200a frei von - oder im Wesentlichen frei von - Logikbauelementen (wie zum Beispiel Logik-Transistoren).
  • Die Pixelregionen 210 können Pixel 210R, 210G und 210B entsprechend den spezifischen Wellenlängen enthalten. Zum Beispiel entsprechen die Pixel 210R, 210G bzw. 210B einem Bereich von Wellenlängen von rotem Licht, grünem Licht und blauem Licht. Darum kann jedes der Pixel 210R, 210G und 210B die Intensität (Helligkeit) eines jeweiligen Bereichs von Wellenlängen detektieren. Der Begriff „Pixel“ bezieht sich auf eine Einheitszelle, die Strukturelemente (zum Beispiel Schaltungen, die einen Photodetektor und verschiedene Halbleitervorrichtungen enthalten) zum Umwandeln von elektromagnetischer Strahlung in elektrische Signale enthält. In einigen Ausführungsformen sind die Pixel 210R, 210G und 210B Photodetektoren, wie zum Beispiel Photodioden, die Licht abfühlende Regionen enthalten. Die Licht abfühlenden Regionen können dotierte Regionen sein, die Dotanden vom n-Typ und/oder vom p-Typ aufweisen und in dem Vorrichtungssubstrat 102 ausgebildet sind. Die Licht abfühlenden Regionen können durch einen Ionenimplantierungsprozess, Diffusionsprozess oder sonstige geeignete Prozesse gebildet werden.
  • 2D zeigt eine perspektivische Darstellung der Halbleitervorrichtungsstruktur 100a und der Bildsensorvorrichtungsstruktur 200a vor dem Ausführen eines Bondungsprozesses gemäß einigen Ausführungsformen der Offenbarung. Die Rückseite 102b des Substrats 102 weist vor dem Bondungsprozess zur Oberseite des Substrats 202.
  • Anschließend werden gemäß einigen Ausführungsformen der Offenbarung die Halbleitervorrichtungsstruktur 100a und die Bildsensorvorrichtungsstruktur 200a miteinander verbondet, um eine 3DIC-Stapelstruktur 300a zu bilden, wie in 1E gezeigt. In einigen Ausführungsformen bestehen das Substrat 102 und das Substrat 202 beide aus Silizium, und ein Bondungsprozess zum Verbonden des Substrats 102 und des Substrats 202 wird unter Druck und Wärme ausgeführt.
  • Anschließend werden in einigen Ausführungsformen eine Anzahl von (nicht gezeigten) Öffnungen in der Passivierungsschicht 154 ausgebildet, und die leitfähige Höckerstruktur 156 wird in den Öffnungen ausgebildet. Die leitfähige Höckerstruktur 156 wird elektrisch mit der Bondungsschicht 150 verbunden.
  • 2E zeigt eine perspektivische Darstellung der Halbleitervorrichtungsstruktur 100a und der Bildsensorvorrichtungsstruktur 200a nach dem Bondungsprozess gemäß einigen Ausführungsformen der Offenbarung. Die 3DIC-Stapelstruktur 300a enthält die Halbleitervorrichtungsstruktur 100a und die Bildsensorvorrichtungsstruktur 200a. Die Pixel 210R, 210G und 210B werden unter der Rückseite 102b des Substrats 102 ausgebildet.
  • Anschließend wird gemäß einigen Ausführungsformen der Offenbarung eine dotierte Schicht 212 über den frei liegenden Pixeln 210R, 210G und 210B ausgebildet, wie in 1F gezeigt. In einigen Ausführungsformen wird die dotierte Schicht 212 direkt auf den Pixeln 210R, 210G und 210B ausgebildet. Die dotierte Schicht 212 wird über der Rückseite 102b des Substrats 102 ausgebildet. Die dotierte Schicht 212 ist dafür konfiguriert, die Bildqualität des Bildsensors zu verbessern. In einigen Ausführungsformen ist die dotierte Schicht 212 mit Dotanden vom p-Typ, wie zum Beispiel Bor oder BF2, und/oder Dotanden vom n-Typ, wie zum Beispiel Phosphor (P) oder Arsen (As), dotiert.
  • Anschließend wird eine Antireflexionsschicht 214 über der dotierten Schicht 212 ausgebildet. Die Antireflexionsschicht 214 besteht aus dielektrischen Materialien, wie zum Beispiel Siliziumnitrid, Siliziumoxynitrid oder einem sonstigen geeigneten Material.
  • Als Nächstes wird eine Farbfilterschicht 216 über der Antireflexionsschicht 214 ausgebildet. Das einfallende Licht kann durch die Farbfilterschicht 216 gefiltert werden, und das gefilterte einfallende Licht, das zum Beispiel in rotes Licht umgewandelt wurde, kann die Pixel 210R, 210G und 210B erreichen. In einigen Ausführungsformen besteht die Farbfilterschicht 216 aus einem Farbstoff-basierten (oder Pigment-basierten) Polymer zum Herausfiltern eines speziellen Frequenzbandes. In einigen Ausführungsformen besteht die Farbfilterschicht 216 aus einem Harz oder sonstigen Materialien auf organischer Basis, die Farbpigmente aufweisen.
  • Anschließend wird eine Mikrolinsenschicht 218 über der Farbfilterschicht 216 ausgebildet. Jede der Mikrolinsen ist auf eine der entsprechenden Farbfilterschichten 216 ausgerichtet und ist darum auf eines der entsprechenden Pixel 210R, 210G und 210B ausgerichtet. Jedoch ist anzumerken, dass Mikrolinsen in verschiedenen Anwendungen an verschiedenen Positionen angeordnet sein können.
  • Auf diese Weise wird die CMOS-Bildsensorstruktur 300a erhalten. Die Antisäureschicht 146 wird über der Rückseite 102b des Substrats 102 ausgebildet. Oder anders ausgedrückt: Die Antisäureschicht 146 wird über den Pixeln 210R, 210G und 210B ausgebildet. Die Antisäureschicht 146 mit einer Dicke, die größer ist als 140 nm, hat gute Säurebeständigkeitseigenschaften.
  • Die 3A-3D zeigen Querschnittsdarstellungen von verschiedenen Stufen des Ausbildens einer komplementären Metalloxidhalbleiter (CMOS)-Bildsensorstruktur 300b gemäß einigen Ausführungsformen der Offenbarung. Die Struktur 300b ist eine Frontside-Illuminated (BSI)- Bildsensorstruktur.
  • Die in 3A gezeigte Halbleitervorrichtungsstruktur 100b ähnelt der, oder ist die gleiche wie die, Halbleitervorrichtungsstruktur 100a, die in 1C gezeigt ist, außer dass eine leitfähige Struktur 156 in der Passivierungsschicht 154 ausgebildet wird. Die Oberseite der leitfähigen Struktur 156 ist mit der Oberseite der Passivierungsschicht 154 bündig.
  • Anschließend wird gemäß einigen Ausführungsformen der Offenbarung eine Bildsensorvorrichtungsstruktur 200b hergestellt, wie in 3B gezeigt. Die Bildsensorvorrichtungsstruktur 200b enthält Pixel 210R, 210G und 210B, die in dem Substrat 202 ausgebildet sind. Das Substrat 202 enthält eine Vorderseite 202a und eine Rückseite 202b. Eine Interconnect-Struktur 204 wird über der Vorderseite 202a des Substrats 202 ausgebildet. Die Interconnect-Struktur 204 enthält eine Zwischenmetall-Dielektrikum (Inter-Metal Dielectric, IMD)-Schicht 205, eine leitfähige Leitung 206 und einen leitfähigen Durchkontaktstecker 208. Die leitfähige Leitung 206 und der leitfähige Durchkontaktstecker 208 werden in der IMD-Schicht 205 ausgebildet.
  • Anschließend werden gemäß einigen Ausführungsformen der Offenbarung die Halbleitervorrichtungsstruktur 100b und die Bildsensorvorrichtungsstruktur 200b durch Hybridbonden miteinander verbondet, um eine 3DIC-Stapelstruktur 300b zu bilden, wie in 3C gezeigt.
  • Beim Hybridbonden werden mindestens zwei Arten des Verbondens verwendet, und zwar Metall-an-Metall-Bonden und Nichtmetall-an-Nichtmetall-Bonden. Wie in 3C gezeigt, wird eine Hybridbondungsstruktur 305 zwischen der Halbleitervorrichtungsstruktur 100b und der Bildsensorvorrichtungsstruktur 200b ausgebildet. Die Hybridbondungsstruktur 305 enthält die leitfähige Höckerstruktur 156 und die leitfähige Leitung 206, die durch eine Metall-an-Metall-Bondung gebondet sind, und die Passivierungsschicht 154 und die IMD-Schicht 205, die durch Nichtmetall-an-Nichtmetall-Bonden gebondet sind. In einigen Ausführungsformen kann das Hybridbonden in einer inerten Umgebung ausgeführt werden, wie zum Beispiel einer Umgebung, die mit inertem Gas gefüllt, wie zum Beispiel N2, Ar, He oder Kombinationen davon.
  • Wie in 3C gezeigt, hat die Bondungsstruktur 305 eine metallische Bondungsgrenzfläche 305a zwischen der leitfähigen Höckerstruktur 156 und der leitfähigen Leitung 206, doch sie hat aufgrund des Wiederaufschmelzprozesses möglicherweise keine klare nicht-metallische Grenzfläche zwischen der Passivierungsschicht 154 und der IMD-Schicht 205.
  • Anschließend wird gemäß einigen Ausführungsformen der Offenbarung eine dotierte Schicht 212 über den frei liegenden Pixeln 210R, 210G und 210B ausgebildet, wie in 3D gezeigt. Die dotierte Schicht 212 wird über der Rückseite 202b des Substrats 202 ausgebildet. Die dotierte Schicht 212 ist dafür konfiguriert, die Bildqualität des Bildsensors zu verbessern.
  • Anschließend wird die Antireflexionsschicht 214 über der dotierten Schicht 212 ausgebildet. Als Nächstes wird die Farbfilterschicht 216 über der Antireflexionsschicht 214 ausgebildet. Das einfallende Licht kann durch die Farbfilterschicht 216 gefiltert werden, und das gefilterte einfallende Licht, das zum Beispiel in rotes Licht umgewandelt wurde, kann die Pixel 210R, 210G und 210B erreichen.
  • Anschließend wird die Mikrolinsenschicht 218 über der Farbfilterschicht 216 ausgebildet. Die Mikrolinsenschicht 218 wird auf eine der entsprechenden Farbfilterschichten 216 ausgerichtet und wird darum auf eines der entsprechenden Pixel 210R, 210G und 210B ausgerichtet.
  • Auf diese Weise wird die CMOS-Bildsensorstruktur 300b erhalten. Die Antisäureschicht 146 wird über der Vorderseite 102a des Substrats 102 ausgebildet. Oder anders ausgedrückt: Die Antisäureschicht 146 wird unter den Pixeln 210R, 210G und 210B ausgebildet. Die Antisäureschicht 146 mit einer Dicke, die größer ist als 140 nm, hat gute Säurebeständigkeitseigenschaften. Darum wird die Zuverlässigkeit der CMOS-Bildsensorstruktur 300b verbessert.
  • Die 4A-4E zeigen Querschnittsdarstellungen von verschiedenen Stufen des Ausbildens einer Halbleitervorrichtungsstruktur 100c gemäß einigen Ausführungsformen der Offenbarung. Die Halbleitervorrichtungsstruktur 100c ähnelt der, oder ist die gleiche wie die, Halbleitervorrichtungsstruktur 100a, die in 1A gezeigt ist, außer dass eine Passivierungsschicht 160 über der Interconnect-Struktur 130 ausgebildet wird. Prozesse und Materialien, die verwendet werden, um eine Halbleitervorrichtungsstruktur 100c zu bilden, können ähnlich oder die gleichen sein wie jene, die verwendet werden, um die Halbleitervorrichtungsstruktur 100a zu bilden, und werden hier nicht wiederholt.
  • Wie in 4A gezeigt, wird die Passivierungsschicht 160 über der Interconnect-Struktur 130 ausgebildet, und Öffnungen 162 werden in der Passivierungsschicht 160 ausgebildet. Die Öffnungen 162 werden durch einen Strukturierungsprozess ausgebildet.
  • Nach dem Ausbilden der Öffnungen 162 werden gemäß einigen Ausführungsformen der Offenbarung eine Metallnitridschicht 142 und eine Metallschicht 144 nacheinander in den Öffnungen 162 und über der Passivierungsschicht 160 ausgebildet, wie in 4B gezeigt.
  • Die Metallnitridschicht 142 wird konformal am Boden und an der Seitenwand der Öffnungen 162 ausgebildet. Die Metallnitridschicht 142 und die Metallschicht 144 werden zusammen als eine Antisäureschicht 146 bezeichnet. Die Antisäureschicht 146 wird verwendet, um zu verhindern, dass die darunterliegende Schicht in dem anschließenden Prozess korrodiert.
  • Die Metallnitridschicht 142 enthält ein Metallelement, das das gleiche ist wie das der Metallschicht 144. In einigen Ausführungsformen ist die Metallnitridschicht 142 Tantalnitrid (TaN), und die Metallschicht 144 ist Tantal (Ta). In einigen anderen Ausführungsformen ist die Metallnitridschicht 142 Titannitrid (TiN), und die Metallschicht 144 ist Titan (Ti).
  • Nachdem die Metallschicht 144 ausgebildet wurde, wird die Bondungsschicht 150 gemäß einigen Ausführungsformen der Offenbarung in den Öffnungen 162 und auf der Metallschicht 144 ausgebildet, wie in 4C gezeigt. In einigen Ausführungsformen besteht die Bondungsschicht 150 aus AlCu-Legierung.
  • Anschließend werden gemäß einigen Ausführungsformen der Offenbarung die Metallnitridschicht 142, die Metallschicht 144 und die Bondungsschicht 150 strukturiert, wie in 4D gezeigt.
  • Anschließend wird die leitfähige Höckerstruktur 156 auf der Bondungsschicht 150 ausgebildet. Die leitfähige Höckerstruktur 156 wird gemäß einigen Ausführungsformen der Offenbarung elektrisch mit der Bondungsschicht 150 verbunden, wie in 4E gezeigt.
  • Es ist anzumerken, dass die Antisäureschicht 146 und die Bondungsschicht 150 nacheinander in derselben CMP-Station ausgebildet werden. Oder anders ausgedrückt: Die Abscheidungsprozesse werden der Einfachheit und Effizienz halber in-situ ohne Transport zu einer anderen Station ausgeführt.
  • Es ist anzumerken dass, um die darunterliegenden Schichten vor Ätzen oder Entfernen zu schützen, die Dicke der Antisäureschicht 146 der Offenbarung exakt auf mindestens 140 nm gesteuert werden sollte. Falls die Dicke der Antisäureschicht 146 kleiner ist als 140 nm, so kann die darunterliegende Schicht leicht geätzt und delaminiert werden.
  • Es werden Ausführungsformen zum Bilden einer Halbleitervorrichtungsstruktur und ein Verfahren zum Bilden derselben bereitgestellt. Eine Halbleitervorrichtungsstruktur enthält ein Substrat und eine über dem Substrat ausgebildete Interconnect-Struktur. Eine Antisäureschicht wird über der Interconnect-Struktur ausgebildet. Eine Bondungsschicht wird über der Antisäureschicht ausgebildet, und eine Anzahl von Pixelregionen werden über einer Rückseite des Substrats oder über der Bondungsschicht ausgebildet. Die Antisäureschicht ist dafür konfiguriert, die darunterliegenden Schichten vor Beschädigung durch die Säurelösung zu schützen, die in dem anschließenden Prozess verwendet werden kann. In einigen Ausführungsformen wird die Antisäureschicht in einer Passivierungsschicht ausgebildet. In einigen Ausführungsformen die Antisäureschicht hat eine Dicke, die größer ist als etwa 140 nm, um das Ätzen der Säure wirkungsvoll zu blockieren. Darum wird die Zuverlässigkeit der Halbleitervorrichtungsstruktur verbessert.

Claims (20)

  1. Komplementäre Metalloxidhalbleiter (CMOS)-Bildsensorstruktur, die Folgendes umfasst: ein Substrat (102), das eine Vorderseite (102a) und eine Rückseite (102b) aufweist; eine Interconnect-Struktur (130), die über der Vorderseite des Substrats (102) ausgebildet ist; eine Antisäureschicht (146), die über der Interconnect-Struktur (130) ausgebildet ist,; eine Bondungsschicht (150), die über der Antisäureschicht (146) ausgebildet ist; und mehrere Pixelregionen (210), die über der Rückseite des Substrats (102) oder über der Bondungsschicht (150) ausgebildet sind; wobei die Antisäureschicht (146) eine Metallnitridschicht (142) und eine Metallschicht (144) umfasst, und die Metallnitridschicht (142) ein Metallelement umfasst, das das gleiche ist wie das der Metallschicht.
  2. CMOS-Bildsensorstruktur nach Anspruch 1 , wobei die Antisäureschicht (146) die Interconnet-Struktur (130) und das Substrat (102) vollständig überdeckt.
  3. CMOS-Bildsensorstruktur nach Anspruch 1 oder 2, wobei die Antisäureschicht (146) eine Dicke in einem Bereich von etwa 140 nm bis etwa 250 nm hat.
  4. CMOS-Bildsensorstruktur nach einem der vorangehenden Ansprüche, wobei die Metallnitridschicht (142) Tantalnitrid (TaN) ist, und die Metallschicht Tantal (Ta) ist.
  5. CMOS-Bildsensorstruktur nach Anspruch 4, wobei das Tantal (Ta) β-Phasen-Tantal (Ta) ist.
  6. CMOS-Bildsensorstruktur nach einem der Ansprüche 1 bis 3, wobei die Metallnitridschicht (142) Titannitrid (TiN) ist, und die Metallschicht Titan (Ti) ist.
  7. CMOS-Bildsensorstruktur nach einem der vorangehenden Ansprüche, die des Weiteren Folgendes umfasst: eine Passivierungsschicht (154), die über der Bondungsschicht (150) ausgebildet ist; und eine leitfähige Höckerstruktur (156), die in der Passivierungsschicht (154) ausgebildet ist, wobei die leitfähige Höckerstruktur (156) elektrisch mit der Bondungsschicht (150) verbunden ist.
  8. CMOS-Bildsensorstruktur nach einem der vorangehenden Ansprüche, die des Weiteren Folgendes umfasst: eine Farbfilterschicht (216) über den Pixelregionen (210); und eine Mikrolinsenschicht (218) über der Farbfilterschicht (216).
  9. Halbleitervorrichtungsstruktur, die Folgendes umfasst: eine Interconnect-Struktur (130), die über einem Substrat (102) ausgebildet ist; eine Passivierungsschicht (154), die über der Interconnect-Struktur (130) ausgebildet ist; eine Antisäureschicht (146), die in der Passivierungsschicht (154) ausgebildet ist, ; und eine Bondungsschicht(150), die auf der Antisäureschicht (146) und der Passivierungsschicht (154) ausgebildet ist, wobei die Antisäureschicht (146) eine Dicke hat, die größer ist als etwa 140 nm und wobei die Antisäureschicht (146) eine Metallnitridschicht (142) und eine Metallschicht (144) umfasst, und die Metallnitridschicht (142) ein Metallelement umfasst, das das gleiche ist wie das der Metallschicht.
  10. Halbleitervorrichtungsstruktur nach Anspruch 9, wobei die Antisäureschicht (146) in direktem Kontakt mit der Interconnect-Struktur (130) steht.
  11. Halbleitervorrichtungsstruktur nach Anspruch 9 oder 10, wobei die Antisäureschicht (146) eine Dicke in einem Bereich von etwa 140 nm bis etwa 250 nm hat.
  12. Halbleitervorrichtungsstruktur nach einem der Ansprüche 9 bis 11, wobei die Antisäureschicht (146) die Interconnet-Struktur (130) und das Substrat (102) vollständig überdeckt.
  13. Halbleitervorrichtungsstruktur nach Anspruch 12, wobei die Metallnitridschicht (142) Tantalnitrid (TaN) ist, und die Metallschicht Tantal (Ta) ist.
  14. Halbleitervorrichtungsstruktur nach Anspruch 13, wobei das Tantal (Ta) β-Phasen-Tantal (Ta) ist.
  15. Halbleitervorrichtungsstruktur nach einem der Ansprüche 9 bis 14, das des Weiteren Folgendes umfasst: eine leitfähige Höckerstruktur (156), die über der Bondungsschicht (150) ausgebildet ist, wobei die leitfähige Höckerstruktur (156) elektrisch mit der Bondungsschicht (150) verbunden ist.
  16. Verfahren zum Herstellen einer komplementären Metalloxidhalbleiter (CMOS)-Bildsensorstruktur, das Folgendes umfasst: Bereitstellen eines Substrats (102), das eine Vorderseite (102a) und eine Rückseite (102b) aufweist; Ausbilden einer Interconnect-Struktur (130) über der Vorderseite (102a) des Substrats (102); Ausbilden einer Antisäureschicht (146) über der Interconnect-Struktur (130); Ausbilden einer Bondungsschicht (150) über der Antisäureschicht (146); und Ausbilden mehrerer Pixel über der Rückseite (102b) des Substrats (102) oder über der Bondungsschicht (150); wobei das Ausbilden der Antisäureschicht (146) über der Interconnect-Struktur (130) umfasst: Ausbilden einer Metallnitridschicht (142) über der Interconnect-Struktur (130); und Ausbilden einer Metallschicht (144) über der Metallnitridschicht (142).
  17. Verfahren zum Herstellen der CMOS-Bildsensorvorrichtungsstruktur nach Anspruch 16, wobei das Ausbilden der Antisäureschicht (146) und das Ausbilden der Bondungsschicht (150) in derselben Kammer ausgeführt werden.
  18. Verfahren zum Herstellen der CMOS-Bildsensorvorrichtungsstruktur nach Anspruch 16 oder 17, wobei die Antisäureschicht (146) die Interconnet-Struktur (130) und das Substrat (102) vollständig überdeckt.
  19. Verfahren zum Herstellen der CMOS-Bildsensorvorrichtungsstruktur nach Anspruch 16,17 oder 18, wobei das Ausbilden der Antisäureschicht (146) über der Interconnect-Struktur (130) Folgendes umfasst: Bedecken einer Oberseite der Interconnect-Struktur (130).
  20. Verfahren zum Herstellen der CMOS-Bildsensorvorrichtungsstruktur nach einem der Ansprüche 16 bis 19, das vor dem Ausbilden der Antisäureschicht (146) über der Interconnect-Struktur (130) des Weiteren Folgendes umfasst: Ausbilden einer Passivierungsschicht (154) über der Interconnect-Struktur (130), wobei die Passivierung mehreren Öffnungen hat und die Antisäureschicht (146) in den Öffnungen ausgebildet wird.
DE102016100108.2A 2015-12-15 2016-01-05 Halbleitervorrichtungsstruktur mit antisäureschicht und verfahren zu ihrer herstellung Active DE102016100108B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/970,022 2015-12-15
US14/970,022 US20170170215A1 (en) 2015-12-15 2015-12-15 Semiconductor device structure with anti-acid layer and method for forming the same

Publications (2)

Publication Number Publication Date
DE102016100108A1 DE102016100108A1 (de) 2017-06-22
DE102016100108B4 true DE102016100108B4 (de) 2019-12-05

Family

ID=58994595

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016100108.2A Active DE102016100108B4 (de) 2015-12-15 2016-01-05 Halbleitervorrichtungsstruktur mit antisäureschicht und verfahren zu ihrer herstellung

Country Status (5)

Country Link
US (2) US20170170215A1 (de)
KR (2) KR20170071388A (de)
CN (2) CN111463224B (de)
DE (1) DE102016100108B4 (de)
TW (1) TWI637499B (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6779825B2 (ja) * 2017-03-30 2020-11-04 キヤノン株式会社 半導体装置および機器
US10163758B1 (en) * 2017-10-30 2018-12-25 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method for the same
US20200185307A1 (en) * 2018-12-06 2020-06-11 Nanya Technology Corporation Semiconductor structure and method for manufacturing the same
KR102656703B1 (ko) 2019-01-03 2024-04-11 삼성전자주식회사 전원 변조기 및 이를 포함하는 무선 통신 장치
CN113785398B (zh) * 2019-03-04 2024-02-20 Lg伊诺特有限公司 图像传感器基板
CN115410906A (zh) * 2022-10-31 2022-11-29 合肥晶合集成电路股份有限公司 半导体器件及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008024443A1 (de) 2007-05-18 2008-12-18 Samsung Electronics Co., Ltd., Suwon Integrierte Halbleiterschaltkreispackung, Herstellungsverfahren, optisches Bauelementmodul und elektronisches System
US20150076648A1 (en) 2013-09-18 2015-03-19 Taiwan Semiconductor Manufacturing Company Limited Pixel isolation structures in backside illuminated image sensors
US20150357400A1 (en) 2014-06-04 2015-12-10 Renesas Electronics Corporation Semiconductor device

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5514908A (en) * 1994-04-29 1996-05-07 Sgs-Thomson Microelectronics, Inc. Integrated circuit with a titanium nitride contact barrier having oxygen stuffed grain boundaries
US6087726A (en) * 1999-03-01 2000-07-11 Lsi Logic Corporation Metal interconnect stack for integrated circuit structure
US6410418B1 (en) * 1999-08-18 2002-06-25 Advanced Micro Devices, Inc. Recess metallization via selective insulator formation on nucleation/seed layer
JP2001156169A (ja) * 1999-11-29 2001-06-08 Hitachi Ltd 半導体集積回路装置の製造方法
WO2003008660A1 (en) * 2001-07-19 2003-01-30 Trikon Holdings Limited Depositing a tantalum film
JP4571781B2 (ja) 2003-03-26 2010-10-27 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US6952052B1 (en) * 2004-03-30 2005-10-04 Advanced Micro Devices, Inc. Cu interconnects with composite barrier layers for wafer-to-wafer uniformity
KR100610481B1 (ko) * 2004-12-30 2006-08-08 매그나칩 반도체 유한회사 수광영역을 넓힌 이미지센서 및 그 제조 방법
KR100672687B1 (ko) * 2005-06-03 2007-01-22 동부일렉트로닉스 주식회사 씨모스 이미지 센서 및 그 제조방법
KR100710202B1 (ko) * 2005-07-14 2007-04-20 동부일렉트로닉스 주식회사 반도체 소자의 캐패시터 제조방법 및 이를 이용한 이미지센서
KR100732847B1 (ko) 2005-12-29 2007-06-27 매그나칩 반도체 유한회사 이미지 센서의 제조방법
JP2008166677A (ja) * 2006-12-08 2008-07-17 Sony Corp 固体撮像装置とその製造方法並びにカメラ
KR100825808B1 (ko) * 2007-02-26 2008-04-29 삼성전자주식회사 후면 조명 구조의 이미지 센서 및 그 이미지 센서 제조방법
US7851246B2 (en) * 2007-12-27 2010-12-14 Stats Chippac, Ltd. Semiconductor device with optical sensor and method of forming interconnect structure on front and backside of the device
US8174047B2 (en) * 2008-07-10 2012-05-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2010126801A (ja) * 2008-12-01 2010-06-10 Hitachi Cable Ltd 錫被覆アルミニウム材料
JP5581005B2 (ja) * 2008-12-26 2014-08-27 株式会社東芝 半導体装置の製造方法
US8193555B2 (en) * 2009-02-11 2012-06-05 Megica Corporation Image and light sensor chip packages
JP5442394B2 (ja) * 2009-10-29 2014-03-12 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP2011198966A (ja) * 2010-03-19 2011-10-06 Toshiba Corp 固体撮像装置及びその製造方法
US9048135B2 (en) * 2010-07-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Copper pillar bump with cobalt-containing sidewall protection
US8377733B2 (en) * 2010-08-13 2013-02-19 Taiwan Semiconductor Manufacturing Company, Ltd. Antireflective layer for backside illuminated image sensor and method of manufacturing same
US8837872B2 (en) * 2010-12-30 2014-09-16 Qualcomm Incorporated Waveguide structures for signal and/or power transmission in a semiconductor device
JP5696513B2 (ja) * 2011-02-08 2015-04-08 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
US8587077B2 (en) * 2012-01-02 2013-11-19 Windtop Technology Corp. Integrated compact MEMS device with deep trench contacts
US9287310B2 (en) * 2012-04-18 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for glass removal in CMOS image sensors
US8957358B2 (en) * 2012-04-27 2015-02-17 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS image sensor chips with stacked scheme and methods for forming the same
TWI512938B (zh) * 2013-01-28 2015-12-11 Asia Pacific Microsystems Inc 整合式微機電元件及其製造方法
US9318640B2 (en) * 2013-03-15 2016-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for image sensor packaging
US9703056B2 (en) * 2014-01-23 2017-07-11 Nxp Usa, Inc. Copper tube interconnect
KR102275705B1 (ko) * 2014-07-11 2021-07-09 삼성전자주식회사 웨이퍼 대 웨이퍼 접합 구조
JP6362482B2 (ja) * 2014-08-28 2018-07-25 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US10090195B2 (en) * 2015-10-21 2018-10-02 Globalfoundries Inc. Method including a formation of a diffusion barrier and semiconductor structure including a diffusion barrier

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008024443A1 (de) 2007-05-18 2008-12-18 Samsung Electronics Co., Ltd., Suwon Integrierte Halbleiterschaltkreispackung, Herstellungsverfahren, optisches Bauelementmodul und elektronisches System
US20150076648A1 (en) 2013-09-18 2015-03-19 Taiwan Semiconductor Manufacturing Company Limited Pixel isolation structures in backside illuminated image sensors
US20150357400A1 (en) 2014-06-04 2015-12-10 Renesas Electronics Corporation Semiconductor device

Also Published As

Publication number Publication date
KR102352520B1 (ko) 2022-01-19
CN107026181B (zh) 2020-04-14
CN107026181A (zh) 2017-08-08
CN111463224A (zh) 2020-07-28
US11158659B2 (en) 2021-10-26
CN111463224B (zh) 2023-01-06
TW201733100A (zh) 2017-09-16
KR20170071388A (ko) 2017-06-23
US20170170215A1 (en) 2017-06-15
TWI637499B (zh) 2018-10-01
DE102016100108A1 (de) 2017-06-22
KR20190000859A (ko) 2019-01-03
US20180350855A1 (en) 2018-12-06

Similar Documents

Publication Publication Date Title
DE102016100108B4 (de) Halbleitervorrichtungsstruktur mit antisäureschicht und verfahren zu ihrer herstellung
DE102014118969B4 (de) Verfahren zum Herstellen einer 3DIC Dichtungsring-Struktur
DE102018122789B4 (de) Rissbeständige tiefe Grabenisolationsstrukturen
DE102016100270B4 (de) Bondstrukturen und verfahren zu ihrer herstellung
DE102013101192B4 (de) Halbleitergehäuse
DE102011055736B4 (de) Halbleitervorrichtung mit einer Bonding-Fläche und einer Abschirmungsstruktur und Verfahren zur Herstellung derselben
DE102015109641A1 (de) Implantatsschadenfreier Bildsensor und diesbezügliches Verfahren
DE102018124695A1 (de) Integrieren von Passivvorrichtungen in Package-Strukturen
DE102015105451A1 (de) Verfahren und Vorrichtung zum Ausbilden rückseitig beleuchteter Bildsensoren mit eingebetteten Farbfiltern
DE102008046101A1 (de) Bildsensor und Verfahren zu dessen Herstellung
DE202010018528U1 (de) Halbleiter-Einrichtung und elektronische Vorrichtung
DE102018107941B4 (de) Umverteilungsschicht-Metallstruktur und Verfahren
DE102008062608A1 (de) Bildsensor und Verfahren zu dessen Herstellung
DE102013106153B4 (de) Zwischenverbindungsstruktur für eine gestapelte Vorrichtung und Verfahren
DE102019117352A1 (de) Padstruktur zur verbesserten bondfähigkeit
DE102021110267A1 (de) Deep-Partition-Leistungsabgabe mit Tiefgrabenkondensator
DE102021103804A1 (de) Passive Struktur auf SoIC
DE112019003284T5 (de) Halbleitervorrichtung und verfahren zur herstellung einerhalbleitervorrichtung
DE102018125106B4 (de) Hybridgebondete Struktur und Verfahren zu deren Herstellung
DE102009005458A1 (de) Halbleiterbauelement mit Durchkontaktierung und Verfahren zu dessen Herstellung
DE102018122621B4 (de) Halbleiterstruktur und Verfahren zu deren Herstellung
DE102020101246A1 (de) Leitfähiger kontakt für ionen-substratdurchkontaktierung
DE102018125374B4 (de) Bildsensorvorrichtungskonstruktion mit Dotierschicht in lichtempfindlichem Bereich
DE102018124337A1 (de) Ankerstrukturen und verfahren zur gleichmässigen waferplanarisierung und -bondung
DE102018124940B4 (de) CMOS-Sensoren und Verfahren zur Bildung derselben

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final