DE102008046101A1 - Bildsensor und Verfahren zu dessen Herstellung - Google Patents

Bildsensor und Verfahren zu dessen Herstellung Download PDF

Info

Publication number
DE102008046101A1
DE102008046101A1 DE102008046101A DE102008046101A DE102008046101A1 DE 102008046101 A1 DE102008046101 A1 DE 102008046101A1 DE 102008046101 A DE102008046101 A DE 102008046101A DE 102008046101 A DE102008046101 A DE 102008046101A DE 102008046101 A1 DE102008046101 A1 DE 102008046101A1
Authority
DE
Germany
Prior art keywords
substrate
region
semiconductor layer
photodiode
crystalline semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102008046101A
Other languages
English (en)
Other versions
DE102008046101B4 (de
Inventor
Joon Cheongju Hwang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DB HiTek Co Ltd
Original Assignee
Dongbu HitekCo Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020080059721A external-priority patent/KR100882980B1/ko
Application filed by Dongbu HitekCo Ltd filed Critical Dongbu HitekCo Ltd
Publication of DE102008046101A1 publication Critical patent/DE102008046101A1/de
Application granted granted Critical
Publication of DE102008046101B4 publication Critical patent/DE102008046101B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

Es wird ein Bildsensor bereitgestellt. Der Bildsensor kann einen Auslese-Schaltkreis auf einem ersten Substrat enthalten. Ein Zwischenschicht-Dielektrikum wird auf dem ersten Substrat ausgebildet und enthält darin eine untere Leitung. Eine kristalline Halbleiterschicht wird mit dem Zwischenschicht-Dielektrikum verbunden. Eine Fotodiode kann in der kristallinen Halbleiterschicht ausgebildet werden und enthält einen ersten Störstellen-Bereich und einen zweiten Störstellen-Bereich. Ein Durchkontaktierungs-Loch kann ausgebildet werden, das die kristalline Halbleiterschicht und das Zwischenschicht-Dielektrikum durchläuft, um die untere Leitung freizulegen. Ein Zapfen wird innerhalb des ersten Durchkontaktierungs-Lochs ausgebildet, um nur mit der unteren Leitung und dem ersten Störstellen-Bereich verbunden zu werden. Ein Bauelemente-Isolations-Bereich kann in der kristallinen Halbleiterschicht ausgebildet werden, um die Fotodiode entsprechend der Bildpunkt-Einheiten zu trennen.

Description

  • HINTERGRUND
  • Ein Bildsensor ist ein Halbleiterbauelement zur Umwandlung eines optischen Bildes in ein elektrisches Signal. Bildsensoren können grob in Bildsensoren mit ladungsgekoppelten Bauelementen (CCD) und in Komplementär-Metall-Oxid-Halbleiter-(CMOS)-Bildsensoren (CIS) klassifiziert werden.
  • In einem Bildsensor wird in einem Substrat, in dem sich ein Auslese-Schaltkreis befindet, unter Verwendung von Ionenimplantation eine Fotodiode ausgebildet. Da sich die Abmessungen einer Fotodiode immer mehr verringern, um die Anzahl von Bildpunkten zu erhöhen, ohne die Chipfläche zu vergrößern, verringert sich die Fläche eines Licht empfangenden Teilbereichs, so dass sich die Bildqualität verschlechtert.
  • Da sich die Stapelhöhe nicht so viel verringert, wie sich die Fläche des Licht empfangenden Teilbereichs verringert, verringert sich auch die Anzahl der Photonen, die auf den Licht empfangenden Teilbereich einfallen, durch Beugung des Lichtes, Beugungsscheibchen (Airy Disk) genannt.
  • Als Alternative zur Beseitigung dieser Einschränkung wurde der Versuch unternommen, eine Fotodiode unter Verwendung von amorphem Silizium (Si) auszubilden, oder einen Auslese-Schaltkreis in einem Si-Substrat auszubilden und eine Fotodiode auf dem Auslese-Schaltkreis unter Verwendung eines Verfahrens, wie z. B. Wafer-Wafer-Bonden, auszubilden (als "Dreidimensionaler (3D) Bildsensor" bezeichnet). Die Fotodiode ist durch eine Metallleitung mit dem Auslese-Schaltkreis verbunden.
  • Eine Verbindungs-Oberfläche eines Wafers, der einen Schaltkreis enthält, hat zwei Arten von Schichten, die ein Material für eine Leitung und ein Zwischenschicht-Dielektrikum an einer Wafer-zu-Wafer-Verbindungs-Schnittstelle umfassen.
  • Da nach der verwandten Technik die Materialien der Schnittstelle nicht einheitlich sind (dasselbe Material an der Oberfläche), kann sich die Verbindungskraft verringern, und folglich kann ein Dunkelstrom erzeugt werden.
  • Auch kann nach der verwandten Technik durch das Ätzen eines Grabens in einem Shallow-Trench-Isolation-Prozess (STI) zur Bauelemente-Isolation zwischen Bildpunkten ein Dunkel-Defekt in einer Fotodiode erzeugt werden, was zu einer unvollständigen Bauelemente-Isolation zwischen den Bildpunkten führt.
  • Nach der verwandten Technik tritt, da sowohl Source, als auch Drain des Transfer-Transistors des Auslese-Schaltkreises stark mit N-Typ-Fremdatomen dotiert sind, ein Ladungs-Verteilungs-Phänomen auf. Wenn das Ladungs-Verteilungs-Phänomen auftritt, wird die Empfindlichkeit eines ausgegebenen Bildes verringert und es kann ein Bildfehler erzeugt werden. Ebenfalls kann nach der verwandten Technik, da eine Fotoladung sich nicht schnell zwischen der Fotodiode und dem Auslese-Schaltkreis bewegt, ein Dunkelstrom erzeugt werden, oder die Sättigung und die Empfindlichkeit verringern sich.
  • KURZE ZUSAMMENFASSUNG
  • Ausführungen der vorliegenden Erfindung liefern einen Bildsensor, der die Verbindungskraft einer Verbindungsfläche bei einer Wafer-zu-Wafer-Verbindungs-Operation erhöhen kann, während eine vertikale Integration eines Substrates angewendet wird, in dem ein Auslese-Schaltkreis ausgebildet ist, und eine Fotodiode und ein Verfahren zu deren Herstellung.
  • In einer Ausführung kann ein Bildsensor umfassen:
    Ein erstes Substrat, das einen Auslese-Schaltkreis enthält;
    ein Zwischenschicht-Dielektrikum auf dem ersten Substrat, wobei das Zwischenschicht-Dielektrikum darin eine untere Leitung enthält;
    eine kristalline Halbleiterschicht auf dem Zwischenschicht-Dielektrikum;
    eine Fotodiode in der kristallinen Halbleiterschicht, wobei die Fotodiode einen ersten Störstellen-Bereich und einen zweiten Störstellen-Bereich enthält;
    ein erstes Durchkontaktierungs-Loch, das die kristalline Halbleiterschicht und das Zwischenschicht-Dielektrikum durchläuft, um die untere Leitung freizulegen;
    einen Zapfen im ersten Durchkontaktierungs-Loch, um eine Verbindung mit nur der unteren Leitung und dem ersten Störstellen-Bereich herzustellen; und
    einen Bauelemente-Isolations-Bereich in der kristallinen Halbleiterschicht, wobei der Bauelemente-Isolations-Bereich die Fotodiode für jede Bildpunkt-Einheit trennt.
  • In einer anderen Ausführung umfasst ein Verfahren zur Herstellung eines Bildsensors:
    Ausbilden eines Auslese-Schaltkreises in einem ersten Substrat; Ausbilden eines Zwischenschicht-Dielektrikums, das eine untere Leitung enthält, auf dem ersten Substrat;
    Ausbilden eines zweiten Substrates, das eine kristalline Halbleiterschicht enthält;
    Ausbilden einer Fotodiode, die einen ersten Störstellen-Bereich und einen zweiten Störstellen-Bereich enthält, in der kristallinen Halbleiterschicht;
    Verbinden des Zwischenschicht-Dielektrikums des ersten Substrates mit der kristallinen Halbleiterschicht des zweiten Substrates;
    Trennen des zweiten Substrates, so dass die Fotodiode auf dem ersten Substrat freigelegt ist;
    Ausbilden eines ersten Durchkontaktierungs-Lochs, das die Fotodiode und das Zwischenschicht-Dielektrikum durchläuft, um die untere Leitung freizulegen;
    Ausbilden eines Zapfens im ersten Durchkontaktierungs-Loch, so dass der Zapfen mit der unteren Leitung und dem ersten Störstellen-Bereich verbunden ist; und
    Ausbilden eines Bauelemente-Isolations-Bereichs in der kristallinen Halbleiterschicht, so dass die Fotodiode entsprechend der Bildpunkt-Einheit getrennt ist.
  • Die Details einer oder mehrerer Ausführungen werden in den begleitenden Zeichnungen und der unten stehenden Beschreibung dargelegt. Weitere Eigenschaften sind aus der Beschreibung und den Zeichnungen, sowie aus den Ansprüchen ersichtlich.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die 1 bis 13 sind Querschnitts-Ansichten, die einen Herstellungsprozess eines Bildsensors gemäß einer Ausführung zeigen.
  • 14 ist teilweise detaillierte Ansicht eines Bildsensors gemäß einer anderen Ausführung.
  • DETAILLIERTE BESCHREIBUNG
  • Ausführungen eines Bildsensors und ein Verfahren zu dessen Herstellung gemäß einer Ausführung werden mit Bezug auf die begleitenden Zeichnungen im Detail beschrieben.
  • 13 ist eine Querschnitts-Ansicht eines Bildsensors gemäß einer Ausführung.
  • Mit Bezug auf 13 kann ein Bildsensor umfassen: Ein erstes Substrat 100, das einen Auslese-Schaltkreis 120 enthält; ein Zwischenschicht-Dielektrikum 160 auf dem ersten Substrat, wobei das Zwischenschicht-Dielektrikum darin eine untere Leitung 150 enthält; eine kristalline Halbleiterschicht 200 auf dem Zwischenschicht-Dielektrikum 160; eine Fotodiode 205 in der kristallinen Halbleiterschicht 200, wobei die Fotodiode aus einem gestapelten ersten Störstellen-Bereich 210 und einem zweiten Störstellen-Bereich 220 ausgebildet ist; ein Durchkontaktierungs-Loch 245, das die kristalline Halbleiterschicht 200 und das Zwischenschicht-Dielektrikum 160 durchläuft, um die untere Leitung 150 freizulegen; einen Zapfen 251, der in nerhalb des ersten Durchkontaktierungs-Lochs 245 ausgebildet ist, um nur mit der unteren Leitung 150 und dem ersten Störstellen-Bereich 210 verbunden zu werden; und einen Bauelemente-Isolations-Bereich 260 in der kristallinen Halbleiterschicht 200, wobei der Bauelemente-Isolations-Bereich die Fotodiode 205 für jeden Bildpunkt trennt.
  • Ein drittes Metall 153 auf dem obersten Teil der unteren Leitung 150 kann innerhalb des Zwischenschicht-Dielektrikums 160 ausgebildet werden, so dass es nicht offen liegt. Durch Bereitstellung des dritten Metalls 153 mit nicht offen liegender oberster Oberfläche hat die Verbindungs-Oberfläche des ersten Substrates 100 eine Art von Schicht für eine verbesserte Verbindungskraft. Die in der kristallinen Halbleiterschicht 200 ausgebildete Fotodiode 205 kann einen Störstellen-Bereich vom n-Typ 210 und einen Störstellen-Bereich vom p-Typ 220 enthalten. Eine erste Passivierungsschicht 240, die eine Oxidschicht oder eine Nitridschicht ist, kann auf der kristallinen Halbleiterschicht 200 angeordnet werden, nachdem die kristalline Halbleiterschicht 200 mit dem ersten Substrat 100 verbunden wurde.
  • Der Zapfen 251 kann selektiv im ersten Durchkontaktierungs-Loch 245 ausgebildet werden, so dass der erste Störstellen-Bereich 210 der Fotodiode 205 mit der unteren Leitung 150 verbunden ist. Das heißt, da der Zapfen 251 nicht mit dem zweiten Störstellen-Bereich 220 verbunden ist, kann ein elektrischer Kurzschluss der Fotodiode 205 verhindert werden.
  • Ein Dielektrikum 255 kann auf dem Zapfen 251 ausgebildet werden, um das erste Durchkontaktierungs-Loch 245 zu füllen.
  • Eine obere Elektrode 270 kann in einem zweiten Durchkontaktierungs-Loch 249 der ersten Passivierungsschicht 240 angeordnet werden. Die obere Elektrode 270 kontaktiert den zweiten Störstellen-Bereich 220 durch das zweite Durchkontaktierungs-Loch 249, um eine elektrische Verbindung mit der Fotodiode 205 herzustellen.
  • In dem Bildsensor gemäß der Ausführung wird ein 3D-Bildsensor verwendet, bei dem eine Fotodiode auf einem Auslese-Schaltkreis angeordnet ist, um einen Füllfaktor zu erhöhen. Eine Fotodiode kann auch in der kristallinen Halbleiterschicht ausgebildet werden, um Defekte der Fotodiode zu verringern. Es kann auch eine Bauelemente-Isolationsschicht in der kristallinen Halbleiterschicht ausgebildet werden, um Übersprechen und die Erzeugung von Rauschen zu verhindern.
  • Gemäß einer Ausführung wird als nächstes ein Bauelement so konstruiert, dass zwischen Source und Drain an Seiten eines Transfer-Transistors Tx eine Potentialdifferenz erzeugt wird, so dass eine Fotoladung vollständig entladen werden kann. Folglich kann, da eine von der Fotodiode erzeugte Fotoladung vollständig in einen Floating-Diffusions-Bereich entladen wird, die Empfindlichkeit eines ausgegebenen Bildes verbessert werden.
  • Das heißt, es kann ein elektrischer Sperrschicht-Bereich 140 im ersten Substrat 100 ausgebildet werden, in dem der Auslese-Schaltkreis 120 ausgebildet ist, um es zu ermöglichen, dass eine Potentialdifferenz zwischen Source und Drain an den Seiten des Transfer-Transistors Tx 121 erzeugt wird, so dass eine Fotoladung vollständig entladen werden kann. Der Auslese-Schaltkreis 120 kann zum Beispiel einen Transfer-Transistor Tx 121, einen Reset-Transistor Rx 123, einen Ansteuer-Transistor Dx 125 und einen Auswahl-Transistor Sx 127 enthalten.
  • Im Folgenden wird eine Entlade-Struktur einer Fotoladung gemäß einer Ausführung detailliert beschrieben.
  • Der elektrische Sperrschicht-Bereich 140 kann eine Ionenimplantations-Schicht 143 eines ersten Leitungstyps, die auf einer Wanne 141 eines zweiten Leitungstyps ausgebildet ist (oder auf einer Epitaxieschicht eines zweiten Leitungstyps (nicht gezeigt)), und eine Ionenimplantations-Schicht 145 eines zweiten Leitungstyps, die auf der Ionenimplantations-Schicht 143 des ersten Leitungstyps ausgebildet ist, umfassen. Zum Beispiel kann der elektrische Sperrschicht-Bereich 140 ein PN-Übergang oder ein PNP-Übergang sein, ist aber nicht darauf beschränkt.
  • Anders als bei einem Knoten des Floating-Diffusions-Bereichs FD 131, der ein N+-Übergang ist, wird ein PNP-Übergang 140, der ein elektrischer Sperrschicht-Bereich 140 ist und an den eine angelegte Spannung nicht vollständig übertragen wird, bei einer bestimmten Spannung abgeschnürt. Diese Spannung wird als Haftspannung (Pinning-Spannung) bezeichnet und ist abhängig von den Dotierungs-Konzentrationen des P0-Bereichs 145 und des N–-Bereichs 143.
  • Insbesondere bewegt sich ein Elektron, das von der Fotodiode 205 erzeugt wird, zum PNP-Übergang 140 und wird zum Knoten des Floating-Diffusions-Bereichs FD 131 übertragen und in eine Spannung umgewandelt, wenn der Transfer-Transistor Tx 121 eingeschaltet wird.
  • Da ein maximaler Spannungswert des P0/N–/P–-Übergangs 140 eine Pinning-Spannung wird, und ein maximaler Spannungswert des Knotens des Floating-Diffusions-Bereichs FD 131 eine Schwellspannung Vth eines Vdd-Rx 123 wird, kann ein Elektron, das von der Fotodiode 205 im oberen Teil eines Chips erzeugt wird, vollständig zum Knoten des Floating-Diffusions-Bereichs FD 131 entladen werden, ohne dass eine Ladungs-Verteilung auftritt, indem eine Potentialdifferenz zwischen den Seiten des Transfer-Transistors Tx 131 implementiert wird.
  • Das heißt, gemäß einer Ausführung wird der P0/N–/P–-Wannen-Übergang, nicht ein N+/P-Wannen-Übergang, im ersten Substrat ausgebildet, um es zu ermöglichen eine positive (+)-Spannung an den N–-Bereich 143 des P0/N–/P–-Wannen-Übergangs anzulegen, und während einer Reset-Operation eines aktiven Bildpunkte-Sensors mit 4 Transistoren (APS) eine Massespannung an P0 145 und die P-Wanne 141 anzulegen, so dass am doppelten P0/N–/P-Wannen-Übergang bei einer vorher festgelegten Spannung oder mehr, wie in einer Transistor-Struktur mit einer bipolaren Sperrschicht (BJT) eine Abschnürung hervorgerufen wird. Dies wird als Haftspannung (Pinning-Spannung) bezeichnet. Daher wird zwischen Source und Drain des Transfer-Transistors Tx 121 eine Potentialdifferenz erzeugt, um ein Ladungs-Verteilungs-Phänomen während der Ein-/Aus-Operationen des Transfer-Transistors Tx zu verhindern.
  • Daher können, anders als im Fall, in dem eine Fotodiode einfach mit einem N+-Übergang wie in der verwandten Technik verbunden wird, bei Bildsensoren gemäß Ausführungen der vorliegenden Erfindung Einschränkungen, wie Sättigungs-Verringerung und Empfindlichkeits-Verringerung vermieden werden.
  • In einer weiteren Ausführung kann ein Verbindungs-Bereich 147 eines ersten Leitungstyps zwischen der Fotodiode und dem Auslese-Schaltkreis ausgebildet werden, um einen Pfad für die schnelle Bewegung einer Fotoladung bereitzustellen, so dass eine Dunkelstrom-Quelle minimiert und die Verringerung der Sättigung und die Verringerung der Empfindlichkeit verhindert werden.
  • Zu diesem Zweck kann gemäß einer Ausführung auf der Oberfläche des P0/N–/P–-Übergangs 140 der Verbindungs-Bereich 147 eines ersten Leitungstyps für den ohmschen Kontakt ausgebildet werden. Um zu verhindern, dass der Verbindungs-Bereich 147 des ersten Leitungstyps eine Leckstrom-Quelle wird, kann unterdessen die Breite des Verbindungs-Bereichs 147 des ersten Leitungstyps minimiert werden. Hierdurch kann ein Dunkelstrom des 3D-Bildsensors verringert werden.
  • Das heißt, ein Grund dafür, nur einen Kontakt bildenden Teil lokal und stark mit N-Typ-Fremdatomen zu dotieren, ist es, die Bildung eines ohmschen Kontaktes zu erleichtern und dabei ein Dunkelsignal zu minimieren. Im Fall einer starken Dotierung des gesamten Transfer-Transistors (Source von Tx) kann ein Dunkelsignal durch eine ungesättigte Bindung der Si-Oberflächenatome vergrößert werden.
  • Referenznummern in 13, die nicht erklärt wurden, werden im folgenden Herstellungsverfahren beschrieben.
  • Im Folgenden wird ein Verfahren zur Herstellung eines Bildsensors gemäß einer Ausführung mit Bezug auf die 1 bis 13 beschrieben.
  • Mit Bezug auf 1 kann ein Auslese-Schaltkreis 120 auf dem ersten Substrat 100 ausgebildet werden.
  • Eine Bauelemente-Isolationsschicht 110, die einen aktiven Bereich und einen Feld-Bereich definiert, kann im ersten Substrat 100 ausgebildet werden. Der Auslese-Schaltkreis 120, der einen Transistor enthält, kann auf dem aktiven Bereich des ersten Substrates 100 ausgebildet werden. Zum Beispiel kann der Auslese-Schaltkreis 120 den Transfer-Transistor Tx 121, den Reset-Transistor Rx 123, den Ansteuerungs-Transistor Dx 125 und den Auswahl-Transistor Sx 127 enthalten. Nach dem Ausbilden der Gates für die Transistoren können der Floating-Diffusions-Bereich FD 131 und Ionenimplantations-Bereiche 130, die Source-/Drain-Bereiche der entsprechenden Transistoren enthalten, ausgebildet werden.
  • Das Ausbilden des Auslese-Schaltkreises 120 im ersten Substrat 100 kann das Ausbilden des elektrischen Sperrschicht-Bereichs 140 im ersten Substrat 100 und das Ausbilden des Verbindungs-Bereichs 147 eines ersten Leitungstyps zur Verbindung mit der unteren Leitung 150 auf dem elektrischen Sperrschicht-Bereich 140 umfassen.
  • Der elektrische Sperrschicht-Bereich 140 kann zum Beispiel ein PN-Übergang 140 sein, ist aber nicht darauf beschränkt. Zum Beispiel kann der elektrische Sperrschicht-Bereich 140 die Ionenimplantations-Schicht 143 eines ersten Leitungstyps, die auf der Wanne 141 eines zweiten Leitungstyps (oder einer Epitaxieschicht eines zweiten Leitungstyps) ausgebildet ist, und eine Ionenimplantations-Schicht eines zweiten Leitungstyps 145, die auf der Ionenimplantations-Schicht 143 des ersten Leitungstyps ausgebildet ist, umfassen. In einer Ausführung kann der PN-Übergang 140 der in 1 gezeigte P0(145)/N– (143)/P–(141)-Übergang sein. Das erste Substrat 100 kann ein Substrat eines zweiten Leitungstyps sein, ist jedoch nicht darauf beschränkt.
  • Gemäß einer Ausführung wird der elektrische Sperrschicht-Bereich 140 im ersten Substrat 100 ausgebildet, in dem der Auslese-Schaltkreis 120 ausgebildet wird, um es zu ermöglichen, dass eine Potentialdifferenz zwischen Source und Drain des Transfer-Transistors Tx 121 erzeugt wird, so dass eine Fotoladung vollständig entladen werden kann.
  • Das heißt, gemäß einer Ausführung wird ein Bauelement so konstruiert, dass zwischen Source und Drain des Transfer-Transistors Tx eine Potentialdifferenz vorliegt, so dass eine Fotoladung vollständig entladen werden kann. Zum Beispiel kann ein Bauelement so konstruiert werden, dass eine Potentialdifferenz zwischen Source und Drain des Transfer-Transistors Tx erzeugt wird, indem die Dotierungskonzentration des N-Bereichs 143 kleiner als die Dotierungskonzentration des Floating-Diffusions-Bereichs FD 131 gemacht wird.
  • Als nächstes kann auf dem P0/N–/P–-Übergang 140 der Verbindungs-Bereich 147 eines ersten Leitungstyps für den ohmschen Kontakt ausgebildet werden. Zum Beispiel kann ein N+-Bereich 147 für den ohmschen Kontakt auf der Oberfläche des P0/N–/P–-Übergangs 140 ausgebildet werden. Der N+-Bereich 147 kann so ausgebildet werden, dass er den P0-Bereich 145 durchläuft und den N–-Bereich 143 kontaktiert.
  • Um zu verhindern, dass der Verbindungs-Bereich 147 des ersten Leitungstyps eine Leckstrom-Quelle wird, kann unterdessen die Breite des Verbindungs-Bereichs 147 des ersten Leitungstyps minimiert werden. Zu diesem Zweck kann eine Zapfen- Implantation durchgeführt werden, nachdem ein Durchkontaktierungs-Loch für einen ersten Metallkontakt 151a geätzt wurde. In einer alternativen Ausführung können Ionenimplantations-Muster (nicht gezeigt) ausgebildet werden, und dann kann der Verbindungs-Bereich 147 eines ersten Leitungstyps ausgebildet werden, indem die Ionenimplantations-Muster als Ionenimplantations-Maske verwendet werden.
  • Gemäß Ausführungen wird der Verbindungs-Bereich 147 eines ersten Leitungstyps zwischen der Fotodiode und dem Auslese-Schaltkreis 120 ausgebildet, um einen Pfad für die schnelle Bewegung einer Fotoladung bereitzustellen und somit eine Dunkelstrom-Quelle zu minimieren und die Verringerung der Sättigung und die Verringerung der Empfindlichkeit zu verhindern.
  • Die untere Leitung 150 und das Zwischenschicht-Dielektrikum 160 können auf dem ersten Substrat 100 ausgebildet sein. Die untere Leitung 150 kann den ersten Metall-Kontakt 151a, ein erstes Metall 151, ein zweites Metall 152 und ein drittes Metall 153 enthalten, ist aber nicht darauf beschränkt.
  • Die untere Leitung 150 kann aus verschiedenen leitfähigen Materialien ausgebildet werden, einschließlich Metall, Legierungen und Siliziden. Zum Beispiel kann die untere Leitung 150 aus Aluminium, Kupfer, Kobalt oder Wolfram ausgebildet werden. Das Zwischenschicht-Dielektrikum 160 kann ausgebildet werden, um das dritte Metall 153 der unteren Leitung 150 komplett zu bedecken. Daher kann, da das Zwischenschicht-Dielektrikum 160 auf dem ersten Substrat 100 ausgebildet wird, wenn auf dem Zwischenschicht-Dielektrikum 160 ein Planarisierungs-Prozess ausgeführt wird, das Zwischenschicht-Dielektrikum 160 eine gleichmäßige Oberfläche werden.
  • Mit Bezug auf 2 kann ein zweites Substrat 20, das eine kristalline Halbleiterschicht 200 enthält, bereitgestellt werden. Das zweite Substrat 20 kann ein Einkristall-Substrat oder ein polykristallines Silizium-Substrat sein, und kann ein Substrat sein, das mit p-Typ-Fremdatomen oder n-Typ-Fremdatomen dotiert ist. In einer Ausführung kann die kristalline Halbleiterschicht 200 auf dem zweiten Substrat 20 durch Epitaxie ausgebildet werden.
  • Mit Bezug auf 3 wird die Fotodiode 205 in der kristallinen Halbleiterschicht 200 ausgebildet. Die Fotodiode 205 kann einen ersten Störstellen-Bereich 210 und einen zweiten Störstellen-Bereich 220 enthalten. Der erste Störstellen-Bereich 210 kann ausgebildet werden, indem n-Typ-Fremdatome in einen tiefen Bereich der kristallinen Halbleiterschicht 200 implantiert werden (d. h. nahe an das zweite Substrat). Der zweite Störstellen-Bereich 220 kann ausgebildet werden, indem p-Typ-Fremdatome in einen flachen Bereich der kristallinen Halbleiterschicht 200 implantiert werden (d. h. nahe der Oberfläche der kristallinen Halbleiterschicht 200). Da die Fotodiode 205 einen PN-Übergang hat, kann eine von der Fotodiode 205 erzeugte Fotoladung durch die untere Leitung 150 zum Auslese-Schaltkreis 120 transportiert werden.
  • Mit Bezug auf 4 kann eine ohmsche Kontaktschicht 230 ausgebildet werden, indem n-Typ-Fremdatome in hoher Konzentration (n+) in die Oberfläche des ersten Störstellen-Bereichs 210 implantiert werden. Wenn die ohmsche Kontaktschicht 230 auf dem ersten Störstellen-Bereich 210 ausgebildet wird, kann der Kontaktwiderstand der mit der Fotodiode verbundenen Leitung verringert werden. Im Folgenden erfolgt die Beschreibung mit einem Beispiel, bei dem die ohmsche Kontaktschicht 230 weggelassen wird.
  • Da die Fotodiode 205 in der kristallinen Halbleiterschicht 200 durch Ionenimplantation ausgebildet wird, kann ein Defekt innerhalb der Fotodiode 205 verhindert und die Erzeugung eines Dunkelstroms blockiert werden.
  • Mit Bezug auf 5 werden das erste Substrat 100, das das Zwischenschicht-Dielektrikum 160 enthält, und das zweite Substrat 20, das die kristalline Halbleiterschicht 200 enthält, miteinander verbunden.
  • Wenn das erste Substrat 100 und das zweite Substrat 20 miteinander verbunden werden, wird die Oberfläche des Zwischenschicht-Dielektrikums 160 und der erste Störstellen-Bereich 210 (oder die ohmsche Kontaktschicht 230, falls verwendet) der Fotodiode 205 verbunden.
  • Insbesondere, da das Zwischenschicht-Dielektrikum 160 des ersten Substrates 100 eine planarisierte Oberfläche hat, die keine Metallleitung offen legt, und die Oberfläche der kristallinen Halbleiterschicht 200 des zweiten Substrates 20 eine planarisierte Oberfläche hat, kann sich die Verbindungskraft zwischen dem ersten Substrat 100 und dem zweiten Substrat 200 erhöhen.
  • Mit Bezug auf 6 kann das zweite Substrat 20 entfernt werden, so dass die Fotodiode 205 auf dem ersten Substrat 100 bleibt. In einer Ausführung kann ein Teil des zweiten Substrates 20 unter Verwendung eines Messers entfernt werden, so dass die Fotodiode 205 freigelegt werden kann.
  • Mit Bezug auf 7 wird eine erste Passivierungsschicht 240 auf der kristallinen Halbleiterschicht 200 ausgebildet. Zum Beispiel kann die erste Passivierungsschicht 240 eine Oxid schicht oder eine Nitridschicht sein, und kann insbesondere eine Niedrigtemperatur-Oxidschicht sein.
  • Mit Bezug auf 8 kann ein erstes Durchkontaktierungs-Loch 245, das das dritte Metall 153 des ersten Substrates 100 freilegt, ausgebildet werden. Das erste Durchkontaktierungs-Loch 245 kann ausgebildet werden, indem Teile der ersten Passivierungsschicht 240, der kristallinen Halbleiterschicht 200 und des Zwischenschicht-Dielektrikums 160 entfernt werden. Dann wird das dritte Metall 153 innerhalb des Zwischenschicht-Dielektrikums 160 freigelegt. Zum Beispiel kann das erste Durchkontaktierungs-Loch 245 ausgebildet werden, indem ein Fotolack-Muster auf der ersten Passivierungsschicht 240 ausgebildet und ein Nassätz- oder ein Trockenätz-Prozess durchgeführt wird.
  • Mit Bezug auf 9 kann eine Metallschicht 250 innerhalb des ersten Durchkontaktierungs-Lochs 245 ausgebildet werden. Die Metallschicht 250 wird innerhalb des ersten Durchkontaktierungs-Lochs 245 ausgebildet, um die untere Leitung 150 mit der Fotodiode 205 zu verbinden. Zum Beispiel kann die Metallschicht 250 ausgebildet werden, indem leitfähige Materialien, einschließlich Aluminium, Kupfer, Titan und Wolfram abgeschieden und planarisiert werden.
  • Mit Bezug auf 10 kann ein Zapfen 251 von der Metallschicht 250 ausgebildet werden, indem ein Ätzprozess auf der Metallschicht 250 durchgeführt wird. Der Zapfen 251 wird ausgebildet, um im Teil der Fotodiode 205 nur den ersten Störstellen-Bereich 210 zu kontaktieren, um eine von der Fotodiode 205 erzeugte Fotoladung zur unteren Leitung 150 zu übertragen.
  • Der Zapfen 251 kann ausgebildet werden, indem der obere Bereich der Metallschicht 250 durch Nass- oder Trockenätzen entfernt wird. Dann wird ein erstes Durchkontaktierungs-Loch-Muster 247 auf dem Zapfen 205 ausgebildet, um den zweiten Störstellen-Bereich 220 und eine Seitenwand 240 der ersten Passivierungsschicht 240 offen zu legen.
  • Da der Zapfen 251 keinen Kontakt zum zweiten Störstellen-Bereich 220 der Fotodiode 205 hat, kann ein Kurzschluss der Fotodiode 205 verhindert werden.
  • Mit Bezug auf 11 werden die Lücken des ersten Durchkontaktierungs-Loch-Musters 247 mit einem Dielektrikum 255 gefüllt. Das Dielektrikum 255 kann aus demselben Material ausgebildet werden wie die erste Passivierungsschicht 240.
  • Mit Bezug auf 12 kann in einer Ausführung ein Bauelemente-Isolationsbereich 260 in der ersten Passivierungsschicht 240 und in der kristallinen Halbleiterschicht 200 ausgebildet werden. Der Bauelemente-Isolationsbereich 260 kann durch einen Shallow-Trench-Isolation-Prozess (STI) ausgebildet werden, oder er kann durch Ionenimplantation ausgebildet werden. Im Fall, dass der Bauelemente-Isolationsbereich 260 ein STI ist, kann eine Deckoxidschicht 261 auf dem Bauelemente-Isolationsbereich 260 ausgebildet werden.
  • Folglich wird der Bauelemente-Isolationsbereich 260 in der kristallinen Halbleiterschicht 200 ausgebildet, um die Fotodiode 205 für jede Bildpunkt-Einheit zu trennen.
  • Als nächstes kann eine obere Elektrode 270 auf der ersten Passivierungsschicht 240 ausgebildet werden, um die Fotodiode 205 elektrisch anzuschließen. Die obere Elektrode 270 kontaktiert einen Teil des zweiten Störstellen-Bereichs 220 der Fotodiode 205 durch das zweite Durchkontaktierungs-Loch 249, das in der ersten Passivierungsschicht 240 ausgebildet ist. In einer Ausführung kann die obere Elektrode 270 auch ausgebildet werden, indem eine obere Elektrodenschicht (nicht gezeigt) auf der ersten Passivierungsschicht 240 ausgebildet wird, die das zweite Durchkontaktierungs-Loch 249 enthält, und dann ein Teil der oberen Elektrodenschicht auf einem Bereich der Bildpunkt-Einheit entfernt wird. Obwohl nicht gezeigt, kann das zweite Durchkontaktierungs-Loch 249 für jede Fotodiode 205 für jede Bildpunkt-Einheit getrennt durch den Bauelemente-Isolationsbereich 260 ausgebildet werden.
  • Da die obere Elektrode 270 selektiv auf einem Teil der Fotodiode 205 ausgebildet werden kann, hat die obere Elektrode 270 keinen Einfluss auf einen Licht empfangenden Bereich der Fotodiode.
  • Mit Bezug auf 13 kann eine zweite Passivierungsschicht 280 ausgebildet werden, indem eine Nitridschicht oder eine Oxidschicht auf der ersten Passivierungsschicht 240 abgeschieden wird, auf der die obere Elektrode 270 ausgebildet ist. Auch kann ein Farbfilter 290 auf einem Teil der zweiten Passivierungsschicht 280 ausgebildet werden, der der Fotodiode für eine Bildpunkt-Einheit entspricht.
  • Entsprechend dem Verfahren zur Herstellung des Bildsensors werden das erste Substrat, das die untere Leitung enthält, und die kristalline Halbleiterschicht, die die Fotodiode enthält, durch einen Verbindungs-Prozess miteinander verbunden, so dass eine vertikale Integration erzielt werden kann.
  • Gemäß einer Ausführung wird auch, da die Fotodiode oben auf dem ersten Substrat ausgebildet wird, die Brennweite der Fotodiode verringert, um die Lichtempfangsrate zu verbessern.
  • Durch die Bereitstellung der vertikalen Integration können zusätzliche Schaltkreise auf dem Chip mit dem ersten Substrat integriert werden, um die Leistungsfähigkeit des Bildsensors zu erhöhen. Zusätzlich dazu kann eine weitere Miniaturisierung eines Bauelementes erzielt werden, und die Herstellungskosten können verringert werden.
  • Gemäß Ausführungen kann auch eine Fotodiode ausgebildet werden, indem Ionen in ein getrenntes Substrat implantiert werden, so dass Defekte innerhalb der Fotodiode verringert werden können.
  • Gemäß einer Ausführung kann, weil ein Bauelemente-Isolationsbereich so ausgebildet werden kann, dass die Fotodiode für jede Bildpunkt-Einheit getrennt ist, Übersprechen und die Erzeugung von Rauschen verringert werden.
  • Gemäß Ausführungen kann auch, weil durch die gleichmäßigen Oberflächen des ersten Substrates und des zweiten Substrates eine feste Verbindungs-Oberfläche erzielt wird, wenn der Verbindungs-Prozess durchgeführt wird, die Zuverlässigkeit des Bildsensors verbessert werden.
  • 14 ist eine Querschnitts-Ansicht eines Bildsensors gemäß einer anderen Ausführung.
  • Mit Bezug auf 14 kann ein Bildsensor umfassen: Ein erstes Substrat 100, das eine Leitung 150 und einen Auslese-Schaltkreis 120 enthält; und eine kristalline Halbleiter schicht 200, die eine Fotodiode 205 und einen Bauelemente-Isolationsbereich 260 auf dem Auslese-Schaltkreis 120 enthält. Der Auslese-Schaltkreis 120 des ersten Substrates 100 kann umfassen: einen elektrischen Sperrschicht-Bereich 140, der im ersten Substrat 100 ausgebildet ist; und einen Verbindungsbereich 148 eines ersten Leitungstyps, der an einer Seite des elektrischen Sperrschicht-Bereichs mit der Leitung 150 verbunden ist.
  • Diese Ausführung kann die technischen Charakteristiken der Ausführungen, die mit Bezug auf die 1 bis 13 beschrieben wurden, übernehmen.
  • Gemäß einer Ausführung wird ein Bauelement so konstruiert, dass eine Potentialdifferenz zwischen Source und Drain eines Transfer-Transistors Tx erzeugt wird, so dass eine Fotoladung vollständig entladen werden kann. Folglich kann, da eine von der Fotodiode erzeugte Fotoladung vollständig in einen Floating-Diffusions-Bereich entladen wird, die Empfindlichkeit eines ausgegebenen Bildes erhöht werden.
  • Gemäß einer Ausführung wird auch ein Ladungs-Verbindungs-Bereich zwischen der Fotodiode und dem Auslese-Schaltkreis ausgebildet, um einen Pfad für die schnelle Bewegung einer Fotoladung bereitzustellen, so dass eine Dunkelstrom-Quelle minimiert wird und die Verringerung der Sättigung und die Verringerung der Empfindlichkeit verhindert werden kann.
  • Anders als in der oben beschriebenen Ausführung zeigt die Ausführung in 14 einen Verbindungsbereich eines ersten Leitungstyps 148, der an einer Seite des elektrischen Sperrschicht-Bereichs 140 ausgebildet ist.
  • Gemäß einer Ausführung kann ein N+-Verbindungsbereich 148 für einen ohmschen Kontakt auf dem P0/N–/P–-Übergang 140 ausgebildet werden. An dieser Stelle kann ein Prozess zum Ausbilden des N+-Verbindungsbereichs 148 und eines M1C-Kontaktes 151a für eine Leckstrom-Quelle sorgen, da das Bauelement mit einer an den P0/N–/P–-Übergang 140 angelegten Rückwärts-Vorspannung arbeitet, so dass ein elektrisches Feld EF auf der Si-Oberfläche erzeugt werden kann. Ein Kristalldefekt, der während des Prozesses zum Ausbilden des Kontaktes innerhalb des elektrischen Feldes erzeugt wird, dient als Leckstrom-Quelle.
  • Auch gemäß einer Ausführung wird im Fall, dass der N+-Verbindungsbereich 148 auf der Oberfläche des P0/N–/P–-Übergangs 140 ausgebildet wird, durch den N+/P0-Übergang 148/145 ein elektrisches Feld hinzugefügt. Dieses elektrische Feld dient auch als Leckstrom-Quelle.
  • Daher stellt eine weitere Ausführung der vorliegenden Erfindung ein Layout bereit, in dem ein erster Kontakt-Zapfen 151a in einem aktiven Bereich ausgebildet wird, der nicht mit einer P0-Schicht dotiert ist, sondern einen N+-Verbindungsbereich 148 enthält. Dann wird durch den N+-Verbindungsbereich 148 der erste Kontakt-Zapfen 151a mit der N-Sperrschicht 143 verbunden.
  • Gemäß einer solchen Ausführung wird das elektrische Feld auf der Si-Oberfläche nicht erzeugt, was dazu beitragen kann, einen Dunkelstrom eines dreidimensionalen integrierten CIS zu reduzieren.
  • In der vorliegenden Beschreibung bedeutet jeder Verweis auf "eine Ausführung", "Ausführung", "beispielhafte Ausführung" usw., dass ein spezielles Merkmal, eine Struktur oder eine Eigenschaft, welches bzw. welche in Verbindung mit der Ausführung beschrieben wird, in mindestens einer Ausführung der Erfindung enthalten ist. Das Auftreten derartiger Ausdrucksweisen an verschiedenen Stellen in der Beschreibung verweist nicht notwendig sämtlich auf die gleiche Ausführung. Ferner sei bemerkt, dass, wenn ein besonderes Merkmal, eine Struktur oder eine Eigenschaft beschrieben wird, es sich innerhalb des Bereichs der Möglichkeiten eines Fachmanns befindet, ein derartiges Merkmal, eine Struktur oder ein Kennmerkmal in Verbindung mit anderen der Ausführungen zu bewirken.
  • Obwohl Ausführungen mit Bezug auf eine Anzahl erläuternder Ausführungsbeispiele beschrieben wurden, sei bemerkt, dass zahlreiche weitere Abwandlungen und Ausführungen durch Fachleute entworfen werden können, welche unter Prinzip und Umfang der vorliegenden Offenbarung fallen. Insbesondere sind viele Änderungen und Abwandlungen der Bauteile und/oder der Anordnungen der fraglichen Kombinationsanordnung innerhalb des Umfangs der Offenbarung, der Zeichnungen und der beigefügten Ansprüche möglich. Zusätzlich zu Änderungen und Abwandlungen der Bauteile und/oder der Anordnungen sind alternative Verwendungen gleichfalls für Fachleute ersichtlich.

Claims (20)

  1. Ein Bildsensor, umfassend: Ein erstes Substrat, das einen Auslese-Schaltkreis enthält; ein Zwischenschicht-Dielektrikum auf dem ersten Substrat, wobei das Zwischenschicht-Dielektrikum darin eine untere Leitung enthält; eine kristalline Halbleiterschicht auf dem Zwischenschicht-Dielektrikum; eine Fotodiode in der kristallinen Halbleiterschicht, wobei die Fotodiode einen ersten Störstellen-Bereich und einen zweiten Störstellen-Bereich enthält; ein erstes Durchkontaktierungs-Loch, das die kristalline Halbleiterschicht und das Zwischenschicht-Dielektrikum durchläuft, um die untere Leitung freizulegen; einen Zapfen im ersten Durchkontaktierungs-Loch, der die untere Leitung mit dem ersten Störstellen-Bereich verbindet, wobei die oberste Oberfläche des Zapfens sich unter dem zweiten Störstellen-Bereich befindet; und einen Bauelemente-Isolations-Bereich in der kristallinen Halbleiterschicht, wobei der Bauelemente-Isolations-Bereich die Fotodiode entsprechend der Bildpunkt-Einheit trennt.
  2. Der Bildsensor gemäß Anspruch 1, der ferner eine Passivierungsschicht auf der kristallinen Halbleiterschicht enthält.
  3. Der Bildsensor gemäß einem der Ansprüche 1 bis 2, der ferner ein Dielektrikum auf dem Zapfen enthält, wobei das Dielektrikum das erste Durchkontaktierungs-Loch füllt.
  4. Der Bildsensor gemäß einem der Ansprüche 1 bis 3, wobei der Auslese-Schaltkreis einen elektrischen Sperrschicht-Bereich im ersten Substrat enthält, wobei der elektrische Sperrschicht-Bereich folgendes umfasst: Einen Ionenimplantations-Bereich eines ersten Leitungstyps im ersten Substrat; und einen Ionenimplantations-Bereich eines zweiten Leitungstyps auf dem Ionenimplantations-Bereich des ersten Leitungstyps.
  5. Der Bildsensor gemäß Anspruch 4, ferner umfassend einen Verbindungsbereich eines ersten Leitungstyps, der elektrisch mit der unteren Leitung auf dem elektrischen Sperrschicht-Bereich verbunden ist.
  6. Der Bildsensor gemäß Anspruch 5, wobei der elektrische Sperrschicht-Bereich einen PNP-Übergang umfasst.
  7. Der Bildsensor gemäß einem der Ansprüche 1 bis 6, wobei der Auslese-Schaltkreis so konstruiert ist, dass zwischen Source und Drain eines Transistors eine Potentialdifferenz erzeugt wird.
  8. Der Bildsensor gemäß Anspruch 7, wobei der Transistor einen Transfer-Transistor umfasst, und eine Ionenimplantations-Konzentration der Source des Transistors kleiner ist als eine Ionenimplantations-Konzentration eines Floating-Diffusions-Bereichs am Drain des Transistors.
  9. Der Bildsensor gemäß einem der Ansprüche 4 bis 8, ferner umfassend einen Verbindungsbereich eines ersten Leitungstyps, der elektrisch mit der unteren Leitung an einer Seite des elektrischen Sperrschicht-Bereichs verbunden ist.
  10. Ein Verfahren zur Herstellung eines Bildsensors, wobei das Verfahren folgendes umfasst: Ausbilden eines Auslese-Schaltkreises auf einem ersten Substrat; Ausbilden eines Zwischenschicht-Dielektrikums, das eine untere Leitung enthält, auf dem ersten Substrat; Ausbilden eines zweiten Substrates, das eine kristalline Halbleiterschicht enthält; Ausbilden einer Fotodiode, die einen ersten Störstellen-Bereich und einen zweiten Störstellen-Bereich enthält, in der kristallinen Halbleiterschicht; Verbinden des Zwischenschicht-Dielektrikums des ersten Substrates mit der kristallinen Halbleiterschicht des zweiten Substrates; Trennen des zweiten Substrates, so dass die Fotodiode auf dem ersten Substrat freigelegt ist; Ausbilden eines ersten Durchkontaktierungs-Lochs, das die Fotodiode und das Zwischenschicht-Dielektrikum durchläuft, um die untere Leitung freizulegen; Ausbilden eines Zapfens im ersten Durchkontaktierungs-Loch, so dass der Zapfen mit der unteren Leitung und dem ersten Störstellen-Bereich verbunden ist; und Ausbilden eines Bauelemente-Isolations-Bereichs in der kristallinen Halbleiterschicht, so dass die Fotodiode entsprechend der Bildpunkt-Einheit getrennt ist.
  11. Das Verfahren gemäß Anspruch 10, das ferner umfasst, nach dem Trennen des zweiten Substrates eine erste Passivierungsschicht auf der kristallinen Halbleiterschicht auszubilden.
  12. Das Verfahren gemäß einem der Ansprüche 10 bis 11, wobei das Ausbilden des Zapfens folgendes umfasst: Entfernen eines Teils der kristallinen Halbleiterschicht und eines Teils des Zwischenschicht-Dielektrikums, um das erste Durchkontaktierungs-Loch auszubilden, das die untere Leitung frei legt; Füllen des ersten Durchkontaktierungs-Lochs mit einer Metallschicht; und Entfernen eines Teils der Metallschicht, um den zweiten Störstellen-Bereich an Seiten des ersten Durchkontaktierungs-Lochs freizulegen.
  13. Das Verfahren gemäß Anspruch 12, das ferner umfasst, nach dem Ausbilden des Zapfens einen verbleibenden Bereich des ersten Durchkontaktierungs-Lochs mit einem Dielektrikum zu füllen.
  14. Das Verfahren gemäß einem der Ansprüche 10 bis 13, wobei der Bauelemente-Isolations-Bereich unter Verwendung eines Shallow-Trench-Isolation-Prozesses ausgebildet wird.
  15. Das Verfahren gemäß einem der Ansprüche 10 bis 14, wobei der Bauelemente-Isolations-Bereich unter Verwendung eines Ionenimplantations-Verfahrens ausgebildet wird.
  16. Das Verfahren gemäß einem der Ansprüche 10 bis 15, wobei das Ausbilden des Auslese-Schaltkreises auf dem ersten Substrat es umfasst, einen elektrischen Sperrschicht-Bereich im ersten Substrat auszubilden, wobei das Ausbilden des elektrischen Sperrschicht-Bereichs im Substrat folgendes umfasst: Ausbilden eines Ionenimplantations-Bereichs eines ersten Leitungstyps im ersten Substrat; und Ausbilden eines Ionenimplantations-Bereichs eines zweiten Leitungstyps auf dem Ionenimplantations-Bereich des ersten Leitungstyps.
  17. Das Verfahren gemäß Anspruch 16, das ferner umfasst, einen Verbindungsbereich eines ersten Leitungstyps, der mit der unteren Leitung auf dem elektrischen Sperrschicht-Bereich verbunden ist, auszubilden.
  18. Das Verfahren gemäß Anspruch 17, wobei das Ausbilden des Verbindungsbereichs des ersten Leitungstyps ausgeführt wird, nachdem eine Kontakt-Ätzung für die untere Leitung durchgeführt wurde.
  19. Das Verfahren gemäß einem der Ansprüche 16 bis 18, das ferner umfasst, einen Verbindungsbereich eines ersten Lei tungstyps auszubilden, der mit der unteren Leitung an einer Seite des elektrischen Sperrschicht-Bereichs verbunden ist.
  20. Verfahren gemäß Anspruch 19, wobei der Verbindungsbereich des ersten Leitungstyps zwischen einem Bauelemente-Isolations-Bereich des ersten Substrates und dem elektrischen Sperrschicht-Bereich ausgebildet wird und den Bauelemente-Isolations-Bereich des ersten Substrates und den Sperrschicht-Bereichs kontaktiert.
DE102008046101.6A 2007-09-07 2008-09-05 Bildsensor und Verfahren zu dessen Herstellung Expired - Fee Related DE102008046101B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2007-0090866 2007-09-07
KR20070090866 2007-09-07
KR10-2008-0059721 2008-06-24
KR1020080059721A KR100882980B1 (ko) 2007-09-07 2008-06-24 이미지 센서 및 그 제조방법

Publications (2)

Publication Number Publication Date
DE102008046101A1 true DE102008046101A1 (de) 2009-04-02
DE102008046101B4 DE102008046101B4 (de) 2014-05-28

Family

ID=40384641

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008046101.6A Expired - Fee Related DE102008046101B4 (de) 2007-09-07 2008-09-05 Bildsensor und Verfahren zu dessen Herstellung

Country Status (3)

Country Link
US (1) US8044478B2 (de)
JP (1) JP2009065161A (de)
DE (1) DE102008046101B4 (de)

Families Citing this family (155)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101046060B1 (ko) * 2008-07-29 2011-07-01 주식회사 동부하이텍 이미지센서 제조방법
US20100025687A1 (en) * 2008-07-29 2010-02-04 Chang Hun Han Image sensor and method for manufacturing the same
KR101024815B1 (ko) * 2008-09-30 2011-03-24 주식회사 동부하이텍 이미지센서 및 그 제조방법
KR101033353B1 (ko) * 2008-10-14 2011-05-09 주식회사 동부하이텍 이미지센서 및 그 제조방법
KR20100063269A (ko) * 2008-12-03 2010-06-11 주식회사 동부하이텍 이미지센서 및 그 제조방법
US11018133B2 (en) 2009-10-12 2021-05-25 Monolithic 3D Inc. 3D integrated circuit
US10388863B2 (en) 2009-10-12 2019-08-20 Monolithic 3D Inc. 3D memory device and structure
US10366970B2 (en) 2009-10-12 2019-07-30 Monolithic 3D Inc. 3D semiconductor device and structure
US10043781B2 (en) 2009-10-12 2018-08-07 Monolithic 3D Inc. 3D semiconductor device and structure
US11984445B2 (en) 2009-10-12 2024-05-14 Monolithic 3D Inc. 3D semiconductor devices and structures with metal layers
US10354995B2 (en) 2009-10-12 2019-07-16 Monolithic 3D Inc. Semiconductor memory device and structure
US10157909B2 (en) 2009-10-12 2018-12-18 Monolithic 3D Inc. 3D semiconductor device and structure
US10910364B2 (en) 2009-10-12 2021-02-02 Monolitaic 3D Inc. 3D semiconductor device
US11374118B2 (en) 2009-10-12 2022-06-28 Monolithic 3D Inc. Method to form a 3D integrated circuit
JP5489705B2 (ja) * 2009-12-26 2014-05-14 キヤノン株式会社 固体撮像装置および撮像システム
US10217667B2 (en) 2011-06-28 2019-02-26 Monolithic 3D Inc. 3D semiconductor device, fabrication method and system
US11482440B2 (en) 2010-12-16 2022-10-25 Monolithic 3D Inc. 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits
US10497713B2 (en) 2010-11-18 2019-12-03 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11024673B1 (en) 2010-10-11 2021-06-01 Monolithic 3D Inc. 3D semiconductor device and structure
US11315980B1 (en) 2010-10-11 2022-04-26 Monolithic 3D Inc. 3D semiconductor device and structure with transistors
US11158674B2 (en) 2010-10-11 2021-10-26 Monolithic 3D Inc. Method to produce a 3D semiconductor device and structure
US11469271B2 (en) 2010-10-11 2022-10-11 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11257867B1 (en) 2010-10-11 2022-02-22 Monolithic 3D Inc. 3D semiconductor device and structure with oxide bonds
US11600667B1 (en) 2010-10-11 2023-03-07 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11227897B2 (en) 2010-10-11 2022-01-18 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US10896931B1 (en) 2010-10-11 2021-01-19 Monolithic 3D Inc. 3D semiconductor device and structure
US11018191B1 (en) 2010-10-11 2021-05-25 Monolithic 3D Inc. 3D semiconductor device and structure
US10290682B2 (en) 2010-10-11 2019-05-14 Monolithic 3D Inc. 3D IC semiconductor device and structure with stacked memory
US11164898B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure
US10978501B1 (en) 2010-10-13 2021-04-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11929372B2 (en) 2010-10-13 2024-03-12 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11404466B2 (en) 2010-10-13 2022-08-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11163112B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11327227B2 (en) 2010-10-13 2022-05-10 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11605663B2 (en) 2010-10-13 2023-03-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11694922B2 (en) 2010-10-13 2023-07-04 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US10998374B1 (en) 2010-10-13 2021-05-04 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11984438B2 (en) 2010-10-13 2024-05-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US10833108B2 (en) 2010-10-13 2020-11-10 Monolithic 3D Inc. 3D microdisplay device and structure
US11133344B2 (en) 2010-10-13 2021-09-28 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US10943934B2 (en) 2010-10-13 2021-03-09 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11855100B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US9197804B1 (en) * 2011-10-14 2015-11-24 Monolithic 3D Inc. Semiconductor and optoelectronic devices
US11437368B2 (en) 2010-10-13 2022-09-06 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US10679977B2 (en) 2010-10-13 2020-06-09 Monolithic 3D Inc. 3D microdisplay device and structure
US11855114B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11063071B1 (en) 2010-10-13 2021-07-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11043523B1 (en) 2010-10-13 2021-06-22 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11869915B2 (en) 2010-10-13 2024-01-09 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11854857B1 (en) 2010-11-18 2023-12-26 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11735462B2 (en) 2010-11-18 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11094576B1 (en) 2010-11-18 2021-08-17 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11443971B2 (en) 2010-11-18 2022-09-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11901210B2 (en) 2010-11-18 2024-02-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11495484B2 (en) 2010-11-18 2022-11-08 Monolithic 3D Inc. 3D semiconductor devices and structures with at least two single-crystal layers
US11610802B2 (en) 2010-11-18 2023-03-21 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes
US11804396B2 (en) 2010-11-18 2023-10-31 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11031275B2 (en) 2010-11-18 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11355381B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11018042B1 (en) 2010-11-18 2021-05-25 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11569117B2 (en) 2010-11-18 2023-01-31 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11121021B2 (en) 2010-11-18 2021-09-14 Monolithic 3D Inc. 3D semiconductor device and structure
US11521888B2 (en) 2010-11-18 2022-12-06 Monolithic 3D Inc. 3D semiconductor device and structure with high-k metal gate transistors
US11211279B2 (en) 2010-11-18 2021-12-28 Monolithic 3D Inc. Method for processing a 3D integrated circuit and structure
US11508605B2 (en) 2010-11-18 2022-11-22 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11482438B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11784082B2 (en) 2010-11-18 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11164770B1 (en) 2010-11-18 2021-11-02 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11107721B2 (en) 2010-11-18 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure with NAND logic
US11004719B1 (en) 2010-11-18 2021-05-11 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11482439B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors
US11355380B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. Methods for producing 3D semiconductor memory device and structure utilizing alignment marks
US11615977B2 (en) 2010-11-18 2023-03-28 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11923230B1 (en) 2010-11-18 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11862503B2 (en) 2010-11-18 2024-01-02 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
JP2012124318A (ja) * 2010-12-08 2012-06-28 Sony Corp 固体撮像素子の製造方法、固体撮像素子、および電子機器
US10388568B2 (en) 2011-06-28 2019-08-20 Monolithic 3D Inc. 3D semiconductor device and system
US11476181B1 (en) 2012-04-09 2022-10-18 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11594473B2 (en) 2012-04-09 2023-02-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US10600888B2 (en) 2012-04-09 2020-03-24 Monolithic 3D Inc. 3D semiconductor device
US11735501B1 (en) 2012-04-09 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11410912B2 (en) 2012-04-09 2022-08-09 Monolithic 3D Inc. 3D semiconductor device with vias and isolation layers
US11088050B2 (en) 2012-04-09 2021-08-10 Monolithic 3D Inc. 3D semiconductor device with isolation layers
US11694944B1 (en) 2012-04-09 2023-07-04 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11616004B1 (en) 2012-04-09 2023-03-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11164811B2 (en) 2012-04-09 2021-11-02 Monolithic 3D Inc. 3D semiconductor device with isolation layers and oxide-to-oxide bonding
US11881443B2 (en) 2012-04-09 2024-01-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11916045B2 (en) 2012-12-22 2024-02-27 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11309292B2 (en) 2012-12-22 2022-04-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11967583B2 (en) 2012-12-22 2024-04-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11018116B2 (en) 2012-12-22 2021-05-25 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11784169B2 (en) 2012-12-22 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11961827B1 (en) 2012-12-22 2024-04-16 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11063024B1 (en) 2012-12-22 2021-07-13 Monlithic 3D Inc. Method to form a 3D semiconductor device and structure
US11217565B2 (en) 2012-12-22 2022-01-04 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11430668B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11087995B1 (en) 2012-12-29 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US11430667B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US10651054B2 (en) 2012-12-29 2020-05-12 Monolithic 3D Inc. 3D semiconductor device and structure
US10903089B1 (en) 2012-12-29 2021-01-26 Monolithic 3D Inc. 3D semiconductor device and structure
US10892169B2 (en) 2012-12-29 2021-01-12 Monolithic 3D Inc. 3D semiconductor device and structure
US11004694B1 (en) 2012-12-29 2021-05-11 Monolithic 3D Inc. 3D semiconductor device and structure
US10115663B2 (en) 2012-12-29 2018-10-30 Monolithic 3D Inc. 3D semiconductor device and structure
US11177140B2 (en) 2012-12-29 2021-11-16 Monolithic 3D Inc. 3D semiconductor device and structure
US10600657B2 (en) 2012-12-29 2020-03-24 Monolithic 3D Inc 3D semiconductor device and structure
US11869965B2 (en) 2013-03-11 2024-01-09 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US11935949B1 (en) 2013-03-11 2024-03-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
JP2014199898A (ja) * 2013-03-11 2014-10-23 ソニー株式会社 固体撮像素子および製造方法、並びに、電子機器
US8902663B1 (en) 2013-03-11 2014-12-02 Monolithic 3D Inc. Method of maintaining a memory state
US10325651B2 (en) 2013-03-11 2019-06-18 Monolithic 3D Inc. 3D semiconductor device with stacked memory
US11398569B2 (en) 2013-03-12 2022-07-26 Monolithic 3D Inc. 3D semiconductor device and structure
US10840239B2 (en) 2014-08-26 2020-11-17 Monolithic 3D Inc. 3D semiconductor device and structure
US11088130B2 (en) 2014-01-28 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US11923374B2 (en) 2013-03-12 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US10224279B2 (en) 2013-03-15 2019-03-05 Monolithic 3D Inc. Semiconductor device and structure
US11270055B1 (en) 2013-04-15 2022-03-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US9021414B1 (en) 2013-04-15 2015-04-28 Monolithic 3D Inc. Automation for monolithic 3D devices
US11341309B1 (en) 2013-04-15 2022-05-24 Monolithic 3D Inc. Automation for monolithic 3D devices
US11030371B2 (en) 2013-04-15 2021-06-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11720736B2 (en) 2013-04-15 2023-08-08 Monolithic 3D Inc. Automation methods for 3D integrated circuits and devices
US11487928B2 (en) 2013-04-15 2022-11-01 Monolithic 3D Inc. Automation for monolithic 3D devices
US11574109B1 (en) 2013-04-15 2023-02-07 Monolithic 3D Inc Automation methods for 3D integrated circuits and devices
US10297586B2 (en) 2015-03-09 2019-05-21 Monolithic 3D Inc. Methods for processing a 3D semiconductor device
US11031394B1 (en) 2014-01-28 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure
US11107808B1 (en) 2014-01-28 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure
JP6217458B2 (ja) * 2014-03-03 2017-10-25 ソニー株式会社 半導体装置およびその製造方法、並びに電子機器
US9812604B2 (en) * 2014-05-30 2017-11-07 Klaus Y. J. Hsu Photosensing device with graphene
US9812603B2 (en) * 2014-05-30 2017-11-07 Klaus Y. J. Hsu Photosensing device with graphene
US10825779B2 (en) 2015-04-19 2020-11-03 Monolithic 3D Inc. 3D semiconductor device and structure
US11011507B1 (en) 2015-04-19 2021-05-18 Monolithic 3D Inc. 3D semiconductor device and structure
US10381328B2 (en) 2015-04-19 2019-08-13 Monolithic 3D Inc. Semiconductor device and structure
US11056468B1 (en) 2015-04-19 2021-07-06 Monolithic 3D Inc. 3D semiconductor device and structure
US11956952B2 (en) 2015-08-23 2024-04-09 Monolithic 3D Inc. Semiconductor memory device and structure
US11978731B2 (en) 2015-09-21 2024-05-07 Monolithic 3D Inc. Method to produce a multi-level semiconductor memory device and structure
US10515981B2 (en) 2015-09-21 2019-12-24 Monolithic 3D Inc. Multilevel semiconductor device and structure with memory
US10522225B1 (en) 2015-10-02 2019-12-31 Monolithic 3D Inc. Semiconductor device with non-volatile memory
US11991884B1 (en) 2015-10-24 2024-05-21 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US11296115B1 (en) 2015-10-24 2022-04-05 Monolithic 3D Inc. 3D semiconductor device and structure
US10418369B2 (en) 2015-10-24 2019-09-17 Monolithic 3D Inc. Multi-level semiconductor memory device and structure
US11114464B2 (en) 2015-10-24 2021-09-07 Monolithic 3D Inc. 3D semiconductor device and structure
US10847540B2 (en) 2015-10-24 2020-11-24 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11937422B2 (en) 2015-11-07 2024-03-19 Monolithic 3D Inc. Semiconductor memory device and structure
US11114427B2 (en) 2015-11-07 2021-09-07 Monolithic 3D Inc. 3D semiconductor processor and memory device and structure
US11329059B1 (en) 2016-10-10 2022-05-10 Monolithic 3D Inc. 3D memory devices and structures with thinned single crystal substrates
US11251149B2 (en) 2016-10-10 2022-02-15 Monolithic 3D Inc. 3D memory device and structure
US11869591B2 (en) 2016-10-10 2024-01-09 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11930648B1 (en) 2016-10-10 2024-03-12 Monolithic 3D Inc. 3D memory devices and structures with metal layers
US11812620B2 (en) 2016-10-10 2023-11-07 Monolithic 3D Inc. 3D DRAM memory devices and structures with control circuits
US11711928B2 (en) 2016-10-10 2023-07-25 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US10475840B1 (en) * 2018-10-02 2019-11-12 Foveon, Inc. Imaging array having improved surface-to-detector light transmission
US10892016B1 (en) 2019-04-08 2021-01-12 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11158652B1 (en) 2019-04-08 2021-10-26 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11018156B2 (en) 2019-04-08 2021-05-25 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11296106B2 (en) 2019-04-08 2022-04-05 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11763864B2 (en) 2019-04-08 2023-09-19 Monolithic 3D Inc. 3D memory semiconductor devices and structures with bit-line pillars

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0542152B1 (de) * 1991-11-08 1999-07-14 Canon Kabushiki Kaisha Schichtförmiger Festkörperbildsensor und Verfahren zu seiner Herstellung
JPH05343729A (ja) * 1992-06-12 1993-12-24 Nec Corp 配列型赤外線検知器
US5936261A (en) * 1998-11-18 1999-08-10 Hewlett-Packard Company Elevated image sensor array which includes isolation between the image sensors and a unique interconnection
US6501065B1 (en) * 1999-12-29 2002-12-31 Intel Corporation Image sensor using a thin film photodiode above active CMOS circuitry
JP3719947B2 (ja) * 2001-04-18 2005-11-24 シャープ株式会社 固体撮像装置及びその製造方法
FR2824664A1 (fr) * 2001-05-09 2002-11-15 St Microelectronics Sa Photodetecteur cmos comportant une photodiode en silicium amorphe
US6809358B2 (en) * 2002-02-05 2004-10-26 E-Phocus, Inc. Photoconductor on active pixel image sensor
US7276749B2 (en) * 2002-02-05 2007-10-02 E-Phocus, Inc. Image sensor with microcrystalline germanium photodiode layer
US6798033B2 (en) 2002-08-27 2004-09-28 E-Phocus, Inc. Photoconductor-on-active-pixel (POAP) sensor utilizing a multi-layered radiation absorbing structure
EP1516368B1 (de) * 2002-06-25 2008-01-23 Commissariat A L'energie Atomique Abbildungsvorrichtung
JP4304927B2 (ja) * 2002-07-16 2009-07-29 ソニー株式会社 固体撮像素子及びその製造方法
KR101009091B1 (ko) 2002-12-27 2011-01-18 크로스텍 캐피탈, 엘엘씨 누화현상을 감소시킨 시모스 이미지센서 및 그 제조방법
US6927432B2 (en) * 2003-08-13 2005-08-09 Motorola, Inc. Vertically integrated photosensor for CMOS imagers
US7214999B2 (en) * 2003-10-31 2007-05-08 Motorola, Inc. Integrated photoserver for CMOS imagers
CN1922732B (zh) * 2004-02-25 2010-06-09 S.O.I.Tec绝缘体上硅技术公司 光电检测装置
JP2006120922A (ja) * 2004-10-22 2006-05-11 Fuji Film Microdevices Co Ltd 光電変換膜積層型カラー固体撮像装置
EP1677364A1 (de) * 2004-12-30 2006-07-05 St Microelectronics S.A. Lichtdetektor auf einer integrierten Schaltung sitzend
JP4858443B2 (ja) * 2005-07-22 2012-01-18 株式会社ニコン デジタルカメラ
JP4511441B2 (ja) * 2005-09-30 2010-07-28 富士フイルム株式会社 感度可変型撮像素子及びこれを搭載した撮像装置

Also Published As

Publication number Publication date
US8044478B2 (en) 2011-10-25
US20090065827A1 (en) 2009-03-12
DE102008046101B4 (de) 2014-05-28
JP2009065161A (ja) 2009-03-26

Similar Documents

Publication Publication Date Title
DE102008046101B4 (de) Bildsensor und Verfahren zu dessen Herstellung
DE102016100013B4 (de) Zusätzlicher dotierter Bereich für rückseitige tiefe Grabenisolation
DE102008046030A1 (de) Bildsensor und Verfahren zu seiner Herstellung
DE102006060253B4 (de) Halbleiterbauelement mit Photodiode und Verfahren zu dessen Herstellung
DE102018130470A1 (de) Pixelvorrichtung auf struktur tiefer grabenisolierung (dti) für bildsensor
DE102018122789B4 (de) Rissbeständige tiefe Grabenisolationsstrukturen
DE102008046036A1 (de) Bildsensor und Verfahren zu seiner Herstellung
DE102017119031A1 (de) Bildsensor mit einer hochabsorbierenden schicht
DE102008046033A1 (de) Bildsensor und Verfahren zu dessen Herstellung
DE102008062608A1 (de) Bildsensor und Verfahren zu dessen Herstellung
DE102008046034B4 (de) Bildsensor und Verfahren zu seiner Herstellung
DE102007060836A1 (de) CMOS-Bildsensor und Verfahren zu dessen Herstellung
DE102008046260A1 (de) Bildsensor und Verfahren zu dessen Herstellung
DE102006048611B4 (de) CMOS-Bildsensor und Verfahren zu seiner Herstellung
DE102008060543A1 (de) Bildsensor und Verfahren zu dessen Herstellung
DE102020100097B4 (de) Bildsensor mit einer überlappung einer rückseitigen grabenisolationsstruktur mit einem vertikalen transfergate
DE102020110791A1 (de) Integrierte schaltungsstruktur, vorrichtung und verfahren
DE102008046031A1 (de) Bildsensor und Verfahren zur Herstellung eines Bildsensors
DE102008063738A1 (de) Bildsensor und Verfahren zu seiner Herstellung
DE102008046037A1 (de) Bildsensor und Verfahren zur Herstellung eines Bildsensors
DE102008063979A1 (de) Bildsensor und Verfahren zu seiner Herstellung
DE102008051449A1 (de) Bildsensor und Verfahren zu dessen Herstellung
DE102008046035A1 (de) Bildsensor und Verfahren zu seiner Herstellung
DE102009043255A1 (de) Bildsensor und Verfahren zu seiner Herstellung
DE102008062489A1 (de) Bildsensor und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140401