DE102006048611B4 - CMOS-Bildsensor und Verfahren zu seiner Herstellung - Google Patents

CMOS-Bildsensor und Verfahren zu seiner Herstellung Download PDF

Info

Publication number
DE102006048611B4
DE102006048611B4 DE102006048611A DE102006048611A DE102006048611B4 DE 102006048611 B4 DE102006048611 B4 DE 102006048611B4 DE 102006048611 A DE102006048611 A DE 102006048611A DE 102006048611 A DE102006048611 A DE 102006048611A DE 102006048611 B4 DE102006048611 B4 DE 102006048611B4
Authority
DE
Germany
Prior art keywords
layer
gate electrode
image sensor
metal layer
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102006048611A
Other languages
English (en)
Other versions
DE102006048611A1 (de
Inventor
In Gyun Gunpo Jeon
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DB HiTek Co Ltd
Original Assignee
Dongbu Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongbu Electronics Co Ltd filed Critical Dongbu Electronics Co Ltd
Publication of DE102006048611A1 publication Critical patent/DE102006048611A1/de
Application granted granted Critical
Publication of DE102006048611B4 publication Critical patent/DE102006048611B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

CMOS-Bildsensor, welcher eine Photodiode und eine Mehrzahl von Transistoren beinhaltet, wobei der CMOS-Bildsensor umfasst:
eine auf einem Isolations-Bereich eines Halbleiter-Substrats, auf welchem ein aktiver Bereich und der Isolations-Bereich definiert sind, ausgebildete Isolations-Schicht;
eine Gate-Elektrode, welche sich einen Teil der Isolations-Schicht und des/den aktiven Bereich(es) kreuzend erstreckt;
einen auf einem Teil des aktiven Bereichs des Halbleiter-Substrats ausgebildeten Photodioden-Bereich;
eine an beiden Seiten der Gate-Elektrode ausgebildete isolierende Seitenwand;
eine auf einer oberen (Ober)fläche der Gate-Elektrode und einem zur Gate-Elektrode benachbarten Teil einer (Ober)fläche des Photodioden-Bereiches ausgebildete Metall-Silizid-Schicht;
eine Metallschicht zum elektrischen Verbinden der Gate-Elektrode mit dem Photodioden-Bereich; und
eine auf einer gesamten (Ober)fläche des Halbleiter-Substrats, inklusive der Metallschicht und der Metall-Silizid-Schicht ausgebildete dielektrische Schicht.

Description

  • HINTERGRUND DER ERFINDUNG
  • 1. Bereich der Erfindung
  • Die vorliegende Erfindung betrifft einen CMOS(”complementary metal Oxide silicon”, komplementärer Metall-Oxid-Silizium)-Bildsensor. Spezieller betrifft die vorliegende Erfindung einen CMOS-Bildsensor und ein Verfahren zu seiner Herstellung, welcher/welches dazu geeignet ist, die Struktur des CMOS-Bildsensors zu vereinfachen, und dabei ein Verkleinern eines Pixels zu erreichen.
  • 2. Beschreibung der fachverwandten Technik
  • Im Allgemeinen ist ein Bildsensor ein Halbleiterbauteil zum Konvertieren optischer Bilder in elektrische Signale, und wird in einen Ladungsgekoppeltes-Bauteil(”charge coupled device”, CCD)-Bildsensor und einen CMOS-Bildsensor klassifiziert.
  • Die CCD weist eine Mehrzahl von Photodioden (PDs) auf, welche in Form einer Matrix angeordnet sind, um optische Signale in elektrische Signale zu konvertieren. Die CCD beinhaltet eine Mehrzahl vertikaler ladungsgekoppelter Bauteile (”vertical charge coupled devices”, VCCDs), welche zwischen vertikal in der Matrix angeordneten Photodioden derart bereitgestellt sind, dass sie elektrische Ladungen in der Vertikalrichtung übertragen, wenn die elektrischen Ladungen von jeder Photodiode erzeugt werden, eine Mehrzahl horizontaler ladungsgekoppelter Bauteile (”horizontal charge coupled devices”, HCCDs) zum Übertragen der elektrischen Ladungen, welche von den VCCDs in der Horizontalrichtung übertragen worden sind, und einen Sensor-Verstärker zum Ausgeben elektrischer Signale mittels Abfühlens der elektrischen Ladungen, welche in der Horizontalrichtung übertragen werden.
  • Allerdings hat eine solche CCD verschiedene Nachteile, wie einen komplizierten Treibe-Modus, hohen Leistungsverbrauch und so weiter. Ferner benötigt die CDD mehrstufige Photo-Prozesse, so dass der Herstellungs-Prozess für die CCD kompliziert ist.
  • Da es darüber hinaus schwierig ist, eine Steuerung, einen Signalprozessor und einen Analog/Digital-Konverter (A/D-Konverter) auf einem einzelnen Chip der CCD zu integrieren, ist die CCD nicht für Produkte kompakter Größe geeignet.
  • In jüngerer Zeit wird der CMOS-Bildsensor als ein Bildsensor der/einer nächsten Generation in's Auge gefasst, welcher dazu geeignet ist, das Problem der CCD zu lösen.
  • Der CMOS-Bildsensor ist ein Bauteil, welches einen Schaltmodus einsetzt, um sequentiell eine Ausgabe jedes Einheitspixels mittels MOS-Transistoren zu detektieren, wobei die MOS-Transistoren auf einem Halbleiter-Substrat korrespondierend zu den Einheitspixeln mittels einer CMOS-Technologie ausgebildet sind, welche periphäre Bauteile wie eine Steuerung und einen Signalprozessor verwendet.
  • Dies bedeutet, der CMOS-Sensor beinhaltet eine Photodiode und einen MOS-Transistor in jedem Einheitspixel, und detektiert sequentiell die elektrischen Signale jedes Einheitspixels in einem Schaltmodus, um Bilder zu realisieren.
  • Da der CMOS-Bildsensor die CMOS-Technologie verwendet, weist der COM-Bildsensor Vorteile auf, wie den niedrigen Leistungsverbrauch und den/einen einfachen Herstellungsprozess mit einer verhältnismäßig kleinere Anzahl an Photo-Verarbeitungs-Schritten.
  • Darüber hinaus ermöglicht es der CMOS-Bildsensor, dass das Produkt eine kompakte Größe aufweist, weil die Steuerung, der Signalprozessor und der A/D-Konverter auf einem Chip des CMOS-Bildsensors integriert werden können.
  • Daher sind CMOS-Bildsensoren in verschiedenen Anwendungen, wie digitale Standbild-Kameras, digitale Video-Kameras, und so weiter, ausgiebig verwendet worden.
  • Ferner wird der CMOS-Bildsensor gemäß der Anzahl von Transistoren in einen 3Tr-1PD-Typ-Bildsensor, 4Tr-1PD-Typ-Bildsensor und 5Tr-1PD-Typ-Bildsensor klassifiziert. Der 3Tr-1PD-Typ-Bildsensor beinhaltet eine Photodiode und drei Transistoren, und der 4Tr-1PD-Typ-Bildsensor beinhaltet eine Photodiode und vier Transistoren.
  • Im Folgenden wird eine Beschreibung angegeben, welche auf eine Äquivalenzschaltung und ein Layout eines Einheitspixels eines herkömmlichen 3Tr-1PD-Typ-Bildsensors Bezug nimmt.
  • 1 ist eine Aquivalenz-Schaltungs-Ansicht des herkömmlichen 3Tr-1PD-Typ-Bildsensors, und 2 ist eine Layout-Ansicht, welche den Einheitspixel des herkömmlichen 3Tr-1PD-Typ-Bildsensors zeigt.
  • Wie in 1 gezeigt, beinhaltet das Einheitspixel des herkömmlichen 3Tr-1PD-Typ Bildsensors eine Photodiode PD und drei nMOS-Transistoren T1, T2 und T3.
  • Eine Kathode der Photodiode PD ist mit einem Drain des ersten nMOS-Transistors T1 und einem Gate des zweiten nMOS-Transistors T2 verbunden.
  • Darüber hinaus sind Sources des ersten und des zweiten nMOS-Transistors T1 und T2 mit einer Stromversorgungsleitung (”power line”) verbunden, welche eine Referenz-Spannung VR zuführt, und ein Gate des ersten nMOS-Transistors T1 ist mit einer Rücksetz-Leitung verbunden, welche ein Rücksetz-Signal RST zuführt.
  • Ein Source des dritten nMOS Transistor T3 ist mit einem Drain des zweiten nMOS Transistors T2 verbunden, ein Drain des dritten nMOS Transistors T3 ist mit einer Auslese-Schaltung (nicht gezeigt) durch eine Signalleitung verbunden, und ein Gate des dritten nMOS-Transistors T3 ist mit einer Spalten-Auswahl-Leitung verbunden, welche ein Auswahl-Signal SLCT zuführt.
  • Der erste nMOS Transistor T1 ist ein Rücksetz-Transistor Rx zum Zurücksetzen in der Photodiode PD gesammelter optischer Ladungen, der zweite nMOS Transistor T2 ist ein Source-Folger-Transistor Dx, welcher als ein Source-Folger-Pufferverstärker dient, und der dritte nMOS-Transistor T3 ist ein Auswahl-Transistor Sx, welcher Schalt- und Adressierungs-Funktionen ausführt.
  • Wie in 2 gezeigt, ist ein aktiver Bereich auf dem Einheitspixel des herkömmlichen 3Tr-1PD-Typ-Bildsensors so definiert, dass eine Photodiode 20 in einem Teil des aktiven Bereiches 10 mit großer Breite ausgebildet wird, und Gate-Elektroden 30, 40 und 50 von drei Transistoren jeweils die verbleibenden Teile des aktiven Bereichs 10 überlappen.
  • Dies bedeutet, dass der Rücksetz-Transistor Rx die Gate-Elektrode 30 beinhaltet, der Source-Folger Transistor Dx die Gate-Elektrode 40 beinhaltet und der Auswahl-Transistor Sx das Gate 50 beinhaltet.
  • Dotierungen werden in dem aktiven Bereich 10 jedes Transistors, mit Ausnahme unterer Teile der Gate-Elektroden 30, 40 und 50 implantiert, wobei ein Source/Drain-Bereich jedes Transistors gebildet wird.
  • Daher wird ein Eingangs-Anschluss Vein, welcher ein externes Potential empfängt, im zwischen dem Rücksetz-Transistor Rx und dem Source-Folger-Transistor Dx ausgebildeten Source/Drain-Bereich bereitgestellt, und ein Ausgangs-Anschluss Vaus, welcher mit einer Auslese-Schaltung (nicht gezeigt) verbunden ist, ist im an einer Seite des Auswahl-Transistors Sx ausgebildeten Source/Drain-Bereich bereitgestellt.
  • 3 ist eine entlang Linie IV-IV' aus 2 aufgenommene Schnittansicht, welche den herkömmlichen CMOS-Bildsensor zeigt.
  • Wie in 3 gezeigt, beinhaltet der herkömmliche CMOS-Bildsensor eine Isolations-Schicht 42, welche auf einem Isolations-Bereich eines p-Typ-Halbleiter-Substrats 41 ausgebildet ist, auf welchem ein aktiver Bereich und der Isolations-Bereich definiert sind, einen Source-Folger-Transistor, welcher eine Gate-Elektrode 43 aufweist, welche sich einen Teil der Isolations-Schicht 42 und den/des aktiven Bereich(es) kreuzend erstreckt, einen auf einem Teil des aktiven Bereiches des Halbleiter-Substrats 41 ausgebildeten Photodioden-Bereich (PD) 44, eine auf der gesamten (Ober)fläche des Halbleiter-Substrats 41 ausgebildete dielektrische Schicht 45, und eine metallische Verbindung 46, welche sich derart passierend durch die dielektrische Schicht 45 erstreckt, dass sie die Gate-Elektrode 43 mit dem Photodioden-Bereich 44 elektrisch verbindet.
  • Die metallische Verbindung 46 verbindet die Gate-Elektrode 43 mit dem Photodioden-Bereich 44 durch ein Kontaktloch 47, welches die dielektrische Schicht 45 derart durchquerend ausgebildet ist, dass vorbestimmte Abschnitte von (Ober)flächen der Gate-Elektrode 43 und des Photodioden-Bereiches 44 freigelegt werden/sein können, und einen im Kontaktloch 47 ausgebildete Wolfram-Verschluss/Anschluss 48.
  • Da der Photodioden-Bereich mit der Gate-Elektrode 43 elektrisch verbunden ist, kann gemäß dem herkömmlichen CMOS-Bildsensor, welcher den oben genannten Aufbau aufweist, (eine) Potential-Variation im Photodioden-Bereich 44 einen Einfluss auf das Gate-Potential des Source-Folger-Transistors ausüben.
  • Darüber hinaus kann das Gate-Potential einen großen Einfluss auf die Leistungsfähigkeit des Transistors ausüben.
  • Um allerdings die Kenndaten des Bildsensors zu maximieren, ist es notwendig, die Potential-Variation des Photodioden-Bereiches ohne Potential-Verlust direkt auf einen Gate-Anschluss eines benachbarten Transistors zu übertragen.
  • Daher ist abweichend von anderen Vorrichtungen ein Verfahren zum Verbinden eines Photodioden-Bereiches mit einer Gate-Elektrode eines benachbarten Transistors sehr wichtig.
  • Wie oben erwähnt, wird gemäß des herkömmlichem Verbindungs-Verfahrens das Kontaktloch in oberen Bereichen des Photodioden-Bereiches und des Gates ausgebildet, und dann wird durch Ausfüllen des Kontaktlochs mit metallischen Materialien der Wolfram-Verschluss/Anschluss gebildet. In diesem Zustand wird eine Metallschicht, wie eine Aluminium-Schicht, aufgebracht und strukturiert, um eine metallische Verbindung zu bilden.
  • Allerdings verursacht das oben genannte Verbindungs-Verfahren (eine) Beschädigung der Photodiode, wenn das Kontaktloch im Photodioden-Bereich ausgebildet wird. Da der Photodioden-Bereich mit der Gate-Elektrode mittels der metallischen Verbindung durch vier Kontakte verbunden ist, ist es darüber hinaus schwierig, die Pixel-Design-Bandbreite (”pixel design margin”) zu verbessern.
  • US 2004/0217398 A1 offenbart einen CMOS-Bildsensor mit einer Metall-Silizid-Schicht, die einerseits auf einer oberen (Ober)fläche der Gate-Elektrode und andererseits auf einem zur Gate-Elektrode benachbarten Teil einer (Ober)fläche eines Floating-Diffusion-Node-Bereiches ausgebildet ist
  • KURZFASSUNG DER ERFINDUNG
  • Die vorliegende Erfindung wurde durchgeführt, um das im Stand der Technik auftretende oben angegebene Problem zu lösen, und es ist daher ein Ziel der vorliegenden Erfindung, (einen) CMOS-Bildsensor und ein Verfahren zu seiner Herstellung bereitzustellen, welcher/welches dazu geeignet ist, zu verhindern, dass eine Photodiode beschädigt wird, und eine Pixel-Design-Bandbreite zu verbessern, um (ein) Verkleinern eines Pixels zu erreichen.
  • Gemäß eines Aspekts der vorliegenden Erfindung wird ein CMOS-Bildsensor bereitgestellt, welcher eine Photodiode und eine Mehrzahl von Transistoren beinhaltet, wobei der CMOS-Bildsensor umfasst: eine auf einem Isolations-Bereich eines Halbleiter-Substrats, auf welchem ein aktiver Bereich und der Isolations-Bereich definiert sind, ausgebildete Isolations-Schicht; eine Gate-Elektrode, welche sich einen Teil der Isolations-Schicht und den/des aktiven Bereich(es) kreuzend erstreckt; einen auf einem Teil des aktiven Bereiches des Halbleiter-Substrats ausgebildeten Photodioden-Bereich; eine an beiden Seiten der Gate-Elektrode ausgebildete isolierende Seitenwand; eine an/auf einer oberen (Ober)fläche der Gate-Elektrode und einem zur Gate-Elektrode benachbarten Teil einer (Ober)fläche des Photodioden-Bereiches ausgebildete Metall-Silizid-Schicht; eine Metallschicht zum elektrischen Verbinden der Gate-Elektrode mit dem Photodioden-Bereich; und eine auf einer gesamten (Ober)fläche des Halbleiter-Substrats inklusive der Metallschicht und der Metall-Silizid-Schicht ausgebildete dielektrische Schicht.
  • Gemäß eines anderen Aspekts der vorliegenden Erfindung wird ein Verfahren zum Herstellen eines CMOS-Bildsensors, welcher eine Photodiode und eine Mehrzahl von Transistoren beinhaltet, bereitgestellt, wobei das Verfahren die folgenden Schritte umfasst: Ausbilden einer Isolations-Schicht auf einem Isolations-Bereich eines Halbleiter-Substrats, auf welchem ein aktiver Bereich und der Isolations-Bereich definiert sind; Ausbilden einer Gate-Elektrode auf einem Teil der Isolations-Schicht und dem aktiven Bereich mittels Anordnens einer Gate-Isolierschicht dazwischen; Ausbilden eines Photodioden-Bereiches auf einem vorbestimmten Teil des aktiven Bereiches des Halbleiter-Substrats; Ausbilden einer isolierenden Seitenwand an beiden Seiten der Gate-Elektrode; Aufbringen einer Metallschicht auf einer gesamten (Ober)fläche des Halbleiter-Substrats inklusive der Gate-Elektrode; Ausführen eines Wärmebehandlungs-Prozesses bezüglich des Halbleiter-Substrats, wodurch eine Metall-Silizid-Schicht auf der Metallschicht, der Gate-Elektrode und einem Grenzflächen-Bereich des Photodioden-Bereiches ausgebildet wird; selektives Ätzen der Metallschicht mit Ausnahme eines vorbestimmten Anteils der Metallschicht, welcher zum elektrischen Verbinden der Gate-Elektrode mit dem Photodioden-Bereich verwendet wird; und Ausbilden einer dielektrischen Schicht auf einer gesamten (Ober)fläche des Halbleiter-Substrats inklusive der Metallschicht und der Metall-Silizid-Schicht.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist eine Äquivalenz-Schaltungs-Ansicht eines herkömmlichen 3Tr-1PD-Typ-Bildsensors;
  • 2 ist eine Layout-Ansicht, welche ein Einheitspixel des herkömmlichen 3Tr-1PD-Typ-Bildsensors zeigt;
  • 3 ist eine entlang Linie IV-IV' von 2 aufgenommene Schnittansicht, welche den herkömmlichen CMOS-Bildsensor zeigt;
  • 4 ist eine entlang Linie IV-IV' von 2 aufgenommene Schnittansicht, welche einen CMOS-Bildsensor gemäß der vorliegenden Erfindung zeigt; and
  • 5a bis 5g sind Schnittansichten, welche das Verfahren zum Herstellen eines CMOS-Bildsensors gemäß der vorliegenden Erfindung zeigen.
  • DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
  • Im Folgenden wird ein CMOS-Sensor und ein Verfahren zu seiner Herstellung gemäß der vorliegenden Erfindung im Detail mit Bezug zu den folgenden Zeichnungen beschrieben werden.
  • 4 ist eine entlang Linie IV-IV' von 2 aufgenommene Schnittansicht, welche den CMOS-Bildsensor gemäß der vorliegenden Erfindung zeigt.
  • Wie in 4 gezeigt, beinhaltet der CMOS-Bildsensor eine auf einem Isolations-Bereich eines p-Typ-Halbleiter-Substrats 101, auf welchem ein aktiver Bereich und der Isolations-Bereich definiert sind, ausgebildete Isolations-Schicht 102, einen Source-Folger-Transistor, welcher eine Gate-Elektrode 103 aufweist, welche sich einen Teil der Isolations-Schicht 102 und den/des aktiven Bereich(es) kreuzend erstreckt, einen auf einem Teil des aktiven Bereichs des Halbleiter-Substrats 101 ausgebildeten Photodioden-Bereich (PD) 105, eine an beiden Seiten der Gate-Elektrode 103 ausgebildete isolierende Seitenwand 106, eine an/auf der oberen (Ober)fläche der Gate-Elektrode 103 und einem Teil einer (Ober)fläche des zur Gate-Elektrode 103 benachbarten Photodioden-Bereichs 105 ausgebildete Metall-Silizid-Schicht 109, eine Metallschicht 107 zum elektrischen Verbinden der Gate-Elektrode 103 mit dem Photodioden-Bereich 105, eine auf der Metallschicht 107 und der Metall-Silizid-Schicht 109 ausgebildete Barriere-Metallschicht 108, und eine auf der gesamten (Ober)fläche des Halbleiter-Substrats 101, inklusive der Barriere-Metallschicht 108, ausgebildete dielektrische Schicht 111.
  • 5a bis 5g sind Schnittansichten, welche das Verfahren zum Herstellen des CMOS-Bildsensors gemäß der vorliegenden Erfindung zeigen.
  • Wenn ein Salicid-Prozess ausgeführt wird, nachdem die Transistoren hergestellt worden sind, wird die Gate-Elektrode mittels einer Salicid-Metallschicht elektrisch mit der Photodiode verbunden, so dass die Photodiode davor bewahrt wird, beschädigt zu werden.
  • Wie in 5a gezeigt, wird die Isolations-Schicht 102 auf dem Isolations-Bereich des Halbleiter-Substrats 101 ausgebildet, auf welchem der aktive Bereich und der Isolations-Bereich definiert sind.
  • Obwohl in den Figuren nicht dargestellt, ist das Verfahren zum Herstellen der Isolations-Schicht 102 wie folgt:
  • Zuerst werden eine Stützstelle(”pad”)-Oxidschicht, eine Stützstelle-Nitridschicht und eine TEOS(Tetraethyl-Ortho-Silikat) Oxidschicht sequentiell auf dem Halbleiter-Substrat ausgebildet. Dann wird eine Photolack-Schicht auf der TEOS-Oxidschicht ausgebildet.
  • Anschließend wird die Photolack-Schicht dem Belichtungs- und Entwicklungs-Prozess unterworfen, und wird dann unter Verwendung einer Maske strukturiert, welche eine Struktur zum Definieren der aktiven Bereiche und der Isolations-Bereiche aufweist. Hierbei wird die auf der Isolations-Schicht ausgebildete Photolack-Schicht entfernt.
  • Dann werden die Stützstelle-Oxidschicht, die Stützstelle-Nitridschicht und die TEOS-Oxidschicht, welche auf der Isolations-Schicht ausgebildet sind, selektiv entfernt. Hierbei wird die strukturierte Photolack-Schicht als eine Maske verwendet.
  • Anschließend wird der Isolations-Bereich des Halbleiter-Substrats zu einer vorbestimmten Tiefe geätzt, wobei ein Graben ausgebildet wird. Hierbei werden die strukturierte Stützstelle-Oxidschicht, Stützstelle-Nitridschicht und die TEOS-Oxidschicht als eine Ätz-Maske verwendet. Dann wird die Photolack-Schicht vollständig entfernt.
  • Anschließend wird eine Opfer-Oxidschicht dünn auf der gesamten (Ober)fläche des Substrats, welches den Graben aufweist, ausgebildet, und dann wird eine O3-TEOS-Schicht auf dem Substrat derart ausgebildet, dass der Graben mit der O3-TEOS-Schicht ausgefüllt werden kann. Hierbei wird die Opfer-Oxidschicht auch in/an der Innenwand des Grabens ausgebildet. Darüber hinaus wird die O3-TEOS-Schicht unter der Bedingung einer Temperatur von 1000°C oder mehr ausgebildet.
  • Dann wird der CMP(”chemical mechanical polishing”, Chemisch-Mechanisches-Polieren)-Prozess an der gesamten (Ober)fläche des Halbleiter-Substrats in einer solchen Weise ausgeführt, dass die O3-TEOS-Schicht nur im Graben-Bereich verbleiben kann, wodurch die Isolations-Schicht 102 im Graben ausgebildet wird. Anschließend werden die Stützstelle-Oxidschicht, die Stützstelle-Nitridschicht und die TEOS-Oxidschicht entfernt.
  • Wie in 5b gezeigt, werden dann eine Gate-Isolierschicht (nicht gezeigt) und eine leitfähige Schicht (beispielsweise eine multikristalline Poly-Silizium-Schicht) sequentiell auf der gesamten (Ober)fläche des Halbleiter-Substrats 101 aufgebracht, und dann werden die Gate-Isolierschicht und die leitfähige Schicht selektiv geätzt, wodurch die Gate-Elektrode 103 gebildet wird.
  • Die Gate-Elektrode 103 dient als die Gate-Elektrode des Source-Folger-Transistors. Gate-Elektroden anderer Transistoren werden ebenfalls simultan mit der Gate-Elektrode 103 des Source-Folger-Transistors gebildet.
  • Wie in 5c gezeigt, wird dann eine erste Photolack-Schicht 104 auf die gesamte (Ober)fläche des Halbleiter-Substrats 101, inklusive der Gate-Elektrode 103, beschichtet. Danach wird die erste Photolack-Schicht 104 durch den Belichtungs- und Entwicklungs-Prozess in einer solchen Weise selektiv strukturiert, dass ein Photodioden-Bereich im aktiven Bereich definiert werden kann.
  • Als nächstes werden Dotierungen niederer Dichte in das Halbleiter-Substrat 101 implantiert, wodurch der Photodioden-Bereich 105 gebildet wird. Hierbei wird die strukturierte erste Photolack-Schicht 104 als eine Maske verwendet.
  • Wie in 5d gezeigt, wird dann nach Entfernen der ersten Photolack-Schicht 104 die Isolier-Schicht auf der gesamten (Ober)fläche des Halbleiter-Substrats 101 ausgebildet. Danach wird ein Rückätz-Prozess an der gesamten (Ober)fläche der resultierenden Struktur ausgeführt, wodurch die isolierende Seitenwand 106 an beiden Seiten der Gate-Elektrode 103 gebildet wird.
  • Obwohl in den Figuren nicht dargestellt, sind darüber hinaus Source/Drain-Dotierungen in das an beiden Seiten der Gate-Elektrode 103 ausgebildete Halbleiter-Substrat 101 implantiert, wodurch ein Source/Drain-Diffusions-Bereich ausgebildet wird.
  • Wie in 5e gezeigt, wird dann die Salicid-Metallschicht 107 auf der gesamten (Ober)fläche des Halbleiter-Substrats 101, inklusive der Gate-Elektrode 103, aufgebracht.
  • Die Metallschicht 107 beinhaltet ein aus der Gruppe, welche aus Titan (Ti), Tantal (Ta), Nickel (Ni) und Kobalt (Co) besteht, ausgewähltes (Metall), welche(s) in Silicide umgewandelt werden kann/können, wenn sie mit dem Halbleiter-Substrat 101 reagieren. Alternativ hierzu kann die Barriere-Metallschicht 108, welche TiN oder TaN beinhaltet, auf der Metallschicht 107 ausgebildet werden.
  • In diesem Fall hat die Barriere-Metallschicht 108 eine Dicke von ungefähr 2·10–8 bis 20·10–8 m.
  • Wie in 5f gezeigt, wird dann der erste Wärmebehandlungs-Prozess am mit der Metallschicht 107 versehenen Halbleiter-Substrat 101 ausgeführt. Der erste Wärmebehandlungs-Prozess dauert für 30 Sekunden unter der Bedingung einer Temperatur von ungefähr 500°C an. Als ein Ergebnis wird die Metall-Silizid-Schicht 109 auf der Gate-Elektrode 103 und dem Photodioden-Bereich 105 ausgebildet.
  • Hiernach wird eine zweite Photolack-Schicht 110 auf das Halbleiter-Substrat 101 beschichtet. Die zweite Photolack-Schicht 110 wird mittels des Belichtungs- und Entwicklungs-Prozesses selektiv strukturiert.
  • Dann werden die Barriere-Metallschicht 108 und die Metallschicht 107, welche nicht mit dem mit der Gate-Elektrode 103 und dem Photodioden-Bereich 105 versehenen Halbleiter-Substrat 101 reagieren, unter Verwendung der strukturierten zweiten Photolack-Schicht 110 als einer Ätz-Maske selektiv entfernt.
  • Hierbei werden die Barriere-Metallschicht 108 und die mit der zweiten Photolack-Schicht 110 bedeckte Metallschicht 107 nicht entfernt, sondern verbleiben auf dem Halbleiter-Substrat 101. Der verbleibende Teil der Barriere-Metallschicht 108 und der/die Metallschicht 107 kann als eine leitfähige Verbindungsleitung dienen, welche die Gate-Elektrode 103 mit dem Photodioden-Bereich 105 elektrisch verbindet.
  • Wie in 5g gezeigt, wird hiernach die zweite Photolack-Schicht 110 entfernt und wird dann der zweite Wärmebehandlungs-Prozess am Halbleiter-Substrat 101 ausgeführt. Der zweite Wärmebehandlungs-Prozess dauert unter der Bedingung einer Temperatur von ungefähr 750°C für 60 Sekunden an. Als ein Ergebnis wird die Metall-Silizid-Schicht 109 stabilisiert.
  • Dann wird die dielektrische Schicht 11 auf der gesamten (Ober)fläche des Halbleiter-Substrats 101 ausgebildet.
  • Obwohl die Erfindung mit Bezug zu bestimmten bevorzugten Ausführungsformen davon gezeigt und beschrieben worden ist, werden Fachleute verstehen, dass verschiedene Veränderungen in Form und Details daran ausgeführt werden können, ohne vom Geist und Umfang der Erfindung, wie sie durch die beigefügten Ansprüche definiert sind, abzuweichen.
  • Wie oben beschrieben, haben der CMOS-Bildsensor und sein Herstellungs-Verfahren gemäß der vorliegenden Erfindung die folgenden Vorteile.
  • Erstens wird die Photodiode durch die Silicid-Metallschicht direkt mit der Gate-Elektrode verbunden, ohne spezielle Kontakt-Medien zu verwenden, so dass der Herstellungsprozess und die Struktur des CMOS-Bildsensors vereinfacht werden kann. Dementsprechend kann die Pixel-Design-Bandbreite verbessert werden, so dass das Verkleinern des/der Pixel erreicht werden kann.

Claims (8)

  1. CMOS-Bildsensor, welcher eine Photodiode und eine Mehrzahl von Transistoren beinhaltet, wobei der CMOS-Bildsensor umfasst: eine auf einem Isolations-Bereich eines Halbleiter-Substrats, auf welchem ein aktiver Bereich und der Isolations-Bereich definiert sind, ausgebildete Isolations-Schicht; eine Gate-Elektrode, welche sich einen Teil der Isolations-Schicht und des/den aktiven Bereich(es) kreuzend erstreckt; einen auf einem Teil des aktiven Bereichs des Halbleiter-Substrats ausgebildeten Photodioden-Bereich; eine an beiden Seiten der Gate-Elektrode ausgebildete isolierende Seitenwand; eine auf einer oberen (Ober)fläche der Gate-Elektrode und einem zur Gate-Elektrode benachbarten Teil einer (Ober)fläche des Photodioden-Bereiches ausgebildete Metall-Silizid-Schicht; eine Metallschicht zum elektrischen Verbinden der Gate-Elektrode mit dem Photodioden-Bereich; und eine auf einer gesamten (Ober)fläche des Halbleiter-Substrats, inklusive der Metallschicht und der Metall-Silizid-Schicht ausgebildete dielektrische Schicht.
  2. CMOS-Bildsensor gemäß Anspruch 1, welcher ferner eine auf der Metallschicht und der Metall-Silizid-Schicht ausgebildete Barriere-Metallschicht umfasst.
  3. CMOS-Bildsensor gemäß Anspruch 1, wobei die Metallschicht ein aus der aus Titan (Ti), Tantal (Ta), Nickel (Ni) und Kobalt (Co) bestehenden Gruppe ausgewähltes (Metall) beinhaltet.
  4. CMOS-Bildsensor gemäß Anspruch 1, wobei die Barriere-Metallschicht eine Dicke von ungefähr 2·10–8 bis 20·10–8 m aufweist.
  5. Verfahren zum Herstellen eines CMOS-Bildsensors, welcher eine Photodiode und eine Mehrzahl von Transistoren beinhaltet, wobei das Verfahren die folgenden Schritte umfasst: Ausbilden einer Isolations-Schicht auf einem Isolations-Bereich eines Halbleiter-Substrats, auf welchem ein aktiver Bereich und der Isolations-Bereich definiert sind; Ausbilden einer Gate-Elektrode auf einem Teil der Isolations-Schicht und dem/des aktiven Bereich(es) mittels Anordnens einer Gate-Isolierschicht dazwischen; Ausbilden eines Photodioden-Bereiches auf einem vorbestimmten Teil des aktiven Bereiches des Halbleiter-Substrats; Ausbilden einer isolierenden Seitenwand an beiden Seiten der Gate-Elektrode; Aufbringen einer Metallschicht auf einer gesamten (Ober)fläche des Halbleiter-Substrats inklusive der Gate-Elektrode; Ausführen eines Wärmebehandlungs-Prozesses bezüglich des Halbleiter-Substrats, wodurch eine Metall-Silizid-Schicht auf der Metallschicht, der Gate-Elektrode und einem Grenzflächen-Bereich des Photodioden-Bereiches ausgebildet wird; selektives Ätzen der Metallschicht mit Ausnahme eines vorbestimmten Anteils der Metallschicht, welcher zum elektrischen Verbinden der Gate-Elektrode mit dem Photodioden-Bereich verwendet wird; und Ausbilden einer dielektrischen Schicht auf einer gesamten (Ober)fläche des Halbleiter-Substrats, inklusive der Metallschicht und der Metall-Silizid-Schicht.
  6. Verfahren gemäß Anspruch 5, welches ferner einen Schritt zum Aufbringen einer Barriere-Metallschicht auf der Metallschicht umfasst.
  7. Verfahren gemäß Anspruch 5, wobei die Metallschicht ein aus der aus Titan (Ti), Tantal (Ta), Nickel (Ni) und Kobalt (Co) bestehenden Gruppe ausgewähltes (Metall) beinhaltet.
  8. Verfahren gemäß Anspruch 6, wobei die Barriere-Metallschicht mittels Aufbringens von TiN oder TaN in einer Dicke von ungefähr 2·10–8 bis 20·10–8 m ausgebildet ist.
DE102006048611A 2005-10-13 2006-10-13 CMOS-Bildsensor und Verfahren zu seiner Herstellung Expired - Fee Related DE102006048611B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2005-0096365 2005-10-13
KR1020050096365A KR100698104B1 (ko) 2005-10-13 2005-10-13 씨모스 이미지 센서 및 그 제조 방법

Publications (2)

Publication Number Publication Date
DE102006048611A1 DE102006048611A1 (de) 2007-04-26
DE102006048611B4 true DE102006048611B4 (de) 2011-04-28

Family

ID=37905514

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006048611A Expired - Fee Related DE102006048611B4 (de) 2005-10-13 2006-10-13 CMOS-Bildsensor und Verfahren zu seiner Herstellung

Country Status (5)

Country Link
US (1) US7651903B2 (de)
JP (1) JP4490407B2 (de)
KR (1) KR100698104B1 (de)
CN (1) CN100547804C (de)
DE (1) DE102006048611B4 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100744807B1 (ko) * 2005-07-25 2007-08-01 매그나칩 반도체 유한회사 Ｃｍｏｓ 이미지센서 및 그 제조방법
KR100720504B1 (ko) * 2005-09-28 2007-05-22 동부일렉트로닉스 주식회사 씨모스 이미지 센서의 제조방법
FR2907259A1 (fr) * 2006-10-13 2008-04-18 St Microelectronics Sa Realisation d'une barriere metallique dans un circuit electronique integre
JP4525671B2 (ja) * 2006-12-08 2010-08-18 ソニー株式会社 固体撮像装置
KR100851756B1 (ko) * 2007-06-08 2008-08-11 주식회사 동부하이텍 이미지 센서 및 그 제조방법
JP5444694B2 (ja) * 2008-11-12 2014-03-19 ソニー株式会社 固体撮像装置、その製造方法および撮像装置
US8637800B2 (en) * 2011-04-19 2014-01-28 Altasens, Inc. Image sensor with hybrid heterostructure
TWI618232B (zh) 2013-09-09 2018-03-11 應用材料股份有限公司 工程誘發的可調靜電效應
KR102088732B1 (ko) * 2018-03-14 2020-04-23 (주) 픽셀플러스 이미지 센서용 픽셀, 포토 다이오드 및 이미지 센서의 구동 방법
CN111370430B (zh) * 2018-12-26 2023-07-11 联华电子股份有限公司 集成电路装置及形成集成电路的方法
CN111463225B (zh) * 2020-04-22 2023-06-20 上海微阱电子科技有限公司 全局快门图像传感器单元及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040217398A1 (en) * 2003-04-30 2004-11-04 Won-Ho Lee Unit pixel for use in CMOS image sensor

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2727584B2 (ja) 1988-09-20 1998-03-11 ソニー株式会社 固体撮像装置
US5202287A (en) * 1989-01-06 1993-04-13 International Business Machines Corporation Method for a two step selective deposition of refractory metals utilizing SiH4 reduction and H2 reduction
KR19980085117A (ko) * 1997-05-28 1998-12-05 윤종용 저전력 씨모스(cmos) 소자 제조방법
US6872612B2 (en) * 2001-06-27 2005-03-29 Lsi Logic Corporation Local interconnect for integrated circuit
US6642076B1 (en) * 2002-10-22 2003-11-04 Taiwan Semiconductor Manufacturing Company Asymmetrical reset transistor with double-diffused source for CMOS image sensor
KR20050011963A (ko) * 2003-07-24 2005-01-31 매그나칩 반도체 유한회사 시모스 이미지센서의 실리사이드막 형성방법
KR100561971B1 (ko) * 2003-09-24 2006-03-22 동부아남반도체 주식회사 씨모스 이미지 센서의 제조방법
US7345330B2 (en) * 2004-12-09 2008-03-18 Omnivision Technologies, Inc. Local interconnect structure and method for a CMOS image sensor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040217398A1 (en) * 2003-04-30 2004-11-04 Won-Ho Lee Unit pixel for use in CMOS image sensor

Also Published As

Publication number Publication date
DE102006048611A1 (de) 2007-04-26
KR100698104B1 (ko) 2007-03-23
JP2007110134A (ja) 2007-04-26
US20070085119A1 (en) 2007-04-19
JP4490407B2 (ja) 2010-06-23
US7651903B2 (en) 2010-01-26
CN1953195A (zh) 2007-04-25
CN100547804C (zh) 2009-10-07

Similar Documents

Publication Publication Date Title
DE102006048611B4 (de) CMOS-Bildsensor und Verfahren zu seiner Herstellung
DE102005062952B4 (de) CMOS-Bildsensor und Verfahren zu dessen Herstellung
DE102008046101B4 (de) Bildsensor und Verfahren zu dessen Herstellung
DE102018130470A1 (de) Pixelvorrichtung auf struktur tiefer grabenisolierung (dti) für bildsensor
DE102007062126A1 (de) CMOS-Bildsensor und Herstellungsverfahren desselben
CN101290945B (zh) 形成像素单元和集成电路的方法
DE102005062750B4 (de) Verfahren zur Herstellung eines CMOS-Bildsensors
DE102006032459B4 (de) CMOS-Bildsensor und zugehöriges Herstellungs-Verfahren
DE19929733A1 (de) Bildsensor mit Selbstausrichtungs-Silizidschicht
DE102004063141B4 (de) Verfahren zum Herstellen eines CMOS-Bildsensors
DE102015105451A1 (de) Verfahren und Vorrichtung zum Ausbilden rückseitig beleuchteter Bildsensoren mit eingebetteten Farbfiltern
DE202010018528U1 (de) Halbleiter-Einrichtung und elektronische Vorrichtung
DE102007060836A1 (de) CMOS-Bildsensor und Verfahren zu dessen Herstellung
DE102006048610A1 (de) CMOS-Bildsensor und Verfahren zu seiner Herstellung
DE102006060253A1 (de) Halbleiterbauelement mit Photodiode und Verfahren zu dessen Herstellung
DE102008046030A1 (de) Bildsensor und Verfahren zu seiner Herstellung
DE102008062608A1 (de) Bildsensor und Verfahren zu dessen Herstellung
DE102005063095B4 (de) CMOS-Bildsensor und Verfahren zur Herstellung desselben
DE112020002090T5 (de) Bildgebungsvorrichtung
DE102008051449A1 (de) Bildsensor und Verfahren zu dessen Herstellung
DE102008062489A1 (de) Bildsensor und Verfahren zu dessen Herstellung
DE102006061171A1 (de) CMOS-Bildsensor und Verfahren zur Herstellung desselben
DE112021004182T5 (de) Halbleitervorrichtung und elektronische einrichtung
DE102006024653B4 (de) Verfahren zur Herstellung eines Bildsensors
DE112020001626T5 (de) Bilderfassungsvorrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R020 Patent grant now final

Effective date: 20110729

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140501