DE102006032459B4 - CMOS-Bildsensor und zugehöriges Herstellungs-Verfahren - Google Patents

CMOS-Bildsensor und zugehöriges Herstellungs-Verfahren Download PDF

Info

Publication number
DE102006032459B4
DE102006032459B4 DE102006032459A DE102006032459A DE102006032459B4 DE 102006032459 B4 DE102006032459 B4 DE 102006032459B4 DE 102006032459 A DE102006032459 A DE 102006032459A DE 102006032459 A DE102006032459 A DE 102006032459A DE 102006032459 B4 DE102006032459 B4 DE 102006032459B4
Authority
DE
Germany
Prior art keywords
layer
substrate
forming
region
image sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102006032459A
Other languages
English (en)
Other versions
DE102006032459A1 (de
Inventor
Chang Hun Ichon Han
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DB HiTek Co Ltd
Original Assignee
Dongbu Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongbu Electronics Co Ltd filed Critical Dongbu Electronics Co Ltd
Publication of DE102006032459A1 publication Critical patent/DE102006032459A1/de
Application granted granted Critical
Publication of DE102006032459B4 publication Critical patent/DE102006032459B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

Verfahren zum Herstellen eines CMOS-Bildsensors, die folgenden Schritte umfassend:
Bilden einer Isolations-Schicht (202) auf einem Halbleiter-Substrat (200, 201), Definieren eines aktiven Bereiches, welcher einen Photodioden-Bereich und einen Transistor-Bereich beinhaltet;
Bilden eines Gates im Transistor-Bereich, wobei das Gate eine Gate-Elektode (204) und eine Gate-Isolierschicht (203) beinhaltet, welche zwischen die Gate-Elektode und das Substrat zwischengeschaltet ist;
Bilden eines ersten Niedrige-Konzentration-Diffusions-Bereiches (206) im Photodioden-Bereich;
Bilden eines zweiten Niedrige-Konzentration-Diffusions-Bereiches (208) im Transistor-Bereich;
Bilden einer Puffer-Schicht (209) auf einer gesamten Oberfläche des Substrats, wobei die Puffer-Schicht selektiv entfernt wird, um den Photodioden-Bereich abzudecken;
Bilden einer ersten und einer zweiten Isolierschicht (211, 212) auf der gesamten Oberfläche des Substrats, wobei die erste und die zweite Isolierschicht eine voneinander verschiedene Ätz-Selektivität aufweisen;
Bilden einer isolierenden Seitenwand (212a) an beiden Seiten der Gate-Elektode durch selektives Entfernen der zweiten Isolierschicht;
selektives Entfernen der ersten Isolierschicht (211) in anderen Bereichen als dem...

Description

  • HINTERGRUND DER ERFINDUNG
  • 1. Bereich der Erfindung
  • Die vorliegende Erfindung betrifft eine Halbleiter-Vorrichtung und ein/das zugehörige(s) Herstellungsverfahren. Insbesondere betrifft die vorliegende Erfindung einen Komplementärer-Metalloxid-Halbleiter(”complementary metal oxide semiconductor”, CMOS)-Bildsensor und ein/das zugehörige Herstellungsverfahren.
  • 2. Beschreibung des Standes der Technik
  • Ein Bildsensor transformiert als eine Art von Halbleiter-Vorrichtung optische Bilder in elektrische Signale, welche allgemein in einen Ladungsgekoppelte-Vorrichtung(”charge coupled device”, CCD)- und einen CMOS-Bildsensor klassifiziert werden können.
  • Herkömmlicher Weise umfasst eine CCD eine Mehrzahl von Photodioden, welche in Matrix-Form angeordnet sind, um das/ein optisches Signal in das/ein elektrische(s) Signal zu übertragen, eine Mehrzahl von zwischen den Photodioden ausgebildeten vertikalen ladungsgekoppelten Vorrichtungen (VCCDs), um Ladungen zu übertragen, welche in jeder Photodiode in einer Vertikalrichtung erzeugt werden, eine Mehrzahl von horizontalen ladungsgekoppelten Vorrichtungen (HCCDs) zum Übertragen von von jedem (der) VCCDs in einer Horizontalrichtung übertragenen Ladungen und einen Messverstärker zum Abfühlen/Aufnehmen von in der Horizontalrichtung übertragenen Ladungen zum Ausgeben elektrischer Signale.
  • Es ist allgemein bekannt, dass CCDs einen komplizierten Betriebs-Mechanismus und einen hohen Leistungs-Verbrauch aufweisen. Darüber hinaus ist ihr Herstellungs-Verfahren sehr kompliziert, weil mehrere Schritte von Photolithographie-Prozessen zu ihrer Herstellung benötigt werden. Insbesondere ist es schwierig, eine CCD mit anderen Vorrichtungen, wie Steuerungs-Schaltungen, Signalverarbeitungs-Schaltungen, Analog/Digital-Konvertern und so weiter in einem Einzelchip zu integrieren. Solche Nachteile von CCDs können Miniaturisierung von Produkten, welcher eine CCD enthalten, behindern.
  • Um die oben beschriebenen Nachteile von CCDs zu überwinden, wurden kürzlich in der/den aufkommenden/nachfolgenden Generation(en) von Bildsensoren CMOS-Bildsensoren entwickelt.
  • CMOS-Bildsensoren können inzwischen gemäß der Anzahl an Transistoren in dem/einem Einheitspixel in 3T, 4T, 5T Typen und so weiter klassifiziert werden. Der 3T-Typ-CMOS-Bildsensor umfasst eine Photodiode und drei Transistoren, und der 4T-Typ umfasst eine Photodiode und vier Transistoren. Hierbei ist ein Einheitspixel-Layout des 3T-Typ-CMOS-Bildsensors wie folgt konfiguriert.
  • 1 zeigt ein Layout, welches einen Einheitspixel in einem herkömmlichen 3T-Typ-CMOS-Bildsensor zeigt.
  • Wie in 1 gezeigt, ist eine Photodiode 20 in einem großen Abschnitt eines definierten/begrenzten aktiven Bereiches 10 ausgebildet, und drei Transistoren 120, 130, und 140 sind jeweils so ausgebildet, dass sie in dem/einem anderen Abschnitt des aktiven Bereiches 10 überlappen.
  • Der Transistor 120 bildet einen Rücksetz-Transistor, und der Transistor 130 bildet einen Treiber-Transistor, und der Transistor 140 bildet einen Auswahl-Transistor.
  • Hierbei werden Dotier-Ionen im aktiven Bereich 10 implantiert, wo jeder Transistor ausgebildet wird, mit Ausnahme desjenigen Abschnitts des aktiven Bereichs 10 zwischen den jeweiligen Gate-Elektoden der Transistoren 120, 130, und 140, um Source und Drain-Bereiche jedes Transistors auszubilden.
  • Eine Versorgungs-Spannung (VDD) wird an Source/Drain-Bereichen zwischen dem Rücksetz-Transistor und dem Treiber-Transistor appliziert, und die an einer Seite des Auswahl-Transistors ausgebildeten Source/Drain-Bereiche werden mit Detektions-Schaltungen (nicht gezeigt) verbunden.
  • Die Transistoren 120, 130, und 140 werden jeweils mit Signal-Leitungen verbunden, auch wenn sie in 1 nicht gezeigt sind. Darüber hinaus sind Signal-Leitungen jeweils über/durch jeweils an einem ihrer Enden ausgebildete zusätzliche Lötstützpunkte (”pads”) mit externen Treiber-Schaltungen verbunden.
  • 2 zeigt eine Querschnitts-Ansicht, welche eine Photodiode und einen Rücksetz-Transistor eines herkömmlichen CMOS-Bildsensors, gesehen entlang der Linie A-A' in 1, erläutert/zeigt.
  • Bezugnehmend auf 2 ist die/eine epitaktische Schicht 101 vom ”P–” Typ auf einem ”P++” Typ Halbleiter-Substrat 100 ausgebildet. Darüber hinaus ist das Halbleiter- Substrat 100, welches die epitaktische Schicht 101 enthält, durch den aktiven Bereich 10, welcher den Photodioden-Bereich PD enthält, und einen Isolation-Bereich, in welchem die/eine Isolation-Schicht 102 ausgebildet ist, definiert/begrenzt, wie in 1 gezeigt.
  • Wie in 2 gezeigt, ist die Gate-Elektode 104 unter Zwischenschalten einer Gate-Isolierschicht 103 für den Rücksetz-Transistor 120 auf/über der epitaktischen Schicht 101 ausgebildet. Ein Paar von Nitrid-Seitenwänden 110a ist an beiden Seiten der Gate-Elektode 104 ausgebildet.
  • Darüber hinaus ist ein ”N–” Typ-Diffusions-Bereich 106 in dem Photodioden-Bereich PD der epitaktischen Schicht 101 ausgebildet. Ein ”N–” Diffusion-Bereich 108 für eine Leicht-Dotiertes-Drain(LDD)-Struktur und ein ”N+” Diffusions-Bereich 112 für Source/Drain-Diffusions-Bereiche sind im Transistor-Bereich der epitaktischen Schicht 101 ausgebildet.
  • Ein TEOS(Tetra-Ethyl-Ortho-Silikat)-Oxid 109 ist/wird über einer gesamten (Ober)fläche des Halbleiter-Substrats 100 ausgebildet, welche(s) die Gate-Elektode 104 bedeckt, und eine Metall-Silizid-Schicht 115 ist/wird auf einer (Ober)fläche der Source/Drain-Diffusions-Bereiche 112 ausgebildet.
  • Ferner sind/werden eine Nitrid-Schicht 116, welche als eine Diffusion- und Ätz-Sperre wirkt, und eine dielektrische Zwischen-Schicht 117 in aufeinanderfolgender Reihenfolge auf/über der gesamten (Ober)fläche des Halbleiter-Substrats 100 gebildet.
  • 3a bis 3i sind Querschnitts-Ansichten, welche ein herkömmliches Verfahren zum Herstellen eines CMOS-Bildsensors zeigen.
  • Bezugnehmend auf 3a wird eine epitaktische ”P–” Typ-Schicht 101 auf dem Halbleiter-Substrat 100, wie einem einkristallinen Silizium gebildet, welche eine hohe Konzentration und einen ersten Leitfähigkeits-Typ (d. h., ”P++” Typ) aufweist.
  • Hierbei bewirkt die epitaktische Schicht 101 ein/das Ausbilden eines tiefen und breiten Verarmungs-Bereiches in dem Photodioden-Bereich. Dadurch kann die Fähigkeit einer Niederspannungs-Photodiode zum Sammeln von Photoelektronen verbessert werden, und auch die Licht-Sensitivität kann verbessert werden.
  • Darüber hinaus ist das Halbleiter-Substrat 100 durch einen aktiven Bereich und einen Isolation-Bereich definiert, und eine Isolation-Schicht 102 wird durch einen Flacher-Graben-Isolation(”shallow trench isolation”, STI)-Prozess oder einen Lokale-Oxidation-von-Silizium(”local oxidation of silicon”, LOCOS)-Prozess gebildet.
  • Anschließend werden eine Gate-Isolierschicht 103 und eine leitfähige Schicht auf der ganzen (Ober)fläche der epitaktischen Schicht 101, welche die Isolation-Schicht 102 beinhaltet, in aufeinanderfolgender Reihenfolge aufgebracht, und sie werden unter Verwendung von Photolithographie und Ätz-Prozessen selektiv strukturiert, wodurch die Gate-Elektode 104 gebildet wird.
  • Eine erste Photolack-Schicht wird über/auf der gesamten (Ober)fläche des Substrats 100, inklusive der Gate-Elektode 104 appliziert, und dann wird sie unter Verwendung von Belichtungs- und Entwicklungs-Prozessen strukturiert, wodurch eine erste Photolack-Struktur 105 gebildet wird, welche den Photodioden-Bereich freilegt.
  • Dann wird unter Verwendung der ersten Photolack-Struktur 105 als einer Maske durch Ionen-Implantation einer niedrigen Konzentration von ”N” Typ-Dotier-Ionen ein ”N–” Diffusion-Bereich 106 im freigelegten Photodioden-Bereich gebildet.
  • Wie in 3b gezeigt, wird nach Entfernen der ersten Photolack-Struktur 105 eine zweite Photolack-Schicht über/auf der gesamten (Ober)fläche des Substrats 100 appliziert, und dann wird sie unter Verwendung von Belichtungs- und Entwicklungs-Prozessen strukturiert, wodurch eine zweite Photolack Struktur 107 gebildet wird, welche den Transistor-Bereich freilegt.
  • Dann wird unter Verwendung der zweiten Photolack-Struktur 107 als einer Maske, eine niedrige Konzentration von ”N” Typ-Dotier-Ionen in den freigelegten Transistor-Bereich implantiert, um einen ”N–” Typ-Diffusion-Bereich 108 zu bilden. Hierbei wird unter Verwendung höherer Implantations-Energie der ”N–” Typ-Diffusions-Bereich 106 des Photodioden-Bereich bevorzugt in einer größeren Diffusions-Tiefe als derjenigen des ”N–” Typ-Diffusion-Bereiches 108 des Transistor-Bereiches gebildet.
  • Wie in 3c gezeigt, wird nach Entfernen der zweiten Photolack-Struktur 107 eine TEOS Oxid-Schicht 109 über/auf der gesamten (Ober)fläche des Substrats 100 in einer Dicke von ungefähr 20 nm gebildet, und dann wird auf der TEOS Oxid-Schicht 109 eine Nitrid-Schicht 110 gebildet.
  • Es wird kontinuierlich ein Rückätz(”etch back”)-Prozess an der Nitrid-Schicht 110 ausgeführt, um die Nitrid-Seitenwände 110a an beiden Seiten der Gate-Elektode 104 zu bilden, wie in 3d gezeigt.
  • Wie in 3e gezeigt, wird eine dritte Photolack-Schicht über/auf der gesamten (Ober)fläche des Substrats 100 gebildet, und sie wird dann durch Belichtungs- und Entwicklungs-Prozesse strukturiert, wodurch eine dritte Photolack-Struktur 111 gebildet wird, welche den Photodioden-Bereich und die Isolation-Schicht 102 abdeckt.
  • Unter Verwendung der dritten Photolack-Struktur 111 als eine Maske wird kontinuierlich eine hohe Konzentration an ”N” Typ-Dotier-Ionen in Source/Drain-Bereiche implantiert, um den ”N+” Typ-Diffusion-Bereich 112 zu bilden.
  • Wie in 3f gezeigt, wird nach Entfernen der dritten Photolack-Struktur 111 ein Wärme-Behandlungs-Prozess (beispielsweise ein schneller thermischer Prozess unter/bei einer Temperatur von über 800°C) ausgeführt, um Dotier-Ionen in dem ”N–” Typ-Diffusions-Bereich 106, dem ”N–” Typ-Diffusion-Bereich 108 und dem ”N+” Typ-Diffusion-Bereich 112 zu aktivieren.
  • Anschließend wird eine Silicid-Blockier-Schicht 113 auf/über der gesamten (Ober)fläche des Halbleiter-Substrats 100 gebildet.
  • Wie in 3g gezeigt, wird eine vierte Photolack-Schicht auf der Silicid Blockier-Schicht 113 appliziert, und sie wird durch Belichtungs- und Entwicklungs-Prozesse strukturiert, wodurch eine vierte Photolack-Struktur 114 gebildet wird, welche den Bereich freilegt, wo ein Silicid gebildet werden wird.
  • Unter Verwendung der vierten Photolack-Struktur 114 als einer Maske werden die freigelegte Silicid-Blockier-Schicht 113 und die TEOS-Oxid-Schicht 109 selektiv entfernt, um einen Abschnitt des Substrats freizulegen, wo der ”N+” Diffusion-Bereich 112 gebildet wird.
  • Wie in 3h gezeigt, wird nach Entfernen der vierten Photolack-Struktur 114 eine Metall-Schicht, welche einen hohen Schmelzpunkt aufweist, aufgebracht und thermisch behandelt, um eine Metall-Silicid-Schicht 115 auf der freigelegten (Ober)fläche des Substrats im Transistor-Bereich zu bilden.
  • Anschließend wird das verbleibende Metall-Material, welches nicht mit einem Silizium-Material geagiert hat, entfernt und die Silicid-Blockier-Schicht 113 wird entfernt.
  • Wie in 3i gezeigt, wird eine Nitrid-Schicht 116, welche als eine Diffusion- und Ätz-Sperre im anschließenden Prozess dient, über/auf der gesamten (Ober)fläche des Substrats 100 aufgebracht, und eine dielektrische Zwischen-Schicht 117 wird auf der Nitrid-Schicht 116 gebildet.
  • Anschließend werden Stromversorgungsleitungen (”power lins”), Farbfilter-Anordnungen und Mikrolinsen über der dielektrischen Zwischen-Schicht 117 gebildet, um einen CMOS-Bildsensor zu vervollständigen, selbst wenn sie/er in den Zeichnungen nicht gezeigt ist.
  • Das herkömmliche Verfahren zum Herstellen eines CMOS-Bildsensors verwendet im Allgemeinen 0,35 ~ 0,18 Mikrometer-Technologien. Ferner wurden Sub-0,18 Mikrometer-Technologien für eine höhere Integration von Halbleiter-Vorrichtungen intensiv entwickelt. Im Allgemeinen haben Super-0,25 Mikrometer-Technologien ein Wärme-Budget, welches durch einen Silicidations-Prozess verursacht ist. Spezieller: da eine Wärme-Behandlung von mehr als ungefähr 800°C (nach Bilden einer Silicid-Schicht) kaum erlaubt ist, ist es schwierig, Verunreinigungen zu entfernen, welche Dunkelströme verursachen.
  • Indessen kann in dem oben beschriebenen herkömmlichen Verfahren eine Wärmebehandlung für eine leicht dotierte Drain-Struktur und eine Photodiode und eine Wärmebehandlung für Source/Drain-Diffusions-Bereiche auch bei einer hohen Temperatur von mehr als 800C° ausgeführt werden, was es ermöglicht, das Gitter-geschädigte Substrat ausheilen zu lassen, und implantierte Dotier-Ionen zu aktivieren. Allerdings ist es notwendig, dass die dielektrische Zwischen-Schicht 117 bei einer Temperatur unterhalb von 700°C thermisch behandelt wird, um (eine) Deformation der Metall-Silicid-Schicht 115 zu verhindern und eine schmale Grenzschicht zu bilden. Die dielektrische Zwischen-Schicht 117 wird typischer Weise unter Verwendung eines BPSG (Bor-Phosphor-Silikat-Glass) Materials gebildet, und hat eine sammelnde Wirkung auf Verunreinigungen. Die sammelnde Wirkung der dielektrischen Zwischen-Schicht 117 wird bei einer verhältnismäßig hohen Temperatur leistungsfähig/wirksam. Allerdings gibt es aus den oben genannten Gründen eine Grenze zum Anheben der Heiz-Temperatur der dielektrischen Zwischen-Schicht eines BPSG-Materials.
  • Darüber hinaus wird eine Diffusions-Sperre 116 einer Nitrid-Schicht gebildet, bevor die dielektrische Zwischen-Schicht 117 ausgebildet wird. Allerdings verursacht als Reduktion des Photodioden-Bereiches gemäß dem/einem Verkleinern eines CMOS-Bildsensors die Nitrid-Schicht 116 (eine) Reduktion von dynamischem Bereich und Licht-Sensitivität des CMOS-Bildsensors. Daher werden Leistungsfähigkeiten des CMOS-Bildsensors, wie Reproduzierbarkeit und so weiter, gestört.
  • Dokument WO 00/00994 A1 offenbart einen CMOS-Bildsensor sowie dessen Herstellungsverfahren. Der Bildsensor umfasst hierbei einen Fotodioden-Bereich und einen Transistor-Bereich. Der Fotodioden-Bereich spricht auf das von einer Lichtquelle einfallende Licht an. Der Bildsensor umfasst hierbei einen niedrig dotierten Bereich und einen hochdotierten Bereich mit STI und Gate. Eine als Puffer-Schicht dienende Gateoxid-Schicht ist auf dem Fotodioden-Bereich gebildet. Das Gateoxid bedeckt hierbei den niedrig dotierten Bereich und teilweise den STI.
  • Dokument US 2004/0188728 A1 offenbart ebenfalls einen CMOS-Bildsensor mit einem Fotodioden-Bereich, bei welchem im Fotodioden-Bereich eine Beschichtung aus ARC und Silizitabdeckung verwendet wird.
  • Dokument US 6,507,059 B2 offenbart ebenfalls einen CMOS-Bildsensor mit einem Fotodioden-Bereich, bei welchem als Puffer-Schicht ein Oxid auf dem Fotodioden-Bereich aufgebracht ist.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Es ist daher ein Ziel der vorliegenden Erfindung, einen CMOS-Bildsensor und ein Herstellungsverfahren dafür bereitzustellen, wobei eine Sammel-Schicht während einer hohen Wärmebehandlungs-Temperatur effektiv Verunreinigungen absorbiert, wodurch die/eine Reduktion von Dunkelströmen ermöglicht wird.
  • Um das oben genannte Ziel zu erreichen, umfasst eine Ausführungsform eines Verfahrens zum Herstellen eines CMOS-Bildsensors gemäß der vorliegenden Erfindung die folgenden Schritte: Bilden einer Isolations-Schicht auf einem Halbleiter-Substrat, Definieren/Begrenzen eines aktiven Bereiches, welcher einen Photodioden-Bereich und einen Transistor-Bereich beinhaltet; Bilden eines Gates im Transistor-Bereich, wobei das Gate eine Gate-Elektode und eine Gate Isolierschicht beinhaltet, welche zwischen der Gate-Elektode und dem Substrat zwischengeschaltet ist; Bilden eines ersten Niedrige-Konzentration-Diffusions-Bereiches im Photodioden-Bereich; Bilden eines zweiten Niedrige-Konzentration-Diffusions-Bereiches im Transistor-Bereich; Bilden einer Puffer-Schicht über einer gesamten Oberfläche des Substrats, wobei die Puffer-Schicht selektiv entfernt wird, um den Photodioden-Bereich abzudecken; Bilden einer ersten und einer zweiten Isolierschicht auf der gesamten Oberfläche des Substrats, wobei die erste und die zweite Isolierschicht eine voneinander verschiedene Ätz-Selektivität aufweisen; Bilden einer isolierenden Seitenwand an beiden Seiten der Gate-Elektode durch selektives Entfernen der zweiten Isolierschicht; selektives Entfernen der ersten Isolierschicht in anderen Bereichen als dem Photodioden-Bereich; Bilden eines Hohe-Konzentration-Diffusions-Bereiches im freigelegten Transistor-Bereich, teilweise den zweiten Niedrige-Konzentration-Diffusions-Bereich überlappend; und Bilden einer Metall-Silizid-Schicht auf einer Oberfläche des Substrats, wo der Hohe-Konzentration-Diffusions-Bereich gebildet ist.
  • Darüber hinaus umfasst ein CMOS-Bildsensor gemäß der vorliegenden Erfindung: eine Isolations-Schicht auf einem Halbleiter-Substrat, welche einen aktiven Bereich definiert/begrenzt, welcher einem Photodioden-Bereich und einem Transistor-Bereich beinhaltet; ein Gate auf dem Transistor-Bereich, welches eine Gate-Elektode und eine Gate-Isolierschicht beinhaltet; einen ersten Niedrige-Konzentration-Diffusions-Bereich im Photodioden-Bereich des Substrats; einen zweiten Niedrige-Konzentration-Diffusions-Bereich und einen Hohe-Konzentration-Diffusions-Bereich im Transistor-Bereich des Substrats, welche einander teilweise überlappen; eine Puffer-Schicht, welche den Photodioden-Bereich bedeckt, wobei sich die Puffer-Schicht von dem Fotodioden-Bereich zu einem oberen Abschnitt des Gates erstreckt, eine isolierende Seitenwand an beiden Seiten der Gate-Elektrode und ein auf einer Oberfläche des Substrats, wo der Hohe-Konzentration-Diffusions-Bereich gebildet ist, selektiv gebildetes Metall-Silizid.
  • Diese und andere Aspekte der Erfindung werden durch Bezug auf die folgende Beschreibung der Erfindung offensichtlich werden, welche sich häufig auf die begleitenden Zeichnungen bezieht.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist ein Layout, welches (ein) Einheitspixel in einem herkömmlichen 3T-Typ-CMOS Bildsensor zeigt.
  • 2 ist eine Querschnitts-Ansicht, welche entlang der Linie A-A' in 1 eine Photodiode und einen Rücksetz-Transistor eines herkömmlichen CMOS-Bildsensors zeigt.
  • 3a bis 3i sind Querschnitts-Ansichten, welche ein herkömmliches Verfahren zur Herstellung eines CMOS-Bildsensors zeigen.
  • 4a bis 4j sind Querschnitts-Ansichten, welche eine bevorzugte Ausführungsform eines Verfahrens zum Herstellen eines CMOS-Bildsensors gemäß der vorliegenden Erfindung zeigen.
  • DETAILIERTE BESCHREIBUNG DER ERFINDUNG
  • Im Folgenden wird eine bevorzugte Ausführungsform eines Verfahrens zum Herstellen eines CMOS-Bildsensors gemäß der vorliegende Erfindung unter Bezug auf die begleitenden Zeichnungen beschrieben werden.
  • 4a bis 4j sind Querschnitts-Ansichten, welche eine bevorzugte Ausführungsform eines Verfahrens zum Herstellen eines CMOS-Bildsensors gemäß der vorliegenden Erfindung zeigen.
  • Bezugnehmend auf 4a wird eine epitaktische Schicht 201, welche eine niedrige Konzentration und einen erste Leitfähigkeits-Typ (d. h., ”P+” Typ) aufweist, auf einem Halbleiter-Substrat 200, wie einkristallinem Silizium gebildet, welches eine große Konzentration und einen ersten Leitfähigkeits-Typ (d. h., ”P++” Typ) aufweist.
  • Hierbei bewirkt die epitaktische Schicht 201 das/ein Ausbilden eines tiefen und breiten Verarmungs-Bereiches in einer Photodiode. Dadurch kann die Fähigkeit einer Niederspannungs-Photodiode zum Sammeln von Photoelektronen verbessert werden, und auch die Licht-Sensitivität kann verbessert werden.
  • Darüber hinaus ist das Halbleiter-Substrat 200 in einem aktiven Bereich definiert/begrenzt, welcher einen Photodioden-Bereich und einen Transistor-Bereich und einen Isolation-Bereich beinhaltet. Eine Isolation-Schicht 202 ist/wird im Isolation-Bereich durch einen Flacher-Graben-Isolierung(”shallow trench isolation”, STI)-Prozess oder einen Lokale-Oxidation-von-Silizium (”Local Oxidation of Silicon”, LOCOS) Prozess gebildet.
  • Anschließend werden eine Gate-Isolierschicht 203 und eine leitfähige Schicht (beispielsweise eine stark dotierte Poly-Silizium-Schicht) auf einer ganzen (Ober)fläche der epitaktischen Schicht 201 inklusive der Isolation-Schicht 202 in aufeinanderfolgender Reihenfolge aufgebracht, und sie werden unter Verwendung von Photolithographie und Ätz-Prozessen selektiv strukturiert, wodurch die Gate-Elektode 204 gebildet wird.
  • Hierbei kann die Gate-Isolierschicht 203 unter Verwendung eines thermischen Oxidation-Prozesses oder Chemisches-Dampfphasen-Deponieren-Prozesses gebildet werden, und eine Silicid-Schicht kann auf der Gate-Elektode gebildet werden.
  • Darüber hinaus kann ein zusätzlicher thermischer Oxidation-Prozess ausgeführt werden, um thermische Oxid-Schichten (nicht gezeigt) auf (Ober)flächen der Gate-Elektode 204 beziehungsweise dem Halbleiter-Substrat 200 zu bilden.
  • Insbesondere kann eine Breite der Gate-Elektode 204 weiter ausgebildet werden/sein als diejenige der herkömmlichen Gate-Elektode, wenn eine Dicke der auf deren periphären (Ober)flächen gebildeten thermischen Oxid-Schicht betrachtet wird.
  • Eine erste Photolack-Schicht wird über/auf der gesamten (Ober)fläche des Substrats 200 inklusive der Gate-Elektode 204 appliziert, und dann wird sie unter Verwendung von Belichtungs- und Entwicklungs-Prozessen strukturiert, wodurch eine erste Photolack-Struktur 205 gebildet wird, welche den Photodioden-Bereich freilegt.
  • Dann wird unter Verwendung der ersten Photolack-Struktur 205 als einer Maske ein ”N–” Diffusion-Bereich 206 im freigelegten Photodioden-Bereich durch Ionen-Implantation einer niedrigen Konzentration von Dotier-Ionen vom zweiten Leitfähigkeits-Typ (d. h., ”N” Typ-Dotier-Ionen) gebildet.
  • Wie in 4b gezeigt, wird nach Entfernen der ersten Photolack-Struktur 205 eine zweite Photolack-Schicht über/auf die gesamte (Ober)fläche des Substrats 200 appliziert, und dann wird sie unter Verwendung von Belichtungs- und Entwicklungs-Prozessen strukturiert, wodurch eine zweite Photolack-Struktur 207 gebildet wird, welche den Transistor-Bereich freilegt.
  • Dann wird unter Verwendung der zweiten Photolack-Struktur 207 als einer Maske eine niedrige Konzentration von ”N” Typ-Dotier-Ionen im freigelegte Transistor-Bereich implantiert, um einen ”N–” Typ-Diffusion-Bereich 208 für eine leicht dotierte Drain-Struktur zu bilden. Hierbei wird unter Verwendung höherer Implantationsenergie der ”N–” Typ-Diffusions-Bereich 206 des Photodioden-Bereichs bevorzugt in einer Diffusion-Tiefe gebildet, welche größer ist als diejenige des ”N–” Typ-Diffusion-Bereiches 208 des Transistor-Bereiches.
  • Wie in 4c gezeigt wird nach Entfernen der zweiten Photolack-Struktur 207 eine Puffer-Schicht 209 auf der gesamten (Ober)fläche des Substrats 200 durch einen Niederdruck-Chemische-Dampfphasen-Deponieren-Prozess unter Verwendung eines O3-TEOS oder BPSG-Materials gebildet.
  • Die Puffer-Schicht 209 wird bevorzugt n einer Dicke von 40 ~ 300 nm gebildet, wobei ein Über-Ätz-Spielraum für eine Diffusion sperrende Nitrid-Schicht beachtet wird, welche im anschließenden Prozess gebildet werden wird. Darüber hinaus wirkt die Puffer-Schicht 209 als eine Sperre für Beschädigungen des Substrats während der Bildung der anschließenden zweiten Nitrid-Seitenwand, und als eine Sammel-Schicht für Verunreinigungen. Die Puffer-Schicht 209 kann nämlich Verunreinigungen absorbieren, welche während des anschließenden Wärmebehandlungs-Prozesses erzeugt werden, wodurch es ermöglicht wird, Einwirkungen der Verunreinigungen auf das Substrat spürbar zu reduzieren. Als ein Ergebnis können Dunkelströme eines CMOS-Bildsensors effektiv erniedrigt oder vermieden werden.
  • Wie in 4d gezeigt, wird eine dritte Photolack-Schicht auf der Puffer-Schicht 209 appliziert, und dann wird sie selektiv strukturiert, um eine dritte Photolack-Struktur 210 zu bilden, welche nur im Photodioden-Bereich verbleibt.
  • Als nächstes wird unter Verwendung der dritten Photolack-Struktur 210 als einer Maske die Puffer-Schicht 209 selektiv entfernt.
  • Hierbei kann ein Ätzgas für die Puffer-Schicht 209 ein Silan-Gas (SiH4) einsetzen.
  • Wie in 4e gezeigt, werden nach Entfernen der dritten Photolack-Struktur 210 unter Verwendung eines Chemisches-Dampf-Deponieren(”chemical vapor deposition”, CVD)-Prozesses (insbesondere eines Niederdruck-CVD-Prozesses) eine erste Isolierschicht 211 und eine zweite Isolierschicht 212 in aufeinanderfolgender Reihenfolge über/auf der gesamten (Ober)fläche des Substrats 200 gebildet, wobei die erste und zweite Isolierschicht 211 und 212 eine voneinander verschiedene Ätz-Selektivität aufweisen.
  • Hierbei ist die erste Isolierschicht 211 bevorzugt eine Oxid-Schicht in einer Dicke von ungefähr 20 nm, und die zweite Isolierschicht 212 ist bevorzugt eine Nitrid-Schicht.
  • Darüber hinaus kann die erste isolierende Oxid-Schicht eine thermische Oxidations-Schicht oder ein TEOS-basiertes Oxid umfassen.
  • Wie in 4f gezeigt, wird ein Rückätz-Prozess an der zweiten Isolierschicht 212 ausgeführt, wobei ausgenutzt wird, dass die erste und die zweite Isolierschicht 211 und 212 eine voneinander verschiedene Ätz-Selektivität aufweisen, wodurch zweite isolierende Seitenwände 212a an beiden Seiten der Gate-Elektode 204 gebildet werden.
  • In einem solchen Fall verbleibt die erste Isolierschicht 211 unter der zweiten Isolierschicht 212, ohne geätzt zu werden.
  • Wie in 4g gezeigt, wird eine vierte Photolack-Schicht über/auf der gesamten (Ober)fläche des Substrats 200 gebildet, und dann wird sie durch Belichtungs- und Entwicklungs-Prozesse strukturiert, wodurch eine vierte Photolack-Struktur 213 gebildet wird, welche den Photodioden-Bereich und die Isolation-Schicht 202 bedeckt.
  • Kontinuierlich wird unter Verwendung der vierten Photolack-Struktur 213 als einer Maske der freigelegte Abschnitt der ersten Isolierschicht 211 selektiv entfernt.
  • Als nächstes wird eine hohe Konzentration von ”N” Typ-Dotier-Ionen im Transistor-Bereich des Substrats 200 implantiert, um den ”N+” Typ-Diffusions-Bereich 214 zu bilden.
  • Wie in 4h gezeigt, wird nach Entfernen der vierten Photolack-Struktur 213 ein Wärmebehandlungs-Prozess (beispielsweise ein schneller thermischer Prozess) unter/bei einer Temperatur of 800°C ~ 1200°C) ausgeführt, um Dotier-Ionen im ersten ”N–” Typ-Diffusions-Bereich 206, dem zweiten ”N–” Typ-Diffusions-Bereich 208, und dem ”N+” Typ-Diffusions-Bereich 214 zu aktivieren. In diesem Prozess kann die Puffer-Schicht 209 als eine Sammel-Schicht für Verunreinigungen verwendet werden.
  • Insbesondere kann die Wärmebehandlung in zwei Schritten ausgeführt werden: einer ist eine erste Wärmebehandlung nach Bilden des ersten ”N–” Typ-Diffusion-Bereiches 206 und des zweiten ”N–” Typ-Diffusion-Bereiches 208, und der andere ist eine zweite Wärmebehandlung nach Bilden des ”N+” Typ-Diffusion-Bereiches.
  • Hierbei wird bei der ersten Wärmebehandlung nach Bilden des ersten ”N–” Typ-Diffusions-Bereiches 206 und des zweiten ”N–” Typ-Diffusion-Bereiches 208 eine thermische Oxidation-Schicht (nicht gezeigt), bevorzugt in einer Dicke von 2 ~ 10 nm auf dem freigelegten Abschnitt der Gate-Elektode 204 durch Entfernen der Puffer-Schicht 209 gebildet, wie in 4d gezeigt.
  • Eine Metall-Schicht, welche einen hohen Schmelzpunkt aufweist, wird kontinuierlich aufgebracht und thermisch behandelt, um eine Metall-Silicid-Schicht 215 auf der freigelegten (Ober)fläche des Substrats im Transistor-Bereich zu bilden.
  • Wie in 4i gezeigt, wird eine Nitrid-Schicht 216, welche im anschließenden Prozess als eine Diffusions- und Ätz-Sperre wirkt, über/auf der gesamten (Ober)fläche des Substrats 200 aufgebracht. Danach wird eine fünfte Photolack-Schicht auf der Nitrid-Schicht 216 appliziert, und sie wird durch Belichtungs- und Entwicklungs-Prozesse strukturiert, um eine fünfte Photolack-Struktur 217 zu bilden, welche den Photodioden-Bereich freilegt.
  • Anschließend wird unter Verwendung der fünften Photolack-Struktur 217 als einer Maske die Nitrid-Schicht 216 auf dem Photodioden-Bereich selektiv entfernt.
  • Wie in 4j gezeigt, wird nach Entfernen der fünften Photolack-Struktur 217 eine dielektrische Zwischen-Schicht 218 über/auf (der) gesamten (Ober)fläche des Substrats 200 gebildet.
  • Hierbei kann die dielektrische Zwischen-Schicht 218 unter Verwendung eines Silan-basierten Materials gebildet werden, von welchem eine große Menge von Wasserstoff-Ionen freie (”dangling”) Bindungen des Substrats 200 ausheilen lassen kann, was in effektiver Reduktion von Dunkelströmen resultiert.
  • Das oben beschriebene Verfahren zum Herstellen eines CMOS-Bildsensors gemäß der vorliegenden Erfindung hat folgende Vorteile.
  • Zuerst einmal ermöglicht eine Sammel-Schicht es, Verunreinigungen während einer hohen Wärmebehandlungs-Temperatur effektiv zu reduzieren, was in (einer) Reduktion von Dunkelströmen resultiert.
  • Zweites kann eine Puffer-Schicht Beschädigungen des Substrat verhindern, welche während (der) Bildung der isolierenden Seitenwände auftreten können, was in reduzierten Dunkelströmen resultiert.
  • Drittes kann in einem Wärmebehandlungs-Prozess unter/bei einer Temperatur von 800C° ~ 1200C° zum Bilden einer LDD-Struktur und einer Photodiode, durch selektives Entfernen einer Puffer-Schicht eine zusätzliche thermische Oxidation-Schicht auf einer freigelegten (Ober)fläche einer Gate-Elektode gebildet werden. Die zusätzliche thermische Oxidation-Schicht kann Beschädigungen der Gate-Elektode ausheilen lassen, was (eine) Verbesserung der Zuverlässigkeit von Bauteilen (”devices”) ermöglicht. Konsequenter Weise kann die vorliegende Erfindung Dunkelströme reduzieren und die/eine Reproduzierbarkeit und Auflösung eines CMOS-Bildsensors verbessern.
  • Obwohl die Erfindung mit Bezug auf bestimmte bevorzugte Ausführungsformen davon gezeigt und beschrieben wurde, werden Fachleute verstehen, dass verschiedene Veränderungen in Form und Details daran ausgeführt werden können, ohne vom Umfang der Erfindung abzuweichen, wie sie in den beigefügten Ansprüchen definiert sind.

Claims (19)

  1. Verfahren zum Herstellen eines CMOS-Bildsensors, die folgenden Schritte umfassend: Bilden einer Isolations-Schicht (202) auf einem Halbleiter-Substrat (200, 201), Definieren eines aktiven Bereiches, welcher einen Photodioden-Bereich und einen Transistor-Bereich beinhaltet; Bilden eines Gates im Transistor-Bereich, wobei das Gate eine Gate-Elektode (204) und eine Gate-Isolierschicht (203) beinhaltet, welche zwischen die Gate-Elektode und das Substrat zwischengeschaltet ist; Bilden eines ersten Niedrige-Konzentration-Diffusions-Bereiches (206) im Photodioden-Bereich; Bilden eines zweiten Niedrige-Konzentration-Diffusions-Bereiches (208) im Transistor-Bereich; Bilden einer Puffer-Schicht (209) auf einer gesamten Oberfläche des Substrats, wobei die Puffer-Schicht selektiv entfernt wird, um den Photodioden-Bereich abzudecken; Bilden einer ersten und einer zweiten Isolierschicht (211, 212) auf der gesamten Oberfläche des Substrats, wobei die erste und die zweite Isolierschicht eine voneinander verschiedene Ätz-Selektivität aufweisen; Bilden einer isolierenden Seitenwand (212a) an beiden Seiten der Gate-Elektode durch selektives Entfernen der zweiten Isolierschicht; selektives Entfernen der ersten Isolierschicht (211) in anderen Bereichen als dem Photodioden-Bereich; Bilden eines Hohe-Konzentration-Diffusions-Bereiches (214) im freigelegten Transistor-Bereich, welcher teilweise mit dem zweiten Niedrige-Konzentration-Diffusions-Bereich (208) überlappt; und Bilden einer Metall-Silicid-Schicht (215) auf einer Oberfläche des Substrats, wo der Hohe-Konzentration-Diffusions-Bereich gebildet ist.
  2. Verfahren gemäß Anspruch 1, wobei die erste Isolierschicht (211) aus einem Oxid gebildet wird.
  3. Verfahren gemäß Anspruch 1, wobei die zweite Isolierschicht (212) aus einem Nitrid gebildet wird.
  4. Verfahren gemäß Anspruch 2, wobei die erste Isolierschicht (211) eine thermische Oxidations-Schicht oder eine TEOS-basierte Oxid-Schicht ist.
  5. Verfahren gemäß Anspruch 1, wobei die Puffer-Schicht (209) unter Verwendung von O3-TEOS oder BPSG gebildet wird.
  6. Verfahren gemäß Anspruch 1, wobei die Puffer-Schicht (209) in einer Dicke von 40 ~ 300 nm gebildet wird.
  7. Verfahren gemäß Anspruch 1, wobei das selektive Entfernen der Puffer-Schicht (209) ein Silan-Gas verwendet.
  8. Verfahren gemäß Anspruch 1, ferner den Schritt einer ersten Wärmebehandlung des Substrats nach Bilden des ersten und des zweiten Niedrige-Konzentration-Diffusion-Bereiches (206, 208) umfassend.
  9. Verfahren gemäß Anspruch 1, ferner den Schritt einer zweiten Wärmebehandlung des Substrats nach Bilden des Hohe-Konzentration-Diffusions-Bereiches (214) umfassend.
  10. Verfahren gemäß Anspruch 8 oder 9, wobei die erste und die zweite Wärmebehandlung bei einer Temperatur von 800°C ~ 1200°C ausgeführt werden.
  11. Verfahren gemäß Anspruch 1, ferner die folgenden Schritte umfassend: Bilden einer Diffusions- und Ätz-Sperre (216) auf der gesamten Oberfläche des Substrats nach Bilden der Metall-Silicid-Schicht (215); und selektives Entfernen der Diffusions- und Ätz-Sperre über dem Photodioden-Bereich.
  12. Verfahren gemäß Anspruch 11, ferner umfassend: den Schritt des Bildens einer dielektrischen Zwischen-Schicht (218) auf der gesamten Oberfläche des Substrats inklusive der verbleibenden Diffusions- und Ätz-Sperre (216).
  13. Verfahren gemäß Anspruch 11, wobei die Diffusions- und Ätz-Sperre (216) aus einer Nitrid-Schicht gebildet wird.
  14. Verfahren gemäß Anspruch 12, wobei die dielektrische Zwischen-Schicht (218) aus einem Silan-basierten isolierenden Material gebildet wird.
  15. CMOS-Bildsensor, umfassend: eine Isolations-Schicht (202) auf einem Halbleiter-Substrat (200, 201), welche einen aktiven Bereich definiert, welcher einen Photodioden-Bereich und einen Transistor-Bereich beinhaltet; ein Gate auf dem Transistor-Bereich, welches eine Gate-Elektode (204) und eine Gate-Isolierschicht (203) beinhaltet; einen ersten Niedrige-Konzentration-Diffusions-Bereich (206) im Photodioden-Bereich des Substrats; einen zweiten Niedrige-Konzentration-Diffusions-Bereich (208) und einen Hohe-Konzentration-Diffusions-Bereich (214) im Transistor-Bereich des Substrats, welche teilweise einander überlappen; eine Puffer-Schicht (209), welche den Photodioden-Bereich bedeckt, wobei sich die Puffer-Schicht (209) von dem Photodioden-Bereich zu einem oberen Abschnitt des Gates erstreckt, eine isolierende Seitenwand (212a) an beiden Seiten der Gate-Elektrode, und ein selektiv auf einer Oberfläche des Substrats ausgebildetes Metall-Silicid (215), wo der Hohe-Konzentration-Diffusions-Bereich (204) gebildet ist.
  16. CMOS-Bildsensor gemäß Anspruch 15, wobei die Puffer-Schicht (209) unter Verwendung eines O3-TEOS oder BPSG Materials gebildet ist.
  17. CMOS-Bildsensor gemäß Anspruch 15, ferner umfassend: eine Diffusions- und Ätz-Sperre (216), welche über einer gesamten Oberfläche des Substrats gebildet und im Photodioden-Bereich entfernt ist; und eine auf der gesamten Oberfläche des Substrats, inklusive der Diffusions- und Ätz-Sperre (216), gebildete dielektrische Zwischen-Schicht (218).
  18. CMOS-Bildsensor gemäß Anspruch 17, wobei die Diffusions- und Ätz-Sperre (216) aus einer Nitrid-Schicht gebildet ist.
  19. CMOS-Bildsensor gemäß Anspruch 17, wobei die dielektrische Zwischen-Schicht (218) aus einem Silan-basierten isolierenden Material gebildet ist.
DE102006032459A 2005-07-14 2006-07-13 CMOS-Bildsensor und zugehöriges Herstellungs-Verfahren Expired - Fee Related DE102006032459B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2005-0063732 2005-07-14
KR1020050063732A KR100672729B1 (ko) 2005-07-14 2005-07-14 씨모스 이미지 센서의 제조방법

Publications (2)

Publication Number Publication Date
DE102006032459A1 DE102006032459A1 (de) 2007-02-01
DE102006032459B4 true DE102006032459B4 (de) 2009-11-26

Family

ID=37609712

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006032459A Expired - Fee Related DE102006032459B4 (de) 2005-07-14 2006-07-13 CMOS-Bildsensor und zugehöriges Herstellungs-Verfahren

Country Status (5)

Country Link
US (2) US7544530B2 (de)
JP (1) JP4473240B2 (de)
KR (1) KR100672729B1 (de)
CN (1) CN100452352C (de)
DE (1) DE102006032459B4 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100731064B1 (ko) * 2005-12-28 2007-06-22 동부일렉트로닉스 주식회사 씨모스 이미지 센서의 제조방법
KR100772316B1 (ko) * 2006-04-28 2007-10-31 매그나칩 반도체 유한회사 플라즈마손상으로부터 포토다이오드를 보호하는 씨모스이미지센서의 제조 방법
KR100836507B1 (ko) * 2006-12-27 2008-06-09 동부일렉트로닉스 주식회사 씨모스 이미지 센서의 제조방법
KR100881016B1 (ko) * 2007-06-25 2009-01-30 주식회사 동부하이텍 이미지 센서 및 그 제조방법
KR101275798B1 (ko) 2007-07-13 2013-06-18 삼성전자주식회사 Ｃｍｏｓ 이미지 소자 및 그 제조방법
JP5095287B2 (ja) * 2007-07-18 2012-12-12 パナソニック株式会社 固体撮像素子及びその製造方法
KR100988778B1 (ko) * 2007-12-31 2010-10-20 주식회사 동부하이텍 씨모스 이미지 센서, 그 제조 방법
US7800147B2 (en) * 2008-03-27 2010-09-21 International Business Machines Corporation CMOS image sensor with reduced dark current
JP5374980B2 (ja) * 2008-09-10 2013-12-25 ソニー株式会社 固体撮像装置
CN102668081B (zh) 2009-12-26 2016-02-03 佳能株式会社 固态图像拾取装置和图像拾取系统
US9349768B2 (en) * 2014-03-28 2016-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS image sensor with epitaxial passivation layer
JP6892221B2 (ja) * 2016-03-04 2021-06-23 エイブリック株式会社 半導体装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000000994A1 (en) * 1998-06-29 2000-01-06 Intel Corporation Embedded dielectric film for quantum efficiency enhancement in a cmos imaging device
US6507059B2 (en) * 2001-06-19 2003-01-14 United Microelectronics Corp. Structure of a CMOS image sensor
US20040188728A1 (en) * 2003-02-21 2004-09-30 Stmicroelectronics Ltd. CMOS image sensors
EP1655780A2 (de) * 2004-11-09 2006-05-10 OmniVision Technologies, Inc. Bildsensor und Pixel mit einer Antireflexbeschichtung auf der Photodiode

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3706278A1 (de) * 1986-02-28 1987-09-03 Canon Kk Halbleitervorrichtung und herstellungsverfahren hierfuer
JP3103064B2 (ja) 1998-04-23 2000-10-23 松下電子工業株式会社 固体撮像装置およびその製造方法
US6228674B1 (en) * 1998-12-08 2001-05-08 United Microelectronics Corp. CMOS sensor and method of manufacture
US6339248B1 (en) * 1999-11-15 2002-01-15 Omnivision Technologies, Inc. Optimized floating P+ region photodiode for a CMOS image sensor
TW494574B (en) * 1999-12-01 2002-07-11 Innotech Corp Solid state imaging device, method of manufacturing the same, and solid state imaging system
CN1217416C (zh) * 2001-07-06 2005-08-31 联华电子股份有限公司 互补式金氧半图像感测器及其制造方法
US6462365B1 (en) * 2001-11-06 2002-10-08 Omnivision Technologies, Inc. Active pixel having reduced dark current in a CMOS image sensor
JP3795843B2 (ja) * 2002-08-01 2006-07-12 富士通株式会社 半導体受光装置
US6974715B2 (en) * 2002-12-27 2005-12-13 Hynix Semiconductor Inc. Method for manufacturing CMOS image sensor using spacer etching barrier film
US6897082B2 (en) * 2003-06-16 2005-05-24 Micron Technology, Inc. Method of forming well for CMOS imager
US7148528B2 (en) * 2003-07-02 2006-12-12 Micron Technology, Inc. Pinned photodiode structure and method of formation
KR100698090B1 (ko) * 2005-06-07 2007-03-23 동부일렉트로닉스 주식회사 씨모스 이미지 센서 및 그 제조방법
KR100720503B1 (ko) * 2005-06-07 2007-05-22 동부일렉트로닉스 주식회사 씨모스 이미지 센서 및 그 제조방법
KR100720474B1 (ko) * 2005-06-17 2007-05-22 동부일렉트로닉스 주식회사 씨모스 이미지 센서 및 그 제조방법
KR100781905B1 (ko) * 2006-10-25 2007-12-04 한국전자통신연구원 헤테로 정션 바이폴라 트랜지스터를 포함하는 이미지 센서및 그 제조 방법
KR100782312B1 (ko) * 2006-10-25 2007-12-06 한국전자통신연구원 고화질 ｃｍｏｓ 이미지 센서 및 포토 다이오드
KR100836507B1 (ko) * 2006-12-27 2008-06-09 동부일렉트로닉스 주식회사 씨모스 이미지 센서의 제조방법
KR101425619B1 (ko) * 2008-01-16 2014-08-04 삼성전자주식회사 기판 표면 처리 방법, 이를 이용한 이미지 센서의 제조방법 및 이에 따라 제조된 이미지 센서

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000000994A1 (en) * 1998-06-29 2000-01-06 Intel Corporation Embedded dielectric film for quantum efficiency enhancement in a cmos imaging device
US6507059B2 (en) * 2001-06-19 2003-01-14 United Microelectronics Corp. Structure of a CMOS image sensor
US20040188728A1 (en) * 2003-02-21 2004-09-30 Stmicroelectronics Ltd. CMOS image sensors
EP1655780A2 (de) * 2004-11-09 2006-05-10 OmniVision Technologies, Inc. Bildsensor und Pixel mit einer Antireflexbeschichtung auf der Photodiode

Also Published As

Publication number Publication date
US7544530B2 (en) 2009-06-09
DE102006032459A1 (de) 2007-02-01
JP4473240B2 (ja) 2010-06-02
US20070012963A1 (en) 2007-01-18
JP2007027748A (ja) 2007-02-01
CN1897254A (zh) 2007-01-17
KR20070009825A (ko) 2007-01-19
CN100452352C (zh) 2009-01-14
US20090224298A1 (en) 2009-09-10
KR100672729B1 (ko) 2007-01-24
US7994554B2 (en) 2011-08-09

Similar Documents

Publication Publication Date Title
DE102006032459B4 (de) CMOS-Bildsensor und zugehöriges Herstellungs-Verfahren
DE102006060253B4 (de) Halbleiterbauelement mit Photodiode und Verfahren zu dessen Herstellung
DE19908457B4 (de) CMOS-Bildsensor und Photodiode und Verfahren zur Herstellung
DE102005062750B4 (de) Verfahren zur Herstellung eines CMOS-Bildsensors
DE102005062952B4 (de) CMOS-Bildsensor und Verfahren zu dessen Herstellung
DE102018130470A1 (de) Pixelvorrichtung auf struktur tiefer grabenisolierung (dti) für bildsensor
DE102004063141B4 (de) Verfahren zum Herstellen eines CMOS-Bildsensors
DE102006048611B4 (de) CMOS-Bildsensor und Verfahren zu seiner Herstellung
DE102007040409A1 (de) Bildsensor
DE102004063037A1 (de) CMOS-Bildsensor und Verfahren zu dessen Herstellung
DE4447229C2 (de) Verfahren zur Herstellung einer Halbleiterspeichervorrichtung
US20070184653A1 (en) Integrated circuit with a very small-sized reading diode
DE102006061023A1 (de) CMOS-Bildsensor und Verfahren zu dessen Herstellung
DE102006048610A1 (de) CMOS-Bildsensor und Verfahren zu seiner Herstellung
DE102005063095B4 (de) CMOS-Bildsensor und Verfahren zur Herstellung desselben
DE19615692C2 (de) Halbleitervorrichtung und Herstellungsverfahren einer Halbleitereinrichtung
DE4234499C2 (de) Verfahren zum Herstellen eines CCD-Bildsensors
DE102008046253A1 (de) Verfahren zur Herstellung des Bildsensors
DE102006061032B4 (de) Verfahren zur Herstellung eines CMOS-Bildsensors
DE102006061171A1 (de) CMOS-Bildsensor und Verfahren zur Herstellung desselben
DE102006024653B4 (de) Verfahren zur Herstellung eines Bildsensors
DE112021005749T5 (de) Festkörperbildgebungsvorrichtung und herstellungsverfahren dafür undelektronisches gerät
DE19806804A1 (de) Verfahren zur Herstellung eines Halbleiterbildsensors
DE102018122798B4 (de) Halbleiter-Bildgebungsvorrichtung mit verbesserter Dunkelstromleistungsfähigkeit
DE102005051485B4 (de) Bildsensorbauelement und Herstellungsverfahren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140201