DE102005051485B4

DE102005051485B4 - Bildsensorbauelement und Herstellungsverfahren

Info

Publication number: DE102005051485B4
Application number: DE102005051485A
Authority: DE
Inventors: Jeong-ho Suwon Lyu
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2004-10-20
Filing date: 2005-10-20
Publication date: 2010-05-12
Anticipated expiration: 2025-10-21
Also published as: DE102005051485A1

Abstract

Bildsensorbauelement mit in einem Substrat gebildeten aktiven Pixeln (22), von denen wenigstens eines folgende Elemente enthält:
– ein lichtempfangendes Element (PD),
– ein Ladungstransferelement (TX),
– einen floatenden Diffusionsbereich (FD) und
– einen Verstärkertransistor (DX),
dadurch gekennzeichnet, dass
– das Ladungstransferelement (TX) und/oder der Verstärkertransistor (DX) einen vertikalen Kanal (C1, C2) aufweist.

Description

Die Erfindung bezieht sich auf Bildsensorbauelement nach dem Oberbegriff des Anspruchs 1 und auf ein zugehörigen Herstellungsverfahren.
Es sind bereits verschiedene Typen von bildgebenden Festkörperbauelementen entwickelt worden, wie ladungsgekoppelte Bauelemente (CCD) und Bildsensorbauelemente vom Typ mit komplementärem Metall-Oxid-Halbleiter (CMOS) sowie hybride Bildsensoren, die auf einer Kombination von CCD- und CMOS-Bildsensorentwürfen basieren. Allgemein arbeiten bildgebende CCD- und CMOS-Festkörpersensoren auf Basis des photoelektrischen Effektes, der auftritt, wenn Licht auf Silizium fällt. Speziell beinhalten CCD- und CMOS-Bildsensoren Pixelfelder, auch Pixelarrays oder Bildpunktarrays oder Bildpunktfelder genannt, in denen jedes Einheitspixel einen Lichtempfangsbereich mit einem oder mehreren Photodetektorelementen aufweist, wie Photodioden, der bzw. die in einem aktiven Siliziumgebiet des Pixels gebildet ist/sind. Wenn der Lichtempfangsbereich Licht ausgesetzt wird, erhalten Photonen im sichtbaren und nahen Infrarotbereich des Lichtspektrums genug Energie, um kovalente Bindungen im Silizium aufzubrechen und so Elektro nen vom Valenzband in das Leitungsband freizusetzen. Die Menge an solchermaßen erzeugten Elektronen ist proportional zur Lichtintensität. Die photonengenerierten Ladungen werden durch die Photodetektorelemente im Pixelfeld akkumuliert und dann detektiert und zur Erzeugung eines digitalen Bildes verarbeitet.
Früher wurde der Markt für bildgebende Festkörperanwendungen von analogen CCD-Bildsensoren wegen verschiedener Vorteile derselben dominiert, wie hoher Dynamikbereich, geringes Festmusterrauschen (FPN) und hohe Lichtempfindlichkeit. Fortschritte in der CMOS-Technologie haben jedoch zur Entwicklung verbesserter CMOS-Bildsensordesigns geführt, die es ermöglicht haben, CCD-Sensoren in verschiedenen bildgebenden Festkörperanwendungen durch CMOS-Festkörperbildsensoren zu ersetzen. Letztere haben verschiedene Vorteile, wie geringe Herstellungskosten, niedrigen Stromverbrauch unter Verwendung einer einzelnen Spannungsversorgung, System-Auf-Chip-Integration, Hochgeschwindigkeitsbetrieb z. B. hinsichtlich Aufnehmens sequentieller Bilder mit hohen Einzelbildraten, hochintegrierte Pixelfelder, Auf-Chip-Bildverarbeitungssysteme, wahlfreier Zugriff auf Einheitspixel etc. Im Vergleich dazu sind CCD-Bildsensorbauelemente kostenintensiver in der Herstellung, benötigen typischerweise zwei oder mehr Spannungsversorgungen mit unterschiedlichen Taktgeschwindigkeiten und deutlich höherem Stromverbrauch und erlauben keinen wahlfreien Zugriff auf Einheitspixel.
Allerdings weisen herkömmliche CMOS-Festkörperbildsensoren eine relativ geringe Empfindlichkeit auf und sind anfällig für verschiedene Rauschquellen, was deren Leistungsfähigkeit herabsetzt. Beispielsweise sind einige herkömmliche CMOS-Bildsensoren stark empfindlich gegenüber Dunkelstromrauschen. Wie allgemein bekannt, werden Dunkelströme von thermisch generierter Ladung verursacht, die auch ohne Bestrahlung erzeugt wird und zusammen mit photonengenerierter Ladung akkumuliert wird. Dunkelströme werden typischerweise als Resultat von Oberflächenschädigungen, wie nichtabgesättigten Bindungen („dangling bonds”) des Siliziums in den aktiven Siliziumgebieten der Einheitspixel generiert, wie einem Photodiodenbereich derselben, beispielsweise als Resultat von Herstellungsprozessen zum Ätzen von Gate- und Abstandshalterstrukturen. Dunkelströme können auch als Ergebnis einer Schädigung des Siliziums an der Grenzfläche zwischen einem Isolationsgebiet und dem aktiven Siliziumgebiet generiert werden. Im Allgemeinen ist das Maß an erzeugtem Dunkelstrom von der Temperatur und der Zeit abhängig und kann zudem abhängig von Betriebsbedingungen signifikant von Pixel zu Pixel variieren. Die Dunkelströme können eine reduzierte Pixelempfindlichkeit und eine Verringerung des Dynamikbereichs des Bildsensorbauelements verursachen.
Andererseits unterliegen CMOS-Bildsensoren einem als Bildverzögerung bekannten Phänomen. Bekanntermaßen kann diese Bildverzögerung aus einer unvollständigen Pixelrücksetzung resultieren, bei der sich die Rücksetzspannung einer Photodiode oder eines Abtastknotens eines Pixels von einem Referenzspannungs-Rücksetzsollpegel zu Beginn des Rücksetzvorgangs unterscheidet. Die Bildverzögerung kann außerdem durch einen unvollständigen Ladungstransfer von einer Photodiode zu einem Abtastknoten eines gegebenen Pixels verursacht sein. Die Fähigkeit eines CMOS-Bildsensors, die Ladung zwischen zwei Gebieten vollständig zu transferieren, hängt von der elektrischen Feldstärke zwischen den beiden Gebieten ab. Dabei sind CMOS-Bildsensorbauelemente darauf ausgelegt, mit niedrigeren Versorgungsspannungen zu arbeiten, um Anforderungen hinsichtlich geringerem Stromverbrauch zu erfüllen, was die Fähigkeit zur Minimierung von Bildverzögerungen aufgrund unvollständigen Ladungstransfers und unvollständiger Rücksetzung schwieriger macht.
Die Patentschrift DE 35 29 025 C2 offenbart einen Festkörper-Bildsensor mit einer Vielzahl von Zeilenleitungen, Spaltenleitungen und Bildelementen, wobei jedes Bildelement einen selbstleitenden statischen Induktionstransistor mit Gate, Source und Drain sowie einen Steuertransistor beinhaltet. Durch einfallendes Licht erzeugte Ladungsträger werden im Gate des Induktionstransistors gespeichert. Abtastschaltungen tasten die Bildelemente ab, um ein Bild durch wahlweises Durchschalten der Induktionstransistoren auszulesen. Der jeweilige Steuertransistor weist einen vertikalen Source/Drain-Durchgang auf und ist zumindest teilweise in benachbarten Bildelementen von einander isolierenden Isolationsbereichen ausgebildet. Einer oder mehrere der Steuertransistoren, deren zugeordnete Induktionstransistoren nicht durch die Abtastschaltungen zum Auslesen ausgewählt sind, werden leitend geschaltet, um über die Source/Drain-Durchgänge die überschüssigen Ladungsträger oberhalb einer Abschnürspannung des Induktionstransistors abzuführen.
Die Patentschrift US 6.734.471 B2 offenbart einen Bildsensor mit einer in einem Halbleitersubstrat vertikal ausgebildeten Fotodiodenstruktur, die einen p-leitenden Bereich sowie einen ersten n-leitenden Bereich unter dem p-leitenden Bereich und einen den ersten n-leitenden Bereich umgebenden zweiten n-leitenden Bereich umfasst. Dabei beinhaltet der erste n-leitende Fotodiodenbereich Störstellen mit kleinerem Projektionsabstand und kleinerer Diffusivität als der zweite n-leitende Fotodiodenbereich. An einer Seite der Fotodiodenstruktur ist ein Gate eines Transfertransistors gebildet, und zwischen dem Transfer-Gate und dem Gate eines Rücksetztransistors befindet sich ein gemeinsamer Source-Bereich. Ein Drain-Bereich des Rücksetztransistors ist auf der anderen Seite des Rücksetz-Gates gebildet.
Der Erfindung liegt als technisches Problem die Bereitstellung eines Bildsensorbauelements der eingangs genannten Art und eines zugehörigen Herstellungsverfahrens zugrunde, mit denen sich die oben erwähnten Schwierigkeiten des Standes der Technik ganz oder teilweise vermeiden lassen und die insbesondere eine vergleichsweise geringe Bildverzögerung und Rauschanfälligkeit ermöglichen.
Die Erfindung löst dieses Problem durch die Bereitstellung eines Bildsensorbauelements mit den Merkmalen des Anspruchs 1 und eines Herstellungsverfahrens mit den Merkmalen des Anspruchs 21 oder 42.
Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
Erfindungsgemäß ist im Bildsensorbauelement ein vertikaler Kanal in einem Ladungstransferelement oder Verstärkertransistor vorgesehen, was zu einer Verringerung bzw. Minimierung von Bildverzögerungs- und Dunkelstromeffekten beiträgt. Dazu kann auch die Bildung einer vertikalen Gateelektrode beitragen.
Vorteilhafte Ausführungsformen der Erfindung sind in den Zeichnungen dargestellt und werden nachfolgend beschrieben. Hierbei zeigen:
1 ein schematisches Blockdiagramm eines CMOS-Festkörperbildsensorbauelements,
2 ein schematisches Schaltbild eines aktiven Pixelsensorelements unter Verwendung nichtplanarer Transistoren für das Bildsensorbauelement von 1,
3 eine schematische Draufsicht auf eine mögliche Layoutstruktur eines Einheitspixels im Bildsensorbauelement von 1,
4A eine schematische Querschnittansicht des Einheitspixels entlang einer Linie 4A-4A von 3,
4B eine schematische Querschnittsansicht des Einheitspixels entlang einer Linie 4B-4B von 3,
4C eine schematische Perspektivansicht einer Transfergatestruktur des Einheitspixels von 3,
4D eine grafische Darstellung zur Veranschaulichung eines Potentialverlaufs in einem aktiven Bereich des Einheitspixels von 3 nahe eines Transfergates,
4E eine schematische Querschnittansicht des Einheitspixels entlang einer Linie 4E-4E von 3,
5A, 5B und 5C Querschnittansichten entsprechend den 4A, 4B bzw. 4C für eine modifizierte Einheitspixelarchitektur,
6 eine Draufsicht auf eine Layoutstruktur eines Einheitspixels entsprechend 3, jedoch für eine modifizierte Ausführungsform,
7A eine schematische Querschnittansicht entlang einer Linie 7A-7A von 6,
7B eine schematische Querschnittansicht entlang einer Linie 7B-7B von 6,
7C eine schematische Querschnittansicht einer Transfergatestruktur des Einheitspixels von 6,
8 eine schematische Draufsicht auf eine Layoutstruktur eines Einheitspixels entsprechend 3, jedoch für eine weitere modifizierte Ausführungsform,
9 eine schematische Draufsicht auf eine Layoutstruktur eines weiteren modifizierten Einheitspixels,
10 eine schematische Draufsicht auf eine Layoutstruktur noch eines weiteren modifizierten Einheitspixels,
11A und 11B bis 18A und 18B schematische Querschnittansichten zur Veranschaulichung aufeinanderfolgender Schritte eines Verfahrens zur Herstellung eines Bildsensorbauelements,
19a und 19B bis 22A und 22B schematische Querschnittansichten zur Veranschaulichung aufeinanderfolgender Schritte eines modifizierten Verfahrens zur Herstellung eines Bildsensorbauelements und
23 ein schematisches Blockdiagramm eines Systems mit bildgebendem Bauelement.
Nachstehend werden vorteilhafte Ausführungsformen der Erfindung unter Bezugnahme auf die Zeichnungen näher erläutert, wobei die Dicken und Abmessungen der verschiedenen Elemente, wie Schichten und Bereiche, zwecks besserer Klarheit wenigstens zum Teil übertrieben wiedergegeben sind. Es versteht sich, dass wenn eine Schicht als auf oder über einer anderen Schicht oder einem Substrat liegend bezeichnet wird, diese Schicht direkt auf der anderen Schicht oder dem Substrat liegen kann oder eine oder mehrere andere Schichten dazwischenliegen können. Gleiche Bezugszeichen bezeichnen identische oder funktionell äquivalente Elemente.
1 zeigt in einer schematischen Übersichtsdarstellung ein Festkörper-Bildsensorbauelement vom CMOS-Typ 10 mit einem Pixelfeld 20 aus einer Mehrzahl von Einheitspixeln 22, die in einem orthogonalen Gitter von Sensorzeilen und Sensorspalten angeordnet sind. Abhängig von der Anwendung umfasst das aktive Pixelsensorfeld 20 eine beliebige gewünschte Anzahl von Einheitspixeln 22 in einer beliebigen Anzahl von Zeilen und Spalten. Die Einheitspixel 22 im Pixelfeld 20 können in verschiedenen Pixelarchitekturen mit nichtplanaren Transistoren verwirklicht werden, wodurch sich die Bildverzögerung und der Dunkelstrom minimieren lassen.
Der CMOS-Bildsensor 10 umfasst außerdem einen CMOS-Steuerlogikschaltungsaufbau mit einer Zeilendecoderlogik 30 und einer Ausgabesteuerlogik 35. Eine Mehrzahl von Steuerleitungen 24 erstrecken sich von der Zeilendecoderlogik 30 entlang entsprechender Zeilen von Einheitspixeln 22, mit denen sie verbunden sind. Ein Ausgangsanschluss jedes Einheitspixels 22 in einer Sensorspalte ist mit einer zugehörigen Spaltenausgabeleitung 26 der Ausgabesteuerschaltung 35 verbunden, die Funktionen wie beispielsweise ein Spaltenabtasten und Multiplexen ausführt. In nicht gezeigter Weise kann der CMOS-Bildsensor 10 außerdem weitere Auf-Chip-Mischsignalschaltungen aufweisen, einschließlich Analogsignalprozessoren, Analog/Digital-Wandler, Vorspannungsgeneratoren, Zeitsteuerungssignalgeneratoren, Digitallogikeinheiten, Speichereinheiten etc., um das Lesen von Pixelsignalen zu steuern und weitere Funktionen auszuführen.
Im Betrieb werden Steuersignale an die Zeilendecoderlogik 30 angelegt, um sequentiell jede Zeile von Einheitspixeln 22 über die Steuerleitungen 24 zu aktivieren und so eine einfallende Lichtintensität zu detektieren und entsprechende Ausgabespannungssignale zu generieren, welche an die Spaltenausgabeleitungen 26 angelegt werden. In den CMOS-Steuerlogikaufbau 30, 35 können jegliche herkömmlichen Protokolle zur xy-Adressierung und zur Zeitsteuerung implementiert sein, um Funktionen wie Pixelrücksetzung, Integration und Pixelauslesevorgänge für jede Pixelzeile des Sensors im Pixelfeld 20 zu steuern.
2 zeigt schematisch eines der Einheitspixel 22 mit einem Aufbau, der nichtplanare Transistoren beinhaltet, im gezeigten Fall speziell ein Aufbau mit vier Transistoren zur Bereitstellung eines entsprechenden aktiven Pixels. Das für den Bildsensor von 1 exemplarisch verwendbare Einheitspixel 22 von 2 beinhaltet ein Photodetektorelement bzw. lichtempfangendes Element PD, einen Transfertransistor TX, einen floatenden Diffusionsbereich oder Abtastknoten FD, einen Rücksetztransistor RX, einen Verstärkertransistor DX z. B. vom Sourcefolgertyp und einen Auswahltransistor SX. Das Photodetektorelement PD kann z. B. eine Photodiode oder eine gepinnte Photodiode sein, die in einem Lichtempfangsbereich des Pixels 22 gebildet ist, und wird durch den Betrieb des Transfertransistors TX wahlweise mit dem floatenden Diffusionsbereich (FD-Bereich) gekoppelt oder von diesem entkoppelt. Der Rücksetztransistor RX ist mit einer Gateelektrode an eine Steuersignalleitung RS angeschlossen. Der Transfertransistor TX ist mit einer Gateelektrode an eine Steuersignalleitung TG angeschlossen. Der Auswahltransistor SX ist mit einer Gateelektrode an eine Steuersignalleitung SEL und mit einer Sourceelektrode an eine zugehörige Ausgabe-/Spaltenleitung 26 angeschlossen.
Die Transistoren RX, TX, DX und SX werden betrieben, um Funktionen wie Rücksetzen des Pixels, Übertragen akkumulierter Ladung vom Photodetektorelement (PD-Element) zum FD-Bereich und Wandeln der akkumulierten Ladungen im FD-Bereich in eine messbare Spannung auszuführen, die verstärkt und zur Ausgabeleitung 26 übertragen wird. Spe ziell arbeitet das exemplarische Einheitspixel 22 wie folgt. Anfänglich wird es während einer Integrationsperiode oder Ladungssammelperiode mit einfallendem Licht bestrahlt, und photogenerierte Ladungen werden in einer Potentialmulde bzw. einem Ladungsakkumulationsbereich des PD-Elements gesammelt. Nach Abschluss der Integrationsperiode wird der Rücksetztransistor RX durch ein an die Steuersignalleitung RS angelegtes Rücksetzsteuersignal aktiviert, um Ladung vom FD-Bereich abzuziehen und den FD-Bereich auf ein Referenzpotential zu setzen, indem der FD-Bereich beispielsweise auf etwa eine Versorgungsspannung VDD unterhalb einer Schwellenspannung des Rücksetztransistors RX geladen wird. Nach dem Rücksetzvorgang wird der Transfertransistor TX durch ein an die Steuersignalleitung TG angelegtes Steuersignal aktiviert, um die akkumulierten photogenerierten Ladungen vom PD-Element zum FD-Bereich zu übertragen. Der Verstärkertransistor DX verstärkt die Spannung des FD-Bereichs, und die verstärkte Spannung wird über den Auswahltransistor SX, der durch ein an die Steuersignalleitung SEL angelegtes Zeilenauswahlsignal aktiviert wird, zur Spaltenausgabeleitung 26 gepuffert bzw. gekoppelt.
Bei herkömmlichen Auslegungen eines Einheitspixels können Dunkelströme an verschiedenen Stellen im aktiven Siliziumgebiet des Pixels generiert werden, z. B. im Lichtempfangsbereich, im Ladungstransferbereich zwischen dem PD- und dem FD-Bereich und im FD-Bereich des Pixels. Außerdem kann das herkömmliche Einheitspixel einer Bildverzögerung durch einen unvollständigen Transfer photogenerierter Ladungen vom PD-Bereich zum FD-Bereich über den Transfertransistor TX und/oder durch unvollständiges Rücksetzen des FD-Bereichs auf die Referenzspannung unter der Wirkung des Rücksetztransistors RX unterliegen. Wie nachfolgend anhand exemplarischer Ausführungsbeispiele näher erläutert, sind erfindungsgemäß der Transfertransistor TX und der Rücksetztransistor RX entsprechender Sensoren mit aktiven Pixeln dar auf ausgelegt, Dunkelstrom- und Bildverzögerungseffekte zu minimieren.
3 veranschaulicht eine diesbezüglich geeignete Layoutstruktur eines Einheitspixels 22-1 mit einem aktiven Pixelsensoraufbau aus vier Transistoren entsprechend 2. Das exemplarische Einheitspixel 22-1 beinhaltet ein aktives Siliziumgebiet 110 und ein Isolationsgebiet 102 auf einem Halbleitersubstrat, siehe hierzu auch die zugehörigen Darstellungen der 4A bis 4E. Das Isolationsgebiet 102 kann z. B. unter Verwendung einer flachen Grabenisolationstechnik (STI-Technik) gebildet sein. Das aktive Siliziumgebiet 110 umfasst einen PD-Bereich 110a und einen aktiven Transistorbereich 110b. Im Beispiel von 3 ist der PD-Bereich 110a rechteckförmig, und der aktive Transistorbereich 110b ist geradlinig mit einem gebogenen Abschnitt, der sich zu einer Seite des PD-Bereichs 110a erstreckt. In alternativen Realisierungen können der PD- und der aktive Transistorbereich 110a, 110b eine andere Form bzw. Konfiguration haben, wie unten erläutert.
Das Einheitspixel 22-1 umfasst verschiedene Gateelektroden, die an Stellen entlang des aktiven Transistorbereiches 110b gebildet sind, einschließlich einer Gateelektrode bzw. eines Transfergates 120 eines Transfertransistors TX, einer Gateelektrode bzw. eines Rücksetzgates 130 eines Rücksetztransistors RX, einer Gateelektrode 140 eines Verstärkertransistors DX und einer Gateelektrode 150 eines Auswahltransistors SX. Die Gateelektroden 120 bis 150 sind derart ausgebildet, dass sie Teile des aktiven Transistorbereichs 110b und benachbarte Teile des Isolationsbereichs 102 überlappen. Auf Teilen der Gateelektroden 120 bis 150 sind jeweils geeignete Kontakte TG, RS, 144 und SEL ausgebildet.
Das Transfergate 120 befindet sich zwischen dem PD-Bereich 110a und einem FD-Bereich des aktiven Transistorbereichs 110b und umfasst mehrere einzelne Gateelektroden 120a, 120b und 120c sowie einen Fortsatz 120d. Auf dem Fortsatz 120d ist der Kontakt TG gebildet, um eine Verbindung zu einer zugehörigen TG-Steuersignalleitung herzustellen. Die Gateelektroden 120a und 120b sind vertikale Gateelektroden, die sich in unterschiedliche Teile des Isolationsbereichs 102 nach unten erstrecken und benachbart zu Seitenwandflächen des aktiven Siliziumgebiets 110 angeordnet sind. Wie nachstehend genauer erläutert, beinhalten die benachbart zu den vertikalen Gateelektroden angeordneten Seitenwandflächen des aktiven Siliziumgebiets 110 vertikale Kanäle, um einen leichten Transfer fotogenerierter Ladungen vom PD-Bereich zum FD-Bereich unter der Wirkung des Transfertransistors TX zu ermöglichen.
Der FD-Bereich ist durch Dotieren des Teils des aktiven Transistorbereichs 110b zwischen dem Transfergate 120 und dem Rücksetzgate 130 gebildet und stellt einen Drainbereich für den Transfertransistor TX und einen Sourcebereich für den Rücksetztransistor RX bereit. Der Kontakt 134 ist auf dem FD-Bereich gebildet und ermöglicht eine elektrische Verbindung zwischen dem FD-Bereich und dem auf der Gateelektrode 140 des Verstärkertransistors DX gebildeten Kontakt 144. Der Teil des aktiven Transistorbereichs 110b zwischen den Gateelektroden 130 und 140 ist dotiert, um je einen Drainbereich für den Rücksetztransistor RX und für den Verstärkertransistor DX bereitzustellen, und weist einen darauf gebildeten Kontakt VDD zum Anschluss an eine VDD-Versorgungsspannung auf. Der auf dem Rücksetzgate 130 gebildete Kontakt RS stellt eine Verbindung zu einer Rücksetzgate-Steuersignalleitung her. Der Teil des aktiven Transistorbereichs 110b zwischen den Gateelektroden 140 und 150 ist dotiert, um einen Sourcebereich für den Verstärkertransistor DX und einen Drainbereich für den Auswahltransistor SX bereitzustellen. Der auf der Gateelektrode 150 gebildete Kontakt SEL stellt eine Verbindung zu einer Auswahlgate-Steuersignalleitung her. Ein Ausgangskontakt 159 ist auf einem Teil des aktiven Transistor bereichs 110b gebildet, der dotiert ist, um einen Sourcebereich für den Auswahltransistor SX bereitzustellen. Der Ausgangskontakt 159 stellt eine Verbindung des Sourcebereichs des Auswahltransistors SX mit einer Ausgangsleitung bzw. Bitspaltenleitung her.
Die 4A bis 4C veranschaulichen schematisch Details des exemplarischen Einheitspixels 22-1 von 3, wobei aus 4A speziell der PD-Bereich 110A und ein das Transfergate 120, den FD-Bereich 160 und das Rücksetzgate 130 enthaltender Teil des Transistorbereichs 110b zu erkennen ist. Aus 4B sind speziell Strukturdetails des exemplarischen Transfergates 120 zu erkennen, während 4C das Transfergate 120 des Einheitspixels 22-1 in einer schematischen Perspektivansicht zeigt.
Gemäß 4A beinhaltet der PD-Bereich 110a ein lichtempfangendes Element bzw. Photodetektorelement, das in einer Halbleitersubstratschicht 100 ausgebildet ist. In einer exemplarischen Ausführungsform besteht die Substratschicht 100 aus einer p-leitend dotierten Schicht, z. B. einer p-leitenden Mulden- oder Epitaxieschicht, die auf einem Halbleitersubstrat gebildet ist, in welchem die aktiven Pixelelemente gebildet sind. Im gezeigten Ausführungsbeispiel umfasst das im PD-Bereich 110a gebildete lichtempfangende Element eine p⁺-leitend dotierte Schicht 155 bzw. Löcherakkumulationsdiodenschicht (HAD-Schicht) und eine darunter gebildete Schicht 156 mit einer vergrabenen n-leitenden Mulde. Die p⁺/n/p-Stapelschichtfolge mit den Schichten 155, 156 und 100 des PD-Bereichs 110a bildet ein gepinntes Photodiodenbauelement herkömmlicher Art. Gepinnte Photodioden werden typischerweise in aktiven Pixelsensordesigns benutzt, da sie verschiedene Vorteile bieten.
Beispielsweise kann ein gepinntes Photodiodenbauelement derart gebildet werden, dass die Spannung des Bauelements eine sogenannte Pinningspannung VP nicht übersteigt, wenn das Bauelement vollständig verarmt ist, d. h. wenn sich die Verarmungsgebiete der beiden pn-Übergänge treffen. Die gepinnte Photodiode kann derart ausgelegt sein, dass die Pinningspannung VP niedriger als die Spannung des FD-Bereichs 160 nach Rücksetzung ist, um so einen vollständigen Ladungstransfer vom PD-Bereich 110a zum FD-Bereich 160 zu ermöglichen. Ein weiterer Vorteil der Verwendung eines gepinnten Diodenbauelements besteht darin, dass die p⁺-Schicht 155 im Vergleich zu herkömmlichen Photodioden einen reduzierten Dunkelstrom durch Separieren der vergrabenen n-Muldenschicht 156 von der Substrat- bzw. Siliziumoberfläche bereitstellt. Denn die p⁺-Schicht 155 bewirkt, dass sich photogenerierte Ladungen im PD-Bereich 110a in der vergrabenen n-Muldenschicht 156 sammeln und dort eingefangen werden. Die p⁺-Schicht 155 schirmt die n-Mulde 156 effektiv von thermisch an der aktiven Siliziumoberfläche generierten Ladungen ab, was in einer Verringerung von Dunkelströmen und entsprechenden Rauschanteilen resultiert. Außerdem bewirkt die p⁺-Schicht 156 eine Erhöhung der Spektralantwort des Pixels durch Einfangen von sichtbarem Licht im kurzen Wellenlängenbereich, d. h. von blauem Licht, im Übergang zwischen der p⁺-Schicht und der n-Muldenschicht, während der tiefere pn-Muldenübergang Licht längerer Wellenlängen, d. h. im roten und infraroten Bereich, einfangen kann.
Wie weiter aus 4A ersichtlich, umfasst der Transfertransistor TX die Gateelektrode 120 mit Seitenwandabstandshaltern 125 sowie eine Gateisolationsschicht 126 zwischen dem Substrat 100 und der Gateelektrode 120. Der Rücksetztransistor RX umfasst die Gateelektrode 130 mit Seitenwandabstandshaltern 135 sowie eine Gateisolationsschicht 136 zwischen dem Substrat 100 und der Gateelektrode 130. Der FD-Bereich 160 umfasst eine schwach n-leitend dotierte Schicht 160a und eine stark n-leitend dotierte Schicht 160b, die im aktiven Gebiet der Substratschicht 100 zwischen dem Transfergate 120 und dem Rücksetzgate 130 gebildet sind. Wie oben erwähnt, beinhaltet der FD-Bereich 160 einen Sourcebereich für den Rücksetztransistor RX und einen Drainbereich des Transfertransistors TX. Ein Drainbereich des Rücksetztransistors RX stellt einen n-leitend dotierten Diffusionsbereich 132 dar, der einen schwach n-leitend dotierten Diffusionsbereich 132a und einen stark n-leitend dotierten Diffusionsbereich 132b umfasst. Der Drainbereich 132 ist an die Versorgungsspannung VDD angeschlossen.
Wie aus den 4B und 4C ersichtlich, beinhaltet das Transfergate 120 vertikale Gateelektroden 120a und 120b und eine horizontale Gateelektrode 120c. Die vertikalen Gateelektroden 120a und 120b sind mit der horizontalen Elektrode 120c verbunden und erstrecken sich von dieser in den Isolationsbereich 102 bis zu einer Tiefe D1 unter der Oberfläche der Substratschicht 100. Der mit den Gateelektroden 120a, 120b und 120c bedeckte bzw. umgebene Teil des aktiven Siliziumgebiets 110b bildet einen messartigen Kanalbereich 104 mit vertikalen Seitenwänden 104a und 104b und einer Oberseite 104c. Eine Isolationsschicht 126 ist zwischen den Gateelektroden 120a, 120b, 120c einerseits und der Substratschicht 100 sowie der Isolationsschicht 102 andererseits gebildet. Der Kanalbereich 104 beinhaltet eine Mehrzahl von Einzelkanälen zum Übertragen akkumulierter Ladungen vom PD-Bereich 110a zum FD-Bereich 160, wenn eine Steuerspannung an das Transfergate 120 angelegt wird. Die Einzelkanäle beinhalten vertikale Kanäle C1 und C2 im aktiven Siliziumgebiet entlang der jeweiligen vertikalen Seitenwand 104a, 104b und einen horizontalen Kanal C3 im aktiven Siliziumgebiet 110b entlang der Oberseite 104c.
Im Vergleich zu herkömmlichen Systemauslegungen ist ersichtlich, dass die exemplarische Architektur des Transfergates 120 mit den vertikalen Gateelektroden 102a, 120b eine effektivere Übertragung von im PD-Bereich 110a akkumulierten, photogenerierten Ladungen zum FD-Bereich 160 in einer Weise ermöglicht, die Bildverzögerungseffekte minimiert oder vermeidet. Denn bei herkömmlichen Pixelauslegungen be stehen die Transfergateelektroden typischerweise aus Stapelgatestrukturen, die auf der aktiven Siliziumoberfläche gebildet sind. Bei derartigen herkömmlichen Auslegungen wird es mit zunehmendem Abstand zwischen dem Kanalbereich des Transfergates und dem Ladungssammelbereich des PD-Elements schwieriger, photogenerierte Ladungen zum FD-Bereich übertragen, woraus eine Bildverzögerung resultiert.
Wie beispielsweise aus 4A zu erkennen, beinhaltet diese erfindungsgemäße Ausführungsform die horizontale Gateelektrode 120c und den Oberflächenkanal C3, der von der n-Muldenschicht 156 des gepinnten Diodenelements, die als Ladungssammelbereich fungiert, separiert ist. Bei herkömmlichen Transfergates, die nur aus einer gestapelten Gatestruktur, z. B. entsprechend der Gateelektrode 120c und dem Gateoxid 126, bestehen, kann eine Bildverzögerung mit zunehmendem Abstand zwischen der n-Muldenschicht 156 als dem Ladungssammelbereich und dem Oberflächenkanal C3 auftreten. Nun müssen jedoch die Längen der Transfergateelektroden verringert und die vertikalen Tiefen des Photodetektorelements erhöht werden, wenn CMOS-Bildsensorbauelemente höher integriert werden, d. h. eine geringere Pixelfläche aufweisen, und zum Betrieb mit niedrigeren Versorgungsspannungen ausgelegt werden. In diesem Fall würde der vergrößerte Abstand zwischen dem Oberflächenkanal C3 und dem n-Muldenbereich 156 in Verbindung mit der reduzierten Spannung, d. h. dem verringerten Potential, den Kanal C3 für eine Ladungsübertragung vom tiefen n-Muldenbereich 156 oder einem äquivalenten Ladungssammelbereich anderer Typen von Photodetektorelementen zum FD-Bereich 160 ineffektiv machen, was in einem stärkeren Auftreten von Bildverzögerungseffekten resultiert.
Gemäß dem Ausführungsbeispiel der 4A bis 4C erhöht die Kombination der vertikalen Gateelektroden 120a, 120b und der horizontalen Gateelektrode 120c des Transfergates 120 effektiv die Breite des Transfergates und ermöglicht gleichzeitig eine Auslegung mit kleinerer De signregel. Zudem weist der Kanalbereich 104 des Transfergates 120 die vertikalen Kanäle C1 und C2 und den horizontalen Kanal C3 auf, um akkumulierte Ladungen von der n-Muldenschicht 156 zum FD-Bereich 160 zu übertragen. Vorzugsweise sind die vertikalen Kanäle C1 und C2 mit einer vertikalen Tiefe D1 derart gebildet, dass sie wenigstens einem Teil des n-Muldenbereichs 156 benachbart sind. In einem exemplarischen Beispiel ist der STI-Bereich 102 mit einer Tiefe von etwa 0,4 μm gebildet, während die vertikale Kanaltiefe D1 kleiner als 0,4 μm ist. Speziell ist in einem Ausführungsbeispiel die Tiefe D1 der vertikalen Gateelektroden 120a, 120b etwa gleich der Tiefe des Mittenbereichs der vergrabenen n-Muldenschicht 156. Die vertikalen Kanäle C1 und C2 verringern effektiv die räumliche Lücke zwischen dem n-Muldenbereich 156 und dem Oberflächenkanal C3, so dass ein effektiverer Ladungstransfer ermöglicht wird und Bildverzögerungseffekte reduziert oder eliminiert werden.
4D veranschaulicht graphisch den Potentialverlauf für den PD-Bereich 110a und den Transistorbereich 110b in der Umgebung des Transfergates 120 für das exemplarische Einheitspixel 22-1. Eine Kennlinie A repräsentiert den Potentialverlauf des PD-Bereichs 100a und des Oberflächenkanals C3 des Transfergates 120, wenn der Transfertransistor TX leitend geschaltet ist. Eine Kennlinie B veranschaulicht den Potentialverlauf des PD-Bereichs 110a und der vertikalen Kanäle C1 und C2 des Transfergates 120, wenn der Transfertransistor TX leitend geschaltet ist. Eine Kennlinie C veranschaulicht den Potentialverlauf des PD-Bereichs 110a und der Kanäle des Transfergates 120, wenn der Transfertransistor TX sperrend geschaltet ist. Wie daraus ersichtlich, ändert sich die Potentialbarriere im Gebiet unterhalb des Transfergates 120, wenn das Transfergate 120 zwischen seinem leitenden und sperrenden Zustand umgeschaltet wird. Da die vertikalen Kanäle C1 und C2 auf niedrigerer Höhe liegen als der Oberflächenkanal C3, können Elekt ronen im PD-Bereich 110a relativ leicht und ohne wesentliche Bildverzögerung zum FD-Bereich 160 übertragen werden.
Verglichen mit herkömmlichen Systemauslegungen ermöglicht es die Verwendung des Transfergates 120 mit den vertikalen Gateelektroden 120a und 120b, dass der n-Muldenbereich 156 der gepinnten Photodiode tiefer im Inneren des Substrats 100, d. h. mit größerem Abstand von der Substratoberfläche, positioniert sein kann, was zu einer weiteren Reduktion oder Elimination von Dunkelstromrauschen führt.
In einer weiteren Ausführungsform der Erfindung kann die Gateelektrode 130 des Rücksetztransistors RX in den 3 und 4A so ausgelegt sein, dass er eine Struktur ähnlich derjenigen der Gateelektrode 120 des Transfertransistors TX aufweist. Beispielsweise zeigt 4E eine entsprechende erfindungsgemäße Struktur der Rücksetzgateelektrode 130 mit vertikalen Gateelektroden 130a und 130b sowie einer horizontalen Gateelektrode 130c. Die vertikalen Gateelektroden 130a und 130b sind mit der horizontalen Gateelektrode 130c verbunden und erstrecken sich von dieser in das Isolationsgebiet 102 bis zu einer Tiefe D1 unter die Oberfläche der Substratschicht 100. Der von den Gateelektroden 130a, 130b und 130c bedeckte bzw. umgebene Teil des aktiven Siliziumgebiets 110b bildet einen messartigen Kanalbereich 106 mit vertikalen Seitenwänden 106a und 106b und einer Oberseite 106c. Eine Isolationsschicht 136 ist zwischen den Gateelektroden 130a, 130b, 130c einerseits und der Substratschicht 100 sowie der Isolationsschicht 102 andererseits gebildet. Der Kanalbereich 106 umfasst mehrere Einzelkanäle einschließlich vertikaler Kanäle C4 und C5 im Bereich des aktiven Siliziums entlang der jeweiligen vertikalen Seitenwand 106a, 106b und eines horizontalen Oberflächenkanals C6 im aktiven Silizium entlang der Oberseite 106c.
Die exemplarische Rücksetzgatestruktur 130 mit den vertikalen Gateelektroden 106a, 106b ermöglicht ein effektiveres Entladen des FD-Bereichs beim Rücksetzen, um vor Bildverzögerungen zu schützen, die als Resultat einer unvollständigen Rücksetzung des FD-Bereichs auf einen Referenzsollspannungspegel auftreten können. Da die Pixel mit kleineren Designregeln und niedrigen Versorgungsspannungen ausgelegt werden können, ermöglicht das Rücksetzgate 130 mit den vertikalen Gateelektroden 130a und 103b eine effektive Steigerung der Gatebreite und damit einen effizienten Ladungstransfer auch bei geringen Potentialdifferenzen zwischen dem FD-Bereich und der Versorgungsspannung.
Die 5A bis 5C veranschaulichen schematisch eine weitere erfindungsgemäße Architektur eines Einheitspixels 22-2 mit einer zu derjenigen des Einheitspixels 22-1 von 3 ähnlichen Layoutstruktur, wobei sich das Einheitspixel 22-2 der 5A bis 5C vom Einheitspixel 22-1 der 4A bis 4C darin unterscheidet, dass die horizontale Gateelektrode 120c des Transfergates 120 abschnittweise vertieft in die Substratschicht 100 gebildet ist.
Speziell weist der durch die Transfergateelektrodenteile 120a, 120b und 120c umgebene Kanalbereich 104, wie aus den 5B und 5C ersichtlich, eine Oberseite 104d auf, die bis zu einer Tiefe D2 unter der Oberfläche des Substrats 100 mit einer Ausnehmung versehen ist, verglichen mit dem Einheitspixel 22-1, bei dem sich die Oberseite 104c des Kanalbereichs 104 auf gleicher Höhe wie die Oberfläche des Substrats 100 befindet. Wie aus 5A ersichtlich, ermöglicht diese Ausführungsform, dass der Oberflächenkanal C3 verglichen mit dem Beispiel von 4A näher bei der vergrabenen n-Muldenschicht 156 liegt, was die Fähigkeit zum Übertragen von Ladungen vom PD-Bereich 110a zum FD-Bereich 160 erhöht. Wie weiter aus 5A zu erkennen, weist auch der an der Seitenwand der horizontalen Gateelektrode 120c benachbart zum FD-Bereich 160 gebildete Abstandshalter eine Ausnehmung unter die Ober fläche des Substrats 100 auf, um die Gateelektrode 120 elektrisch vom FD-Bereich 160 zu isolieren.
6 zeigt schematisch eine Layoutstruktur eines weiteren erfindungsgemäßen Einheitspixels 22-3 mit einem aktiven Pixelsensoraufbau mit vier Transistoren entsprechend 2. Die Layoutstruktur des Einheitspixels 22-3 entspricht derjenigen des Einheitspixels 22-1 von 3, worauf verwiesen werden kann. Das Einheitspixel 22-3 beinhaltet ein Transfergate 220, das aus separaten vertikalen Gateelektroden 220a und 220b mit zugehörigen Gatekontakten TGa und TGb gebildet ist, die auf entgegengesetzten Seiten des aktiven Transistorbereichs 110b benachbart zum PD-Bereich 110a angeordnet sind. Die weitere Struktur des Transfergates 220 ist aus den 7A bis 7C ersichtlich.
Gemäß den 7A bis 7C beinhaltet das Transfergate 220 die vertikalen Gateelektroden 220a und 220b, die bis zu einer Tiefe D1 unter der Oberfläche des Substrats 100 und benachbart zur jeweiligen Seitenwand 104a, 104b des Kanalbereichs 104 gebildet sind. Der Kanalbereich 104 beinhaltet tiefe vertikale Kanäle C7 und C8 in der Nähe der vergrabenen n-Muldenschicht 156, um akkumulierte Ladungen effektiv vom PD-Bereich 110a zum FD-Bereich 160 zu übertragen.
Verglichen mit den Transfergates 120 der oben erläuterten Einheitspixel 22-1 und 22-2 fehlt dem Transfergate 220 des Einheitspixels 22-3 eine horizontale Gateelektrode an der Oberseite des Substrats 100 über dem aktiven Siliziumkanalbereich 104. Abhängig von der Anwendung ist die Transfergatestruktur 220 mit den vertikalen Gateelektroden 220a und 200b in der Lage, Bildverzögerungseffekte zu minimieren oder zu eliminieren und Dunkelstromrauschen zu verringern, das aus Oberflächendefekten an der Oberseite des aktiven Siliziumkanalbereichs 104 resultieren kann, wenn die horizontale Gateelektrode und der horizontale Kanal gefertigt werden. Außerdem kann das Weglassen der horizontalen Ga teelektrode eventuell die Effizienz bzw. den Füllfaktor des Einheitspixels durch Reduzieren eines Abschattungseffektes, der durch eine obere horizontale Gatestruktur verursacht sein kann, und dadurch steigern, dass einfallendes Licht mit größeren Einfallswinkeln den PD-Bereich 110a erreichen kann.
8 zeigt schematisch eine Layoutstruktur eines weiteren erfindungsgemäßen Einheitspixels 22-4 mit einem aktiven Pixelsensoraufbau mit vier Transistoren entsprechend 2, wobei die Layoutstruktur des Einheitspixels 22-4 im Wesentlichen denjenigen der oben erwähnten Einheitspixel 22-1, 22-2 und 22-3 mit der Ausnahme entspricht, dass das Einheitspixel 22-4 ein L-förmiges Transfergate 320 aufweist, das über der Löcherakkumulationsschicht 155 im PD-Bereich 110a gebildet ist. Bekanntermaßen sind herkömmliche L-förmige Transfergates als Stapelgatestrukturen auf der Substratoberfläche über dem PD-Bereich realisiert, um die Ladungstransfereffizienz zum Übertragen akkumulierter Ladungen vom PD-Bereich 110a zum FD-Bereich 160 zu erhöhen.
Im Gegensatz zu derartigen herkömmlichen Auslegungen beinhaltet das L-förmige Transfergate 320 von 8 vertikale Gateelektroden 320a und 320b zusätzlich zu einer horizontalen Gateelektrode 320c. Wie bei den vertikalen Gateelektroden der oben erläuterten Transfergates 120 und 220 sind die vertikalen Gateelektroden 320a und 320b der L-förmigen Gateelektrode 320 mit der horizontalen Gateelektrode 320c verbunden und erstrecken sich von dieser in die Isolationsschicht 102, wobei sie benachbart zu Seitenwänden des aktiven Siliziumbereichs angeordnet sind. Wie oben erläutert, ermöglichen die vertikalen Gateelektroden 320a, 320b die Bildung vertikaler Kanäle in den aktiven Siliziumseitenwandbereichen benachbart zu den vertikalen Gateelektroden, um auf diese Weise die Ladungstransfereffizienz zum Übertragen photogenerierter Ladungen vom PD-Bereich 110a zum FD-Bereich 160 zu steigern.
9 zeigt schematisch eine Layoutstruktur eines weiteren erfindungsgemäßen Einheitspixels 22-5 mit einem aktiven Pixelsensoraufbau mit vier Transistoren gemäß 2, wobei die Layoutstruktur dieses Einheitspixels 22-5 im Wesentlichen denjenigen der oben erwähnten Einheitspixel 22-1 bis 22-4 mit der Ausnahme entspricht, dass das Einheitspixel 22-5 von 9 ein rechteckförmiges Transfergate 420 aufweist, das über einem Teil der Löcherakkumulationsschicht 155 im PD-Bereich 110 gebildet ist und sich über dem aktiven Siliziumgebiet 110b erstreckt. Wie beim oben erläuterten, L-förmigen Transfergate 320 erhöht auch das rechteckförmige Transfergate 420 die Fähigkeit zur Übertragung von Elektronen vom PD-Bereich 110a zum FD-Bereich 160.
Im Unterschied zu herkömmlichen Auslegungen beinhaltet das rechteckförmige Transfergate 420 vertikale Gateelektroden 420a und 429b zusätzlich zu einer horizontalen Gateelektrode 420c. Wie bei den vertikalen Gateelektroden der oben erläuterten Transfergates 120, 220 und 320 sind die vertikalen Gateelektroden 420a und 420b der rechteckförmigen Gateelektrode 420 mit der horizontalen Gateelektrode 420c verbunden und erstrecken sich von dieser in die Isolationsschicht 102, wobei sie benachbart zu Seitenwänden des aktiven Siliziumgebietes angeordnet sind. Wie oben erläutert, ermöglichen die vertikalen Gateelektroden 420a und 420b die Bildung vertikaler Kanäle im aktiven Siliziumgebiet benachbart zu den vertikalen Gateelektroden, um die Fähigkeit zur Übertragung von Elektronen vom PD-Bereich 110a zum FD-Bereich zu erhöhen.
10 zeigt schematisch eine Layoutstruktur eines weiteren erfindungsgemäßen Einheitspixels 22-6 mit einem aktiven Pixelsensoraufbau mit vier Transistoren entsprechend 2. Die Layoutstruktur des Einheitspixels 22-6 entspricht denjenigen der oben beschriebenen Einheitspixel 22-1 bis 22-5 mit der Ausnahme, dass beim Einheitspixel 22-6 ein aktives Gebiet 110 und ein Transfergate 520 derart geformt bzw. strukturiert sind, dass eine kompaktere Layoutfläche bereitgestellt wird. Beispielsweise ist verglichen mit der Layoutstruktur des Einheitspixels 22-1 von 3 der aktive Siliziumbereich 110b zwischen den Transistoren RX und DX abgebogen, um ein kompaktes Layout des aktiven Gebiets bereitzustellen. Das Transfergate 520 des Einheitspixels 22-6 weist vertikale Gateelektroden 520a und 520b und eine horizontale Gateelektrode 520c auf und entspricht in seiner Struktur dem Transfergate 120 von 3 mit der Ausnahme, dass das Transfergate 520 keinen Fortsatz 120d wie das Transfergate 120 von 3 aufweist, was eine Verringerung der benötigten Layoutfläche für das Transfergate ergibt.
Die 11A und 11B bis 18A und 18B veranschaulichen in aufeinanderfolgenden Schritten ein Verfahren zur Herstellung eines Bildsensorbauelements gemäß der Erfindung, wozu exemplarisch die Herstellung des Aufbaus des Einheitspixels 22-1 gemäß den 4A bis 4D betrachtet wird. Dabei veranschaulichen die 11A, 12A, ..., 18A aufeinanderfolgende Herstellungsstufen des Einheitspixels 22-1 in der Ansicht entsprechend 4A, während die 11B, 12B, ..., 18B aufeinanderfolgende Herstellungsstufen des Einheitspixels 22-1 in der Ansicht entsprechend 4B veranschaulichen.
Gemäß den 11A und 11B beinhaltet ein anfänglicher Herstellungsschritt die Bildung des Isolationsgebietes 102 im Halbleitersubstrat 100 zur Festlegung des aktiven Siliziumbereichs für die Pixel. In einer entsprechenden Ausführungsform ist die Halbleitersubstratschicht 100 eine auf einem Halbleitersubstrat gebildete, p-dotierte Schicht. Das Isolationsgebiet 102 kann durch irgendein geeignetes Isolationsmaterial gebildet werden, wie Siliziumdioxid, wobei bekannte Prozesse verwendet werden, wie flache Grabenisolation (STI) oder Prozesse mit lokaler Oxidation von Silizium (LOCOS). Wie aus 11B ersichtlich, wird der Kanalbereich 104 mit einer messartigen Struktur mit den vertikalen Seiten wänden 104a und 104b und der Oberseite 104c durch das umgebende Isolationsgebiet 102 definiert.
Im Verfahrensstadium der 12A und 12B wird eine Photoresiststruktur 112 über dem Substrat 100 unter Verwendung eines herkömmlichen Photolithographieprozesses derart gebildet, dass sie eine Öffnung 112a aufweist, welche den Kanalbereich 104 des Transfertransistors TX definiert und freilegt. Dann werden verschiedene Ionenimplantationsprozesse 113 durchgeführt, um Dotierstoffe in die Oberseite 104c des Kanalbereichs 100 zwecks Bildung dotierter Schichten 170 und 172 zu implantieren. In einem speziellen Beispiel werden in die freiliegende Oberseite 104c des Kanalbereichs 104 n-leitende Dotierstoffe, wie Phosphor, mit einer ersten Ionenimplantationsenergie implantiert, um die Schicht 172 als vergrabene Kanalschicht für den Transfertransistor TX zu bilden. Die n-dotierte, vergrabene Kanalschicht 172 wird so gebildet, dass sie die Verarmungseigenschaften des Transfertransistors TX definiert und das sogenannte Blooming-Phänomen verringert.
Außerdem werden p-leitende Dotierstoffe, wie Bor, in die freiliegende Oberseite 104c des Kanalbereichs 104 mit einer zweiten Ionenimplantationsenergie implantiert, um die Schicht 170 als p-leitende Schicht direkt unter der Oberseite 104c und über der vergrabenen Kanalschicht 172 zu bilden. Die p-leitende Schicht 170 dient als Mittel zur Verringerung von Dunkelstromrauschen durch Abschirmen der vergrabenen Kanalschicht 172 vor thermisch generierten Elektronen in der Oberseite 104c des Kanalbereichs 104. Die p-dotierte Schicht 170 kann mit erhöhter Leitfähigkeit relativ zu derjenigen der Substratschicht 100 gebildet werden, so dass sich im Oberflächenbereich Löcher anhäufen, die einen an der Oberseite des Transfergates erzeugten Dunkelstrom absorbieren können.
Im Verfahrenstadium der 13A und 13B wird die erste Photoresiststruktur 112 unter Verwendung herkömmlicher Prozesse entfernt, und eine zweite Photoresiststruktur 114 wird über dem Substrat 100 mit einer Öffnung 114a gebildet, die den Kanalbereich 106 des Rücksetztransistors RX definiert und freilegt. In einem speziellen Beispiel wird ein Ionenimplantationsprozess 115 zum Implantieren n-leitender Dotierstoffe, wie Phosphor, in die freiliegende Oberfläche des Kanalbereichs 106 mit einer ersten Ionenimplantationsenergie ausgeführt, um eine vergrabene Kanalschicht 180 für den Rücksetztransistor RX zu erzeugen. Die n-leitende, vergrabene Kanalschicht 180 definiert die Verarmungseigenschaften des Rücksetztransistors RX und verringert das Blooming-Phänomen. Wie aus 13B ersichtlich, schützt die Photoresiststruktur 114 den Kanalbereich 104 des Transfertransistors TX während des Ionenimplantationsprozesses 115.
Im Verfahrensstadium der 14A und 14B wird die zweite Photoresiststruktur 114 unter Verwendung herkömmlicher Prozesse entfernt, und eine dritte Photoresiststruktur 116 wird über dem Substrat 100 mit Öffnungen 116a gebildet, die Teile des Isolationsgebietes 102 benachbart zum Kanalbereich 104 freilegen. Unter Verwendung der Photoresiststruktur 116 als Ätzmaske wird ein Trockenätzprozess ausgeführt, um Ausnehmungen 117 in die freiliegenden Teile des Isolationsgebietes 102 zu ätzen. Die Ausnehmungen 117 werden in die Isolationsschicht 102 geätzt, wie durch die Öffnungen 116a definiert, um die Seitenwände 104a und 104b des Kanalbereichs 104 freizulegen, ohne diese zu ätzen. In einem speziellen Ausführungsbeispiel werden die Ausnehmungen 117 bis zu einer Tiefe gebildet, die nicht unterhalb eines unteren Niveaus 190 des Isolationsgebietes 102 liegt. Die Ausnehmungen 117 können unter Verwendung irgendeines geeigneten Ätzprozesses einschließlich eines Trockenätzprozesses geätzt werden, wobei das Ausmaß des Ätzvorgangs bei bekannter Ätzrate des Materials auf einer entsprechenden Zeitspanne basiert oder durch Verwendung eines Endpunktdetektionsprozesses bestimmt ist, der die Farbe eines Plasmas detektiert. In alternativen Ausführungsbeispielen können Nassätzpro zesse verwendet werden, um die durch die Öffnungen 116a, 116b freiliegenden Teile des Isolationsgebietes 102 z. B. unter Verwendung einer DHF-Chemie, d. h. mit verdünnter Flußsäure z. B. im Verhältnis H₂O:HF = 100:1, zu ätzen.
Während des Ätzprozesses wird vorzugsweise ein Ätzen des aktiven Siliziums des Kanalbereichs 104 vermieden, da dies in einer Schädigung resultieren kann, die einen Dunkelstrom verursacht, der an der Grenzfläche zwischen den vertikalen Gateelektroden und den vertikalen Kanälen thermisch generiert wird.
Im Verfahrenstadium der 15A und 15B wird die dritte Photoresiststruktur 116 unter Verwendung herkömmlicher Methoden entfernt, und dann werden sequentiell eine Isolationsschicht 118 und eine leitfähige Schicht 119 auf der Substratschicht 100 gebildet. Die Isolationsschicht 118 ist z. B. eine Oxidschicht oder Siliziumoxidschicht, die durch thermische Oxidation erzeugt wird. In alternativen Ausführungsbeispielen kann die Isolationsschicht durch Abscheiden eines isolierenden Materials gebildet werden, wie Siliziumnitrid, eine ONO-Mehrlagenschicht etc., wozu herkömmliche Prozesse benutzt werden, wie chemische Gasphasenabscheidung (CVD) oder atomare Schichtdeposition (ALD). Wie aus 15B ersichtlich, wird die Isolationsschicht 118 als dünne konforme Schicht erzeugt, welche die Seitenwände und Unterseite der geätzten Ausnehmungen 117 überzieht. Die leitfähige Schicht 119 kann z. B. durch Abscheiden leitfähiger Materialien wie Polysilizium, Wolfram, Kupfer oder eines anderen geeigneten Gateelektrodenmaterials gebildet werden, um die Ausnehmungen 117 mit diesem leitfähigen Material zu füllen.
Im Verfahrensstadium der 16A und 16B wird ein Ätzprozess unter Verwendung einer geeigneten Maskenstruktur ausgeführt, um die Gateelektroden 120 und 130 für den Transfertransistor TX und den Rück setztransistor RX zu bilden. In nicht gezeigter Weise können die Gateelektroden für den Verstärkertransistor DX und den Auswahltransistor SX unter Verwendung der gleichen Maskenstruktur und des gleichen Ätzprozesses erzeugt werden. In einem speziellen Ausführungsbeispiel, wie es in 16A dargestellt ist, wird die Isolationsschicht 118 beibehalten, um die Siliziumsubstratoberfläche während nachfolgender Ätzprozesse zu schützen. In einem speziellen Ausführungsbeispiel kann die Isolationsschicht 118 unter Verwendung der gleichen Ätzmaske wie zur Bildung der Gateelektroden geätzt werden, um dadurch die Gateisolationsschichten 126 und 136 für das Transfergate und das Rücksetzgate sowie die nicht gezeigten Gateisolationsschichten für den Verstärkertransistor und den Auswahltransistor zu definieren.
Im Verfahrensstadium der 17A und 17B wird eine Photoresiststruktur 152 mit einer Öffnung 152a erzeugt, die den PD-Bereich 110a freilegt und definiert. Wie aus 17A ersichtlich, legt die Photoresiststruktur 152 einen Seitenbereich des Transfergates 120 frei. Dann werden separate Ionenimplantationsprozesse 154 ausgeführt, um Dotierstoffe zur Bildung der Photodioden in den freiliegenden PD-Bereich 110a zu implantieren. Beispielsweise wird ein erster Implantationsprozess zum Implantieren p-leitender Störstellen, wie Borionen, in den freiliegenden PD-Bereich 110a mit einer ersten Ionenimplantationsenergie zur Bildung der Löcherakkumulationsschicht 155 ausgeführt. In diesem Fall ist eine niedrige erste Ionenimplantationsenergie bevorzugt, so dass die gleitenden Dotierstoffe am Oberflächenbereich des Halbleitersubstrats 100 implantiert werden. Die in das Halbleitersubstrat 100 implantierten Borionen werden zur Bildung der p⁺-dotierten Schicht 155 aktiviert. Ein zweiter Ionenimplantationsprozess wird zum Implantieren n-leitender Störstellen, wie Phosphor- oder Arsenionen, in den freiliegenden PD-Bereich 110a mit einer zweiten Ionenimplantationsenergie ausgeführt, um die vergrabene n-Muldenschicht 156 zu erzeugen.
In einem speziellen Ausführungsbeispiel werden die n-leitenden Dotierstoffe zur Bildung der vergrabenen n-Muldenschicht 156 mit einer Reichweite Rp von etwa 0,3 μm bis etwa 0,7 μm von der Oberfläche des Halbleitersubstrats 100 implantiert. Bei herkömmlichen Pixeldesigns mit planaren Gateelektroden ist die Reichweite Rp der n-Muldenschicht 156 hingegen auf 0,3 μm oder weniger begrenzt, andernfalls tritt eine signifikante Bildverzögerung auf. Die Verwendung der vertikalen Gateelektroden gemäß der Erfindung erlaubt hingegen eine tiefere Reichweite Rp für die n-Muldenschicht 156, ohne dass dadurch keine nennenswerte Bildverzögerung verursacht wird.
Wie aus 17A zu erkennen, wird die n-Muldenschicht 156 derart im Substrat 100 gebildet, dass sie sich um eine Länge W über die Seite des Transfergates 120 hinaus nach innen erstreckt, wodurch die n-Muldenschicht 156 näher zu den vertikalen Gateelektroden 120a, 120b und den Kanälen des Transfertransistors zu liegen kommt. Außerdem wird die n-Muldenschicht 156 derart gebildet, dass sie das Isolationsgebiet 102 nicht berührt, was eine Minimierung der Effekte aufgrund von Dunkelstromdefekten an der Grenzfläche zwischen der Isolationsschicht 102 und dem Siliziumsubstrat 100 bedingt durch das Ätzen des Substrats 100 bei der Erzeugung der Isolationsschicht 102 unterstützt.
Im Verfahrensstadium der 18A und 18B wird die Photoresiststruktur 152 unter Verwendung herkömmlicher Prozesse entfernt, wie Plasmaveraschung. Dann werden verschiedene Prozesse zur Bildung leicht dotierter n-leitender Diffusionsbereiche 160a und 132a durch Implantieren n-leitender Störstellen in Bereiche der Halbleitersubstratschicht 100 benachbart zu den Seiten der Gates 120 und 130, jedoch nicht in den PD-Bereich 110a ausgeführt. Eine Isolationsschicht, z. B. eine Nitridschicht, wird aufgebracht und zur Bildung von Seitenwandabstandshaltern 126 und 136 an den Seiten der Gateelektroden 120 und 130 sowie in nicht gezeigter Weise an den Seiten der Gateelektroden des Verstärkertran sistors und des Auswahltransistors geätzt. Dann werden Störstellen in das aktive Gebiet zwecks Bildung der n-leitenden, stark dotierten Diffusionsschichten 160b und 132b implantiert, wobei die n-leitenden, stark dotierten Diffusionsschichten 160b, 132b unter Verwendung der Außenkanten der Seitenwandabstandshalter 162 ausgerichtet werden. Es versteht sich, dass die Gateabstandshalter 162 und die dotierten Bereiche 160 und 132 unter Verwendung irgendeines geeigneten, herkömmlichen Prozesses gebildet werden können, der hier nicht näher erläutert werden braucht.
Die 19A bis 22B veranschaulichen ein weiteres erfindungsgemäßes Verfahren zur Herstellung eines Bildsensorbauelements, und zwar speziell eines solchen mit der exemplarischen Architektur des Einheitspixels 22-2 gemäß den 5A bis 5C. Dabei veranschaulichen die 19A, 20A, 21A und 22A aufeinanderfolgende Herstellungsstufen für das Einheitspixel 22-1 entsprechend der Ansicht von 5A, während die 19B, 20B, 21B und 22B die aufeinanderfolgenden Herstellungsstufen für das Einheitspixel 22-2 entsprechend der Ansicht von 5B darstellen.
Wie aus den 19A und 19B ersichtlich, wird zunächst eine Photoresiststruktur 216 über einem Halbleitersubstrat mit der Substratschicht 100 und dem Isolationsgebiet 102 erzeugt, die wie oben beschrieben gebildet werden. Die Photoresiststruktur 216 weist Öffnungen 216a und 216b auf, die Teile des Isolationsgebietes 102 benachbart zum Kanalbereich 104 freilegen. Ein Trockenätzprozess wird unter Verwendung der Photoresiststruktur 116 als Maske ausgeführt, um Ausnehmungen 217a und 217b in die freiliegenden Teile des Isolationsgebiets 102 zu ätzen. Die Ausnehmungen 217a und 217b, wie durch die entsprechenden Öffnungen 216a und 216b definiert, werden derart in die Isolationsschicht 102 geätzt, dass die jeweiligen Seitenwände 104a und 104b des Kanalbereichs 104 freigelegt werden, ohne dass sie geätzt werden. In einem speziellen Ausführungsbeispiel werden die Ausnehmungen 217a, 217b in einer Tiefe gebildet, die sich nicht unter ein Bodenniveau 190 des Isolationsgebietes 102 erstreckt. Wiederum ist es, wie oben erwähnt, während des Ätzprozesses bevorzugt, ein Ätzen des aktiven Siliziums des Kanalbereichs 104 zu vermeiden, da dies in einer Schädigung resultieren kann, die einen thermisch generierten Dunkelstrom an der Grenzfläche zwischen den vertikalen Gateelektroden und den vertikalen Kanälen verursacht.
Im Verfahrensstadium der 20A und 20B wird die Photoresiststruktur 216 entfernt, und eine Photoresiststruktur 218 wird mit einer Öffnung 218a erzeugt, welche die Oberseite 104c des Kanalbereichs 104 des Transfertransistors TX definiert und freilegt und die Ausnehmungen 217a und 217b im Isolationsgebiet 102 füllt.
Im Verfahrensstadium der 21A und 21B wird ein Ätzprozess unter Verwendung der Photoresiststruktur 218 als Maske ausgeführt, um die freiliegende Oberfläche 104c des Kanalbereichs 104 zu ätzen und eine Oberfläche 104d mit Ausnehmung zu erzeugen, die eine Verringerung der Entfernung des Mittenbereichs der vergrabenen n-Muldenschicht 156 vom Kanalbereich des Transfergates 120 ermöglicht. In einem speziellen Beispiel wird dieser Ätzprozess als Trockenätzprozess unter Verwendung von Cl₂-, HBr- und O₂-Gasen ausgeführt.
Im Verfahrensstadium der 22A und 22B können nach Entfernen der Photoresiststruktur 216 das Transfergate 120 und das Gateoxid 126 durch Aufbringen und Ätzen eines Isolationsschicht und einer leitfähigen Schicht unter Verwendung herkömmlicher Materialien und Prozesse zusammen mit Gatestrukturen für die anderen Pixeltransistoren gebildet werden. Wie aus 22B ersichtlich, wird die Gateisolationsschicht 126 als dünne konforme Schicht gebildet, welche die Seitenwände und Unterseite der geätzten Ausnehmungen 217a und 217b überzieht, und die Ausnehmungen 217a und 217b werden mit dem leitfähigen Material zur Bildung der vertikalen Gateelektroden 120a und 120b gefüllt. Wie aus 22A ersichtlich, werden die Gateelektrode 120 und die Isolationsschicht 126 derart gebildet, dass ein Zwischenraum S zwischen den Seitenwänden der Gateelektrode 120 und dem Siliziumsubstrat 100 im vertieften Bereich verbleibt. Wie oben erwähnt, wird der Zwischenraum S mit Abstandshalterisolationsmaterial gefüllt, um die Gateelektrode 120 von den dotierten Schichten zu isolieren, die den FD-Bereich im Substrat 100 bilden. 22A zeigt die Gateelektrode 120, die Gateisolationsschicht 126, die vertiefte Oberfläche 104d und den Zwischenraum S im Substrat 100. Der linke Teil der Gateelektrode 120, der die Oberseite und die vertiefte Oberfläche des Substrats bedeckt, wird im rechten Teil der Gateelektrode ohne den Zwischenraum S dupliziert, wie aus 5C deutlich zu erkennen.
Nach Bildung der Gateelektroden können Prozesse benutzt werden, wie sie oben unter Bezugnahme auf die 17A bis 18B beschrieben sind, um die dotierten Schichten im PD-Bereich 110a und dem aktiven Transistorbereich 110b zu erzeugen und so das PD-Element und Source/Drainbereiche für die verschiedenen Pixeltransistoren zu bilden.
Es versteht sich, dass Bildsensorbauelemente mit den exemplarischen Einheitspixeln 22-3, 22-4, 22-5 oder 22-6 unter Verwendung der gleichen bzw. ähnlicher Prozessschritte hergestellt werden können, wie sie oben zu den Einheitspixeln 22-1 und 22-2 beschrieben sind. Es versteht sich weiter, dass CMOS-Bildsensorbauelemente mit Pixelfeldern, die in erfindungsgemäßer Weise mit Pixeln aufgebaut sind, in verschiedenen Typen prozessorbasierter Systeme realisiert werden können. Beispielsweise zeigt 23 ein System 600 mit einem erfindungsgemäßen Bildsensorbauelement, wobei das System 600 z. B. in einem Computersystem, einem Kamerasystem, einem Scanner, einem maschinellen Bildsystem, einem Fahrzeugnavigationssystem, einem Bildtelefon, einem Überwachungssystem, einem Autofokussystem, einem Sternverfol gungssystem, einem Bewegungsdetektionssystem, einem Bildstabilisierungssystem, einem Mobiltelefon und anderen prozessorbasierten Systemen implementiert sein kann.
Im Allgemeinen umfasst das System 600 ein bildgebendes CMOS-Bauelement 610, eine oder mehrere Zentralprozessoreinheiten (CPU) oder Mikroprozessoren 620, eine oder mehrere Eingabe/Ausgabe-Komponenten 630, ein Diskettenlaufwerk 640 oder eine andere Speicherkartenaufnahme, einen Speicher mit wahlfreiem Zugriff (RAM) 650 und ein CD-ROM-Laufwerk 660, die alle über einen Systembus 670 operativ gekoppelt sind. Die jeweils benutzten Typen von Systemkomponenten variieren abhängig vom Systemtyp. Beispielsweise werden periphere Komponenten wie das Festplattenlaufwerk 640 und das CD-ROM-Laufwerk 660 typischerweise bei Personalcomputern (PC) oder Laptops eingesetzt, um ein Beispiel zu nennen.
Das bildgebende CMOS-Bauelement 610 beinhaltet ein Pixelfeld, das unter Verwendung irgendeiner der vorliegend beschriebenen exemplarischen Pixelarchitekturen aufgebaut sein kann. Das bildgebende CS-Bauelement 610 erzeugt ausgangsseitig ein Bild aus Signalen, die vom Pixelfeld geliefert werden, und kommuniziert mit den Systemkomponenten über den Bus 670 oder andere Kommunikationsverbindungen. In anderen exemplarischen Beispielen sind der Prozessor 620, das bildgebende COS-Bauelement 610 und der Speicher 650 integral auf einem einzelnen integrierten Schaltkreischip gebildet.

Claims

Bildsensorbauelement mit in einem Substrat gebildeten aktiven Pixeln (22), von denen wenigstens eines folgende Elemente enthält: – ein lichtempfangendes Element (PD), – ein Ladungstransferelement (TX), – einen floatenden Diffusionsbereich (FD) und – einen Verstärkertransistor (DX), dadurch gekennzeichnet, dass – das Ladungstransferelement (TX) und/oder der Verstärkertransistor (DX) einen vertikalen Kanal (C1, C2) aufweist.
Bildsensorbauelement nach Anspruch 1, weiter dadurch gekennzeichnet, dass das wenigstens eine aktive Pixel einen Rücksetztransistor (RX) mit einem vertikalen Kanal aufweist.
Bildsensorbauelement nach Anspruch 1 oder 2, weiter dadurch gekennzeichnet, dass – das Substrat ein Halbleitersubstrat (100) ist, das die aktiven Pixel in durch eine Isolationsschicht (102) definierten aktiven Gebieten als Pixelfeld beinhaltet, – das lichtempfangende Element, das Ladungstransferelement und der floatende Diffusionsbereich funktionell mit dem Verstärkertransistor verbunden sind und – eine Gateelektrode des Ladungstransferelements einen vertikalen Kanalbereich im aktiven Gebiet des Pixels zum Übertragen von Ladungen vom lichtempfangenden Element aufweist.
Bildsensorbauelement nach Anspruch 3, weiter dadurch gekennzeichnet, dass die Gateelektrode des Ladungstransferelements einen Oberflächenkanal (C3) definiert.
Bildsensorbauelement nach Anspruch 3 oder 4, weiter dadurch gekennzeichnet, dass die Gateelektrode des Ladungstransferelements einen durch eine Ausnehmung vertieften Oberflächenkanal definiert.
Bildsensorbauelement nach einem der Ansprüche 1 bis 5, weiter dadurch gekennzeichnet, dass das Substrat ein Halbleitersubstrat mit einer Mehrzahl aktiver Bereiche ist, die durch eine Isolationsschicht im Halbleitersubstrat definiert sind, und die Pixel in je einem der aktiven Bereiche als Pixelfeld angeordnet sind, wobei das jeweilige Pixel ein Ladungstransferelement zum Übertragen von Ladung vom lichtempfangenden Element aufweist und das Ladungstransferelement einen vertikalen Kanalbereich im aktiven Pixelgebiet zur Ladungsübertragung, eine in der Isolationsschicht benachbart zum vertikalen Kanalbereich angeordnete vertikale Gateelektrode und ein Isolationsmaterial zwischen dem vertikalen Kanalbereich und der vertikalen Gateelektrode umfasst.
Bildsensorbauelement nach einem der Ansprüche 1 bis 6, weiter dadurch gekennzeichnet, dass das Ladungstransferelement einen horizontalen Kanalbereich (C3) im aktiven Pixelbereich zur Ladungsübertragung, eine horizontale Gateelektrode (120c) benachbart zum horizontalen Kanalbereich und ein Isolationsmaterial (126) zwischen dem horizontalen Kanalbereich und der horizontalen Gateelektrode aufweist.
Bildsensorbauelement nach Anspruch 7, weiter dadurch gekennzeichnet, dass die horizontale Gateelektrode auf einer Oberseite des Halbleitersubstrats gebildet ist.
Bildsensorbauelement nach Anspruch 7 oder 8, weiter dadurch gekennzeichnet, dass sich wenigstens ein Teil der horizontalen Gateelektrode in einer Ausnehmung befindet, die in der Oberseite des Halbleitersubstrats gebildet ist.
Bildsensorbauelement nach einem der Ansprüche 7 bis 9, weiter dadurch gekennzeichnet, dass die horizontale Gateelektrode in einer Draufsicht L-förmig oder rechteckförmig ist.
Bildsensorbauelement nach einem der Ansprüche 7 bis 10, weiter dadurch gekennzeichnet, dass die vertikale Gateelektrode (120a, 120b) mit einem die Isolationsschicht überlappenden Teil der horizontalen Gateelektrode verbunden ist und sich von dieser aus nach unten erstreckt.
Bildsensorbauelement nach einem der Ansprüche 1 bis 11, weiter dadurch gekennzeichnet, dass das lichtempfangende Element eine Photodiode oder eine gepinnte Photodiode ist.
Bildsensorbauelement nach einem der Ansprüche 1 bis 12, weiter dadurch gekennzeichnet, dass das lichtempfangende Element eine Löcherakkumulationsdiode (HAD) im aktiven Pixelbereich und einen n-leitenden Muldenbereich (156) unter der Löcherakkumulationsdiode umfasst.
Bildsensorbauelement nach Anspruch 13, weiter dadurch gekennzeichnet, dass die vertikale Gateelektrode bis zu einer Tiefe benachbart zu wenigstens einem Teil des n-leitenden Muldenbereichs gebildet ist.
Bildsensorbauelement nach einem der Ansprüche 1 bis 14, weiter dadurch gekennzeichnet, dass die vertikale Gateelektrode bis zu einer Tiefe benachbart zu wenigstens einem Teil eines Ladungsakkumulationsbereichs des lichtempfangenden Elementes gebildet ist.
Bildsensorbauelement nach einem der Ansprüche 6 bis 15, weiter gekennzeichnet durch – einen im aktiven Pixelbereich benachbart zum Ladungstransferelement gebildeten floatenden Diffusionsbereich, der vom Ladungstransferelement übertragene Ladungen speichert, und – ein Pixelrücksetzelement zum Rücksetzen einer Spannung des floatenden Diffusionsbereichs, wobei der floatende Diffusionsbereich einen gemeinsamen Diffusionsbereich für das Ladungstransferelement und das Pixelrücksetzelement darstellt.
Bildsensorbauelement nach Anspruch 16, weiter dadurch gekennzeichnet, dass das Pixelrücksetzelement folgende Komponenten aufweist: – einen vertikalen Kanalbereich im aktiven Pixelbereich, – eine in der Isolationsschicht benachbart zum vertikalen Kanalbereich gebildet vertikale Gateelektrode und – ein Isolationsmaterial zwischen dem vertikalen Kanalbereich und der vertikalen Gateelektrode.
Bildsensorbauelement nach einem der Ansprüche 1 bis 17, weiter dadurch gekennzeichnet, dass die aktiven Pixel als aktives Pixelfeld gebildet sind und/oder das Bildsensorbauelement als CMOS-Bildsensor ausgelegt ist.
Bildsensorbauelement nach einem der Ansprüche 1 bis 18, weiter dadurch gekennzeichnet, dass das Ladungstransferelement eine vergrabene Kanalschicht in einem aktiven Gebiet des Substrats zwischen einem Sourcebereich und einem Drainbereich des La dungstransferelements aufweist, wobei die vergrabene Kanalschicht, der Sourcebereich und der Drainbereich mit Störstellen eines ersten Leitfähigkeitstyps dotiert sind und das aktive Gebiet mit Störstellen eines zweiten Leitfähigkeittyps dotiert ist.
Bildsensorbauelement nach Anspruch 19, weiter dadurch gekennzeichnet, dass das Ladungstransferelement eine gepinnte Schicht an einer Oberfläche des aktiven Gebiets über der vergrabenen Kanalschicht zwischen dem Sourcebereich und dem Drainbereich aufweist, wobei die gepinnte Schicht mit Störstellen des zweiten Leitfähigkeitstyps dotiert ist.
Verfahren zur Herstellung eines Bildsensorbauelements, bei dem – ein aktives Gebiet (110b) eines Einheitspixels (22-1) auf einem Halbleitersubstrat (100) gebildet wird, wobei das aktive Gebiet einen Lichtempfangsbereich und einen Transistorbereich umgeben von einer Isolationsschicht (102) beinhaltet, dadurch gekennzeichnet, dass – ein Transfergate benachbart zum Lichtempfangsbereich und zum Transistorbereich gebildet wird, das eine vertikale Gateelektrode (120a, 120b) im Halbleitersubstrat benachbart zu einer Seitenwand des aktiven Gebietes beinhaltet.
Verfahren nach Anspruch 21, weiter dadurch gekennzeichnet, dass das Bilden des Transfergates die Bildung einer horizontalen Gateelektrode (120c) umfasst.
Verfahren nach Anspruch 22, weiter dadurch gekennzeichnet, dass die horizontale Gateelektrode auf dem Halbleitersubstrat über einem Teil des Transistorbereichs und der Isolationsschicht gebildet wird.
Verfahren nach Anspruch 22, weiter dadurch gekennzeichnet, dass die horizontale Gateelektrode auf dem Halbleitersubstrat über einem Teil des Lichtempfangsbereichs und der Isolationsschicht gebildet wird.
Verfahren nach Anspruch 22, weiter dadurch gekennzeichnet, dass die horizontale Gateelektrode auf dem Halbleitersubstrat über einem Teil des Transistorbereichs, des Lichtempfangsbereichs und der Isolationsschicht gebildet wird.
Verfahren nach einem der Ansprüche 22 bis 25, weiter dadurch gekennzeichnet, dass die horizontale und die vertikale Gateelektrode integral gebildet werden.
Verfahren nach einem der Ansprüche 21 bis 26, weiter dadurch gekennzeichnet, dass die Bildung des Transfergates folgende Schritte umfasst: – Bilden einer Vertiefung in der Isolationsschicht, um einen Teil der Seitenwand des aktiven Gebietes freizulegen, – Bilden einer Isolationsschicht auf dem freigelegten Teil der Seitenwand des aktiven Gebietes und – Füllen der Ausnehmung mit einem leitfähigen Material zur Bildung der vertikalen Gateelektrode.
Verfahren nach Anspruch 27, weiter dadurch gekennzeichnet, dass die Ausnehmung nur in der Isolationsschicht gebildet wird.
Verfahren nach Anspruch 27 oder 28, weiter dadurch gekennzeichnet, dass die Bildung der Ausnehmung in der Isolationsschicht ein Ätzen der Isolationsschicht derart umfasst, dass ein Teil der Seitenwand des Transistorbereichs und/oder ein Teil der Seitenwand des Lichtempfangsbereichs freigelegt wird.
Verfahren nach einem der Ansprüche 27 bis 29, weiter dadurch gekennzeichnet, dass die Bildung der Isolationsschicht ein Bilden einer konformen Isolationsschicht über dem Halbleitersubstrat umfasst, die Oberflächen innerhalb der Ausnehmung überzieht.
Verfahren nach einem der Ansprüche 22 bis 30, weiter gekennzeichnet durch die Bildung einer vergrabenen Kanalschicht im aktiven Gebiet ausgerichtet zur horizontalen Gateelektrode, wobei die vergrabene Kanalschicht mit Störstellen eines ersten Leitfähigkeittyps dotiert ist, während das aktive Gebiet mit Störstellen eines zweiten Leitfähigkeittyps dotiert ist.
Verfahren nach Anspruch 31, weiter gekennzeichnet durch die Bildung einer gepinnten Schicht in einer Oberfläche des aktiven Gebietes über der vergrabenen Kanalschicht, wobei die gepinnte Schicht mit Störstellen des zweiten Leitfähigkeittyps dotiert ist.
Verfahren nach einem der Ansprüche 22 bis 32, weiter dadurch gekennzeichnet, dass die Bildung des Transfergates folgende Schritte umfasst: – Ätzen eines Teils des aktiven Gebietes zur Bildung einer vertieften Oberfläche in einer vorgebbaren Tiefe (D1) unter das Niveau der übrigen Oberfläche des Halbleitersubstrats und – Bilden der horizontalen Gateelektrode derart, dass wenigstens ein Teil derselben auf der vertieften Oberfläche liegt.
Verfahren nach einem der Ansprüche 21 bis 33, weiter dadurch gekennzeichnet, dass die Bildung des Transfergates ein Bilden mehrerer vertikaler Gateelektroden in verschiedenen Bereichen des Halbleitersubstrats benachbart zur Seitenwand des aktiven Gebietes beinhaltet.
Verfahren nach Anspruch 34, weiter dadurch gekennzeichnet, dass die vertikalen Gateelektroden voneinander separiert gebildet werden.
Verfahren nach Anspruch 34 oder 35, weiter dadurch gekennzeichnet, dass wenigstens zwei der vertikalen Gateelektroden derart gebildet werden, dass sie integral mit einer über einer Oberfläche des Halbleitersubstrats gebildeten horizontalen Gateelektrode verbunden sind.
Verfahren nach einem der Ansprüche 21 bis 36, weiter dadurch gekennzeichnet, dass die Bildung des Transfergates ein Bilden einer L-förmigen oder rechteckförmigen Gateelektrode auf Oberflächenabschnitten des Lichtempfangsbereichs und des Transistorbereichs in Verbindung mit der vertikalen Gateelektrode umfasst.
Verfahren nach einem der Ansprüche 21 bis 37, weiter gekennzeichnet durch das Bilden eines Lichtempfangselements im Lichtempfangsbereich.
Verfahren nach Anspruch 38, weiter dadurch gekennzeichnet, dass als Lichtempfangselement eine Photodiode oder eine gepinnte Photodiode gebildet wird.
Verfahren nach Anspruch 38 oder 39, weiter dadurch gekennzeichnet, dass die Bildung des Lichtempfangselements ein Bilden einer Löcherakkumulationsdiode (HAD) in einer Oberfläche des Lichtempfangsbereichs und ein Bilden eines n-Muldenbereichs unterhalb der Löcherakkumulationsdiode umfasst.
Verfahren nach Anspruch 40, weiter dadurch gekennzeichnet, dass die vertikale Gateelektrode im Halbleitersubstrat bis zu einer Tiefe benachbart zu wenigstens einem Teil des n-Muldenbereichs gebildet werden.
Verfahren zur Herstellung eines Bildsensorbauelements mit einem Lichtempfangsbereich (PD), einem Rücksetztransistor (RX), einem floatenden Diffusionsbereich (FD) und einem funktionell mit dem floatenden Diffusionsbereich verbundenen Verstärkerelement (DX), bei dem – ein aktives Gebiet eines Einheitspixels auf einem Substrat gebildet wird, wobei das aktive Gebiet von einer Isolationsschicht umgeben wird, dadurch gekennzeichnet, dass – in der Isolationsschicht eine Ausnehmung gebildet wird und – in der Ausnehmung ein Transfergate gebildet wird.
Verfahren nach Anspruch 42, weiter dadurch gekennzeichnet, dass die Bildung der Ausnehmung ein Bilden wenigstens zweier Ausnehmungen in der Isolationsschicht benachbart zu Seitenbereichen des aktiven Gebietes nahe des Lichtempfangsbereichs umfasst.
Verfahren nach Anspruch 42 oder 43, weiter gekennzeichnet durch das Bilden einer vertieften Oberfläche zwischen dem Lichtempfangsbereich und dem floatenden Diffusionsbereich.
Verfahren nach einem der Ansprüche 42 bis 44, weiter dadurch gekennzeichnet, dass – ein Lichtempfangselement im Substrat gebildet wird, – mehrere Ausnehmungen in die Isolationsschicht geätzt werden, – eine Oberseite des Substrats in einem Kanalbereich geätzt wird, – eine dielektrische Schicht in den Ausnehmungen und an der Oberseite des Substrats gebildet wird, – eine leitfähige Schicht in den Ausnehmungen und auf der Oberseite des Substrats aufgebracht wird, um ein Ladungstransferelement zu bilden, welches das Transfergate beinhaltet, – der floatende Diffusionsbereich zwischen dem Ladungstransferelement und dem Lichtempfangselement gebildet wird und – ein Rücksetztransistor und ein Verstärkerelement in dem Substrat gebildet werden.