DE19908457B4

DE19908457B4 - CMOS-Bildsensor und Photodiode und Verfahren zur Herstellung

Info

Publication number: DE19908457B4
Application number: DE19908457A
Authority: DE
Inventors: Yang Woodward; Ju Ii Lee; Nan Yi Lee
Original assignee: Intellectual Ventures II LLC
Current assignee: Intellectual Ventures II LLC
Priority date: 1998-02-28
Filing date: 1999-02-26
Publication date: 2013-11-28
Anticipated expiration: 2019-02-27
Also published as: CN1231516A; US6180969B1; JPH11317512A; KR19990072885A; FR2775541B1; KR100278285B1; FR2779870A1; CN100377362C; NL1011381C2; FR2779870B1; US6184055B1; NL1014309C2; FR2775541A1; GB2334817B; JP4390896B2; CN1534790A; NL1014309A1; GB9904689D0; GB2334817A; CN1171315C

Abstract

Verfahren für die Herstellung einer in einer CMOS-Bildsensorvorrichtung verwendeten Photodiode, das die Schritte enthält:
Vorsehen einer Halbleiterschicht (702) eines ersten Leitertyps;
Bilden einer Isolationsschicht (707), die die Halbleiterschicht (702) in eine Feldregion und eine aktive Region teilt;
Bilden einer ersten Verunreinigungsregion (721) eines zweiten Leitertyps innerhalb der Halbleiterschicht (702) unter Verwendung einer ersten Ionenimplantationsmaske (713), wobei die erste Ionenimplantationsmaske (713) einen ersten Abschnitt der Halbleiterschicht (702) abdeckt, so daß die erste Verunreinigungsregion (721) von der Isolationsschicht (707) einen Abstand hat; und
Bilden einer zweiten Verunreinigungsregion (722) des ersten Leitertyps unterhalb der Oberfläche der Halbleiterschicht (702) und auf der ersten Verunreinigungsregion (721) unter Verwendung einer zweiten Ionenimplantationsmaske (717), wobei die zweite Ionenimplantationsmaske (717) einen Abschnitt der Halbleiterschicht öffnet, so daß die Weite der zweiten Verunreinigungsregion (722) weiter als die der ersten Verunreinigungsregion (723) ist und ein Abschnitt der zweiten Verunreinigungsregion (722) in Kontakt mit der Halbleiterschicht (702) ist.

Description

Hintergrund der Erfindung
1. Feld der Erfindung
Die vorliegende Erfindung bezieht sich auf eine Festkörperbildsensorvorrichtung, die in der Lage ist, ein hochqualitatives Bild zu produzieren, und besonders auf einen mit der CMOS-Technologie assoziierten Bildsensor und auf ein Verfahren zu seiner Herstellung.
2. Beschreibung des Stands der Technik
Bei der Entwicklung von Telekommunikations- und Computer-Systemen können CMOS-Bildsensoren in elektronischen Bildverarbeitungssystemen verwendet werden. Der Bedarf an CMOS-Bildsensoren wird sehr stark ansteigen im Verhältnis zur Entwicklung von digitalen Standbildkameras, PC-Kameras, digitalen Camcoders und PCS (persönliche Kommunikationssysteme), und auch von analogen und weiterentwickelten, digitalen Standard-Fernseh- und -Video-Systemen. Ferner können CMOS-Bildsensoren in Video-Spielmaschinen, Kameras für Sicherheitsdienste und Mikrokameras für medizinische Behandlungen benutzt werden.
1 ist ein Blockdiagramm, das einen konventionellen CCD-(Charge Coupled Device, Ladungsgekoppelte Vorrichtung)-Bildsensor veranschaulicht. Wie in 1 gezeigt, enthält der CCD-Bildsensor 100 eine photoelektrische Wandlung und Ladungssammlung 10 für die Aufnahme von Licht von einem Objekt und für die Sammlung der lichterzeugten Ladungen in Signalladungspaketen. Auch enthält der CCD-Bildsensor 100 einen Ladungsübertragungsbereich 20, um die Ladungspakete von der photoelektrische Wandlung und Ladungssammlung 10 zu übergeben, und einen Ladungs/Spannungssignalwandler 30, um eine Spannungsausgabe der durch den Ladungsübertragungsbereich 20 übergebenen Signalladungspakete zu erzeugen.
Eine Photodiode wird verbreitet als ein photoelektrischer Wandler und ein Ladungssammler verwendet. Die Photodiode mit einer PN-Grenzschicht bildet eine Potentialmulde, um die durch das Licht von dem Objekt erzeugten Ladungen zu sammeln. Die in der photoelektrischen Wandlung und Ladungssammlung 10 erzeugten Ladungen werden in der Potentialmulde der Photodiode aufgefangen und die aufgefangenen Ladungen werden zu einer gewünschten Position entsprechend der Bewegung der Potentialmulde übertragen. Solch eine Ladungsbewegung wird durch der Ladungsübertragungsbereich 20 gesteuert.
Der Ladung/Spannungssignalwandler 30 erzeugt eine Spannung, die sich auf die übergebenen Signalladungspakete bezieht, da elektrische Ladungen ein elektrisches Feld erzeugen, das mit einem elektrostatischen Potential korrespondiert. Die Ladung in elektrischer Ladungskonzentration als Ergebnis einer Einführung eines Signalladungspakets kann durch die Ladung in dem elektrostatischen Potential (d. h. der Tiefe der Potentialmulde) gemessen werden. Diese Potentialmuldentiefenveränderung trägt zu einer Spannungserkennung in dem CCD-Bildsensor bei.
Andererseits müssen die Ladungen in der gegenwärtigen Potentialmulde nach Erkennen des Signals für nachfolgende Signalerkennungen entfernt werden. Dieses Entfernen der Ladungen wird durch Ausspülen des Signalladungspakets in einen Drain-Bereich erreicht. Durch Absenken der Potentialbarriere zwischen der Potentialmulde und dem Drain-Bereich kann die Potentialmulde ”zurückgesetzt” werden.
Wie oben festgestellt, erkennt der konventionelle CCD-Bildsensor die Bildsignale über Ladungskopplung. Die Photodiode, die als eine mit einem Bildpunkt korrespondierende, photosensitive Platte wirkt, zieht nicht unmittelbar photoelektrischen Strom heraus, sondern zieht ihn heraus, nachdem die Ladungen eine vorbestimmte Zeit lang in ein Signalpaket gesammelt wurden. Dementsprechend hat der CCD-Bildsensor eine gute Sensitivität bei geringem Rauschen. Da jedoch der CCD-Bildsensor kontinuierlich photoelektrische Ladungspakete übertragen muß, sind die erforderlichen Treibersignale sehr kompliziert, verlangen große Spannungssprünge von angenähert 8 V bis 10 V, haben einen hohen Leistungsverbrauch und verlangen sowohl positive als negative Spannungsversorgung. Im Vergleich zu Submikron-CMOS-Technologie, die etwa 20 Photomasken benötigt, ist CCD-Technologie komplizierter und auch teurer wegen zusätzlicher Photomaskenprozesse (etwa 30 bis 40 Photomasken). Da der CCD-Bildsensorchip nicht mit Signalverarbeitungsschaltkreisen integriert werden kann, die typisch in CMOS-Technologie hergestellt werden, ist es zudem sehr schwierig, die Ausmaße des Bildsensors zu miniaturisieren und eine breitere Varietät der Anwendungen zu verwirklichen.
Dementsprechend wurde eine breiter angelegte und tiefergehende Studie des APS (aktive pixel sensor, aktiver Bildpunktsensor), der durch die Schaltoperation eines Transistors gesteuert wird, mit der Kombination von CMOS- und CCD-Technologien durchgeführt.
2 ist ein Schaltkreisdiagramm, das einen Einheitsbildpunkt des konventionellen, in dem U.S. Patent Nr. US 5 471 515 A von Fossum et al. vorgeschlagenen APS veranschaulicht. Das APS verwendet ein Photogatter 21 von MOS-Kondensatorstruktur, um photoelektrische Ladungen zu sammeln. Um die unter dem Photogatter 21 erzeugten Ladungen zu einer schwebenden Diffusionsregion 22 zu übertragen, enthält das APS einen Übertragungstransistor 23. Auch enthält das APS einen Rücksetztransistor 24, eine Drain-Diffusionsregion 25, einen Treibertransistor 26, der als Impedanzwandler arbeitet, einen Auswahltransistor 27, um eine Bildpunktfeldreihe auszuwählen, und einen Lasttransistor 28.
Jedoch wird in dem APS, wie in 2 gezeigt, der MOS-Kondensator, der als photosensitive Platte wirkt, aus einer dicken Polysiliziumschicht hergestellt, so daß ein großer Teil des blauen Lichts (mit einer kürzeren Wellenlänge als rotes Licht) vorzugsweise durch das Polysilizium absorbiert wird. Folglich ist es schwierig, hochqualitative Farbbilder bei niedriger Beleuchtung zu erhalten.
3 ist eine Schnittdarstellung des durch das U.S. Patent US 5 625 210 A von Lee et al. vorgeschlagenen APS. Das U.S. Patent US 5 625 210 A legt das APS offen mit einer wohlbekannten Pinning-Photodiode. Das APS in 3 enthält eine Pinning-Photodiode (PPD), um die photoelektrischen Ladungen zu sammeln, und einen Übertragungstransistor T_x mit einer N^–-Region 36 für die Übertragung der photoelektrischen Ladungen von der PPD zu einer schwebenden N⁺-Region 37 eines Ausgangsknoten. Es wird ein Rücksetztransistor mit der N⁺-Region 37 als eine aktive Region und auch mit einer N⁺-Region 38 als eine andere, mit der Stromversorgung VDD gekoppelten Region vorgesehen. Die Verunreinigungen werden in eine leicht dotierte P-epi-(epitaxial)-Schicht 32 eingeführt, die auf einem stärker dotierten Substrat 31 vom P-Typ aufgewachsen ist. Die PPD wird durch eine vergrabene N⁺-Region 33 und eine Pinning-Region 34 gebildet. Zusätzlich bezeichnen in 3 jede der Bezugszeichen 35a, 35b und 35c ein Transistorgatter.
Insbesondere wird, wie in Fig. 4 und in U.S. Patent US 5 625 210 A von Lee et al. gezeigt, die PPD durch sequentielle Ionenimplantation von N⁺- und P⁺-Verunreinigungen unter Benutzung einer einzigen Maskenschicht 41 (z. B. eines Photoresist-Musters) gebildet. Vor allem wird die PPD durch nur eine Maske sowohl für N⁺- als auch P⁺-Ionenimplantationsprozesse gebildet.
Falls jedoch die N⁺- und P⁺-Ionenimplantation unter Verwendung nur einer Maske sequentiell durchgeführt wird, wird die oberhalb der N⁺-Region 33 gebildete P⁺-Pinning-Region 34 nicht zuverlässig elektrisch mit der P-epi-Schicht 32 verbunden. Da insbesondere eine höhere Energie verwendet wird, um die N⁺-Region 33 im Vergleich zur P⁺-Pinning-Region 34 zu bilden, folgt aus solch einem Ionenimplantationsprozeß, daß die P⁺-Pinning-Region 34 von der P-epi-Schicht 32 elektrisch isoliert ist. Folglich liegen die P⁺-Pinning-Region 34 und die P-epi-Schicht 32 auf unterschiedlichem Potential insbesondere dann, wenn eine niedrige Spannungsversorgung von 3,3 V verwendet wird. Diese Differenz der Potentiale verhindert eine vollständige Verarmung der N⁺-Region 33 und deshalb kann eine stabile Pinning-Spannung nicht erreicht werden. Ferner kann auch die Dotierstoffabsonderung von Boron-Atomen in die Feldoxidschicht 39 zu einer Isolierung der P⁺-Pinning-Region 34 von der P-epi-Schicht 32 beitragen.
Ein anderes U.S.-Patent US 5 567 632 A von Nakashiba und Uchiya legt das vergrabene (oder Pinning-)Photodiodenherstellungsverfahren offen, das eine geneigte Ionenimplantation und eine einzige Maskenschicht verwendet. In diesem Fall ist es schwierig, den Ionenimplantationswinkel in einer Massenproduktionsumgebung zu steuern und zu überwachen. D. h., es ist sehr schwierig, die präzise Ausrichtung der P⁺-Pinning-Region 34 und der N⁺-Region 33 zu messen und die vergrabenen Photodioden gleichförmig und zuverlässig zu machen. Ferner begrenzt die Verwendung einer orientierten, gewinkelten Ionenimplantation von sowohl N⁺ als auch P⁺ die Plazierung des Übertragungsgatters auf eine spezifische Orientierung relativ zum Chip und zum Wafer aufgrund der geneigten Ionenimplantation.
Bildsensoranordnungen mit Photodioden sind auch in den Patentschriften US 5 262 871 A und der Offenlegungsschrift EP 0 809 300 A2 offenbart.
Zusammenfassung der Erfindung
Es ist deshalb ein Ziel der vorliegenden Erfindung, einen Bildsensor vorzusehen, der bei niedriger Spannung arbeiten kann.
Ein anderer Aspekt der vorliegenden Erfindung ist es, ein Verfahren zur Herstellung eines Bildsensors unter Verwendung einer Submikron-CMOS-Technologie vorzusehen.
Ein noch anderer Aspekt der vorliegenden Erfindung ist es, einen Bildsensor mit verbesserter Ladungsübertragungseffizienz und ein Verfahren zu seiner Herstellung vorzusehen.
Nach einem Aspekt der vorliegenden Erfindung wird ein Verfahren zur Herstellung einer in einer CMOS-Bildsensorvorrichtung verwendeten Photodiode vorgesehen, das die Schritte enthält: Vorsehen einer Halbleiterschicht eines ersten Leitertyps; Bilden einer Isolationsschicht, welche die Halbleiterschicht in eine Feldregion und eine aktive Region teilt; Bilden einer ersten Verunreinigungsregion eines zweiten Leitertyps innerhalb der Halbleiterschicht unter Verwendung einer ersten Ionenimplantationsmaske, wobei die erste Ionenimplantationsmaske einen ersten Abschnitt der Halbleiterschicht abdeckt, so daß die erste Verunreinigungsregion von der Isolationsschicht abgetrennt ist; und Bilden einer zweiten Verunreinigungsregion des ersten Leitertyps unterhalb der Oberfläche der Halbleiterschicht und auf der ersten Verunreinigungsregion unter Verwendung einer zweiten Ionenimplantationsmaske, wobei die zweite Ionenimplantationsmaske einen Abschnitt der Halbleiterschicht öffnet, so daß die Weite der zweiten Verunreinigungsregion weiter als die der ersten Verunreinigungsregion ist und ein Abschnitt der zweiten Verunreinigungsregion in Kontakt mit der Halbleiterschicht ist.
Nach einem anderen Aspekt der vorliegenden Erfindung wird ein Verfahren für die Herstellung einer CMOS-Bildsensorvorrichtung mit einer Photodiode vorgesehen, und das Verfahren enthält die Schritte: Vorsehen einer Halbleiterschicht eines ersten Leitertyps; Bilden einer Isolationsschicht auf der Halbleiterschicht, um eine Feldregion und eine aktive Region zu definieren; Bilden einer Gate-Elektrode eines Verarmungstransistors auf der Halbleiterschicht, die von der Isolationsschicht getrennt ist; Bilden einer ersten Ionenimplantationsmaske, die einen Abschnitt eines Lichtsensorbereichs freilegt, der zwischen der Isolationsschicht und der Gate-Elektrode des Verarmungstransistors positioniert ist, wobei die erste Ionenimplantationsmaske die Isolationsschicht und einen Teil des Lichtsensorbereichs bedeckt, der nahe der Isolationsschicht liegt; Bilden einer ersten Verunreinigungsregion durch Einbringen von verunreinigenden Ionen eines zweiten Leitertyps in den freigelegten Lichtsensorbereich; Entfernen der ersten Ionenimplantationsmaske; Bilden einer zweiten Ionenimplantationsmaske, die den gesamten Lichtsensorbereich öffnet, wobei die zweite Ionenimplantationsmaske an der Schnittstelle zwischen der Isolationsschicht und des Lichtsensorbereichs positioniert ist, so daß ein offener Bereich der zweiten Ionenimplantationsmaske weiter ist als der der ersten Ionenimplantation; und Bilden einer zweiten Verunreinigungsregion durch Einbringen von verunreinigenden Ionen des ersten Leitertyps in den gesamten Lichtsensorbereich, wodurch die erste Verunreinigungsregion von der Isolationsschicht getrennt ist, die Weite der zweiten Verunreinigungsregion weiter ist als die der ersten Verunreinigungsregion, und ein Teil der zweiten Verunreinigungsregion Kontakt mit der Halbleiterschicht hat.
Nach einem noch anderen Aspekt der vorliegenden Erfindung wird ein Verfahren für die Herstellung einer CMOS-Bildsensorvorrichtung mit einer Photodiode vorgesehen, und das Verfahren enthält: einen ersten Schritt zum Vorsehen einer Halbleiterschicht eines ersten Leitertyps; einen zweiten Schritt der Bildung einer Muldenregion eines ersten Leitertyps in einern Abschnitt der Halbleiterschicht; einen dritten Schritt der Einbringung von verunreinigenden Ionen in die Muldenregion, um die Schwellwertspannung einzustellen; einen vierten Schritt der Bildung eines ersten Gate-Bereichs für einen Übertragungstransistor, eines zweiten Gate-Bereichs für einen Rücksetztransistor und mindestens eines dritten Gate-Bereichs für einen Ausgabetransistor, wobei der erste Gate-Bereich und der zweite GateBereich außerhalb der Muldenregion gebildet sind, und der dritte Gate-Bereich auf der Muldenregion gebildet ist, und wobei eine gemeinsame aktive Region des Rücksetztransistors und des Ausgabetransistors an der Grenze zwischen der Halbleiterschicht und der Muldenregion positioniert ist; einen fünften Schritt der Bildung einer Photodiode in der Halbleiterschicht, wobei die Photodiode mit dem Übertragungstransistor elektrisch gekoppelt ist; einen sechsten Schritt der Bildung einer ersten Ionenimplantationsmaske, die die Muldenregion freilegt, und des Einbringens von Verunreinigungsionen niedriger Konzentration eines zweiten Leitertyps in die Muldenregion; einen siebten Schritt der Bildung einer isolierenden Abstandsschicht als Seitenwand des dritten Gate-Bereichs; und einen achten Schritt der Bildung einer zweiten Ionenimplantationsmaske, die die Halbleiterschicht und die Muldenregion außer der Photodiode freilegt, und des Einbringens von Verunreinigungsionen hoher Konzentration des zweiten Leitertyps in die Halbleiterschicht und die Muldenregion, wodurch der Übertragungs- und der Rücksetztransistor, deren aktive Regionen in der Halbleiterschicht gebildet sind, in einem Verarmungsmode arbeiten, und der Ausgabetransistor, dessen aktive Region in der Muldenregion gebildet ist, in einem Anreicherungsmode arbeitet, wobei der vierte Schritt die Schritte enthält: Bilden einer ersten Verunreinigungsregion des zweiten Leitertyps in der Halbleiterschicht, so daß die erste Verunreinigungsregion von der Halbleiterschicht umgeben ist; und Bilden einer zweiten Verunreinigungsregion in der Halbleiterschicht und oberhalb der ersten Verunreinigungsregion, wobei die zweite Verunreinigungsregion in Kontakt mit der Halbleiterschicht an einer Seite der ersten Verunreinigungsregion steht.
In weiteren Aspekten der vorliegenden Erfindung wird eine Photodiode nach Anspruch 21 und eine CMOS-Bildsensorvorrichtung nach Ansprüchen 30 und 33 bereitgestellt.
Kurze Beschreibung der Zeichnungen
Andere Ziele und Aspekte der Erfindung werden offensichtlicher werden durch die folgende Beschreibung der Ausführungsformen mit Bezug auf die begleitenden Zeichnungen, in denen:
1 ein Blockdiagramm ist, das einen konventionellen CCD-Bildsensor veranschaulicht;
2 ein Schaltkreisdiagramm ist, das einen Einheitsbildpunkt des konventionellen APS veranschaulicht;
3 und 4 Schnittdarstellungen sind, die einen Einheitsbildpunkt eines CMOS-Bildsensors nach der vorliegenden Erfindung zeigen;
5 ein Schaltkreisdiagramm ist, das einen Einheitsbildpunkt eines CMOS-Bildsensors nach der vorliegenden Erfindung veranschaulicht;
6 eine Schnittdarstellung ist, die einen Einheitsbildpunkt des CMOS-Bildsensors nach der vorliegenden Erfindung veranschaulicht;
7A bis 7J Schnittdarstellungen sind, die ein Verfahren für die Herstellung des Einheitsbildpunktes von 6 veranschaulichen; und
8A und 8B Aufsichtdarstellungen von Maskenmustern sind, die verwendet werden, um verunreinigende Ionen in eine aktive Region einzubringen.
Detaillierte Beschreibung der bevorzugten Ausführungsformen
Im Folgenden wird die vorliegende Erfindung im Detail mit Bezug auf die begleitenden Zeichnungen beschrieben.
Mit Bezug auf 5 wird ein Einheitsbildpunkt eines CMOS-Bildsensors nach der vorliegenden Erfindung gezeigt. Der Einheitsbildpunkt enthält eine Niederspannungsphotodiode (LVPD, low voltage photodiode) 510 und vier NMOS-Transistoren. Ein Übertragungstransistor (T_x) 520 überträgt die durch die Niederspannungsphotodiode 510 gesammelte Ladung zum Erkennen an einen schwebenden Knoten 560. Ein Rücksetztransistor (R_x) 530 setzt den schwebenden Knoten 560 durch Ausleeren der Ladungen zurück und setzt das Potential des Knotens auf einen bekannten Wert. Ein Treibertransistor (D_x) 540 wirkt als Pufferverstärker mit Impedanzwandlung und ein Auswahltransistor (S_x) 550 sorgt für Adressierungsmöglichkeit auf einen gemeinsamen Lasttransistor 570.
6 ist eine Schnittdarstellung des Einheitsbildpunktes des CMOS-Bildsensors nach der vorliegenden Erfindung. Wie in 6 gezeigt, wird zur Verbesserung der Sensitivität des CMOS-Bildsensors und zur Verbesserung der Modulationsübertragungsfunktion durch Reduktion der ”Fehlsammlung” von photoelektrischen Ladungen eine Epitaxialschicht verwendet, um CMOS-Vorrichtungen in der vorliegenden Erfindung zu bilden. Es wird nämlich ein Wafer mit einer P-epi-Schicht 602 benutzt, die auf einem P⁺-Substrat 601 mit einer Verunreinigungskonzentration von etwa 10¹⁴ Ionen/cm³ gebildet wird. Die P-epi-Schicht 602 wird aus den folgenden Gründen verwendet:

1) Die P-epi-Schicht 602 ermöglicht, daß die Verarmungsregion der Niederspannungsphotodiode groß und tief ist, was die Empfindlichkeit verbessert durch Vergrößern der Fähigkeit der Niederspannungsphotodiode zur Sammlung von durch Licht erzeugten Ladungen. In der vorliegenden Erfindung ist die Dicke der P-epi-Schicht 602 im Bereich von angenähert 2 bis 5 μm.
2) Das hochdotierte P⁺-Substrat 601 unter der P-epi-Schicht 602 verbessert die Sensorfeldmodulationsübertragungsfunktion durch Reduktion der Zufallsdiffusion der photoelektrischen Ladungen. Die Zufallsdiffusion von Ladungen im Substrat vom P-Typ führt zu der möglichen ”Fehlsammlung” der photoelektrischen Ladungen durch benachbarte Bildpunkte und führt direkt zu einem Verlust an Bildscharfe oder einer niedrigeren Modulationsübertragungsfunktion. Die kürzere Minoritätsträgerlebenszeit und die höhere Dotierungskonzentration des P⁺-Substrats 601 reduziert signifikant die ”Fehlsammlung” von photoelektrischen Ladungen, da die Ladungen schneller rekombiniert werden bevor sie zu benachbarten Bildpunkten diffundieren. In der vorliegenden Erfindung haben das P⁺-Substrat 601 und die P-epi-Schicht 602 vorzugsweise einen spezifischen Widerstand von etwa 0,01 Ωcm bzw. 10–25 Ωcm. Dementsprechend sollte die Verunreinigungskonzentration des P⁺-Substrats 601 viel größer als die der P-epi-Schicht 602 sein, und die korrespondierende Minoritätsträgerlebenszeit des P⁺-Substrats 601 sollte viel niedriger sein als die der P-epi-Schicht 602.

Mit erneutem Bezug auf 6 enthält die Niederspannungsphotodiode nach der vorliegenden Erfindung eine leicht dotierte N^–-Region 603, die in der P-epi-Schicht 602 gebildet ist, und eine leicht dotierte P⁰-Region 604, die über der leicht dotierten N^–-Region 603 gebildet ist. Diese Niederspannungsphotodiode hat eine ausgezeichnete Empfindlichkeit und Photon-zu-Elektron-Quanteneffizienz, da die lichtempfindliche Region nicht mit einer Polysiliziumschicht bedeckt ist. Insbesondere ist die Empfindlichkeit für kurze Wellenlängen, also blaues Licht, signifikant verbessert. Als Folge der leicht dotierten P-epi-Schicht hat die Ladungsverarmungsregion der Niederspannungsphotodiode auch eine hohe Empfindlichkeit für lange Wellenlängen, also rotes und infrarotes Licht. Zusätzlich hat die Niederspannungsphotodiode die Fähigkeit, Ladungen schnell und effizient von der lichtempfindlichen Region zum schwebenden Erkennungsknoten zu übertragen. Ferner wird der Dunkelstrom vermindert durch Steuerung des Potentials der Schnittstellenerzeugungszustände an der Silizium-Silizium-Schnittstelle.
Um die oben beschriebenen Vorteile zu verwirklichen, sollte die Niederspannungsphotodiode bei einer niedrigen Spannung vollständig verarmt werden, die kompatibel mit einer Spannungsversorgung von 5 V, 3,3 V oder 2,5 V ist. Dagegen verlangen konventionelle CCD hohe Treiberspannungen von mehr als 8 V, um Ladungen effektiv zu übertragen und um die in einem typischen CCD-Prozeß hergestellte, vergrabene Photodiode vollständig zu verarmen. Wegen der Hochtemperaturprozesse nach der Ionenimplantation der vergrabenen Photodiode in einem CCD-Prozeß kann die sich ergebende Photodiode bei einer Spannung von weniger als 5 V nicht vollständig verarmt werden. Auch können vergrabene Photodioden nach Verwendung geneigter Ionenimplantationstechniken durch einen typischen Submikronprozeß, der die Niedertemperaturprozesse verwendet, nicht stabil verwirklicht werden.
Z. B. sollte ein 0,5-μm-CMOS-Prozeß für Betrieb mit 3,3 V eine vergrabene Photodiodenstruktur haben, die im Bereich von 1,2 V bis 2,8 V vollständig verarmt wird. Falls diese Spannung zu hoch ist, wird unvollständige Ladungsübertragung der photoelektrischen Ladungen zum Erkennungsknoten viele unerwünschte Abbildungsartefakte verursachen. Falls andererseits diese Spannung zu niedrig ist, wird die Ladungskapazität der vergrabenen Photodiode sehr niedrig sein, was zu einem niedrigen Ausgangssignal führt.
Ohne zusätzliche Wärmebehandlung, die in konventionellen CCD-Prozessen angewendet wurde, und durch Verwendung von nur zwei Masken, zwei Ionenimplantationsprozessen und der Wärmebehandlung des konventionellen Submikron-CMOS-Prozesses stellt die vorliegende Erfindung eine Niederspannungsphotodiode her, die für den Fall einer Spannungsversorgung von 3,3 V oder 5 V in einem Bereich von 1,2 V–4,5 V vollständig verarmt werden kann. Dies wird konkret in den Prozeßschritten nach der vorliegenden Erfindung veranschaulicht werden. Weil der Rand einer Feldoxidschicht 607, wie in 6 gezeigt, und der Rand der N^–-Region 603 einen hinreichenden Abstand voneinander haben (siehe ”A” in 6), ist die P⁰-Region 604 mit der P-epi-Schicht 602 elektrisch verbunden, und es ist sichergestellt, daß sie dasselbe Potential haben. D. h., eine Seitenwand und ein Bodenabschnitt der P⁰-Region 604 steht in Kontakt mit der P-epi-Schicht 602, wodurch in den zwei Schichten 602 und 603 dasselbe Potential vorliegt. So wird durch angemessene Auswahl der N^–- und P⁰-Implantationsenergie und -dosierung die N^–-Schicht 603 verläßlich und vollständig bei Spannungen zwischen 1,2 V und 4,5 V verarmt werden.
Von den vier NMOS-Transistoren sind der Übertragungstransistor (T_x) und der Rücksetztransistor (R_x) Transistoren mit niedriger Schwellwertspannung oder Verarmungsmodetransistoren, um ein vollständiges Rücksetzen des schwebenden Knotens sicherzustellen und um den Ausgangsspannungsdynamikbereich zu maximieren. Der Treibertransistor (D_x) und der Auswahltransistor (S_x) sind typische NMOS-Transistoren. Dementsprechend werden der Treibertransistor (D_x) und der Auswahltransistor (S_x) in der P-Mulde gebildet. Jedoch verursacht eine seitliche Muldendiffusion innerhalb des Bildpunktes eine Verschlechterung der elektrischen Charakteristik der Niederspannungsphotodiode und der gewöhnlichen Transistoren. Dementsprechend ist die P-Mulde 605 auf einen kleinen Bereich begrenzt, aber beinhaltet durch seitliche Diffusion alle Treiber- und Auswahltransistoren ohne die Niederspannungsphotodiode und die zugeordneten Rücksetz- und Übertragungstransistoren zu beeinflussen. In der bevorzugten Ausführungsform der vorliegenden Erfindung enthält die P-Muldenregion einen Teil des Drain-Bereichs 606 des Rücksetztransistor (R_x) und erstreckt sich bis zur Feldoxidschicht 607 (im Folgenden wird diese P-Mulde 605 als Mini-P-Mulde bezeichnet). Ferner benutzen der Treibertransistor (D_x) und der Auswahltransistor (S_x), die in der P-Mulde 605 gebildet sind, die LDD-(leicht dotiertes Drain-Gebiet)-Struktur. Der Übertragungstransistor (T_x) und der Rücksetztransistor (R_x), die in der P-epi-Schicht gebildet sind, benutzen nicht die LDD-(leicht dotiertes Drain-Gebiet)-Struktur, was die Isolation des schwebenden Knotens von der Rücksetzspannung verbessert, den Kopplungsgrad zwischen der Rücksetzspannung und dem Übertragungstaktsignal durch Reduktion der Überlappungskapazität verringert, und die Gesamtempfindlichkeit des Bildpunktes durch Reduktion der dem schwebenden Knoten zugeordneten Gesamtkapazität erhöht.
Der Bildsensormechanismus nach der vorliegenden Erfindung wird im Detail beschrieben:

a) der Übertragungstransistor (T_x), der Rücksetztransistor (R_x) und der Auswahltransistor (S_x) sind ausgeschaltet. Dazu ist die Niederspannungsphotodiode vollständig verarmt.
b) Photonen werden in dem Siliziumsubstrat aufgefangen und erzeugen photoelektrische Ladungen.
c) die photoelektrischen Ladungen werden von der Niederspannungsphotodiode gesammelt.
d) nach einer vorbestimmten Integrationszeit für die Sammlung der photoelektrischen Ladungen wird der Erkennungsknoten durch Einschalten des Rücksetztransistors (R_x) zurückgesetzt.
e) der Einheitsbildpunkt wird zum Auslesen ausgewählt durch Einschalten des Auswahltransistors (S_x).
f) die Ausgangsspannung V1 des Impedanzwandlerpuffers wird gemessen (diese Spannung bedeutet nur die Gleichspannungspegelverschiebung des schwebenden Erkennungsknotens).
g) der Übertragungstransistor (T_x) wird eingeschaltet. h) alle gesammelten photoelektrischen Ladungen werden zum schwebenden Erkennungsknoten übertragen.
i) der Übertragungstransistor (T_x) wird ausgeschaltet.
j) die Ausgangsspannung V2 des Impedanzwandlerpuffers wird gemessen. Die sich ergebende Differenzspannung V1 – V2 kommt von der Übertragung photoelektrischer Ladungen. Dieses Verfahren wird CDS (Correlated Double Sampling, korrelierte Doppelabtastung) genannt und sorgt für Aufhebung der Versatzspannung, des Rücksetzschaltrauschens und des Flimmerrauschens.
k) Wiederholung der Schritte a) bis j). Die Niederspannungsphotodiode ist in Schritt h) vollständig verarmt.

7A bis 7J sind Schnittdarstellungen, die ein Verfahren für die Herstellung des Einheitsbildpunktes des CMOS-Bildsensors nach der vorliegenden Erfindung veranschaulichen.
Mit Bezug auf 7A wird eine P-epi-Schicht 702 auf einem P⁺-Substrat 701 gebildet und Verunreinigungen werden in die freigelegte P-epi-Schicht eingebracht. Da innerhalb des Einheitsbildpunktes eine Niederspannungsphotodiode und zwei gewöhnliche NMOS-Transistoren (Übertragungs- und Rücksetztransistor) wie auch zwei Submikron-NMOS-Transistoren (Treiber- und Auswahltransistor) liegen, wird dazu ein konventionelles P-Mulden-Substrat, wie es in einem typischen Submikron-CMOS-Prozeß gefunden werden kann, nicht für den CMOS-Bildsensor der vorliegenden Erfindung verwendet. Die konventionelle Muldenstruktur, die in einem typischen Submikron-CMOS-Prozeß gefunden wird, würde die elektrischen Charakteristiken der Niederspannungsphotodiode und der gewöhnlichen NMOS-Transistoren wegen der begrenzten Toleranz für seitliche Dotierstoffdiffusion innerhalb des kleinen Bildpunktes verschlechtern. D. h., wie oben beschrieben, wird der Mini-P-Mulden-Prozeß durchgeführt.
Mit Bezug auf 7B wird nach Entfernen der P-Mulden-Ionenimplantationsmaske 703 eine P-Mulde 705, die sowohl den Treiber- als auch den Auswahltransistor enthält, durch seitliche Diffusion mittels Wärmebehandlung gebildet.
Mit Bezug auf 7C wird eine Feldoxidschicht 707 zum Zweck der Vorrichtungsisolation durch den LOCOS-Prozeß, den Grabenisolationsprozeß oder ähnliches gebildet, um eine Feldregion und eine aktive Region zu definieren. In dieser Ausführungsform wird ein Mehrlagenmaskenmuster 706, bei dem eine Fleckenoxidschicht, eine Pufferpolysiliziumschicht und eine Nitridschicht in dieser Reihenfolge gebildet wird, als eine Naßoxidationsmaske zur Bildung der Feldoxidschicht verwendet. Die Isolation ist den mit der Technik Vertrauten wohlbekannt, zu der diese Technologie gehören.
Mit Bezug auf 7D wird nach Entfernen des Mehrlagenmaskenmusters 706 ein Maskenmuster 740 für die Freilegung der P-Mulde 705 gebildet und eine Zonenimplantation wird durchgeführt, um die N-Kanal-Schwellwertspannung und die -Durchgreifspannung einzustellen. Unter Verwendung solch einer Ionenimplantation können der Treiber- und der Auswahltransistor innerhalb des Einheitsbildpunktes die typischen Charakteristiken des Submikron-NMOS-Transistors erlangen. Dazu wird dieses Ionenimplantationsverfahren zur Einstellung der Schwellwertspannung nicht in einer Region ausgeführt, in der die Niederspannungsphotodiode und die zwei gewöhnlichen Transistoren gebildet werden.
Mit Bezug auf 7E werden zur Bildung der vier NMOS-Transistoren innerhalb des Einheitsbildpunktes eine Polysiliziumschicht 709 und eine Wolframsilizidschicht 710 in dieser Reihenfolge auf der P-epi-Schicht 702 gebildet und durch Masken- und Ätzprozesse gestaltet, wodurch vier Gate-Elektroden 711 gebildet werden, die mit vorbestimmten Abstand voneinander entfernt angeordnet sind.
Als nächstes wird mit Bezug auf 7F ein Maskenmuster 713 auf der sich ergebenden Struktur gebildet, um eine leicht dotierte N^–-Region 721 der Niederspannungsphotodiode zu bilden, und Verunreinigungen werden in die P-epi-Schicht 702 mit einer Konzentration von angenähert 10¹⁷ Ionen/cm³ eingebracht. Dazu ist zu bemerken, daß es sehr wichtig ist, den Ionenimplantationsbereich unter Benutzung des Maskenmusters 713 als eine Implantationsmaske zu definieren. Wie in der Schnittdarstellung von 7F gezeigt, ist ein Ende 715 dieses Maskenmusters 713 in der Mitte der Gate-Elektrode des Übertragungstransistors und sein anderes Ende 716 innerhalb der aktiven Region positioniert. Mit anderen Worten: die Schnittstelle zwischen der Feldregion und der aktiven Region wird durch das Maskenmuster 713 bedeckt, so daß ein Teil der aktiven Region, die in der Nachbarschaft der Schnittstelle liegt, nicht der Zonenimplantation ausgesetzt ist. Das Maskenmuster 713 ist entlang einer Linie A-A' der Photomaske in 8A gezeichnet. Wie in 8A gezeigt, ist das Maskenmuster 713 entlang einer Schnittstelle (gestrichelte Linie in 8A) zwischen der aktiven Region und der Feldregion gezeichnet, aber es bedeckt einen Abschnitt 800 der aktiven Region, wodurch verhindert wird, daß N^–-Verunreinigungen in ihren Rand eingebracht werden.
Mit Bezug auf 7G wird das Maskenmuster 713 entfernt und ein anderes Maskenmuster 717 wird gebildet, um eine leicht dotierte P⁰-Region 722 zu bilden. Die Verunreinigungen werden in die P-epi-Schicht 702 mit einer Konzentration von angenähert 10¹⁸ Ionen/cm³ eingebracht. Dazu ist die Beschleunigungsenergie der P⁰-Ionen niedriger als die der N^–-Ionen von 7F, so daß die leicht dotierte P⁰-Region 722 auf der leicht dotierten N^–-Region 721 positioniert ist. Wie in der Schnittdarstellung von 7G gezeigt wird, ist ein Ende 719 des Maskenmusters 717 in der Mitte der Gate-Elektrode des Übertragungstransistors und sein anderes Ende auf der Feldoxidschicht 707 positioniert. 8B zeigt eine Aufsicht des Maskenmusters 717. Dementsprechend ist die gesamte aktive Region der Niederspannungsphotodiode der vorliegenden Erfindung freigelegt, so daß die ausreichende elektrische Verbindung A zwischen der P⁰-Region 722 und der P-epi-Schicht 702 erreicht wird, im Vergleich mit der in 3 gezeigten elektrischen Verbindung. Obgleich die vorliegende Erfindung zwei Masken unterschiedlicher Größe verwendet, ist zu bemerken, daß solch eine Verbindung A durch Steuerung der Tiefe der Verunreinigungsregion erreicht werden kann.
Andererseits muß hinsichtlich dieser Ionenimplantationsprozesse von 7F und 7G die Dicke der Gate-Elektrode des Übertragungstransistors gesteuert werden. Da das Dotierungsprofil der Niederspannungsphotodiode die Ladungsübertragungseffizienz bestimmt, ist der Dotierungsbereich selbstausrichtend mit dem einen Ende der Gate-Elektrode des Übertragungstransistors. Dementsprechend muß die Gate-Elektrode des Übertragungstransistors eine solche Dicke haben, daß die beschleunigten Ionen blockiert werden. Falls das nicht so ist, dringen die Ionen in die Gate-Elektrode ein, so daß die Ionen-dotierten Schichten 721 und 722 nicht selbstausrichtend mit dem Rand der Gate-Elektrode des Übertragungstransistors sind. Diese Fehlausrichtung verschlechtert die Ladungsübertragungseffizienz. Die Polysiliziumschicht und die Wolframsilizidschicht werden mit einer Dicke von angenähert 150 nm bzw. weniger als 150 nm in dem konventionellen CMOS-Prozeß gebildet, aber in der bevorzugten Ausführungsform der vorliegenden Erfindung werden sie mit einer Dicke von mehr als 200 nm bzw. mehr als 150 nm gebildet. Im Ergebnis ist die Dicke der Gate-Elektrode des Übertragungstransistors nach der vorliegenden Erfindung relativ dicker als die des durch den konventionellen CMOS-Prozeß hergestellten NMOS-Transistors.
Da der Rand der leicht dotierten N^–-Region 721 vom Rand der Feldoxidschicht 707 entfernt ist und die ausreichende elektrische Verbindung A zwischen der P⁰-Region 722 und der P-epi-Schicht 702 erreicht wird, hat zusätzlich die P⁰-Region 722 und die P-epi-Schicht 702 dasselbe Potential selbst bei einer Versorgungsspannung unter 5 V. Dementsprechend sollte die leicht dotierte N^–-Region 721 bei 1,2 V–4,5 V vollständig verarmt sein. Wenn ausreichende elektrische Verbindung A zwischen der P⁰-Region 722 und der P-epi-Schicht 702 nicht erreicht wird, arbeitet die Photodiode nicht als Niederspannungsphotodiode und kann keine vollständige Verarmung erreichen.
Als nächstes wird unter Bezug auf 7H und nach Entfernen des Maskenmusters 717 ein Maskenmuster 723 auf der sich ergebenden Struktur gebildet, die die P-Mulden-Region freilegt, um den Treiber- und den Auswahltransistor mit der LDD-Struktur vorzusehen. Dadurch werden der Treiber- und der Auswahltransistor in der P-Mulde dieselben Charakteristiken wie konventionelle Submikron-NMOS-Transistoren. Da diese Ionenimplantation für eine LDD-Struktur nicht in der P-epi-Schicht 702 ausgeführt wird, haben der Übertragungs- und der Rücksetztransistor nicht die LDD-Struktur, d. h. sie sind gewöhnliche NMOS-Transistoren.
Mit Bezug auf 7I wird nach Entfernen des Maskenmusters 723 eine Oxidschicht auf der sich ergebenden Struktur durch das LPCVD-(Low Pressure Chemical Vapor Deposition, chemische Niederdruckdampfablagerung)-Verfahren aufgebracht, um die Source-/Drain-Regionen der vier Transistoren innerhalb des Einheitsbildpunktes zu bilden. Der Rückätzprozeß wird auf die Oxidschicht angewendet, und dann wird eine Oxidschicht 726 auf den Seitenwänden aller Transistoren gebildet. Ein Maskenmuster 727 zur Implantation von verunreinigenden Ionen in die P-epi-Schicht 702 und die P-Mulde 705 außer für die Niederspannungsphotodiode wird auf der sich ergebenden Struktur gebildet und N⁺-Ionenimplantation wird durchgeführt, wodurch hochdotierte N⁺-Regionen 729 für Source/Drain-Gebiete gebildet werden.
Wie oben beschrieben haben die auf der P-epi-Schicht 702 gebildeten gewöhnlichen Transistoren T_x und R_x eine negative Schwellwertspannung (Verarmungsmode). Die Charakteristiken der gewöhnlichen Verarmungsmodetransistoren werden effektiv beim Übertragungstransistor der vorliegenden Erfindung benutzt. Wenn z. B. die Ladungskapazität der Photodiode erreicht ist, überströmen die überschüssigen photoelektrischen Ladungen die Photodiode und werden von benachbarten Bildpunkten aufgesammelt. Das sich ergebende Übersprechen von einer intensiven Lichtquelle in einem Bild wird ”Ausblühen” genannt.
Wie in der vorliegenden Erfindung veranschaulicht kann in einem Fall, in dem der gewöhnliche Übertragungstransistor in einem Verarmungsmode verwendet wird, wegen der vergrößerten Potentialdifferenz zwischen der Niederspannungsphotodiode und dem schwebenden Erkennungsknoten Strom fließen, wenngleich 0 V an den Gate-Anschluß des gewöhnlichen Übertragungstransistor angelegt wird, wodurch das ”Ausblühen” beseitigt wird.
Andererseits durchlaufen die selbstausrichtende N^–-Region 721 und die P⁰-Region 722 innerhalb der Niederspannungsphotodiode den Ausdiffusionsprozeß durch den Hochtemperatur-LPCVD-Prozeß zur Bildung der Oxidtrennschicht 726. In dem Fall, in dem die P⁰-Region 722 bis jenseits der N^–-Region 721 unterhalb des Übertragungstransistorgateanschlusses diffundiert, wird eine Potentialbarriere auf einer Seite des Übertragungstransistors erzeugt, welche die Ladungsübertragungseffizienz mindert. Damit diese unerwünschte Potentialbarriere zur Zeit der Durchführung des LPCVD-Prozesses nicht entsteht, wird dementsprechend das Seitenprofil der P⁰- und N^–-Regionen 722 und 721 sorgfältig gesteuert.
7J ist eine Schnittdarstellung des Einheitsbildpunktes nach dem allgemeinen Abschlußprozessen. Wie in 7J gezeigt, werden nach der Bildung der hochdotierten N⁺-Regionen 729 die Zwischenschichtisolierungsschichten PMD, IMD1 und IMD2 und die Metallschichten M1 und M2 gebildet und eine Passivierungsschicht wird gebildet, um die Vorrichtung vor Feuchtigkeit und Verkratzen zu schützen. Schließlich wird ein Farbfilter bestehend aus roten, grünen und blauen Farbanordnungen oder gelben, magenta oder cyan Farbanordnungen auf der Passivierungsschicht gebildet. Aus der empfindlichen Fläche der Niederspannungsphotodiode gibt es nur die Isolierungschicht, die Passivierungsschicht und das Farbfilter. Auch kann zum Abschirmen der nicht-lichtempfindlichen Regionen vor einfallendem Licht eine andere Metallschicht oder lichtundurchlässige Abschirmung verwendet werden.

Claims

Verfahren für die Herstellung einer in einer CMOS-Bildsensorvorrichtung verwendeten Photodiode, das die Schritte enthält: Vorsehen einer Halbleiterschicht (702) eines ersten Leitertyps; Bilden einer Isolationsschicht (707), die die Halbleiterschicht (702) in eine Feldregion und eine aktive Region teilt; Bilden einer ersten Verunreinigungsregion (721) eines zweiten Leitertyps innerhalb der Halbleiterschicht (702) unter Verwendung einer ersten Ionenimplantationsmaske (713), wobei die erste Ionenimplantationsmaske (713) einen ersten Abschnitt der Halbleiterschicht (702) abdeckt, so daß die erste Verunreinigungsregion (721) von der Isolationsschicht (707) einen Abstand hat; und Bilden einer zweiten Verunreinigungsregion (722) des ersten Leitertyps unterhalb der Oberfläche der Halbleiterschicht (702) und auf der ersten Verunreinigungsregion (721) unter Verwendung einer zweiten Ionenimplantationsmaske (717), wobei die zweite Ionenimplantationsmaske (717) einen Abschnitt der Halbleiterschicht öffnet, so daß die Weite der zweiten Verunreinigungsregion (722) weiter als die der ersten Verunreinigungsregion (723) ist und ein Abschnitt der zweiten Verunreinigungsregion (722) in Kontakt mit der Halbleiterschicht (702) ist.
Verfahren nach Anspruch 1, wobei die Verunreinigungskonzentration der ersten Verunreinigungsregion (721) höher als die der Halbleiterschicht (702) und die Verunreinigungskonzentration der zweiten Verunreinigungsregion (722) höher als die der ersten Verunreinigungsregion (721) ist.
Verfahren nach Anspruch 1, wobei die Halbleiterschicht (702) eine Epitaxialschicht ist, die auf einem Halbleitersubstrat (701) des ersten Leitertyps aufgewachsen ist.
Verfahren für die Herstellung einer CMOS-Bildsensorvorrichtung mit einer Photodiode, und das Verfahren enthält die Schritte: Vorsehen einer Halbleiterschicht (702) eines ersten Leitertyps; Bilden einer Isolationsschicht (707) auf der Halbleiterschicht (702), um eine Feldregion und eine aktive Region zu definieren; Bilden einer Gate-Elektrode (711) eines Verarmungstransistors (T_x) auf der Halbleiterschicht (702), die von der Isolationsschicht (707) einen Abstand hat; Bilden einer ersten Ionenimplantationsmaske (713), die einen Abschnitt eines Lichtsensorbereichs freilegt, der zwischen der Isolationsschicht (707) und der Gate-Elektrode (711) des Verarmungstransistors (T_x) positioniert ist, wobei die erste Ionenimplantationsmaske (713) die Isolationsschicht (707) und einen Teil des Lichtsensorbereichs bedeckt, der nahe der Isolationsschicht (707) liegt; Bilden einer ersten Verunreinigungsregion (721) durch Einbringen von verunreinigenden Ionen eines zweiten Leitertyps in den freigelegten Lichtsensorbereich; Entfernen der ersten Ionenimplantationsmaske (713); Bilden einer zweiten Ionenimplantationsmaske (717), die den gesamten Lichtsensorbereich öffnet, wobei die zweite Ionenimplantationsmaske (717) an der Schnittstelle zwischen der Isolationsschicht (707) und des Lichtsensorbereichs positioniert ist, so daß ein offener Bereich der zweiten Ionenimplantationsmaske (717) weiter ist als der der ersten Ionenimplantation (713); und Bilden einer zweiten Verunreinigungsregion (722) durch Einbringen von verunreinigenden Ionen des ersten Leitertyps in den gesamten Lichtsensorbereich, wodurch die erste Verunreinigungsregion (721) von der Isolationsschicht (707) einen Abstand hat, die Weite der zweiten Verunreinigungsregion (722) weiter ist als die der ersten Verunreinigungsregion (721), und ein Teil der zweiten Verunreinigungsregion (722) Kontakt mit der Halbleiterschicht (702) hat.
Verfahren nach Anspruch 4, wobei die Gate-Elektrode (711) des Verarmungstransistors (T_x) eine solche Dicke hat, daß die Verunreinigungsionen nicht in die Halbleiterschicht (702) unterhalb der Gate-Elektrode eingebracht werden.
Verfahren nach Anspruch 5, wobei ein Rand (713) der ersten Ionenimplantationsmaske (713) auf der Gate-Elektrode gebildet ist, so daß die erste Verunreinigungsregion (721) mit der Gate-Elektrode (711) selbstausrichtend ist.
Verfahren nach Anspruch 5, wobei ein Rand (719) der zweiten Ionenimplantationsmaske auf der Gate-Elektrode (711) des Verarmungstransistors (T_x) gebildet ist, so daß die zweite Verunreinigungsregion (722) mit der Gate-Elektrode (711) selbstausrichtend ist.
Verfahren nach Anspruch 5, wobei die Gate-Elektrode (711) des Verarmungstransistors eine Polysiliziumschicht (709) enthält und eine Silizidschicht (710) enthält, die auf der Polysiliziumschicht (709) gebildet ist.
Verfahren nach Anspruch 8, wobei die Polysiliziumschicht (709) und die Silizidschicht (710) eine Dicke von mehr als 200 nm bzw. von mehr als 150 nm haben.
Verfahren nach Anspruch 4, wobei die Halbleiterschicht (702) eine Epitaxialschicht ist, die auf einem Halbleitersubstrat (711) des ersten Leitertyps aufgewachsen ist.
Verfahren nach Anspruch 10, wobei die Verunreinigungskonzentration des Halbleitersubstrats (701) höher als die der Halbleiterschicht (702) ist.
Verfahren für die Herstellung einer CMOS-Bildsensorvorrichtung mit einer Photodiode, und das Verfahren enthält: einen ersten Schritt zum Vorsehen einer Halbleiterschicht (702) eines ersten Leitertyps; einen zweiten Schritt der Bildung einer Muldenregion (705) eines ersten Leitertyps in einem Abschnitt der Halbleiterschicht (702); einen dritten Schritt der Einbringung von verunreinigenden Ionen in die Muldenregion (705), um die Schwellwertspannung einzustellen; einen vierten Schritt der Bildung eines ersten Gate-Bereichs (711) für einen Übertragungstransistor (T_x), eines zweiten Gate-Bereichs (711) für einen Rücksetztransistor (R_x) und mindestens eines dritten Gate-Bereichs (711) für einen Ausgabetransistor (D_x), wobei der erste Gate-Bereich und der zweite Gate-Bereich außerhalb der Muldenregion (705) gebildet sind, und der dritte Gate-Bereich auf der Muldenregion (705) gebildet ist, und wobei eine gemeinsame aktive Region des Rücksetztransistors (R_x) und des Ausgabetransistors (D_x) an der Grenze zwischen der Halbleiterschicht (702) und der Muldenregion (705) positioniert ist; einen fünften Schritt der Bildung einer Photodiode (510) in der Halbleiterschicht (702), wobei die Photodiode (510) mit dem Übertragungstransistor (T_x) elektrisch gekoppelt ist; einen sechsten Schritt der Bildung einer ersten Ionenimplantationsmaske (723), die die Muldenregion (705) freilegt, und des Einbringens von Verunreinigungsionen niedriger Konzentration eines zweiten Leitertyps in die Muldenregion (705); einen siebten Schritt der Bildung einer isolierenden Abstandsschicht (726) als Seitenwand des dritten Gate-Bereichs; und einen achten Schritt der Bildung einer zweiten Ionenimplantationsmaske (727), die die Halbleiterschicht (702) und die Muldenregion (705) außer der Photodiode (510) freilegt, und des Einbringens von Verunreinigungsionen hoher Konzentration des zweiten Leitertyps in die Halbleiterschicht (702) und die Muldenregion (705), wodurch der Übertragungs- und der Rücksetztransistor (T_x, R_x), deren aktive Regionen in der Halbleiterschicht (702) gebildet sind, in einem Verarmungsmode arbeiten, und der Ausgabetransistor (D_x), dessen aktive Region in der Muldenregion (705) gebildet ist, in einem Anreicherungsmode arbeitet, wobei der vierte Schritt die Schritte enthält: Bilden einer ersten Verunreinigungsregion (721) des zweiten Leitertyps in der Halbleiterschicht (702), so daß die erste Verunreinigungsregion (721) von der Halbleiterschicht (702) umgeben ist; und Bilden einer zweiten Verunreinigungsregion (722) in der Halbleiterschicht (702) und oberhalb der ersten Verunreinigungsregion (721), wobei die zweite Verunreinigungsregion in Kontakt mit der Halbleiterschicht (702) an einer Seite der ersten Verunreinigungsregion steht.
Verfahren nach Anspruch 12, wobei die Halbleiterschicht (702) eine Epitaxialschicht ist, die auf einem Halbleitersubstrat (701) vom ersten Leitertyp gebildet ist, und wobei die Konzentration des Halbleitersubstrat (701) höher als die der Halbleiterschicht (702) ist.
Verfahren nach Anspruch 13, wobei die Halbleiterschicht (702) mit einer Dicke von 2 bis 5 μm gebildet ist.
Verfahren nach Anspruch 12, wobei der dritte Gate-Bereich enthält: einen vierten Gate-Bereich (711) für einen Treibertransistor (D_x) des CMOS-Bildsensors; und einen fünften Gate-Bereich für einen Auswahltransistor (S_x) des CMOS-Bildsensors, wobei der Treiber- und der Auswahltransistor (D_x, S_x) in der Muldenregion (705) gebildet werden und eine gemeinsame Source-/Drain-Region haben.
Verfahren nach Anspruch 12, wobei der dritte Schritt die Schritte enthält: Bilden einer dritten Ionenimplantationsmaske (740), die die Muldenregion (705) freilegt; Einbringen von Ionen in die Muldenregion (705) für die Einstellung einer Schwellwertspannung des Ausgabetransistors; und Einbringen von Ionen in die Muldenregion (705) für die Einstellung einer Durchgreifspannung des Ausgabetransistors.
Verfahren nach Anspruch 12, wobei die Verunreinigungskonzentration der ersten Verunreinigungsregion (721) höher als die der Halbleiterschicht (702) und die Verunreinigungskonzentration der zweiten Verunreinigungsregion (722) höher als die der ersten Verunreinigungsregion (721) ist.
Verfahren nach Anspruch 17, wobei die Photodiode (510) eine vollständige Verarmungsschicht in der Halbleiterschicht (702) bei 1,2 V–4,5 V hat.
Verfahren nach Anspruch 12, wobei der erste Leitertyp ein P-Typ und der zweite Leitertyp ein N-Typ ist.
Verfahren nach Anspruch 12, wobei das Verfahren ferner die Schritte enthält: Bilden einer Vielzahl von Metallschichten (M1, M2), die von benachbarten Metallschichten (M1, M2) durch eine Isolationsschicht (IMD1) isoliert sind; Bilden einer Passivierungsschicht auf der sich ergebenden Struktur; und Bilden eines Farbfilters auf der Passivierungsschicht.
Photodiode nach einem der Ansprüche 1 bis 3 hergestellt, die in einer CMOS-Bildsensorvorrichtung verwendet wird und enthält: eine Halbleiterschicht (602) eines ersten Leitertyps; eine Isolationsschicht, die die Halbleiterschicht (602) in eine Feldregion und eine aktive Region aufteilt; eine erste Verunreinigungsregion (603) eines zweiten Leitertyps, die innerhalb der Halbleiterschicht (602) gebildet ist, wobei die erste Verunreinigungsregion (603) von der Isolationsschicht getrennt ist; und eine zweite Verunreinigungsregion (604) des ersten Leitertyps, die unterhalb der Oberfläche der Halbleiterschicht (602) und auf der ersten Verunreinigungsregion (603) gebildet ist, wobei die Weite der zweiten Verunreinigungsregion (604) weiter als die der ersten Verunreinigungsregion (603) ist, so daß ein Abschnitt der zweiten Verunreinigungsregion (604) auf der Halbleiterschicht (602) gebildet ist, wodurch die zweite Verunreinigungsregion (604) dasselbe Potential wie die Halbleiterschicht hat und wobei die Photodiode eine vollständige Verarmungsschicht in der Halbleiterschicht (602) bei 1,2 V–4,5 V hat.
Photodiode nach Anspruch 21, wobei die Photodiode ferner ein Halbleitersubstrat (601) des ersten Leitertyps enthält, das unterhalb der Halbleiterschicht (602) gebildet ist, wobei eine Verunreinigungskonzentration des Halbleitersubstrats (601) höher als die der Halbleiterschicht (602) ist.
Photodiode nach Anspruch 22, wobei der spezifische Widerstand der Halbleiterschicht (602) im Bereich von 10–25 Ωcm liegt und der spezifische Widerstand des Halbleitersubstrats (601) 0,01 Ωcm ist.
Photodiode nach Anspruch 22, wobei die Halbleiterschicht (602) eine Epitaxialschicht ist, die auf dem Halbleitersubstrat (601) aufgewachsen ist.
Photodiode nach Anspruch 22, wobei die Dicke der Halbleiterschicht (602) im Bereich von 2–5 μm liegt.
Photodioden nach Anspruch 25, wobei die Epitaxialschicht (602) mit einer Verunreinigungskonzentration von 10¹⁴ Ionen/cm³ gebildet ist.
Photodiode nach Anspruch 26, wobei die zweite Verunreinigungsregion (604) mit einer Verunreinigungskonzentration von 10¹⁸ Ionen/cm³ gebildet ist.
Photodiode nach Anspruch 27, wobei die erste Verunreinigungsregion (603) mit einer Verunreinigungskonzentration von 10¹⁷ Ionen/cm³ gebildet ist.
Photodiode nach Anspruch 21, wobei der erste Leitertyp ein P-Typ und der zweite Leitertyp ein N-Typ ist.
CMOS-Bildsensorvorrichtung nach einem der Ansprüche 4 bis 20 hergestellt, die enthält: eine Halbleiterschicht (602) eines ersten Leitertyps; eine Muldenregion (605) eines ersten Leitertyps, die lokal an der Halbleiterschicht (602) positioniert ist; eine Photodiode, die in der Halbleiterschicht (602) für die Erkennung des Lichts von einem Objekt gebildet ist; mindestens ein Verarmungstransistor (T_x), der in der Halbleiterschicht (602) für die Übertragung der in der Photodiode erzeugten Ladungen zu einer schwebenden Grenzschicht gebildet ist, die auf einem Teil der Halbleiterschicht (602) gebildet ist und die photoelektrischen Ladungen speichert; und mindestens einen Anreicherungstransistor (S_x, 550), der in der Muldenregion (609) gebildet ist, für die Ausgabe elektrischer Signale in Reaktion auf einen Betrag der photoelektrischen Ladungen, der von der schwebenden Grenzschicht übertragen wird, wobei die Photodiode enthält: eine erste Verunreinigungsregion (603) eines zweiten Leitertyps, die qinnerhalb der Halbleiterschicht (602) gebildet ist, wobei die erste Verunreinigungsschicht (603) einen Abstand von der Isolationsschicht (607) aufweist; und eine zweite Verunreinigungsregion (604) des ersten Leitertyps, die unterhalb der Oberfläche der Halbleiterschicht (602) und auf der ersten Verunreinigungsregion (603) gebildet ist, wobei eine Weite der zweiten Verunreinigungsregion (604) weiter ist als die der ersten Verunreinigungsregion (603), so daß ein Abschnitt der zweiten Verunreinigungsregion (604) in direktem Kontakt mit der Halbleiterschicht (602) steht, wobei die zweite Verunreinigungsregion (604) dasselbe Potential wie die Halbleiterschicht (602) hat und wobei die Photodiode eine vollständige Verarmungsschicht in der Halbleiterschicht (602) bei 1,2 V–4,5 V hat.
CMOS-Bildsensorvorrichtung nach Anspruch 30, wobei der Verarmungstransistor (T_x) eine negative Schwellwertspannung hat, und wobei die CMOS-Bildsensorvorrichtung ferner einen Rücksetztransistor (R_x, 530) enthält, der in der Halbleiterschicht (602) gebildet ist, und wobei der Rücksetztransistor (R_x) eine negative Schwellwertspannung hat für das Rücksetzen des Potentials an dem schwebenden Knoten.
CMOS-Bildsensorvorrichtung nach Anspruch 30, wobei der schwebende Knoten (520) eine hochdotierte Region eines zweiten Leitertyps ist, die in der Halbleiterschicht (602) und zwischen dem Verarmungstransistor (T_x) und dem Rücksetztransistor (R_x, 530) gebildet ist.
CMOS-Bildsensorvorrichtung hergestellt nach einem der Ansprüche 4 bis 20, die enthält: eine Halbleiterschicht (602) eines ersten Leitertyps; eine Muldenregion (605) des ersten Leitertyps, die lokal an der Halbleiterschicht (602) positioniert ist; mindestens eine Photodiode (510), die in der Halbleiterschicht (602) und außerhalb der Muldenregion (605) gebildet ist, für die Erkennung des Lichts von einem Objekt; eine schwebende Grenzschicht (560) für die Speicherung der in der Photodiode (510) erzeugten, photoelektrischer Ladungen; einen ersten Verarmungstransistor (520, T_x), der außerhalb der Muldenregion (605) und zwischen der Photodiode (510) und der schwebenden Grenzschicht (560) gebildet ist, für die Übertragung der photoelektrischen Ladungen zur schwebenden Grenzschicht (560), und wobei der erste Verarmungstransistor (T_x, 520) in Reaktion auf ein erstes Steuerungssignal gesteuert wird; einen zweiten Verarmungstransistor (R_x, 530), der außerhalb der Muldenregion (605) gebildet und mit der schwebenden Grenzschicht (560) gekoppelt ist, für das Rücksetzen der schwebenden Grenzschicht (560) auf ein vorbestimmtes Potential; einen ersten Anreicherungstransistor (540, D_x), der in der Muldenregion (605) gebildet ist, für die Ausgabe elektrischer Signale in Reaktion auf einen Betrag der photoelektrischen Ladungen, die in der schwebenden Grenzschicht (560) gespeichert sind, wobei eine gemeinsame aktive Region (606) des zweiten Verarmungstransistors (R_x) und des ersten Anreicherungstransistors (D_x) an der Grenze zwischen der Halbleiterschicht (602) und der Muldenregion (605) positioniert ist; und einen zweiten Anreicherungstransistor (S_x), der in der Muldenregion (605) gebildet ist und der Adressensignale zur Auswahl eines Bildpunktes aufnimmt, wobei die Photodiode (510) enthält: eine erste Verunreinigungsregion (603) eines zweiten Leitertyps, die innerhalb der Halbleiterschicht (602) gebildet ist, wobei die erste Verunreinigungsschicht (603) einen Abstand von der Isolationsschicht (607) aufweist; und eine zweite Verunreinigungsregion (604) des ersten Leitertyps, die unterhalb der Oberfläche der Halbleiterschicht (602) und auf der ersten Verunreinigungsregion (603) gebildet ist, wobei eine Weite der zweiten Verunreinigungsregion (604) weiter ist als die der ersten Verunreinigungsregion (603), so daß ein Abschnitt der zweiten Verunreinigungsregion (604) in direktem Kontakt mit der Halbleiterschicht (602) steht, wobei die zweite Verunreinigungsregion (604) dasselbe Potential wie die Halbleiterschicht hat und wobei die Photodiode (510) eine vollständige Verarmungsschicht in der Halbleiterschicht bei 1,2 V–4,5 V hat.
CMOS-Bildsensorvorrichtung nach Anspruch 33, wobei der erste und der zweite Anreicherungstransistor (Dx, S_x) eine leicht dotierte Drain-(LDD)-Struktur haben.
CMOS-Bildsensorvorrichtung nach Anspruch 33, wobei die Halbleiterschicht (602) eine Epitaxialschicht ist, die auf einem Halbleitersubstrat (601) des ersten Leitertyps gebildet ist.
CMOS-Bildsensorvorrichtung nach Anspruch 33, wobei der erste und der zweite Verarmungstransistor (T_x, R_x) eine Gate-Elektrode mit einer Polysiliziumschicht und einer Silizidschicht hat.
CMOS-Bildsensorvorrichtung nach Anspruch 33, wobei der erste und der zweite Verarmungstransistor (T_x, R_x) eine Abstandsisolationsschicht (736) hat, die auf seiner Gate-Elektrode gebildet ist.