JP4139931B2 - イメ―ジセンサのピンドフォトダイオ―ド及びその製造方法 - Google Patents
イメ―ジセンサのピンドフォトダイオ―ド及びその製造方法 Download PDFInfo
- Publication number
- JP4139931B2 JP4139931B2 JP18238499A JP18238499A JP4139931B2 JP 4139931 B2 JP4139931 B2 JP 4139931B2 JP 18238499 A JP18238499 A JP 18238499A JP 18238499 A JP18238499 A JP 18238499A JP 4139931 B2 JP4139931 B2 JP 4139931B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- conductivity type
- pinned photodiode
- semiconductor layer
- ion implantation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
- H10F39/014—Manufacture or treatment of image sensors covered by group H10F39/12 of CMOS image sensors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/80—Constructional details of image sensors
- H10F39/802—Geometry or disposition of elements in pixels, e.g. address-lines or gate electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/80—Constructional details of image sensors
- H10F39/803—Pixels having integrated switching, control, storage or amplification elements
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
Description
【０００１】
【発明が属する技術分野】
本発明はイメージセンサのピンドフォトダイオード及びその製造方法に関し、特にCMOS工程により製造されるイメージセンサ(以下、単に"CMOSイメージセンサ"という)のピンドフォトダイオード及びその製造方法に関する。
【０００２】
【従来の技術】
周知の通り、ピンドフォトダイオードは、CCD(charge coupled device)イメージセンサまたはCMOSイメージセンサにおいて、外部からの光を感知して光電荷を生成及び蓄積する素子として使われ、基板内部に埋め込まれたPNP(またはNPN)接合構造を持っているので、ベリードフォトダイオード(Buried Photodiode)とも呼ばれる。
【０００３】
このような、ピンドフォトダイオードは、ソース/ドレーンPN接合構造またはモスキャパシター構造等の他の構造のフォトダイオードに比べて色々な長所を持っており、その長所の内の１つは、空乏層の深さが深いので、入射された光子を電子に変える能力が優れていることである。
【０００４】
すなわち、PNP接合構造のピンドフォトダイオードは、N領域が完全に空乏化され、空乏層がN領域に介在している２つのP領域に形成されるので、空乏層の深さを増加させて"量子効率(Quantum Efficiency)"を増加させることができる。これにより光感度が優れている。
【０００５】
一方、5Vまたは3.3V以下の電源電圧を使用するCMOSイメージセンサに適用されたPNP接合構造のピンドフォトダイオードは、電源電圧以下(例えば1.2Vないし2.8V)で２つのP領域が互いに等電位でない場合には、N領域が安定的に完全空乏化されないので、"量子効率"を向上させることができない。
【０００６】
図1には従来のピンドフォトダイオードの構造が図示されている。
【０００７】
図1を参照すれば、ピンドフォトダイオード(PPD)は、P-エピ層(P-epi)にNドーピング領域(Deep N-)とPドーピング領域(P0)が形成されたPNP構造を持っている。この時、Nドーピング領域(Deep N-)を形成するためのN-イオン注入マスクと、Pドーピング領域(P0)を形成するためのP0イオン注入マスクの大きさが異なるマスクを使用し、N-イオン注入マスクのオープン領域よりP0イオン注入マスクのオープン領域がより大きくなるようにすると、P-エピ層(P-epi)とPドーピング領域(P0)が、Nドーピング領域(deep N-)により遮断されることなく低電圧で容易に等電位になるので、3.3V以下の低電圧で互いに等電位になり、安定的にNドーピング領域(deep N-)の完全空乏化が可能になった。
【０００８】
しかし、図1に示した従来の技術は、低電圧で完全空乏化が可能であるので"量子効率"をある程度改善する効果があり、低濃度のP-エピ層を使用することによりある程度空乏層の深さを増加させることができるが、要望される"量子効率"を得ることができる程度に、すなわち一定水準の高い光感度を得ることができる程度に充分な空乏層の深さを得ることができないという問題点がある。
【０００９】
【発明が解決しようとする課題】
本発明の目的は、非常に高い光感度を得るために、空乏層の深さを従来の技術に比べてより一層増加させることができるピンドフォトダイオード及びその製造方法を提供することにある。
【００１０】
本発明の他の目的は、フォトダイオードの静電容量を増大させることができるピンドフォトダイオード及びその製造方法を提供することにある。
【００１２】
【課題を解決するための手段】
上記目的を達成するための本発明に係るイメージセンサのピンドフォトダイオード製造方法は、第1導電型の半導体層を準備する段階と、素子分離膜を形成することにより、上記半導体層にフィールド領域と活性領域とを画定する段階と、上記活性領域にトランスファゲートを形成する段階と、エッジを上記活性領域と上記フィールド領域間との境界に整合させて、上記エッジの一部領域が上記活性領域を覆い、上記活性領域のその他の領域を露出させた第1イオン注入マスクパターンを形成する段階と、上記第1イオン注入マスクパターンにより露出させた上記活性領域に、第2導電型不純物を、異なるエネルギーで少なくとも２回イオン注入することにより、少なくとも２層が積層された第1ドーピング領域を形成する段階と、上記第1イオン注入マスクパターンを除去する段階と、エッジを上記活性領域と上記フィールド領域間の境界に整合させて、露出部が上記第1イオン注入マスクパターンより広く、上記一部領域を含む上記活性領域を露出させた第2イオン注入マスクパターンを形成する段階と、上記第2イオン注入マスクパターンにより露出させた上記活性領域に第1導電型不純物をイオン注入することにより、上記第1ドーピング領域と上記半導体層の表面間に、第１導電型の第2ドーピング領域を形成する段階とを含み、上記トランスファゲートの上記活性領域側において整合した上記第１ドーピング領域及び上記第２ドーピング領域を形成することを特徴としている。
【００１３】
また、本発明に係るイメージセンサのピンドフォトダイオードは、第1導電型の半導体層と、上記半導体層上に形成されたトランスファゲートと、上記半導体層の内部に形成され、少なくとも１層の第1導電型の第1ドーピング領域の上下に位置し、上記トランスファゲートの一端側に整合し、その一端側エッジが相互に接続され、その他端側エッジが上記第1ドーピング領域により分離された少なくとも２層の第2導電型の第2ドーピング領域と、上記少なくとも２層の第２ドーピング領域のうち、最上部の上記第2ドーピング領域と上記半導体層の表面間に形成され、その面積が上記第2ドーピング領域の面積より広く、その面積が広い領域により、上記第1ドーピング領域上と接続された第1導電型の第3ドーピング領域とを備えている。
【００１６】
【発明の実施の形態】
以下、本発明の一実施の形態を添付図面に基づき説明する。図2には、本発明の一実施の形態に係るピンドフォトダイオードの構造が図示されている。
【００１７】
図2を参照すれば、本発明の一実施の形態に係るピンドフォトダイオード(PPD)は、P+基板上に5〜10μmの厚さに成長させたP-エピ層(P-epi)と、上記P-エピ層(P-epi)の内部に形成され、異なるエネルギーによる２回のイオン注入により、 N 型不純物の層が積層形成された第1及び第2Nドーピング領域(deep N-)(shallow N-)と、上記第2Nドーピング領域(shallow N-) と上記P-エピ層(P-epi)の表面間に形成され、その幅が上記第1及び第2Nドーピング領域(deep N-)(shallow N-)の幅より広く、その一部の領域が上記P-エピ層(P-epi) に形成されたPドーピング領域(P0)を含んで構成される。
【００１８】
ここで、P-エピ層(P-epi)は約E14/cm3のドーパント濃度で、第1及び第2Nドーピング領域(deep N-)(shallow N-)は約E17/cm3のドーパント濃度で、Pドーピング領域(P0)は約E18/cm3のドーパント濃度である。周知のようにこのようなドーパント濃度の構成により、P-エピ層(P-epi)の深いところまで空乏領域が形成される。
【００１９】
図3及び図4は、各々図2の本発明と図1の従来の技術間の作用を比較説明するための断面図であり、これらの図により本発明の特徴的作用効果を説明する。
【００２０】
図3を参照すれば、トランスファートランジスタゲート（以下、トランスファーゲートと記す）(Tx)とリセットトランジスタゲート（以下、リセットゲートと記す）(図示せず)がターンオンされると、第1及び第2Nドーピング領域(deep N-)(shallow N-)に電源電圧からの電圧が印加され、空乏化が開始される。第1及び第2Nドーピング領域(deep N-)(shallow N-)が完全空乏状態になれば、空乏層の深さは"h1"になる。
【００２１】
これに対し、従来の技術を示す図4を参照すれば、単一のNドーピング領域(deep N-)だけが存在するので、Nドーピング領域(deep N-)が完全空乏状態になった時空乏層の深さは"h2"となる。
【００２２】
ここで"h1"は"h2"より大きく、これは第1及び第2Nドーピング領域(deepN-)(shallow N-)を合せたNドーピング領域の厚さが、従来のNドーピング領域(deep N-)単独の場合より厚いためである。
【００２３】
結局、本発明の一実施の形態の場合は、所定面積に厚いNドーピング領域を形成するために、異なるエネルギーによる複数回のイオン注入によりNドーピング領域を形成する。これにより空乏層の深さを増加させようとすることにその特徴がある。
【００２４】
図5ないし図８は、図2の構造を形成するための各工程における素子の構造を示す断面図であり、これらの図により本発明の一実施の形態に係るピンドフォトダイオードの製造方法を説明する。
【００２５】
まず、図5を参照すれば、P+基板(501)上に5〜10μmの厚さのP-エピ層(502)を成長させて、P-エピ層(P-epi)(502)に素子分離のためのフィールド酸化膜(FOX)(503)を形成した後、ポリシリコン膜(504a)とタングステンシリサイド膜(504b)を順に形成し、マスキング及びエッチングによりトランスファーゲート(Tx)及びリセットゲート(Rx)を形成する。
【００２６】
次いで、図６に図示された通り、Nドーピング領域を形成するためのN-イオン注入マスク(505)を形成して、約200keV以上の高エネルギーでN-イオン注入を実施して第1Nドーピング領域(deep N-)(506)を形成する。
【００２７】
この時、N-イオン注入マスク(505)の平面形状は図９に図示されているように、N-イオン注入マスク(505) のエッジが、ピンドフォトダイオードが形成される活性領域とフィールド領域(フィールド酸化膜が形成された領域)間の境界 (図面の点線)に実質的に整合し、マスクの一部が活性領域の一部(600)を覆うパターン形状となっている。すなわち、ピンドフォトダイオードが形成される活性領域のエッジの一部(600)にはN型不純物がイオン注入されないため、第1Nドーピング領域(506)が形成されない。
【００２８】
次いで、図７に図示された通り、上記N-イオン注入マスク(505)をそのまま使用して、約100keV以下の低エネルギーでN-イオン注入を実施することにより、第2Nドーピング領域(shallow N-)(507)を形成する。
【００２９】
同様に、図９（Ａ）に示したように、ピンドフォトダイオードが形成される活性領域のエッジの一部(600)には、N型不純物がイオン注入されないため第2Nドーピング領域(507)が形成されない。
【００３０】
次に、図８に図示したように、上記N-イオン注入マスク(505)を除去した後、Pドーピング領域を形成するためのP0イオン注入マスク(508)を形成してP0イオン注入を実施し、Pドーピング領域(P0)(509)を形成する。
【００３１】
図９（Ｂ）に図示された通り、P0イオン注入マスク(508)は、ピンドフォトダイオードが形成される活性領域を全部露出させるようにパター二ングされる。
【００３２】
図１０には、本発明の他の実施の形態に係るピンドフォトダイオードの構造が図示されている。
【００３３】
図１０を参照すれば、本発明の他の実施の形態に係るピンドフォトダイオード(PPD)は、P+基板上に5〜10μmの厚さに成長させたP-エピ層(P-epi) 内に、第1Pドーピング領域(Middle P-)を挟み、上下に第1及び第2Nドーピング領域(Deep N-)(Shallow N-)が位置し、第 1 及び第 2N ドーピング領域 (Deep N-)(Shallow N-) がトランスファーゲートのエッジ下方で相互に接続されている。また、第 2P ドーピング領域 (Shallow P0) が、第2Nドーピング領域(Shallow N-) と上記P-エピ層(P-epi)の表面間に形成されて、上記フィールド酸化膜(FOX)のエッジ下方で上記第1Pドーピング領域(Middle P-)と接続している。
【００３４】
上記第1Pドーピング領域(Middle P-)と上記P-エピ層(P-epi)もフィールド酸化膜(FOX)のエッジ下方で相互に接続されている。
【００３５】
一方、本発明の一実施の形態と同様に、P-エピ層(P-epi)は約E14/cm3のドーパント濃度で、第1及び第2Nドーピング領域(deep N-)(shallow N-)と第1Pドーピング領域(Middle P-)は各々約E17/cm3のドーパント濃度で、第2Pドーピング領域(shallow P0)は約E18/cm3のドーパント濃度になるように構成されている。
【００３６】
結局、図１０に示された本発明の一実施の形態に係るピンドフォトダイオードは、P-エピ層(P-epi)の内部で4個のPN接合を含み、これによりピンドフォトダイオードの静電容量は、２つだけのPN接合を持つ図1の従来の技術に比べてより大きくなる。すなわち、光電荷を蓄積することができる量が増加し、イメージセンサに要求される高い"量子効率"を得ることができる。
【００３７】
また、P-エピ層(P-epi)と第1Pドーピング領域(Middle P-)及び第2Pドーピング領域(Shallow P0)は、フィールド領域のエッジ下方で相互に接続しており、トランスファーゲート(Tx)のエッジ下方で第1Nドーピング領域(Deep N-)と第2Nドーピング領域(Shallow N-)が相互に接続している。そのため、3.3V以下の電源電圧を使用するCMOSイメージセンサにおいても、第1Pドーピング領域(Middle P-)と第1Nドーピング領域(Deep N-)及び第2Nドーピング領域(Shallow N-)が相互に等電位になるので、安定的に完全空乏化することが可能になる。
【００３８】
さらに、第1Pドーピング領域(Middle P-)と第1Nドーピング領域(Deep N-)及び第2Nドーピング領域(Shallow N-)が全部完全空乏化されるので、従来に比べてより深い空乏層深さを得ることができ、これにより光電荷を蓄積できる領域が増加し、イメージセンサに要求される高い"量子効率"を得ることができる。
【００３９】
図１１ないし図１５は上記図１０の構造を有するピンドフォトダイオードを製造する各工程における素子の構造を示す断面図であり、これらの図により本発明の他の実施の形態に係るピンドフォトダイオード製造方法を説明する。
【００４０】
まず、図１１を参照すれば、P+基板(801)上に5〜10μmの厚さのP-エピ層(P-epi)(802)を成長させて、P-エピ層(802)に素子分離のためのフィールド酸化膜(FOX)(803)を形成した後、ポリシリコン膜(804a)とタングステンシリサイド膜(804b)を順に形成した後、マスキング及びエッチングにより、トランスファートランジスタ及びリセットトランジスタの各ゲートを形成する。
【００４１】
次いで、図１２に図示された通り、N-イオン注入マスク(805)を形成して、約200keVの高エネルギーでN-イオン注入を実施して、第1Nドーピング領域(deep N-)(806)を形成する。
【００４２】
N-イオン注入マスク(805)の平面図が図１６に図示されているように、N-イオン注入マスク(805)は、そのエッジが、ピンドフォトダイオードが形成される活性領域とフィールド領域(フィールド酸化膜が形成された領域)間の境界 (図面の点線)に実質的に整合し、活性領域の一部(910)を覆うパターン形状となっている。
【００４３】
すなわち、ピンドフォトダイオードが形成される活性領域のエッジ一部(910)には、N型不純物がイオン注入されないため、第1Nドーピング領域(806)が形成されない。
【００４４】
次いで、図１３に図示された通り、上記N-イオン注入マスク(805)を除去して、P-イオン注入マスク(807)を形成した後、約150keV程度の中エネルギーでP-イオン注入を実施して、上記第1Nドーピング領域(806)上に第1Pドーピング領域(Middle P-)(808)を形成する。
【００４５】
P-イオン注入マスク(807)の平面図が図１７に示されているように、P-イオン注入マスク(807)は、そのエッジが、ピンドフォトダイオードが形成される活性領域とフィールド領域(フィールド酸化膜が形成された領域)間の境界 (図面の点線)に実質的に整合しており、トランスファーゲートを完全に覆うパターン形状となっている。
【００４６】
すなわち、ピンドフォトダイオードが形成される活性領域では、トランスファーゲートのエッジの下方における一部活性領域(920)（図１７参照）にはP-不純物がイオン注入されないため、その部分には第1Pドーピング領域(808)が形成されない。
【００４７】
次いで、図１４に図示された通り、P-イオン注入マスク(807)を除去した後、再度N-イオン注入マスク(809)を形成して、約100keV程度の低エネルギーでN-イオン注入を実施することにより、第2Nドーピング領域(shallow N-)(810)を形成する。
【００４８】
N-イオン注入マスク(809)は、図１６に示されたN-イオン注入マスク(805)と同じ形状であるので、同様に、図１６に示したピンドフォトダイオードが形成される活性領域のエッジの一部(910)には、N型不純物がイオン注入されないため、第2Nドーピング領域(810)が形成されない。
【００４９】
終わりに、図１５に示されているように、上記N-イオン注入マスク(809)を除去した後、P0イオン注入マスク(811)を形成し、約50KeV以下の低エネルギーでP0イオン注入を実施して、第2Pドーピング領域(shallow P0)(812)を形成する。
【００５０】
図１８に図示された通り、P0イオン注入マスク(811)は、ピンドフォトダイオードが形成される活性領域を全て露出させるようにパター二ングされる。
【００５１】
本発明の技術思想は、上記望ましい実施の形態によって具体的に記述されたが、上記一実施の形態はその説明のためのものでありその制限のためのものでないことに注意するべきである。
【００５２】
また、本発明の技術分野における通常の知識を有するものであれば、本発明の技術思想の範囲内で多様な実施の形態が可能であることを理解することができるであろう。
【００５３】
【発明の効果】
本発明に係るピンドフォトダイオードを用いたイメージセンサは、イメージセンサの光感知領域に入射した光子により発生する光電荷を蓄積することができる空乏層の深さ(Depletion Depth)が深く、 PN 接合の数が多いので、光感度が向上し、静電容量を増加させることができる。そのため、イメージセンサ製品の画質を改善できる。
【図面の簡単な説明】
【図1】 従来の技術に係るピンドフォトダイオード構造を示す断面図である。
【図2】 本発明の一実施例に係るピンドフォトダイオードの構造を示す断面図である。
【図3】図2の作用を説明するための図面である。
【図4】 図1の作用を説明するための図面である。
【図5】 本発明の一実施の形態に係るピンドフォトダイオードの製造工程における素子の構造を示す断面図である。
【図６】 本発明の一実施の形態に係るピンドフォトダイオードの製造工程における素子の構造を示す断面図である。
【図７】 本発明の一実施の形態に係るピンドフォトダイオードの製造工程における素子の構造を示す断面図である。
【図８】 本発明の一実施の形態に係るピンドフォトダイオードの製造工程における素子の構造を示す断面図である。
【図９】 N-イオン注入マスクとP0イオン注入マスクの平面図である。
【図１０】 N- イオン注入マスクと P0 イオン注入マスクの平面図である。
【図１１】 本発明の他の実施例に係るピンドフォトダイオードの構造を示す断面図である。
【図１２】 本発明の他の実施例に係るピンドフォトダイオードの製造工程における素子の構造を示す断面図である。
【図１３】 本発明の他の実施例に係るピンドフォトダイオードの製造工程における素子の構造を示す断面図である。
【図１４】 本発明の他の実施例に係るピンドフォトダイオードの製造工程における素子の構造を示す断面図である。
【図１５】 本発明の他の実施例に係るピンドフォトダイオードの製造工程における素子の構造を示す断面図である。
【図１６】 イオン注入マスクの形状を示す平面図である。
【図１７】 イオン注入マスクの形状を示す平面図である。
【図１８】 イオン注入マスクの形状を示す平面図である。
【符号の説明】
PPD:ピンドフォトダイオード
FOX:フィールド酸化膜
P-epi:P-エピ層
Tx:トランスファートランジスタゲート（トランスファーゲート）
deep N-:第1Nドーピング領域
shallow N-:第2Nドーピング領域
P0:Pドーピング領域
【発明が属する技術分野】
本発明はイメージセンサのピンドフォトダイオード及びその製造方法に関し、特にCMOS工程により製造されるイメージセンサ(以下、単に"CMOSイメージセンサ"という)のピンドフォトダイオード及びその製造方法に関する。
【０００２】
【従来の技術】
周知の通り、ピンドフォトダイオードは、CCD(charge coupled device)イメージセンサまたはCMOSイメージセンサにおいて、外部からの光を感知して光電荷を生成及び蓄積する素子として使われ、基板内部に埋め込まれたPNP(またはNPN)接合構造を持っているので、ベリードフォトダイオード(Buried Photodiode)とも呼ばれる。
【０００３】
このような、ピンドフォトダイオードは、ソース/ドレーンPN接合構造またはモスキャパシター構造等の他の構造のフォトダイオードに比べて色々な長所を持っており、その長所の内の１つは、空乏層の深さが深いので、入射された光子を電子に変える能力が優れていることである。
【０００４】
すなわち、PNP接合構造のピンドフォトダイオードは、N領域が完全に空乏化され、空乏層がN領域に介在している２つのP領域に形成されるので、空乏層の深さを増加させて"量子効率(Quantum Efficiency)"を増加させることができる。これにより光感度が優れている。
【０００５】
一方、5Vまたは3.3V以下の電源電圧を使用するCMOSイメージセンサに適用されたPNP接合構造のピンドフォトダイオードは、電源電圧以下(例えば1.2Vないし2.8V)で２つのP領域が互いに等電位でない場合には、N領域が安定的に完全空乏化されないので、"量子効率"を向上させることができない。
【０００６】
図1には従来のピンドフォトダイオードの構造が図示されている。
【０００７】
図1を参照すれば、ピンドフォトダイオード(PPD)は、P-エピ層(P-epi)にNドーピング領域(Deep N-)とPドーピング領域(P0)が形成されたPNP構造を持っている。この時、Nドーピング領域(Deep N-)を形成するためのN-イオン注入マスクと、Pドーピング領域(P0)を形成するためのP0イオン注入マスクの大きさが異なるマスクを使用し、N-イオン注入マスクのオープン領域よりP0イオン注入マスクのオープン領域がより大きくなるようにすると、P-エピ層(P-epi)とPドーピング領域(P0)が、Nドーピング領域(deep N-)により遮断されることなく低電圧で容易に等電位になるので、3.3V以下の低電圧で互いに等電位になり、安定的にNドーピング領域(deep N-)の完全空乏化が可能になった。
【０００８】
しかし、図1に示した従来の技術は、低電圧で完全空乏化が可能であるので"量子効率"をある程度改善する効果があり、低濃度のP-エピ層を使用することによりある程度空乏層の深さを増加させることができるが、要望される"量子効率"を得ることができる程度に、すなわち一定水準の高い光感度を得ることができる程度に充分な空乏層の深さを得ることができないという問題点がある。
【０００９】
【発明が解決しようとする課題】
本発明の目的は、非常に高い光感度を得るために、空乏層の深さを従来の技術に比べてより一層増加させることができるピンドフォトダイオード及びその製造方法を提供することにある。
【００１０】
本発明の他の目的は、フォトダイオードの静電容量を増大させることができるピンドフォトダイオード及びその製造方法を提供することにある。
【００１２】
【課題を解決するための手段】
上記目的を達成するための本発明に係るイメージセンサのピンドフォトダイオード製造方法は、第1導電型の半導体層を準備する段階と、素子分離膜を形成することにより、上記半導体層にフィールド領域と活性領域とを画定する段階と、上記活性領域にトランスファゲートを形成する段階と、エッジを上記活性領域と上記フィールド領域間との境界に整合させて、上記エッジの一部領域が上記活性領域を覆い、上記活性領域のその他の領域を露出させた第1イオン注入マスクパターンを形成する段階と、上記第1イオン注入マスクパターンにより露出させた上記活性領域に、第2導電型不純物を、異なるエネルギーで少なくとも２回イオン注入することにより、少なくとも２層が積層された第1ドーピング領域を形成する段階と、上記第1イオン注入マスクパターンを除去する段階と、エッジを上記活性領域と上記フィールド領域間の境界に整合させて、露出部が上記第1イオン注入マスクパターンより広く、上記一部領域を含む上記活性領域を露出させた第2イオン注入マスクパターンを形成する段階と、上記第2イオン注入マスクパターンにより露出させた上記活性領域に第1導電型不純物をイオン注入することにより、上記第1ドーピング領域と上記半導体層の表面間に、第１導電型の第2ドーピング領域を形成する段階とを含み、上記トランスファゲートの上記活性領域側において整合した上記第１ドーピング領域及び上記第２ドーピング領域を形成することを特徴としている。
【００１３】
また、本発明に係るイメージセンサのピンドフォトダイオードは、第1導電型の半導体層と、上記半導体層上に形成されたトランスファゲートと、上記半導体層の内部に形成され、少なくとも１層の第1導電型の第1ドーピング領域の上下に位置し、上記トランスファゲートの一端側に整合し、その一端側エッジが相互に接続され、その他端側エッジが上記第1ドーピング領域により分離された少なくとも２層の第2導電型の第2ドーピング領域と、上記少なくとも２層の第２ドーピング領域のうち、最上部の上記第2ドーピング領域と上記半導体層の表面間に形成され、その面積が上記第2ドーピング領域の面積より広く、その面積が広い領域により、上記第1ドーピング領域上と接続された第1導電型の第3ドーピング領域とを備えている。
【００１６】
【発明の実施の形態】
以下、本発明の一実施の形態を添付図面に基づき説明する。図2には、本発明の一実施の形態に係るピンドフォトダイオードの構造が図示されている。
【００１７】
図2を参照すれば、本発明の一実施の形態に係るピンドフォトダイオード(PPD)は、P+基板上に5〜10μmの厚さに成長させたP-エピ層(P-epi)と、上記P-エピ層(P-epi)の内部に形成され、異なるエネルギーによる２回のイオン注入により、 N 型不純物の層が積層形成された第1及び第2Nドーピング領域(deep N-)(shallow N-)と、上記第2Nドーピング領域(shallow N-) と上記P-エピ層(P-epi)の表面間に形成され、その幅が上記第1及び第2Nドーピング領域(deep N-)(shallow N-)の幅より広く、その一部の領域が上記P-エピ層(P-epi) に形成されたPドーピング領域(P0)を含んで構成される。
【００１８】
ここで、P-エピ層(P-epi)は約E14/cm3のドーパント濃度で、第1及び第2Nドーピング領域(deep N-)(shallow N-)は約E17/cm3のドーパント濃度で、Pドーピング領域(P0)は約E18/cm3のドーパント濃度である。周知のようにこのようなドーパント濃度の構成により、P-エピ層(P-epi)の深いところまで空乏領域が形成される。
【００１９】
図3及び図4は、各々図2の本発明と図1の従来の技術間の作用を比較説明するための断面図であり、これらの図により本発明の特徴的作用効果を説明する。
【００２０】
図3を参照すれば、トランスファートランジスタゲート（以下、トランスファーゲートと記す）(Tx)とリセットトランジスタゲート（以下、リセットゲートと記す）(図示せず)がターンオンされると、第1及び第2Nドーピング領域(deep N-)(shallow N-)に電源電圧からの電圧が印加され、空乏化が開始される。第1及び第2Nドーピング領域(deep N-)(shallow N-)が完全空乏状態になれば、空乏層の深さは"h1"になる。
【００２１】
これに対し、従来の技術を示す図4を参照すれば、単一のNドーピング領域(deep N-)だけが存在するので、Nドーピング領域(deep N-)が完全空乏状態になった時空乏層の深さは"h2"となる。
【００２２】
ここで"h1"は"h2"より大きく、これは第1及び第2Nドーピング領域(deepN-)(shallow N-)を合せたNドーピング領域の厚さが、従来のNドーピング領域(deep N-)単独の場合より厚いためである。
【００２３】
結局、本発明の一実施の形態の場合は、所定面積に厚いNドーピング領域を形成するために、異なるエネルギーによる複数回のイオン注入によりNドーピング領域を形成する。これにより空乏層の深さを増加させようとすることにその特徴がある。
【００２４】
図5ないし図８は、図2の構造を形成するための各工程における素子の構造を示す断面図であり、これらの図により本発明の一実施の形態に係るピンドフォトダイオードの製造方法を説明する。
【００２５】
まず、図5を参照すれば、P+基板(501)上に5〜10μmの厚さのP-エピ層(502)を成長させて、P-エピ層(P-epi)(502)に素子分離のためのフィールド酸化膜(FOX)(503)を形成した後、ポリシリコン膜(504a)とタングステンシリサイド膜(504b)を順に形成し、マスキング及びエッチングによりトランスファーゲート(Tx)及びリセットゲート(Rx)を形成する。
【００２６】
次いで、図６に図示された通り、Nドーピング領域を形成するためのN-イオン注入マスク(505)を形成して、約200keV以上の高エネルギーでN-イオン注入を実施して第1Nドーピング領域(deep N-)(506)を形成する。
【００２７】
この時、N-イオン注入マスク(505)の平面形状は図９に図示されているように、N-イオン注入マスク(505) のエッジが、ピンドフォトダイオードが形成される活性領域とフィールド領域(フィールド酸化膜が形成された領域)間の境界 (図面の点線)に実質的に整合し、マスクの一部が活性領域の一部(600)を覆うパターン形状となっている。すなわち、ピンドフォトダイオードが形成される活性領域のエッジの一部(600)にはN型不純物がイオン注入されないため、第1Nドーピング領域(506)が形成されない。
【００２８】
次いで、図７に図示された通り、上記N-イオン注入マスク(505)をそのまま使用して、約100keV以下の低エネルギーでN-イオン注入を実施することにより、第2Nドーピング領域(shallow N-)(507)を形成する。
【００２９】
同様に、図９（Ａ）に示したように、ピンドフォトダイオードが形成される活性領域のエッジの一部(600)には、N型不純物がイオン注入されないため第2Nドーピング領域(507)が形成されない。
【００３０】
次に、図８に図示したように、上記N-イオン注入マスク(505)を除去した後、Pドーピング領域を形成するためのP0イオン注入マスク(508)を形成してP0イオン注入を実施し、Pドーピング領域(P0)(509)を形成する。
【００３１】
図９（Ｂ）に図示された通り、P0イオン注入マスク(508)は、ピンドフォトダイオードが形成される活性領域を全部露出させるようにパター二ングされる。
【００３２】
図１０には、本発明の他の実施の形態に係るピンドフォトダイオードの構造が図示されている。
【００３３】
図１０を参照すれば、本発明の他の実施の形態に係るピンドフォトダイオード(PPD)は、P+基板上に5〜10μmの厚さに成長させたP-エピ層(P-epi) 内に、第1Pドーピング領域(Middle P-)を挟み、上下に第1及び第2Nドーピング領域(Deep N-)(Shallow N-)が位置し、第 1 及び第 2N ドーピング領域 (Deep N-)(Shallow N-) がトランスファーゲートのエッジ下方で相互に接続されている。また、第 2P ドーピング領域 (Shallow P0) が、第2Nドーピング領域(Shallow N-) と上記P-エピ層(P-epi)の表面間に形成されて、上記フィールド酸化膜(FOX)のエッジ下方で上記第1Pドーピング領域(Middle P-)と接続している。
【００３４】
上記第1Pドーピング領域(Middle P-)と上記P-エピ層(P-epi)もフィールド酸化膜(FOX)のエッジ下方で相互に接続されている。
【００３５】
一方、本発明の一実施の形態と同様に、P-エピ層(P-epi)は約E14/cm3のドーパント濃度で、第1及び第2Nドーピング領域(deep N-)(shallow N-)と第1Pドーピング領域(Middle P-)は各々約E17/cm3のドーパント濃度で、第2Pドーピング領域(shallow P0)は約E18/cm3のドーパント濃度になるように構成されている。
【００３６】
結局、図１０に示された本発明の一実施の形態に係るピンドフォトダイオードは、P-エピ層(P-epi)の内部で4個のPN接合を含み、これによりピンドフォトダイオードの静電容量は、２つだけのPN接合を持つ図1の従来の技術に比べてより大きくなる。すなわち、光電荷を蓄積することができる量が増加し、イメージセンサに要求される高い"量子効率"を得ることができる。
【００３７】
また、P-エピ層(P-epi)と第1Pドーピング領域(Middle P-)及び第2Pドーピング領域(Shallow P0)は、フィールド領域のエッジ下方で相互に接続しており、トランスファーゲート(Tx)のエッジ下方で第1Nドーピング領域(Deep N-)と第2Nドーピング領域(Shallow N-)が相互に接続している。そのため、3.3V以下の電源電圧を使用するCMOSイメージセンサにおいても、第1Pドーピング領域(Middle P-)と第1Nドーピング領域(Deep N-)及び第2Nドーピング領域(Shallow N-)が相互に等電位になるので、安定的に完全空乏化することが可能になる。
【００３８】
さらに、第1Pドーピング領域(Middle P-)と第1Nドーピング領域(Deep N-)及び第2Nドーピング領域(Shallow N-)が全部完全空乏化されるので、従来に比べてより深い空乏層深さを得ることができ、これにより光電荷を蓄積できる領域が増加し、イメージセンサに要求される高い"量子効率"を得ることができる。
【００３９】
図１１ないし図１５は上記図１０の構造を有するピンドフォトダイオードを製造する各工程における素子の構造を示す断面図であり、これらの図により本発明の他の実施の形態に係るピンドフォトダイオード製造方法を説明する。
【００４０】
まず、図１１を参照すれば、P+基板(801)上に5〜10μmの厚さのP-エピ層(P-epi)(802)を成長させて、P-エピ層(802)に素子分離のためのフィールド酸化膜(FOX)(803)を形成した後、ポリシリコン膜(804a)とタングステンシリサイド膜(804b)を順に形成した後、マスキング及びエッチングにより、トランスファートランジスタ及びリセットトランジスタの各ゲートを形成する。
【００４１】
次いで、図１２に図示された通り、N-イオン注入マスク(805)を形成して、約200keVの高エネルギーでN-イオン注入を実施して、第1Nドーピング領域(deep N-)(806)を形成する。
【００４２】
N-イオン注入マスク(805)の平面図が図１６に図示されているように、N-イオン注入マスク(805)は、そのエッジが、ピンドフォトダイオードが形成される活性領域とフィールド領域(フィールド酸化膜が形成された領域)間の境界 (図面の点線)に実質的に整合し、活性領域の一部(910)を覆うパターン形状となっている。
【００４３】
すなわち、ピンドフォトダイオードが形成される活性領域のエッジ一部(910)には、N型不純物がイオン注入されないため、第1Nドーピング領域(806)が形成されない。
【００４４】
次いで、図１３に図示された通り、上記N-イオン注入マスク(805)を除去して、P-イオン注入マスク(807)を形成した後、約150keV程度の中エネルギーでP-イオン注入を実施して、上記第1Nドーピング領域(806)上に第1Pドーピング領域(Middle P-)(808)を形成する。
【００４５】
P-イオン注入マスク(807)の平面図が図１７に示されているように、P-イオン注入マスク(807)は、そのエッジが、ピンドフォトダイオードが形成される活性領域とフィールド領域(フィールド酸化膜が形成された領域)間の境界 (図面の点線)に実質的に整合しており、トランスファーゲートを完全に覆うパターン形状となっている。
【００４６】
すなわち、ピンドフォトダイオードが形成される活性領域では、トランスファーゲートのエッジの下方における一部活性領域(920)（図１７参照）にはP-不純物がイオン注入されないため、その部分には第1Pドーピング領域(808)が形成されない。
【００４７】
次いで、図１４に図示された通り、P-イオン注入マスク(807)を除去した後、再度N-イオン注入マスク(809)を形成して、約100keV程度の低エネルギーでN-イオン注入を実施することにより、第2Nドーピング領域(shallow N-)(810)を形成する。
【００４８】
N-イオン注入マスク(809)は、図１６に示されたN-イオン注入マスク(805)と同じ形状であるので、同様に、図１６に示したピンドフォトダイオードが形成される活性領域のエッジの一部(910)には、N型不純物がイオン注入されないため、第2Nドーピング領域(810)が形成されない。
【００４９】
終わりに、図１５に示されているように、上記N-イオン注入マスク(809)を除去した後、P0イオン注入マスク(811)を形成し、約50KeV以下の低エネルギーでP0イオン注入を実施して、第2Pドーピング領域(shallow P0)(812)を形成する。
【００５０】
図１８に図示された通り、P0イオン注入マスク(811)は、ピンドフォトダイオードが形成される活性領域を全て露出させるようにパター二ングされる。
【００５１】
本発明の技術思想は、上記望ましい実施の形態によって具体的に記述されたが、上記一実施の形態はその説明のためのものでありその制限のためのものでないことに注意するべきである。
【００５２】
また、本発明の技術分野における通常の知識を有するものであれば、本発明の技術思想の範囲内で多様な実施の形態が可能であることを理解することができるであろう。
【００５３】
【発明の効果】
本発明に係るピンドフォトダイオードを用いたイメージセンサは、イメージセンサの光感知領域に入射した光子により発生する光電荷を蓄積することができる空乏層の深さ(Depletion Depth)が深く、 PN 接合の数が多いので、光感度が向上し、静電容量を増加させることができる。そのため、イメージセンサ製品の画質を改善できる。
【図面の簡単な説明】
【図1】 従来の技術に係るピンドフォトダイオード構造を示す断面図である。
【図2】 本発明の一実施例に係るピンドフォトダイオードの構造を示す断面図である。
【図3】図2の作用を説明するための図面である。
【図4】 図1の作用を説明するための図面である。
【図5】 本発明の一実施の形態に係るピンドフォトダイオードの製造工程における素子の構造を示す断面図である。
【図６】 本発明の一実施の形態に係るピンドフォトダイオードの製造工程における素子の構造を示す断面図である。
【図７】 本発明の一実施の形態に係るピンドフォトダイオードの製造工程における素子の構造を示す断面図である。
【図８】 本発明の一実施の形態に係るピンドフォトダイオードの製造工程における素子の構造を示す断面図である。
【図９】 N-イオン注入マスクとP0イオン注入マスクの平面図である。
【図１０】 N- イオン注入マスクと P0 イオン注入マスクの平面図である。
【図１１】 本発明の他の実施例に係るピンドフォトダイオードの構造を示す断面図である。
【図１２】 本発明の他の実施例に係るピンドフォトダイオードの製造工程における素子の構造を示す断面図である。
【図１３】 本発明の他の実施例に係るピンドフォトダイオードの製造工程における素子の構造を示す断面図である。
【図１４】 本発明の他の実施例に係るピンドフォトダイオードの製造工程における素子の構造を示す断面図である。
【図１５】 本発明の他の実施例に係るピンドフォトダイオードの製造工程における素子の構造を示す断面図である。
【図１６】 イオン注入マスクの形状を示す平面図である。
【図１７】 イオン注入マスクの形状を示す平面図である。
【図１８】 イオン注入マスクの形状を示す平面図である。
【符号の説明】
PPD:ピンドフォトダイオード
FOX:フィールド酸化膜
P-epi:P-エピ層
Tx:トランスファートランジスタゲート（トランスファーゲート）
deep N-:第1Nドーピング領域
shallow N-:第2Nドーピング領域
P0:Pドーピング領域
Claims (8)
- イメージセンサのピンドフォトダイオード製造方法において、
第１導電型の半導体層を準備する段階と、
素子分離膜を形成することにより、上記半導体層にフィールド領域と活性領域とを画定する段階と、
上記活性領域にトランスファゲートを形成する段階と、
エッジを上記活性領域と上記フィールド領域間の境界に整合させて、上記エッジの一部領域が上記活性領域の一部を覆い、上記活性領域のその他の領域を露出させた第１イオン注入マスクパターンを形成する段階と、
上記第１イオン注入マスクパターンにより露出させた上記活性領域に、第２導電型不純物を、異なるエネルギーで少なくとも２回イオン注入することにより、少なくとも２層が積層された第１ドーピング領域を形成する段階と、
上記第１イオン注入マスクパターンを除去する段階と、
エッジを上記活性領域と上記フィールド領域間の境界に整合させて、露出部が上記第１イオン注入マスクパターンより広く、上記一部領域を含む上記活性領域を露出させた第２イオン注入マスクパターンを形成する段階と、
上記第２イオン注入マスクパターンにより露出させた上記活性領域に第１導電型不純物をイオン注入することにより、上記第１ドーピング領域と上記半導体層の表面間に、第１導電型の第２ドーピング領域を形成する段階とを含み、
上記トランスファゲートの上記活性領域側において整合した上記第１ドーピング領域及び上記第２ドーピング領域を形成する、イメージセンサのピンドフォトダイオード製造方法。 - 上記半導体層は、第１導電型の半導体基板上に形成されたエピタキシャル層である請求項１記載のピンドフォトダイオード製造方法。
- 上記半導体層は約Ｅ１４／ｃｍ３の第１導電型ドーパント濃度とし、
上記第１ドーピング領域は約Ｅ１７／ｃｍ３の第２導電型ドーパント濃度になるようにイオン注入し、
上記第２ドーピング領域は約Ｅ１８／ｃｍ３の第１導電型ドーパント濃度になるようにイオン注入する請求項２記載のピンドフォトダイオード製造方法。 - 上記第１導電型及び第２導電型は、相互に相補的なＰ型またはＮ型である請求項１〜３のいずれかの項に記載のピンドフォトダイオード製造方法。
- イメージセンサのピンドフォトダイオードにおいて、
第１導電型の半導体層と、
上記半導体層上に形成されたトランスファゲートと、
上記半導体層の内部に形成され、少なくとも１層の第１導電型の第１ドーピング領域の上下に位置し、上記トランスファゲートの一端側に整合し、その一端側エッジが相互に接続され、その他端側エッジが上記第１ドーピング領域により分離された少なくとも２層の第２導電型の第２ドーピング領域と、
上記少なくとも２層の第２ドーピング領域のうち、最上部の上記第２ドーピング領域と上記半導体層の表面間に形成され、その面積が上記第２ドーピング領域の面積より広く、その面積が広い領域により、上記第１ドーピング領域と接続された第１導電型の第３ドーピング領域とを備えたイメージセンサのピンドフォトダイオード。 - 上記半導体層の下部に、上記半導体層より高い第１導電型のドーパント濃度の半導体基板をさらに備え、上記半導体層は、厚さが５〜１０μｍのエピタキシャル層である請求項５記載のピンドフォトダイオード。
- 上記半導体層は約Ｅ１４／ｃｍ３のドーパント濃度であり、
上記第１及び第２ドーピング領域は約Ｅ１７／ｃｍ３のドーパント濃度であり、
上記第３ドーピング領域は約Ｅ１８／ｃｍ３のドーパント濃度である請求項６記載のピンドフォトダイオード。 - 上記第１導電型及び第２導電型は、相互に相補的なＰ型またはＮ型である請求項５記載のピンドフォトダイオード。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980024575A KR100303323B1 (ko) | 1998-06-27 | 1998-06-27 | 이미지센서의핀드포토다이오드및그제조방법 |
| KR1998-24575 | 1998-06-27 | ||
| KR1019980024643A KR100275123B1 (ko) | 1998-06-29 | 1998-06-29 | 이미지센서의 핀드 포토다이오드 및 그 제조방법 |
| KR1998-24643 | 1998-06-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000031525A JP2000031525A (ja) | 2000-01-28 |
| JP4139931B2 true JP4139931B2 (ja) | 2008-08-27 |
Family
ID=26633823
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18238499A Expired - Fee Related JP4139931B2 (ja) | 1998-06-27 | 1999-06-28 | イメ―ジセンサのピンドフォトダイオ―ド及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6489643B1 (ja) |
| JP (1) | JP4139931B2 (ja) |
| TW (1) | TW437079B (ja) |
Families Citing this family (61)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020020086A (ko) * | 2000-09-07 | 2002-03-14 | 박용 | 씨모스 이미지 센서 |
| JP4270742B2 (ja) * | 2000-11-30 | 2009-06-03 | Ｎｅｃエレクトロニクス株式会社 | 固体撮像装置 |
| KR100381026B1 (ko) * | 2001-05-22 | 2003-04-23 | 주식회사 하이닉스반도체 | 펀치전압과 포토다이오드의 집전양을 증가시킬 수 있는씨모스 이미지 센서 및 그 제조 방법 |
| US7057256B2 (en) | 2001-05-25 | 2006-06-06 | President & Fellows Of Harvard College | Silicon-based visible and near-infrared optoelectric devices |
| US7442629B2 (en) | 2004-09-24 | 2008-10-28 | President & Fellows Of Harvard College | Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate |
| KR100907884B1 (ko) | 2002-12-31 | 2009-07-15 | 동부일렉트로닉스 주식회사 | 반도체 포토 다이오드 및 이의 제조 방법 |
| US7087944B2 (en) * | 2003-01-16 | 2006-08-08 | Micron Technology, Inc. | Image sensor having a charge storage region provided within an implant region |
| US7078745B2 (en) * | 2003-03-05 | 2006-07-18 | Micron Technology, Inc. | CMOS imager with enhanced transfer of charge and low voltage operation |
| US6921934B2 (en) * | 2003-03-28 | 2005-07-26 | Micron Technology, Inc. | Double pinned photodiode for CMOS APS and method of formation |
| JP3977285B2 (ja) * | 2003-05-15 | 2007-09-19 | キヤノン株式会社 | 固体撮像素子の製造方法 |
| US7122408B2 (en) * | 2003-06-16 | 2006-10-17 | Micron Technology, Inc. | Photodiode with ultra-shallow junction for high quantum efficiency CMOS image sensor and method of formation |
| US7009227B2 (en) * | 2003-06-16 | 2006-03-07 | Micron Technology, Inc. | Photodiode structure and image pixel structure |
| US7187018B2 (en) * | 2003-06-25 | 2007-03-06 | Micron Technology, Inc. | Reduced barrier photodiode/transfer gate device structure of high efficiency charge transfer and reduced lag and method of formation |
| JP4219755B2 (ja) * | 2003-07-16 | 2009-02-04 | ローム株式会社 | イメージセンサの製造方法およびイメージセンサ |
| US6900484B2 (en) * | 2003-07-30 | 2005-05-31 | Micron Technology, Inc. | Angled pinned photodiode for high quantum efficiency |
| US8039882B2 (en) * | 2003-08-22 | 2011-10-18 | Micron Technology, Inc. | High gain, low noise photodiode for image sensors and method of formation |
| US7253392B2 (en) * | 2003-09-08 | 2007-08-07 | Micron Technology, Inc. | Image sensor with photo diode gate |
| KR100535926B1 (ko) * | 2003-09-22 | 2005-12-09 | 동부아남반도체 주식회사 | 씨모스 이미지 센서 제조 방법 |
| US7420233B2 (en) * | 2003-10-22 | 2008-09-02 | Micron Technology, Inc. | Photodiode for improved transfer gate leakage |
| US20050128327A1 (en) * | 2003-12-10 | 2005-06-16 | Bencuya Selim S. | Device and method for image sensing |
| US20050274994A1 (en) * | 2004-06-14 | 2005-12-15 | Rhodes Howard E | High dielectric constant spacer for imagers |
| US20060049464A1 (en) * | 2004-09-03 | 2006-03-09 | Rao G R Mohan | Semiconductor devices with graded dopant regions |
| US7154137B2 (en) * | 2004-10-12 | 2006-12-26 | Omnivision Technologies, Inc. | Image sensor and pixel having a non-convex photodiode |
| KR100678269B1 (ko) * | 2004-10-18 | 2007-02-02 | 삼성전자주식회사 | 씨모스 방식의 이미지 센서와 그 제작 방법 |
| KR100660275B1 (ko) * | 2004-12-29 | 2006-12-20 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서 화소의 전달 트랜지스터 및 그 제조방법 |
| KR100672675B1 (ko) * | 2004-12-30 | 2007-01-24 | 동부일렉트로닉스 주식회사 | 시모스 이미지 센서의 청색 광감지 소자의 제조방법 |
| KR100649012B1 (ko) * | 2004-12-30 | 2006-11-27 | 동부일렉트로닉스 주식회사 | 색재현성 향상을 위한 씨모스 이미지 센서 및 그 제조방법 |
| JP2006294871A (ja) * | 2005-04-11 | 2006-10-26 | Matsushita Electric Ind Co Ltd | 固体撮像装置 |
| KR100760142B1 (ko) * | 2005-07-27 | 2007-09-18 | 매그나칩 반도체 유한회사 | 고해상도 ｃｍｏｓ 이미지 센서를 위한 스택형 픽셀 |
| US7633134B2 (en) | 2005-12-29 | 2009-12-15 | Jaroslav Hynecek | Stratified photodiode for high resolution CMOS image sensor implemented with STI technology |
| WO2007077286A1 (en) | 2006-01-05 | 2007-07-12 | Artto Aurola | Semiconductor radiation detector detecting visible light |
| JP4467542B2 (ja) * | 2006-06-15 | 2010-05-26 | 日本テキサス・インスツルメンツ株式会社 | 固体撮像装置 |
| KR20080016259A (ko) * | 2006-08-18 | 2008-02-21 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서 및 그 제조방법 |
| US20080079108A1 (en) * | 2006-09-29 | 2008-04-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for Improving Sensitivity of Backside Illuminated Image Sensors |
| FR2910713B1 (fr) * | 2006-12-26 | 2009-06-12 | St Microelectronics Sa | Photodiode verrouillee a grande capacite de stockage, par exemple pour un capteur d'image, procede de realisation associe, et capteur d'image comprenant une telle diode. |
| KR101146590B1 (ko) * | 2007-05-29 | 2012-05-16 | 삼성전자주식회사 | 다중우물 시모스 이미지센서 및 그 제조방법 |
| KR101019279B1 (ko) | 2007-07-24 | 2011-03-07 | 크로스텍 캐피탈, 엘엘씨 | 이미지 센서 및 그 제조방법 |
| KR100927417B1 (ko) | 2007-09-27 | 2009-11-19 | 삼성전기주식회사 | 노이즈를 저감시키기 위한 핑거 타입 포토다이오드 및 그제조방법 |
| US8357984B2 (en) * | 2008-02-08 | 2013-01-22 | Omnivision Technologies, Inc. | Image sensor with low electrical cross-talk |
| US9041841B2 (en) * | 2008-10-10 | 2015-05-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Image sensor having enhanced backside illumination quantum efficiency |
| US20100109060A1 (en) * | 2008-11-06 | 2010-05-06 | Omnivision Technologies Inc. | Image sensor with backside photodiode implant |
| JP2009088545A (ja) * | 2008-11-28 | 2009-04-23 | Nec Electronics Corp | 固体撮像装置 |
| JP5251736B2 (ja) * | 2009-06-05 | 2013-07-31 | ソニー株式会社 | 固体撮像装置、固体撮像装置の駆動方法および電子機器 |
| US9673243B2 (en) | 2009-09-17 | 2017-06-06 | Sionyx, Llc | Photosensitive imaging devices and associated methods |
| US9911781B2 (en) | 2009-09-17 | 2018-03-06 | Sionyx, Llc | Photosensitive imaging devices and associated methods |
| JP5621266B2 (ja) * | 2010-01-27 | 2014-11-12 | ソニー株式会社 | 固体撮像装置とその製造方法、並びに電子機器 |
| US8692198B2 (en) | 2010-04-21 | 2014-04-08 | Sionyx, Inc. | Photosensitive imaging devices and associated methods |
| WO2011160130A2 (en) | 2010-06-18 | 2011-12-22 | Sionyx, Inc | High speed photosensitive devices and associated methods |
| JP2012109540A (ja) | 2010-10-26 | 2012-06-07 | Canon Inc | 固体撮像装置の製造方法 |
| EP2684221A4 (en) * | 2011-03-10 | 2014-08-20 | Sionyx Inc | THREE-DIMENSIONAL SENSORS, SYSTEMS AND RELATED METHODS |
| US9496308B2 (en) | 2011-06-09 | 2016-11-15 | Sionyx, Llc | Process module for increasing the response of backside illuminated photosensitive imagers and associated methods |
| JP2014525091A (ja) | 2011-07-13 | 2014-09-25 | サイオニクス、インク． | 生体撮像装置および関連方法 |
| US9064764B2 (en) | 2012-03-22 | 2015-06-23 | Sionyx, Inc. | Pixel isolation elements, devices, and associated methods |
| KR20150130303A (ko) | 2013-02-15 | 2015-11-23 | 사이오닉스, 아이엔씨. | 안티 블루밍 특성 및 관련 방법을 가지는 높은 동적 범위의 cmos 이미지 센서 |
| US9939251B2 (en) | 2013-03-15 | 2018-04-10 | Sionyx, Llc | Three dimensional imaging utilizing stacked imager devices and associated methods |
| US9209345B2 (en) | 2013-06-29 | 2015-12-08 | Sionyx, Inc. | Shallow trench textured regions and associated methods |
| US20150311240A1 (en) * | 2014-04-28 | 2015-10-29 | Sony Corporation | Deep well photodiode for nir image sensor |
| CN105261623A (zh) * | 2014-07-16 | 2016-01-20 | 中芯国际集成电路制造(上海)有限公司 | 芯片、其制备方法、及包括其的图像传感器 |
| CN106952931B (zh) * | 2016-01-07 | 2019-11-01 | 中芯国际集成电路制造(上海)有限公司 | 一种cmos图像传感器的制造方法 |
| CN108281440B (zh) * | 2018-01-24 | 2021-04-23 | 德淮半导体有限公司 | 图像传感器及其制造方法 |
| CN109979955B (zh) * | 2019-04-03 | 2021-06-18 | 上海华力微电子有限公司 | 一种半导体结构及其制造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4984047A (en) | 1988-03-21 | 1991-01-08 | Eastman Kodak Company | Solid-state image sensor |
| US5051797A (en) | 1989-09-05 | 1991-09-24 | Eastman Kodak Company | Charge-coupled device (CCD) imager and method of operation |
| US5625210A (en) | 1995-04-13 | 1997-04-29 | Eastman Kodak Company | Active pixel sensor integrated with a pinned photodiode |
| JPH09232555A (ja) * | 1996-02-21 | 1997-09-05 | Sony Corp | イメージセンサ |
| US6100556A (en) * | 1997-11-14 | 2000-08-08 | Motorola Inc. | Method of forming a semiconductor image sensor and structure |
| US6127697A (en) * | 1997-11-14 | 2000-10-03 | Eastman Kodak Company | CMOS image sensor |
| KR100278285B1 (ko) * | 1998-02-28 | 2001-01-15 | 김영환 | 씨모스 이미지센서 및 그 제조방법 |
| AU3511400A (en) * | 1999-03-01 | 2000-09-21 | Photobit Corporation | Active pixel sensor with fully-depleted buried photoreceptor |
-
1999
- 1999-06-28 JP JP18238499A patent/JP4139931B2/ja not_active Expired - Fee Related
- 1999-06-28 US US09/340,750 patent/US6489643B1/en not_active Expired - Lifetime
- 1999-06-30 TW TW088111087A patent/TW437079B/zh not_active IP Right Cessation
-
2002
- 2002-10-16 US US10/272,842 patent/US6706550B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6489643B1 (en) | 2002-12-03 |
| JP2000031525A (ja) | 2000-01-28 |
| US20030030083A1 (en) | 2003-02-13 |
| US6706550B2 (en) | 2004-03-16 |
| TW437079B (en) | 2001-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4139931B2 (ja) | イメ―ジセンサのピンドフォトダイオ―ド及びその製造方法 | |
| US7651883B2 (en) | High energy implant photodiode stack | |
| KR100619396B1 (ko) | 시모스 이미지 센서 및 그 제조방법 | |
| JP4235434B2 (ja) | イメージセンサおよびその製造方法 | |
| KR100562667B1 (ko) | 이미지센서 및 그 제조방법 | |
| US7939867B2 (en) | Complementary metal-oxide-semiconductor (CMOS) image sensor and fabricating method thereof | |
| US8889461B2 (en) | CIS image sensors with epitaxy layers and methods for forming the same | |
| KR20130135033A (ko) | Ｃｍｏｓ 이미지 센서 및 이의 형성 방법 | |
| US20080179639A1 (en) | Pixel sensor cell having asymmetric transfer gate and method of forming | |
| TW201133813A (en) | CMOS image sensor with self-aligned photodiode implants | |
| CN109585465A (zh) | 制作图像传感器的方法 | |
| JP2008084962A (ja) | 固体撮像装置及びその製造方法 | |
| KR102009931B1 (ko) | 씨모스 이미지센서 및 그 제조 방법 | |
| KR100303323B1 (ko) | 이미지센서의핀드포토다이오드및그제조방법 | |
| US7884001B2 (en) | Image sensor and method for manufacturing the same | |
| KR100275123B1 (ko) | 이미지센서의 핀드 포토다이오드 및 그 제조방법 | |
| KR100595876B1 (ko) | 이미지센서의 포토다이오드 제조방법 | |
| KR100835113B1 (ko) | 바이폴라 접합 트랜지스터 및 그 제조 방법과, 이를 갖는씨모스 이미지 센서 및 그 제조 방법 | |
| KR20010061356A (ko) | 저전압 포토다이오드의 도핑 프로파일 개선을 위한이미지센서의 단위화소 제조방법 | |
| KR100326267B1 (ko) | 큰정전용량의포토다이오드를갖는이미지센서및그제조방법 | |
| KR100298200B1 (ko) | 핀드 포토다이오드를 갖는 이미지센서 제조방법 | |
| KR20030057709A (ko) | 이미지센서 및 그 제조 방법 | |
| WO2025096836A1 (en) | Cmos imager with backside bias for broad band imaging | |
| CN116469896A (zh) | 背照式图像传感器及形成方法 | |
| KR20100138086A (ko) | 이미지센서 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050824 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060704 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20061002 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20061102 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061213 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20061213 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070307 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070529 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070601 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070831 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071024 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080221 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080325 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080403 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080507 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080527 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 3 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 3 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 3 |
|
| S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130620 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |