KR20010061356A - 저전압 포토다이오드의 도핑 프로파일 개선을 위한이미지센서의 단위화소 제조방법 - Google Patents

Abstract

본 발명은 저전압에서 안정적인 동작을 수행함은 물론, 트랜지스터의 게이트 에지에서 자기정렬된 안정적이고 균일한 도핑 프로파일을 갖는 포토다이오드를 형성하기 위한 이미지센서의 단위 화소 제조방법을 제공하는데 그 목적이 있는 것으로, 이를 위한 본 발명의 이미지센서 단위화소 제조방법은, 게이트마스크인 제1포토레지스트패턴을 사용하여 게이트 패턴을 형성한 다음 상기 제1포토레지스트패턴이 존재하는 상태에서 N^-이온주입마스크인 제2포토레지스트패턴을 형성한 후 N^-이온주입을 실시하여, N 타입 불순물인 P₃₁이 게이트를 투과하므로써 발생되는 포토다이오드의 불균일한 도핑 프로파일을 개선한 것이다.

Description

저전압 포토다이오드의 도핑 프로파일 개선을 위한 이미지센서의 단위화소 제조방법{method for fabricating pixel of image sensor to improved doping profile of low voltage photodiodes}

본 발명은 단위 화소에 저전압 포토다이오드(Photodiode)를 갖는 이미지센서(Image sensor) 제조 방법에 관한 것으로, 특히 씨모스(CMOS) 공정에 의해 제조되는 이미지센서(이하 간단히 "CMOS 이미지센서"라 칭함) 제조방법에 관한 것이다.

잘 알려진 바와 같이, 핀드 포토다이오드(Pinned Photodiode)는 CCD(charge coupled device) 이미지센서 또는 CMOS 이미지센서에서 외부로부터의 빛을 감지하여 광전하를 생성 및 집적하는 소자로 사용되며, 기판 내부에서 매립된 PNP(또는 NPN) 접합 구조를 갖고 있어 베리드 포토다이오드(Buried Photodiode)라 불리기도 한다. 이러한, 핀드 포토다이오드는 소스/드레인 PN 접합(Junction) 구조나 모스캐패시터 구조 등 다른 구조의 포토다이오드에 비해 여러 가지 장점을 갖고 있으며, 그 중 하나가 공핍층의 깊이를 증가시킬 수 있어 입사된 광자(Photon)를 전자(Electron)로 바꾸어 주는 능력이 우수하다는 것이다(High Quantum Efficiency). 즉, PNP 접합 구조의 핀드 포토다이오드는 N영역이 완전공핍되면서 N영역을 개재하고 있는 두 개의 P영역으로 공핍층이 형성되므로 그 만큼 공핍층 깊이를 증가시켜 광전하생성효율(Quantum Efficiency)을 증가시킬 수 있다. 또한 이에 의해 광감도(Light Sensitivity)가 매우 우수하다.

한편, 5V 또는 3.3V 이하의 저 전원 전압을 사용하는 CMOS 이미지센서에 적용된 PNP 접합 구조의 포토다이오드는 전원전압 이하(예컨대 1.2V 내지 2.8V)에서 두 개의 P영역이 서로 등전위를 가져야만 N영역이 안정적으로 완전공핍되고, 이에 의해 광전하생성효율을 증가시킬 수 있기 때문에, 본 출원인은 이를 위한 기술을 지난 1998년 2월 28일자에 출원(출원번호: 98-6687)한 바 있다.

도1a 내지 도1c는 본 출원인에 의해 제안되었던 저전압 포토다이오드(앞서서는 핀드 포토다이오드라 언급하였으나, 지금부터는 저전압에서 안정적 동작을 수행하는 포토다이오드가 언급되기 때문에 이를 저전압 포토다이오드라 언급한다) 제조 방법을 나타내는 공정 단면도이다.

먼저, 도1a를 참조하면 고농도의 P⁺실리콘기판(1) 위에 저농도의 P-에피층(2)을 키운 웨이퍼를 준비한 다음, 소자간의 전기적인 절연을 위하여 소자분리절연막(3)을 형성하고 폴리실리콘전극(4)을 형성한 다음 저전압 포토다이오드 형성용 첫 번째 마스크(10)를 사용하여 저농도 고에너지 N^-이온주입을 실시하므로써 N^-도핑영역(6)을 형성시킨다. 이때 첫 번째 마스크(10)의 한쪽 에지는 폴리실리콘전극(4)의 중앙에 정렬되고, 다른 한쪽 에지는 소자분리절연막(3)과 활성영역의 경계면에서 정렬되되 적어도 일부분이 활성영역 안쪽으로 치우쳐 정렬되어 있다. 이어서, 도1b를 참조하면 두 번째 마스크(5)를 사용하여 저농도 저에너지 P^-이온주입을 실시하여 P^-도핑영역(7)을 형성시킨다. 이때 두 번째 마스크(5)의 한쪽 에지는 폴리실리콘전극(4)의 중앙에 정렬되고, 다른 한쪽 에지는 소자분리절연막(3)과활성영역의 경계면에 정렬된다. 이후 도1c에 도시된 바와 같이, 플로팅센싱노드인 N⁺활성영역(8)을 형성하고 열공정을 진행하여 도펀트들을 확산시킴으로써 PN 접합들을 완성한다.

이때 N^-도핑영역(6)과 P^-도핑영역(7)은 소자분리절연막(3)과 활성영역의 경계면에서 그림에서와 같이 정렬(도면부호 11)된다. 즉, 소자분리절연막(3)과 활성영역의 경계면에서 적어도 일부분은 P^-도핑영역(7)만 존재하고 N^-도핑영역(6)은 존재하지 않는 부분이 형성되어 있어, P^-도핑영역(7)과 P-에피층(2)사이에 전기적으로 안정한 수직적인 연결이 형성된다.

그러나, 이러한 종래기술의 포토다이오드는, 앞서 설명한 바와 같이 폴리실리콘전극(4)의 일부분이 노출된 상태에서 고에너지 N^-이온주입을 실시하고 있기 때문에, 상기 N^-이온주입에 의해 포토다이오드가 불안정한 도핑 프로파일을 가지므로 해서 암전류(dark current)가 증대되고 노이즈(noise)가 커지는 문제점이 발생하게 되는 바, 이를 도2를 참조하여 상세히 살펴본다.

도2는 상기한 도1a에 해당하는 것으로서 트랜스퍼트랜지스터의 게이트전극인 폴리실리콘전극(4)을 형성한 다음 마스크(10)를 사용하여 고에너지 N^-이온주입을 실시하므로써 N^-도핑영역(6)을 형성시키는 과정을 보여준다.

통상 칼라이미지를 구현하기 위해서는 포토다이오드에서 블루(단파장)에서레드(장파장) 까지의 광자(photon)를 캡쳐(capture)해야 하므로, N^-이온주입시에는 고에너지를 사용하여야 한다. 즉, 인(P) 이온을 약 200KeV 이상의 에너지로 실시하여야 한다.

그런데, 종래에는 폴리실리콘전극(4)이 N^-이온주입시 충분한 이온 주입 베리어(barrier) 역할을 하지 못하여 도펀트가 폴리실리콘전극의 에지에서 플로팅노드쪽으로 확장되어 형성되는 문제가 발생하게 된다. 참고적으로 서브마이크론급 CMOS 소자에서 게이트 폴리실리콘의 두께는 통상 4500Å 정도 적용되고 있으며, 실리콘(Si)에서 P₃₁의 사영비정(Rp : Projection Range) 값이 200KeV의 이온주입에너지에서 약 4600Å 정도 된다.

따라서, 종래에는 공정 진행시마다 도펀트의 확산 정도가 틀려질 수 있어 포토다이오드의 도핑 프로파일이 일정치 않게 되며, 또한 이 도펀트 때문에 표면 또는 접합에 열적으로 생성된 전자가 후 열공정에 의해 쉽게 플로팅노드(도1c의 8) 쪽으로 넘어가게 되어 암전류(dark current)가 증대되고, 노이즈가 커지는 문제점이 발생하게 된다.

본 발명은 상기 문제점을 해결하기 위하여 안출된 것으로써, 저전압에서 안정적인 동작을 수행함은 물론, 트랜지스터의 게이트 에지에서 자기정렬된 안정적이고 균일한 도핑 프로파일을 갖는 포토다이오드를 형성하기 위한 이미지센서의 단위화소 제조방법을 제공하는데 그 목적이 있다.

도1a 내지 도1c는 저전압 포토다이오드를 갖는 종래기술에 따른 이미지센서의 단위 화소 제조 공정도,

도2는 종래기술의 문제점을 나타내는 단면도,

도3a 내지 도3d는 본 발명의 바람직한 실시예에 따른 이미지센서 제조 공정 단면도.

* 도면의 주요부분에 대한 부호의 설명

1 : P⁺실리콘 기판 2 : P-에피층

3 : 소자분리절연막 4 : 폴리실리콘전극

5, 10 : 이온주입 마스크 6 : N^-도핑영역

7 : P^-도핑영역 8 : N⁺활성영역

상기 목적을 달성하기 위한 본 발명의 이미지센서의 단위화소 제조방법은, 제1도전형의 제1반도체층 상에 활성영역을 정의하는 소자분리절연막을 형성하는 단계; 게이트도전층을 증착한 후 게이트마스크인 제1포토레지스트패턴을 형성하고 상기 게이트도전층을 식각하여 패턴을 형성하는 단계; 상기 제1포토레지스트패턴이 존재하는 상태에서, 상기 게이트 중앙부에 자신의 오픈부 에지가 정렬되면서 상기 활성영역을 오픈시키되 상기 활성영역의 일부를 덮는 제2포토레지스트패턴을 형성하는 단계; 상기 제1 및 제2 포토레지스트패턴을 마스크로하여 상기 반도체영역 내부에 제2도전형의 불순물을 이온주입하여 제2도전형의 제1도핑영역을 형성하는 단계; 상기 제1 및 제2 포토레지스트패턴을 제거하고, 상기 게이트 중앙부에 자신의 오픈부 에지가 정렬되면서 상기 활성영역을 오픈시키는 제3포토레지스트패턴을 형성하는 단계; 및 상기 제3포토레지스트패턴을 마스크로하여 상기 제1도핑영역 상부의 상기 반도체층 내에 제1도전형의 불순물을 이온주입하여 제1도전형의 제2도핑영역을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다. 종래기술과동일한 구성요소에 대해서는 동일한 도면부호를 인용하였다.

도3a 내지 도3d는 본 발명의 바람직한 실시예에 따른 이미지센서 제조 공정 단면도이다.

먼저, 도3a를 참조하면, 고농도의 P⁺실리콘기판(1) 상에 저농도의 P-에피층(2)을 키운 웨이퍼를 준비하고, 소자간의 전기적인 절연을 위하여 소자분리절연막(3)을 형성한 후, 트랜지스터의 게이트물질인 폴리실리콘막(4)을 증착하고 게이트 마스크인 제1포토레지스트패턴(21)을 마스크로하여 상기 폴리실리콘막을 식각한다.

이어서, 도3b를 참조하면, 상기 제1포토레지스트패턴(21)을 제거하지 않은 상태에서 N^-이온주입마스크인 제2포토레지스트패턴(10)을 형성하고 저농도 고에너지의 N^-이온주입을 실시하여 N^-도핑영역(6)을 형성시킨다. 이때 제2포토레지스트패턴(10)의 오픈부는 일측 에지가 게이트 폴리실리콘(4)의 중앙에 정렬되고, 다른 한쪽 에지는 소자분리절연막(3)과 활성영역의 경계면에 정렬되되, 적어도 일부분이 활성영역 안쪽으로 치우쳐 정렬된다.

이어서, 도3c에 도시된 바와 같이, 상기 제2포토레지스트패턴(10) 및 제1포토레지스트패턴(21)을 제거하고 P^-이온주입마스크인 제3포토레지스트패턴(5)을 형성한 다음, 저농도 저에너지 P^-이온주입을 실시하여 P^-도핑영역(7)을 형성시킨다. 이때 두 번째 제3포토레지스트패턴(5)의 한쪽 에지는 게이트 폴리실리콘(4)의 중앙에 정렬되고, 다른 한쪽 에지는 소자분리절연막(3)과 활성영역의 경계면에 정렬된다.

이후 도3d에 도시된 바와 같이, 플로팅센싱노드인 N⁺활성영역(8)을 형성하고 열공정을 진행하여 도펀트들을 확산시킴으로써 PN 접합들을 완성한다.

이상에서 설명한 바와 같이 본 발명에서는, 종래와는 다르게 게이트 마스크 포토레지스트패턴을 제거하지 않은 상태에서 N^-이온주입 마스크 포토레지스트패턴을 형성하여 이 두 개의 포토레지스트패턴을 N^-이온주입마스크로 사용하는 것에 그 특징이 있다 하겠다.

이에 의해 통상의 서브마이크론급 게이트를 형성하면서도 그리고 200KeV의 이온주입에너지로 P₃₁이온을 주입하면서도 안정적이고 균일한 도핑 프로파일을 저전압 포토다이오드를 생성하는 것이 가능하다.

한편, 게이트전극 물질로 폴리실리콘과 텅스텐 등의 금속실리사이드막이 적층되는 폴리사이드 구조가 적용될 수 있는 바, 이러한 폴리사이드 게이트 구조에서도 본 발명은 적용될 수 있다. 즉, 통상 서브마이크론급 CMOS 소자에서는 폴리실리콘 1500Å, 텅스텐실리사이드막 1500Å을 적용하고 있는 바, 텅스텐실리사이드막과 폴리실리콘막 간의 P₃₁이온의 사영비정(Rp)이 1 : 1.7인 것을 감안하면, 종래기술을 이러한 폴리사이드 게이트에 적용할 경우 역시 P₃₁이온이 폴리사이드를 통과하는 문제가 발생되지만 본 발명을 적용하게 되면 그 문제를 방지할 수 있다.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

본 발명은 저전압에서 안정적인 동작을 수행함은 물론, 트랜지스터의 게이트 에지에서 자기정렬된 안정적이고 균일한 도핑 프로파일을 갖는 포토다이오드를 형성할 수 있어 이미지센서 제품의 특성, 신뢰성 및 제조 수율을 향상시키는 효과를 가져다 준다.

Claims (2)

1. 이미지센서의 단위화소 제조방법에 있어서,

   제1도전형의 제1반도체층 상에 활성영역을 정의하는 소자분리절연막을 형성하는 단계;

   게이트도전층을 증착한 후 게이트마스크인 제1포토레지스트패턴을 형성하고 상기 게이트도전층을 식각하여 패턴을 형성하는 단계;

   상기 제1포토레지스트패턴이 존재하는 상태에서, 상기 게이트 중앙부에 자신의 오픈부 에지가 정렬되면서 상기 활성영역을 오픈시키되 상기 활성영역의 일부를 덮는 제2포토레지스트패턴을 형성하는 단계;

   상기 제1 및 제2 포토레지스트패턴을 마스크로하여 상기 반도체영역 내부에 제2도전형의 불순물을 이온주입하여 제2도전형의 제1도핑영역을 형성하는 단계;

   상기 제1 및 제2 포토레지스트패턴을 제거하고, 상기 게이트 중앙부에 자신의 오픈부 에지가 정렬되면서 상기 활성영역을 오픈시키는 제3포토레지스트패턴을 형성하는 단계; 및

   상기 제3포토레지스트패턴을 마스크로하여 상기 제1도핑영역 상부의 상기 반도체층 내에 제1도전형의 불순물을 이온주입하여 제1도전형의 제2도핑영역을 형성하는 단계

   를 포함하여 이루어진 이미지센서의 단위화소 제조방법.
2. 제1항에 있어서,

   상기 게이트도전층은 폴리실리콘층 또는 폴리실리콘과 금속실리사이드막이 적층된 층임을 특징으로 하는 이미지센서의 단위화소 제조방법.