KR20000041462A

KR20000041462A - 핀드 포토다이오드를 갖는 이미지센서 제조방법

Info

Publication number: KR20000041462A
Application number: KR1019980057321A
Authority: KR
Inventors: 이덕민; 이주일
Original assignee: 김영환; 현대전자산업 주식회사
Priority date: 1998-12-22
Filing date: 1998-12-22
Publication date: 2000-07-15

Abstract

본 발명은 저전압에서 안정적인 동작을 갖는 포토다이오드를 형성함은 물론, 핀드 포토다이오드 형성시 단일 마스크 공정이 적용되어 비용 및 시간적인 면에서 손실을 방지하는 이미지센서 제조방법을 제공하고자 하는 것으로, 이를 위한 본 발명은, 포토다이오드를 갖는 이미지센서 제조방법에 있어서, 제1도전형의 반도체층을 준비하는 제1단계; 상기 포토다이오드가 형성될 활성영역이 오픈된 마스크를 사용하여 제2도전형의 제1이온주입층을 형성하는 제2단계; 상기 마스크를 그대로 사용하여 상기 활성영역의 상기 제1이온주입층 상에 제1도전형의 제2이온주입층을 형성하는 제3단계; 및 상기 활성영역의 일부 에지에 제1도전형의 제3이온주입층을 형성하는 제4단계를 포함하여 이루어진다. 바람직하게, 상기 제4단계는 상기 이미지센서를 구성하는 모스트랜지스터의 소스/드레인 이온주입시 형성하는 것을 특징으로 한다.

Description

핀드 포토다이오드를 갖는 이미지센서 제조방법

본 발명은 이미지센서(Image sensor)의 저전압 포토다이오드(Photodiode) 제조방법에 관한 것으로, 특히 씨모스(CMOS) 공정에 의해 제조되는 이미지센서(이하 간단히 "CMOS 이미지센서"라 칭함)의 포토다이오드 제조방법에 관한 것이다.

잘 알려진 바와 같이, 핀드 포토다이오드(Pinned Photodiode)는 CCD(charge coupled device) 이미지센서 또는 CMOS 이미지센서에서 외부로부터의 빛을 감지하여 광전하를 생성 및 집적하는 소자로 사용되며, 기판 내부에서 매립된 PNP(또는 NPN) 접합 구조를 갖고 있어 베리드 포토다이오드(Buried Photodiode)라 불리우기도 한다.

이러한, 핀드 포토다이오드는 소스/드레인 PN 접합(Junction) 구조나 모스캐패시터 구조 등 다른 구조의 포토다이오드에 비해 여러 가지 장점을 갖고 있으며, 그 중 하나가 공핍층의 깊이를 증가시킬 수 있어 입사된 광자(Photon)를 전자(Electron)로 바꾸어 주는 능력이 우수하다는 것이다(High Quantum Efficiency). 즉, PNP 접합 구조의 핀드 포토다이오드는 N영역이 완전공핍되면서 N영역을 개재하고 있는 두 개의 P영역으로 공핍층이 형성되므로 그 만큼 공핍층 깊이를 증가시켜 광전하생성효율(Quantum Efficiency)을 증가시킬 수 있다. 또한 이에 의해 광감도(Light Sensitivity)가 매우 우수하다.

도1a에는 통상의 포토다이오드가 도시되어 있다. 도1a를 참조하면, 이미지센서는 고농도의 P⁺실리콘기판 위에 저농도의 P-실리콘에피층(101)을 키운 에피택셜 웨이퍼를 통상 사용한다. 이러한 P-실리콘에피층(101)에 소자간의 전기적인 절연을 위하여 필드절연막(102)이 형성되고, 게이트전극(103)이 형성된다. 이어서, 앞서 언급한 핀드 포토다이오드가 형성되게 되는바, 포토다이오드는 P-에피층(101)에 이온주입되어 형성된 N^-이온주입층(104)과 P^-이온주입층(105)으로 이루어진다. 그리고 필드절연막이때 5V 또는 3.3V 이하의 전원전압을 사용하는 CMOS 이미지센서에 적용된 핀드 포토다이오드는 전원전압 이하(예컨대 1.2V 내지 2.8V)에서 두 개의 P영역(P-에피층과 P^-이온주입층)이 서로 등전위를 가져야만 N영역이 안정적으로 완전공핍되고, 이에 의해 광전하생성효율을 증가시킬 수 있다. 따라서, 이를 위해 N^-이온주입층(104)은 필드절연막(102)의 에지에 자신의 에지가 완전히 정렬되어 있지 않고 일부분이 떨어져 형성되게 된다. 이를 도1b를 참조하여 더욱 자세히 설명한다.

도1b는 N^-이온주입층(104)과 P^-이온주입층(105)을 각각 형성하고자 이온주입을 실시할 때 사용되는 마스크를 나타내는 평면도이다. 이를 참조하면, 통상 N^-이온주입층(104) 형성을 위한 이온주입이 먼저 실시되는데 이때의 마스크(110)는 포토다이오드 영역인 활성영역(100)의 일부 모서리(130)를 덮도록 형성된다. 그리고, P^-이온주입층(105)을 형성하기 위한 이온주입이 실시되는데 이때의 마스크(120)는 활성영역(100)을 완전히 오픈시키도록 형성된다. 따라서, 도1a에 도시된 바와 같이 P^-이온주입층(105)은 N^-이온주입층(105)에 막히지 않고 그 하부의 P-에피층(101)과 전기적으로 충분히 연결되게 된다.

그러나, 이러한 종래기술의 포토다이오드는, 3.3V 이하의 저전압에서 안정적으로 N^-이온주입층이 완전공핍 가능하도록 되어 있으나, 두 개의 레티클과 두 번의 마스크 공정이 필요하다는 단점이 있다. 즉, 통상 반도체소자 제조 공정에서 마스크 공정이 한번 추가되면, 그 만큼 공정이 스텝이 많아져서 비용 및 시간적인 면에서 많은 손실을 가져오는 바, 종래기술은 이러한 문제점을 가지고 있다.

본 발명은 상기 문제점을 해결하기 위하여 안출된 것으로써, 저전압에서 안정적인 동작을 갖는 포토다이오드를 형성함은 물론, 핀드 포토다이오드 형성시 단일 마스크 공정이 적용되어 비용 및 시간적인 면에서 손실을 방지하는 이미지센서 제조방법을 제공하는데 그 목적이 있다.

도1a는 통상의 핀드 포토다이오드 구조를 나타내는 단면도,

도1b는 핀드 포토다이오드 형성을 위한 각 이온주입마스크 형상을 나타내는 평면도,

도2a 내지 도2c는 본 발명의 일실시예에 따른 이미지센서 제조 공정을 나타내는 단면도,

도3은 본 발명의 일실시예에 따른 핀드 포토다이오드 형성용 마스크를 나타내는 평면도.

* 도면의 주요부분에 대한 부호의 설명

201 : P-실리콘에피층 202 : 필드절연막

203a, 203b : 게이트전극 204 : N^-이온주입마스크

205 : N^-이온주입 206 : N^-이온주입층

207 : P^-이온주입 208 : P^-이온주입층

209 : P⁺이온주입마스크 210a, 210b : P⁺이온주입층

상기 목적을 달성하기 위한 본 발명은, 포토다이오드를 갖는 이미지센서 제조방법에 있어서, 제1도전형의 반도체층을 준비하는 제1단계; 상기 포토다이오드가 형성될 활성영역이 오픈된 마스크를 사용하여 제2도전형의 제1이온주입층을 형성하는 제2단계; 상기 마스크를 그대로 사용하여 상기 활성영역의 상기 제1이온주입층 상에 제1도전형의 제2이온주입층을 형성하는 제3단계; 및 상기 활성영역의 일부 에지에 제1도전형의 제3이온주입층을 형성하는 제4단계를 포함하여 이루어진다.

바람직하게, 상기 제4단계는 상기 이미지센서를 구성하는 모스트랜지스터의 소스/드레인 이온주입시 형성하는 것을 특징으로 한다.

바람직하게, 상기 제3이온주입층은 50-70 KeV의 에너지로 이온주입하여 형성하고, 상기 제1이온주입층은 140-150 KeV의 에너지로 이온주입하여 형성함을 특징으로 한다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.

도2a 내지 도2c는 본 발명의 일실시예에 따른 이미지센서 제조 공정을 나타내는 단면도이다.

도2a를 참조하면, 통상의 방법대로 P-실리콘에피층(201)에 소자간의 전기적인 절연을 위하여 필드절연막(202)을 형성하고, 게이트전극(203a, 203b)을 형성한다. 잘 알려져 있듯이 이미지센서의 단위화소는 1개의 핀드포토다이오드와 4개의 NMOS트랜지스터로 구성되어 있는데, 도면에는 4개의 NMOS트랜지스터중에서 핀드 포토다이오드에서 생성된 광전하를 플로팅센싱노드로 운송하기 위한 트랜스퍼트랜지스터의 게이트전극(203a)이 도시되어 있고, 단위화소로부터의 신호를 처리하거나 단위화소를 구동하기 위한 주변논리회로부의 PMOS트랜지스터 게이트전극(203b)을 도시하고 있다.

이러한 상태에서, 핀드 포토다이오드가 형성되는데, 먼저 N^-이온주입층(206) 형성을 위한 N^-이온주입(205)이 실시된다. 이때의 이온주입마스크(204)는 포토다이오드 영역인 활성영역(200)의 일부 모서리(도1b의 130)를 덮지 않고 활성영역을 완전히 오픈시키는 형상을 갖는다.

이어서, 도2b를 참조하면, 이온주입마스크(204)를 그대로 나둔 상태에서 P^-이온주입층(208)을 형성하기 위한 P^-이온주입(207)을 실시한다. 따라서, 필드절연막(202) 에지부위의 활성영역에서 P^-이온주입층(208)은 N^-이온주입층(206)에 막혀 그 하부의 P-에피층(201)과 전기적으로 충분히 연결되지 않게 된다.

따라서, 본 실시예에서는 도2c에 도시된 바와 같이, 후속 공정으로 이어지는 P⁺소스/드레인 이온주입(210)에서 필드절연막(202)의 에지 부위의 활성영역에도 P⁺불순물이 주입되도록 하였다. 즉, PMOS 트랜지스터의 P⁺소스/드레인(211a)을 형성하기 위한 이온주입시 활성영역의 일부 모서리에도 P⁺이온주입층(211b)이 형성되도록 하였다.

이를 도3을 참조하여 더욱 명확히 설명하면, 후속 공정으로 이어지는 P⁺소스/드레인 이온주입마스크(209)를 형성함에 있어, 도3에 도시된 바와 같이, 포토다이오드가 형성될 활성영역(100)의 일부가 오픈되도록 P⁺소스/드레인 이온주입마스크(209)를 형성하고, P⁺소스/드레인 이온주입을 실시한다. 도3에서 N^-이온주입층(206)과 P^-이온주입층(208)을 형성하기 위한 마스크(204)는 활성영역(100)을 완전히 오픈시키고 있음을 쉽게 알 수 있다.

한편, 이러한 공정을 진행함에 있어서 현재 공정은 N^-이온주입이 약 10¹²의 농도로 150-160 KeV의 에너지를 가지고 주입되며, P^-이온주입은 약 10¹²의 농도로 30 KeV의 에너지로 주입된다. 반면 P⁺소스/드레인 이온주입은 10¹⁵농도로 50 KeV의 에너지로 주입되기 때문에 현 공정을 그대로 사용하면 P⁺이온주입시 그 이온이 P-에피층(201)까지 도달하지 못할 가능성이 있게 된다. 이러한 가능성을 배제하기 위해선 각각의 이온주입 에너지를 조금씩 조절할 필요가 있으며, P⁺이온주입시 사용되는 이온인 BF₂가 N^-이온주입시 사용되는 P₃₁에 비해 상대적으로 큰 질량을 가진다는 사실을 감안한다면 P⁺의 경우 50-70 KeV, N^-의 경우 140-150 KeV로 에너지 조절을 하면 된다.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

본 발명은 CMOS 이미지 센서의 포토다이오드를 형성함에 있어서 기존에 각기 따라 존재하였던 두 개의 마스크를 하나로 통일하여 사용 가능케 함으로써 마스크 제작비용을 절감하고 마스크 공정 하나를 생략 가능하기 때문에 공정의 단순화를 가져다준다. 즉, 시간적 경제적인 면에서 이득을 가져다준다.

Claims

포토다이오드를 갖는 이미지센서 제조방법에 있어서,

제1도전형의 반도체층을 준비하는 제1단계;

상기 포토다이오드가 형성될 활성영역이 오픈된 마스크를 사용하여 제2도전형의 제1이온주입층을 형성하는 제2단계;

상기 마스크를 그대로 사용하여 상기 활성영역의 상기 제1이온주입층 상에 제1도전형의 제2이온주입층을 형성하는 제3단계; 및

상기 활성영역의 일부 에지에 제1도전형의 제3이온주입층을 형성하는 제4단계;

를 포함하여 이루어지는 이미지센서 제조방법.
제1항에 있어서,

상기 제4단계는,

상기 이미지센서를 구성하는 모스트랜지스터의 소스/드레인 이온주입시 형성하는 것을 특징으로 하는 이미지센서 제조방법.
제1항 또는 제2항에 있어서,

상기 제3이온주입층은 50-70 KeV의 에너지로 이온주입하여 형성하고, 상기 제1이온주입층은 140-150 KeV의 에너지로 이온주입하여 형성함을 특징으로 하는 이미지센서 제조방법.