KR100321768B1 - 씨모스이미지센서에서의음의기판전압을갖는단위화소제조방법 - Google Patents

Abstract

본 발명은 광전하운송효율(Transfer Efficiency)과 광전하생성효율(Quantum Efficiency) 모두를 최상의 조건으로 설정하여, 단위화소 출력단의 구동범위(Dynamic Range)를 크게 개선한 CMOS 이미지센서 제조방법을 제공하고자 하는 것으로, 이를 위한 본 발명의 CMOS 이미지센서 제조방법은, 주변회로를 구성하는 소자들과 단위화소를 구성하는 소자들을 구비하는 CMOS 이미지센서 제조방법에 있어서, 제1도전형의 반도체층을 준비하는 단계; 상기 제1도전형의 반도체층에 소자분리를 위한 필드절연막을 형성하는 단계; 상기 단위화소를 구성하는 소자들이 형성될 반도체층의 제1영역에 제2도전형의 불순물을 선택적으로 이온주입하여 상기 제1영역의 반도체층 내부에 제1매몰층을 형성하는 단계; 상기 제1매몰층과 면접되어 상기 제1영역의 반도체층을 주변회로 영역의 반도체층과 전기적으로 격리하도록 상기 필드절연막 하부의 수직방향으로 제2도전형의 제2매몰층을 형성하는 단계; 및 상기 반도체층에 상기 단위화소를 구성하는 소자들과 상기 주변회로를 구성하는 소자들을 형성하는 단계를 포함하여 이루어진다.

Description

씨모스 이미지센서에서의 음의 기판 전압을 갖는 단위화소 제조방법{method for fabricating Unit pixel with negative substrate voltage in CMOS image sensor}

본 발명은 CMOS 이미지센서 제조방법에 관한 것으로, 특히 단위화소가 음의 기판 전압을 갖는 CMOS 이미지센서 제조방법에 관한 것이다.

일반적으로, CMOS 이미지센서라 함은 CMOS 제조 기술을 이용하여 광학적 이미지를 전기적신호로 변환시키는 소자로서, 화소수만큼 MOS트랜지스터를 만들고 이것을 이용하여 차례차례 출력을 검출하는 스위칭 방식을 채용하고 있다. 현재 이미지센서로 널리 사용되고 있는 CCD(Charge Coupled Device) 이미지센서에 비하여 CMOS 이미지센서는, 구동 방식이 간편하고 다양한 스캐닝 방식의 구현이 가능하며, 신호처리 회로를 단일칩에 집적할 수 있어 제품의 소형화가 가능할 뿐만 아니라, 호환성의 CMOS 기술을 사용하므로 제조 단가를 낮출 수 있고, 전력 소모 또한 크게 낮다는 장점을 지니고 있다.

도1에는 지난 1998년 2월 28일자에 본 출원인에 의해 출원된바 있는(출원번호: 98-6687) CMOS 이미지센서의 단위화소 회로도가 도시되어 있다. 도1을 참조하면, CMOS 이미지센서의 단위화소는, 1개의 핀드 포토다이오드(PPD)와 4개의 NMOS트랜지스터로 구성되어 있다. 4개의 NMOS 트랜지스터는 핀드 포토다이오드(PPD)에서 생성된 광전하를 플로팅확산으로 운송하기 위한 트랜스퍼트랜지스터(Tx)와, 다음신호검출을 위해 상기 플로팅확산에 저장되어 있는 전하를 배출하기 위한 리셋트랜지스터(Rx)와, 소스 팔로워(Source Follower) 역할을 하는 드라이브트랜지스터(Dx), 및 스위칭(Switching) 역할로 어드레싱(Addressing)을 할 수 있도록 하는 셀렉트트랜지스터(Sx)로 구성된다.

여기서, 트랜스퍼트랜지스터(Tx)와 리셋트랜지스터(Rx)는 양의 문턱 전압(Positive Threshold Voltage)으로 인한 전압 강하로 전하(전자)가 손실되어 전하운송효율이 저하되는 현상을 방지하기 위하여 음의 문턱 전압을 갖는 네이티브(Native) NMOS트랜지스터로 형성되어 진다. 단위화소의 출력단(Out)과 접지단 간에는 바이어스 제공을 위한 로드트랜지스터가 접속되어 있다. 그리고, 핀드 포토다이오드(PPD)와 플로팅확산의 기판은 접지되어 있다. 도면에서 "Cfd"는 플로팅확산이 갖는 캐패시턴스를 나타낸다.

도2는 역시 본 출원인에 의해 출원된바 있는(출원번호: 98-6687) CMOS 이미지센서 단위화소의 단면도로서, 도1의 회로도가 반도체기판 상에 구현된 구조를 도시하고 있으며, 도면부호 1은 P⁺실리콘기판, 2는 P-에피택셜층, 3은 P-웰, 4는 필드산화막, 5는 게이트산화막, 6은 게이트전극, 7은 N^-확산영역, 8은 P⁰확산영역, 9는 N⁺플로팅확산, 10은 산화막스페이서를 각각 나타낸다. 도2를 참조하면, 핀드 포토다이오드(PPD)는 P-에피택셜층(2)과 N^-확산영역(7) 및 P⁰확산영역(8)이 적층된 PNP 접합 구조를 갖고 있다. P-에피택셜층(2)은 접지전압을 공급받는 P⁺실리콘기판(1)상에 형성된다.

그런데, 도1 및 도2에 도시된 바와같은 이미지센서의 단위화소는 기판의 전압이 접지전압으로 고정되므로 플로팅확산의 전압 변화 폭이 제한되므로 단위화소 출력단(OUT)의 변화 폭이 매우 적다. 즉, 단위화소의 구동범위(Dynamic Range)가 제한되는 문제점을 가지고 있는바, 이를 이하에서 구체적으로 설명한다.

도1 및 도2에 도시된 단위화소의 동작은 서브마이크론(Submicron) CMOS 기술의 구동전압이 5V, 3.3V 또는 2.5V이고, P-웰 또는 P-에피택셜층에 형성된 트랜지스터 또는 핀드 포토다이오드 등의 단위화소 소자들이 접지전압으로 고정되어, 핀드 포토다이오드의 N^-확산영역이 완전공핍되는 전압, 즉 피닝전압(Pinning voltage)이 OV 또는 트랜스퍼트랜지스터의 펀치전압(Punchthrough Voltage)과 구동전압(VDD) 사이에 존재하여야 된다. 만일 이 피닝전압이 너무 높으면 포토다이오드내에서 생성된 광전하를 구동전압 3.3V에서 플로팅확산으로 완전히 운송하기 힘들고, 즉 전하운송효율(Transfer efficiency)이 적고, 너무 낮으면 포토다이오드의 광전하 용량(Photogenerated Charge Capacity)이 너무 작아 광전하생성효율(Quantum Efficiency)이 저하된다.

다시 말해서, 광전하용량은 포토다이오드의 공핍층의 크기에 비례하는바, 피닝전압이 낮으면 핀드 포토다이오드의 PN 접합에 걸리는 역바이어스가 작아져 공핍층이 적어지기 때문에 피닝전압을 크게하여야 하는데, 이때에는 광전하가 많을 경우 포토다이오드에서 플로팅확산으로 완전한 전하의 운송이 안될 뿐만 아니라 트랜스퍼트랜지스터의 양단에 걸리는 전압 차이가 적어서 구동 능력도 떨어져 광전하운송효율(Transfer Efficiency)은 떨어지게 된다.

결국, 광전하운송효율(Transfer Efficiency)과 광전하생성효율(Quantum Efficiency)은 서로 트레이드-오프(Trade -off) 관계가 있기 때문에, 도1 및 도2와 같은 이미지센서의 단위화소에서는 광전하운송효율(Transfer Efficiency)과 광전하생성효율(Quantum Efficiency) 모두를 최상의 조건으로 맞추기가 어렵다.

한편, 플로팅확산의 센싱노드에서 전압 변화의 크기는 전압 민감도(Voltage sensitivity)를 나타내며 이는 단위화소 출력단의 구동범위(dynamic Range)의 크기를 결정하고, 이 구동범위(Dynamic Range)는 입사된 광에 의한 전기적 신호의 변별력을 결정하는바, 도1 및 도2와 같은 이미지센서의 단위화소에서는 광전하운송효율(Transfer Efficiency)과 광전하생성효율(Quantum Efficiency) 모두를 최상의 조건으로 맞추기가 어렵기 때문에, 플로팅확산 센싱노드에서의 전압 변화 크기를 크게 가져갈 수 없어 단위화소 출력단의 구동범위(Dynamic Range)도 제한되게 된다.

본 발명은 상기 문제점을 해결하기 위하여 안출된 것으로써, 광전하운송효율(Transfer Efficiency)과 광전하생성효율(Quantum Efficiency) 모두를 최상의 조건으로 설정하여, 단위화소 출력단의 구동범위(Dynamic Range)를 크게 개선한 CMOS 이미지센서 제조방법을 제공하는데 그 목적이 있다.

도1은 종래기술에 따른 CMOS 이미지센서의 단위화소 회로도.

도2는 종래기술에 따른 CMOS 이미지센서의 단위화소 구조를 나타내는 단면도.

도3은 본 발명의 일실시예에 따른 CMOS 이미지센서 구성을 개략적으로 나타낸 도면.

도4는 본 발명의 일실시예에 따른 CMOS 이미지센서의 단위화소 구조를 나타내는 단면도,

도5a 내지 도5d는 본 발명의 일실시예에 따른 이미지센서 제조 공정을 나타내는 단면도.

* 도면의 주요부분에 대한 부호의 설명

501 : P에피층 502 : 필드산화막

505 : 제1N형매몰층 508 : N-웰

508a : 제2N형매몰층

상기 목적을 달성하기 위한 본 발명의 CMOS 이미지센서 제조방법은, 주변회로를 구성하는 소자들과 단위화소를 구성하는 소자들을 구비하는 CMOS 이미지센서 제조방법에 있어서, 제1도전형의 반도체층을 준비하는 단계; 상기 제1도전형의 반도체층에 소자분리를 위한 필드절연막을 형성하는 단계; 상기 단위화소를 구성하는 소자들이 형성될 반도체층의 제1영역에 제2도전형의 불순물을 선택적으로 이온주입하여 상기 제1영역의 반도체층 내부에 제1매몰층을 형성하는 단계; 상기 제1매몰층과 면접되어 상기 제1영역의 반도체층을 주변회로 영역의 반도체층과 전기적으로 격리하도록 상기 필드절연막 하부의 수직방향으로 제2도전형의 제2매몰층을 형성하는 단계; 및 상기 반도체층에 상기 단위화소를 구성하는 소자들과 상기 주변회로를 구성하는 소자들을 형성하는 단계를 포함하여 이루어진다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.

도3은 본 발명에 따른 CMOS 이미지센서를 개략적으로 나타내는 구성도로서, 본 발명의 CMOS 이미지센서는 주변회로를 이루는 소자들(도면에는 로드트랜지스터 만이 도시되어 있고 그 밖의 소자들은 도시되어 있지 않다)과 단위화소를 이루는 소자들을 구비하는 CMOS 이미지센서에 있어서, 주변회로를 이루는 소자들이 형성되는 기판과 단위화소를 이루는 소자들이 형성되는 기판이 전기적으로 서로 분리되어, 상기 주변회로를 이루는 소자들이 형성되는 기판은 접지되고, 상기 단위화소를 이루는 소자가 형성되는 기판은 음전압을 인가받도록 하는 것이다. 물론 음전압은 상기 주변회로를 이루는 소자들에 의해 구성된 음전압발생기를 통해 발생시킬 수 있으며, 또는 칩의 핀(pin)을 통해 외부에서 직접 음전압을 인가받을 수 있다.

도3을 참조하여 더 구체적으로 설명하면, 본 발명의 단위화소는 음전압발생기로부터 음의 기판전압(-Vsub)을 인가받고 있음을 보여준다. 즉, 본 발명의 단위화소는 도1과 같이 종래와 동일한 회로구성을 갖고 있으나, 핀드 포토다이오드(PPD)와 플로팅확산의 기판은 음전압발생기로부터 예컨대 약 -2V 정도의 음전압(-Vsub)을 인가받고 있으며, 트랜스퍼트랜지스터(Tx), 리셋트랜지스터(Rx), 드라이브트랜지스터(Dx), 및 셀렉트트랜지스터(Sx)로 이루어진 단위화소내의 트랜지스터들 역시 기판에 음전압을 인가받고 있다. 다시 말해서 4개의 트랜지스터가 백-바이어스(Back-bias)를 인가받는다.

따라서, 본 발명에서는 핀드 포토다이오드로부터 플로팅확산으로 광전하운송효율(Transfer Efficiency)을 높이기 위하여 핀드 포토다이오드의 피닝전압을 낮게 설정할 수 있다. 또한, 피닝전압이 낮게 설정되더라도 기판이 예컨대 -2V의 음전압을 갖고 있기 때문에, 핀드 포토다이오드의 PN 접합에 걸리는 역바이어스는 기판이 0V일 때보다 커서 공핍층을 충분히 크게(깊게) 형성할 수 있다. 따라서, 본 발명의 이미지센서에서는 피닝전압이 낮게 설정하였더라도 종래 보다 광전하생성효율(Quantum Efficiency)은 크다.

한편, 종래와 동일하게 본 발명에서도, 트랜스퍼트랜지스터(Tx)와 리셋트랜지스터(Rx)는 양의 문턱 전압(Positive Threshold Voltage)으로 인한 전압 강하로 전하(전자)가 손실되어 전하운송효율이 저하되는 현상을 방지하기 위하여 음의 문턱 전압을 갖는 네이티브(Native) NMOS트랜지스터로 형성할 수 있는바, 이때 백-바이어스가 있는 본 발명의 회로 동작에 의해 각 트랜지스터의 문턱전압이 커지는 효과가 발생되므로 이를 감안하여 트랜지스터를 설계한다. 다시 말해서, 화소내의 모든 트랜지스터는 0V 기판일 때에 비해서 문턱전압은 높아지고 이에 따라 전류 크기도 작아지며 펀치 면역성(Immunity)은 향상된다. 따라서 전하운송효율에 손해를 보지 않기 위해서는 공정 조건을 조절하여 트랜스퍼트랜지스터 및 리셋트랜지스터의 문턱전압을 낮추고 펀치 면역성을 향상시켜서 0V 이하에서 광전하가 운송되도록 소자 설계를 할 수 있다.

본 발명의 단위화소에서, 핀드 포토다이오드 대신에, N+/P 접합 포토다이오드 및 MOS캐패시터로 이루어진 포토게이트 등을 사용할 때에도 모두 적용 될 수가 있으며 각 기판은 음의 전압이 인가된다.

도4는 본 발명의 일실시예에 따른 CMOS 이미지센서 단위화소의 구조를 나타내는 단면도로서, 도2의 종래기술과 그 구조가 동일하나 단위화소를 이루는 소자들이 형성될 P-에피택셜층(P-epi)은 주변회로의 소자가 형성될 P-에피택셜층과 격리되도록 N형매몰층(N Buried layer)으로 둘러싸여 있음을 주목하여야 한다. 그리고, 도면에 도시되지 않았으나 단위화소를 이루는 소자들이 형성될 P-에피택셜층(P-epi)은 음전압을 인가받고 있음을 주목하여야 한다.

단위화소를 이루는 소자들이 형성될 P-에피택셜층(P-epi)에 음전압을 인가하는 방법은 여러가지가 있을 수 있다. 예컨대 N형매몰층(N Buried layer)으로 분리된 P-에피택셜층(P-epi)의 표면 하부에 P⁺확산을 만들고 이에 음전압을 전달하는 배선을 콘택시키는 방법으로 P-에피택셜층(P-epi)에 음전압을 인가할 수 있다.

한편, 각 단위화소들마다 N형매몰층(N Buried layer)으로 분리하게 되면, 단위화소마다 P⁺확산 형성 및 콘택 공정이 수반되어야 하므로, 전체 또는 일부분의 단위화소어레이를 N형매몰층(N Buried layer)으로 나누어 둘러싸게 하고 나누어진 단위화소어레이가 동시에 음전압을 인가받을 수 잇도록 할 수 있다. 이때 단위화소간의 소자분리는 필드산화막에 의해 이루어지고 주변회로와는 반드시 N형매몰층(N Buried layer)으로 분리되어야 한다.

구체적으로, 도4를 참조하면, 단위화소를 이루는 소자들이 형성될 P-에피택셜층(P-epi)은 주변회로의 소자들과 격리되어 독립적으로 음전압(-Vsub)을 인가받을 수 있도록 N형매몰층(N Buried layer)으로 둘러싸여 있다. 그리고 이렇게 N형매몰층(N Buried layer)으로 격리된 단위화소 영역의 P-에피택셜층(P-epi) 내부에는 외부로부터의 빛을 감지하여 광전하를 생성하기 위한 광감지소자로서의 핀드 포토다이오드(PPD)와, 상기 핀드 포토다이오드(PPD)로부터 광전하를 전달받는 N⁺플로팅접합(FD)이 형성되어 있다. 또한, 상기 N⁺플로팅접합(FD)으로부터 전기적 신호를 검출하기 위하여 상기 P-에피택셜층(P-epi)내의 P-웰(P-well)에는 양의 문턱전압을 갖는 출력트랜지스터가 형성되어 있는바, 출력트랜지스터는드라이브트랜지스터(Dx)와 셀렉트트랜지스터(Sx)로 구성된다. 또한, 상기 핀드 포토다이오드(PPD)의 광전하를 상기 N⁺플로팅접합(FD)으로 스위칭 전달하기 위하여 상기 P-에피택셜층(P-epi)에는 음의 문턱전압을 갖는 트랜스퍼트랜지스터(Tx)가 형성되어 있다. 또한 리셋트랜지스터(Rx) 및 VDD를 인가받는 N⁺드레인확산(DD)이 P-에피택셜층(P-epi)에 형성되어 있다. 상기 N⁺플로팅접합(FD)과 N⁺드레인확산(DD)은 리셋트랜지스터의 게이트전극과의 오버랩 캐패시턴스를 줄이기 위해 저농도의 도핑영역 없이 고농도의 도핑영역으로 실시 구성할 수 있다.

이상에서 설명한 바와같은 구조를 갖는 CMOS 이미지센서를 제조하는 공정을 구체적으로 살펴본다.

도5a 내지 도5d는 본 발명의 일실시예에 따른 CMOS 이미지센서 제조 공정도이다.

도5a는 P에피층(501)에 필드영역과 활성영역(Active Region)을 정의하기 위한 소자분리를 위하여 필드산화막(502)을 형성한 상태의 단면도이다. 소자분리 방법은 통상의 COCOS 공정 또는 트렌치 아이솔레이션 공정 등 그 어떠한 방법으로도 소자분리가 가능하다.

이어서, 도5b와 같이, 단위화소의 활성영역이 오픈된 마스크패턴(503)을 형성하고, N 타입불순물인 인이온(P₃₁ ⁺)을 약 3 MeV로 이온주입(504)하여, 단위화소 영역의 P에피층(501) 내에 제1N형매몰층(505)을 형성한다.

이어서, 도5c에 도시된 바와 같이, 주변회로 영역의 PMOS 트랜지스터들이 형성될 기판의 영역에 N-웰을 형성하기 위하여 마스크패턴(506)을 형성하고, 인이온(P₃₁ ⁺)을 이온주입(507) 하여 N-웰(508)을 형성하고, 필드절연막(502)의 하부에 역시 제2N형매몰층(508a)을 형성한다.

결국, 제1N형매몰층(505)과 제2N형매몰층(508a)에 의해 단위화소의 활성영역에 해당하는 P액피택셜층을 3차원적으로 갇히게 된다.

이어서, 도5d는 통상의 방법으로 P-웰 마스크패턴(509)을 형성하고, P타입 불순물인 보론이온(B₁₁)을 이온주입(510)하므로써, P-웰(511)을 형성한다.

이어서, 지난 1998년 2월 28일자에 본 출원인에 의해 출원된바 있는(출원번호: 98-6687) CMOS 이미지센서의 단위화소 제조방법과 동일하게 공정을 진행하여 단위화소의 각 트랜지스터 및 핀드 포토다이오드 등의 소자를 완성한다.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

본 발명은 광전하운송효율(Transfer Efficiency)과 광전하생성효율(QuantumEfficiency) 모두를 동시에 개선하여 단위화소 출력단의 구동범위(Dynamic Range)를 증대시키므로써, 디지털로 변환된 아날로그신호의 변별력을 크게 하여 화질을 개선시킬 수 있다.

Claims (2)

1. 주변회로를 구성하는 소자들과 단위화소를 구성하는 소자들을 구비하는 CMOS 이미지센서 제조방법에 있어서,

   제1도전형의 반도체층을 준비하는 단계;

   상기 제1도전형의 반도체층에 소자분리를 위한 필드절연막을 형성하는 단계;

   상기 단위화소를 구성하는 소자들이 형성될 반도체층의 제1영역에 제2도전형의 불순물을 선택적으로 이온주입하여 상기 제1영역의 반도체층 내부에 제1매몰층을 형성하는 단계;

   상기 제1매몰층과 면접되어 상기 제1영역의 반도체층을 주변회로 영역의 반도체층과 전기적으로 격리하도록 상기 필드절연막 하부의 수직방향으로 제2도전형의 제2매몰층을 형성하는 단계;

   상기 반도체층에 상기 단위화소를 구성하는 소자들과 상기 주변회로를 구성하는 소자들을 형성하는 단계; 및

   상기 제1 및 제2 매몰층에 둘러싸인 상기 제1영역의 반도체층 표면 하부에 국부적으로 제1도전형의 고농도 확산영역을 형성하고, 상기 제1도전형의 고농도 확산영역에 음전압을 전달하는 배선을 콘택시키는 단계

   를 포함하여 이루어진 CMOS 이미지센서 제조방법.
2. 제1항에 있어서,

   상기 제2매몰층은 주변회로에 제2도전형 웰을 형성하기 위한 이온주입시 필드절연막 하부에도 이온주입을 실시하여 형성하는 것을 특징으로 하는 CMOS 이미지센서 제조방법.