KR100819711B1 - 씨모스 이미지 센서 및 그 제조 방법 - Google Patents
씨모스 이미지 센서 및 그 제조 방법 Download PDFInfo
- Publication number
- KR100819711B1 KR100819711B1 KR1020060135586A KR20060135586A KR100819711B1 KR 100819711 B1 KR100819711 B1 KR 100819711B1 KR 1020060135586 A KR1020060135586 A KR 1020060135586A KR 20060135586 A KR20060135586 A KR 20060135586A KR 100819711 B1 KR100819711 B1 KR 100819711B1
- Authority
- KR
- South Korea
- Prior art keywords
- ion implantation
- implantation region
- device isolation
- image sensor
- semiconductor substrate
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 22
- 238000005468 ion implantation Methods 0.000 claims abstract description 99
- 238000002955 isolation Methods 0.000 claims abstract description 92
- 239000004065 semiconductor Substances 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 claims abstract description 10
- 230000007547 defect Effects 0.000 abstract description 3
- 238000002425 crystallisation Methods 0.000 abstract 1
- 230000008025 crystallization Effects 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 description 15
- 239000012535 impurity Substances 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000005527 interface trap Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010893 electron trap Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Element Separation (AREA)
Abstract
본 발명은 씨모스(Complementary Metal Oxide Semiconductor) 이미지 센서에 관한 것으로, 특히 저조도 특성을 향상시킬 수 있는 씨모스 이미지 센서 및 그 제조 방법에 관한 것이다.
본 발명에 따른 씨모스 이미지 센서는, 화소 어레이부와 신호 처리부가 형성된 이미지 센서에 있어서, 상기 화소 어레이부에 형성되며, 제 1 도전형의 제 1 이온주입영역과 상기 제 1 이온주입영역내에 제 2 도전형의 제 2 이온주입영역이 형성된 소자분리 이온주입영역을 갖는 반도체 기판; 상기 반도체 기판 상의 상기 신호 처리부에 형성된 소자 분리막; 상기 화소 어레이부에 형성된 포토 다이오드; 및 상기 신호 처리부에 형성된 트랜지스터들을 포함하는 것을 특징으로 한다.
이로써, 본 발명은 씨모스 이미지 센서에서 반도체 기판에 STI 소자분리막과 소자분리 이온주입영역을 소자분리막으로 사용하여 포토다이오드 주변에 결정결함 구역을 최소화함으로써 암전류(dark current)의 소스(source)를 감소시키고 저조도에서의 특성이 향상될 수 있다.
씨모스, 저조도, 소자분리 이온주입영역
Description
도 1은 일반적인 4T형 CMOS 이미지 센서의 등가 회로도.
도 2는 일반적인 4T형 CMOS 이미지 센서의 단위화소를 나타낸 레이아웃.
도 3은 본 발명에 따른 일 실시예로서, 4T형 CMOS 이미지 센서의 단위화소들을 나타낸 레이아웃
도 4a 및 도 4b는 본 발명에 따른 제 1 실시예로서, 상기 소자분리 이온주입영역에 전압이 인가되지 않았을 경우와 상기 소자분리 이온주입영역에 전원 전압이 인가되었을 경우를 보여주는 단면도들.
도 5a 및 도 5b는 본 발명에 따른 제 2 실시예로서, 상기 소자분리 이온주입영역에 전압이 인가되지 않았을 경우와 상기 소자분리 이온주입영역에 리버스 바이어스 전압이 인가되었을 경우를 보여주는 단면도들.
본 발명은 씨모스(Complementary Metal Oxide Semiconductor) 이미지 센서에 관한 것으로, 특히 저조도 특성을 향상시킬 수 있는 씨모스 이미지 센서 및 그 제조 방법에 관한 것이다.
일반적으로 이미지 센서는 광학 영상(optical image)을 전기신호로 변환시키는 반도체 소자로써, 개별 모스(MOS:metaloxide-silicon) 캐패시터(capacitor)가 서로 매우 근접한 위치에 있으면서 전하캐리어가 캐패시터에 저장되고 이송되는 이중결합소자(CCD:charge coupled device)와 제어회로(control circuit) 및 신호처리회로(signal processing circuit)를 주변회로에 사용하는 씨모스(CMOS)기술을 이용하여 화소수 만큼 모스 트랜지스터를 만들고 이것을 이용하여 차례차례 출력을 검출하는 스위칭 방식을 채용한 씨모스(CMOS:complementary MOS) 이미지 센서가 있다.
그리고 피사체의 정보를 전기적인 신호로 변환하는 씨모스 이미지 센서는 포토다이오드가 들어있는 시그날 처리칩들로 구성되어 있으며, 칩 하나에 증폭기(Amplifier), 아날로그/디지탈 변환기(A/D converter), 내부 전압 발생기(Internal voltage generator), 타이밍 제너레이터(Timing generator) 그리고 디지털 로직(Digital logic) 등이 결합되기도 하는데, 이는 공간과 전력 그리고 비용절감에 큰 장점을 갖고 있다.
한편, CMOS 이미지 센서는 트랜지스터의 개수에 따라 3T형, 4T형, 5T형 등으로 구분된다. 3T형은 1개의 포토다이오드와 3개의트랜지스터로 구성되며, 4T형은 1개의 포토다이오드와 4개의 트랜지스터로 구성된다.
여기서, 상기 4T형 CMOS 이미지 센서의 단위화소에 대한 레이아웃(lay-out) 을 살펴보면 다음과 같다.
도 1은 일반적인 4T형 CMOS 이미지 센서의 등가 회로도이고, 도 2는 일반적인 4T형 CMOS 이미지 센서의 단위화소를 나타낸 레이아웃이다.
도 1에 도시된 바와 같이, 씨모스 이미지 센서의 단위 화소(100)는 광전 변환부로서의 포토 다이오드(photo diode)(10)와, 4개의 트랜지스터들을 포함하여 구성된다. 상기 4개의 트랜지스터들의 각각은 트랜스퍼 트랜지스터(20), 리셋 트랜지스터(30), 드라이브 트랜지스터(40) 및 셀렉트 트랜지스터(50)이다. 그리고, 상기 각 단위 화소(100)의 출력단(OUT)에는 로드 트랜지스터(60)가 전기적으로 연결된다.
반도체 기판 상에 STI(Shallow Trench Isolation)공정으로 소자 분리막이 형성되어 액티브 영역을 정의하며, 상기 액티브 영역은 상기 4개의 트랜지스터들의 액티브 영역을 포함한다.
여기서, 미설명 부호 FD는 플로팅 확산 영역이고, Tx는 셀렉트 트랜지스터(20)의 게이트 전압이고, Rx는 리셋 트랜지스터(30)의 게이트 전압이고, Dx는 드라이브 트랜지스터(40)의 게이트 전압이고, Sx는 셀렉트 트랜지스터(50)의 게이트 전압이다.
일반적인 4T형 CMOS 이미지 센서의 단위화소(PX)는, 도 2에 도시한 바와 같이, 액티브 영역이 정의되어 상기 액티브 영역을 제외한 부분에 소자 분리막이 형성된다.
상기 액티브 영역 중 폭이 넓은 부분에 1개의 포토다이오드(PD)가 형성되고, 상기 나머지 부분의 액티브 영역에 각각 오버랩되는 4개의 트랜지스터의 게이트 전극(23, 33, 43, 53)이 형성된다.
즉, 상기 게이트 전극(23)에 의해 트랜스퍼 트랜지스터(20)가 형성되고, 상기 게이트 전극(33)에 의해 리셋 트랜지스터(30)가 형성되고, 상기 게이트 전극(43)에 의해 드라이브 트랜지스터(40)가 형성되며, 상기 게이트 전극(53)에 의해 셀렉트 트랜지스터(50)가 형성된다.
여기서, 상기 각 트랜지스터의 액티브 영역에는 각 게이트 전극(23, 33, 43, 53) 하측부를 제외한 부분에 불순물 이온이 주입되어 각 트랜지스터의 소스/드레인 영역(S/D)이 형성된다.
상기 소자 분리막을 구체적으로 살펴보면, 회로의 최소 선폭이 0.35㎛ 인 시 모스 이미지센서에서는 LOCOS(Local Oxidation of Silicon) 방식으로 소자 분리막을 형성하였으나, 회로의 최소선폭이 0.18㎛ 이하인 미세한 씨모스 이미지 센서에서는 소자의 고집적화에 유리한 STI(Shallow Trench Isolation) 방식으로 소자 분리막을 형성하고 있다.
이러한 STI 방법으로 소자 분리막을 형성할 경우에, 상기 소자분리막과 인접한 포토 다이오드의 경계 부분(A)에서, 트렌치 구조를 형성하기 위한 식각 공정시의 손상에 의하여 실리콘 격자구조의 오정렬(dislocation)이 많이 발생한다.
이와 같은 실리콘 격자구조의 오정렬 부분(A)은 전자들을 포획하는 전자 함정(electron trap) 역할을 하기 때문에, 씨모스 이미지 센서의 저조도 특성을 악화시키는 원천요인(main source)으로 작용하고 있다.
즉, 저조도 환경에서는 포토 다이오드로 입사하는 빛의 양이 적기 때문에 그 만큼 포토 다이오드에서 광전변환되는 전하의 양도 적어야 하지만, 전술한 바와같은 전자함정에 포획된 전자들이 트랜스퍼 트랜지스터(16)를 경유하여 이미지 재현에 사용됨으로써 저조도 환경에서 이미지 센서의 특성이 저하되는 것이다.
본 발명은 씨모스 이미지 센서에서 저조도 특성을 향상시킨 씨모스 이미지 센서 및 그 제조 방법을 제공하는 데 목적이 있다.
상기한 목적을 달성하기 위하여 본 발명에 따른 씨모스 이미지 센서는, 화소 어레이부와 신호 처리부가 형성된 이미지 센서에 있어서, 상기 화소 어레이부에 형성되며, 제 1 도전형의 제 1 이온주입영역과 상기 제 1 이온주입영역내에 제 2 도전형의 제 2 이온주입영역이 형성된 소자분리 이온주입영역을 갖는 반도체 기판; 상기 반도체 기판 상의 상기 신호 처리부에 형성된 소자 분리막; 상기 화소 어레이부에 형성된 포토 다이오드; 및 상기 신호 처리부에 형성된 트랜지스터들을 포함하는 것을 특징으로 한다.
상기한 목적을 달성하기 위하여 본 발명에 따른 씨모스 이미지 센서의 제조 방법은, 반도체 기판 상에 화소 어레이부와 신호 처리부를 갖는 씨모스 이미지 센서를 제조하는 방법에 있어서, 상기 반도체 기판 상의 상기 신호 처리부에 형성된 소자 분리막을 형성하는 단계; 상기 화소 어레이부에 형성되며, 상기 반도체 기판 상에 제 1 도전형의 제 1 이온주입영역을 형성하여 예비 소자분리 이온주입영역을 형성하는 단계; 상기 제 1 이온주입영역내에 제 2 도전형의 제 2 이온주입영역을 형성하여 소자분리 이온주입영역을 완성하는 단계; 및 상기 화소 어레이부에 포토 다이오드 및 상기 신호 처리부에 트랜지스터들을 형성하는 단계;를 포함하는 것을 특징으로 한다.
상기 포토 다이오드 및 상기 트랜지스터들 상에 절연막을 형성하는 단계; 상기 절연막에 상기 제 2 이온주입영역의 일부를 노출시키는 콘택홀을 형성하는 단계; 및 상기 콘택홀 내에 상기 제 2 이온주입영역과 전기적으로 연결되는 콘택 전극을 형성하는 단계를 더 포함하는 것을 특징으로 한다.
상기 제 2 이온주입영역에 리버스 전압이 인가되면, 상기 소자분리 이온주입영역의 공핍층이 깊어지는 것을 특징으로 한다.
상기 제 1 도전형은 p형이고, 상기 제 2 도전형은 n형인 것을 특징으로 한다.
상기 콘택 전극은 리버스 바이어스 전압이 인가되는 것을 특징으로 한다.
상기 콘택 전극은 전원 전압이 인가되는 것을 특징으로 한다.
상기 제 2 이온주입영역과 상기 반도체층의 접합위치에서 상기 반도체층 하부 방향으로 형성된 공핍층의 두께는 상기 제 1 이온주입영역과 상기 제 2 이온주입영역의 접합위치에서 상기 제 1 이온주입영역 방향으로 형성된 공핍층의 두께보다 큰 것을 특징으로 한다.
이하, 첨부한 도면을 참조로 하여 본 발명에 따른 씨모스 이미지 센서에 대해서 구체적으로 설명한다.
도 3은 본 발명에 따른 일 실시예로서, 4T형 CMOS 이미지 센서의 단위화소들을 나타낸 레이아웃이다.
도 3에 도시된 바와 같이, 4T형 단위화소들, 제 1 내지 제 4 단위화소들(PX1, PX2, PX3, PX4)이 서로 인접하여 있다.
씨모스 이미지 센서는, 입사하는 빛을 감지하여 전기적인 신호로 변환하는 화소 어레이부와 화소 어레이부의 출력을 신호처리하여 이미지를 재현해 내는 신호처리부로 크게 나눌 수 있다.
또한, 상기 화소 어레이부는 복수개의 단위화소가 모여서 어레이(array)된 구조를 갖고 있는데, 본 발명에서 사용되는 소자분리 이온주입영역은 화소 어레이부에서 포토다이오드 경계에서 주로 사용되며, 신호처리부에서 사용되는 소자 분리막은 LOCOS 내지 STI 소자분리막(164)을 사용한다.
여기서, 상기 제 1 내지 제 4 단위화소들(PX1, PX2, PX3, PX4)의 포토다이오드영역이 서로 인접하게 배치되어 있으나, 이에 한정된 것을 아니며 이는 본 발명에 의해 포토 다이오드 영역 간의 소자 분리가 잘 이루어짐을 보여주기 위한 레이아웃이다.
이하, 상기 제 1 내지 제 4 단위화소들(PX1, PX2, PX3, PX4) 중에서 제 1 및 제 2 단위화소(PX1, PX2)를 선택하여 구체적으로 설명하도록 한다.
상기 제 1 단위픽셀(PX1)의 제 1 포토 다이오드 영역(PD1)과 상기 제 2 단위 픽셀(PX2)의 제 2 포토 다이오드 영역(PD2)은 소자분리 이온주입영역(170)에 의해 분리되어 있다.
상기 제 1 단위 화소(PX1) 및 제 2 단위 화소(PX2)는 광전 변환부로서의 포토 다이오드(photo diode)(PD1, PD2)와, 4개의 트랜지스터들(Rx, Dx, Tx, Sx)을 포함하여 각각 구성된다.
상기 4개의 트랜지스터들의 각각은 트랜스퍼 트랜지스터(120a, 120b), 리셋 트랜지스터(130a, 130b), 드라이브 트랜지스터(140a, 140b) 및 셀렉트 트랜지스터(150a, 150b)이다.
그리고, 반도체 기판 상에 STI(Shallow Trench Isolation)공정으로 소자 분리막(164)이 형성되어 액티브 영역을 정의하며, 상기 액티브 영역은 상기 4개의 트랜지스터들(Rx, Dx, Tx, Sx)의 액티브 영역을 포함한다.
여기서, 미설명 부호 FD는 플로팅 확산 영역이고, Tx는 셀렉트 트랜지스터(120a, 120b)의 게이트 전압이고, Rx는 리셋 트랜지스터(130a, 130b)의 게이트 전압이고, Dx는 드라이브 트랜지스터(140a, 140b)의 게이트 전압이고, Sx는 셀렉트 트랜지스터(150a, 150b)의 게이트 전압이다.
일반적인 4T형 CMOS 이미지 센서의 단위화소는, 액티브 영역이 정의되어 상기 액티브 영역을 제외한 부분에 소자 분리막(164)이 형성되며, 상기 포토 다이오드 영역의 경계에는 소자분리 이온주입영역이 형성되어 있다.
상기 제 1 단위픽셀(PX1)에서, 상기 액티브 영역 중 폭이 넓은 부분에 1개의 제 1 포토다이오드(PD1)가 형성되고, 상기 나머지 부분의 액티브 영역에 각각 오버 랩되는 4개의 트랜지스터의 게이트 전극(123a, 133a, 143a, 153a)이 형성된다.
상기 제 2 단위픽셀(PX2)에서, 상기 액티브 영역 중 폭이 넓은 부분에 1개의 제 2 포토다이오드(PD2)가 형성되고, 상기 나머지 부분의 액티브 영역에 각각 오버랩되는 4개의 트랜지스터의 게이트 전극(123b, 133b, 143b, 153b)이 형성된다.
즉, 상기 제 1 및 제 2 단위픽셀(PX1, PX2)에서, 상기 게이트 전극(123a, 123b)에 의해 트랜스퍼 트랜지스터(120a, 120b)가 형성되고, 상기 게이트 전극(133a, 133b)에 의해 리셋 트랜지스터(130a, 130b)가 형성되고, 상기 게이트 전극(143a, 143b)에 의해 드라이브 트랜지스터(140a, 140b)가 형성되며, 상기 게이트 전극(153a, 153b)에 의해 셀렉트 트랜지스터(150a, 150b)가 형성된다.
상기 제 1 및 제 2 단위픽셀(PX1, PX2)에서, 상기 각 트랜지스터의 액티브 영역에는 각 게이트 전극 하측부를 제외한 부분에 불순물 이온이 주입되어 각 트랜지스터의 소스/드레인 영역(S/D)이 형성된다.
상기 소자분리 이온주입영역(170)은 포토 다이오드 영역(PD1, PD2)의 경계에 불순물이 주입되어 형성된다.
상기 소자분리 이온주입영역(170)은 제 1 소자분리이온주입영역(171)과 제 2 소자분리이온주입영역(173)으로 이루어진다.
상기 제 1 소자분리이온주입영역(171)은 깊게 형성된 저농도 p형 확산영역이고, 상기 제 2 소자분리이온주입영역(173) 내에 얕게 형성된 고농도 n형 확산영역이다.
즉, 상기 제 2 소자분리이온주입영역(173)은 상기 제 1 소자분리이온주입영 역(171)이 둘러싸고 있는 형상이다.
그리고, 상기 제 2 소자분리이온주입영역(173)은 콘택 연결되어 리버스 바이어스 전압(reverse bias voltage)이 인가되거나, 전원(VDD)과 연결될 수 있다.
상기 리버스 바이어스 전압 또는 전원과 연결되어 리버스 전압이 인가된 소자분리 이온주입영역(170)은 공핍층(175)이 에피층 하부로 깊고 두껍게 형성되므로 아이솔레이션이 잘 이루어질 수 있다.
상기 제 2 소자분리이온주입영역(173)은 고농도 n형 확산영역이고, 상기 제 1 소자분리이온주입영역(171)은 저농도 p형 확산영역이고, 상기 에피층(111)은 p-웰이므로 상기 공핍층(175)은 상기 고농도 n형 확산 영역쪽에는 얇게 형성되고, 상기 제 1 소자분리이온주입영역(171)에서 상기 에피층 방향으로 깊게 형성된다.
상기 소자분리 이온주입영역(170)의 양쪽에는 제 1 및 제 2 포토다이오드 영역(PD1, PD2)이 형성되어 있으며, 상기 제 1 및 제 2 포토다이오드 영역(PD1, PD2)은 저농도 n형 확산 영역이 형성되어 있으므로 상기 공핍층(175)은 상기 제 1 소자분리이온주입영역(171)에서 포토 다이오드 영역으로 퍼지지 않고 더욱 상기 에피층(175) 하부 방향으로 깊게 형성된다.
도 4a 내지 도 4b는 도 3의 Ⅰ-Ⅰ'선을 따라 절단한 단면도이다.
도 4a는 본 발명에 따른 제 1 실시예로서, 상기 소자분리 이온주입영역에 전압이 인가되지 않았을 경우를 보여주는 단면도이고, 도 4b는 상기 소자분리 이온주입영역에 전원 전압이 인가되었을 경우를 보여주는 단면도이다.
또한, 도 5a는 본 발명에 따른 제 2 실시예로서, 상기 소자분리 이온주입영 역에 전압이 인가되지 않았을 경우를 보여주는 단면도이고, 도 5b는 상기 소자분리 이온주입영역에 리버스 바이어스 전압이 인가되었을 경우를 보여주는 단면도이다.
상기 제 1 실시예 및 제 2 실시예는 구조가 동일하고 동작이 유사하므로 같이 설명하도록 한다.
도 4a 및 도 5a를 보면, 소자분리 이온주입영역(170)이 제 1 포토 다이오드 영역(PD1)과 제 2 포토 다이오드 영역(PD2)의 경계에 형성되어 있다.
고농도의 p형 반도체 기판과, 상기 반도체 기판 상에 형성된 저농도의 p형 에피층(111)과, 상기 p형 에피층(111)에 형성되며 액티브 영역을 정의하는 소자분리 이온주입영역(170)과, 상기 p형 에피층(111) 상에 저농도 n형 불순물이 주입되어 저농도 n형 확산 영역으로 제 1 포토 다이오드 영역(128a)과 제 2 포토 다이오드 영역(128b)이 형성되어 있다.
그리고, 상기 반도체 기판 상에 절연막(180)이 형성되고, 상기 절연막(180)은 상기 소자분리 이온주입영역(170)의 제 2 소자분리이온주입영역(173)을 소정 노출시키는 콘택홀(183)이 형성되어 있다.
도 4b 및 도 5b를 보면, 상기 콘택홀(183) 내에 매립된 콘택 전극(185)은 상기 제 2 소자분리이온주입영역(173)에 리버스 바이어스 전압 또는 전원이 인가될 수 있도록 해준다.
상기 소자분리 이온주입영역(170)은 상기 제 1 및 제 2 포토 다이오드 영역(PD1, PD2)의 경계에 불순물이 주입되어 형성된다.
상기 소자분리 이온주입영역(170)은 제 1 소자분리이온주입영역(171)과 제 2 소자분리이온주입영역(173)으로 이루어진다.
상기 제 1 소자분리이온주입영역(171)은 깊게 형성된 저농도 p형 확산영역이고, 상기 제 2 소자분리이온주입영역(173) 내에 얕게 형성된 고농도 n형 확산영역이다.
즉, 상기 제 2 소자분리이온주입영역(173)은 상기 제 1 소자분리이온주입영역(171)이 둘러싸고 있는 형상이다.
그리고, 상기 제 2 소자분리이온주입영역(173)은 콘택 연결되어 리버스 바이어스 전압(reverse bias voltage)이 인가되거나, 전원(VDD)과 연결될 수 있다.
상기 리버스 바이어스 전압 또는 전원과 연결되어 리버스 전압이 인가된 소자분리 이온주입영역(170)은 공핍층(175)이 에피층(111) 하부로 깊고 두껍게 형성되므로 아이솔레이션이 잘 이루어질 수 있다.
상기 제 2 소자분리이온주입영역은 고농도 n형 확산영역이고, 상기 제 1 소자분리이온주입영역은 저농도 p형 확산영역이고, 상기 에피층은 p-웰이므로 상기 공핍층은 상기 고농도 n형 확산 영역쪽에는 얇게 형성되고, 상기 제 1 소자분리이온주입영역에서 상기 에피층 방향으로 깊게 형성된다.
상기 소자분리 이온주입영역(170)의 양쪽에는 제 1 및 제 2 포토다이오드 영역이 형성되어 있으며, 상기 제 1 및 제 2 포토다이오드 영역은 저농도 n형 확산 영역이 형성되어 있으므로 상기 공핍층(175)은 상기 제 1 소자분리이온주입영역(171)에서 포토 다이오드 영역으로 퍼지지 않고 더욱 상기 에피층(111) 하부 방향으로 깊게 형성된다.
이와 같이 소자분리 이온주입영역(170)을 소자분리막 대신 사용하게 되면, 계면함정(interface trap)의 발생을 방지할 수 있기 때문에 저조도에서의 특성이 향상되는 장점이 있다.
이상에서 설명한 본 발명의 일 실시예와 같이, 포토 다이오드의 경계의 적어도 일부에 LOCOS 또는 STI와 같은 소자분리막이 아니라 불순물을 주입시켜 소자분리 이온주입영역을 형성하고, 상기 소자분리 이온주입영역에 리버스 바이어스를 인가하여 공핍층 즉, 아이솔레이션 영역을 확장시킴으로써 포토 다이오드와 포토 다이오드를 전기적으로 아이솔레이션시킬 수 있다.
이로써 실리콘 웨이퍼의 격자구조에 오정렬을 발생시키는 STI 소자분리막 대신에 소자분리 이온주입영역을 소자분리막으로 사용하여 포토다이오드 주변에 결정결함 구역을 최소화함으로써 암전류(dark current)의 소스(source)를 감소시키는 것이 가능하며, 계면함정의 발생을 방지할 수 있으므로 저조도에서의 특성이 향상된 씨모스 이미지센서를 얻을 수 있다.
본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 씨모스 이미지 센서 및 그 제조 방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
본 발명은 씨모스 이미지 센서에서 반도체 기판에 STI 소자분리막과 소자분 리 이온주입영역을 소자분리막으로 사용하여 포토다이오드 주변에 결정결함 구역을 최소화함으로써 암전류(dark current)의 소스(source)를 감소시키는 것이 가능하며, 계면함정의 발생을 방지할 수 있으므로 저조도에서의 특성이 향상되는 효과가 있다.
Claims (13)
- 화소 어레이부와 신호 처리부가 형성된 이미지 센서에 있어서,상기 화소 어레이부에 형성되며, 제 1 도전형의 제 1 이온주입영역과 상기 제 1 이온주입영역내에 제 2 도전형의 제 2 이온주입영역이 형성된 소자분리 이온주입영역을 갖는 반도체 기판;상기 반도체 기판 상의 상기 신호 처리부에 형성된 소자 분리막;상기 화소 어레이부에 형성된 포토 다이오드; 및상기 신호 처리부에 형성된 트랜지스터들을 포함하는 것을 특징으로 하는 씨모스 이미지 센서.
- 제 1항에 있어서,상기 제 1 도전형은 p형이고, 상기 제 2 도전형은 n형인 것을 특징으로 하는 씨모스 이미지 센서.
- 제 1항에 있어서,상기 반도체 기판은 p형 에피층인 것을 특징으로 하는 씨모스 이미지 센서.
- 제 1항에 있어서,상기 제 2 이온주입영역과 접속되어 상기 제 2 이온주입영역에 리버스 전압(reverse voltage)을 인가하는 콘택 전극이 더 형성된 것을 특징으로 하는 씨모스 이미지 센서.
- 제 1항에 있어서,상기 제 2 이온주입영역은 전원과 연결된 것을 특징으로 하는 씨모스 이미지 센서.
- 제 1항에 있어서,상기 제 2 이온주입영역과 상기 반도체 기판의 접합위치에서 상기 반도체 기판 하부 방향으로 형성된 공핍층의 두께는 상기 제 1 이온주입영역과 상기 제 2 이온주입영역의 접합위치에서 상기 제 1 이온주입영역 방향으로 형성된 공핍층의 두께보다 큰 것을 특징으로 하는 씨모스 이미지 센서.
- 반도체 기판 상에 화소 어레이부와 신호 처리부를 갖는 씨모스 이미지 센서 를 제조하는 방법에 있어서,상기 반도체 기판 상의 상기 신호 처리부에 형성된 소자 분리막을 형성하는 단계;상기 화소 어레이부에 형성되며, 상기 반도체 기판 상에 제 1 도전형의 제 1 이온주입영역을 형성하여 예비 소자분리 이온주입영역을 형성하는 단계;상기 제 1 이온주입영역내에 제 2 도전형의 제 2 이온주입영역을 형성하여 소자분리 이온주입영역을 완성하는 단계; 및상기 화소 어레이부에 포토 다이오드 및 상기 신호 처리부에 트랜지스터들을 형성하는 단계;를 포함하는 것을 특징으로 하는 씨모스 이미지 센서의 제조 방법.
- 제 7항에 있어서,상기 포토 다이오드 및 상기 트랜지스터들 상에 절연막을 형성하는 단계;상기 절연막에 상기 제 2 이온주입영역의 일부를 노출시키는 콘택홀을 형성하는 단계; 및상기 콘택홀 내에 상기 제 2 이온주입영역과 전기적으로 연결되는 콘택 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 씨모스 이미지 센서의 제조 방법.
- 제 7항에 있어서,상기 제 2 이온주입영역에 리버스 전압이 인가되면, 상기 소자분리 이온주입영역의 공핍층이 깊어지는 것을 특징으로 하는 씨모스 이미지 센서의 제조 방법.
- 제 7항에 있어서,상기 제 1 도전형은 p형이고, 상기 제 2 도전형은 n형인 것을 특징으로 하는 씨모스 이미지 센서의 제조 방법.
- 제 8항에 있어서,상기 콘택 전극은 리버스 바이어스 전압이 인가되는 것을 특징으로 하는 씨모스 이미지 센서의 제조 방법.
- 제 8항에 있어서,상기 콘택 전극은 전원 전압이 인가되는 것을 특징으로 하는 씨모스 이미지 센서의 제조 방법.
- 제 7항에 있어서,상기 제 2 이온주입영역과 상기 반도체 기판의 접합위치에서 상기 반도체 기판 하부 방향으로 형성된 공핍층의 두께는 상기 제 1 이온주입영역과 상기 제 2 이온주입영역의 접합위치에서 상기 제 1 이온주입영역 방향으로 형성된 공핍층의 두께보다 큰 것을 특징으로 하는 씨모스 이미지 센서의 제조 방법.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060135586A KR100819711B1 (ko) | 2006-12-27 | 2006-12-27 | 씨모스 이미지 센서 및 그 제조 방법 |
| US12/002,124 US7855407B2 (en) | 2006-12-27 | 2007-12-13 | CMOS image sensor and method for manufacturing the same |
| DE102007060836A DE102007060836A1 (de) | 2006-12-27 | 2007-12-18 | CMOS-Bildsensor und Verfahren zu dessen Herstellung |
| JP2007330335A JP4870656B2 (ja) | 2006-12-27 | 2007-12-21 | シーモスイメージセンサー及びその製造方法 |
| CN200710305316A CN100592528C (zh) | 2006-12-27 | 2007-12-26 | Cmos图像传感器及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060135586A KR100819711B1 (ko) | 2006-12-27 | 2006-12-27 | 씨모스 이미지 센서 및 그 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100819711B1 true KR100819711B1 (ko) | 2008-04-04 |
Family
ID=39531002
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060135586A KR100819711B1 (ko) | 2006-12-27 | 2006-12-27 | 씨모스 이미지 센서 및 그 제조 방법 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7855407B2 (ko) |
| JP (1) | JP4870656B2 (ko) |
| KR (1) | KR100819711B1 (ko) |
| CN (1) | CN100592528C (ko) |
| DE (1) | DE102007060836A1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180110529A (ko) * | 2017-03-29 | 2018-10-10 | 삼성전자주식회사 | 이미지 센서 |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ITTO20080046A1 (it) | 2008-01-18 | 2009-07-19 | St Microelectronics Srl | Schiera di fotodiodi operanti in modalita' geiger reciprocamente isolati e relativo procedimento di fabbricazione |
| ITTO20080045A1 (it) * | 2008-01-18 | 2009-07-19 | St Microelectronics Srl | Schiera di fotodiodi operanti in modalita' geiger reciprocamente isolati e relativo procedimento di fabbricazione |
| US8791547B2 (en) | 2008-01-21 | 2014-07-29 | Infineon Technologies Ag | Avalanche diode having an enhanced defect concentration level and method of making the same |
| US20100134668A1 (en) * | 2008-12-01 | 2010-06-03 | Samsung Electronics Co., Ltd. | Image sensors |
| IT1392366B1 (it) * | 2008-12-17 | 2012-02-28 | St Microelectronics Rousset | Fotodiodo operante in modalita' geiger con resistore di soppressione integrato e controllabile, schiera di fotodiodi e relativo procedimento di fabbricazione |
| JP5149143B2 (ja) * | 2008-12-24 | 2013-02-20 | シャープ株式会社 | 固体撮像素子およびその製造方法、電子情報機器 |
| US8531565B2 (en) * | 2009-02-24 | 2013-09-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Front side implanted guard ring structure for backside illuminated image sensor |
| IT1393781B1 (it) * | 2009-04-23 | 2012-05-08 | St Microelectronics Rousset | Fotodiodo operante in modalita' geiger con resistore di soppressione integrato e controllabile ad effetto jfet, schiera di fotodiodi e relativo procedimento di fabbricazione |
| JP5564874B2 (ja) * | 2009-09-25 | 2014-08-06 | ソニー株式会社 | 固体撮像装置、及び電子機器 |
| JP5564909B2 (ja) * | 2009-11-30 | 2014-08-06 | ソニー株式会社 | 固体撮像装置とその製造方法、及び電子機器 |
| JP5564918B2 (ja) * | 2009-12-03 | 2014-08-06 | ソニー株式会社 | 撮像素子およびカメラシステム |
| JP5537172B2 (ja) | 2010-01-28 | 2014-07-02 | ソニー株式会社 | 固体撮像装置及び電子機器 |
| IT1399690B1 (it) | 2010-03-30 | 2013-04-26 | St Microelectronics Srl | Fotodiodo a valanga operante in modalita' geiger ad elevato rapporto segnale rumore e relativo procedimento di fabbricazione |
| CN103927312B (zh) * | 2013-01-15 | 2017-10-31 | 中芯国际集成电路制造(上海)有限公司 | 一种cis 图像传感器的失效信息自动分类方法及系统 |
| FR3019378A1 (fr) * | 2014-03-25 | 2015-10-02 | St Microelectronics Crolles 2 | Structure d'isolement entre des photodiodes |
| CN105655362B (zh) * | 2014-12-03 | 2018-12-21 | 比亚迪股份有限公司 | 防串扰图像传感器 |
| CN106981495B (zh) * | 2016-01-15 | 2019-10-25 | 中芯国际集成电路制造(上海)有限公司 | 一种cmos图像传感器及其制作方法 |
| JP2017175164A (ja) * | 2017-06-12 | 2017-09-28 | ソニー株式会社 | 固体撮像装置及び電子機器 |
| CN107195651A (zh) * | 2017-06-26 | 2017-09-22 | 上海华力微电子有限公司 | 一种改善cis器件白像素点的iso版图结构 |
| KR102549400B1 (ko) | 2018-03-21 | 2023-06-30 | 에스케이하이닉스 주식회사 | Pd 바이어스 패턴들을 갖는 이미지 센서 |
| CN109346467A (zh) * | 2018-08-17 | 2019-02-15 | 矽力杰半导体技术(杭州)有限公司 | 半导体结构、驱动芯片和半导体结构的制造方法 |
| CN109326594A (zh) * | 2018-08-20 | 2019-02-12 | 矽力杰半导体技术(杭州)有限公司 | 一种半导体晶片 |
| KR102574973B1 (ko) | 2018-09-17 | 2023-09-06 | 에스케이하이닉스 주식회사 | P-형 분리 구조를 갖는 이미지 센서 |
| KR102629334B1 (ko) * | 2018-10-11 | 2024-01-26 | 에스케이하이닉스 주식회사 | 중앙에 배치된 p-형 웰-탭 영역을 갖는 활성 영역들을 포함하는 이미지 센서 |
| WO2022104658A1 (en) * | 2020-11-19 | 2022-05-27 | Huawei Technologies Co., Ltd. | Solid state imaging device |
| CN112614861A (zh) * | 2020-12-16 | 2021-04-06 | 上海华力微电子有限公司 | 图像传感器的版图结构 |
| US12107107B2 (en) | 2021-11-18 | 2024-10-01 | Omnivision Technologies, Inc. | Dark-current inhibiting image sensor and method |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001284632A (ja) | 2000-04-03 | 2001-10-12 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7285486B2 (en) * | 2001-01-12 | 2007-10-23 | Nippon Steel Materials Co., Ltd. | Ball transferring method and apparatus |
| KR100461975B1 (ko) * | 2002-12-27 | 2004-12-17 | 매그나칩 반도체 유한회사 | 이미지센서의 트렌치 소자분리막 형성방법 |
| JP4439888B2 (ja) * | 2003-11-27 | 2010-03-24 | イノテック株式会社 | Ｍｏｓ型固体撮像装置及びその駆動方法 |
| WO2006025079A1 (ja) * | 2004-07-20 | 2006-03-09 | Fujitsu Limited | Ｃｍｏｓ撮像素子 |
| JP4595464B2 (ja) * | 2004-09-22 | 2010-12-08 | ソニー株式会社 | Ｃｍｏｓ固体撮像素子の製造方法 |
| JP4507847B2 (ja) * | 2004-11-17 | 2010-07-21 | オムロン株式会社 | 撮像デバイス |
| KR100652343B1 (ko) * | 2004-12-31 | 2006-11-30 | 동부일렉트로닉스 주식회사 | 반도체 소자 제조 방법 |
| US7667183B2 (en) * | 2006-03-10 | 2010-02-23 | Samsung Electronics Co., Ltd. | Image sensor with high fill factor pixels and method for forming an image sensor |
-
2006
- 2006-12-27 KR KR1020060135586A patent/KR100819711B1/ko not_active IP Right Cessation
-
2007
- 2007-12-13 US US12/002,124 patent/US7855407B2/en active Active
- 2007-12-18 DE DE102007060836A patent/DE102007060836A1/de not_active Withdrawn
- 2007-12-21 JP JP2007330335A patent/JP4870656B2/ja not_active Expired - Fee Related
- 2007-12-26 CN CN200710305316A patent/CN100592528C/zh not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001284632A (ja) | 2000-04-03 | 2001-10-12 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180110529A (ko) * | 2017-03-29 | 2018-10-10 | 삼성전자주식회사 | 이미지 센서 |
| KR102401583B1 (ko) * | 2017-03-29 | 2022-05-24 | 삼성전자주식회사 | 이미지 센서 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008166780A (ja) | 2008-07-17 |
| CN100592528C (zh) | 2010-02-24 |
| US20080157150A1 (en) | 2008-07-03 |
| US7855407B2 (en) | 2010-12-21 |
| JP4870656B2 (ja) | 2012-02-08 |
| DE102007060836A1 (de) | 2008-07-24 |
| CN101211947A (zh) | 2008-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100819711B1 (ko) | 씨모스 이미지 센서 및 그 제조 방법 | |
| KR100922931B1 (ko) | 씨모스 이미지 센서 및 그 제조 방법 | |
| KR100535926B1 (ko) | 씨모스 이미지 센서 제조 방법 | |
| US7595210B2 (en) | Method of manufacturing complementary metal oxide semiconductor image sensor | |
| JP2009071310A (ja) | イメージセンサー及びその製造方法 | |
| US7037748B2 (en) | CMOS image sensor and method for manufacturing the same | |
| KR20070035648A (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100558530B1 (ko) | 씨모스 이미지 센서 및 그 제조 방법 | |
| KR100720505B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR20110000853A (ko) | 이미지센서 및 그 제조방법 | |
| KR100521807B1 (ko) | 씨모스 이미지 센서 및 그 제조 방법 | |
| KR20040065332A (ko) | 이온주입영역을 소자분리막으로 사용한 시모스 이미지센서및 그 제조방법 | |
| KR100672679B1 (ko) | 시모스 이미지 센서의 광감지 소자 및 그의 제조방법 | |
| KR100535930B1 (ko) | 씨모스 이미지 센서 및 그 제조 방법 | |
| KR100326267B1 (ko) | 큰정전용량의포토다이오드를갖는이미지센서및그제조방법 | |
| KR100936103B1 (ko) | 이미지센서 및 그 제조방법 | |
| KR100672712B1 (ko) | 반도체 시모스 이미지 센서의 광감지 소자 제조방법 | |
| KR20070033694A (ko) | 시모스 이미지센서 제조 방법 | |
| KR100935764B1 (ko) | 이미지 센서 및 그 제조 방법 | |
| KR100710182B1 (ko) | 시모스 이미지 센서의 광차폐층 및 그의 제조방법 | |
| KR100595327B1 (ko) | 시모스 이미지 센서의 광감지 소자 제조방법 | |
| KR20100079384A (ko) | 이미지센서의 단위픽셀 및 그 제조방법 | |
| KR20060110508A (ko) | 이미지 센서의 픽셀 구조 및 그 제조 방법 | |
| KR20020058876A (ko) | 포토다이오드의 용량을 증가시키면서 전하운송을 향상시킬수 있는 이미지 센서 제조 방법 | |
| KR20040007971A (ko) | 크로스토크를 방지할 수 있는 이미지센서 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130225 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20140217 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |