CN109326594A - 一种半导体晶片 - Google Patents

一种半导体晶片 Download PDF

Info

Publication number
CN109326594A
CN109326594A CN201810945125.XA CN201810945125A CN109326594A CN 109326594 A CN109326594 A CN 109326594A CN 201810945125 A CN201810945125 A CN 201810945125A CN 109326594 A CN109326594 A CN 109326594A
Authority
CN
China
Prior art keywords
transistor
region
area
semiconductor substrate
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810945125.XA
Other languages
English (en)
Inventor
邱建平
杜益成
王猛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Silergy Semiconductor Technology Ltd
Original Assignee
Hangzhou Silergy Semiconductor Technology Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Silergy Semiconductor Technology Ltd filed Critical Hangzhou Silergy Semiconductor Technology Ltd
Priority to CN201810945125.XA priority Critical patent/CN109326594A/zh
Priority to CN201910043629.7A priority patent/CN109585444B/zh
Publication of CN109326594A publication Critical patent/CN109326594A/zh
Priority to TW108110707A priority patent/TWI703674B/zh
Priority to US16/537,769 priority patent/US10998305B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P7/00—Arrangements for regulating or controlling the speed or torque of electric DC motors
    • H02P7/03—Arrangements for regulating or controlling the speed or torque of electric DC motors for controlling the direction of rotation of DC motors
    • H02P7/04—Arrangements for regulating or controlling the speed or torque of electric DC motors for controlling the direction of rotation of DC motors by means of a H-bridge circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了一种半导体晶片，在所述半导体晶片中，由于隔离结构沿所述半导体衬底宽度方向的宽度小于第二区域的宽度，使得所述第二区域中除隔离结构所占区域之外的剩余区域的用于制作功率器件，这样在所述第一区域、第二区域和第三区域这三个区域的面积和相同的情况下，各个功率器件的面积可以做得更大，有利于节约半导体晶片的整体面积。

Description

一种半导体晶片
技术领域
本发明涉及半导体技术领域，更具体地，涉及一种半导体晶片。
背景技术
诸如电机等驱动电路通常会包括多个半桥电路，两个半桥电路之间会连接有感性负载，如图1所示，其为电机驱动电路的局部电路图，其中，晶体管M1和晶体管M2分别为第一半桥电路的低压侧晶体管和高压侧晶体管，晶体管M3和晶体管M4分别为第二半桥电路的低压侧晶体管和高压侧晶体管。晶体管M2和晶体管M3导通时，电感电流由晶体管M2通过电感L流过晶体管M3，接着晶体管M2、晶体管M3关断，晶体管M4、晶体管M1导通，电感L通过晶体管M4、晶体管M1续流。
图2为图1所示的电路图的芯片结构的俯视图，图3为图2所示的芯片结构沿AB轴的剖面图。图2所示的芯片划分为I、II、III三个区域，第一区域I和第三区域III关于Z2轴对称，第二区域II也关于Z2轴对称，其中，第一区域I又分为第一上区域I1和第一下区域I2，第三区域III也可分为第三上区域III1和第三下区域III2，晶体管M1、M2、M3、M4分别位于第一上区域I1、第一下区域I2、第三上区域III1、第三下区域III2中，且第一上区域I1和第一下区域I2关于Z1轴对称，第三上区域III1和第三下区域III2关于Z1轴对称，第二区域II也关于Z1轴对称。高压侧的晶体管M2与低压侧的晶体管M3均位于N型阱区Nwell，二者均包括位于阱区Nwell中的P型体区Pbody、位于Pbody中的源极区N+和体接触区P+、栅介质层(图3中未标记)、位于栅介质层上的栅极导体Ploy以漏极区N+，高压侧的晶体管M2的漏电极D接输入电压VIN，源电极S与衬底电极相连的节点通过电感L与低压侧晶体管M3的漏电极D相连，低压侧的晶体管M3的衬底电极相连的节点接参考地电压GND。在上述续流过程中，高压侧的晶体管M2和低压侧的晶体管M3之间寄生的PNPN结构处于正向偏置状态，并伴随着PNP(Pbody-Nwell-Psub)的导通，以及伴随着NPN(Nwell-Psub-Nwell)的导通，当寄生PNP的集电极电流(也可表述为空穴载流子)到达低压侧并作为寄生NPN的基极电流且促进低压侧的Nwell向Psub注入电子的时候，当低侧NPN的集电极电流(也可以表述为电子载流子)到达高压侧的Nwell并作为寄生PNP的基极电流的时候，就会导致PNPN晶闸管开启并导致驱动芯片内部电流不受控而坏死。
对于上述驱动芯片存在的问题，如图2和3所示，常规的解决方案是在高压侧晶体管M2和低压侧晶体管M3之间设置隔离区ISO，并在隔离区ISO形成P型隔离环Pring和N型隔离环Nring，N型隔离环用于吸收高压侧注入的电子载流子，P型隔离环Pring用于吸收低压侧注入的空穴载流子，但这往往需要耗费非常大的面积，才可以保证芯片在额定电压额定电流下不触发内部正偏的PNPN晶闸管开启，如图3所示，其为图1所示的驱动电路的芯片结构俯视图，作为隔离结构ISO的P型隔离环和N型隔离环均横跨整个第二区域II，即晶体管M2与晶体管M4之间，以及晶体管M1和晶体管M3之间本不需要设置那么大面积的隔离结构，但是却仍然设置了，以造成了芯片面积的浪费。
发明内容
有鉴于此，本发明提供一种半导体晶片，通过对隔离结构的设置，以在保证隔离性能的同时降低隔离结构的面积，从而可以节约晶片的整体面积。
一种半导体晶片，其特征在于，包括：
半导体衬底，具有沿所述半导体衬底长度方向依次排列且相互平行的第一区域、第二区域和第三区域，所述第一区域、第二区域和第三区域沿所述半导体衬底宽度方向的宽度相同，
所述第一区域具有沿所述半导体衬底宽度方向依次排布的第一上区域和第一下区域，所述第三区域具有沿所述所述半导体衬底宽度方向依次排布的第三上区域和第三下区域，
位于所述第二区域中的隔离结构，所述隔离结构沿所述半导体衬底宽度方向的宽度小于所述第二区域沿所述半导体衬底的宽度方向的宽度，
所述隔离结构包括第一掺杂类型的第一掺杂区和第二掺杂类型的第二掺杂区，
所述第一掺杂区用于吸收由所述第一下区域向所述第三上区域方向流动的空穴载流子，以及用于吸收由所述第三下区域向所述第一上区域方向流动的空穴载流子，
所述第二掺杂区用于吸收由所述第三上区域向所述第一下区域方向流动的电子载流子，以及用于吸收由所述第一上区域向所述第三下区域方向流动的电子载流子。
优选地，所述的半导体晶片还包括：
至少部分位于所述第一上区域的第一晶体管，
至少部分位于所述第一下区域的第二晶体管，
至少部分位于所述第三上区域的第三晶体管，
至少部分位于所述第三下区域的第四晶体管，
其中，所述第一掺杂区用于吸收由所述第二晶体管向所述第三晶体管方向流动的空穴载流子，以及用于吸收由所述第四晶体管向所述第一晶体管方向流动的空穴载流子，
所述第二掺杂区用于吸收由所述第三晶体管向所述第二晶体管方向流动的电子载流子，以及用于吸收由所述第四晶体管向所述第一晶体管方向流动的电子载流子。
优选地，所述隔离结构夹在所述第二晶体管和第三晶体管之间，使得所述第二晶体管和第三晶体管之间的最短距离不小于第一预定距离，
且所述隔离结构还夹在所述第四晶体管和第一晶体管之间，使得所述第四晶体管和第一晶体管之间的最短距离不小于第二预定距离。
优选地，所述第一预定距离与第二预定距离相等。
优选地，所述第二区域关于第一轴对称，
所述第一上区域和第一下区域关于所述第一轴对称，
所述第三上区域和第三下区域关于所述第一轴对称，
所述第一轴与所述半导体衬底的长度方向平行。
优选地，所述隔离结构关于所述第一轴对称。
优选地，所述隔离结构关于第二轴对称，
所述第一上区域和第三上区域关于所述第二轴对称，
所述第一下区域和第三下区域关于所述第二轴对称，
所述第二轴与所述半导体衬底的宽度方向平行。
优选地，所述隔离结构为矩形结构，所述矩形结构沿所述半导体衬底的宽度方向的宽度不小于预定宽度，
所述矩形结构和所述第二区域在沿所述半导体衬底的长度方向的长度相等。
优选地，所述隔离结构为菱形结构，
所述菱形结构的第一对角线与所述第一轴平行，
所述菱形结构的第二对角线与所述第二轴平行，
所述菱形的边长不小于预定值。
优选地，所述隔离结构中的第一掺杂区和第二掺杂区沿所述第一轴方向交错排列，
且所述第一掺杂区和第二掺杂区均关于所述第二轴对称。
优选地，所述第一晶体管的一部分位于所述第二区域中且与所述隔离结构相邻。
优选地，所述第二晶体管的一部分位于所述第二区域中且与所述隔离结构相邻。
优选地，所述第三晶体管的一部分位于所述第二区域中且与所述隔离结构相邻。
优选地，所述第四晶体管的一部分位于所述第二区域中且与所述隔离结构相邻。
优选地，所述第一晶体管为第一半桥电路的低压侧晶体管，所述第二晶体管为所述第一半桥电路的高压侧晶体管，
所述第三晶体管为第二半桥电路的低压侧晶体管，所述第四晶体管为所述第二半桥电路的高压侧晶体管。
优选地，所述第一晶体管与第二晶体管相连的第一节点通过感性元件耦合到所述第三晶体管与第四晶体管相连的第二节点。
优选地，所述半导体衬底为P型半导体衬底，所述第一晶体管、第二晶体管、第三晶体管和第四晶体管均为横向N型金属氧化物场效应晶体管，
所述第一掺类型为P型，所述第二掺杂类型为N型。
优选地，所述第一下区域具有N型的第一阱区，所述第二晶体管位于所述第一阱区中，
位于所述第二晶体管的源极区域中的P型体区、所述第一阱区以及所述半导体衬底构成寄生的第一PNP晶体管，
所述第一阱区、半导体衬底以及所述第三晶体管中的第一N型区域构成寄生的第一NPN晶体管，所述第一N型区域与所述半导体衬底相邻，
当所述第一PNP晶体管导通时，所述空穴载流子由经所述第一PNP晶体管向所述第三晶体管方向流动，
当所述第一NPN晶体管导通时，所述电子载流子由经所述第一NPN晶体管向所述第二晶体管方向流动。
优选地，所述第三下区域具有N型的第二阱区，所述第四晶体管位于所述第二阱区中，
位于所述第四晶体管的源极区域中的P型体区、所述第二阱区以及所述半导体衬底构成寄生的第二PNP晶体管，
所述第二阱区、半导体衬底以及所述第一晶体管中的第二N型区域构成寄生的第二NPN晶体管，所述第二N型区域与所述半导体衬底相邻，
当所述第二PNP晶体管导通时，所述空穴载流子由经所述第二PNP晶体管向所述第一晶体管方向流动，
当所述第二NPN晶体管导通时，所述电子载流子由经所述第二NPN晶体管向所述第四晶体管方向流动。
优选地，所述第一上区域和第三上区域中分别设置有N型的第三阱区、N型的第四阱区，所述第一晶体管和第三晶体管分别位于所述第三阱区和第四阱区中。
优选地，所述隔离结构沿所述半导体衬底宽度方向的宽度小于所述第一晶体管和第二晶体管沿所述半导体衬底宽度方向的的宽度之和，
所述隔离结构沿所述半导体衬底宽度方向的宽度小于所述第三晶体管和第四晶体管沿所述半导体衬底宽度方向的的宽度之和。
由上可见，依据本发明提供的半导体晶片中，由于隔离结构沿所述半导体衬底宽度方向的宽度小于第二区域的宽度，使得所述第二区域中除隔离结构所占区域之外的剩余区域的用于制作功率器件，这样在第一区域所述第一区域、第二区域和第三区域这三个区域的面积和相同的情况下，各个功率器件的面积可以做得更大，有利于节约半导体晶片的整体面积。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：
图1电机驱动电路的局部电路图；
图2现有的实现图1所示的电路图的芯片结构的俯视图；
图3为图2所示的芯片结构沿AB轴的剖面图；
图4为依据本发明实施例一提供的半导体晶片的俯视图；
图5为依据本发明实施例二提供的半导体晶片的俯视图。
具体实施方式
以下将参照附图更详细地描述本发明。在各个附图中，相同的组成部分采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的结构。在下文中描述了本发明的许多特定的细节，例如每个组成部分的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。
图4为依据本发明实施例一提供的半导体晶片的俯视图。实施例一所述的半导体晶片主要包括半导体衬底，所述半导体衬底具有沿所述半导体衬底长度方向依次排列且相互平行设置的第一区域I、第二区域II、第三区域III三个区域，第一区域I和第三区域III关于第二轴Z2轴对称，第二区域II也关于第二轴Z2轴对称，其中，第一区域I又分为沿所述半导体衬底宽度方向依次排布的第一上区域I1和第一下区域I2，第三区域III也可分为沿所述半导体衬底宽度方向依次排布的第三上区域III1和第三下区域III2，第一晶体管M1的至少部分、第二晶体管M2的至少部分、第三晶体管M3的至少部分、第四晶体管M4的至少分别位于第一上区域I1、第一下区域I2、第三上区域III1、第三下区域III2中，且第一上区域I1和第一下区域I2关于第一轴Z1轴对称，第三上区域III1和第三下区域III2关于第一轴Z1轴对称，第二区域II也关于第一轴Z1轴对称。第一轴Z1与所述半导体衬底的长度方向平行，第二轴Z2与所述半导体衬底的宽度方向平行。第一区域I、第二区域II、第三区域III沿所述半导体衬底宽度方向的宽度相同。
所述半导体晶片还包括位于第二区域II中的隔离结构ISO，隔离结构ISO沿所述半导体衬底宽度方向的宽度小于第二区域II沿所述半导体衬底宽度方向的宽度，可以使得所述隔离结构ISO沿所述半导体衬底宽度方向的宽度小于所述第一晶体管M1和第二晶体管M2沿所述半导体衬底宽度方向的的宽度之和，以及所述隔离结构ISO沿所述半导体衬底宽度方向的宽度小于所述第三晶体管M3和第四晶体管M4沿所述半导体衬底宽度方向的的宽度之和。
此外，隔离结构ISO包括P型掺杂区Pring和N型掺杂区Nring，P型掺杂区Pring用于吸收由第一下区域I2向第三上区域III1方向流动的空穴载流子，例如由第二晶体管M2向第三晶体管M3方向流动的空穴载流子，以及用于吸收由第三下区域III2向第一上区域I1方向流动的空穴载流子，例如，由第四晶体管M4向第一晶体管M1方向流动的空穴载流子。N型掺杂区Nring用于吸收由第三上区域III1向第一下区域I2方向流动的电子载流子，例如第三晶体管M3向第二晶体管M2方向流动的电子载流子，以及用于吸收由第一上区域I1向所述第三下区域III2方向流动的电子载流子，例如由第四晶体管M4向第一晶体管M1方向流动的电子载流子。
如图4所示，隔离结构ISO夹在所述第二晶体管和第三晶体管之间，以使得第二晶体管M2和第三晶体管M3之间的最短距离不小于第一预定距离，即隔离结构ISO横跨第二晶体管M2和第三晶体管M3之间的最短距离。且隔离结构ISO还夹在第四晶体管M4和第一晶体管M1之间，使得第四晶体管M4和第一晶体管M1之间的最短距离不小于第二预定距离，即隔离结构ISO横跨第四晶体管M4和第一晶体管M1之间的最短距离。这里需要说明的是，所述第一预定距离为确保第二晶体管M2和第三晶体管M3之间电气隔离的距离，所述第二预定距离为确保第四晶体管M4和第一晶体管M1之间电气隔离的距离。因此，所述第一预定距离和第二预定距离分别需要根据第二晶体管M2和第三晶体管M3之间的电流和电压级别以及第四晶体管M4和第一晶体管M1之间的电流和电压级别设定。由于第二晶体管M2与第三晶体管M3构成的这一对晶体管和第四晶体管M4与第一晶体管M1构成这一对晶体管的工艺级别，电流和电压级别都差不多，因此，通常情况下，可以使所述第一预定距离和第二预定距离相等，且为了尽可能的减小隔离区域ISO所占的面积，可以使得第二晶体管M2和第三晶体管M3之间的最短距离为第一预定距离，即隔离结构ISO横跨第二晶体管M2和第三晶体管M3之间的所述第一预定距离。使得第四晶体管M4和第一晶体管M1之间的最短距离为第二预定距离，隔离结构ISO横跨第四晶体管M4和第一晶体管M1之间的所述第二预定距离。此外，由于隔离结构ISO关于第一轴Z1对称，且隔离结构ISO还关于第二轴Z2对称。例如在本实施例中，如图4所示，隔离结构ISO为矩形结构，所述矩形结构沿所述半导体衬底的宽度方向的宽度不小于预定宽度，所述矩形结构和第二区域II在沿所述半导体衬底的长度方向的长度相等。其中，这里所述的预定宽度是指，当所述矩形结构夹在第一晶体管M1、第二晶体管M2、第三晶体管M3以及第四晶体管M4之间时，可以使得第二晶体管M2和第三晶体管M3之间的最短距离不小于所述第一预定距离，以及使得第四晶体管M4和第一晶体管M1之间的最短距离不小于所述第二预定距离时的所述矩形结构所需要满足的宽度。
P型掺杂区Pring和N型掺杂区Nring沿第一轴Z1方向交错排列，且P型掺杂区Pring和N型掺杂区Nring均关于第二轴Z2对称，且还可以使P型掺杂区Pring和N型掺杂区Nring还均关于第一轴Z1对称。如图4所示，隔离结构ISO包括与第一区域I相邻的第一P型掺杂区Pring、与所述第三区域III相邻的第二P型掺杂区Pring以及位于第一P型掺杂区Pring和第二P型掺杂区Pring之间的N型掺杂区Nring。
由于隔离结构ISO沿所述半导体衬底宽度方向的宽度小于第二区域II的宽度，因此使得所述第二区域II中除隔离结构ISO所占区域之外的剩余区域的用于制作功率器件。当需要功率器件的面积较大时，在本发明实施例中，还可以使得第一晶体管M1的一部分位于第二区域II中且与隔离结构ISO相邻，即第一晶体管M1的面积除了包括第一上区域I1的至少部分面积外，还包括部分第二区域II的面积。可以使得第二晶体管M2的一部分位于第二区域II中且与隔离结构ISO相邻，即第二晶体管M2的面积除了包括第一下区域I2的至少部分面积外，还包括部分第二区域II的面积。可以使得第三晶体管M3的一部分位于第二区域II中且与隔离结构ISO相邻，即第三晶体管M3的面积除了包括第三上区域III1的至少部分面积外，还包括部分第二区域II的面积。可以使得第四晶体管M4的一部分位于第二区域II中且与隔离结构ISO相邻，即第四晶体管M4的面积除了包括第三下区域III2的至少部分面积外，还包括部分第二区域II的面积。这样在第一区域所述第一区域I、第二区域II和第三区域III这三个区域的面积和相同的情况下，各个晶体管的面积可以做得更大，有利于节约半导体晶片的整体面积。
在依据本发明一些实施例中，第一晶体管M1与第二晶体管M2关于第一轴Z1轴对称，而第三晶体管M3与第四晶体管M4也关于第一轴Z1轴对称。此外，第一晶体管M1与第三晶体管M3关于第二轴Z2轴对称，而第二晶体管M2与第四晶体管M4也关于第二轴Z2轴对称。
第一晶体管M1、第二晶体管M2、第三晶体管M3与第四晶体管M4的设置与背景技术中描述的差不多，即晶体管M1和晶体管M2分别为第一半桥电路的低压侧晶体管和高压侧晶体管，晶体管M3和晶体管M4分别为第二半桥电路的低压侧晶体管和高压侧晶体管。如图1所示，第一晶体管M1与第二晶体管M2相连的第一节点通过感性元件L耦合到所述第三晶体管M3与第四晶体管M4相连的第二节点。
在依据本发明的一实施例中，所述半导体衬底为P型半导体衬底，第一晶体管M1、第二晶体管M2、第三晶体管M3和第四晶体管M4均为横向N型金属氧化物场效应晶体管。图4中沿AB切线的剖面视图也与图3相同，由图3所示，第一下区域I2具有N型的第一阱区Nwell，第二晶体管M2位于所述第一阱区Nwell中，第二晶体管M2的源极区域中具有P型体区Pbody、所述第一阱区Nwell以及所述半导体衬底构成寄生的第一PNP晶体管。所述第一阱区Nwell、半导体衬底以及第三晶体管M3中的第一N型区域构成寄生的第一NPN晶体管，所述第一N型区域与所述半导体衬底相邻，当第一PNP晶体管导通时，所述空穴载流子由经所述第一PNP晶体管向第三晶体管M3方向流动，当所述第一NPN晶体管导通时，所述电子载流子由经所述第一NPN晶体管向所述第二晶体管M2方向流动。
虽然未画出沿第一晶体管M1和第四晶体管M4的剖面示意图，但是第一晶体管M1、第四晶体管M4的设置与第二晶体管M2、第三晶体管M3的构成可以相同。即第三下区域III2具有N型的第二阱区，第四晶体管M4位于所述第二阱区中，第四晶体管M4的源极区域中具有P型体区、所述第二阱区以及所述半导体衬底构成寄生的第二PNP晶体管，所述第二阱区、半导体衬底以及所述第一晶体管M1中的第二N型区域构成寄生的第二NPN晶体管，所述第二N型区域与所述半导体衬底相邻，当所述第二PNP晶体管导通时，所述空穴载流子由经所述第二PNP晶体管向所述第一晶体管M1方向流动，当所述第二NPN晶体管导通时，所述电子载流子由经所述第二NPN晶体管向所述第四晶体管M4方向流动。
此外，所述第一上区域和第三上区域中分别设置有N型的第三阱区、N型的第四阱区，所述第一晶体管M1和第三晶体管M3分别位于所述第三阱区和第四阱区中。第一晶体管M1、第二晶体管M2、第三晶体管M3和第四晶体管M4均包括位于阱区Nwell中的P型体区Pbody、位于Pbody中的源极区N+和体接触区P+、栅介质层(图3中未标记)、位于栅介质层上的栅极导体Ploy以漏极区N+，高压侧的晶体管的漏电极D接输入电压VIN，源电极S与衬底电极相连的节点通过电感L与低压侧晶体管的漏电极D相连，低压侧的晶体3的衬底电极相连的节点接参考地电压GND。
参考图4所示，在第一晶体管M1、第二晶体管M2、第三晶体管M3和第四晶体管M4周围都设置有P型接触区，用于作为所述半导体衬底的接触区，所述P型接触区与隔离结构ISO中的P型掺杂区Pring相邻，且二者可以一体成型。
图5为依据本发明实施例二提供的半导体晶片的俯视图，与图4所示的半导体晶片的不同之处是，为了进一步减小隔离结构ISO的面积，图5中，隔离结构设置为一个菱形结构，所述菱形结构的第一对角线与所述第一轴平行，所述菱形结构的第二对角线与所述第二轴平行，所述菱形结构的边长不小于预定值。第二晶体管M2和第三晶体管M3之间的最短距离为所述菱形结构的边长，第四晶体管M4和第一晶体管M1之间的最短距离也为所述菱形结构的边长，因此，本实施例中所述菱形结构的边长不小于预定值，这里的预定值是只上述第一预定距离和第二预定距离中的最大值。
由上各个实施例的描述可见，依据本发明提供的半导体晶片中，由于隔离结构沿所述半导体衬底宽度方向的宽度小于第二区域的宽度，使得所述第二区域中除隔离结构所占区域之外的剩余区域的用于制作功率器件，这样在第一区域所述第一区域、第二区域和第三区域这三个区域的面积和相同的情况下，各个功率器件的面积可以做得更大，有利于节约半导体晶片的整体面积。
依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (21)

1.一种半导体晶片，其特征在于，包括：
半导体衬底，具有沿所述半导体衬底长度方向依次排列且相互平行的第一区域、第二区域和第三区域，所述第一区域、第二区域和第三区域沿所述半导体衬底宽度方向的宽度相同，
所述第一区域具有沿所述半导体衬底宽度方向依次排布的第一上区域和第一下区域，所述第三区域具有沿所述所述半导体衬底宽度方向依次排布的第三上区域和第三下区域，
位于所述第二区域中的隔离结构，所述隔离结构沿所述半导体衬底宽度方向的宽度小于所述第二区域沿所述半导体衬底的宽度方向的宽度，
所述隔离结构包括第一掺杂类型的第一掺杂区和第二掺杂类型的第二掺杂区，
所述第一掺杂区用于吸收由所述第一下区域向所述第三上区域方向流动的空穴载流子，以及用于吸收由所述第三下区域向所述第一上区域方向流动的空穴载流子，
所述第二掺杂区用于吸收由所述第三上区域向所述第一下区域方向流动的电子载流子，以及用于吸收由所述第一上区域向所述第三下区域方向流动的电子载流子。
2.根据权利要求1所述的半导体晶片，其特征在于，还包括：
至少部分位于所述第一上区域的第一晶体管，
至少部分位于所述第一下区域的第二晶体管，
至少部分位于所述第三上区域的第三晶体管，
至少部分位于所述第三下区域的第四晶体管，
其中，所述第一掺杂区用于吸收由所述第二晶体管向所述第三晶体管方向流动的空穴载流子，以及用于吸收由所述第四晶体管向所述第一晶体管方向流动的空穴载流子，
所述第二掺杂区用于吸收由所述第三晶体管向所述第二晶体管方向流动的电子载流子，以及用于吸收由所述第四晶体管向所述第一晶体管方向流动的电子载流子。
3.根据权利要求2所述的半导体晶片，其特征在于，所述隔离结构夹在所述第二晶体管和第三晶体管之间，使得所述第二晶体管和第三晶体管之间的最短距离不小于第一预定距离，
且所述隔离结构还夹在所述第四晶体管和第一晶体管之间，使得所述第四晶体管和第一晶体管之间的最短距离不小于第二预定距离。
4.根据权利要求3所述的半导体晶片，其特征在于，所述第一预定距离与第二预定距离相等。
5.根据权利要求1所述的半导体晶片，其特征在于，所述第二区域关于第一轴对称，
所述第一上区域和第一下区域关于所述第一轴对称，
所述第三上区域和第三下区域关于所述第一轴对称，
所述第一轴与所述半导体衬底的长度方向平行。
6.根据权利要求5所述的半导体晶片，其特征在于，所述隔离结构关于所述第一轴对称。
7.根据权利要求6所述的半导体晶片，其特征在于，所述隔离结构关于第二轴对称，
所述第一上区域和第三上区域关于所述第二轴对称，
所述第一下区域和第三下区域关于所述第二轴对称，
所述第二轴与所述半导体衬底的宽度方向平行。
8.根据权利要求7所述的半导体晶片，其特征在于，所述隔离结构为矩形结构，所述矩形结构沿所述半导体衬底的宽度方向的宽度不小于预定宽度，
所述矩形结构和所述第二区域在沿所述半导体衬底的长度方向的长度相等。
9.根据权利要求7所述的半导体晶片，其特征在于，所述隔离结构为菱形结构，
所述菱形结构的第一对角线与所述第一轴平行，
所述菱形结构的第二对角线与所述第二轴平行，
所述菱形的边长不小于预定值。
10.根据权利要求7所述的半导体晶片，其特征在于，所述隔离结构中的第一掺杂区和第二掺杂区沿所述第一轴方向交错排列，
且所述第一掺杂区和第二掺杂区均关于所述第二轴对称。
11.根据权利要求2所述的半导体晶片，其特征在于，所述第一晶体管的一部分位于所述第二区域中且与所述隔离结构相邻。
12.根据权利要求2所述的半导体晶片，其特征在于，所述第二晶体管的一部分位于所述第二区域中且与所述隔离结构相邻。
13.根据权利要求2所述的半导体晶片，其特征在于，所述第三晶体管的一部分位于所述第二区域中且与所述隔离结构相邻。
14.根据权利要求2所述的半导体晶片，其特征在于，所述第四晶体管的一部分位于所述第二区域中且与所述隔离结构相邻。
15.根据权利要求2所述的半导体晶片，其特征在于，所述第一晶体管为第一半桥电路的低压侧晶体管，所述第二晶体管为所述第一半桥电路的高压侧晶体管，
所述第三晶体管为第二半桥电路的低压侧晶体管，所述第四晶体管为所述第二半桥电路的高压侧晶体管。
16.根据权利要求15所述的半导体晶片，其特征在于，所述第一晶体管与第二晶体管相连的第一节点通过感性元件耦合到所述第三晶体管与第四晶体管相连的第二节点。
17.根据权利要求2所述的半导体晶片，其特征在于，所述半导体衬底为P型半导体衬底，所述第一晶体管、第二晶体管、第三晶体管和第四晶体管均为横向N型金属氧化物场效应晶体管，
所述第一掺类型为P型，所述第二掺杂类型为N型。
18.根据权利要求17所述的半导体晶片，其特征在于，所述第一下区域具有N型的第一阱区，所述第二晶体管位于所述第一阱区中，
位于所述第二晶体管的源极区域中的P型体区、所述第一阱区以及所述半导体衬底构成寄生的第一PNP晶体管，
所述第一阱区、半导体衬底以及所述第三晶体管中的第一N型区域构成寄生的第一NPN晶体管，所述第一N型区域与所述半导体衬底相邻，
当所述第一PNP晶体管导通时，所述空穴载流子由经所述第一PNP晶体管向所述第三晶体管方向流动，
当所述第一NPN晶体管导通时，所述电子载流子由经所述第一NPN晶体管向所述第二晶体管方向流动。
19.根据权利要求17所述的半导体晶片，其特征在于，所述第三下区域具有N型的第二阱区，所述第四晶体管位于所述第二阱区中，
位于所述第四晶体管的源极区域中的P型体区、所述第二阱区以及所述半导体衬底构成寄生的第二PNP晶体管，
所述第二阱区、半导体衬底以及所述第一晶体管中的第二N型区域构成寄生的第二NPN晶体管，所述第二N型区域与所述半导体衬底相邻，
当所述第二PNP晶体管导通时，所述空穴载流子由经所述第二PNP晶体管向所述第一晶体管方向流动，
当所述第二NPN晶体管导通时，所述电子载流子由经所述第二NPN晶体管向所述第四晶体管方向流动。
20.根据权利要求19所述的半导体晶片，其特征在于，所述第一上区域和第三上区域中分别设置有N型的第三阱区、N型的第四阱区，所述第一晶体管和第三晶体管分别位于所述第三阱区和第四阱区中。
21.根据权利要求2所述的半导体晶片，其特征在于，
所述隔离结构沿所述半导体衬底宽度方向的宽度小于所述第一晶体管和第二晶体管沿所述半导体衬底宽度方向的的宽度之和，
所述隔离结构沿所述半导体衬底宽度方向的宽度小于所述第三晶体管和第四晶体管沿所述半导体衬底宽度方向的的宽度之和。
CN201810945125.XA 2018-08-20 2018-08-20 一种半导体晶片 Pending CN109326594A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201810945125.XA CN109326594A (zh) 2018-08-20 2018-08-20 一种半导体晶片
CN201910043629.7A CN109585444B (zh) 2018-08-20 2019-01-17 一种半导体晶片
TW108110707A TWI703674B (zh) 2018-08-20 2019-03-27 半導體晶片
US16/537,769 US10998305B2 (en) 2018-08-20 2019-08-12 Semiconductor die

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810945125.XA CN109326594A (zh) 2018-08-20 2018-08-20 一种半导体晶片

Publications (1)

Publication Number Publication Date
CN109326594A true CN109326594A (zh) 2019-02-12

Family

ID=65264525

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201810945125.XA Pending CN109326594A (zh) 2018-08-20 2018-08-20 一种半导体晶片
CN201910043629.7A Active CN109585444B (zh) 2018-08-20 2019-01-17 一种半导体晶片

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201910043629.7A Active CN109585444B (zh) 2018-08-20 2019-01-17 一种半导体晶片

Country Status (3)

Country Link
US (1) US10998305B2 (zh)
CN (2) CN109326594A (zh)
TW (1) TWI703674B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116130477B (zh) * 2023-02-28 2023-10-27 海信家电集团股份有限公司 智能功率模块和具有其的电子设备

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7220633B2 (en) 2003-11-13 2007-05-22 Volterra Semiconductor Corporation Method of fabricating a lateral double-diffused MOSFET
US7074659B2 (en) 2003-11-13 2006-07-11 Volterra Semiconductor Corporation Method of fabricating a lateral double-diffused MOSFET (LDMOS) transistor
US7163856B2 (en) 2003-11-13 2007-01-16 Volterra Semiconductor Corporation Method of fabricating a lateral double-diffused mosfet (LDMOS) transistor and a conventional CMOS transistor
KR100589489B1 (ko) 2003-12-31 2006-06-14 동부일렉트로닉스 주식회사 횡형 디모스의 제조방법
US7230302B2 (en) 2004-01-29 2007-06-12 Enpirion, Inc. Laterally diffused metal oxide semiconductor device and method of forming the same
US8253196B2 (en) 2004-01-29 2012-08-28 Enpirion, Inc. Integrated circuit with a laterally diffused metal oxide semiconductor device and method of forming the same
US7868378B1 (en) 2005-07-18 2011-01-11 Volterra Semiconductor Corporation Methods and apparatus for LDMOS transistors
TWI347675B (en) 2006-12-07 2011-08-21 Vanguard Int Semiconduct Corp Laterally diffused metal oxide semiconductor transistors
KR100819711B1 (ko) * 2006-12-27 2008-04-04 동부일렉트로닉스 주식회사 씨모스 이미지 센서 및 그 제조 방법
US7999318B2 (en) 2007-12-28 2011-08-16 Volterra Semiconductor Corporation Heavily doped region in double-diffused source MOSFET (LDMOS) transistor and a method of fabricating the same
KR100974697B1 (ko) 2008-07-09 2010-08-06 주식회사 동부하이텍 Ｌｄｍｏｓ 소자 및 ｌｄｍｏｓ 소자의 제조 방법
US8119507B2 (en) 2008-10-23 2012-02-21 Silergy Technology Lateral double-diffused metal oxide semiconductor (LDMOS) transistors
TWI397180B (zh) 2008-12-17 2013-05-21 Vanguard Int Semiconduct Corp 在積體電路中具靜電放電防護能力的水平擴散金氧半導體電晶體（ｌｄｍｏｓ）元件
US8319283B2 (en) 2009-05-29 2012-11-27 Freescale Semiconductor, Inc. Laterally diffused metal oxide semiconductor (LDMOS) device with multiple gates and doped regions
US8138049B2 (en) 2009-05-29 2012-03-20 Silergy Technology Fabrication of lateral double-diffused metal oxide semiconductor (LDMOS) devices
US8581347B2 (en) * 2010-07-22 2013-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Forming bipolar transistor through fast EPI-growth on polysilicon
CN103247565B (zh) * 2012-02-10 2015-09-09 中芯国际集成电路制造(上海)有限公司 一种浅沟槽隔离结构及其制作方法
CN104078459B (zh) * 2013-03-28 2016-12-28 中芯国际集成电路制造(上海)有限公司 静电保护结构及静电保护电路
US9082846B2 (en) 2013-04-25 2015-07-14 Globalfoundries Singapore Pte. Ltd. Integrated circuits with laterally diffused metal oxide semiconductor structures
FR3005203B1 (fr) * 2013-04-26 2017-01-06 Commissariat Energie Atomique Circuit integre sur soi comprenant un transistor de protection contre des decharges electrostatiques
US10211058B2 (en) * 2015-04-07 2019-02-19 Nxp Usa, Inc. ESD protection device
TWI611506B (zh) * 2016-08-24 2018-01-11 世界先進積體電路股份有限公司 半導體結構及其製造方法
CN106505101B (zh) * 2016-10-19 2019-03-12 东南大学 一种大电流绝缘体上硅横向绝缘栅双极型晶体管器件
CN106711209A (zh) * 2016-12-28 2017-05-24 傅愈 一种用于esd保护的新型vscr器件
TWI609487B (zh) * 2016-12-30 2017-12-21 新唐科技股份有限公司 半導體裝置

Also Published As

Publication number Publication date
CN109585444A (zh) 2019-04-05
US10998305B2 (en) 2021-05-04
CN109585444B (zh) 2020-10-30
TW202010043A (zh) 2020-03-01
TWI703674B (zh) 2020-09-01
US20200058635A1 (en) 2020-02-20

Similar Documents

Publication Publication Date Title
US11676997B2 (en) High voltage resistor with high voltage junction termination
CN101350351B (zh) 半导体结构及其形成方法
KR101164082B1 (ko) 버티컬 과도전압억제기(ｔｖｓ)와 ｅｍｉ필터의 회로 설계와 제조방법
KR101438381B1 (ko) 고용량 다이오드를 형성하는 방법 및 그 구조
US10535730B2 (en) High voltage metal-oxide-semiconductor (HVMOS) device integrated with a high voltage junction termination (HVJT) device
JP4278721B2 (ja) 高い逆降伏電圧を有するツェナーダイオード
US6747294B1 (en) Guard ring structure for reducing crosstalk and latch-up in integrated circuits
US10103223B2 (en) High voltage resistor with pin diode isolation
US6570229B1 (en) Semiconductor device
JP2689703B2 (ja) Ｍｏｓ型半導体装置
US20130119433A1 (en) Isolation structure for esd device
KR20170059706A (ko) 전력 반도체 장치
US8115273B2 (en) Deep trench isolation structures in integrated semiconductor devices
CN110429083A (zh) 半导体结构、驱动芯片和半导体结构的制造方法
CN113035841A (zh) 具有结隔离结构的集成式芯片及其制作方法
CN113140566A (zh) 具有隔离结构的集成式芯片及其制作方法
US9123766B2 (en) Transistor and method of manufacturing a transistor
KR100954919B1 (ko) 반도체 소자용 인덕터 및 그 제조 방법
CN109326594A (zh) 一种半导体晶片
CN215220713U (zh) 具有结隔离结构的集成式芯片
CN215815878U (zh) 具有隔离结构的集成式芯片
US6388851B1 (en) Electronic discharge protection of integrated circuits
US6995453B2 (en) High voltage integrated circuit including bipolar transistor within high voltage island area
CN115346980A (zh) 半导体装置
CN109346466A (zh) 半导体结构和驱动芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190212