KR100954919B1 - 반도체 소자용 인덕터 및 그 제조 방법 - Google Patents
반도체 소자용 인덕터 및 그 제조 방법 Download PDFInfo
- Publication number
- KR100954919B1 KR100954919B1 KR1020070132393A KR20070132393A KR100954919B1 KR 100954919 B1 KR100954919 B1 KR 100954919B1 KR 1020070132393 A KR1020070132393 A KR 1020070132393A KR 20070132393 A KR20070132393 A KR 20070132393A KR 100954919 B1 KR100954919 B1 KR 100954919B1
- Authority
- KR
- South Korea
- Prior art keywords
- region
- type
- shield
- inductor
- silicon substrate
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 238000000034 method Methods 0.000 title claims description 34
- 239000000758 substrate Substances 0.000 claims abstract description 37
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 35
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 35
- 239000010703 silicon Substances 0.000 claims abstract description 35
- 239000002184 metal Substances 0.000 claims abstract description 14
- 239000012535 impurity Substances 0.000 claims description 20
- 238000002955 isolation Methods 0.000 claims description 10
- 238000005468 ion implantation Methods 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 abstract description 17
- 238000005516 engineering process Methods 0.000 description 8
- 238000006073 displacement reaction Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000002860 competitive effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
실시예는 반도체 소자에서 사용하는 인덕터 및 그 제조 방법을 제공하는 데 있다. 실시예에 따른 반도체 소자용 인덕터는, 인덕터가 형성되는 제 1영역 및 트랜지스터가 형성되는 제 2 영역을 포함하는 반도체 소자에서, 상기 제 1 영역 및 제 2 영역의 실리콘 기판 하부에 형성된 딥 웰 영역, 상기 제 2 영역에서 상기 딥 웰 영역 상에 형성된 웰 영역, 싱기 웰 영역과 동일한 깊이로 형성된 N형 쉴드 영역 및 상기 N형 쉴드 영역과 교대로 배치된 P형 쉴드 영역, 상기 제 2 영역에서 상기 실리콘 기판 상에 형성된 트랜지스터, 상기 트랜지스터를 덮으며 상기 실리콘 기판 전면에 형성된 절연막 및 상기 제 1 영역에서 상기 N형 및 P형 쉴드 영역과 대응하여 상기 절연막 상에 형성된 금속 배선을 포함하는 것을 특징으로 한다.
쉴드 영역, 인덕터
Description
실시예는 반도체 소자에서 사용하는 인덕터 및 그 제조 방법을 제공하는 데 있다.
최근 무선 이동 통신 분야의 급속한 기술 발전에 따라 고주파 자원이 필요하게 되었고, 고주파에서 동작하는 소자 및 회로의 요구가 증대되었다. 이들은 주파수가 높은 영역에서 사용되므로 RF(Radio Frequency) 부품 및 IC로 분류되고 있다.
또한, CMOS(Complementary Metal-Oxide Semiconductor)는 미세 가공 기술이 발전함에 따라 양호한 고주파 특성을 갖게 되었다. 이는 실리콘을 기반으로 하므로 잘 개발된 공정 기술을 이용하여 저가격의 칩을 제작할 수 있을 뿐만 아니라, SOC(System ON Chip)의 경우 시스템의 중간 주파수 밴드, 디지털 부까지 집적화할 수 있어서 단일 칩으로 제조하는데 가장 적합한 기술로 부상되고 있다.
한편, RF IC 기술은 소자 제작 기술, 회로 설계 기술 및 고주파 패키지 기술의 조합으로 이루어지며, 각 기술이 균형적으로 발전하여야만 경쟁력있는 RF-CMOS 소자를 개발할 수 있으며, 가장 중요한 것은 제조 단가를 줄이는 것이다. 이를 위 하여, 공정을 단순화하고 안정화하는 것이 요구되는데, RF-CMOS 또는 바이폴라/BiCMOS 소자의 주된 구성요소들은 RF MOSFET, 인덕터(Inductor), 버랙터(Varactor), MIM 캐패시터, 저항(Risistor)으로 되어 있다.
특히, 인덕터는 단일 소자로서 칩의 면적을 가장 많이 차지하며, 주변의 재질, 구조 및 내부 물질에 따른 기생 커패시턴스 및 저항 성분 때문에 고주파 특성에 많은 제약을 받는다.
실시예는 고효율의 인덕터를 제공한다.
실시예는 공정이 단순하고 칩 내에 실장이 가능한 인덕터 및 그 제조 방법을 제공한다.
실시예에 따른 반도체 소자용 인덕터는, 인덕터가 형성되는 제 1영역 및 트랜지스터가 형성되는 제 2 영역을 포함하는 반도체 소자에서, 상기 제 1 영역 및 제 2 영역의 실리콘 기판 하부에 형성된 딥 웰 영역, 상기 제 2 영역에서 상기 딥 웰 영역 상에 형성된 웰 영역, 싱기 웰 영역과 동일한 깊이로 형성된 N형 쉴드 영역 및 상기 N형 쉴드 영역과 교대로 배치된 P형 쉴드 영역, 상기 제 2 영역에서 상기 실리콘 기판 상에 형성된 트랜지스터, 상기 트랜지스터를 덮으며 상기 실리콘 기판 전면에 형성된 절연막 및 상기 제 1 영역에서 상기 N형 및 P형 쉴드 영역과 대응하여 상기 절연막 상에 형성된 금속 배선을 포함하는 것을 특징으로 한다.
실시예에 따른 반도체 소자용 인덕터의 제조 방법은, 인덕터가 형성되는 제 1 영역 및 트랜지스터가 형성되는 제 2 영역을 포함하는 반도체 소자에서, 실리콘 기판에 제1형 불순물을 선택적으로 주입하여 상기 제 1영역에 제1형 쉴드 영역 및 상기 제 2 영역에 제1형 웰 영역을 형성하는 단계, 상기 실리콘 기판에 제2형 불순물을 선택적으로 주입하여 상기 제 1영역에 제1형 쉴드 영역과 교대로 배치된 제2형 쉴드 영역 및 상기 제 2 영역에 제2형 웰 영역을 형성하는 단계, 상기 제 1형 및 제 2형 웰 영역 상에 트랜지스터들을 형성하는 단계, 상기 실리콘 기판 상에 절연막을 형성하는 단계 및 상기 제 1형 및 제 2형 쉴드 영역들 상부의 상기 절연막 상에 금속 배선을 형성하는 단계를 포함하는 것을 특징으로 한다.
실시예는 하이 Q 팩터(high Q factor)를 갖는 인덕터를 칩 내에 구현할 수 있어 효용가치가 뛰어난 효과가 있다.
실시예는 별도의 추가 마스크 및 공정 없이 고효율의 인덕터를 제조할 수 있으므로 공정이 단순하고 제조가 용이하며 설계 및 모델링이 간단한 효과가 있다.
실시예는 기생 캐패시턴스에 의한 자기 공진 주파수(SRF)의 감소를 억제하는 효과가 있다.
실시예는 반도체 소자의 웰 형성 단계에서 동시에 쉴딩 영역을 형성할 수 있으므로 공정이 단순하고 경제적이며 수율이 뛰어난 효과가 있다.
실시예는 인덕터에 의해 발생되는 변위 전류(displacement current)를 차단하여 고주파 특성이 뛰어난 부품을 제작할 수 있으므로 신뢰성을 향상시키는 효과가 있다.
이하, 첨부된 도면을 참조하여 실시예에 따른 반도체 소자용 인덕터에 대해 상세히 설명하도록 한다. 다만, 본 발명의 사상을 이해하는 당업자는 동일한 사상 의 범위 내에서 구성요소의 추가, 부가, 삭제, 변경등에 의해서 다른 실시예를 용이하게 제안할 수 있을 것이나, 이 또한 본 발명의 권리범위에 속한다고 할 것이다.
첨부한 도면을 참조로 하여 실시예들에 따른 반도체 소자용 인덕터 및 그 제조 방법을 구체적으로 설명한다. 이하, "제 1 ", "제 2 " 등으로 언급되는 경우 이는 부재들을 한정하기 위한 것이 아니라 부재들을 구분하고 적어도 두개를 구비하고 있음을 보여주는 것이다. 따라서, 상기 "제 1 ", "제 2 "등으로 언급되는 경우 부재들이 복수 개 구비되어 있음이 명백하며, 각 부재들이 선택적으로 또는 교환적으로 사용될 수도 있다. 또한, 첨부한 도면의 각 구성요소들의 크기(치수)는 발명의 이해를 돕기 위하여 확대하여 도시한 것이며, 도시된 각 구성요소들의 치수의 비율은 실제 치수의 비율과 다를 수도 있다. 또한, 도면에 도시된 모든 구성요소들이 본 발명에 반드시 포함되어야 하거나 한정되는 것은 아니며 본 발명의 핵심적인 특징을 제외한 구성 요소들은 부가 또는 삭제될 수도 있다. 본 발명에 따른 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on/above/over/upper)"에 또는 "아래(down/below/under/lower)"에 형성되는 것으로 기재되는 경우에 있어, 그 의미는 각 층(막), 영역, 패드, 패턴 또는 구조물들이 직접 기판, 각 층(막), 영역, 패드 또는 패턴들에 접촉되어 형성되는 경우로 해석될 수도 있으며, 다른 층(막), 다른 영역, 다른 패드, 다른 패턴 또는 다른 구조물들이 그 사이에 추가적으로 형성되는 경우로 해석될 수도 있다. 따라서, 그 의미는 발명의 기술적 사상에 의하여 판단되 어야 한다.
도 1은 실시예에 따른 인덕터를 보여주는 평면도이고, 도 2는 실시예에 따른 반도체 소자의 단면도이다.
실시예에 따른 인덕터는 반도체 소자 제조시에 구현할 수 있다. 예를 들어, 상기 반도체 소자는 CMOS 소자, NMOS 소자, PMOS 소자 등이 있다.
상기 인덕터는 금속 배선(150) 및 쉴드 영역(110, 120)을 포함한다.
상기 인덕터에서 금속 배선(150) 자체의 저항과 상기 금속 배선을 흐르는 전류에 의해 발생되는 자기장은 Q 팩터를 저하시키는 요소가 되는데, 이와 같은 요소를 실시예는 쉴드 영역(110, 120)에서 제거할 수 있다.
실시예에 의한 상기 쉴드 영역(110, 120)은 실리콘 기판(100)에 불순물을 주입하여 형성하고, 상기 인덕터에서 발생하는 변위전류(displacement current)가 접지와 연결된 상기 쉴드 영역(110, 120)을 통하여 빠져나갈 수 있도록 한다.
실시예에 따른 인덕터는 실리콘 기판(100) 상에 반도체 소자를 제조하는 공정에서 상기 쉴드 영역(110, 120) 및 금속 배선(150)을 제조할 수 있으므로 별도의 공정 및 별도의 마스크 공정이 필요없어 공정이 단순하고 소형화된 인덕터를 제조할 수 있다. 또한, 실시예는 인덕터와 같은 단일 수동 소자를 다른 반도체 소자들과 함께 하나의 칩 내에 구현할 수 있다.
도 1 및 도 2에 도시한 바와 같이, 실리콘 기판(100)에 소자 분리막 패턴(101)이 형성된다.
상기 소자 분리막 패턴(101)은 상기 실리콘 기판(100) 내에 트렌치(trench) 를 형성하고, 상기 트렌치 내에 산화막을 매립하여 형성한 것으로, 예를 들어, 셀로우 트렌치 격리 패턴(shallow trench isolation pattern)일 수 있다.
상기 실리콘 기판(100)에서 상기 소자 분리막 패턴(101) 하부 영역에 그라운드 영역(111) 및 딥(deep) N웰 영역(111a)이 형성되어 있다.
상기 그라운드 영역(111)은 상기 인덕터 전체와 대응하여 형성되며, 상기 딥 N웰 영역(111a)은 반도체 소자의 로직 회로 영역에 형성된다.
상기 그라운드 영역(111)과 상기 딥 N-웰 영역(111a)은 동일 공정에서 형성된다.
상기 소자 격리 패턴(101)에 의해 정의된 실리콘 기판(100)의 액티브 영역들은 쉴드 영역(110, 120) 형성을 위하여 불순물이 주입된다.
상기 쉴드 영역(110, 120)은 규칙적이고 반복적인 패턴으로 형성될 수 있다.
상기 쉴드 영역(110, 120)은 상기 소자 분리막 패턴(101)에 의해 구획된 액티브 영역에 형성된 P형 쉴드 영역(110)과 N형 쉴드 영역(120)을 포함한다.
상기 P형 쉴드 영역(110)은 P형 불순물이 주입된 영역이며, 상기 N형 쉴드 영역(120)은 N형 불순물이 주입된 영역이다.
상기 P형 쉴드 영역(110)은 반도체 소자의 로직 회로에서 NMOS 트랜지스터의 P-웰 영역 형성 공정시에 형성할 수 있다.
상기 N형 쉴드 영역(120)은 반도체 소자의 로직 회로에서 PMOS 트랜지스터의 N-웰 영역 형성 공정시에 형성할 수 있다.
상기 P형 쉴드 영역(110)과 상기 N형 쉴드 영역(120)은 서로 교대로 형성되 어 PNP 형태의 구조를 형성하여 확산 캐패시턴스(diffusion capacitance)를 형성하는 방법으로 PN, NP 확산 캐패시턴스는 인덕터의 등가회로에서 실리콘 기판 상의 산화막과 기판 사이에 직렬 캐패시터가 형성되는 것과 동일한 효과를 가져와 총 캐패시턴스가 줄어들고 이로 인하여 Q-팩터(factor) 개선 효과를 얻을 수 있다.
상기 N형 쉴드 영역(120)과 상기 P형 쉴드 영역(110)은 딥 N-웰 영역(111a) 상부에 형성되며, 상기 N형 쉴드 영역(120)은 변위 전류를 상기 그라운드 영역(111)으로 흘려보내서 접지시킬 수 있다.
상기 쉴드 영역(110, 120)은 반도체 소자의 로직 영역에 형성되는 NMOS, PMOS의 웰 영역의 형성 방법에 따라 형성되므로 상기 웰 영역이 두번에 걸친 이온 주입 공정으로 이루어져 상, 하부 웰 영역으로 형성될 경우 상기 N형 쉴드 영역(120)과 상기 P형 쉴드 영역(110)도 상, 하부 쉴드 영역으로 이루어질 수 있다.
실시예에서, 쉴드 영역(110, 120)의 불순물 타입은 서로 반대로 형성될 수 있다.
인근에 형성된 상기 P형 쉴드 영역(110)과 상기 N형 쉴드 영역(120)은 서로 접해 있다고 하더라도 서로 다른 타입의 불순물이 주입된 영역이므로 캐패시터 효과에 의해 전류가 흐르지 못한다.
따라서, 서로 같은 타입의 불순물이 주입되어 형성된 N형 쉴드 영역(120)에서 딥 N-웰 영역(111a)은 전류 패스가 형성되므로 인덕터에서 발생하는 변위 전류를 접지시켜 제거할 수 있다.
실시예는 상기 쉴드 영역(110, 120) 형성을 위한 별도의 이온 주입 마스크 공정이 필요없이 로직 회로에서 웰 형성 공정시 쉴드 영역을 형성하므로 공정이 단순할 뿐만 아니라 비용이 절감될 수 있다.
상기 쉴드 영역 및 웰 영역을 형성한 후, 로직 회로 영역에서는 상기 실리콘 기판의 액티브 영역에 NMOS, PMOS 트랜지스터를 형성한다.
도 2를 참조하면, 딥 N-웰 영역(111a) 및 P웰 영역(110a)이 형성된 실리콘 기판(100)의 액티브 영역 상에 게이트 절연막(132) 및 게이트 전극(133)으로 이루어진 게이트 패턴이 형성되고, 상기 게이트 패턴 측면에 사이드 월(134)이 형성되며, 상기 게이트 패턴 양측의 상기 실리콘 기판(100)에 고농도의 N형 불순물이 주입된 소스 및 드레인 영역(131)이 형성되어 NMOS 트랜지스터를 형성한다.
도시하지 않았으나, 상기 실리콘 기판(100) 상에 PMOS 트랜지스터도 형성될 수 있다.
상기와 같이 쉴드 영역(110, 120) 및 트랜지스터들이 형성된 상기 실리콘 기판(100) 상에 적어도 한층 이상의 절연막(140)이 형성된다.
상기 절연막(140) 상에 금속 배선(150)으로 이루어진 인덕터 소자가 형성된다.
상기 금속 배선(150)은 복수의 절곡부가 형성된 평면 회절 기하(Planar Spiral Geometries) 방식, 즉 평면상의 나선형 구조로 형성될 수 있다.
상기와 같은 구조를 갖는 인덕터는 하이 Q 팩터(high Q factor)를 갖는 인덕터(100)를 칩 내에 구현할 수 있어 효용가치가 뛰어나다.
실시예는 하이 Q 팩터(high Q factor)를 갖는 인덕터를 칩 내에 구현할 수 있어 효용가치가 뛰어난 효과가 있다.
실시예는 별도의 추가 마스크 및 공정 없이 고효율의 인덕터를 제조할 수 있으므로 공정이 단순하고 제조가 용이하며 설계 및 모델링이 간단한 효과가 있다.
실시예는 기생 캐패시턴스에 의한 자기 공진 주파수(SRF)의 감소를 억제하는 효과가 있다.
실시예는 반도체 소자의 웰 형성 단계에서 동시에 쉴딩 영역을 형성할 수 있으므로 공정이 단순하고 경제적이며 수율이 뛰어난 효과가 있다.
실시예는 인덕터에 의해 발생되는 변위 전류(displacement current)를 차단하여 고주파 특성이 뛰어난 부품을 제작할 수 있으므로 신뢰성을 향상시키는 효과가 있다.
도 3은 실시예에 따른 인덕터의 제조 공정 순서를 보여주는 순서도이다.
실시예에 따른 인덕터는 트랜지스터, 커패시터와 같은 반도체 소자시에 함께 형성할 수 있으므로 하나의 칩 내 실장 될 수 있다.
먼저, 실리콘 기판(100)에 소자 분리막 패턴(101)을 형성한다(S100).
상기 소자 분리막 패턴(101)은 상기 인덕터에서 원치 않게 발생되는 전계 및 자계를 방지하기 위한 쉴드 영역(110, 120)을 정의하며, 로직 회로 영역에서는 트랜지스터들이 형성되는 액티브 영역을 정의한다.
이후, 상기 실리콘 기판(100)에 불순물을 상기 소자 분리막 패턴(101)보다 깊게 주입하여 로직 회로 영역에서 딥 N-웰 영역(111a)을 형성하며 인덕터 형성 영 역에서 그라운드 영역(111)을 형성한다(S110).
이후, 상기 실리콘 기판(100)에 불순물을 주입하여 상기 로직 회로 영역에서 액티브 영역에 N웰 및 P웰 영역을 형성한다. 이때, 상기 인덕터 형성 영역에 쉴드 영역(110, 120)을 형성한다(S120).
상기 N웰 영역 형성시 N형 쉴드 영역(120)을 형성하고, 상기 P웰 영역 형성시에 상기 N형 쉴드 영역(120)과 교대로 배치되는 P형 쉴드 영역(120)을 형성한다.
상기 N웰 영역 및 상기 N형 쉴드 영역(120) 형성시에 상기 P웰 영역 및 P형 쉴드 영역(110)은 포토레지스트 패턴으로 가리고 N형 불순물의 이온 주입 공정을 실시할 수 있다.
상기 P웰 영역 및 상기 P형 쉴드 영역(110) 형성시에 상기 N웰 영역 및 N형 쉴드 영역(120)은 포토레지스트 패턴으로 가리고 P형 불순물의 이온 주입 공정을 실시할 수 있다.
이후, 상기 N웰 및 P웰 영역이 형성된 상기 실리콘 기판(100) 상에 소스 및 드레인 이온 주입 영역을 포함하는 트랜지스터들을 형성한다(S130).
상기 트랜지스터들이 형성된 상기 실리콘 기판(100) 상에 적어도 한층 이상의 절연막(140)과 상기 트랜지스터들과 연결된 금속 배선들을 형성한다(S140).
이후, 상기 쉴드 영역(110, 120)과 대응하는 상기 절연막(140) 상에 금속 배선(150)으로 이루어진 인덕터를 형성한다(S150).
상기 쉴드 영역(110, 120)은 상기 인덕터에서 발생되는 변위 전류를 접지시켜 상기 인덕터의 Q 팩터를 향상시킬 수 있도록 한다.
실시예는 반도체 소자의 웰 형성 단계에서 동시에 쉴딩 영역(110, 120)을 형성할 수 있으므로 공정이 단순하고 경제적이며 수율이 뛰어나다.
실시예는 인덕터에 의해 발생되는 변위 전류(displacement current)를 차단하여 고주파 특성이 뛰어난 부품을 제작할 수 있으므로 신뢰성을 향상시킨다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
도 1은 실시예에 따른 인덕터를 보여주는 평면도이다.
도 2는 실시예에 따른 반도체 소자의 단면도이다.
도 3은 실시예에 따른 인덕터의 제조 공정 순서를 보여주는 순서도이다.
Claims (10)
- 인덕터가 형성되는 제 1영역 및 트랜지스터가 형성되는 제 2 영역을 포함하는 반도체 소자에서,상기 제 1 영역 및 제 2 영역의 실리콘 기판 하부에 형성된 딥 웰 영역;상기 제 2 영역에서 상기 딥 웰 영역 상에 형성된 웰 영역;싱기 웰 영역과 동일한 깊이로 형성된 N형 쉴드 영역 및 상기 N형 쉴드 영역과 교대로 배치된 P형 쉴드 영역;상기 제 2 영역에서 상기 실리콘 기판 상에 형성된 트랜지스터;상기 트랜지스터를 덮으며 상기 실리콘 기판 전면에 형성된 절연막; 및상기 제 1 영역에서 상기 N형 및 P형 쉴드 영역과 대응하여 상기 절연막 상에 형성된 금속 배선을 포함하는 것을 특징으로 하는 반도체 소자용 인덕터.
- 제 1항에 있어서,상기 웰 영역은 N형 웰 영역 및 P형 웰 영역을 포함하는 것을 특징으로 하는 반도체 소자용 인덕터.
- 제 1항에 있어서,상기 실리콘 기판에 형성되며 상기 N형 쉴드 영역 및 상기 P형 쉴드 영역을 구분하는 소자 분리막 패턴을 더 포함하는 것을 특징으로 하는 반도체 소자용 인덕 터.
- 제 1항에 있어서,상기 금속 배선은 평면상의 나선 구조로 형성된 것을 특징으로 하는 반도체 소자용 인덕터.
- 제 1항에 있어서,상기 제 2 영역에서 상기 딥 웰 영역은 그라운드로 연결된 것을 특징으로 하는 반도체 소자용 인덕터.
- 인덕터가 형성되는 제 1 영역 및 트랜지스터가 형성되는 제 2 영역을 포함하는 반도체 소자에서,실리콘 기판에 제1형 불순물을 선택적으로 주입하여 상기 제 1영역에 제1형 쉴드 영역 및 상기 제 2 영역에 제1형 웰 영역을 형성하는 단계;상기 실리콘 기판에 제2형 불순물을 선택적으로 주입하여 상기 제 1영역에 제1형 쉴드 영역과 교대로 배치된 제2형 쉴드 영역 및 상기 제 2 영역에 제2형 웰 영역을 형성하는 단계;상기 제 1형 및 제 2형 웰 영역 상에 트랜지스터들을 형성하는 단계;상기 실리콘 기판 상에 절연막을 형성하는 단계; 및상기 제 1형 및 제 2형 쉴드 영역들 상부의 상기 절연막 상에 금속 배선을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자용 인덕터의 제조 방법.
- 제 6항에 있어서,상기 트랜지스터들을 형성하는 단계에 있어서,상기 제 1형 및 제 2형 웰 영역에 소스 및 드레인 영역 형성을 위한 이온 주입 공정을 수행하는 단계를 포함하는 것을 특징으로 하는 반도체 소자용 인덕터의 제조 방법.
- 제 6항에 있어서,상기 제 1형 및 제 2형 웰 영역 하부에 딥 웰 영역을 형성하는 이온 주입 단계를 포함하는 것을 특징으로 하는 반도체 소자용 인덕터의 제조 방법.
- 제 8항에 있어서,상기 딥 웰 영역을 형성하는 이온 주입 단계에 있어서,상기 실리콘 기판의 상기 제 1형 쉴드 영역 및 상기 제 2형 쉴드 영역 하부에 그라운드 영역이 형성되는 것을 특징으로 하는 반도체 소자용 인덕터의 제조 방법.
- 제 6항에 있어서,상기 제 1형 불순물은 N형 불순물이고, 상기 제 2형 불순물은 P형 불순물인 것을 특징으로 하는 반도체 소자용 인덕터의 제조 방법.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070132393A KR100954919B1 (ko) | 2007-12-17 | 2007-12-17 | 반도체 소자용 인덕터 및 그 제조 방법 |
| TW097146456A TW200929525A (en) | 2007-12-17 | 2008-11-28 | Inductor of semiconductor device and method for manufacturing the same |
| US12/330,608 US20090152675A1 (en) | 2007-12-17 | 2008-12-09 | Inductor of semiconductor device and method for manufacturing the same |
| CNA2008101866631A CN101465351A (zh) | 2007-12-17 | 2008-12-16 | 半导体器件的电感器及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070132393A KR100954919B1 (ko) | 2007-12-17 | 2007-12-17 | 반도체 소자용 인덕터 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090064990A KR20090064990A (ko) | 2009-06-22 |
| KR100954919B1 true KR100954919B1 (ko) | 2010-04-27 |
Family
ID=40752096
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070132393A KR100954919B1 (ko) | 2007-12-17 | 2007-12-17 | 반도체 소자용 인덕터 및 그 제조 방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20090152675A1 (ko) |
| KR (1) | KR100954919B1 (ko) |
| CN (1) | CN101465351A (ko) |
| TW (1) | TW200929525A (ko) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102194817B (zh) * | 2010-03-03 | 2013-10-30 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件 |
| CN103390605B (zh) * | 2012-05-08 | 2016-02-10 | 上海华虹宏力半导体制造有限公司 | 电感 |
| KR20160058592A (ko) * | 2014-11-17 | 2016-05-25 | 에스케이하이닉스 주식회사 | 알에프 집적회로 및 그 제조방법 |
| CN106783799B (zh) * | 2016-12-29 | 2019-06-21 | 上海集成电路研发中心有限公司 | 一种毫米波电感结构 |
| US11037885B2 (en) * | 2019-08-12 | 2021-06-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor packaging device comprising a shield structure |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100244188B1 (ko) | 1997-08-20 | 2000-02-01 | 구자홍 | 반도체 기판상의 인덕터 및 그의 제조방법 |
| US6133079A (en) | 1999-07-22 | 2000-10-17 | Chartered Semiconductor Manufacturing Ltd. | Method for reducing substrate capacitive coupling of a thin film inductor by reverse P/N junctions |
| KR20030052491A (ko) * | 2001-12-21 | 2003-06-27 | 한국전자통신연구원 | 원칩형 박막 인덕터 및 그 제조 방법 |
| JP2004311655A (ja) | 2003-04-04 | 2004-11-04 | Sharp Corp | 集積回路 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2870485B2 (ja) * | 1996-06-03 | 1999-03-17 | 日本電気株式会社 | 半導体装置の製造方法 |
| US20020125537A1 (en) * | 2000-05-30 | 2002-09-12 | Ting-Wah Wong | Integrated radio frequency circuits |
| US7238581B2 (en) * | 2004-08-05 | 2007-07-03 | Chartered Semiconductor Manufacturing Ltd. | Method of manufacturing a semiconductor device with a strained channel |
| US20070108477A1 (en) * | 2005-11-04 | 2007-05-17 | Tsun-Lai Hsu | Semiconductor structure |
-
2007
- 2007-12-17 KR KR1020070132393A patent/KR100954919B1/ko not_active IP Right Cessation
-
2008
- 2008-11-28 TW TW097146456A patent/TW200929525A/zh unknown
- 2008-12-09 US US12/330,608 patent/US20090152675A1/en not_active Abandoned
- 2008-12-16 CN CNA2008101866631A patent/CN101465351A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100244188B1 (ko) | 1997-08-20 | 2000-02-01 | 구자홍 | 반도체 기판상의 인덕터 및 그의 제조방법 |
| US6133079A (en) | 1999-07-22 | 2000-10-17 | Chartered Semiconductor Manufacturing Ltd. | Method for reducing substrate capacitive coupling of a thin film inductor by reverse P/N junctions |
| KR20030052491A (ko) * | 2001-12-21 | 2003-06-27 | 한국전자통신연구원 | 원칩형 박막 인덕터 및 그 제조 방법 |
| JP2004311655A (ja) | 2003-04-04 | 2004-11-04 | Sharp Corp | 集積回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090064990A (ko) | 2009-06-22 |
| CN101465351A (zh) | 2009-06-24 |
| TW200929525A (en) | 2009-07-01 |
| US20090152675A1 (en) | 2009-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107658288B (zh) | 集成电路装置 | |
| US7022566B2 (en) | Integrated radio frequency circuits | |
| US9543757B2 (en) | ESD protection circuits and methods | |
| KR101346003B1 (ko) | 필터 구조체 및 그 형성 방법 | |
| EP2309537B1 (en) | High voltage floating well in a silicon die | |
| US6747294B1 (en) | Guard ring structure for reducing crosstalk and latch-up in integrated circuits | |
| US20050221787A1 (en) | Integrated radio frequency circuits | |
| US9385178B2 (en) | High voltage resistor with PIN diode isolation | |
| JP2010129893A (ja) | 半導体集積回路 | |
| JP2018517283A (ja) | 寄生容量が低減されたデバイスアイソレーター | |
| KR100954919B1 (ko) | 반도체 소자용 인덕터 및 그 제조 방법 | |
| CN106952943A (zh) | 包括分接头单元的电路 | |
| TWI440183B (zh) | 超高電壓ｎ型金屬氧化物半導體元件及其製造方法 | |
| KR101402632B1 (ko) | 반도체 필터 구조체 및 제조 방법 | |
| TWI536562B (zh) | 高壓半導體元件及其製造方法 | |
| KR100883036B1 (ko) | 반도체 소자용 인덕터 및 그 제조 방법 | |
| KR100725714B1 (ko) | 인덕터 및 인덕터 제조방법 | |
| CN115911118B (zh) | Igbt器件及其制备方法 | |
| JP2009065031A (ja) | 半導体装置 | |
| KR100707594B1 (ko) | 반도체 소자의 싸이리스터형 격리 구조 | |
| JP4231658B2 (ja) | 半導体装置およびその製造方法 | |
| US20020030241A1 (en) | Integrated radio frequency circuits | |
| EP1160842A2 (en) | Integrated radio frequency circuits | |
| JP2006186010A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |