KR100748317B1

KR100748317B1 - 이미지센서의 제조 방법

Info

Publication number: KR100748317B1
Application number: KR1020010087690A
Authority: KR
Inventors: 이상주
Original assignee: 매그나칩 반도체 유한회사
Priority date: 2001-12-29
Filing date: 2001-12-29
Publication date: 2007-08-09
Also published as: KR20030057617A

Abstract

본 발명은 포토다이오드의 n^--확산층과 트랜스퍼트랜지스터의 채널 영역과의 통로에 전위장벽이 형성됨에 따른 전하전송효율 저하를 방지하도록 한 이미지센서의 제조 방법을 제공하기 위한 것으로, 이를 위한 본 발명은 반도체층 상에 제1도전막과 제2도전막을 차례로 형성하는 단계; 제1식각마스크로 상기 제2도전막을 식각하여 제1게이트패턴을 형성하는 단계; 상기 반도체층 내에 상기 제1게이트패턴의 일측 에지에 정렬되는 제1확산층을 형성하는 단계; 상기 제1식각마스크보다 폭이 더 큰 제2식각마스크로 상기 제1도전막을 식각하여 상기 제1게이트패턴보다 폭이 큰 제2게이트패턴을 형성하는 단계; 상기 제1게이트패턴과 상기 제2게이트패턴으로 이루어져 양측벽이 계단형 구조를 갖는 게이트전극의 양측벽에 접하는 스페이서를 형성하는 단계; 및 상기 제1확산층내에 상기 스페이서에 정렬되는 제2확산층을 형성하는 단계를 포함하고, 상기 제1확산층과 제2확산층은 포토다이오드가 되는 것을 특징으로 한다.

이미지센서, 전하전송효율, CTE, 트랜스퍼트랜지스터, 채널영역

Description

이미지센서의 제조 방법{Method for fabricating image sensor}

도 1은 종래기술에 따른 CMOS 이미지센서의 구조 단면도,

도 2a 내지 도 2d는 본 발명의 실시예에 따른 CMOS 이미지센서의 제조 방법을 도시한 공정 단면도.

*도면의 주요 부분에 대한 부호의 설명

21 : p⁺-기판 22 : p-에피층

23 : 필드산화막 24 : 폴리실리콘막

25 : 텅스텐실리사이드막 26 : 제1식각마스크

27 : 이온주입마스크 28 : n^--확산층

29 : 제2식각마스크 30a,30b : 스페이서

31 : p^o-확산층 32 : n⁺-플로팅디퓨젼영역

본 발명은 반도체소자의 제조 방법에 관한 것으로, 특히 이미지센서의 제조 방법에 관한 것이다.

일반적으로, 이미지센서는 광학 영상(optical image)을 전기적 신호로 변환시키는 반도체장치로서, 전하결합소자(Charge Coupled Device; CCD)는 개개의 MOS(Metal-Oxide-Silicon) 캐패시터가 서로 매우 근접한 위치에 있으면서 전하 캐리어가 캐패시터에 저장되고 이송되는 소자이며, CMOS 이미지센서는 제어회로(control circuit) 및 신호처리회로(signal processing circuit)를 주변회로로 사용하는 CMOS 기술을 이용하여 화소(pixel)수 만큼 MOS 트랜지스터를 만들고 이것을 이용하여 순차적으로 출력을 검출하는 스위칭 방식을 채용하는 소자이다.

통상적인 CMOS 이미지센서의 단위화소(Unit Pixel)는 하나의 포토다이오드(Photodiode; PD)와 네 개의 NMOS(Tx,Rx,Sx,Dx)로 구성되며, 네 개의 NMOS(Tx,Rx,Sx,Dx)는 포토다이오드(PD)에서 집속된 광전하(Photo-generated charge)를 플로팅디퓨젼영역(Floating Diffusion; FD)으로 운송하기 위한 트랜스퍼트랜지스터(Transfer transistor; Tx), 원하는 값으로 노드의 전위를 세팅하고 전하(C_pd)를 배출하여 플로팅디퓨젼영역(FD)을 리셋(Reset)시키기 위한 리셋트랜지스터(Reset transistor; Rx), 소오스팔로워-버퍼증폭기(Source Follower Buffer Amplif ier) 역할을 하는 드라이브트랜지스터(Drive transistor; Dx), 스위칭으로 어드레싱(Addressing)을 할 수 있도록 하는 셀렉트트랜지스터(Select transistor; Sx)로 구성된다.

여기서 트랜스퍼트랜지스터(Tx) 및 리셋트랜지스터(Rx)는 네이티브트랜지스터(Native NMOS)를 이용하고 드라이브트랜지스터(Dx) 및 셀렉트트랜지스터(Sx)는 일반적인 트랜지스터(Normal NMOS)를 이용하며, 리셋트랜지스터(Rx)는 CDS(Correlated Double Sampling)를 위한 트랜지스터이다.

상기와 같은 CMOS 이미지센서의 단위화소(Unit Pixel)는 네이티브트랜지스터(Native Transistor)를 사용하여 포토다이오드영역(PD)에서 가시광선파장대역의 광을 감지한 후 감지된 광전하(Photogenerated charge)를 플로우팅디퓨전영역(FD)으로, 즉 드라이브트랜지스터(Dx)의 게이트로 전달한 양을 출력단(Vout)에서 전기적신호로 출력한다.

도 1은 종래기술에 따라 제조된 CMOS 이미지센서의 소자 단면도이다.

도 1을 참조하여 이미지센서의 제조 방법을 간략히 설명하면, 먼저, 고농도의 p형 불순물이 도핑된 p⁺-기판(11)상에 저농도 p형 불순물이 도핑된 p-에피층(12)을 성장시킨 다음, p-에피층(12)의 소정 부분에 LOCOS(Local oxidation of silicon)법으로 단위화소간 격리를 위한 필드산화막(13)을 형성한다.

다음으로, p-에피층(12)상에 트랜스퍼트랜지스터의 게이트전극(14)을 형성한다. 이때, 트랜스퍼트랜지스터의 게이트전극(14)(이하 '게이트전극'이라 약칭함) 형성시, 나머지 트랜지스터들의 게이트전극도 동시에 형성된다. 한편, 게이트전극(14)은 폴리실리콘과 텅스텐실리사이드막으로 이루어진 폴리사이드전극 형태이다.

다음으로, 게이트전극(14)의 일측 p-에피층(12)에 고에너지로 저농도 n형 불순물( n^_)을 이온주입하여 깊은 n^_-확산층(deep n^- diffusion region)(15)을 형성한다.

다음으로, 전면에 스페이서용 절연막을 증착한 후, 절연막을 전면식각하여 4개 게이트전극(14)의 양측벽에 접하는 스페이서(16)를 형성한 후, 블랭킷(blanket) 이온주입법으로 저에너지의 p형 불순물(p^o)을 이온주입하여 p-에피층(12)의 표면근처와 n^_-확산층(15)의 상부에 p^o-확산층(17)을 형성한다.

이 때, n^_-확산층(15)내에 형성되는 p^o-확산층(17)은 스페이서(16)의 폭만큼 게이트전극(14)의 일측으로부터 격리되어 정렬된다.

상술한 p 형 불순물의 이온주입을 통해 p^o-확산층(17)과 n^_-확산층(15)으로 이루어지는 얕은(shallow) pn 접합을 형성하고, p-에피층(12)/n^_-확산층(15)/p^o-확산층(17)으로 이루어지는 pnp형 포토다이오드가 형성된다.

다음으로, n⁺-플로팅디퓨젼영역(FD)(18)을 형성하기 위한 이온주입공정을 실시한다. 즉, 포토다이오드가 형성된 전면에 감광막을 도포하고 노광 및 현상으로 패터닝하여 포토다이오드를 덮는 이온주입마스크(도시 생략)를 형성한 후, 이온주입마스크에 의해 노출된 게이트전극(14)의 타측에 노출된 p-에피층(12)에 고농도 n⁺ 불순물을 이온주입하여 스페이서(16)에 정렬되는 n⁺-플로팅디퓨젼영역(18)을 형성한다.

상술한 도 1의 CMOS 이미지센서의 단위화소는 포토다이오드와 포토다이오드에서 생성된 전자를 플로팅디퓨젼영역으로 전송하는 트랜스퍼트랜지스터와 전송된 전자를 전기적 신호로 바꾸어 주는 플로팅디퓨젼영역으로 구성된다.

이때, 트랜스퍼트랜지스터는 포토다이오드에서 생성된 전자를 완벽하게 플로팅디퓨젼영역으로 전송할 수 있는 능력이 요구된다.

따라서, 종래 CMOS 이미지센서는 포토다이오드의 n^--확산층을 트랜스퍼트랜지스터에 접하게 하므로써 트랜스퍼트랜지스터의 게이트전극에 전원전압을 인가하여 전자를 전송하는 동작을 하는 경우에 포토다이오드의 n^--확산층에 미치는 전위(fringing field)를 커지게 하여 n^--확산층의 전자를 잘 끌어내어 전송할 수 있도록 한다.

그러나, 포토다이오드 표면의 p^o-확산층의 확산으로 인해 포토다이오드의 n^--확산층과 트랜스퍼트랜지스터의 채널 영역과의 통로에 전위장벽이 형성됨에 따라 전자운송효율(Charge Transfer Efficiency; CTE)을 향상시키는데 한계가 있다.

따라서, 전위장벽이 발생할 경우, 플로팅디퓨젼영역으로 전송되지 않는 전자가 발생하여 CMOS 이미지센서의 특성을 열화시키는 문제가 있다.

본 발명은 상기 종래기술의 문제점을 해결하기 위해 안출한 것으로서, 전하전송효율 저하를 방지하는데 적합한 이미지센서의 제조 방법을 제공하는데 그 목적이 있다.

상기의 목적을 달성하기 위한 본 발명의 이미지센서의 제조 방법은 반도체층 상에 제1도전막과 제2도전막을 차례로 형성하는 단계; 제1식각마스크로 상기 제2도전막을 식각하여 제1게이트패턴을 형성하는 단계; 상기 반도체층 내에 상기 제1게이트패턴의 일측 에지에 정렬되는 제1확산층을 형성하는 단계; 상기 제1식각마스크보다 폭이 더 큰 제2식각마스크로 상기 제1도전막을 식각하여 상기 제1게이트패턴보다 폭이 큰 제2게이트패턴을 형성하는 단계; 상기 제1게이트패턴과 상기 제2게이트패턴으로 이루어져 양측벽이 계단형 구조를 갖는 게이트전극의 양측벽에 접하는 스페이서를 형성하는 단계; 및 상기 제1확산층내에 상기 스페이서에 정렬되는 제2확산층을 형성하는 단계를 포함하고, 상기 제1확산층과 제2확산층은 포토다이오드가 되는 것을 특징으로 한다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.

도 2a 내지 도 2d는 본 발명의 실시예에 따른 CMOS 이미지센서의 제조 방법을 도시한 공정 단면도이다.

도 2a에 도시된 바와 같이, 고농도의 p형 불순물이 도핑된 p⁺-기판(21)상에 저농도 p형 불순물이 도핑된 p-에피층(22)을 성장시킨 다음, p-에피층(22)의 소정 부분에 LOCOS법으로 단위화소간 격리를 위한 필드산화막(23)을 형성한다.

여기서, 필드산화막(23)을 LOCOS법으로 형성하고 있으나, 공지된 STI(Shallow Trench Isolation)법으로도 형성할 수 있다.

다음으로, p-에피층(22)상에 게이트산화막(도시 생략)을 형성하고, 게이트산화막상에 트랜스퍼트랜지스터의 게이트전극을 형성하기 위한 도전막을 증착한다. 예컨대, 폴리실리콘막(24)과 텅스텐실리사이드막(25)을 차례로 증착한다.

계속해서, 텅스텐실리사이드막(25)상에 제1선폭(w₁)의 제1식각마스크(26)를 형성한 후, 제1식각마스크(26)에 의해 노출된 텅스텐실리사이드막(25)을 식각하여 제1선폭(w₁)을 갖는 텅스텐실리사이드막(25)을 형성한다.

도 2b에 도시된 바와 같이, 제1식각마스크(26)를 제거하고, 텅스텐실리사이드막(25)을 포함한 전면에 감광막을 도포하고 노광 및 현상으로 패터닝하여 고에너지로 n형 불순물을 이온주입하기 위한 이온주입마스크(27)를 형성한다.

여기서, 이온주입마스크(27)는 통상의 n형 불순물을 이온주입하기 위한 마스크인데, 일측면은 텅스텐실리사이드막(25)의 중앙에 정렬되고 타측면은 활성영역 내부로 들어오는 부분없이 필드산화막(23)상의 소정 부분에 정렬된다.

다음으로, 이온주입마스크(27)에 의해 노출된 p-에피층(22)에 고에너지의 저 농도 n형 불순물(n^_)을 이온주입하여 텅스텐실리사이드막(25a)의 일측 에지와 필드산화막의 에지에 정렬되는 n^_-확산층(28)을 형성한다.

이때, n^_-확산층(28)을 형성하기 위한 이온주입에너지는 폴리실리콘막(24)은 통과하고 폴리실리콘막(24)과 텅스텐실리사이드막(25)의 적층막은 통과하지 못하는 크기의 에너지를 갖는다.

도 2c에 도시된 바와 같이, 이온주입마스크(27)를 제거하고, 감광막을 다시 도포하고 노광 및 현상으로 패터닝하여 제1식각마스크(26)의 제1선폭(w₁)포다 더 큰 제2선폭(w₂)을 갖는 제2식각마스크(29)를 형성한다.

이때, 제2식각마스크(29)의 선폭(w₂)은 제1식각마스크(26)의 선폭(w₁)보다 더 크기때문에 텅스텐실리사이드막(25)을 모두 덮고 텅스텐실리사이드막(25)의 양끝단으로부터 소정 폭 드러난 폴리실리콘막(24)의 일부분을 덮는 형태를 갖는다.

계속해서, 제2식각마스크(29)에 의해 노출된 폴리실리콘막(24)을 식각하여 제2선폭(w₂)을 갖는 폴리실리콘막(24)을 잔류시킨다.

결국, 폴리실리콘막(24)과 텅스텐실리사이드막(25)의 적층구조물은 양측벽이 계단형 구조를 갖는 트랜스퍼트랜지스터의 게이트전극을 이룬다.

도 2d에 도시된 바와 같이, 제2식각마스크(29)를 제거한 후, 전면에 스페이서용 절연막을 증착한 후, 절연막을 전면식각하여 폴리실리콘막(24)과 텅스텐실리사이드막(25)의 양측벽에 접하는 스페이서(30a,30b)를 형성한다.

계속해서, 블랭킷 이온주입법으로 저에너지의 p형 불순물(p^o)을 이온주입하여 p-에피층(22)의 표면근처와 n^_-확산층(28)의 상부에 p^o-확산층(31)을 형성한다.

이 때, n^_-확산층(28)내에 형성되는 p^o-확산층(31)은 텅스텐실리사이드막 (25)의 측벽에 형성된 스페이서(30b)와 폴리실리콘막(24)의 측벽에 형성된 스페이서(30a)를 합한 두께(d)만큼 거리를 두고 채널영역에 접한 n^--확산층(28)의 일측에지로부터 이격된다.

상술한 p 형 불순물의 이온주입을 통해 p^o-확산층(31)과 n^_-확산층(28)으로 이루어지는 얕은 pn 접합을 형성하고, p-에피층(22)/n^_-확산층(28)/p^o-확산층(31)으로 이루어지는 pnp형 포토다이오드가 형성된다.

다음으로, n⁺-플로팅디퓨젼영역(FD)(32)을 형성하기 위한 이온주입공정을 실시한다. 즉, 포토다이오드가 형성된 전면에 감광막을 도포하고 노광 및 현상으로 패터닝하여 포토다이오드를 덮는 이온주입마스크(도시 생략)를 형성한 후, 이온주입마스크에 의해 노출된 게이트전극의 타측에 노출된 p-에피층(22)에 고농도 n⁺불순물을 이온주입하여 폴리실리콘막패턴(24a)의 측벽에 형성된 스페이서(30)에 정렬되는 n⁺-플로팅디퓨젼영역(32)을 형성한다.

상술한 실시예에 의하면, 포토다이오드를 이루는 n^--확산층(28)이 트랜스퍼 트랜지스터의 채널영역과 중첩되는 폭을 충분히 확보하여 p^o-확산층(28)의 확산에 의한 전위장벽 발생을 억제하기 때문에 n^--확산층(28) 내부에서 트랜스퍼트랜지스터를 동작시킬 때 전자를 끌어당기는 전위가 잘 형성된다.

이상에서 설명한 바와 같이 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

상술한 바와 같은 본 발명은 포토다이오드의 n형 확산층과 트랜스퍼트랜지스터의 채널영역과의 중첩되는 폭을 충분히 확보하므로써 전하전송효율을 향상시킬 수 있는 효과가 있다.

Claims

반도체층 상에 제1도전막과 제2도전막을 차례로 형성하는 단계;

제1식각마스크로 상기 제2도전막을 식각하여 제1게이트패턴을 형성하는 단계;

상기 반도체층 내에 상기 제1게이트패턴의 일측 에지에 정렬되는 제1확산층을 형성하는 단계;

상기 제1식각마스크보다 폭이 더 큰 제2식각마스크로 상기 제1도전막을 식각하여 상기 제1게이트패턴보다 폭이 큰 제2게이트패턴을 형성하는 단계;

상기 제1게이트패턴과 상기 제2게이트패턴으로 이루어져 양측벽이 계단형 구조를 갖는 게이트전극의 양측벽에 접하는 스페이서를 형성하는 단계; 및

상기 제1확산층내에 상기 스페이서에 정렬되는 제2확산층을 형성하는 단계를 포함하고,

상기 제1확산층과 제2확산층은 포토다이오드가 되는 이미지센서의 제조 방법.
제1항에 있어서,

상기 제1확산층을 형성하는 단계는 상기 제1게이트패턴과 상기 제1도전막은 통과하지 않고 상기 제1도전막만 통과하는 크기의 이온주입에너지를 이용하여 이온주입하고,

상기 제1도전막은 폴리실리콘막을 포함하며, 상기 제2도전막은 텅스텐실리사이드막을 포함하는 이미지센서의 제조 방법.