JP2000031525A - イメ―ジセンサのピンドフォトダイオ―ド及びその製造方法 - Google Patents
イメ―ジセンサのピンドフォトダイオ―ド及びその製造方法Info
- Publication number
- JP2000031525A JP2000031525A JP11182384A JP18238499A JP2000031525A JP 2000031525 A JP2000031525 A JP 2000031525A JP 11182384 A JP11182384 A JP 11182384A JP 18238499 A JP18238499 A JP 18238499A JP 2000031525 A JP2000031525 A JP 2000031525A
- Authority
- JP
- Japan
- Prior art keywords
- region
- conductivity type
- semiconductor layer
- doping region
- pinned photodiode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000004065 semiconductor Substances 0.000 claims abstract description 50
- 239000012535 impurity Substances 0.000 claims abstract description 13
- 150000002500 ions Chemical class 0.000 claims abstract description 4
- 238000005468 ion implantation Methods 0.000 claims description 61
- 239000002019 doping agent Substances 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 10
- 238000002955 isolation Methods 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 2
- 230000000295 complement effect Effects 0.000 claims 4
- 206010034972 Photosensitivity reaction Diseases 0.000 abstract description 4
- 230000036211 photosensitivity Effects 0.000 abstract description 4
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 description 2
- 206010034960 Photophobia Diseases 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 208000013469 light sensitivity Diseases 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【課題】非常に高い光感度を得るために、空乏層の深さ
を従来技術に比べてより一層増加させることができるピ
ンドフォトダイオード及びその製造方法を提供する。 【解決手段】イメージセンサのピンドフォトダイオード
において、第1導電型の半導体層と、上記半導体層の内
部に形成されて、第2導電型不純物が互異のエネルギー
を持って少なくとも二回イオン注入されて積層形成され
た少なくとも二層の第1ドーピング領域と、上記少なく
とも二層の第1ドーピング領域中の最上部の第1ドーピン
グ領域の上部と上記半導体層の表面間に形成されて、そ
の面積が上記第1ドーピング領域の面積より広く形成さ
れてその一部領域が上記半導体層上に形成された第1導
電型の第2ドーピング領域とを含んでいることを特徴と
する。
を従来技術に比べてより一層増加させることができるピ
ンドフォトダイオード及びその製造方法を提供する。 【解決手段】イメージセンサのピンドフォトダイオード
において、第1導電型の半導体層と、上記半導体層の内
部に形成されて、第2導電型不純物が互異のエネルギー
を持って少なくとも二回イオン注入されて積層形成され
た少なくとも二層の第1ドーピング領域と、上記少なく
とも二層の第1ドーピング領域中の最上部の第1ドーピン
グ領域の上部と上記半導体層の表面間に形成されて、そ
の面積が上記第1ドーピング領域の面積より広く形成さ
れてその一部領域が上記半導体層上に形成された第1導
電型の第2ドーピング領域とを含んでいることを特徴と
する。
Description
【０００１】
【発明が属する技術分野】本発明はイメージセンサのピ
ンドフォトダイオード及びその製造方法に関し、特にCM
OS工程により製造されるイメージセンサ(以下、単に"CM
OSイメージセンサ"という)のピンドフォトダイオード及
びその製造方法に関する。
ンドフォトダイオード及びその製造方法に関し、特にCM
OS工程により製造されるイメージセンサ(以下、単に"CM
OSイメージセンサ"という)のピンドフォトダイオード及
びその製造方法に関する。
【０００２】
【従来技術】周知の通り、ピンドフォトダイオードはCC
D(charge coupled device)イメージセンサまたはCMOSイ
メージセンサで外部からの光を感知して光電荷を生成及
び集積する素子として使われ、基板内部で埋めたてされ
たPNP(またはNPN)接合構造を持っているのでベリードフ
ォトダイオード(Buried Photodiode)とも呼ばれる。
D(charge coupled device)イメージセンサまたはCMOSイ
メージセンサで外部からの光を感知して光電荷を生成及
び集積する素子として使われ、基板内部で埋めたてされ
たPNP(またはNPN)接合構造を持っているのでベリードフ
ォトダイオード(Buried Photodiode)とも呼ばれる。
【０００３】このような、ピンドフォトダイオードはソ
ース/ドレーンPN接合構造またはモスキャパシター構造
等の他の構造のフォトダイオードに比べて色々な長所を
持っており、その長所の内の一つは、空乏層の深さを増
加させることができるので入射された光子を電子に変え
る能力が優秀なことである。
ース/ドレーンPN接合構造またはモスキャパシター構造
等の他の構造のフォトダイオードに比べて色々な長所を
持っており、その長所の内の一つは、空乏層の深さを増
加させることができるので入射された光子を電子に変え
る能力が優秀なことである。
【０００４】すなわち、PNP接合構造のピンドフォトダ
イオードはN領域が完全空乏されながら空乏層がN領域を
介在している二つのP領域で形成されるので、そのつど
空乏層の深さを増加させて"量子効率(Quantum Efficien
cy)"を増加させることができる。これにより光感度が優
秀である。
イオードはN領域が完全空乏されながら空乏層がN領域を
介在している二つのP領域で形成されるので、そのつど
空乏層の深さを増加させて"量子効率(Quantum Efficien
cy)"を増加させることができる。これにより光感度が優
秀である。
【０００５】一方、5Vまたは3.3V以下の電源電圧を使用
するCMOSイメージセンサに適用されたPNP接合構造のピ
ンドフォトダイオードは、電源電圧以下(例えば1.2Vな
いし2.8V)で二つのP領域が互いに等電位でなければN領
域が安定的に完全空乏されず"量子効率"を増加させるこ
とができない。
するCMOSイメージセンサに適用されたPNP接合構造のピ
ンドフォトダイオードは、電源電圧以下(例えば1.2Vな
いし2.8V)で二つのP領域が互いに等電位でなければN領
域が安定的に完全空乏されず"量子効率"を増加させるこ
とができない。
【０００６】図1には従来のピンドフォトダイオードの
構造が図示されている。
構造が図示されている。
【０００７】図1を参照すれば、ピンドフォトダイオー
ド(PPD)はP-エピ層(P-epi)にNドーピング領域(Deep N-)
とPドーピング領域(P0)が形成されたPNP構造を持ってい
る。この時Nドーピング領域(Deep N-)を形成するための
N-イオン注入マスクとPドーピング領域(P0)を形成する
ためのP0イオン注入マスクを異ならせて使用しながら、
N-イオン注入マスクのオープン領域よりP0イオン注入マ
スクのオープン領域がより大きくなるようにすると、P-
エピ層(P-epi)とPドーピング領域(P0)がNドーピング領
域(deep N-)により遮断されることなく低電圧で容易に
等電位になることにより、3.3V以下の低電圧で互いに等
電位になり安定的にNドーピング領域(deep N-)が完全空
乏可能になるようにした。
ド(PPD)はP-エピ層(P-epi)にNドーピング領域(Deep N-)
とPドーピング領域(P0)が形成されたPNP構造を持ってい
る。この時Nドーピング領域(Deep N-)を形成するための
N-イオン注入マスクとPドーピング領域(P0)を形成する
ためのP0イオン注入マスクを異ならせて使用しながら、
N-イオン注入マスクのオープン領域よりP0イオン注入マ
スクのオープン領域がより大きくなるようにすると、P-
エピ層(P-epi)とPドーピング領域(P0)がNドーピング領
域(deep N-)により遮断されることなく低電圧で容易に
等電位になることにより、3.3V以下の低電圧で互いに等
電位になり安定的にNドーピング領域(deep N-)が完全空
乏可能になるようにした。
【０００８】しかし、図1の従来技術は低電圧で完全空
乏が可能であるので"量子効率"をある程度改善する効果
があり、そして低濃度のP-エピ層を使用することにより
ある程度の空乏層の深さを増加させることができるが、
望みの"量子効率"を得ることができる程度に、すなわち
一定水準の高い光感度を得ることができる程度の充分の
空乏層の深さを得ることができないという問題点があ
る。
乏が可能であるので"量子効率"をある程度改善する効果
があり、そして低濃度のP-エピ層を使用することにより
ある程度の空乏層の深さを増加させることができるが、
望みの"量子効率"を得ることができる程度に、すなわち
一定水準の高い光感度を得ることができる程度の充分の
空乏層の深さを得ることができないという問題点があ
る。
【０００９】
【発明が解決しようとする課題】本発明の目的は、非常
に高い光感度を得るために、空乏層の深さを従来技術に
比べてより一層増加させることができるピンドフォトダ
イオード及びその製造方法を提供することにある。
に高い光感度を得るために、空乏層の深さを従来技術に
比べてより一層増加させることができるピンドフォトダ
イオード及びその製造方法を提供することにある。
【００１０】本発明の他の目的は、フォトダイオードの
静電容量を増大させることができるピンドフォトダイオ
ード及びその製造方法を提供することにある。
静電容量を増大させることができるピンドフォトダイオ
ード及びその製造方法を提供することにある。
【００１１】
【課題を解決するための手段】上記目的を達成するため
の本発明のピンドフォトダイオードは、第1導電型の半
導体層と、上記半導体層の内部に形成されていて、第2
導電型不純物が互異のエネルギーを持って少なくとも二
回イオン注入されて積層形成された少なくとも二層の第
1ドーピング領域と、上記少なくとも二層の第1ドーピン
グ領域中の最上部の第1ドーピング領域の上部と上記半
導体層の表面間に形成されて、その面積が上記第1ドー
ピング領域の面積より広く形成され且つその一部領域が
上記半導体層上に形成された第1導電型の第2ドーピング
領域とを含んでなる。
の本発明のピンドフォトダイオードは、第1導電型の半
導体層と、上記半導体層の内部に形成されていて、第2
導電型不純物が互異のエネルギーを持って少なくとも二
回イオン注入されて積層形成された少なくとも二層の第
1ドーピング領域と、上記少なくとも二層の第1ドーピン
グ領域中の最上部の第1ドーピング領域の上部と上記半
導体層の表面間に形成されて、その面積が上記第1ドー
ピング領域の面積より広く形成され且つその一部領域が
上記半導体層上に形成された第1導電型の第2ドーピング
領域とを含んでなる。
【００１２】また、本発明のピンドフォトダイオード製
造方法は、第1導電型の半導体層を準備する段階と、フ
ィールド領域と活性領域を分離するために素子分離膜を
形成する段階と、そのエッジが上記活性領域と上記フィ
ールド領域間の境界に整列されて、そのエッジの一部が
上記活性領域を覆う第1イオン注入マスクパターンを形
成する段階と、上記第1イオン注入マスクパターンによ
りオープンされた上記活性領域に第2導電型不純物を互
異のエネルギーで少なくとも二回イオン注入して少なく
とも二層で積層された第1ドーピング領域を形成する段
階と、上記第1イオン注入マスクパターンを除去する段
階と、そのエッジが上記活性領域と上記フィールド領域
間の境界に整列されて上記第1イオン注入マスクパター
ンより広く上記活性領域をオープンさせた第2イオン注
入マスクパターンを形成する段階と、上記第2イオン注
入マスクパターンによりオープンされた上記活性領域に
第1導電型不純物をイオン注入して、上記少なくとも二
層の第1ドーピング領域中の最上部の第1ドーピング領域
の上部と上記半導体層の表面間に第2ドーピング領域を
形成する段階とを含んでなる。
造方法は、第1導電型の半導体層を準備する段階と、フ
ィールド領域と活性領域を分離するために素子分離膜を
形成する段階と、そのエッジが上記活性領域と上記フィ
ールド領域間の境界に整列されて、そのエッジの一部が
上記活性領域を覆う第1イオン注入マスクパターンを形
成する段階と、上記第1イオン注入マスクパターンによ
りオープンされた上記活性領域に第2導電型不純物を互
異のエネルギーで少なくとも二回イオン注入して少なく
とも二層で積層された第1ドーピング領域を形成する段
階と、上記第1イオン注入マスクパターンを除去する段
階と、そのエッジが上記活性領域と上記フィールド領域
間の境界に整列されて上記第1イオン注入マスクパター
ンより広く上記活性領域をオープンさせた第2イオン注
入マスクパターンを形成する段階と、上記第2イオン注
入マスクパターンによりオープンされた上記活性領域に
第1導電型不純物をイオン注入して、上記少なくとも二
層の第1ドーピング領域中の最上部の第1ドーピング領域
の上部と上記半導体層の表面間に第2ドーピング領域を
形成する段階とを含んでなる。
【００１３】また、本発明のピンドフォトダイオード
は、第1導電型の半導体層と、上記半導体層の内部に形
成されていて、垂直的に少なくとも一つの第1導電型の
第1ドーピング領域を介在しながらその一側エッジが互
いに連結され且つその他側エッジが上記第1ドーピング
領域により分離された少なくとも二層の第2導電型の第2
ドーピング領域と、上記少なくとも二層の第2ドーピン
グ領域中の最上部の第2ドーピング領域の上部と上記半
導体層の表面間に形成されていて、その面積が上記第2
ドーピング領域の面積より広く形成され且つその一部領
域が上記第1ドーピング領域上に形成された第1導電型の
第3ドーピング領域とを含んでなる。
は、第1導電型の半導体層と、上記半導体層の内部に形
成されていて、垂直的に少なくとも一つの第1導電型の
第1ドーピング領域を介在しながらその一側エッジが互
いに連結され且つその他側エッジが上記第1ドーピング
領域により分離された少なくとも二層の第2導電型の第2
ドーピング領域と、上記少なくとも二層の第2ドーピン
グ領域中の最上部の第2ドーピング領域の上部と上記半
導体層の表面間に形成されていて、その面積が上記第2
ドーピング領域の面積より広く形成され且つその一部領
域が上記第1ドーピング領域上に形成された第1導電型の
第3ドーピング領域とを含んでなる。
【００１４】また、本発明のピンドフォトダイオード
は、半導体層と、上記半導体層の内部に垂直的に積層形
成されていて、少なくとも4個のPN接合を構成する多数
のドーピング領域を含み、電源供給により上記多数のド
ーピング領域で完全空乏になる。
は、半導体層と、上記半導体層の内部に垂直的に積層形
成されていて、少なくとも4個のPN接合を構成する多数
のドーピング領域を含み、電源供給により上記多数のド
ーピング領域で完全空乏になる。
【００１５】また、本発明のピンドフォトダイオード製
造方法は、第1導電型の半導体層を準備する段階と、フ
ィールド領域と活性領域を分離するために素子分離膜を
形成する段階と、上記半導体層上にトランスファーゲー
トをパタニーングする段階と、上記ピンドフォトダイオ
ードが形成される上記活性領域に第1イオン注入マスク
を使用して第2導電型の第1ドーピング領域を形成するも
のであって、上記フィールド領域と上記活性領域の境界
で上記活性領域の一部を覆う上記第1イオン注入マスク
を使用して上記第1ドーピング領域を形成する段階と、
上記ピンドフォトダイオードが形成される上記活性領域
で上記第1ドーピング領域上に第2イオン注入マスクを使
用して第1導電型の第2ドーピング領域を形成するもので
あって、上記トランスファーゲートを覆う上記第2イオ
ン注入マスクを使用して上記第2ドーピング領域を形成
する段階と、上記ピンドフォトダイオードが形成される
上記活性領域で上記第2ドーピング領域上に第3イオン注
入マスクを使用して第2導電型の第3ドーピング領域を形
成するものであって、上記フィールド領域と上記活性領
域の境界で上記活性領域の一部を覆う上記第3イオン注
入マスクを使用して上記第3ドーピング領域を形成する
段階と、上記ピンドフォトダイオードが形成される上記
活性領域で上記第3ドーピング領域の上部と上記半導体
層の表面間に第4イオン注入マスクを使用して第1導電型
の第4ドーピング領域を形成する段階とを含んでなる。
造方法は、第1導電型の半導体層を準備する段階と、フ
ィールド領域と活性領域を分離するために素子分離膜を
形成する段階と、上記半導体層上にトランスファーゲー
トをパタニーングする段階と、上記ピンドフォトダイオ
ードが形成される上記活性領域に第1イオン注入マスク
を使用して第2導電型の第1ドーピング領域を形成するも
のであって、上記フィールド領域と上記活性領域の境界
で上記活性領域の一部を覆う上記第1イオン注入マスク
を使用して上記第1ドーピング領域を形成する段階と、
上記ピンドフォトダイオードが形成される上記活性領域
で上記第1ドーピング領域上に第2イオン注入マスクを使
用して第1導電型の第2ドーピング領域を形成するもので
あって、上記トランスファーゲートを覆う上記第2イオ
ン注入マスクを使用して上記第2ドーピング領域を形成
する段階と、上記ピンドフォトダイオードが形成される
上記活性領域で上記第2ドーピング領域上に第3イオン注
入マスクを使用して第2導電型の第3ドーピング領域を形
成するものであって、上記フィールド領域と上記活性領
域の境界で上記活性領域の一部を覆う上記第3イオン注
入マスクを使用して上記第3ドーピング領域を形成する
段階と、上記ピンドフォトダイオードが形成される上記
活性領域で上記第3ドーピング領域の上部と上記半導体
層の表面間に第4イオン注入マスクを使用して第1導電型
の第4ドーピング領域を形成する段階とを含んでなる。
【００１６】
【発明の実施の形態】以下、本発明の一実施形態を添付
図面に基づき説明する。図2には本発明の一実施例に係
るピンドフォトダイオードの構造が図示されている。
図面に基づき説明する。図2には本発明の一実施例に係
るピンドフォトダイオードの構造が図示されている。
【００１７】図2を参照すれば、本発明の一実施形態に
係るピンドフォトダイオード(PPD)はP+基板上に5〜10μ
mで成長されたP-エピ層(P-epi)と、上記P-エピ層(P-ep
i)の内部に形成されてN型不純物が互異のエネルギーを
有し、二回イオン注入されて積層形成された第1及び第2
Nドーピング領域(deep N-)(shallow N-)と、上記第2Nド
ーピング領域(shallow N-)の上部と上記P-エピ層(P-ep
i)の表面間に形成されてその幅が上記第1及び第2Nドー
ピング領域(deep N-)(shallow N-)の幅より広く形成さ
れてその一部領域が上記P-エピ層(P-epi)上に形成され
たPドーピング領域(P0)を含んで構成される。
係るピンドフォトダイオード(PPD)はP+基板上に5〜10μ
mで成長されたP-エピ層(P-epi)と、上記P-エピ層(P-ep
i)の内部に形成されてN型不純物が互異のエネルギーを
有し、二回イオン注入されて積層形成された第1及び第2
Nドーピング領域(deep N-)(shallow N-)と、上記第2Nド
ーピング領域(shallow N-)の上部と上記P-エピ層(P-ep
i)の表面間に形成されてその幅が上記第1及び第2Nドー
ピング領域(deep N-)(shallow N-)の幅より広く形成さ
れてその一部領域が上記P-エピ層(P-epi)上に形成され
たPドーピング領域(P0)を含んで構成される。
【００１８】ここで、P-エピ層(P-epi)は約E14/cm3のド
ーパント濃度で、第1及び第2Nドーピング領域(deep N-)
(shallow N-)は約E17/cm3のドーパント濃度で、Pドーピ
ング領域(P0)は約E18/cm3のドーパント濃度になるよう
に実施構成されている。周知のようにこのようなドーパ
ント濃度の構成はP-エピ層(P-epi)の深いところに空乏
領域が形成されるようにするためである。
ーパント濃度で、第1及び第2Nドーピング領域(deep N-)
(shallow N-)は約E17/cm3のドーパント濃度で、Pドーピ
ング領域(P0)は約E18/cm3のドーパント濃度になるよう
に実施構成されている。周知のようにこのようなドーパ
ント濃度の構成はP-エピ層(P-epi)の深いところに空乏
領域が形成されるようにするためである。
【００１９】図3及び図4は各々図2の本発明と図1の従来
技術間の作用を比較説明するための断面図として、これ
を通じて本発明の特徴的作用効果を説明する。
技術間の作用を比較説明するための断面図として、これ
を通じて本発明の特徴的作用効果を説明する。
【００２０】図3を参照すれば、トランスファーゲート
(Tx)とリセットゲート(図示せず)がターンオンされる
と、第1及び第2Nドーピング領域(deep N-)(shallow N-)
に電源電圧からの電圧が印加され空乏が開始されて第1
及び第2Nドーピング領域(deep N-)(shallow N-)が完全
空乏状態になれば、空乏層の深さは"h1"になる。
(Tx)とリセットゲート(図示せず)がターンオンされる
と、第1及び第2Nドーピング領域(deep N-)(shallow N-)
に電源電圧からの電圧が印加され空乏が開始されて第1
及び第2Nドーピング領域(deep N-)(shallow N-)が完全
空乏状態になれば、空乏層の深さは"h1"になる。
【００２１】これに対し、従来の図4を参照すれば、単
一のNドーピング領域(deep N-)だけが存在するので、N
ドーピング領域(deep N-)が完全空乏状態になった時空
乏層の深さは"h2"となる。
一のNドーピング領域(deep N-)だけが存在するので、N
ドーピング領域(deep N-)が完全空乏状態になった時空
乏層の深さは"h2"となる。
【００２２】ここで"h1"は"h2"より大きいものの、これ
は第1及び第2Nドーピング領域(deepN-)(shallow N-)を
合せたNドーピング領域の厚さが従来のNドーピング領域
(deep N-)単独の場合より厚いためである。
は第1及び第2Nドーピング領域(deepN-)(shallow N-)を
合せたNドーピング領域の厚さが従来のNドーピング領域
(deep N-)単独の場合より厚いためである。
【００２３】結局、本発明の一実施形態は一定面積で厚
くNドーピング領域を構成するために互異のエネルギー
の多数回のイオン注入によりNドーピング領域を形成す
ることにより空乏層の深さを増加させようとすることに
その特徴がある。
くNドーピング領域を構成するために互異のエネルギー
の多数回のイオン注入によりNドーピング領域を形成す
ることにより空乏層の深さを増加させようとすることに
その特徴がある。
【００２４】図5ないし図８は、図2の構造を製造するた
めの工程断面図として、これを通じて本発明の一実施形
態に係るピンドフォトダイオード製造方法を説明する。
めの工程断面図として、これを通じて本発明の一実施形
態に係るピンドフォトダイオード製造方法を説明する。
【００２５】まず、図5を参照すれば、P+基板(501)上に
5〜10μmの厚さのP-エピ層(502)を成長させて、P-エピ
層(P-epi)(502)に素子分離のためのフィールド酸化膜(F
OX)(503)を形成した後、ポリシリコン膜(504a)とタング
ステンシリサイド膜(504b)を連続的に塗布してマスク及
びエッチング工程を通じてトランスファーゲート(Tx)及
びリセットゲート(Rx)を形成する。
5〜10μmの厚さのP-エピ層(502)を成長させて、P-エピ
層(P-epi)(502)に素子分離のためのフィールド酸化膜(F
OX)(503)を形成した後、ポリシリコン膜(504a)とタング
ステンシリサイド膜(504b)を連続的に塗布してマスク及
びエッチング工程を通じてトランスファーゲート(Tx)及
びリセットゲート(Rx)を形成する。
【００２６】次いで、図６に図示された通り、Nドーピ
ング領域を形成するためのN-イオン注入マスク(505)を
形成して、約200keV以上の高エネルギーでN-イオン注入
を実施して第1Nドーピング領域(deep N-)(506)を形成す
る。
ング領域を形成するためのN-イオン注入マスク(505)を
形成して、約200keV以上の高エネルギーでN-イオン注入
を実施して第1Nドーピング領域(deep N-)(506)を形成す
る。
【００２７】この時N-イオン注入マスク(505)の平面図
が図９に図示されているように、N-イオン注入マスク(5
05)はそのエッジがピンドフォトダイオードが形成され
る活性領域とフィールド領域(フィールド酸化膜が形成
された領域)間の境界面(図面の点線)に実質的に整列さ
れるものの活性領域の一部(600)を覆うパターン形状で
ある。すなわち、ピンドフォトダイオードが形成される
活性領域のエッジ一部(600)はN型不純物がイオン注入さ
れないため第1Nドーピング領域(506)が形成されない。
が図９に図示されているように、N-イオン注入マスク(5
05)はそのエッジがピンドフォトダイオードが形成され
る活性領域とフィールド領域(フィールド酸化膜が形成
された領域)間の境界面(図面の点線)に実質的に整列さ
れるものの活性領域の一部(600)を覆うパターン形状で
ある。すなわち、ピンドフォトダイオードが形成される
活性領域のエッジ一部(600)はN型不純物がイオン注入さ
れないため第1Nドーピング領域(506)が形成されない。
【００２８】次いで、図７に図示された通り、上記N-イ
オン注入マスク(505)をそのまま使用して、約100keV以
下の低エネルギーでN-イオン注入を実施することにより
第2Nドーピング領域(shallow N-)(507)を形成する。
オン注入マスク(505)をそのまま使用して、約100keV以
下の低エネルギーでN-イオン注入を実施することにより
第2Nドーピング領域(shallow N-)(507)を形成する。
【００２９】同様に、図９でピンドフォトダイオードが
形成される活性領域のエッジの一部(600)はN型不純物が
イオン注入されないため第2Nドーピング領域(507)が形
成されない。
形成される活性領域のエッジの一部(600)はN型不純物が
イオン注入されないため第2Nドーピング領域(507)が形
成されない。
【００３０】続き、図８に図示したことのように上記N-
イオン注入マスク(505)を除去してPドーピング領域を形
成するためのP0イオン注入マスク(508)を形成してP0イ
オン注入を実施してPドーピング領域(P0)(509)を形成す
る。
イオン注入マスク(505)を除去してPドーピング領域を形
成するためのP0イオン注入マスク(508)を形成してP0イ
オン注入を実施してPドーピング領域(P0)(509)を形成す
る。
【００３１】図９に図示された通り、P0イオン注入マス
ク(508)はピンドフォトダイオードが形成される活性領
域を全部オープンさせるようにパター二ングされる。
ク(508)はピンドフォトダイオードが形成される活性領
域を全部オープンさせるようにパター二ングされる。
【００３２】図１０には本発明の他の実施形態に係るピ
ンドフォトダイオードの構造が図示されている。
ンドフォトダイオードの構造が図示されている。
【００３３】図１０を参照すれば、本発明の他の実施形
態に係るピンドフォトダイオード(PPD)はP+基板上に5〜
10μmで成長されたP-エピ層(P-epi)と、上記P-エピ層(P
-epi)の内部に形成されて垂直的に第1Pドーピング領域
(Middle P-)を介在しながらトランスファーゲートのエ
ッジ下部で相互連結された第1及び第2Nドーピング領域
(Deep N-)(Shallow N-)と、第2Nドーピング領域(Shallo
w N-)の上部と上記P-エピ層(P-epi)の表面間に形成され
て上記フィールド酸化膜(FOX)のエッジ下部で上記第1P
ドーピング領域(Middle P-)と連結された第2Pドーピン
グ領域(Shallow P0)を含む。
態に係るピンドフォトダイオード(PPD)はP+基板上に5〜
10μmで成長されたP-エピ層(P-epi)と、上記P-エピ層(P
-epi)の内部に形成されて垂直的に第1Pドーピング領域
(Middle P-)を介在しながらトランスファーゲートのエ
ッジ下部で相互連結された第1及び第2Nドーピング領域
(Deep N-)(Shallow N-)と、第2Nドーピング領域(Shallo
w N-)の上部と上記P-エピ層(P-epi)の表面間に形成され
て上記フィールド酸化膜(FOX)のエッジ下部で上記第1P
ドーピング領域(Middle P-)と連結された第2Pドーピン
グ領域(Shallow P0)を含む。
【００３４】上記第1Pドーピング領域(Middle P-)と上
記P-エピ層(P-epi)もやはりフィールド酸化膜(FOX)のエ
ッジ下部で相互連結される。
記P-エピ層(P-epi)もやはりフィールド酸化膜(FOX)のエ
ッジ下部で相互連結される。
【００３５】一方、本発明の一実施形態と同様にP-エピ
層(P-epi)は約E14/cm3のドーパント濃度で、第1及び第2
Nドーピング領域(deep N-)(shallow N-)と第1Pドーピン
グ領域(Middle P-)は各々約E17/cm3のドーパント濃度
で、第2Pドーピング領域(shallow P0)は約E18/cm3のド
ーパント濃度になるように実施構成された。
層(P-epi)は約E14/cm3のドーパント濃度で、第1及び第2
Nドーピング領域(deep N-)(shallow N-)と第1Pドーピン
グ領域(Middle P-)は各々約E17/cm3のドーパント濃度
で、第2Pドーピング領域(shallow P0)は約E18/cm3のド
ーパント濃度になるように実施構成された。
【００３６】結局、図１０に示された本発明の一実施例
に係るピンドフォトダイオードはP-エピ層(P-epi)の内
部で4個のPN接合を構成するようになり、これによりピ
ンドフォトダイオードの静電容量は二つだけのPN接合を
持つ図1の従来技術に比べてより大きくなるようにな
る。すなわち、光電荷を貯蔵することができる量が増加
されてイメージセンサの望みの"量子効率"を得ることが
できる。
に係るピンドフォトダイオードはP-エピ層(P-epi)の内
部で4個のPN接合を構成するようになり、これによりピ
ンドフォトダイオードの静電容量は二つだけのPN接合を
持つ図1の従来技術に比べてより大きくなるようにな
る。すなわち、光電荷を貯蔵することができる量が増加
されてイメージセンサの望みの"量子効率"を得ることが
できる。
【００３７】また、P-エピ層(P-epi)と第1Pドーピング
領域(Middle P-)及び第2Pドーピング領域(Shallow P0)
はフィールド領域のエッジ下部で相互連結されていて、
トランスファーゲート(Tx)のエッジ下部で第1Nドーピン
グ領域(Deep N-)と第2Nドーピング領域(Shallow N-)が
相互連結されているので、3.3V以下の電源電圧を使用す
るCMOSイメージセンサにも第1Pドーピング領域(Middle
P-)と第1Nドーピング領域(Deep N-)及び第2Nドーピング
領域(Shallow N-)が互いに等電位になることにより安定
的に完全空乏可能になる。
領域(Middle P-)及び第2Pドーピング領域(Shallow P0)
はフィールド領域のエッジ下部で相互連結されていて、
トランスファーゲート(Tx)のエッジ下部で第1Nドーピン
グ領域(Deep N-)と第2Nドーピング領域(Shallow N-)が
相互連結されているので、3.3V以下の電源電圧を使用す
るCMOSイメージセンサにも第1Pドーピング領域(Middle
P-)と第1Nドーピング領域(Deep N-)及び第2Nドーピング
領域(Shallow N-)が互いに等電位になることにより安定
的に完全空乏可能になる。
【００３８】さらに、第1Pドーピング領域(Middle P-)
と第1Nドーピング領域(Deep N-)及び第2Nドーピング領
域(Shallow N-)が全部完全空乏されるので従来に比べて
より深い空乏層の深さを得ることができ、これにより光
電荷を集積できる面積が増加されてイメージセンサの望
みの"量子効率"を得ることができる。
と第1Nドーピング領域(Deep N-)及び第2Nドーピング領
域(Shallow N-)が全部完全空乏されるので従来に比べて
より深い空乏層の深さを得ることができ、これにより光
電荷を集積できる面積が増加されてイメージセンサの望
みの"量子効率"を得ることができる。
【００３９】図１１ないし図１５は上記図１０の構造を
製造するための工程断面図であり、これを通じて本発明
の他の実施形態に係るピンドフォトダイオード製造方法
を説明する。
製造するための工程断面図であり、これを通じて本発明
の他の実施形態に係るピンドフォトダイオード製造方法
を説明する。
【００４０】まず、図１１を参照すれば、P+基板(801)
上に5〜10μmの厚さのP-エピ層(P-epi)(802)を成長させ
て、P-エピ層(802)に素子分離のためのフィールド酸化
膜(FOX)(803)を形成した後、ポリシリコン膜(804a)とタ
ングステンシリサイド膜(804b)を連続的に塗布してマス
ク及びエッチング工程を通じてトランスファートランジ
スタ及びリセットトランジスタの各ゲートを形成する。
上に5〜10μmの厚さのP-エピ層(P-epi)(802)を成長させ
て、P-エピ層(802)に素子分離のためのフィールド酸化
膜(FOX)(803)を形成した後、ポリシリコン膜(804a)とタ
ングステンシリサイド膜(804b)を連続的に塗布してマス
ク及びエッチング工程を通じてトランスファートランジ
スタ及びリセットトランジスタの各ゲートを形成する。
【００４１】次いで、図１１に図示された通り、N-イオ
ン注入マスク(805)を形成して、約200keVの高エネルギ
ーでN-イオン注入を実施して第1Nドーピング領域(deep
N-)(806)を形成する。
ン注入マスク(805)を形成して、約200keVの高エネルギ
ーでN-イオン注入を実施して第1Nドーピング領域(deep
N-)(806)を形成する。
【００４２】N-イオン注入マスク(805)の平面図が図１
６に図示されているように、N-イオン注入マスク(805)
はそのエッジがピンドフォトダイオードが形成される活
性領域とフィールド領域(フィールド酸化膜が形成され
た領域)間の境界面(図面の点線)に実質的に整列される
ものの、活性領域の一部(910)を覆うパターン形状を持
つ。
６に図示されているように、N-イオン注入マスク(805)
はそのエッジがピンドフォトダイオードが形成される活
性領域とフィールド領域(フィールド酸化膜が形成され
た領域)間の境界面(図面の点線)に実質的に整列される
ものの、活性領域の一部(910)を覆うパターン形状を持
つ。
【００４３】すなわち、ピンドフォトダイオードが形成
される活性領域のエッジ一部(910)はN型不純物がイオン
注入されないため第1Nドーピング領域(806)が形成され
ない。
される活性領域のエッジ一部(910)はN型不純物がイオン
注入されないため第1Nドーピング領域(806)が形成され
ない。
【００４４】次いで、図１３に図示された通り、上記N-
イオン注入マスク(805)を除去して、P-イオン注入マス
ク(807)を形成した後、約150keV程度の中エネルギーでP
-イオン注入を実施して上記第1Nドーピング領域(306)上
に第1Pドーピング領域(Middle P-)(808)を形成する。
イオン注入マスク(805)を除去して、P-イオン注入マス
ク(807)を形成した後、約150keV程度の中エネルギーでP
-イオン注入を実施して上記第1Nドーピング領域(306)上
に第1Pドーピング領域(Middle P-)(808)を形成する。
【００４５】P-イオン注入マスク(307)の平面図が図１
６に示されているように、P-イオン注入マスク(807)は
そのエッジがピンドフォトダイオードが形成される活性
領域とフィールド領域(フィールド酸化膜が形成された
領域)間の境界面(図面の点線)に実質的に整列されるも
のの、トランスファーゲートを完全に覆うパターン形状
を持つ。
６に示されているように、P-イオン注入マスク(807)は
そのエッジがピンドフォトダイオードが形成される活性
領域とフィールド領域(フィールド酸化膜が形成された
領域)間の境界面(図面の点線)に実質的に整列されるも
のの、トランスファーゲートを完全に覆うパターン形状
を持つ。
【００４６】すなわち、ピンドフォトダイオードが形成
される活性領域でトランスファーゲートエッジの下部で
一部活性領域(920)にはP-不純物がイオン注入されない
ため第1Pドーピング領域(806)が形成されない。
される活性領域でトランスファーゲートエッジの下部で
一部活性領域(920)にはP-不純物がイオン注入されない
ため第1Pドーピング領域(806)が形成されない。
【００４７】次いで、図１４に図示された通り、P-イオ
ン注入マスク(807)を除去してからまたN-イオン注入マ
スク(809)を形成して、約100keV程度の低エネルギーでN
-イオン注入を実施することにより第2Nドーピング領域
(shallow N-)(810)を形成する。
ン注入マスク(807)を除去してからまたN-イオン注入マ
スク(809)を形成して、約100keV程度の低エネルギーでN
-イオン注入を実施することにより第2Nドーピング領域
(shallow N-)(810)を形成する。
【００４８】N-イオン注入マスク(809)は図１６に示さ
れたN-イオン注入マスク(805)と同じ形状であるので、
同様に、図１６でピンドフォトダイオードが形成される
活性領域のエッジ一部(910)はN型不純物がイオン注入さ
れないため第2Nドーピング領域(810)が形成されない。
れたN-イオン注入マスク(805)と同じ形状であるので、
同様に、図１６でピンドフォトダイオードが形成される
活性領域のエッジ一部(910)はN型不純物がイオン注入さ
れないため第2Nドーピング領域(810)が形成されない。
【００４９】終わりに、図１５に示されているように、
上記N-イオン注入マスク(809)を除去してP0イオン注入
マスク(811)を形成し約50KeV以下の低エネルギーでP0イ
オン注入を実施して第2Pドーピング領域(shallow P0)(8
12)を形成する。
上記N-イオン注入マスク(809)を除去してP0イオン注入
マスク(811)を形成し約50KeV以下の低エネルギーでP0イ
オン注入を実施して第2Pドーピング領域(shallow P0)(8
12)を形成する。
【００５０】図１８に図示された通り、P0イオン注入マ
スク(811)はピンドフォトダイオードが形成される活性
領域を全部オープンさせるようにパター二ングされる。
スク(811)はピンドフォトダイオードが形成される活性
領域を全部オープンさせるようにパター二ングされる。
【００５１】本発明の技術思想は上記望ましい実施形態
によって具体的に記述されたが、上記一実施形態はその
説明のためのものでありその制限のためのものでないこ
とを注意するべきである。
によって具体的に記述されたが、上記一実施形態はその
説明のためのものでありその制限のためのものでないこ
とを注意するべきである。
【００５２】また、本発明の技術分野の通常の専門家な
らば本発明の技術思想の範囲内で多様な実施形態が可能
さを理解することができることである。
らば本発明の技術思想の範囲内で多様な実施形態が可能
さを理解することができることである。
【００５３】
【発明の効果】本発明はイメージセンサの光感知領域に
入射された光子により発生する光電荷を集めることがで
きる空乏層の深さ(Depletion Depth)を増加させ光感度
を向上させて、PN接合の数を増やしてピンドフォトダイ
オードの静電容量を増加させることによってイメージセ
ンサ製品の画質を改善できる。
入射された光子により発生する光電荷を集めることがで
きる空乏層の深さ(Depletion Depth)を増加させ光感度
を向上させて、PN接合の数を増やしてピンドフォトダイ
オードの静電容量を増加させることによってイメージセ
ンサ製品の画質を改善できる。
【図1】 従来技術に係るピンドフォトダイオード構造
を示す断面図。
を示す断面図。
【図2】 本発明の一実施例に係るピンドフォトダイオ
ードの構造を示す断面図。
ードの構造を示す断面図。
【図3】図2の作用を説明するための図面。
【図4】 図1の作用を説明するための図面。
【図5】 本発明の一実施形態に係るピンドフォトダイ
オード製造工程を示す断面図。
オード製造工程を示す断面図。
【図６】 同上
【図７】 同上
【図８】 同上
【図９】 各々N-イオン注入マスクとP0イオン注入マス
クの平面図。
クの平面図。
【図１０】 同上
【図１１】 本発明の他の実施例に係るピンドフォトダ
イオードの構造を示す断面図。
イオードの構造を示す断面図。
【図１２】 本発明の他の実施例に係るピンドフォトダ
イオード製造工程を示す断面図。
イオード製造工程を示す断面図。
【図１３】 同上
【図１４】 同上
【図１５】 同上
【図１６】 イオン注入マスクの形状を示す平面図。
【図１７】 同上
【図１８】 同上
PPD:ピンドフォトダイオード FOX:フィールド酸化膜 P-epi:P-エピ層 Tx:トランスファーゲート deep N-:第1Nドーピング領域 shallow N-:第2Nドーピング領域 P0:Pドーピング領域
───────────────────────────────────────────────────── フロントページの続き (72)発明者 車 明 煥 大韓民国京畿道利川市夫鉢邑牙美里山136 −１ 現代電子産業株式会社内
Claims (18)
- 【請求項1】 イメージセンサのピンドフォトダイオー
ドにおいて、 第1導電型の半導体層と、 上記半導体層の内部に形成されていて、第2導電型不純
物が互異のエネルギーを持って少なくとも二回イオン注
入されて積層形成された少なくとも二層の第1ドーピン
グ領域と、 上記少なくとも二層の第1ドーピング領域中の最上部の
第1ドーピング領域の上部と上記半導体層の表面間に形
成されていて、その面積が上記第1ドーピング領域の面
積より広く形成され且つその一部領域が上記半導体層上
に形成された第1導電型の第2ドーピング領域と、を含ん
でなるピンドフォトダイオード。 - 【請求項2】 上記半導体層の下部に上記半導体層より
高い第1導電型のドーパント濃度を持つ半導体基板をさ
らに含んでいて、上記半導体層は上記半導体基板上にそ
の厚さが5〜10μmで成長されたエピタキシャル層である
請求項1記載のピンドフォトダイオード。 - 【請求項3】 上記半導体層は約E14/cm3の第1導電型ド
ーパント濃度であり、上記第1ドーピング領域は約E17/c
m3の第2導電型ドーパント濃度であり、上記第2ドーピン
グ領域は約E18/cm3の第1導電型ドーパント濃度である請
求項2記載のピンドフォトダイオード。 - 【請求項4】 上記第1導電型及び第2導電型は互いに相
補的なP型またはN型である請求項1から3項のいずれかに
記載のピンドフォトダイオード。 - 【請求項5】 イメージセンサのピンドフォトダイオー
ド製造方法において、 第1導電型の半導体層を準備する段階と、 フィールド領域と活性領域を分離するために素子分離膜
を形成する段階と、 そのエッジが上記活性領域と上記フィールド領域間の境
界に整列されて、そのエッジの一部が上記活性領域を覆
う第1イオン注入マスクパターンを形成する段階と、 上記第1イオン注入マスクパターンによりオープンされ
た上記活性領域に第2導電型不純物を互異のエネルギー
で少なくとも二回イオン注入して少なくとも二層で積層
された第1ドーピング領域を形成する段階と、 上記第1イオン注入マスクパターンを除去する段階と、 そのエッジが上記活性領域と上記フィールド領域間の境
界に整列されて上記第1イオン注入マスクパターンより
広く上記活性領域をオープンさせた第2イオン注入マス
クパターンを形成する段階と、 上記第2イオン注入マスクパターンによりオープンされ
た上記活性領域に第1導電型不純物をイオン注入し、上
記少なくとも二層の第1ドーピング領域中の最上部の第1
ドーピング領域の上部と上記半導体層の表面間に第2ド
ーピング領域を形成する段階と、を含んでなるピンドフ
ォトダイオード製造方法。 - 【請求項6】 上記半導体層は第1導電型の半導体基板上
に成長されたエピタキシャル層である請求項5記載のピ
ンドフォトダイオード製造方法。 - 【請求項7】 上記半導体層は約E14/cm3の第1導電型ド
ーパント濃度になるように形成し、上記第1ドーピング
領域は約E17/cm3の第2導電型ドーパント濃度になるよう
にイオン注入し、上記第2ドーピング領域は約E18/cm3の
第1導電型ドーパント濃度になるようにイオン注入する
請求項6記載のピンドフォトダイオード製造方法。 - 【請求項8】 上記第1導電型及び第2導電型は互いに相
補的なP型またはN型である請求項5から7項のいずれかに
記載のピンドフォトダイオード製造方法。 - 【請求項9】 イメージセンサのピンドフォトダイオー
ドにおいて、 第1導電型の半導体層と、 上記半導体層の内部に形成されていて、垂直的に少なく
とも一つの第1導電型の第1ドーピング領域を介在しなが
らその一側エッジが互いに連結され、その他側エッジが
上記第1ドーピング領域により分離された少なくとも二
層の第2導電型の第2ドーピング領域と、 上記少なくとも二層の第2ドーピング領域中の最上部の
第2ドーピング領域の上部と上記半導体層の表面間に形
成され、その面積が上記第2ドーピング領域の面積より
広く形成され且つその一部領域が上記第1ドーピング領
域上に形成された第1導電型の第3ドーピング領域と、を
含んでなるイメージセンサのピンドフォトダイオード。 - 【請求項10】 上記半導体層と上記少なくとも一つの第
1ドーピング領域及び上記第3ドーピング領域は5V以下の
低電圧で互いに等電位である請求項9記載のイメージセ
ンサのピンドフォトダイオード。 - 【請求項11】 上記半導体層の下部に上記半導体層より
高い第1導電型のドーパント濃度を持つ半導体基板をさ
らに含み、上記半導体層は上記半導体基板上にその厚さ
が5〜10μmで成長されたエピタキシャル層である請求項
9または10記載のピンドフォトダイオード。 - 【請求項12】 上記半導体層は約E14/cm3のドーパント
濃度であり、 上記第1及び第2ドーピング領域は約E17/cm3のドーパン
ト濃度であり、 上記第3ドーピング領域は約E18/cm3のドーパント濃度で
ある請求項11記載のピンドフォトダイオード。 - 【請求項13】 上記第1導電型及び第2導電型は互いに相
補的なP型またはN型である請求項9または10記載のピン
ドフォトダイオード。 - 【請求項14】 イメージセンサのピンドフォトダイオー
ドにおいて、 半導体層と、 上記半導体層の内部に垂直的に積層形成されて、少なく
とも4個のPN接合を構成する多数のドーピング領域を含
み、 電源供給により上記多数のドーピング領域で完全空乏に
なるピンドフォトダイオード。 - 【請求項15】 イメージセンサのピンドフォトダイオー
ド製造方法において、 第1導電型の半導体層を準備する段階と、 フィールド領域と活性領域を分離するために素子分離膜
を形成する段階と、 上記半導体層上にトランスファーゲートをパタニーング
する段階と、 上記ピンドフォトダイオードが形成される上記活性領域
に第1イオン注入マスクを使用して第2導電型の第1ドー
ピング領域を形成するものであって、上記フィールド領
域と上記活性領域の境界で上記活性領域の一部を覆う上
記第1イオン注入マスクを使用して上記第1ドーピング領
域を形成する段階と、 上記ピンドフォトダイオードが形成される上記活性領域
で上記第1ドーピング領域上に第2イオン注入マスクを使
用して第1導電型の第2ドーピング領域を形成するもので
あって、上記トランスファーゲートを覆う上記第2イオ
ン注入マスクを使用して上記第2ドーピング領域を形成
する段階と、 上記ピンドフォトダイオードが形成される上記活性領域
で上記第2ドーピング領域上に第3イオン注入マスクを使
用して第2導電型の第3ドーピング領域を形成するもので
あって、上記フィールド領域と上記活性領域の境界で上
記活性領域の一部を覆う上記第3イオン注入マスクを使
用して上記第3ドーピング領域を形成する段階と、 上記ピンドフォトダイオードが形成される上記活性領域
で上記第3ドーピング領域の上部と上記半導体層の表面
間に第4イオン注入マスクを使用して第1導電型の第4ド
ーピング領域を形成する段階と、を含んでなるイメージ
センサのピンドフォトダイオード製造方法。 - 【請求項16】 上記半導体層と上記第2ドーピング領域
及び上記第4ドーピング領域は上記活性領域とフィール
ド領域の境界部位で相互連結される請求項15記載のイメ
ージセンサのピンドフォトダイオード製造方法。 - 【請求項17】 上記第1及び第3ドーピング領域は上記ト
ランスファーゲートのエッジ下部で相互連結される請求
項15記載のイメージセンサのピンドフォトダイオード製
造方法。 - 【請求項18】 上記第1導電型及び第2導電型は互いに相
補なP型またはN型である請求項15から17項のいずれかに
記載のイメージセンサのピンドフォトダイオード製造方
法。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980024575A KR100303323B1 (ko) | 1998-06-27 | 1998-06-27 | 이미지센서의핀드포토다이오드및그제조방법 |
| KR1998-24575 | 1998-06-27 | ||
| KR1019980024643A KR100275123B1 (ko) | 1998-06-29 | 1998-06-29 | 이미지센서의 핀드 포토다이오드 및 그 제조방법 |
| KR1998-24643 | 1998-06-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000031525A true JP2000031525A (ja) | 2000-01-28 |
| JP4139931B2 JP4139931B2 (ja) | 2008-08-27 |
Family
ID=26633823
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18238499A Expired - Fee Related JP4139931B2 (ja) | 1998-06-27 | 1999-06-28 | イメ―ジセンサのピンドフォトダイオ―ド及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6489643B1 (ja) |
| JP (1) | JP4139931B2 (ja) |
| TW (1) | TW437079B (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020020086A (ko) * | 2000-09-07 | 2002-03-14 | 박용 | 씨모스 이미지 센서 |
| KR20020042508A (ko) * | 2000-11-30 | 2002-06-05 | 가네꼬 히사시 | 고체 촬상 장치 |
| EP1648031A1 (en) * | 2004-10-12 | 2006-04-19 | OmniVision Technologies, Inc. | Image sensor pixel having a non-convex photodiode |
| US7224011B2 (en) | 2002-12-31 | 2007-05-29 | Dongbu Electronics, Co. Ltd. | Image sensors and methods of manufacturing the same |
| JP2008300826A (ja) * | 2007-05-29 | 2008-12-11 | Samsung Electronics Co Ltd | 多重ウェルｃｍｏｓイメージセンサ及びその製造方法 |
| JP2009033167A (ja) * | 2007-07-24 | 2009-02-12 | Magnachip Semiconductor Ltd | イメージセンサ及びその製造方法 |
| JP2009088545A (ja) * | 2008-11-28 | 2009-04-23 | Nec Electronics Corp | 固体撮像装置 |
| JP2009522821A (ja) * | 2006-01-05 | 2009-06-11 | アウロラ、アルット | 可視光を検出するために最適化された半導体放射線検出器 |
| KR100927417B1 (ko) | 2007-09-27 | 2009-11-19 | 삼성전기주식회사 | 노이즈를 저감시키기 위한 핑거 타입 포토다이오드 및 그제조방법 |
| US7829368B2 (en) | 2003-03-28 | 2010-11-09 | Aptina Imaging Corporation | Methods of forming double pinned photodiodes |
| US8697500B2 (en) | 2010-10-26 | 2014-04-15 | Canon Kabushiki Kaisha | Method for manufacturing solid-state image sensor |
| JP2017520105A (ja) * | 2014-04-28 | 2017-07-20 | ソニー株式会社 | Ｎｉｒ撮像素子のための深いウェルのフォトダイオード |
Families Citing this family (49)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100381026B1 (ko) * | 2001-05-22 | 2003-04-23 | 주식회사 하이닉스반도체 | 펀치전압과 포토다이오드의 집전양을 증가시킬 수 있는씨모스 이미지 센서 및 그 제조 방법 |
| US7442629B2 (en) | 2004-09-24 | 2008-10-28 | President & Fellows Of Harvard College | Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate |
| US7057256B2 (en) | 2001-05-25 | 2006-06-06 | President & Fellows Of Harvard College | Silicon-based visible and near-infrared optoelectric devices |
| US7087944B2 (en) * | 2003-01-16 | 2006-08-08 | Micron Technology, Inc. | Image sensor having a charge storage region provided within an implant region |
| US7078745B2 (en) * | 2003-03-05 | 2006-07-18 | Micron Technology, Inc. | CMOS imager with enhanced transfer of charge and low voltage operation |
| JP3977285B2 (ja) | 2003-05-15 | 2007-09-19 | キヤノン株式会社 | 固体撮像素子の製造方法 |
| US7122408B2 (en) | 2003-06-16 | 2006-10-17 | Micron Technology, Inc. | Photodiode with ultra-shallow junction for high quantum efficiency CMOS image sensor and method of formation |
| US7009227B2 (en) * | 2003-06-16 | 2006-03-07 | Micron Technology, Inc. | Photodiode structure and image pixel structure |
| US7187018B2 (en) | 2003-06-25 | 2007-03-06 | Micron Technology, Inc. | Reduced barrier photodiode/transfer gate device structure of high efficiency charge transfer and reduced lag and method of formation |
| JP4219755B2 (ja) * | 2003-07-16 | 2009-02-04 | ローム株式会社 | イメージセンサの製造方法およびイメージセンサ |
| US6900484B2 (en) * | 2003-07-30 | 2005-05-31 | Micron Technology, Inc. | Angled pinned photodiode for high quantum efficiency |
| US8039882B2 (en) * | 2003-08-22 | 2011-10-18 | Micron Technology, Inc. | High gain, low noise photodiode for image sensors and method of formation |
| US7253392B2 (en) * | 2003-09-08 | 2007-08-07 | Micron Technology, Inc. | Image sensor with photo diode gate |
| KR100535926B1 (ko) * | 2003-09-22 | 2005-12-09 | 동부아남반도체 주식회사 | 씨모스 이미지 센서 제조 방법 |
| US7420233B2 (en) * | 2003-10-22 | 2008-09-02 | Micron Technology, Inc. | Photodiode for improved transfer gate leakage |
| US20050128327A1 (en) * | 2003-12-10 | 2005-06-16 | Bencuya Selim S. | Device and method for image sensing |
| US20050274994A1 (en) * | 2004-06-14 | 2005-12-15 | Rhodes Howard E | High dielectric constant spacer for imagers |
| US20060049464A1 (en) | 2004-09-03 | 2006-03-09 | Rao G R Mohan | Semiconductor devices with graded dopant regions |
| KR100678269B1 (ko) * | 2004-10-18 | 2007-02-02 | 삼성전자주식회사 | 씨모스 방식의 이미지 센서와 그 제작 방법 |
| KR100660275B1 (ko) * | 2004-12-29 | 2006-12-20 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서 화소의 전달 트랜지스터 및 그 제조방법 |
| KR100672675B1 (ko) * | 2004-12-30 | 2007-01-24 | 동부일렉트로닉스 주식회사 | 시모스 이미지 센서의 청색 광감지 소자의 제조방법 |
| KR100649012B1 (ko) * | 2004-12-30 | 2006-11-27 | 동부일렉트로닉스 주식회사 | 색재현성 향상을 위한 씨모스 이미지 센서 및 그 제조방법 |
| JP2006294871A (ja) * | 2005-04-11 | 2006-10-26 | Matsushita Electric Ind Co Ltd | 固体撮像装置 |
| KR100760142B1 (ko) * | 2005-07-27 | 2007-09-18 | 매그나칩 반도체 유한회사 | 고해상도 ｃｍｏｓ 이미지 센서를 위한 스택형 픽셀 |
| US7633134B2 (en) * | 2005-12-29 | 2009-12-15 | Jaroslav Hynecek | Stratified photodiode for high resolution CMOS image sensor implemented with STI technology |
| JP4467542B2 (ja) * | 2006-06-15 | 2010-05-26 | 日本テキサス・インスツルメンツ株式会社 | 固体撮像装置 |
| KR20080016259A (ko) * | 2006-08-18 | 2008-02-21 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서 및 그 제조방법 |
| US20080079108A1 (en) * | 2006-09-29 | 2008-04-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for Improving Sensitivity of Backside Illuminated Image Sensors |
| FR2910713B1 (fr) * | 2006-12-26 | 2009-06-12 | St Microelectronics Sa | Photodiode verrouillee a grande capacite de stockage, par exemple pour un capteur d'image, procede de realisation associe, et capteur d'image comprenant une telle diode. |
| US8357984B2 (en) * | 2008-02-08 | 2013-01-22 | Omnivision Technologies, Inc. | Image sensor with low electrical cross-talk |
| US9041841B2 (en) | 2008-10-10 | 2015-05-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Image sensor having enhanced backside illumination quantum efficiency |
| US20100109060A1 (en) * | 2008-11-06 | 2010-05-06 | Omnivision Technologies Inc. | Image sensor with backside photodiode implant |
| JP5251736B2 (ja) * | 2009-06-05 | 2013-07-31 | ソニー株式会社 | 固体撮像装置、固体撮像装置の駆動方法および電子機器 |
| US9673243B2 (en) | 2009-09-17 | 2017-06-06 | Sionyx, Llc | Photosensitive imaging devices and associated methods |
| US9911781B2 (en) | 2009-09-17 | 2018-03-06 | Sionyx, Llc | Photosensitive imaging devices and associated methods |
| JP5621266B2 (ja) * | 2010-01-27 | 2014-11-12 | ソニー株式会社 | 固体撮像装置とその製造方法、並びに電子機器 |
| US8692198B2 (en) | 2010-04-21 | 2014-04-08 | Sionyx, Inc. | Photosensitive imaging devices and associated methods |
| EP2583312A2 (en) | 2010-06-18 | 2013-04-24 | Sionyx, Inc. | High speed photosensitive devices and associated methods |
| JP2014514733A (ja) | 2011-03-10 | 2014-06-19 | サイオニクス、インク． | ３次元センサ、システム、および関連する方法 |
| US9496308B2 (en) | 2011-06-09 | 2016-11-15 | Sionyx, Llc | Process module for increasing the response of backside illuminated photosensitive imagers and associated methods |
| US20130016203A1 (en) | 2011-07-13 | 2013-01-17 | Saylor Stephen D | Biometric imaging devices and associated methods |
| US9064764B2 (en) | 2012-03-22 | 2015-06-23 | Sionyx, Inc. | Pixel isolation elements, devices, and associated methods |
| JP6466346B2 (ja) | 2013-02-15 | 2019-02-06 | サイオニクス、エルエルシー | アンチブルーミング特性を有するハイダイナミックレンジｃｍｏｓ画像センサおよび関連づけられた方法 |
| US9939251B2 (en) | 2013-03-15 | 2018-04-10 | Sionyx, Llc | Three dimensional imaging utilizing stacked imager devices and associated methods |
| WO2014209421A1 (en) | 2013-06-29 | 2014-12-31 | Sionyx, Inc. | Shallow trench textured regions and associated methods |
| CN105261623A (zh) * | 2014-07-16 | 2016-01-20 | 中芯国际集成电路制造(上海)有限公司 | 芯片、其制备方法、及包括其的图像传感器 |
| CN106952931B (zh) * | 2016-01-07 | 2019-11-01 | 中芯国际集成电路制造(上海)有限公司 | 一种cmos图像传感器的制造方法 |
| CN108281440B (zh) * | 2018-01-24 | 2021-04-23 | 德淮半导体有限公司 | 图像传感器及其制造方法 |
| CN109979955B (zh) * | 2019-04-03 | 2021-06-18 | 上海华力微电子有限公司 | 一种半导体结构及其制造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4984047A (en) | 1988-03-21 | 1991-01-08 | Eastman Kodak Company | Solid-state image sensor |
| US5051797A (en) | 1989-09-05 | 1991-09-24 | Eastman Kodak Company | Charge-coupled device (CCD) imager and method of operation |
| US5625210A (en) | 1995-04-13 | 1997-04-29 | Eastman Kodak Company | Active pixel sensor integrated with a pinned photodiode |
| JPH09232555A (ja) * | 1996-02-21 | 1997-09-05 | Sony Corp | イメージセンサ |
| US6100556A (en) * | 1997-11-14 | 2000-08-08 | Motorola Inc. | Method of forming a semiconductor image sensor and structure |
| US6127697A (en) * | 1997-11-14 | 2000-10-03 | Eastman Kodak Company | CMOS image sensor |
| KR100278285B1 (ko) * | 1998-02-28 | 2001-01-15 | 김영환 | 씨모스 이미지센서 및 그 제조방법 |
| AU3511400A (en) * | 1999-03-01 | 2000-09-21 | Photobit Corporation | Active pixel sensor with fully-depleted buried photoreceptor |
-
1999
- 1999-06-28 US US09/340,750 patent/US6489643B1/en not_active Expired - Lifetime
- 1999-06-28 JP JP18238499A patent/JP4139931B2/ja not_active Expired - Fee Related
- 1999-06-30 TW TW088111087A patent/TW437079B/zh not_active IP Right Cessation
-
2002
- 2002-10-16 US US10/272,842 patent/US6706550B2/en not_active Expired - Lifetime
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020020086A (ko) * | 2000-09-07 | 2002-03-14 | 박용 | 씨모스 이미지 센서 |
| KR20020042508A (ko) * | 2000-11-30 | 2002-06-05 | 가네꼬 히사시 | 고체 촬상 장치 |
| US7511322B2 (en) | 2002-12-31 | 2009-03-31 | Dongbu Electronics Co., Ltd. | Image sensors and methods of manufacturing the same |
| US7224011B2 (en) | 2002-12-31 | 2007-05-29 | Dongbu Electronics, Co. Ltd. | Image sensors and methods of manufacturing the same |
| US7829368B2 (en) | 2003-03-28 | 2010-11-09 | Aptina Imaging Corporation | Methods of forming double pinned photodiodes |
| EP1648031A1 (en) * | 2004-10-12 | 2006-04-19 | OmniVision Technologies, Inc. | Image sensor pixel having a non-convex photodiode |
| US8288837B2 (en) | 2006-01-05 | 2012-10-16 | Artto Aurola | Semiconductor radiation detector optimized for detecting visible light |
| JP2009522821A (ja) * | 2006-01-05 | 2009-06-11 | アウロラ、アルット | 可視光を検出するために最適化された半導体放射線検出器 |
| JP2008300826A (ja) * | 2007-05-29 | 2008-12-11 | Samsung Electronics Co Ltd | 多重ウェルｃｍｏｓイメージセンサ及びその製造方法 |
| JP2009033167A (ja) * | 2007-07-24 | 2009-02-12 | Magnachip Semiconductor Ltd | イメージセンサ及びその製造方法 |
| KR101019279B1 (ko) | 2007-07-24 | 2011-03-07 | 크로스텍 캐피탈, 엘엘씨 | 이미지 센서 및 그 제조방법 |
| JP2013042178A (ja) * | 2007-07-24 | 2013-02-28 | Intellectual Venturesii Llc | イメージセンサ及びその製造方法 |
| US8828775B2 (en) | 2007-07-24 | 2014-09-09 | Intellectual Ventures Ii Llc | Image sensor and method for fabricating same |
| KR100927417B1 (ko) | 2007-09-27 | 2009-11-19 | 삼성전기주식회사 | 노이즈를 저감시키기 위한 핑거 타입 포토다이오드 및 그제조방법 |
| JP2009088545A (ja) * | 2008-11-28 | 2009-04-23 | Nec Electronics Corp | 固体撮像装置 |
| US8697500B2 (en) | 2010-10-26 | 2014-04-15 | Canon Kabushiki Kaisha | Method for manufacturing solid-state image sensor |
| JP2017520105A (ja) * | 2014-04-28 | 2017-07-20 | ソニー株式会社 | Ｎｉｒ撮像素子のための深いウェルのフォトダイオード |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030030083A1 (en) | 2003-02-13 |
| JP4139931B2 (ja) | 2008-08-27 |
| US6706550B2 (en) | 2004-03-16 |
| TW437079B (en) | 2001-05-28 |
| US6489643B1 (en) | 2002-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000031525A (ja) | イメ―ジセンサのピンドフォトダイオ―ド及びその製造方法 | |
| US7829368B2 (en) | Methods of forming double pinned photodiodes | |
| US9048162B2 (en) | CMOS image sensors and methods for forming the same | |
| US7205627B2 (en) | Image sensor cells | |
| US7939867B2 (en) | Complementary metal-oxide-semiconductor (CMOS) image sensor and fabricating method thereof | |
| US7651883B2 (en) | High energy implant photodiode stack | |
| US7608874B2 (en) | Fully isolated photodiode stack | |
| US9368540B2 (en) | CIS image sensors with epitaxy layers and methods for forming the same | |
| US7759756B2 (en) | Dual-pixel full color CMOS imager | |
| US20090166687A1 (en) | Image Sensor and Method for Manufacturing the Same | |
| KR100303323B1 (ko) | 이미지센서의핀드포토다이오드및그제조방법 | |
| KR100275123B1 (ko) | 이미지센서의 핀드 포토다이오드 및 그 제조방법 | |
| KR20040003981A (ko) | 크로스토크를 방지할 수 있는 이미지센서 및 그 제조 방법 | |
| KR100326267B1 (ko) | 큰정전용량의포토다이오드를갖는이미지센서및그제조방법 | |
| KR100619408B1 (ko) | 크로스 토크를 방지할 수 있는 이미지센서 및 그 제조 방법 | |
| US7884001B2 (en) | Image sensor and method for manufacturing the same | |
| KR100298200B1 (ko) | 핀드 포토다이오드를 갖는 이미지센서 제조방법 | |
| US20090114962A1 (en) | Image Sensor and Method for Manufacturing Thereof | |
| KR20080062061A (ko) | 이미지 센서 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050824 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060704 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20061002 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20061102 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061213 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20061213 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070307 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070529 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070601 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070831 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071024 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080221 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080325 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080403 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080507 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080527 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 3 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 3 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 3 |
|
| S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130620 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |