JP4281375B2 - Ｃｍｏｓ固体撮像装置およびその駆動方法 - Google Patents

Ｃｍｏｓ固体撮像装置およびその駆動方法 Download PDF

Info

Publication number
JP4281375B2
JP4281375B2 JP2003040729A JP2003040729A JP4281375B2 JP 4281375 B2 JP4281375 B2 JP 4281375B2 JP 2003040729 A JP2003040729 A JP 2003040729A JP 2003040729 A JP2003040729 A JP 2003040729A JP 4281375 B2 JP4281375 B2 JP 4281375B2
Authority
JP
Japan
Prior art keywords
transfer gate
imaging device
state imaging
cmos solid
charge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003040729A
Other languages
English (en)
Other versions
JP2004265939A (ja
Inventor
康 丸山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2003040729A priority Critical patent/JP4281375B2/ja
Application filed by Sony Corp filed Critical Sony Corp
Priority to CN2004800044038A priority patent/CN1751501B/zh
Priority to DE602004024503T priority patent/DE602004024503D1/de
Priority to EP04712222A priority patent/EP1596586B1/en
Priority to KR1020057014636A priority patent/KR100995711B1/ko
Priority to CN2010102251595A priority patent/CN101894850B/zh
Priority to US10/545,733 priority patent/US7742089B2/en
Priority to PCT/JP2004/001820 priority patent/WO2004075540A1/ja
Priority to TW093104109A priority patent/TWI247421B/zh
Publication of JP2004265939A publication Critical patent/JP2004265939A/ja
Application granted granted Critical
Publication of JP4281375B2 publication Critical patent/JP4281375B2/ja
Priority to US12/715,878 priority patent/US8068156B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、画素部で光電変換して得た電荷を転送ゲートから電荷電位変換手段へ転送して画像信号を得るＣＭＯＳ固体撮像装置およびその駆動方法に関する。
【０００２】
【従来の技術】
ＣＭＯＳ固体撮像装置はＣＣＤ（電荷転送装置）に比べて小型化、低消費電力化を図ることができ、デジタルスチルカメラや携帯電話機の撮像素子として適用されている。
【０００３】
このＣＭＯＳ固体撮像装置において更なる小型化および低消費電力化を達成するためには、１画素当たりの面積をスケーリング則に従って縮小し、画素を構成する素子の寸法を縮小し、電源電圧を下げる必要がある。これにより、画素の領域は縮小し、感度も比例縮小することになる。
【０００４】
一方、ＣＣＤにおける高速化、高画質化を目的とした従来技術として特許文献１が挙げられる。この技術では、ＣＣＤの小型高解像度化を図った場合の高速読み出しを行う上で、水平ＣＣＤレジスタ間で信号電荷が混合（信号劣化）することを防止できるようになっている。
【０００５】
【特許文献１】
特許第２６１８９３９号
【０００６】
【発明が解決しようとする課題】
このようにＣＣＤにおける信号劣化を防止する技術は開示されているものの、ＣＭＯＳ固体撮像装置において画素領域が縮小された場合のＳ／Ｎ低下については十分な対策が施されていない。つまり、ＣＭＯＳ固体撮像装置では画素部と周辺回路とを同様なプロセスで製造できるメリットがあるものの、スケーリング則に従って画素領域が縮小すると電源電圧も低下することになる。これによって画素部から電荷を読み出すための転送ゲートへの印加電圧も低下してしまい、飽和電荷量の減少によるＳ／Ｎ低下を招くことになる。
【０００７】
【課題を解決するための手段】
本発明はこのような課題を解決するために成されたものである。すなわち、本発明は、受光量に応じた光電変換を行う画素部と、画素部で光電変換して得た電荷を読み出すための転送ゲートと、画素部の周辺に設けられる周辺トランジスタとを備えるＣＭＯＳ固体撮像装置およびその駆動方法において、転送ゲートのゲート絶縁膜の膜厚が周辺トランジスタのゲート絶縁膜の膜厚より厚く設けられ、転送ゲートの電荷下流側にＬＤＤ（Lightly doped drain）が形成されており、転送ゲートの電荷下流側に設けられるＬＤＤ（Lightly doped drain）の不純物濃度をＮＬＤＤ（Ｔｘ）、周辺トランジスタに設けられるＬＤＤ（Lightly doped drain）の不純物濃度をＮＬＤＤ（Ｌｏｇｉｃ）とした場合、ＮＬＤＤ（Ｔｘ）＜ＮＬＤＤ（Ｌｏｇｉｃ）になるよう構成されているものである。
【０００８】
このような本発明では、転送ゲートに印加する電圧を、周辺トランジスタへの印加電圧より高くすることによって、スケーリング則に従った周辺トランジスタの省スペース化、低消費電力化および高速化を図った場合でも、画素部から転送ゲートを介して読み出すことができる電荷の飽和量が周辺トランジスタの駆動電圧によって抑制されることがなく、画素部として明暗の階調表現能力（ダイナミックレンジ）向上を図ることができる。
【０００９】
【発明の実施の形態】
以下、本発明の実施の形態を図に基づき説明する。図１は、本実施形態に係るＣＭＯＳ固体撮像装置を説明する全体平面図、図２は、本実施形態に係るＣＭＯＳ固体撮像装置の画素部拡大平面図、図３は、他の画素部拡大平面図である。
【００１０】
すなわち、図１に示すように、本実施形態のＣＭＯＳ固体撮像装置１は１チップ内に画素領域１０および周辺回路領域２０を備えた構成となっている。画素領域１０には縦横に複数の画素部が配置され、各画素部に対応して転送ゲートを備える読み出しトランジスタや増幅トランジスタ等が構成されている。
【００１１】
また、周辺回路領域２０には、画素領域１０の各画素部および各トランジスタへ供給する電源を制御する回路や各画素部で取り込んだ信号を処理する回路等が構成されている。
【００１２】
図２に示す例は、各フォトダイオード部１１に対応して読み出しトランジスタ１２、リセットトランジスタ１３、増幅トランジスタ１４およびセレクトトランジスタ１５が配置される４トランジスタ型のＣＭＯＳ固体撮像装置、図３に示す例は、各フォトダイオード部１１に対応して読み出しトランジスタ１２、リセットトランジスタ１３および増幅トランジスタ１４が配置される３トランジスタ型のＣＭＯＳ固体撮像装置である。
【００１３】
いずれの例であっても本実施形態のＣＭＯＳ固体撮像装置では、読み出しトランジスタ１２の転送ゲート１２ａへ印加する電圧（ＶTx）が、それ以外の周辺トランジスタへ印加する電圧（ＶG）より高くなっている点に特徴がある。
【００１４】
ここで、周辺トランジスタには、図１に示す周辺回路領域２０で動作するトランジスタや、図２、図３で示す各フォトダイオード部１１に対応して設けられる増幅トランジスタ１４、セレクトトランジスタ１５を含むものとする。
【００１５】
このように、転送ゲート１２ａに印加する電圧を、周辺トランジスタへの印加電圧より高くすることによって、スケーリング則に従った周辺トランジスタの省スペース化、低消費電力化および高速化を図り周辺トランジスタの駆動電圧低下を図った場合でも、フォトダイオード部１１に対応した転送ゲート１２ａの印加電圧が高いため、フォトダイオード部１１から転送ゲート１２ａを介して読み出すことができる電荷の飽和量を低下させずに済むようになる。
【００１６】
図４は第１の具体例を説明する模式断面図である。画素領域には１つのPhoto diode（フォトダイオード）から成るフォトダイオード部１１と、これに対応した転送ゲート１２ａおよびFloating Diffusion（電荷電圧変換部）１６が設けられ、周辺回路領域にはLogic Tr.（ロジックトランジスタ）２１が配置されている。
【００１７】
この例では、転送ゲート１２ａへ印加する電圧ＶTxとロジックトランジスタ２１に印加する電圧ＶGとの関係として、ＶTx＞ＶGとなるようにしている。このように、転送ゲート１２ａへ印加する電圧ＶTxを周辺回路領域のロジックトランジスタ２１へ印加する電圧ＶGより高く設定することで、フォトダイオード部１１から完全転送可能な信号電荷数、すなわち飽和電荷量を増やすことができ、素子のスケーリング則に従った高画素数化、小型化、低消費電力化と同時に高Ｓ／Ｎ、高画質を達成できるようになる。
【００１８】
図５は電圧ＶTxと飽和信号量との関係のシミュレーション結果を示す図である。このグラフの横軸はＶTx差分（周辺トランジスタの駆動電圧との差）、縦軸は飽和信号量（a.u）である。このように、ＶTx差分が約０．５Ｖあると飽和信号量が約２倍となり、わずかな電圧差分であっても飽和信号量に及ぼす影響が非常に大きいことを示している。
【００１９】
なお、ＶTx差分を大きくすれば飽和信号量も増えることになるが、ＶTx差分の増加にともないゲート長が増大し、画素部領域の縮小につながってしまう。このため、ＶTx差分は画素部領域に影響を与えない０．５Ｖ〜１．０Ｖ程度が望ましい。
【００２０】
図６は第２の具体例を説明する模式断面図である。画素領域には１つのPhoto diode（フォトダイオード）から成るフォトダイオード部１１と、これに対応した転送ゲート１２ａおよびFloating Diffusion（電荷電圧変換部）１６が設けられ、周辺回路領域にはLogic Tr.（ロジックトランジスタ）２１が配置されている。
【００２１】
また、この例では、フォトダイオード部１１の転送ゲート１２ａの部分のみゲート絶縁膜の膜厚を厚くし、薄い濃度のＬＤＤ（Lightly doped drain）を転送ゲート１２ａの電荷下流側に設けている。
【００２２】
つまり、転送ゲート１２ａのゲート絶縁膜の膜厚をＴox(Tx)、周辺回路領域のロジックトランジスタ２１におけるゲート絶縁膜の膜厚をＴox(Logic)とした場合、Ｔox(Tx)＞Ｔox(Logic)、転送ゲート１２ａに対応するＬＤＤの不純物濃度をＮLDD(Tx)、周辺管理領域のロジックトランジスタ２１におけるＬＤＤの不純物濃度をＮLDD(Logic)とした場合、ＮLDD(Tx)＜ＮLDD(Logic)としている。
【００２３】
これにより、転送ゲート１２ａへ印加する電圧ＶTxとロジックトランジスタ２１に印加する電圧ＶGとの関係として、ＶTx≫ＶGが可能となり、先に説明した具体例１よりも更に飽和電荷量を増加できるようになる。つまり、具体例２では、具体例１よりも高画質を必要とする用途に向いている。
【００２４】
いずれの具体例においても、図１に示す周辺回路領域に設けられた電源制御回路によってフォトダイオード部１１に対応した転送ゲート１２ａへの印加電圧ＶTxと周辺トランジスタへの印加電圧ＶGとを別個に与えられるようにしておく。
【００２５】
これにより、ＣＭＯＳ固体撮像装置の駆動方法として、具体例１のようなＶTx＞ＶGや具体例２のようなＶTx≫ＶGとなる印加電圧を各々のトランジスタへ与えることができ、周辺トランジスタの小型化、低消費電力化、高速化と、飽和電荷量の増加との両立を図ることが可能となる。
【００２６】
本実施形態のＣＭＯＳ固体撮像装置では、上記のようなメリットがあるため、特に小型のデジタルスチルカメラや携帯電話機、携帯端末装置へ搭載する撮像装置として有効である。
【００２７】
【発明の効果】
以上説明したように、本発明によれば次のような効果がある。すなわち、ＣＭＯＳ固体撮像装置における小型化、高画素数化、低消費電力化および高速化を図ることができるとともに、飽和電荷量の増加を図ることができ、高画質化をも達成することが可能となる。
【図面の簡単な説明】
【図１】本実施形態に係るＣＭＯＳ固体撮像装置を説明する全体平面図である。
【図２】本実施形態に係るＣＭＯＳ固体撮像装置の画素部拡大平面図である。
【図３】他の画素部拡大平面図である。
【図４】第１の具体例を説明する模式断面図である。
【図５】電圧ＶTxと飽和信号量との関係のシミュレーション結果を示す図である。
【図６】第２の具体例を説明する模式断面図である。
【符号の説明】
１…ＣＭＯＳ固体撮像装置、１０…画素領域、１１…フォトダイオード部、１２…読み出しトランジスタ、１２ａ…転送ゲート、１３…リセットトランジスタ、１４…増幅トランジスタ、１５…セレクトトランジスタ、２１…ロジックトランジスタ

Claims (3)

  1. 受光量に応じた光電変換を行う画素部と、前記画素部で光電変換して得た電荷を読み出すための転送ゲートと、前記画素部の周辺に設けられる周辺トランジスタとを備えるＣＭＯＳ固体撮像装置において、
    前記転送ゲートのゲート絶縁膜の膜厚が前記周辺トランジスタのゲート絶縁膜の膜厚より厚く設けられ、
    前記転送ゲートの電荷下流側にＬＤＤ（Lightly doped drain）が形成されており、
    前記転送ゲートの電荷下流側に設けられるＬＤＤ（Lightly doped drain）の不純物濃度をＮＬＤＤ（Ｔｘ）、前記周辺トランジスタに設けられるＬＤＤ（Lightly doped drain）の不純物濃度をＮＬＤＤ（Ｌｏｇｉｃ）とした場合、ＮＬＤＤ（Ｔｘ）＜ＮＬＤＤ（Ｌｏｇｉｃ）になるよう構成する
    ことを特徴とするＣＭＯＳ固体撮像装置。
  2. 前記転送ゲートへの印加電圧を前記周辺トランジスタへの印加電圧より高くする
    ことを特徴とする請求項１記載のＣＭＯＳ固体撮像装置。
  3. 画素部で光電変換して得た電荷を、転送ゲートを介して電荷電位変換手段へ転送するＣＭＯＳ固体撮像装置の駆動方法において、
    前記転送ゲートのゲート絶縁膜の膜厚を前記周辺トランジスタのゲート絶縁膜の膜厚より厚く設け、前記転送ゲートの電荷下流側に、前記周辺トランジスタに設けられるＬＤＤ（Lightly doped drain）より不純物濃度の低いＬＤＤ（Lightly doped drain）を形成しておき、当該転送ゲートを介して前記電荷を前記電荷電位変換手段へ転送する
    ことを特徴とするＣＭＯＳ固体撮像装置の駆動方法。
JP2003040729A 2003-02-19 2003-02-19 Ｃｍｏｓ固体撮像装置およびその駆動方法 Expired - Fee Related JP4281375B2 (ja)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP2003040729A JP4281375B2 (ja) 2003-02-19 2003-02-19 Ｃｍｏｓ固体撮像装置およびその駆動方法
PCT/JP2004/001820 WO2004075540A1 (ja) 2003-02-19 2004-02-18 Ｃｍｏｓ固体撮像装置およびその駆動方法
EP04712222A EP1596586B1 (en) 2003-02-19 2004-02-18 Cmos solid-state image pickup device
KR1020057014636A KR100995711B1 (ko) 2003-02-19 2004-02-18 씨엠오에스 고체촬상장치 및 그 구동방법
CN2010102251595A CN101894850B (zh) 2003-02-19 2004-02-18 互补金属氧化物半导体固态成像装置
US10/545,733 US7742089B2 (en) 2003-02-19 2004-02-18 CMOS solid-state image pickup device and drive method thereof
CN2004800044038A CN1751501B (zh) 2003-02-19 2004-02-18 Cmos固态成像装置及其驱动方法
DE602004024503T DE602004024503D1 (de) 2003-02-19 2004-02-18 Cmos-bildererfassungsbauelement
TW093104109A TWI247421B (en) 2003-02-19 2004-02-19 CMOS solid-state image pickup device and drive method thereof
US12/715,878 US8068156B2 (en) 2003-02-19 2010-03-02 CMOS solid state imaging device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003040729A JP4281375B2 (ja) 2003-02-19 2003-02-19 Ｃｍｏｓ固体撮像装置およびその駆動方法

Publications (2)

Publication Number Publication Date
JP2004265939A JP2004265939A (ja) 2004-09-24
JP4281375B2 true JP4281375B2 (ja) 2009-06-17

Family

ID=32905261

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003040729A Expired - Fee Related JP4281375B2 (ja) 2003-02-19 2003-02-19 Ｃｍｏｓ固体撮像装置およびその駆動方法

Country Status (8)

Country Link
US (2) US7742089B2 (ja)
EP (1) EP1596586B1 (ja)
JP (1) JP4281375B2 (ja)
KR (1) KR100995711B1 (ja)
CN (2) CN101894850B (ja)
DE (1) DE602004024503D1 (ja)
TW (1) TWI247421B (ja)
WO (1) WO2004075540A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5203562B2 (ja) 2004-11-08 2013-06-05 三星電子株式会社 Ｃｍｏｓイメージセンサー及びその駆動方法
KR100621558B1 (ko) 2004-11-08 2006-09-19 삼성전자주식회사 Ｃｍｏｓ 이미지 센서 및 그 구동 방법
KR100690883B1 (ko) * 2005-02-24 2007-03-09 삼성전자주식회사 이미지 센서
JP2006253316A (ja) 2005-03-09 2006-09-21 Sony Corp 固体撮像装置
JP2008124395A (ja) * 2006-11-15 2008-05-29 Matsushita Electric Ind Co Ltd 固体撮像装置
JP5151507B2 (ja) * 2008-01-29 2013-02-27 ソニー株式会社 固体撮像素子、固体撮像素子の信号読み出し方法および撮像装置
JP5568880B2 (ja) * 2008-04-03 2014-08-13 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および電子機器
FR2965440B1 (fr) * 2010-09-29 2013-08-23 Commissariat Energie Atomique Dispositif d'imagerie a chute ohmique nulle dans un bus de donnee
JP2014036082A (ja) * 2012-08-08 2014-02-24 Renesas Electronics Corp 半導体装置およびその製造方法
JP6682175B2 (ja) * 2014-07-31 2020-04-15 キヤノン株式会社 固体撮像素子および撮像システム

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL1011381C2 (nl) * 1998-02-28 2000-02-15 Hyundai Electronics Ind Fotodiode voor een CMOS beeldsensor en werkwijze voor het vervaardigen daarvan.
JP3484071B2 (ja) * 1998-03-19 2004-01-06 株式会社東芝 固体撮像装置
JP2921567B1 (ja) * 1998-04-22 1999-07-19 松下電子工業株式会社 固体撮像装置およびその製造方法
JP3103064B2 (ja) * 1998-04-23 2000-10-23 松下電子工業株式会社 固体撮像装置およびその製造方法
US6246043B1 (en) * 1998-09-22 2001-06-12 Foveon, Inc. Method and apparatus for biasing a CMOS active pixel sensor above the nominal voltage maximums for an IC process
US6140630A (en) 1998-10-14 2000-10-31 Micron Technology, Inc. Vcc pump for CMOS imagers
JP3697164B2 (ja) * 2001-02-16 2005-09-21 キヤノン株式会社 走査回路とそれを用いた撮像装置
KR100386609B1 (ko) * 2000-04-28 2003-06-02 주식회사 하이닉스반도체 씨모스 이미지 센서 및 그의 제조 방법

Also Published As

Publication number Publication date
US8068156B2 (en) 2011-11-29
EP1596586A4 (en) 2007-02-21
CN101894850A (zh) 2010-11-24
CN1751501B (zh) 2013-05-29
JP2004265939A (ja) 2004-09-24
WO2004075540A1 (ja) 2004-09-02
US20060192874A1 (en) 2006-08-31
KR20050099617A (ko) 2005-10-14
EP1596586B1 (en) 2009-12-09
EP1596586A1 (en) 2005-11-16
TWI247421B (en) 2006-01-11
US7742089B2 (en) 2010-06-22
CN101894850B (zh) 2012-06-20
CN1751501A (zh) 2006-03-22
KR100995711B1 (ko) 2010-11-19
US20100157125A1 (en) 2010-06-24
TW200427076A (en) 2004-12-01
DE602004024503D1 (de) 2010-01-21

Similar Documents

Publication Publication Date Title
US20210351213A1 (en) Solid-state imaging device and method for manufacturing solid-state imaging device, and electronic device
JP5641287B2 (ja) 固体撮像装置、固体撮像装置の駆動方法、および、電子機器
KR101174053B1 (ko) 고체 촬상 소자 및 전자 정보 기기
JP4514188B2 (ja) 光電変換装置及び撮像装置
US9620554B2 (en) Image pickup unit and electronic apparatus
US8068156B2 (en) CMOS solid state imaging device
US9024361B2 (en) Solid-state imaging device and method of manufacturing solid-state imaging device
US8264013B2 (en) Solid-state image capturing device and electronic information device
JP2009268083A (ja) 固体撮像装置、固体撮像装置の駆動方法および電子機器
KR20090051410A (ko) 이미지 센서의 구동 방법
US20130050552A1 (en) Solid-state imaging apparatus, method of manufacturing solid-state imaging apparatus, and electronic apparatus
JP2010141638A (ja) 撮像装置
JP2009302349A (ja) 増幅型固体撮像素子および電子情報機器
JPH11289075A (ja) アクティブ型ｘｙアドレス方式固体撮像装置及びその駆動方 法
JP3487575B2 (ja) 光電変換装置
JP2005123280A (ja) 固体撮像素子
US11881492B2 (en) Transistor structures
JP2004221339A (ja) 固体撮像装置
US20040227060A1 (en) Frame shutter for CMOS APS
JP2005005512A (ja) 固体撮像装置
JP2003174156A (ja) 固体撮像装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080909

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090224

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090309

R151 Written notification of patent or utility model registration

Ref document number: 4281375

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120327

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130327

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140327

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees