KR100621558B1 - Ｃｍｏｓ 이미지 센서 및 그 구동 방법 - Google Patents

Ｃｍｏｓ 이미지 센서 및 그 구동 방법 Download PDF

Info

Publication number
KR100621558B1
KR100621558B1 KR1020040090364A KR20040090364A KR100621558B1 KR 100621558 B1 KR100621558 B1 KR 100621558B1 KR 1020040090364 A KR1020040090364 A KR 1020040090364A KR 20040090364 A KR20040090364 A KR 20040090364A KR 100621558 B1 KR100621558 B1 KR 100621558B1
Authority
KR
South Korea
Prior art keywords
unit
signal
external power
charge transfer
power supply
Prior art date
Application number
KR1020040090364A
Other languages
English (en)
Other versions
KR20060041013A (ko
Inventor
남정현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040090364A priority Critical patent/KR100621558B1/ko
Priority to US11/267,312 priority patent/US7675015B2/en
Priority to JP2005322721A priority patent/JP5203562B2/ja
Priority to CN2005100034935A priority patent/CN1798272B/zh
Publication of KR20060041013A publication Critical patent/KR20060041013A/ko
Application granted granted Critical
Publication of KR100621558B1 publication Critical patent/KR100621558B1/ko
Priority to US11/865,865 priority patent/US7683304B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself

Abstract

CMOS 이미지 센서(CMOS image sensor) 및 그 구동 방법이 제공된다. CMOS 이미지 센서는 광전자 변환부에 축적된 전하를 전하 검출부에 전송하는 전하 전송부를 포함하는 단위 화소가 메트릭스 형태로 배열된 화소 배열부, 전하 전송부에 외부 전원 전압보다 높은 전압을 공급하는 행 구동부를 포함한다.
CMOS 이미지 센서, 부스팅부, 스위칭부, 전하 전송부

Description

ＣＭＯＳ 이미지 센서 및 그 구동 방법{CMOS Image sensor and method for operating thereof}
도 1은 본 발명의 일 실시예에 따른 CMOS 이미지 센서를 나타낸 블록도이다.
도 2는 본 발명의 일 실시예에 따른 CMOS 이미지 센서의 단위 화소의 회로도이다.
도 3은 본 발명의 일 실시예에 따른 CMOS 이미지 센서의 단위 화소의 개략적인 평면도이다.
도 4a 내지 도 4b는 본 발명의 일 실시예에 따른 CMOS 이미지 센서의 전하 전송부의 특성을 나타낸 도면이다.
도 5는 본 발명의 일 실시예에 따른 CMOS 이미지 센서의 부스팅부 및 스위칭부를 나타낸 개념도이다.
도 6은 본 발명의 일 실시예에 따른 CMOS 이미지 센서의 부스팅부 및 스위칭부의 타이밍도(timing diagram)이다.
도 7은 본 발명의 일 실시예에 따른 CMOS 이미지 센서의 부스팅부 및 스위칭부의 회로도이다.
도 8은 본 발명의 일 실시예에 따른 CMOS 이미지 센서의 부스팅부 및 스위칭부의 타이밍도(timing diagram)이다.
도 9는 본 발명의 일 실시예에 따른 CMOS 이미지 센서의 타이밍도(timing diagram)이다.
도 10은 본 발명의 일 실시예에 따른 CMOS 이미지 센서의 개념도와 전위 도면(potential diagram)이다.
도 11은 본 발명의 다른 실시예에 따른 CMOS 이미지 센서의 부스팅부 및 스위칭부를 나타낸 블록도이다.
(도면의 주요부분에 대한 부호의 설명)
1 : CMOS 이미지 센서 10 : 화소 배열부
20 : 행 구동부 30 : 구동 신호 제공부
40 : 부스팅부 50 : 스위칭부
70 : 상관 이중 샘플링부 80 : 아날로그-디지털 변환부
110 : 광전자 변환부 120 : 전하 검출부
130: 전하 전송부 140 : 리셋부
150 : 증폭부 160 : 선택부
본 발명은 CMOS 이미지 센서 및 그 구동 방법에 관한 것으로, 보다 상세하게는 잔상 현상을 줄일 수 있는 CMOS 이미지 센서 및 그 구동 방법에 관한 것이다.
이미지 센서(image sensor)는 머신 비전(machine vision), 로보트, 위성 관 련 장치, 자동차, 항해, 유도(guidance)등 넓고 다양한 분야에서 적용된다. 일반적으로 이미지 센서는 이미지 프레임(frame)을 형성하는 다수 개의 화소가 2차원적으로 배열된다.
화소는 물체에서 반사된 빛 에너지(light energy)를 흡수하여 광량에 해당하는 전하를 축적할 수 있는 광전자 변환부를 포함한다. 즉, 포톤(photon)이 광전자 변환부의 표면에 충돌하면 전하(free charge carrier)가 생성되고, 이는 반도체 기판 상에 형성되어 있는 광전자 변환부에 축적된다. 일단 축적된 전하는 읽기 동작(read-out operation)을 통해서 읽혀진 후, 다양한 프로세스 과정을 통해서 출력 회로(output circuit)로 전달되어 영상을 재생하게 된다.
이미지 센서에는 전하 결합 소자(Charge Coupled Device; 이하 ‘CCD’라 함)와 CMOS 이미지 센서(Complementary Metal-Oxide Semiconductor Image Sensor)가 대표적이다. CCD는 CMOS 이미지 센서에 비해 잡음(noise)이 적고, 화질이 우수하다. 하지만, CMOS 이미지 센서는 구동 방식이 간편하고 다양한 스캐닝(scanning) 방식으로 구현 가능하다. 또한, 신호 처리 회로를 단일칩에 집적할 수 있어 제품의 소형화가 가능하며, CMOS 공정 기술을 호환하여 사용할 수 있어 제조 단가를 낮출 수 있다. 전력 소모 또한 매우 낮아 배터리 용량이 제한적인 제품에 적용이 용이하다. 따라서, CMOS 이미지 센서는 기술 개발과 함께 SVGA급(50만 화소), MEGA급(100만 화소) 해상도가 구현 가능함에 따라 그 사용이 급격히 늘어나고 있다.
CMOS 이미지 센서는 다양한 구조가 가능하나, 주로 사용되는 구조는 4개의 트랜지스터와 포토 다이오드(photodiode)를 사용한 구조(이하, ‘4Tr 구조’)이다. 일반적인 CMOS 제작 공정을 이용하여 4Tr 구조를 제작한다.
4Tr 구조를 사용한 CMOS 이미지 센서의 구동을 설명하면 다음과 같다. 우선, 포토 다이오드는 빛 에너지를 흡수하여 광량에 해당하는 전하를 축적하고, 전하 전송부는 포토 다이오드에 축적된 전하를 전하 검출부로 전송한다. 증폭부는 정전류원과 조합하여 소스 팔로워 버퍼 증폭기 역할을 하며, 전하 검출부의 전위에 응답하여 변하는 전압을 수직 신호 라인으로 출력한다.
그런데, 종래의 CMOS 이미지 센서의 전하 전송부는 포토 다이오드에 축적된 전하를 전부 전하 검출부로 전송하지 못하는 경우가 많다. 이와 같이 포토 다이오드에 남겨진 전하는 다음 회의 읽기 동작시에 잔상으로 나타난다. 또한, 결과적으로 포토 다이오드와 전하 검출부가 전하를 분배하였기 때문에 광전자 하나당 발생하는 전하의 양에 해당하는 변환 이득(gain)이 줄어든다. 뿐만 아니라, 포토 다이오드에 남겨진 전하는 포토 다이오드의 전하 축적 용량을 감소시키는 문제가 있다.
본 발명이 이루고자 하는 기술적 과제는, 잔상 현상을 줄일 수 있는 CMOS 이미지 센서를 제공하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는, 잔상 현상을 줄일 수 있는 CMOS 이미지 센서의 구동 방법을 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 CMOS 이미지 센서는 광전자 변환부에 축적된 전하를 전하 검출부에 전송하는 전하 전송부를 포함하는 단위 화소가 메트릭스 형태로 배열된 화소 배열부, 전하 전송부에 외부 전원 전압보다 높은 전압을 공급하는 행 구동부를 포함한다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 CMOS 이미지 센서의 구동 방법은 광전자 변환부에 축적된 전하를 전하 검출부에 전송하는 전하 전송부를 포함하는 단위 화소가 메트릭스 형태로 배열된 화소 배열부의 광전자 변환부에 전하를 축적하는 단계, 광전자 변환부에 축적된 전하를 전하 검출부에 전송하는 전하 전송부에 외부 전원 전압보다 높은 전압을 공급하는 단계를 포함한다.
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도 1은 본 발명의 일 실시예에 따른 CMOS 이미지 센서를 나타낸 블록도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 CMOS 이미지 센서(1)는 화소 배열부(10), 행 구동부(20), 상관 이중 샘플링부(Correlated Double Sampler, CDS; 70), 아날로그-디지털 변환부(Analog to Digital Converter, ADC; 80)를 포함한다. 또한, 행 구동부(20)는 구동 신호 제공부(30), 부스팅부(40), 스위칭부(50)을 포함한다.
화소 배열부(10)는 메트릭스 형태로 배열된 다수 개의 단위 화소를 포함한다. 다수 개의 단위 화소들은 물체에서 반사된 빛 에너지를 흡수하여, 전기적 신호로 변환하는 역할을 한다. 화소 배열부(10)는 행 구동부(20)로부터 화소 선택 신호(ROW), 리셋 신호(RST), 전하 전송 신호(TG) 등 다수 개의 구동 신호를 수신하여 구동된다. 또한, 변환된 전기적 신호는 수직 신호 라인(12)를 통해서 상관 이중 샘플링부(70)에 제공된다.
행 구동부(20)는 제어부(controller; 도면 미도시)로부터 타이밍(timing) 신호 및 제어 신호를 수신하여, 다수 개의 단위 화소들의 읽기 동작 등을 구동하기 위한 다수 개의 구동 신호를 화소 배열부(10)에 제공한다. 일반적으로 메트릭스 형태로 단위 화소가 배열된 경우에는 각 행(row)별로 구동 신호를 제공한다.
행 구동부(20)는 구동 신호 제공부(30), 부스팅부(40), 스위칭부(50)을 포함한다. 구동 신호 제공부(30)는 행 단위로 화소 선택 신호(ROW), 리셋 신호(RST)를 화소 배열부(10)에 제공하고, 전하 전송 실행 신호(TGX)를 스위칭부(50)에 제공한다.
화소 선택 신호(ROW)는 화소 배열부(10) 내의 선택부를 제어하는 신호로, 예 를 들어 i번째 화소 선택 신호 라인(14)을 통해서 i번째 행의 선택부에 제공된다.
리셋 신호(RST)는 화소 배열부(10) 내의 리셋부를 제어하는 신호로, 예를 들어 i번째 리셋 신호 라인(16)을 통해서 i번째 행의 리셋부에 제공된다.
전하 전송 실행 신호(TGX)는 스위칭부(50)에 제공되고, 화소 배열부(10) 내의 전하 전송부를 제어하는 전하 전송 신호(TG)로 변환된다.
부스팅부(40)는 외부 전원 전압(Vdd)을 부스팅하여 외부 전원 전압(Vdd)보다 높은 전압을 제공한다. 즉, 부스팅부(40)는 외부 전원 전압(Vdd)에 의해 충전되며, 부스팅 제어 신호(BSTX)에 응답하여 충전된 전하를 펌핑하는 부스팅 캐패시터를 포함한다.
스위칭부(50)는 구동 신호 제공부(30)로부터 전하 전송 실행 신호(TGX)를 수신하고 부스팅부(40)로부터 외부 전원 전압(Vdd)보다 높은 전압을 수신하여, 두 신호 중 하나의 신호를 선택적으로 전하 전송부에 전달한다.
본 발명의 일 실시예에 따른 CMOS 이미지 센서(1)는 통상의 승압 회로와는 달리 외부 전원 전압(Vdd)보다 높은 전압을 생성하여 CMOS 이미지 센서(1) 내에 항상 보유하지 않는다. 즉, 외부 전원 전압(Vdd)보다 높은 전압이 필요할 경우에만 부스팅하여 사용하므로, 본 발명의 일 실시예에 따른 CMOS 이미지 센서(1)는 고전압을 견디기 위한 별도의 설계가 불필요하다.
상관 이중 샘플링부(70)는 화소 배열부(10)에 형성된 전기적 신호를 수직 신호 라인(12)을 통해 수신하여 유지(hold) 및 샘플링한다. 즉, 특정한 기준 전압 레벨(이하, ‘잡음 레벨(noise level)’)과 형성된 전기적 신호에 의한 전압 레벨(이 하, ‘신호 레벨’)을 이중으로 샘플링하여, 잡음 레벨과 신호 레벨의 차이에 해당하는 차이 레벨을 출력한다. 단위 화소 및 수직 신호 라인(12)의 특성 분산으로 인한 고정적인 잡음 레벨을 억제하는 역할을 한다. 앰프(amplifier; 도면 미도시)는 상관 이중 샘플링부(70)로부터 차이 레벨을 제공받아, 프로그램 가능한 이득을 통해 적정한 이득을 갖는 아날로그 신호로 출력한다.
아날로그-디지털 변환부(80)는 앰프(도면 미도시)로부터 아날로그 신호를 수신하여, 오프셋(offset) 보정을 위한 디지털 신호를 출력한다. 디지털 신호는 래치부(도면 미도시)에 의해 래치(latch)되고, 데이터 선택부(도면 미도시)는 래치된 신호를 다중화부(MUX; 도면 미도시)에 제공한다. 다중화부(도면 미도시)는 제공된 신호를 모두 직렬로 배치하고, 직렬화된 신호를 영상신호 처리부(도면 미도시)에 제공한다.
도 2은 본 발명의 일 실시예에 따른 CMOS 이미지 센서의 단위 화소의 회로도이다. 도 3는 본 발명의 일 실시예에 따른 CMOS 이미지 센서의 단위 화소의 개략적인 평면도이다. 도 4a 내지 도 4b는 본 발명의 일 실시예에 따른 CMOS 이미지 센서의 전하 전송부의 특성을 나타낸 도면이다.
우선 도 2 및 도 3을 참조하면, 본 발명의 일 실시예에 따른 CMOS 이미지 센서(1)의 단위 화소(100)는 광전자 변환부(110), 전하 검출부(120), 전하 전송부(130), 리셋부(140), 증폭부(150), 선택부(160)을 포함한다.
광전자 변환부(110)는 물체에서 반사된 빛 에너지를 흡수하여 발생한 전하를 축적한다. 광전자 변환부(110)는 포토 다이오드(photo diode), 포토 트랜지스터 (photo transistor), 포토 게이트(photo gate), 핀드 포토 다이오드(Pinned Photo Diode; PPD) 및 이들의 조합이 가능하다.
전하 검출부(120)는 플로팅 확산 영역(FD; Floating Diffusion region)이 주로 사용되며, 광전자 변환부(110)에서 축적된 전하를 전송받는다. 전하 검출부(120)는 기생 커패시턴스를 갖고 있기 때문에, 전하가 누적적으로 저장된다. 전하 검출부(120)는 증폭부(150)의 게이트에 전기적으로 연결되어 있어, 증폭부(150)를 제어한다.
전하 전송부(130)는 광전자 변환부(110)에서 전하 검출부(120)로 전하를 전송한다. 전하 전송부(130)는 일반적으로 1개의 트랜지스터로 이루어지며, 전하 전송 신호(TG)에 의해 제어된다.
특히, 전하 전송부(130)는 광전자 변환부(110)에 축적된 전하가 전부 전하 검출부(120)로 전송될 필요가 있다. 광전자 변환부(110)에 남겨진 전하는 다음 회의 읽기 동작시에 잔상으로 나타나며, 변환 이득(gain)의 감소 요인, 광전자 변환부(110)의 전하 축적 용량의 감소 요인이 된다. 따라서, 본 발명의 일 실시예에 따른 CMOS 이미지 센서(1)는 전하 전송 신호(TG)로 외부 전원 전압(Vdd)보다 높은 전압을 사용한다. 이와 같이 외부 전원 전압(Vdd)보다 높은 전압을 사용할 경우, 종래의 CMOS 이미지 센서에서와 같이 전하 전송 신호(TG)로 외부 전원 전압(Vdd)를 제공하는 경우보다 전하 전송부(130)의 전위가 더 높아진다. 바람직하게는 광전자 변환부(110)의 전위보다 전하 전송부(130)의 전위가 더 높게 한다.
리셋부(140)는 전하 검출부(120)를 주기적으로 리셋시킨다. 리셋부(140)의 소스는 전하 검출부(120)에 연결되고, 드레인은 Vdd에 연결된다. 또한, 리셋 신호(RST)에 응답하여 구동된다.
증폭부(150)는 단위 화소(100) 외부에 위치하는 정전류원(도면 미도시)과 조합하여 소스 팔로워 버퍼 증폭기(source follower buffer amplifier) 역할을 하며, 전하 검출부(120)의 전위에 응답하여 변하는 전압이 수직 신호 라인(12)으로 출력된다. 소스는 선택부(160)의 드레인에 연결되고, 드레인은 Vdd에 연결된다.
선택부(160)는 행 단위로 읽어낼 단위 화소(100)를 선택하는 역할을 한다. 선택 신호(ROW)에 응답하여 구동되고, 소스는 수직 신호 라인(12)에 연결된다.
또한, 전하 전송부(130), 리셋부(140), 선택부(160)의 구동 신호 라인(18, 16, 14)은 동일한 행에 포함된 단위 화소들이 동시에 구동되도록 행 방향(수평 방향)으로 연장된다.
여기서, 도 4a 내지 4b를 참조하여 외부 전압(Vdd)보다 높은 전압(Vh)에 대해 상술한다. 전하 전송부(도2의 130 참조)는 과도한 빛 에너지가 조사되었을 때 발생할 수 있는 광전자 변환부(도2의 110 참조)에서의 오버 플로우(overflow) 및 블루밍(blooming) 현상을 막기 위해 낮은 문턱 전압(Vth)을 갖는 증가형(enhancement type) 트랜지스터 또는 공핍형(depletion type) 트랜지스터를 사용하나, 이에 제한되지 않는다. 즉, 별도의 오버 플로우 경로를 갖는 CMOS 이미지 센서(도1의 1 참조)는 통상의 증가형 트랜지스터를 사용해도 무방하다.
도 4a는 전하 전송부(130)를 낮은 문턱 전압을 갖는 증가형 트랜지스터를 사용하였을 때, 전하 전송부(130)의 게이트에 인가되는 전하 전송 신호(TG)와 전하 전송부(130)의 전위와의 관계를 나타낸다.
낮은 문턱 전압을 갖는 증가형 트랜지스터를 사용할 경우에는, 전하 전송부(130)의 게이트에 로우 신호가 인가될 때에도 문턱 전압 이상의 소정의 전압(Δ)을 가하여 채널이 형성되도록 한다. 이는 일정량 이상의 전하가 광전자 변환부(110)에 생성되었을 때, 일부의 전하가 전하 검출부(도2의 120 참조)로 빠져 나갈 수 있도록 하기 위함이다. 이와 같은 채널을 형성하기 위해 전하 전송부(130)에서 반도체 기판의 표면에 P+ 도펀트을 이온 주입한다.
종래의 CMOS 이미지 센서(A)의 경우에는 전하 전송 신호(TG)가 하이일 때 외부 전원 전압(Vdd)를 공급하게 된다.
본 발명의 일 실시예에 따른 CMOS 이미지 센서(B)의 경우, 외부 전원 전압(Vdd)보다 높은 전압(Vh)은 전하 전송 기간 중 적어도 일부를 포함하는 기간동안 공급된다. 물론, 설계에 따라 다를 수 있으나, 전하 전송 기간 중 적어도 일부를 포함하는 기간은 부스팅부(도1의 40 참조)에서 화소 배열부(도1의 10 참조)의 각 행에 제공되는 시간 및 전하 전송부(130)를 통해서 충분히 전하가 전하 검출부(120)로 전송될 수 있는 시간을 확보할 수 있어야 한다. 예를 들어, 외부 전원 전압(Vdd)보다 높은 전압(Vh)은 0.1us 내지 10 us 동안 유지된다.
외부 전원 전압(Vdd)보다 높은 전압(Vh)은 다수 회의 단계를 거쳐 상승될 수도 있다. 즉, 외부 전원 전압(Vdd)보다 높은 전압(Vh)은 서로 다른 다수 개의 레벨을 가질 수도 있다. 이와 같이 함으로써 본 발명의 일 실시예에 따른 CMOS 이미지 센서(1)는 외부 전원 전압(Vdd)과 전압 레벨 차이가 큰 외부 전원 전압(Vdd)보다 높은 전압(Vh)이 갑자기 인가됨으로써 발생될 수 있는 스트레스를 감소시킬 수 있다.
또한, 외부 전원 전압(Vdd)보다 높은 전압(Vh)은 전하 전송부(130)의 전위를 광전자 변환부(110)의 전위보다 더 높임으로써, 전하의 전송이 더 수월해 진다. 예를 들어, 외부 전원 전압(Vdd)보다 높은 전압(Vh)은 4V 내지 5V이다.
도 4b는 전하 전송부(130)를 공핍형 트랜지스터를 사용하였을 때, 전하 전송부(130)의 게이트에 인가되는 전하 전송 신호(TG)와 전하 전송부(130)의 전위와의 관계를 나타낸다. 또한, 본 발명의 일 실시예에 따른 CMOS 이미지 센서(1)에 사용되는 전하 전송 신호(TG)를 나타낸다.
공핍형 트랜지스터를 사용할 경우에는 전하 전송부(130)가 비활성시에도 채널이 형성되어 있으므로, 낮은 문턱 전압을 갖는 증가형 트랜지스터와 마찬가지로 광전자 변환부(110)에서 일정량 이상의 전하가 생성되었을 때에는 전하 전송부(130)를 통해서 전하 검출부(120)로 일부의 전하가 빠져나갈 수 있도록 한다. 이와 같은 채널을 형성하기 위해 전하 전송부(130)에서 반도체 기판의 표면에 N- 도펀트을 이온 주입한다.
종래의 CMOS 이미지 센서(C)의 경우에는 전하 전송 신호(TG)가 하이일 때, 외부 전원 전압(Vdd)를 공급하게 된다.
본 발명의 일 실시예에 따른 CMOS 이미지 센서(D)의 경우, 외부 전원 전압 (Vdd)보다 높은 전압(Vh)은 전하 전송 기간 중 적어도 일부를 포함하는 기간동안 공급된다. 또한, 외부 전원 전압(Vdd)보다 높은 전압(Vh)은 다수 회의 단계를 거쳐 상승될 수도 있다. 외부 전원 전압(Vdd)보다 높은 전압(Vh)은 다수 회의 단계를 거쳐 상승될 수도 있다. 즉, 외부 전원 전압(Vdd)보다 높은 전압(Vh)은 서로 다른 다수 개의 레벨을 가질 수도 있다. 외부 전원 전압(Vdd)보다 높은 전압(Vh)은 전하 전송부(130)의 전위를 광전자 변환부(110)의 전위보다 더 높인다.
도 5는 본 발명의 일 실시예에 따른 CMOS 이미지 센서의 부스팅부 및 스위칭부를 나타낸 개념도이다. 도 6는 본 발명의 일 실시예에 따른 CMOS 이미지 센서의 부스팅부 및 스위칭부의 타이밍도(timing diagram)이다.
도 5 및 도 6을 참조하면, 전하 전송 신호(TG)는 화소 배열부(10)의 특정한 행에 위치하는 단위 화소들에 공통된(common) 신호이다. 화소 배열부(10)는 N개의 행으로 이루어져 있고, 설명의 편의상 i번째 행의 전하 전송 실행 신호(TGX(i)), 전하 전송 신호(TG(i))를 예로 든다.
우선 도 5를 참조하면, 신호 제공부(30)는 제어부(도면 미도시)에 의해서 제어되고, 전하 전송 실행 신호(TGX(i))를 스위칭부(50)에 제공한다.
부스팅부(40)는 외부 전원 전압(Vdd)을 부스팅하여 외부 전원 전압(Vdd)보다 높은 전압을 제공한다. 하나의 부스팅부(40)는 화소 배열부(10)의 모든 행에 외부 전원 전압(Vdd)보다 높은 전압을 공통적으로 제공한다.
부스팅 캐패시터(CBST)는 외부 전원 전압(Vdd)에 의해 충전되어, 부스팅 제어 신호(BSTX)에 응답하여 충전된 전하를 펌핑하여 부스팅 동작을 한다. 자세히 설 명하면, 제1 스위치(SW1)는 전부스팅 신호(pre-boosting signal; BSTP)에 의해 제어된다. 즉, 전부스팅 신호(BSTP)가 로우일 때에는 제1 스위치(SW1)는 턴온(turn on)되고 부스팅 캐패시터(CBST)는 충전되어, 노드(node) E는 외부 전원 전압(Vdd), 노드 F는 0V가 된다. 전부스팅 신호(BSTP)가 하이가 되면 제1 스위치(SW1)는 턴오프(turn off)된다. 이 때, 부스팅 제어 신호(BSTX)가 하이가 되면 노드 F가 Vdd가 되면서 부스팅 캐패시터(CBST)는 충전된 전하를 펌핑(pumping)하여 부스팅하여 외부 전원 전압(Vdd)보다 높은 전압을 제공한다.
그런데, 전하 전송 신호(TG(i))가 제공되는 전하 전송부(도2의 130 참조)를 외부에서 보면, 수pF의 커패시턴스를 갖는 로딩(loading) 캐패시터(CTG(i))가 위치하는 것처럼 보인다. 따라서, 부스팅부(40)와 화소 배열부(10)가 스위칭부(50)에 의해 전기적으로 연결되면, 부스팅 캐패시터(CBST)와 로딩 캐패시터(CTG(i))는 커플링(coupling)되어 전하를 분배(charge sharing)하게 된다. 부스팅 전압을 Vbst라 할 때, 부스팅 전압(Vbst)는 수학식 1과 같이 계산될 수 있다.
Figure 112004051574752-pat00001
예를 들어, 부스팅 캐패시터(CBST)가 로딩 캐패시터(CTG(i))의 9배라면, Vdd의 90%가 부스팅된다. 부스팅 캐패시터(CBST)의 커패시턴스가 로딩 캐패시터(CTG(i))의 커패시턴스에 비해서 충분히 크면 부스팅 전압(Vbst)은 외부 전원 전압(Vdd)이 된다. 따라서, 부스팅 캐패시터(CBST)의 커패시턴스는 로딩 캐패시터 (CTG(i))의 커패시턴스의 2 내지 10배이면 바람직하다. 부스팅 캐패시터(CBST)의 커패시턴스는 10 내지 20pF이면 충분하나, 이에 제한되지는 않는다.
스위칭부(50)는 구동 신호 제공부(30)로부터 전하 전송 실행 신호(TGX(i))를 수신하고 부스팅부(40)로부터 외부 전원 전압(Vdd)보다 높은 전압을 수신하여, 두 신호 중 하나의 신호를 선택적으로 전하 전송부(130)에 전달한다. 즉, 전하 전송 실행 신호(TGX(i))는 제2 스위치(SW2(i))를 통해서, 외부 전원 전압(Vdd)보다 높은 전압은 제3 스위치(SW3(i))을 통해서 전하 전송부(130)에 전달한다.
제2 스위치(SW2(i)) 및 제3 스위치(SW3(i))는 서로 교차하여(alternately) 턴온된다. 제2 스위치(SW2(i)) 및 제3 스위치(SW3(i))는 전부스팅 신호(BSTP)와 전하 전송 실행 신호(TGX(i))의 앤드(AND) 연산 신호에 의해 제어된다. 앤드 연산 신호가 로우일 때는 제2 스위치(SW2(i))가 턴온되고, 앤드 연산 신호가 하이가 되면 제3 스위치(SW3(i))가 턴온된다. 본 발명의 일 실시예에 따른 CMOS 이미지 센서(1)에서는 전하 전송 실행 신호(TGX(i))가 먼저 하이가 되고 전부스팅 신호(BSTP)가 나중에 하이가 되므로, 전부스팅 신호(BSTP)가 하이가 될 때 제3 스위치(SW3(i))가 턴온된다.
도 6를 참조하여 본 발명의 일 실시예에 따른 CMOS 이미지 센서의 부스팅부(40) 및 스위칭부(50)의 동작을 정리하면, 시간 t1에서 전부스팅 신호(BSTP) 및 부스팅 제어 신호(BSTX)가 로우이고, 전하 전송 실행 신호(TGX(i))가 하이가 된다. 따라서, 제1 스위치(SW1)이 턴온되어 있으므로 부스팅 캐패시터(CBST)가 충전된다. 여기서, 전부스팅 신호(BSTP)와 전하 전송 실행 신호(TGX(i))의 앤드 연산 신호가 로우이므로 제2 스위치(SW2(i))가 턴온되어 있다. 따라서, 전하 전송 실행 신호(TGX(i))는 제2 스위치(SW2(i))을 거쳐 전하 전송부(130)에 전달된다.
시간 t2가 되면, 전부스팅 신호(BSTP)가 하이가 되므로 제1 스위치(SW1)가 열리고, 부스팅 캐패시터(CBST)가 플로팅된다. 전부스팅 신호(BSTP)와 전하 전송 실행 신호(TGX(i))의 앤드 연산 신호가 하이가 되므로, 제2 스위치(SW2(i))가 턴오프되고 제3 스위치(SW3(i))가 턴온된다.
시간 t3이 되면, 부스팅 제어 신호(BSTX)가 하이가 되므로 부스팅 캐패시터(CBST)는 충전된 전하를 펌핑한다. 전술하였듯이 부스팅 전압(Vbst)는 수학식 1과 같이 계산될 수 있고, 전하 전송 신호(TG(i))는 Vdd+Vbst가 된다.
도 7은 본 발명의 일 실시예에 따른 CMOS 이미지 센서의 부스팅부 및 스위칭부의 회로도이다. 도 8은 본 발명의 일 실시예에 따른 CMOS 이미지 센서의 부스팅부 및 스위칭부의 타이밍도(timing diagram)이다. 다만, 도 5 내지 도 6과 동일 또는 해당 부분은 동일한 도면 부호를 사용하여 설명을 생략한다. 화소 배열부(10)는 N개의 행으로 이루어져 있고, 설명의 편의상 i번째 행의 전하 전송 실행 신호(TGX(i)), 전하 전송 신호(TG(i))를 예로 든다.
우선 도 7을 참조하면, 신호 제공부(30)는 제어부(도면 미도시)에 의해서 제어되고, 전하 전송 실행 신호(TGX(i))를 스위칭부(50)에 제공한다.
부스팅부(40)는 외부 전원 전압(Vdd)을 부스팅하여 외부 전원 전압(Vdd)보다 높은 전압을 제공한다.
부스팅 캐패시터(CBST)는 외부 전원 전압(Vdd)에 의해 충전되고, 부스팅 제 어 신호(BSTX)가 하이가 될 때 충전된 전하를 펌핑하여 외부 전원 전압(Vdd)보다 높은 전압을 제공하는 역할을 한다. 또한, 제1 스위치(SW1)는 전부스팅 신호(BSTP)의 반전 신호에 의해 제어된다.
스위칭부(50)는 구동 신호 제공부(30)로부터 전하 전송 실행 신호(TGX(i))를 수신하고 부스팅부(40)로부터 외부 전원 전압(Vdd)보다 높은 전압을 수신하여, 두 신호 중 하나의 신호를 선택적으로 전하 전송부(130)에 전달한다. 즉, 전하 전송 실행 신호(TGX(i))는 제2 스위치(SW2(i))를 통해서, 외부 전원 전압(Vdd)보다 높은 전압은 제3 스위치(SW3(i))을 통해서 전하 전송부(도2의 130 참조)에 전달한다.
부트 스트랩(boot strap) 캐패시터(CBS(i))는 제3 스위치(SW3(i))의 게이트와 소스를 전기적으로 연결하고, 게이트와 소스가 소정의 전압차를 유지토록 한다. 부트 스트랩 캐패시터(CBS(i))의 커패시턴스는 기생(parasitic) 캐패시터와 정션 리키지(junction leakage) 성분을 보상할 정도이면 되므로, 0.001 내지 0.1pF이면 충분하다.
또한, 부트 스트랩 캐패시터(CBS(i))는 제4 스위치(SW4(i)) 및 제5 스위치(SW5(i))가 턴온될 때 외부 전원 전압(Vdd)에 의해 충전된다. 제4 스위치(SW4(i)) 및 제5 스위치(SW5(i))는 전하 전송 실행 신호(TGX(i))의 반전 신호와 전부스팅 신호(BSTP)의 노아(NOR) 연산 신호에 의해 제어된다.
부트 스트랩 캐패시터(CBS(i))는 외부 전원 전압(Vdd)로 충전되기 전 제6 스위치(SW6(i))가 활성화될 때 0V로 리셋된다. 제6 스위치(SW6(i))는 전하 전송 실행 신호(TGX(i))의 반전 신호에 의해 제어된다.
또한, 부트 스트랩 저항(RBS(i))은 제5 스위치(SW5(i))가 턴온될 때에는 노드 I와 노드 J 사이의 전압 차를 유지하는 역할을 한다. 제5 스위치(SW5(i))가 턴오프되면 노드 I와 노드 J는 동일한 전압을 유지하게 된다.
다만, 본 발명의 일 실시예에 따른 CMOS 이미지 센서(1)의 부스팅부(40) 및 스위칭부(50)에서는 동작 특성 및 제조 공정상의 특성상 NMOS 트랜지스터로 회로를 구성하는 것이 바람직하다.
도 8을 참조하여 본 발명의 일 실시예에 따른 CMOS 이미지 센서의 부스팅부 및 스위칭부의 동작을 설명한다.
시간 t1까지의 시간(0<t<t1)에는 전부스팅 신호(BSTP)가 로우이므로 제1 스위치(SW1)가 턴온되고, 전하 전송 실행 신호(TGX(i))도 로우이므로 제6 스위치(SW6(i))이 턴온된다.
제1 스위치(SW1)는 NMOS 트랜지스터이므로, Vdd-Vth만큼 노드 E에 전달된다. 따라서, 부스팅 캐패시터(CBST)의 전압(V(CBST))은 Vdd-Vth가 된다. 제6 스위치(SW6(i))가 턴온되어 있으므로, 노드 H는 0V로 유지되므로 제3 스위치(SW3(i))을 턴다운된 상태이다.
전하 전송 실행 신호(TGX(i)) 및 전부스팅 신호(BSTP)는 로우이므로 노드 G가 하이가 되어 제2 스위치(SW2(i))는 턴온되어 전하 전송 신호(TG(i))는 로우가 된다.
시간 t1에서 제2 스위치(SW2(i))가 턴온된 상태에서 전하 전송 실행 신호(TGX(i))가 하이가 되므로 전하 전송 신호(TG(i))는 Vdd-Vth가 된다.
여기서, 제4 스위치(SW4(i))와 제5 스위치(SW5(i))가 턴온되고 제6 스위치(SW6(i))은 턴오프되므로, 부트 스트랩 캐패시터(CBS(i))는 Vdd-Vth로 충전되고, 노드 H는 Vdd-Vth가 되므로 제3 스위치(SW3(i))이 턴온된다. 그런데, 제3 스위치(SW3(i))이 턴온되면 노드 E의 Vdd-Vth가 노드J로 전달된다. 부트 스트랩 저항(RBS(i))는 노드 J와 노드 I 사이에서 전압 강하를 생기게 하여, 노드 J는 Vdd-Vth로, 노드 I는 0V로 유지시킨다.
시간 t2에서 전부스팅 신호(BSTP)가 하이가 되므로, 제1 스위치(SW1) 및 제2 스위치(SW2(i))가 턴오프된다. 하지만, 노드 E의 전압은 제3 스위치(SW3(i))을 통해서 노드 J로 전달되므로, 전하 전송 신호(TG(i))는 Vdd-Vth를 유지할 수 있다.
또한, 제4 스위치(SW4(i)) 및 제5 스위치(SW5(i))도 턴오프되므로 노드 I는 노드 J와 동일한 Vdd-Vth가 된다. 따라서, 노드 I가 0V에서 Vdd-Vth로 되면서, 부트 스트랩 캐패시터(CBS(i))은 부스팅 동작을 하여 노드 H가 2Vdd-2Vth가 된다.
시간 t3에서 부스팅 제어 신호(BSTX)가 하이가 되므로 부스팅 캐패시터(CBST)는 충전된 전하를 펌핑하여 부스팅 동작을 하게 된다. 그런데, 전하 전송 신호(TG(i))가 제공되는 전하 전송부(도2의 130 참조)를 외부에서 보면, 수pF의 커패시턴스를 갖는 로딩(loading) 캐패시터(CTG(i))가 위치하는 것처럼 보인다. 따라서, 부스팅 캐패시터(CBST)는 로딩 캐패시터(CTG(i))와 수학식 1에 의해 전하를 분배하게 된다. 따라서, 부스팅 캐패시터(CBST)가 충전된 전하를 펌핑하면 노드 E를 Vbst+Vdd-Vth로 할 수 있다.
다만, 부스팅 캐패시터(CBST)가 로딩 캐패시터(CTG(i))에 비해 충분히 크다 면 부스팅 전압(Vbst)은 외부 전원 전압(Vdd)와 같은 것으로 간주될 수 있다. 따라서, 부스팅 전압(Vbst)를 충분히 높이기 위해서는 부스팅 캐패시터(CBST)의 커패시턴스가 클수록 바람직하다. 따라서, 부스팅 캐패시터(CBST)의 커패시턴스는 로딩 캐패시터(CTG(i))의 커패시턴스의 2 내지 10배일 수 있다.
제3 스위치(SW3(i))은 턴온되어 있는 상태이므로, 노드 E의 전압은 노드 J로 전달된다. 따라서, 전하 전송 신호(TG(i))는 Vbst+Vdd-Vth가 된다. 그런데, 노드 I의 전압이 노드 J와 같이 상승되므로 부트 스트랩 캐패시터(CBS(i))의 부스팅 동작에 의해서 노드 H의 전압이 Vbst+2Vdd-2Vth가된다.
시간 t4에서 부스팅 실행 신호(BSTX)가 로우가 되면, 부스팅 캐패시터(CBST)의 전압(V(CBST))이 다시 Vdd-Vth가 되고 노드 E는 Vdd-Vth가 된다.
역시 제3 스위치(SW3(i))은 턴온되어 있는 상태이므로 노드 E의 전압이 노드 J로 전달되므로 전하 전송 신호(TG(i))는 Vdd-Vth가 된다. 따라서, 노드 I의 전압은 노드 J와 같이 떨어지므로, 노드 H의 전압도 2Vdd-2Vth가된다.
시간 t5에서 전부스팅 신호(BSTP)가 로우가 되면 제1 스위치(SW1) 및 제2 스위치(SW2(i))가 턴온된다. 또한, 제4 스위치(SW4(i)) 및 제5 스위치(SW5(i))가 턴온되므로 노드 H는 Vdd-Vth가 되고, 노드 I는 0V가 된다.
시간 t6에서 부스팅 실행 신호(TGX(i))가 로우가 되면 제4 스위치(SW4(i)) 및 제5 스위치(SW5(i))가 턴오프되고, 제6 스위치(SW6(i))가 턴온되어 부트 스트랩 캐패시터(CBS(i))를 0V로 리셋한다. 노드 H가 0V로 유지되므로 제3 스위치(SW3(i))은 턴오프된다.
로우인 전하 전송 실행 신호(TGX(i))가 제2 스위치(SW2(i))를 통해서 전달되므로 전하 전송 신호(TG(i))가 로우가 된다.
도 9은 본 발명의 일 실시예에 따른 CMOS 이미지 센서의 타이밍도(timing diagram)이다. 도 10은 본 발명의 일 실시예에 따른 CMOS 이미지 센서의 개념도와 전위 도면(potential diagram)이다. 여기서, 동작 전의 전위 레벨은 점선으로, 동작 후의 전위 레벨은 실선으로 표시한다. 전위 도면은 아래 방향이 전위가 증가되는 방향이다.
도 9 및 도 10을 참조하여 광전자 변환부(110)를 핀드 포토 다이오드로 사용한 CMOS 이미지 센서(1)의 구동(operation)을 설명한다. 일반적으로, 화소 배열부(도1의 10 참조)에 위치하는 모든 단위 화소들은 공통적으로 전하를 축적(integration)하게 된다. 또한, 리셋 신호(RST), 화소 선택 신호(ROW)는 화소 배열부(10)의 특정한 행(row)에 위치하는 단위 화소들에 공통된(common) 신호이다. 다른 말로 하면, 특정한 행에 위치하는 단위 화소들은 고유한 리셋 신호(RST), 화소 선택 신호(ROW)를 제공받는다.
화소 배열부(10)에는 N개의 행으로 이루어져 있고, 각 행들은 ROW(1), ……, ROW(i), ROW(i+1), ……, ROW(N)의 순서로 순차적으로 읽혀진다. 또한, 설명의 편의상 ROW(i)을 위주로 설명하기로 한다. 전술하였듯이, 화소 선택 신호(ROW), 리셋 신호(RST), 전하 전송 신호(TG)는 제어부(도면 미도시)에 의해서 제어되는 행 구동부(20)가 화소 배열부(10)에 제공한다. 화소 배열부(10)는 이러한 다수 개의 신호들(ROW, RST, TG)를 제공받아 전하를 축적하고(integration period), 축적된 전하 를 전하 검출부(120)에 전송하고, 전하 검출부(120)에서 잡음 레벨과 신호 레벨이 이중으로 샘플링된다(double sampling).
시간 t1까지의 구간(0<t<t1)은 비선택 상태이다. 즉, 화소 선택 신호(ROW(i), ROW(i+1)), 리셋 신호(RST(i), RST(i+1)), 전하 전송 신호(TG(i), TG(i+1))는 로우(low)이다. 그런데, 전하 전송부(130)는 과도한 빛 에너지가 조사되었을 때 발생할 수 있는 광전자 변환부(110)에서의 오버 플로우(overflow) 현상을 막기 위해 공핍형(depletion type) 트랜지스터 또는 낮은 문턱 전압(Vth)을 갖는 증가형(enhancement type) 트랜지스터를 사용한다. 따라서, 전하 전송부(130)가 비활성시에도 소정의 채널이 형성되어 일정량 이상의 전하가 전하 전송부(130)를 통해서 전하 검출부(120)로 빠져나가게 된다.
시간 t1에서 화소 선택 신호(ROW(i))가 하이가 되면, 선택부(160)는 활성화된다. 즉, 전하 검출부(120)에 저장된 전하들이 선택된 단위 화소(100)와 연결된 수직 신호 라인(도1의 12 참조)을 통해서 읽혀질 수 있도록 준비된다. 이 때, 리셋 신호(RST(i))가 동시에 하이가 되어, 전하 검출부(120)가 Vdd로 리셋된다. 물론, 화소 선택 신호(ROW(i)), 리셋 신호(RST(i))가 동시에 하이가 되지 않고, 리셋 신호(RST(i))가 나중에 하이가 될 수도 있다.
시간 t2에서 리셋 신호(RST(i))는 로우(low)가 된다. 리셋 신호(RST(i))가 로우(low)가 되면, 각 화소마다 다른 오프셋(offset) 레벨, 즉 잡음 레벨이 수직 신호 라인(12)을 통해서 읽혀진다. 도면에는 표시하지 않았으나, 수직 신호 라인(12) 상의 잡음 레벨은 샘플 홀드 펄스(SHP)에 의해 상관 이중 샘플링부(도1의 70 참조)에 보유된다.
시간 t3에서 전하 전송 신호(TG(i))는 하이가 되면, 전하 전송부(130)는 활성화된다. 즉, 광전자 변환부(110)에서 전하 검출부(120)로 축적된 전하를 전송한다. 이 때, 전하 검출부(120)는 기생 커패시턴스를 갖고 있으므로 전하가 누적적으로 저장되고, 이에 따라서 전하 검출부(120)의 전위는 변화된다. 이와 같이 전하 전송부(130)가 활성화된 기간(시간 t3에서 시간 t6까지의 기간)을 전송 기간이라 한다.
그런데, 광전자 변환부(110)에 축적된 전하가 전부 전하 검출부(120)로 전송되지 못한다. 이와 같이 광전자 변환부(110)에 남겨진 전하는 다음 회의 읽기 동작시에 잔상으로 나타난다. 변환 이득 및 광전자 변환부(110)의 전하 축적 용량 감소의 원인이 되기도 한다.
시간 t4에서 전하 전송 신호(TG(i))는 외부 전원 전압(Vdd)보다 높은 전압이 된다. 이와 같이 함으로써, 바람직하게는 전하 전송부(130)의 전위를 광전자 변환부(110)의 전위보다 더 높일 수 있다. 따라서, 광전자 변환부(110)에 남겨진 전하가 모두 전하 검출부(120)로 전송될 수 있다.
시간 t5에서 전하 전송 신호(TG(i))는 다시 하이가 되고, 시간 t6에서 전하 전송 신호(TG(i))는 로우가 된다. 전하 전송 신호(TG(i))가 로우(low)가 되면, 변화된 전하 검출부(120)의 전위, 즉 신호 레벨이 수직 신호 라인(12)을 통해서 읽혀진다. 도면에는 표시하지 않았으나, 수직 신호 라인(12) 상의 신호 레벨은 샘플 홀드 펄스(SHD)에 의해 상관 이중 샘플링부(70)에 보유된다.
즉, 하나의 단위 화소(100)에서 잡음 레벨과 신호 레벨이 각각 순차적으로 샘플링된다. 물론, 신호 레벨이 먼저 샘플링되고, 그 후에 잡음 레벨이 샘플링될 수도 있다.
이와 같은 동작은 우선 잡음 레벨과 신호 레벨의 출력이 소정의 스위치를 이용하여 제어되기 때문에, 동일한 경로를 사용하더라도 고정적인 잡음 레벨이 이론상 발생하지 않게 한다. 또한, 순차적으로 출력되기 때문에, 별도의 메모리를 이용하지 않고도 차등 회로인 상관 이중 샘플링부(70)에 의해 잡음 레벨과 신호 레벨의 차이를 획득할 수 있어 시스템이 단순화될 수 있다.
이후에는 영상 신호 처리부(도면 미도시)가 화면을 표시하기까지, 다수 개의 처리 과정을 거친다. 예를 들어, 상관 이중 샘플링부(70)는 잡음 레벨과 신호 레벨의 차이 레벨을 출력하게 된다. 따라서, 단위 화소(100) 및 수직 신호 라인(12)의 특성 분산으로 인한 고정적인 잡음 레벨이 억제된다. 또한, 아날로그-디지털 변환부(80)는 상관 이중 샘플링부(70)에서 출력되는 아날로그 신호를 수신하여 디지털 신호로 출력한다.
시간 t7에서 화소 선택 신호(ROW(i+1))이 하이가 된다. 이후의 동작은 i번째 행과 동일하다. 즉, 리셋 신호(RST(i+1))가 하이가 되어 전하 검출부(120)를 Vdd로 리셋하고, 전하 전송 신호(TG(i))가 제공된다.
설명의 편의상, 모든 단위 화소(100)의 신호가 독립적으로 읽혀지는 전화소 독립 읽기 모드(all pixel independent reading mode)에 대해 설명하였으나, 이에 제한되지 않는다. 물론, 홀수(짝수) 선의 신호가 제1 필드에서 읽혀지고, 짝수(홀 수) 선의 신호가 제2 필드에서 읽혀지는 프레임 읽기 모드(frame reading mode)도 가능하다. 또한, 2개의 인접선의 신호가 동시에 읽혀져 전압이 가산되고, 필드마다 가산된 2개의 선 조합을 변경시키는 필드 읽기 모드(field reading mode)도 가능하다.
도 11은 본 발명의 다른 실시예에 따른 CMOS 이미지 센서의 부스팅부 및 스위칭부를 나타낸 블록도이다. 도 1과 동일 또는 해당 부분에 대해서는 동일한 도면 부호를 사용하여 설명을 생략한다.
도 11을 참조하면, 본 발명이 다른 실시예에 따른 CMOS 이미지 센서는 다수 개의 부스팅부(41, 42, 49), 다수 개의 스위칭부(51, 52, 59)를 포함한다. 본 발명이 다른 실시예에 따른 CMOS 이미지 센서에서는 100개의 행마다 각각 부스팅부(41, 42, 49) 및 스위칭부(51, 52, 59)가 위치한다. 물론, 다수 개의 행을 다수 개의 대역으로 분할하고 각각의 대역마다 외부 전원 전압(Vdd)보다 높은 전압을 공급할 수 있으면 되고, 이에 한정되는 것은 아니다. 이렇게 함으로써 다수 개의 행에는 각각 기생 커패시턴스들이 존재하고, 부스팅부(41, 42, 49)로부터 스위칭부(51, 52, 59)를 거쳐서 화소 배열부(10)에 이르기까지 존재할 수 있는 다수 개의 라인 로딩(line loading)에 의한 기생 효과를 줄일 수 있다.
본 발명의 일 실시예에 따른 CMOS 이미지 센서(1)의 단위 화소(100)는 캐리어로서 음전하를 사용하고 NMOS 트랜지스터를 사용하였으나, 이에 제한되지 않는다. 즉, 캐리어로서 양전하를 사용하고 PMOS 트랜지스터를 사용할 수 있으며, 전압의 극성 또한 이에 따라 변경 가능하다.
본 발명의 일 실시예에 따른 CMOS 이미지 센서(1)는 신호 처리 칩 및/또는 렌즈 시스템을 포함하고, 소정의 전기 장치 내에 내장되는 모듈형일 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
상기한 바와 같은 CMOS 이미지 센서에 따르면 다음과 같은 효과가 하나 혹은 그 이상 있다.
첫째, 전하 전송 기간 중 외부 전원 전압(Vdd)보다 높은 전압을 전하 전송부 제공함으로써 광전자 변환부에서 전하 검출부로의 전하 전송을 원할하게 한다.
둘째, 광전자 변환부에 남겨진 전하에 의한 잔상 효과를 줄일 수 있다.
셋째, 변환 이득 및 광전자 변환부의 전하 축적 용량을 향상시킬 수 있다.
넷째, 고전압을 견디기 위한 별도의 설계가 불필요하다.

Claims (40)

  1. 광전자 변환부에 축적된 전하를 전하 검출부에 전송하는 전하 전송부를 포함하는 단위 화소가 메트릭스 형태로 배열된 화소 배열부; 및
    전하 전송 기간 동안만 외부 전원 전압을 부스팅하여 외부 전원 전압보다 높은 전압을 상기 전하 전송부에 공급하는 행 구동부를 포함하는 CMOS 이미지 센서.
  2. 삭제
  3. 제 1항에 있어서, 상기 외부 전원 전압보다 높은 전압은 상기 전하 전송부의 전위를 상기 광전자 변환부의 전위보다 더 높이는 CMOS 이미지 센서.
  4. 제 1항에 있어서, 상기 외부 전원 전압보다 높은 전압은 계단 모양을 갖는 CMOS 이미지 센서.
  5. 삭제
  6. 제 1항에 있어서, 상기 행 구동부는
    전하 전송 실행 신호를 제공하는 구동 신호 제공부;
    상기 외부 전원 전압을 부스팅하여 상기 외부 전원 전압보다 높은 전압을 제공하는 부스팅부; 및
    상기 전하 전송 실행 신호 및/또는 상기 외부 전원 전압보다 높은 전압을 선택적으로 상기 전하 전송부에 전달하는 스위칭부를 포함하는 CMOS 이미지 센서.
  7. 제 6항에 있어서, 상기 부스팅부는 외부 전원 전압에 의해 충전되며, 부스팅 제어 신호에 응답하여 충전된 전하를 펌핑하는 부스팅 캐패시터를 포함하는 CMOS 이미지 센서.
  8. 제 7항에 있어서, 상기 부스팅 캐패시터의 커패시턴스는 10 내지 20pF인 CMOS 이미지 센서.
  9. 제 7항에 있어서, 상기 부스팅 캐패시터의 커패시턴스는 상기 전하 전송부의 로딩 캐패시터의 커패시턴스의 2 내지 10배인 CMOS 이미지 센서.
  10. 제 6항에 있어서, 상기 스위칭부는
    상기 전하 전송 실행 신호의 전달 여부를 결정하는 제1 스위치; 및
    상기 외부 전원 전압보다 높은 전압의 전달 여부를 결정하는 제2 스위치를 포함하는 CMOS 이미지 센서.
  11. 제 10항에 있어서, 상기 제1 및/또는 제2 스위치는 NMOS 트랜지스터로 형성되는 CMOS 이미지 센서.
  12. 제 10항에 있어서, 상기 스위칭부는 상기 제2 스위치의 게이트와 소스를 전기적으로 연결하고 상기 제2 스위치의 게이트와 소스 사이의 전압차를 유지시키는 부트 스트랩 캐패시터를 더 포함하는 CMOS 이미지 센서.
  13. 제 12항에 있어서, 상기 부트 스트랩 캐패시터의 커패시턴스는 0.001 내지 0.1pF인 CMOS 이미지 센서.
  14. 제 6항에 있어서, 상기 부스팅부는 상기 화소 배열부의 다수 개의 모든 행에 외부 전원 전압보다 높은 전압을 공급하는 CMOS 이미지 센서.
  15. 제 1항에 있어서, 상기 행 구동부는
    전하 전송 실행 신호를 제공하는 구동 신호 제공부;
    상기 화소 배열부의 다수 개의 행을 다수 개의 대역으로 분할하고, 각각의 대역마다 상기 외부 전원 전압을 부스팅하여 상기 외부 전원 전압보다 높은 전압을 공급하는 다수 개의 부스팅부; 및
    상기 다수 개의 대역마다 각각 공급되는 상기 전하 전송 실행 신호 및/또는 상기 외부 전원 전압보다 높은 전압을 선택적으로 상기 전하 전송부에 전달하는 다수 개의 스위칭부를 포함하는 CMOS 이미지 센서.
  16. 제 1항에 있어서, 상기 광전자 변환부는 포토 다이오드, 포토 트랜지스터, 포토 게이트, 핀드 포토 다이오드 및 이들의 조합인 CMOS 이미지 센서.
  17. 제 1항에 있어서, 상기 단위 화소는 상기 신호 전하 검출부의 전위에 대응하는 신호를 수직 신호선으로 출력하는 증폭부를 더 포함하는 CMOS 이미지 센서.
  18. 제 17항에 있어서, 상기 단위 화소는 리셋 신호에 응답하여 상기 전하 검출부를 리셋하는 리셋부를 더 포함하는 CMOS 이미지 센서.
  19. 제 17항에 있어서, 상기 단위 화소는 상기 증폭부와 상기 수직 신호선 사이에 연결되어, 선택 신호에 응답하여 상기 전하 검출부의 전위에 대응하는 신호를 상기 수직 신호선으로 출력하는 선택부를 더 포함하는 CMOS 이미지 센서.
  20. 제 1항에 있어서, 상기 CMOS 이미지 센서는 상기 단위 화소의 잡음 레벨과 신호 레벨을 유지 및/또는 샘플링하여, 소정의 차이 레벨 신호를 출력하는 상관 이중 샘플링부를 더 포함하는 CMOS 이미지 센서.
  21. 제 20항에 있어서, 상기 CMOS 이미지 센서는 상기 차이 레벨 신호를 디지털 신호로 변환하는 아날로그-디지털 변환부를 더 포함하는 CMOS 이미지 센서.
  22. (a) 광전자 변환부에 축적된 전하를 전하 검출부에 전송하는 전하 전송부를 포함하는 단위 화소가 메트릭스 형태로 배열된 화소 배열부의 상기 광전자 변환부에 전하를 축적하는 단계;
    (b) 전하 전송 기간 동안에만 외부 전원 전압을 부스팅하여 외부 전원 전압보다 높은 전압을 상기 전하 전송부에 공급하는 단계를 포함하는 CMOS 이미지 센서의 구동 방법.
  23. 삭제
  24. 제 22항에 있어서, 상기 외부 전원 전압보다 높은 전압은 상기 전하 전송부의 전위를 상기 광전자 변환부의 전위보다 더 높이는 CMOS 이미지 센서의 구동 방법.
  25. 제 22항에 있어서, 상기 외부 전원 전압보다 높은 전압은 계단 모양을 갖는 CMOS 이미지 센서의 구동 방법.
  26. 삭제
  27. 제 22항에 있어서, 상기 (b)단계는 상기 화소 배열부의 다수 개의 모든 행에 공통으로 외부 전원 전압보다 높은 전압을 공급하는 CMOS 이미지 센서의 구동 방법.
  28. 제 22항에 있어서, 상기 외부 전원 전압보다 높은 전압은 전하 전송 실행 신호를 제공하는 구동 신호 제공부, 상기 외부 전원 전압을 부스팅하여 상기 외부 전원 전압보다 높은 전압을 제공하는 부스팅부, 상기 전하 전송 실행 신호 및/또는 상기 외부 전원 전압보다 높은 전압을 선택적으로 상기 전하 전송부에 전달하는 스위칭부를 포함하는 행 구동부에 의해 공급되는 CMOS 이미지 센서의 구동 방법.
  29. 제 28항에 있어서, 상기 부스팅부는 외부 전원 전압에 의해 충전되며, 부스팅 제어 신호에 응답하여 충전된 전하를 펌핑하는 부스팅 캐패시터를 포함하는 CMOS 이미지 센서의 구동 방법.
  30. 제 29항에 있어서, 상기 부스팅 캐패시터의 커패시턴스는 10 내지 20pF인 CMOS 이미지 센서의 구동 방법.
  31. 제 29항에 있어서, 상기 부스팅 캐패시터의 커패시턴스는 상기 전하 전송부 의 로딩 캐패시터의 커패시턴스의 2 내지 10배인 CMOS 이미지 센서의 구동 방법.
  32. 제 28항에 있어서, 상기 스위칭부는 상기 전하 전송 실행 신호의 전달 여부를 결정하는 제1 스위치, 상기 외부 전원 전압보다 높은 전압의 전달 여부를 결정하는 제2 스위치를 포함하는 CMOS 이미지 센서의 구동 방법.
  33. 제 32항에 있어서, 상기 제1 및/또는 제2 스위치는 NMOS 트랜지스터로 형성되는 CMOS 이미지 센서의 구동 방법.
  34. 제 32항에 있어서, 상기 스위칭부는 상기 제2 스위치의 게이트와 소스를 전기적으로 연결하고 상기 제2 스위치의 게이트와 소스 사이의 전압차를 유지시키는부트 스트랩 캐패시터를 더 포함하는 CMOS 이미지 센서의 구동 방법.
  35. 제 34항에 있어서, 상기 부트 스트랩 캐패시터의 커패시턴스는 0.001 내지 0.1pF인 CMOS 이미지 센서의 구동 방법.
  36. 제 22항에 있어서, 상기 (b)단계는 상기 화소 배열부의 다수 개의 행을 다수 개의 대역으로 분할하여 상기 대역마다 각각 상기 외부 전원 전압보다 높은 전압을 공급하는 CMOS 이미지 센서의 구동 방법.
  37. 제 22항에 있어서, 상기 (b)단계 전에 상기 광전자 변환부를 리셋하는 단계를 더 포함하는 CMOS 이미지 센서의 구동 방법.
  38. 제 22항에 있어서, 상기 전하를 상기 전하 검출부로 전송하여 형성된 상기 전하 검출부의 전위에 대응하는 신호를 수직 신호선으로 출력하는 단계를 더 포함하는 CMOS 이미지 센서의 구동 방법.
  39. 제 22항에 있어서, 상기 단위 화소의 잡음 레벨과 신호 레벨을 유지 및/또는 샘플링하여, 소정의 차이 레벨 신호를 출력하는 단계를 더 포함하는 CMOS 이미지 센서의 구동 방법.
  40. 제 39항에 있어서, 상기 차이 레벨 신호를 디지털 신호로 변환하는 단계를 더 포함하는 CMOS 이미지 센서의 구동 방법.
KR1020040090364A 2004-11-08 2004-11-08 Ｃｍｏｓ 이미지 센서 및 그 구동 방법 KR100621558B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020040090364A KR100621558B1 (ko) 2004-11-08 2004-11-08 Ｃｍｏｓ 이미지 센서 및 그 구동 방법
US11/267,312 US7675015B2 (en) 2004-11-08 2005-11-07 CMOS image sensor with boosted voltage signal and related method of operation
JP2005322721A JP5203562B2 (ja) 2004-11-08 2005-11-07 Ｃｍｏｓイメージセンサー及びその駆動方法
CN2005100034935A CN1798272B (zh) 2004-11-08 2005-11-08 互补金属氧化物半导体图像传感器和相关的操作方法
US11/865,865 US7683304B2 (en) 2004-11-08 2007-10-02 CMOS image sensor and related method of operation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040090364A KR100621558B1 (ko) 2004-11-08 2004-11-08 Ｃｍｏｓ 이미지 센서 및 그 구동 방법

Publications (2)

Publication Number Publication Date
KR20060041013A KR20060041013A (ko) 2006-05-11
KR100621558B1 true KR100621558B1 (ko) 2006-09-19

Family

ID=36818994

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040090364A KR100621558B1 (ko) 2004-11-08 2004-11-08 Ｃｍｏｓ 이미지 센서 및 그 구동 방법

Country Status (2)

Country Link
KR (1) KR100621558B1 (ko)
CN (1) CN1798272B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102490273B1 (ko) * 2018-03-29 2023-01-20 에스케이하이닉스 주식회사 전자 장치
KR102476751B1 (ko) * 2018-03-29 2022-12-13 에스케이하이닉스 주식회사 전자 장치
CN110784670B (zh) * 2018-07-30 2022-02-08 普里露尼库斯新加坡私人有限公司 固态摄像装置、固态摄像装置的驱动方法，以及电子机器
CN111314636B (zh) * 2020-01-20 2022-02-08 思特威(上海)电子科技股份有限公司 具有改进的列数据移位读取的cmos图像传感器
CN112820746A (zh) * 2020-10-30 2021-05-18 天津大学 无图像拖尾的栅上双电极型传输管cmos图像传感器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004265939A (ja) 2003-02-19 2004-09-24 Sony Corp Ｃｍｏｓ固体撮像装置およびその駆動方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4954731A (en) * 1989-04-26 1990-09-04 International Business Machines Corporation Wordline voltage boosting circuits for complementary MOSFET dynamic memories
US6320616B1 (en) * 1997-06-02 2001-11-20 Sarnoff Corporation CMOS image sensor with reduced fixed pattern noise
TW483127B (en) * 2000-01-07 2002-04-11 Innotech Corp Solid state imaging device and driving method thereof
WO2002027763A2 (en) * 2000-09-25 2002-04-04 Foveon, Inc. Active pixel sensor with noise cancellation

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004265939A (ja) 2003-02-19 2004-09-24 Sony Corp Ｃｍｏｓ固体撮像装置およびその駆動方法

Also Published As

Publication number Publication date
KR20060041013A (ko) 2006-05-11
CN1798272B (zh) 2013-03-27
CN1798272A (zh) 2006-07-05

Similar Documents

Publication Publication Date Title
JP5203562B2 (ja) Ｃｍｏｓイメージセンサー及びその駆動方法
US8008697B2 (en) Solid-state imaging device and driving method therefor
US7176462B2 (en) Semiconductor device, and control method and device for driving unit component of semiconductor device
JP5564918B2 (ja) 撮像素子およびカメラシステム
US9490291B2 (en) Solid state imaging device and camera system
US7692702B2 (en) Solid-state imaging device with amplifiers corresponding to signal lines and alternating control voltage
CN111885317B (zh) 固态成像元件及成像装置
KR100621561B1 (ko) Ｃｍｏｓ 이미지 센서 및 그 구동 방법
US8456558B2 (en) Pixel circuit, a solid-state image sensing device, and a camera system that facilitates charge transfer within a pixel
JP2008301378A (ja) 固体撮像装置および電子情報機器
US10827143B2 (en) CMOS image sensor clamping method with divided bit lines
KR100660870B1 (ko) 조절가능한 전하전송 구동회로를 갖는 이미지 센서
KR100621558B1 (ko) Ｃｍｏｓ 이미지 센서 및 그 구동 방법
US8264582B2 (en) Solid-state image capturing apparatus and electronic information device
JP4380716B2 (ja) 固体撮像装置およびカメラシステム
KR100690883B1 (ko) 이미지 센서
US7492402B2 (en) Image-processing device, image-processing method and solid-state image pickup device
KR20090015286A (ko) 이미지 센서 및 그 구동 방법
WO2011070745A1 (ja) 固体撮像装置及び撮像装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120802

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140731

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180731

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190731

Year of fee payment: 14