CN111314636B - 具有改进的列数据移位读取的cmos图像传感器 - Google Patents

Abstract

一种具有像素阵列的图像传感器，该像素阵列具有在输入侧耦合到每条列线并且在输出侧耦合到独立的M位宽数字存储电路的单独的模数转换(ADC)电路，以及包括N个M位数据移位器的列数据读出电路。每个M位数据移位器都有一个M位宽的输出，以及单刀双掷(SPDT)开关，其公共端子为M位数据移位器提供输入，其中SPDT开关的第一开关状态将关联的M位数据移位器的输入连接到其关联的M位宽数字存储电路，其中SPDT的第二开关状态开关将其关联的M位数据移位器的输入连接到相邻的M位数据移位器的M位宽的输出总线。

Description

具有改进的列数据移位读取的CMOS图像传感器

技术领域

本发明涉及一种图像传感器，尤其涉及一种CMOS图像传感器。本发明提供了一种图像传感器阵列和电路设计，以提高采用大像素阵列时列存储器的读出速率，并减少相关的电磁干扰(EMI)。本发明图像传感器包括的电路可以被集成在数码相机中。

背景技术

图像捕获装置包括图像传感器和成像透镜。成像透镜将光聚焦到图像传感器上以形成图像，图像传感器将光信号转换成电信号。图像捕获装置输出电信号给主机系统的其他组件。图像捕获装置和主机系统的其他组件形成图像传感器系统或成像系统。图像传感器的应用已经非常普遍，可以应用在各种电子系统中，例如移动设备，数码相机，医疗设备或计算机。

典型的图像传感器包括以二维阵列排列的若干光敏像素(“像素”)。这样的图像传感器可以被配置为产生图像。图像传感器可以被配置为通过在像素上形成滤色器阵列(CFA)来产生彩色图像。用于制造图像传感器的技术，特别是制造互补型金属氧化物半导体(“CMOS”)图像传感器的技术持续高速的发展。比如，高分辨率和低功耗的要求促进了这种图像传感器的进一步小型化和集成化。然而，小型化导致像素阵列的像素数量增多，但由于在像素、读出和控制电路中使用了较窄的互连线和较小的电子组件，总面积并没有增大多少。除了对高分辨率的要求外，还伴随有对更高图像数据读出率的要求。随着像素行和列的增加，典型的列读出电路对电源提出了越来越大的要求，导致电流越来越大，从而图像读出数据流中产生不必要的EMI。组成CMOS图像传感器的组件极易受到电源引起的瞬变的影响。嘈杂的电源会影响像素正确捕获光的能力，从而导致图像质量差。常见的噪声源是电源纹波和波动，电磁干扰(EMI)和基板噪声耦合。越来越大的电源需求也导致功耗增加，这与降低移动设备电池功耗的需求相反。需要一种图像传感器电路设计的新方法来减轻这种影响。

用于读出在图像传感器芯片上生成的图像信号的最常用的两种方式为滚动曝光模式和全局曝光模式。滚动曝光模式包括在不同的时间曝光传感器阵列不同行，并按照选定的时序读出这些行。全局曝光模式包括同时曝光所有像素，并持续相同的时间长度。类似于在以前的“快照”相机上操作机械快门。现有的数字成像系统已经实现了滚动曝光或全局曝光的读出模式。然而，能够具有两种读取模式的成像系统将是有利的，且其中读取模式可由操作者选择操作。

滚动快门(RS)模式在不同时间曝光和读出阵列的相邻行，也就是说，每行将适时开始和结束其与相邻行稍微偏移的曝光。在曝光完成之后每行被跟随着读出，并将电荷从每行传送到像素的读取节点。尽管每行都经历相同的曝光时间，但是顶行将在优先于传感器底行曝光结束之前的某个时间结束其曝光。这个时间取决于行数和相邻行之间的时间偏移。滚动快门读取模式的潜在缺点是由上述原因引起的空间失真。当较大物体的移动速度比读出速率快的情况下，失真变得更加明显。另一个缺点是曝光图像的不同区域在及时性方面不会很精确，表现为图像失真。为了改善图像信号最终读出时的信噪比，特别是减少短暂性的暗噪声，在通过放大器晶体管将每个像素电荷转换为输出信号之前执行称为关联双采样(CDS)的参考读取方式。放大器晶体管通常可以是源极跟随(SF)配置的晶体管。

全局快门(GS)模式同时曝光阵列的所有像素。这有助于捕获快速移动的事件，以及时冻结其们。在曝光开始之前，通过耗尽所有电荷，将所有像素重置(RST)到表面上相同的暗水平。在曝光开始时，每个像素同时开始收集电荷，并且允许在曝光期间内持续收集。在曝光结束时，每个像素将电荷同时转移到其读出节点。全局快门模式可以被配置为以连续方式进行操作，由此可以在每个像素的读出存储节点读出先前曝光的同时进行下一个曝光。在此模式下，传感器具有100％的占空比，可优化时间分辨率和光子收集效率。在滚动快门模式中发生的瞬态读取周期的图像中没有伪影。当在传感器区域的不同区域之间需要精确的时间关联时，全局快门被认为是必要的。全局快门也很容易与光源或其他设备同步。

全局快门模式的像素比滚动快门模式的像素至少包含多一个晶体管或存储组件。这些额外的组件用于存储图像电荷，以便在同时曝光后的时间段内读出。再次，为了改善图像信号中的信噪比，不仅需要在通过放大器晶体管将每个像素电荷转换为输出信号之前读出，而且还需要在将像素电荷转移到用于存储图像电荷的像素的额外组件之前读出。

总之，滚动快门可以实现最低的读取噪声，对于非常快速的数据流传输非常有用，无需与光源或外围设备同步。然而，其具有空间失真的风险，特别是针对成像相对较大，快速移动的物体时。使用全局快门则没有空间失真的风险，并且当同步快速切换外围设备时，其相对简单并且可以获得更快的帧速率。因此，能够便利地提供滚动快门和全局快门的操作模式将是非常有优势的。

因此，有必要对图像传感器进行改进以增强其在提高图像读出速率的同时降低电源功耗和电磁干扰的能力。本发明满足了这些需求并提供了下面概述中所描述的进一步的优点。

发明内容

如下内容描述给出了本发明所做出的贡献。

图像传感器包括像素单元阵列，该像素单元阵列包括若干行和列设置的像素，其中每一列上的像素数据的读出通过模数转换电路(ADC)被转换成二进制编码并存储在列存储电路中。本发明的列数据读出电路采用数据移位电路和方法，从而提高了数据读取速率并降低了电磁干扰(EMI)。

本发明的主要目的是提供一种具有现有技术未揭露的图像传感器像素。

本发明的另一个目的是提供像素单元阵列数据读出电路，以提高大像素阵列的高帧率，同时将造成图像信号衰减的电磁辐射降到最低。

本发明的其他特征和优点将从以下方面变得显而易见。下面结合附图进行更详细的描述，并通过示例的方式示出了本发明的原理。

附图说明

图1示出了本发明一个实施例中包括像素单元阵列的成像系统的示意图；

图2示出了现有技术中具有滚动快门读取模式的图像传感器像素单元的电路示意图；

图3示出了本发明一个实施例的图像传感器功能模块的示意图；

图4示出了现有技术中列数据读出电路的示意图；以及

图5示出了本发明一个实施例的列数据读出电路的示意图。

具体实施方式

上述附图示出了本发明，一种图像传感器像素单元阵列及使读出速率增加且使电磁干扰降低的列数据读出电路。

本文公开了图像传感器像素单元的各种实施例。在以下描述中，阐述了众多具体的细节以便更透彻的理解本发明。然而，相关领域的技术人员应当得知，本发明所记载的技术内容能够在没有一个或更多具体细节，或者其他方法、组件、材料等的情况下得以实施。在其其示例中，众所周知的结构、材料或者操作未作详细展示或者描述，以避免模糊特定的内容。一个基底可以具有正面和背面。任何加工过程从正面的执行操作可看作为正面操作，而从背面的执行操作可看作为背面操作。如光电二极管和相关晶体管的结构或者装置可以形成在基底的正面。包括金属布线层和导电层的交互层介质堆叠形成在基底的正面表面。

本发明中所使用的“连接”和“耦合”定义如下。“连接”用于描述两个电路元件之间的直接连接，例如，按照普通集成电路加工技术形成的金属线。相比之下，“耦合”用于描述两个电路元件之间直接连接或者间接连接。例如，两个耦合元件可以通过金属线直接连接，或者通过中间的电路元件(例如，电容、电阻或者晶体管的源极或者漏极)间接连接。在本发明堆叠芯片排列中，由于每个芯片上的电互连形成在芯片的正面，所以两个芯片的正面可以直接连接。然而，还有一种常见的作法是通过贯穿基底通孔连接两个堆叠的基底正面的电路，其中一个基底的背面位于另一个基底的正面。当特定电路元件位于或者形成于基底上时，一般可认为是该电路位于基底的正面。

图1示出了本发明一个实施例的成像系统100的结构示意图，所述成像系统100包括像素阵列102，所述像素阵列102具有包含于根据本发明教导指示的集成电路系统的多个图像传感器像素单元。如图1所示，在成像系统100中，像素阵列102耦合到控制电路108和读取电路104，读取电路104耦合到功能逻辑单元106。控制电路108和读取电路104还耦合到状态寄存器110。在一个实施例中，像素阵列102为一个二维(2D)阵列的图像传感器像素(例如，像素P1，P2，....，Pn)阵列。如图1所示，可以将每个像素排列成行(如行R1至Ry)和列(如列C1至Cx)，以获取人、地点、对象等的图像数据，然后可用来呈现人，地点，对象等的2D图像。在一个实施例中，在每个像素已获取其图像数据或图像电荷之后，由读取电路104使用由状态寄存器110指定的读取模式读出图像数据，然后传输给功能逻辑单元106。在各个示例中，读取电路104可包括放大器电路、模数转换电路等。状态寄存器112可包括一个数字编程选择系统，用以确定读取模式是通过滚动曝光模式还是通过全局曝光模式。功能逻辑单元106可以仅存储图像数据，或者可以根据后期的图像效果处理图像数据(例如，裁剪、旋转、去除红眼、调整亮度、调整对比度或者其他方式)。在一个实施例中，读取电路104可以沿读出列线(如图1所示)逐行读出图像数据，或者可采用其他技术(图未示)读出图像数据，例如，串行读出或者同时完全并行读出所有的像素。在一个实施例中，控制电路108耦合到像素阵列102，以控制像素阵列102的可操作性。控制电路108的操作可通过状态寄存器112的当前设置来确定。例如，控制电路108可产生一曝光信号用于控制图像获取。在一个实施例中，曝光信号为全局曝光信号，使像素阵列102中的所有像素通过单一采集窗口同时分别获取图像数据。在另一个实施例中，曝光信号是滚动曝光信号，每一像素行、列或者组通过连续的采集窗口连续获取。

图2示出了现有技术中滚动曝光读取模式的图像传感器像素单元200的电路图。提供该图和示例性像素以简化预期描述本发明像素操作的说明。如图2所示，每个传感器像素200包括光电二极管210(例如，光敏元件)及相应的转移晶体管215和像素支持电路211。光电二极管210可为现有CMOS图像传感器中常用的“钉扎”(Pinned)光电二极管。在图2的示例中，像素支持电路211包括复位晶体管220、源极跟随(SF)晶体管225、以及位于电路芯片上的行选择晶体管230，所述行选择晶体管230耦合到位于传感器芯片上的转移晶体管215和光电二极管210。源极跟随配置中的放大器晶体管是一个信号在栅极上输入并在源极上输出的放大器晶体管。在未示出的其他实施例中，像素支持电路211包括行选择晶体管230，其耦合到堆叠晶粒系统的传感器芯片上的复位晶体管220，源极跟随(SF)晶体管225，转移晶体管215和光电二极管210。在操作期间，光敏元件210在曝光期间响应入射光产生光生电子。转移晶体管215被耦合以接收传输信号TX，以使得转移晶体管215将累积在光电二极管210中的电荷传输到浮动扩散(FD)节点217。浮动扩散节点217实际上是转移晶体管215的漏极而光电二极管210则是转移晶体管215的源极。在一个实施例中，转移晶体管215是金属氧化物半导体场效应晶体管(MOSFET)。复位晶体管220耦合在电源VDD和浮动扩散节点217之间，以响应复位信号RST复位传感器像素200(例如，将浮动扩散节点217和光电二极管210放电或充电到一个预设电压)。浮动扩散节点217被耦合以控制源极跟随晶体管225的栅极。源极跟随晶体管225耦合在电源VDD和行选择晶体管230之间，以放大浮动扩散节点217上的电荷产生的信号。行选择晶体管230响应于行选择信号RS，将像素电路的输出从源极跟随晶体管225耦合到读出列或位线235。光电二极管210和浮动扩散节点217由临时生效的复位信号RST和传输信号TX复位。累积周期或累积窗口(例如，曝光周期)在传输信号TX失效时开始，使得入射光在光电二极管210中转化成光生电子。当光生电子在光电二极管210中累积时，其电压降低(电子是负电荷载流子)。在曝光期间光电二极管210上的电压或者电荷代表入射到光电二极管210的光照强度。在曝光周期结束后，复位信号RST失效，关闭复位晶体管220，并将浮动扩散节点217与电源VDD隔离。传输信号TX生效，将光电二极管210耦合到浮动扩散节点217。光生电子从光电二极管210通过转移晶体管215传输到浮动扩散节点217，从而使浮动扩散节点217的电压下降，下降量与曝光期间在光电二极管210上累积的光生电子成比例。由于光电二极管210在转移晶体管215有效时依然在累积电荷并将电荷传输到浮动扩散节点217，因此当转移晶体管215失效时，累积周期或曝光窗口实际上就结束了。

图像传感器一个重要的设计要点是动态范围，其是由光电二极管和二极管输出的最小的可测变化之间的满额电压幅度的对数比所确定。一般地，最小的可测变化由光电二极管210和浮动扩散点217的复位采样噪声控制。降低动态范围上的复位采样噪声的影响依赖于相关双采样(CDS)。CDS是选取像素信号的两个样本并从第二个信号减去第一个信号以去掉复位采样噪声。一般地，采样一般快速跟随光电二极管210和浮动扩散点217的复位执行一次且在光电二极管210允许累积电荷并将其传输到浮动扩散点217后执行一次。信号相减的操作在像素200的外围电路执行且可能增加传统的图像传感器的面积虽然不一定是像素的面积。使用滚动曝光模式的图像传感器可包含仅增加外围电路元件的CDS且像素200中没有增加的其他电路元件。使用全局曝光模式的图像传感器像素200内可能需要多个电容和晶体管，这些降低了填充因子。通过分开CDS所需的增加组件到电路芯片上以保持降低填充因子从而分离并堆叠在传感器芯片上部。

图3示出了本发明一个实施例中图像传感器的功能模块的示意图。图像传感器300包括以行和列设置的像素单元302。数字控制模块304提供协调控制信号给大部分功能模块。电路模块310包含耦合到行和列偏置电路312末端的行选择和行驱动电路。模数转换(ADC)电路314耦合到每个像素单元列以形成列并行架构。列并行架构是传感器芯片上模数转换电路的架构，可实现更高的帧速率。每行的像素单元共享每列上的ADC电路314。ADC电路314并行操作以同时转换来自同一行像素的模拟信号。ADC电路314具有模拟电路部分，并且对EMI敏感。并行ADC电路架构可降低时钟速率，以实现完整的图像帧，从而降低输出中的EMI。模拟电路部分通常是个比较器，以将输入电压与中央产生的斜坡电压进行比较。斜坡电压由电源316提供，其电压跨ADC电路314的整个输入范围。

中央数字计数器与斜坡电压316同步运行。当列比较器检测到其输入电压等于斜坡电压316时，触发在每个列电路中的数字存储器320。然后，该存储器320存储由中央数字计数器输出的计数值。存储的数字可包括M位并且与列ADC电路314的输入电压直接成正比。对应并耦合到每列ADC电路314的存储器320通常可以是随机存取存储器(RAM)。然后，将存储在存储器320中的数据在读出总线上输出到列数据读出电路324，并通过数据处理和输出驱动器330输出。

读出总线通常包括多条位线，因此同时可以传输多位。例如，一条M位宽的总线将由M条并行传输线组成，每条传输线传输M位中的一个数据。与像素单元和行处理相比，从诸如RAM之类的存储单元的存储器读出时间要短得多。通常，一半的时钟时间用于读出总线的位线预充，而另一半的时钟时间用于从存储器320读取信号并通过读出放大器感测信号。因此，每个存储操作仅需要几纳秒，而像素单元和行处理操作可能需要500ns至几微秒。因此，替换像素单元和行处理等利用存储单元的操作可减少整体图像传输操作，从而增加了帧速率。

图4示出了现有技术以及图3中描述的组件304和324的数字控制和列数据读出电路400。N(整数)列数据读出电路424由数字控制模块404控制，并由与像素单元阵列的第i行相关联的N个数字存储单元420提供数据。数字控制模块404选择要读出的列。示例性列数据读出子电路424o和424i各自用于存储单元424及其相关列。子电路424o从列0读出存储器数据，而子电路424i从列i读出存储器数据。然而某些功能可能会限制帧速率并增加功耗。子电路424o和424i包含一组晶体管和用于存储元件中的M位的每一位的布线。全部N组M位线在M位输出总线430或430a处合并，其中N个这样的M位数据按顺序输出。这个潜在的大量布线可能会限制电路速度，从而限制帧速率。大量的布线和晶体管可能需要使用大型驱动器晶体管，其操作可能会带来较大的驱动电流和较大的功耗。切换大电流，例如当输出为预充过高，且还会在电源上产生较大的瞬态电压尖峰，则可能产生有害的EMI。

本发明的目的是通过如图5所示的列数据读出电路结构和方法来解决上述问题。图5是根据本发明一个实施例的列数据读出电路500的一个示意图。图5示出了与一个图像传感器像素单元阵列中第i行像素单元的N列相对应的N个存储器数据单元520。每个存储器数据单元520在输入522处将M位数据提供给对应的M位数据移位器524。数字控制模块504同时向每个M位数据移位器524提供时钟信号CLK。数字控制模块504还提供两个附加状态信号φ1和φ2，以同时操作每个M位数据移位器524中的单刀双掷开关。如果需要，M位数据移位器524还可以提供电源电压VDD或接地GND或其他输入信号。每个M位数据移位器524具有输出540，其中最后一个输出540用作列0的M位数据移位器524相邻的M位数据移位器的输入550，列0的M位数据移位器524为数据处理和输出驱动器电路530提供输入。电路530可以是M位并行输出电路，或者加上并行至串行接口电路(未示出)而可以是M位串行输出。

图5包括M位数据移位器电路524的放大图524a，包括输入550a和输出540a以及时钟CLK和由状态信号φ1和φ2操作的单刀双掷(sPDT)开关528a的示意图。M位数据移位器524a的图示电路示出了M个位移位器电路570a，每个电路并行地同时处理从输入522a或输入550a到输出540a的M位数据的其中一位。状态信号φ1和φ2及其相关的单刀双掷开关528a建立了两个信号中只取一个的M位数据移位器电路524的两个互斥工作状态，因此一次仅启用两个开关选项之一。开关528a的公共端子连续地连接到位移位器570a的数据输入端口D。当状态信号φ1被使能时，单刀双掷开关528a的第一部分闭合以将位移位器电路570a的输入连接到来自存储单元的M位数据，即通过输入522a。当状态信号φ2被使能时，单刀双掷开关528a闭合以将位移位器电路570a的输入连接到相邻M位数据移位器的M位数据，即通过输入550a。当状态信号φ1被使能而φ2断开时，位存储数据通过开关528a的第一部分从输入522a加载到位移位器570a中。可选地，当状态信号φ2被使能而状态信号φ1断开时，M位数据移位器524中的位存储数据被允许通过输入550a和528a开关的第二部分在M位数据移位器524之间进行转移。所有的M位数据移位器524都与时钟CLK协调，其中时钟CLK的上升沿启动数据移位操作。而另一种设计可以是在时钟CLK的下降沿启动数据移位操作。

工作时序始于处于关闭状态的时钟信号CLK和状态信号φ1和φ2。第一步是状态信号φ1变为启用状态，或SPDT开关528a的相关部分闭合，然后时钟信号CLK出现上升沿，以启动从列存储器到M位数据移位器524的存储数据传输。与第i行像素单元相关的所有列数据同时被转移。第二步是状态信号中1变为禁用，或其相关的SPDT开关528a断开，随后时钟信号CLK出现下降沿。第三步是使状态信号中2变为有效，或者SPDT开关528a的相关部分闭合，然后时钟信号CLK呈现一个上升沿，存储数据从一个M位数据移位器524传输到相邻的一个。第四步是CLK出现下降沿，然后上升沿，启动从一个M位数据移位器524到相邻一个的另一位数据传输。重复第四步骤，直到与第i行像素单元相关的所有数据都从M位数据移位器524中传输出来并通过M位并行输出530。当状态信号φ2启用时，要输出与第i行像素单元关联的所有数据，需要进行N次数据传输。一旦所有数据被从存储单元加载到M位数据移位器524中，代表成像像素行I被传送到M位并行输出530，然后状态信号φ2被禁用，或者其相关的SPDT开关528a断开。

每个位移位器电路570a可各自包括“D触发器”，只要时钟输入为高电平，不管应用于输入数据端的逻辑电平是什么，其将存储和输出。而一旦时钟输入变为低电平，在时钟转换发生之前，不管输出端上的数据是什么，其将不会改变状态和存储。

M位数据移位器524的所有组件都是数字逻辑门，与现有技术部分模拟电路如图4中的组件424相比，其功耗较少且可以提高帧速率。

在整个说明书中对“一个实施例”，“实施例”，“一个示例”或“示例”的引用意味着结合该实施例或示例描述的特定特征，结构或特性包括在至少一个实施例中。或者本发明的例子。因此，在整个说明书中各处出现的诸如“在一个实施例中”或“在一个示例中”的短语不一定都指代相同的实施例或示例。此外，特定特征，结构或特性可以在一个或多个实施例或示例中以任何合适的方式组合。诸如“顶部”，“向下”，“上方”，“下方”的方向术语用于参考所描述的附图的方向。此外，除非另外特别说明，否则术语“具有”，“包括”，“含有”和类似术语被定义为表示“包含”。特定特征，结构或特性可以包括在集成电路，电子电路，组合逻辑电路或提供所描述的功能的其他合适的组件中。另外，应当理解，此处提供的附图仅用于解释本领域普通技术人员的目的，并且附图不一定按比例绘制。

本发明的所示示例的以上描述(包括摘要中所描述的内容)并非旨在穷举或限于所公开的精确形式。尽管出于说明性目的在本文中描述了本发明的特定实施例和示例，但是在不脱离本发明的更广泛的精神和范围的情况下，可以进行各种等同修改。实际上，应当理解，提供具体的示例结构和材料是出于解释的目的，并且根据本发明的教导，其他结构和材料也可以用于其他实施例和示例中。根据以上详细描述，可以对本发明的实施例进行这些修改。以下权利要求中使用的术语不应被解释为将本发明限制于说明书和权利要求中公开的特定实施例。相反，范围完全由以下权利要求确定，所述权利要求应根据权利要求解释的既定原则来解释。

Claims (6)

1.一种图像传感器，包括：

像素阵列，其具有布置在水平H行和垂直N列的若干图像传感器像素单元，像素单元数据通过控制电路信号从所述像素阵列的N列线上被读出；

单独的模数转换电路，其输入侧耦合在每一列线上，其输出侧耦合到单独的M位宽数据存储电路，其中存储在每一个存储电路的像素单元数据表示从每个列线输出的像素单元数据；

列数据读出电路，包括N个M位数据移位器，每个M位数据移位器具有M位宽的输出，以及单刀双掷开关，其公共端作为M位数据移位器的输入，其中所述单刀双掷开关的第一开关状态信号将其关联的M位数据移位器的输入连接到其关联的M位宽数字存储电路，其中所述单刀双掷开关的第二开关状态信号将其关联的M位数据移位器的输入连接到相邻的M位数据移位器的M位宽输出总线；

M位并行数据处理和输出驱动器，耦合到所述像素阵列的最后一列相关联的M位数据移位器，以从所述图像传感器输出像素单元数据；

其中上述组件使所述图像传感器降低功耗、减少电磁干扰及增加帧速率；

所述图像传感器具有一系列的传输模式，包括以下步骤：

将每行像素的每个像素单元表示为M位数据并存储在一行M位列存储电路；

闭合所述单刀双掷开关的第一开关，并在定时时钟的上升沿或下降沿将M位数据传送到M位数据移位器电路中，然后断开第一开关；以及

关闭所述单刀双掷开关的第二个开关，并在定时时钟下一个连续的上升沿或下降沿将M位数据从每个M位数据移位器电路传输到相邻的M位数据移位器，直到加载到M位数据移位器中的所有数据在第一个开关闭合时都通过M位并行数据处理和输出驱动器被移出。

2.如权利要求1所述的图像传感器，其中，所述像素阵列第一列相关联的M位数据移位器包括一关联的单刀双掷开关，其中所述第二开关状态信号对其没有提供数据输入。

3.如权利要求1所述的图像传感器，其中，每个M位数据移位器包括并行电路结构的M个位移位器，其中每个位数据移位器包括一连接的单刀双掷开关，其公共端子为对应的位移位器提供输入，其中所述单刀双掷开关的第一开关状态将其关联的位移位器的输入连接到M位宽数字存储电路的关联类似位线，并且其中所述单刀双掷开关的第二开关状态将其关联的输入连接到相邻的M位数据移位器的M位宽输出总线的关联类似位线。

4.如权利要求1所述的图像传感器，还包括用于协调所述M位数据移位器之间的成像数据传输的定时时钟。

5.如权利要求3所述的图像传感器，其中，每个所述M个位移位器中包括“D触发器”，只要时钟输入为高电平，不管应用于输入数据端的逻辑电平是什么，其将存储和输出，而一旦时钟输入变为低电平，在时钟转换发生之前，不管输出端上的数据是什么，其将不会改变状态和存储。

6.一种应用于如权利要求1所述的图像传感器的图像读出方法，其具有增加的帧速率，减少的电磁干扰和功耗，其具有一系列的传输模式，包括以下步骤：

将每行像素的每个像素单元表示为M位数据并存储在一行M位列存储电路；

闭合单刀双掷开关的第一开关，并在定时时钟的上升沿将M位数据字传送到M位数据移位器电路的M个位移位器中，然后断开第一开关；以及

关闭单刀双掷开关的第二个开关，并在定时时钟下一个连续的上升沿将M个位移位器的M位数据字从每个M位数据移位器电路传输到相邻的M位数据移位器，直到加载到M位数据移位器中的所有数据，在第一个开关闭合时，都通过M位并行数据处理和输出驱动器被移出。

Images