JP2013031226A - Ｃｍｏｓイメージセンサのための、小サイズ、高利得及び低ノイズのピクセル - Google Patents
Ｃｍｏｓイメージセンサのための、小サイズ、高利得及び低ノイズのピクセル Download PDFInfo
- Publication number
- JP2013031226A JP2013031226A JP2012235434A JP2012235434A JP2013031226A JP 2013031226 A JP2013031226 A JP 2013031226A JP 2012235434 A JP2012235434 A JP 2012235434A JP 2012235434 A JP2012235434 A JP 2012235434A JP 2013031226 A JP2013031226 A JP 2013031226A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- image sensor
- cmos image
- mos transistor
- floating diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000009792 diffusion process Methods 0.000 claims description 25
- 230000005540 biological transmission Effects 0.000 claims description 22
- 238000012546 transfer Methods 0.000 claims description 17
- 230000007704 transition Effects 0.000 claims 4
- 238000006243 chemical reaction Methods 0.000 abstract description 6
- 238000012545 processing Methods 0.000 abstract description 6
- 230000035945 sensitivity Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 9
- 239000002184 metal Substances 0.000 description 5
- 239000013643 reference control Substances 0.000 description 5
- 230000002596 correlated effect Effects 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 230000000875 corresponding effect Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
【課題】固体ＣＭＯＳイメージセンサに関し、更に具体的には、１つのピクセルに２つの
ロウラインのみを有し、光を感知するためのピンフォトダイオード、及び１つ又は２つの
カラムラインを有するＣＭＯＳイメージセンサピクセル並びにそのアレイに関する。
【解決手段】ピクセルは、アドレッシングトランジスタを有さず、感知トランジスタとリ
セットトランジスタは、何れもｐチャネル型ＭＯＳトランジスタである。結果的に、この
ような構造は、極めて低いノイズ動作をもたらす。そして、この新たなピクセル構造は、
標準ＣＤＳ信号処理動作を許容し、ピクセル−ピクセルの不均一性を減少させて、ｋＴＣ
リセットノイズを最小化する。ピクセルは、高感度、高い変換利得、高い応答均一性及び
低ノイズを有し、これは効率的な３Ｔピクセルレイアウトによって可能になる。
【選択図】図２
ロウラインのみを有し、光を感知するためのピンフォトダイオード、及び１つ又は２つの
カラムラインを有するＣＭＯＳイメージセンサピクセル並びにそのアレイに関する。
【解決手段】ピクセルは、アドレッシングトランジスタを有さず、感知トランジスタとリ
セットトランジスタは、何れもｐチャネル型ＭＯＳトランジスタである。結果的に、この
ような構造は、極めて低いノイズ動作をもたらす。そして、この新たなピクセル構造は、
標準ＣＤＳ信号処理動作を許容し、ピクセル−ピクセルの不均一性を減少させて、ｋＴＣ
リセットノイズを最小化する。ピクセルは、高感度、高い変換利得、高い応答均一性及び
低ノイズを有し、これは効率的な３Ｔピクセルレイアウトによって可能になる。
【選択図】図２
Description
本発明は、固体イメージセンサに関し、更に具体的には、高解像度、高性能、及び極め
て小さなピクセルサイズを有するＣＭＯＳイメージセンサに関する。特に、本発明は、１
つのピクセルに対し、３つのトランジスタ、２つのロウライン及び２つのカラムラインの
みを有するピクセルに関する。また、本発明は、感知及びリセットのための低ノイズのｐ
チャネルＭＯＳトランジスタを有し、アドレッシングトランジスタを有せず、通常、４Ｔ
（ｆｏｕｒ ｔｒａｎｓｉｓｔｏｒｓ）ピクセル構造と共に用いられていた低ノイズの標
準相関二重サンプリング動作が可能なピクセルに関する。
て小さなピクセルサイズを有するＣＭＯＳイメージセンサに関する。特に、本発明は、１
つのピクセルに対し、３つのトランジスタ、２つのロウライン及び２つのカラムラインの
みを有するピクセルに関する。また、本発明は、感知及びリセットのための低ノイズのｐ
チャネルＭＯＳトランジスタを有し、アドレッシングトランジスタを有せず、通常、４Ｔ
（ｆｏｕｒ ｔｒａｎｓｉｓｔｏｒｓ）ピクセル構造と共に用いられていた低ノイズの標
準相関二重サンプリング動作が可能なピクセルに関する。
一般的なイメージセンサは、衝突する光子をセンサピクセルに集積する（集まる）電子
に変換することによって光を感知する。集積サイクルの完了後、集まった電荷は電圧に変
換され、これは、センサの出力端子に供給される。一般的なＣＭＯＳイメージセンサにお
いて、電荷−電圧変換は、ピクセル自体によって直接達成され、アナログピクセル電圧は
、様々なピクセルアドレッシング及びスキャニング方式によって出力端子に伝送される。
また、アナログ信号は、チップの出力に到達する前に、デジタル信号にオンチップ変換す
ることができる。ピクセルには、通常、適合したアドレッシングトランジスタによりピク
セルに接続された感知ラインを駆動するソースフォロワ（ｓｏｕｒｃｅ ｆｏｌｌｏｗｅ
ｒ）及びバッファ増幅器が統合される。電荷−電圧変換が完了し、その結果として、信号
がピクセルから伝送された後、ピクセルは、新たな電荷の蓄積を用意するためにリセット
される。電荷検出ノードとしてフローティング拡散（ＦＤ）を用いるピクセルにおいて、
リセットは、瞬間的にＦＤノードを基準電圧に導電性接続するリセットトランジスタのタ
ーンオンによって達成される。このステップは、集まった電荷を除去するが、この技術分
野で公知となっているように、ｋＴＣリセットノイズを発生する。ｋＴＣノイズは、好ま
しい低ノイズ性能への達成のために、相関二重サンプリング（ＣＤＳ）信号処理技術によ
って除去されなければならない。ＣＤＳ概念を用いる通常のＣＯＭＳセンサは、ピクセル
に４Ｔを備えなければならない。４Ｔピクセル回路の一例は、Ｇｕｉｄａｓｈの米国特許
５，８８１，１８４号から見出すことができる。
に変換することによって光を感知する。集積サイクルの完了後、集まった電荷は電圧に変
換され、これは、センサの出力端子に供給される。一般的なＣＭＯＳイメージセンサにお
いて、電荷−電圧変換は、ピクセル自体によって直接達成され、アナログピクセル電圧は
、様々なピクセルアドレッシング及びスキャニング方式によって出力端子に伝送される。
また、アナログ信号は、チップの出力に到達する前に、デジタル信号にオンチップ変換す
ることができる。ピクセルには、通常、適合したアドレッシングトランジスタによりピク
セルに接続された感知ラインを駆動するソースフォロワ（ｓｏｕｒｃｅ ｆｏｌｌｏｗｅ
ｒ）及びバッファ増幅器が統合される。電荷−電圧変換が完了し、その結果として、信号
がピクセルから伝送された後、ピクセルは、新たな電荷の蓄積を用意するためにリセット
される。電荷検出ノードとしてフローティング拡散（ＦＤ）を用いるピクセルにおいて、
リセットは、瞬間的にＦＤノードを基準電圧に導電性接続するリセットトランジスタのタ
ーンオンによって達成される。このステップは、集まった電荷を除去するが、この技術分
野で公知となっているように、ｋＴＣリセットノイズを発生する。ｋＴＣノイズは、好ま
しい低ノイズ性能への達成のために、相関二重サンプリング（ＣＤＳ）信号処理技術によ
って除去されなければならない。ＣＤＳ概念を用いる通常のＣＯＭＳセンサは、ピクセル
に４Ｔを備えなければならない。４Ｔピクセル回路の一例は、Ｇｕｉｄａｓｈの米国特許
５，８８１，１８４号から見出すことができる。
このような高性能ピクセルは、ピクセルに統合された４Ｔを備えることによって、その
動作のために何本かの信号ラインが求められる。通常、このようなピクセルは、ロウ方向
にリセットライン、電荷伝送ライン及びアドレッシングラインを有し、カラム方向にＶｄ
ｄライン及びＶｏｕｔラインを有する。隣接するピクセル間で対応するトランジスタ及び
このラインの一部を共有することができるが、これは、ピクセル内の相互接続ラインに係
って他の困難な問題を発生させる。多数のトランジスタ及び数の増加したロウラインとカ
ラムラインは、重要なピクセル面積を消費し、それによって電荷の保持及び光感知に用い
ることも可能としていたアクティブピクセル面積を大きく減少させる。
動作のために何本かの信号ラインが求められる。通常、このようなピクセルは、ロウ方向
にリセットライン、電荷伝送ライン及びアドレッシングラインを有し、カラム方向にＶｄ
ｄライン及びＶｏｕｔラインを有する。隣接するピクセル間で対応するトランジスタ及び
このラインの一部を共有することができるが、これは、ピクセル内の相互接続ラインに係
って他の困難な問題を発生させる。多数のトランジスタ及び数の増加したロウラインとカ
ラムラインは、重要なピクセル面積を消費し、それによって電荷の保持及び光感知に用い
ることも可能としていたアクティブピクセル面積を大きく減少させる。
図１は、従来の４Ｔピクセルを簡略に示す回路図である。ピンフォトダイオード（ｐｉ
ｎｎｅｄ ｐｈｏｔｏｄｉｏｄｅ）１０１は、電荷伝送トランジスタ１０２を介してＦＤ
ノード１０３に結合されている。感知ソースフォロワ（ＳＦ）トランジスタ１０４は、Ｆ
Ｄノード１０３に接続されたゲート、Ｖｄｄノード１０５に接続されたドレイン、及びア
ドレッシングトランジスタ１０６を介して出力カラムバス１０７に接続されたソースを有
する。Ｖｄｄノード１０５は、Ｖｄｄカラムバス１０８に接続されている。ＦＤノード１
０３は、リセットトランジスタ１０９によってＶｄｄノード１０５にリセットされる。リ
セットトランジスタ１０９のゲートは、第１ロウバスライン１１０によって制御され、ア
ドレッシングトランジスタ１０６は、第２ロウバスライン１１１によって制御され、電荷
伝送トランジスタ１０２のゲートは、第３ロウバスライン１１２によって制御される。
ｎｎｅｄ ｐｈｏｔｏｄｉｏｄｅ）１０１は、電荷伝送トランジスタ１０２を介してＦＤ
ノード１０３に結合されている。感知ソースフォロワ（ＳＦ）トランジスタ１０４は、Ｆ
Ｄノード１０３に接続されたゲート、Ｖｄｄノード１０５に接続されたドレイン、及びア
ドレッシングトランジスタ１０６を介して出力カラムバス１０７に接続されたソースを有
する。Ｖｄｄノード１０５は、Ｖｄｄカラムバス１０８に接続されている。ＦＤノード１
０３は、リセットトランジスタ１０９によってＶｄｄノード１０５にリセットされる。リ
セットトランジスタ１０９のゲートは、第１ロウバスライン１１０によって制御され、ア
ドレッシングトランジスタ１０６は、第２ロウバスライン１１１によって制御され、電荷
伝送トランジスタ１０２のゲートは、第３ロウバスライン１１２によって制御される。
光子１１３がフォトダイオードに衝突することによって、フォトダイオードに電子電荷
が発生する。電荷集積の完了後、ＦＤノード１０３はリセットされ、フォトダイオードか
らの全ての電荷は、ＦＤノード１０３上に伝送される。これは、ＦＤノードの電圧を最初
のリセットレベルから新しい信号レベルに変化させるのである。次に、ＦＤノード上のリ
セットレベルと信号レベルは、何れもＳＦトランジスタ１０４によって感知され、両レベ
ルは、出力カラムバス１０７上に伝送され、また、削除及び追加処理のために、カラム信
号処理回路にも伝送される。信号レベルからのリセットレベルの削除は、相関二重サンプ
リングと呼ばれ、これは、信号からｋＴＣノイズ及びトランジスタ臨界値の不均一性を除
去する。これは、４Ｔピクセル回路の主要効果の１つである。
が発生する。電荷集積の完了後、ＦＤノード１０３はリセットされ、フォトダイオードか
らの全ての電荷は、ＦＤノード１０３上に伝送される。これは、ＦＤノードの電圧を最初
のリセットレベルから新しい信号レベルに変化させるのである。次に、ＦＤノード上のリ
セットレベルと信号レベルは、何れもＳＦトランジスタ１０４によって感知され、両レベ
ルは、出力カラムバス１０７上に伝送され、また、削除及び追加処理のために、カラム信
号処理回路にも伝送される。信号レベルからのリセットレベルの削除は、相関二重サンプ
リングと呼ばれ、これは、信号からｋＴＣノイズ及びトランジスタ臨界値の不均一性を除
去する。これは、４Ｔピクセル回路の主要効果の１つである。
しかし、４Ｔは、重要なアクティブピクセル面積を多く占め、動作のために３つの第１
〜第３ロウ制御ライン１１０，１１１，１１２を要求する。これが本回路の短所であり、
これは、時々、複数のフォトダイオードと回路とを共有することによって補償される。し
かし、回路の共有もやはり短所となる。このような回路において、ＦＤノードのキャパシ
タンスは増加し、ピクセル感度を減少させ、また、相互接続ラインも重要なピクセル面積
を占める。このような概念の異なる短所は、やや非対称のレイアウト及び電気的機能であ
り、これは結果的に、非対称の光学的及び電気的なクロストーク問題をもたらす。したが
って、ピンフォトダイオードを用いた電荷伝送概念を維持し、ピクセルにおけるトランジ
スタの数を減少させ、ピクセルの対称性を維持することが好ましい。
〜第３ロウ制御ライン１１０，１１１，１１２を要求する。これが本回路の短所であり、
これは、時々、複数のフォトダイオードと回路とを共有することによって補償される。し
かし、回路の共有もやはり短所となる。このような回路において、ＦＤノードのキャパシ
タンスは増加し、ピクセル感度を減少させ、また、相互接続ラインも重要なピクセル面積
を占める。このような概念の異なる短所は、やや非対称のレイアウト及び電気的機能であ
り、これは結果的に、非対称の光学的及び電気的なクロストーク問題をもたらす。したが
って、ピンフォトダイオードを用いた電荷伝送概念を維持し、ピクセルにおけるトランジ
スタの数を減少させ、ピクセルの対称性を維持することが好ましい。
そこで、本発明は、上記のような従来技術の問題を解決するためになされたものであっ
て、その目的は、極めて小さなピクセルサイズ、及び１つのピクセルに２つのロウアドレ
ッシングライン及び２つのカラムラインのみを有し、アドレッシングトランジスタを有し
ないピクセルを備えた実用的なＣＭＯＳイメージセンサ装置を提供することにある。
て、その目的は、極めて小さなピクセルサイズ、及び１つのピクセルに２つのロウアドレ
ッシングライン及び２つのカラムラインのみを有し、アドレッシングトランジスタを有し
ないピクセルを備えた実用的なＣＭＯＳイメージセンサ装置を提供することにある。
また、本発明の他の目的は、光感知のためにピンフォトダイオードを用い、ピクセルが
３つのトランジスタのみを有し、いかなる回路の共有もなく、大きな電荷変換利得を有す
る小さなピクセルを生成することを許容し、完全なＣＤＳ動作を提供して、ｋＴＣノイズ
の除去を行い、かつ、ピンフォトダイオードからの完全な電荷伝送を達成する、ＣＭＯＳ
イメージセンサピクセルを提供することにある。
３つのトランジスタのみを有し、いかなる回路の共有もなく、大きな電荷変換利得を有す
る小さなピクセルを生成することを許容し、完全なＣＤＳ動作を提供して、ｋＴＣノイズ
の除去を行い、かつ、ピンフォトダイオードからの完全な電荷伝送を達成する、ＣＭＯＳ
イメージセンサピクセルを提供することにある。
上記目的を達成するための本発明は、小さなピクセルサイズのＣＭＯＳイメージセンサ
を構成するために、異なる接近法で説明するが、これは、従来の困難性を克服し、従来の
接近法よりも簡単でかつ実用的な解決法を提供する。本発明は、向上した電荷保持容量、
増加した光開口部応答及び増加した感度を有する更に小さなピクセルを提供する。
を構成するために、異なる接近法で説明するが、これは、従来の困難性を克服し、従来の
接近法よりも簡単でかつ実用的な解決法を提供する。本発明は、向上した電荷保持容量、
増加した光開口部応答及び増加した感度を有する更に小さなピクセルを提供する。
また、本発明は、アドレッシングトランジスタをピクセルから除去し、電荷感知トラン
ジスタ（ソースフォロワトランジスタ）を低ノイズのｐチャネルＭＯＳトランジスタに取
り替えることによって、いかなる回路の共有もなく、２つのロウアドレッシングライン及
び２つのカラムラインのみを有する。したがって、出力カラムライン（Ｖｏｕｔライン）
は、１つのカラムにおいて全てのピクセル感知トランジスタソースフォロワ拡散に対して
共通する。
ジスタ（ソースフォロワトランジスタ）を低ノイズのｐチャネルＭＯＳトランジスタに取
り替えることによって、いかなる回路の共有もなく、２つのロウアドレッシングライン及
び２つのカラムラインのみを有する。したがって、出力カラムライン（Ｖｏｕｔライン）
は、１つのカラムにおいて全てのピクセル感知トランジスタソースフォロワ拡散に対して
共通する。
また、ピクセルからアドレッシングトランジスタを除去することによって、小さなピク
セルサイズを達成するために回路を共有する必要がなく、その結果、ＦＤキャパシタンス
が非常に小さくすることができ、ピクセル電荷変換利得の大きな増加を達成することがで
きる。
セルサイズを達成するために回路を共有する必要がなく、その結果、ＦＤキャパシタンス
が非常に小さくすることができ、ピクセル電荷変換利得の大きな増加を達成することがで
きる。
本発明を従来技術と区別し、実際に設計可能な他の特徴は、やはりｐチャネル型ＭＯＳ
のリセットトランジスタである。これは、トランジスタ臨界値によるいかなる電圧損失も
発生せずにピクセルＦＤノードのハードリセットを許容する。
のリセットトランジスタである。これは、トランジスタ臨界値によるいかなる電圧損失も
発生せずにピクセルＦＤノードのハードリセットを許容する。
最後に、本発明を従来技術と区別する重要な特徴は、ピクセルに３つのトランジスタの
み有させるにもかかわらず、完全なＣＤＳ動作を用いて、ピンフォトダイオードからの電
荷伝送及びｋＴＣリセットノイズの完全な除去を行い、かつ、電荷を感知することができ
るという点である。
み有させるにもかかわらず、完全なＣＤＳ動作を用いて、ピンフォトダイオードからの電
荷伝送及びｋＴＣリセットノイズの完全な除去を行い、かつ、電荷を感知することができ
るという点である。
以下、添付された図面を参照して本発明の好ましい実施形態をより詳細に説明する。
図２は、本発明に係るピクセルを簡略に示す回路図である。同図に示すように、ピンフ
ォトダイオード２０１が電荷伝送トランジスタ２０２を介して電荷検出ノードであるＦＤ
ノード２０３に結合されている。ＦＤノード２０３は、ｐチャネルＭＯＳトランジスタの
リセットトランジスタ２０９によって基準制御信号Ｖｒｆノード２０５にリセットされる
。ＦＤノード上の電圧は、カラムバスラインである出力Ｖｏｕｔライン２０７に接続され
たソース及び基板に接続されたドレインを有するｐチャネルＭＯＳトランジスタのソース
フォロワ（ＳＦ）トランジスタ２０４によって感知される。また、前記ソースフォロワ（
ＳＦ）トランジスタ２０４のボディは、カラムバスラインである基準制御信号Ｖｒｆライ
ン２０８に接続されている。前記ＳＦトランジスタ２０４の臨界値は、該ＳＦトランジス
タ２０４が空乏型になるように、チャネル領域２０６に適合した埋め込みによって変形す
る。特に、小サイズが要求される場合、このようなトランジスタが標準ｎチャネルトラン
ジスタよりもノイズ性能面に優れているということがこの技術分野で公知となっているよ
うに、ｐチャネル型と空乏モードは、何れも低ノイズ動作に適するように前記ＳＦトラン
ジスタを生成する。このピクセルを動作させるために、電荷伝送トランジスタ２０２のゲ
ートは、ロウバスラインである伝送制御信号Ｖｔｘライン２１１に接続され、リセットト
ランジスタ２０９のゲートは、ロウバスラインであるピクセルリセット制御信号Ｖｒｘラ
イン２１０に接続されている。このピクセルにアドレッシングトランジスタは存在しない
。即ち、従来とは異なり、ｐチャネルＭＯＳトランジスタのソースフォロワ（ＳＦ）トラ
ンジスタ２０４から提供されるピクセル出力信号は、アドレッシングなしにピクセルの出
力信号ライン２０７に伝達される。
ォトダイオード２０１が電荷伝送トランジスタ２０２を介して電荷検出ノードであるＦＤ
ノード２０３に結合されている。ＦＤノード２０３は、ｐチャネルＭＯＳトランジスタの
リセットトランジスタ２０９によって基準制御信号Ｖｒｆノード２０５にリセットされる
。ＦＤノード上の電圧は、カラムバスラインである出力Ｖｏｕｔライン２０７に接続され
たソース及び基板に接続されたドレインを有するｐチャネルＭＯＳトランジスタのソース
フォロワ（ＳＦ）トランジスタ２０４によって感知される。また、前記ソースフォロワ（
ＳＦ）トランジスタ２０４のボディは、カラムバスラインである基準制御信号Ｖｒｆライ
ン２０８に接続されている。前記ＳＦトランジスタ２０４の臨界値は、該ＳＦトランジス
タ２０４が空乏型になるように、チャネル領域２０６に適合した埋め込みによって変形す
る。特に、小サイズが要求される場合、このようなトランジスタが標準ｎチャネルトラン
ジスタよりもノイズ性能面に優れているということがこの技術分野で公知となっているよ
うに、ｐチャネル型と空乏モードは、何れも低ノイズ動作に適するように前記ＳＦトラン
ジスタを生成する。このピクセルを動作させるために、電荷伝送トランジスタ２０２のゲ
ートは、ロウバスラインである伝送制御信号Ｖｔｘライン２１１に接続され、リセットト
ランジスタ２０９のゲートは、ロウバスラインであるピクセルリセット制御信号Ｖｒｘラ
イン２１０に接続されている。このピクセルにアドレッシングトランジスタは存在しない
。即ち、従来とは異なり、ｐチャネルＭＯＳトランジスタのソースフォロワ（ＳＦ）トラ
ンジスタ２０４から提供されるピクセル出力信号は、アドレッシングなしにピクセルの出
力信号ライン２０７に伝達される。
図３は、理解の一助とするための、ピクセルの動作の一実施形態を簡略に示すタイミン
グ図である。これは、リセット制御信号Ｖｒｘ、基準制御信号Ｖｒｆ及び伝送制御信号Ｖ
ｔｘのタイミングである。
グ図である。これは、リセット制御信号Ｖｒｘ、基準制御信号Ｖｒｆ及び伝送制御信号Ｖ
ｔｘのタイミングである。
同図に示すように、実線３０１は、選択されたピクセルリセット制御信号ライン２１０
に供給されるＶｒｘパルス波形を示している。Ｖｒｘパルス電圧レベルが論理ハイレベル
であれば、リセットトランジスタ２０９はターンオフされる。同図に点線３０２で示すよ
うに、選択されていないピクセルは、引き続き自体のリセットラインがバイアスされた論
理ローレベルを有する。実線３０３で示すように、Ｖｒｆバイアスは、Ｖｒｘパルスが論
理ハイレベルに変換されている間に、しばらくの間、例えば、０．５Ｖだけ低いレベル（
例えば、２．８Ｖ対比２．３Ｖ）になる。結果的に、Ｖｒｆパルスは、選択されたピクセ
ルのＦＤノードバイアスが同じカラムに接続された全てのピクセルのＦＤノードのリセッ
トよりも約０．５Ｖ低くなる。また、前記Ｖｒｆパルスは、ただ１つの選択されたピクセ
ルのＳＦトランジスタ２０４をターンオンさせる。このような動作は、アドレッシングト
ランジスタに対するいかなる要求もなく、電荷感知用ｐチャネルＭＯＳトランジスタ（即
ち、図２の２０４）を用いることによって可能になる。ピクセルからのアドレッシングト
ランジスタの除去は、ピクセルの出力抵抗及びそれに伴う駆動能力を改善し、ピクセルの
一時的なノイズを減少させ、ピクセルトランジスタの数を減少させ、最後に、ピクセルロ
ウ制御ラインの数を減少させる。その他のピクセル動作は、標準と同様である。ピクセル
の出力リセットレベルは、時間３０５でサンプリングされる。続いて、Ｖｔｘパルス３０
４によって、最後に、時間３０６でピクセル出力をサンプリングする。カラム処理回路は
、ＣＤＳ信号の削除だけでなく、適合したピクセルバイアスの電流を提供し、また、信号
処理機能を提供する。
に供給されるＶｒｘパルス波形を示している。Ｖｒｘパルス電圧レベルが論理ハイレベル
であれば、リセットトランジスタ２０９はターンオフされる。同図に点線３０２で示すよ
うに、選択されていないピクセルは、引き続き自体のリセットラインがバイアスされた論
理ローレベルを有する。実線３０３で示すように、Ｖｒｆバイアスは、Ｖｒｘパルスが論
理ハイレベルに変換されている間に、しばらくの間、例えば、０．５Ｖだけ低いレベル（
例えば、２．８Ｖ対比２．３Ｖ）になる。結果的に、Ｖｒｆパルスは、選択されたピクセ
ルのＦＤノードバイアスが同じカラムに接続された全てのピクセルのＦＤノードのリセッ
トよりも約０．５Ｖ低くなる。また、前記Ｖｒｆパルスは、ただ１つの選択されたピクセ
ルのＳＦトランジスタ２０４をターンオンさせる。このような動作は、アドレッシングト
ランジスタに対するいかなる要求もなく、電荷感知用ｐチャネルＭＯＳトランジスタ（即
ち、図２の２０４）を用いることによって可能になる。ピクセルからのアドレッシングト
ランジスタの除去は、ピクセルの出力抵抗及びそれに伴う駆動能力を改善し、ピクセルの
一時的なノイズを減少させ、ピクセルトランジスタの数を減少させ、最後に、ピクセルロ
ウ制御ラインの数を減少させる。その他のピクセル動作は、標準と同様である。ピクセル
の出力リセットレベルは、時間３０５でサンプリングされる。続いて、Ｖｔｘパルス３０
４によって、最後に、時間３０６でピクセル出力をサンプリングする。カラム処理回路は
、ＣＤＳ信号の削除だけでなく、適合したピクセルバイアスの電流を提供し、また、信号
処理機能を提供する。
図４は、より明確に説明するための、ＣＭＯＳセンサピクセルの可能なレイアウトの一
実施形態を簡略に示す図である。アクティブ領域４０１は、ピンフォトダイオード４０８
、伝送ゲート４０４及びｎ＋フローティング拡散（ＦＤ）４０３を備える。他のアクティ
ブ領域４０２は、リセットトランジスタゲート４０５及び信号感知トランジスタゲート４
０６を備える。この領域は、下に埋め込まれたｎウェル（ｗｅｌｌ）（図示せず）を有す
る。ｎウェルとのコンタクトは、ｎ＋領域４０７によって提供される。ｎウェル領域は、
感知トランジスタｐ＋ドレイン接続を基板に提供するために、点線４０９によって境界と
する。２つの他の点線４１０は、各々ｎ領域４１１によって互いに分離された感知トラン
ジスタとリセットトランジスタとに対するｐ＋ソースドレイン境界を示す。局部的相互接
続（以下、ＬＩＣとする）４１２は、リセットトランジスタのドレインをＦＤ及び感知ト
ランジスタ４０６のゲートと接続させる。リセットトランジスタのソースは、ｎウェルｎ
＋領域４０７と共に、第１金属レベルを用いて形成される共通カラムバスラインＶｒｆ４
１３に接続される。感知トランジスタ４１４のソースも第１金属レベルによって形成され
る出力カラムバスラインＶｏｕｔ４１５に接続される。伝送ゲートロウバスラインＶｔｘ
４１６は、同じロウに接続された全ての伝送ゲート４０４に信号を供給し、同様にロウバ
スラインＶｒｘ４１７は、同じロウに接続された全てのリセットゲート４０５に信号を供
給する。この２つのロウバスライン４１６，４１７は、第２金属レベルを用いて形成され
る。ＬＩＣを用いることによって、ピクセルにおいて２つの金属層のみを有することがで
き、これは、ピクセル上部構造の高さを減少させ、それによって、ピクセルの光学的特性
を改善する。また、前記実施形態は、この技術分野で通常の知識を有する者が変形及び変
更を行うことができる。前記ピクセルを標準ピクセルと区別する主な特徴は、ピクセルに
おけるｎウェル領域、及び２つのｐチャネルＭＯＳトランジスタの存在である。このうち
の１つは、電荷感知のためであり、もう１つは、ＦＤノードをリセットするためである。
実施形態を簡略に示す図である。アクティブ領域４０１は、ピンフォトダイオード４０８
、伝送ゲート４０４及びｎ＋フローティング拡散（ＦＤ）４０３を備える。他のアクティ
ブ領域４０２は、リセットトランジスタゲート４０５及び信号感知トランジスタゲート４
０６を備える。この領域は、下に埋め込まれたｎウェル（ｗｅｌｌ）（図示せず）を有す
る。ｎウェルとのコンタクトは、ｎ＋領域４０７によって提供される。ｎウェル領域は、
感知トランジスタｐ＋ドレイン接続を基板に提供するために、点線４０９によって境界と
する。２つの他の点線４１０は、各々ｎ領域４１１によって互いに分離された感知トラン
ジスタとリセットトランジスタとに対するｐ＋ソースドレイン境界を示す。局部的相互接
続（以下、ＬＩＣとする）４１２は、リセットトランジスタのドレインをＦＤ及び感知ト
ランジスタ４０６のゲートと接続させる。リセットトランジスタのソースは、ｎウェルｎ
＋領域４０７と共に、第１金属レベルを用いて形成される共通カラムバスラインＶｒｆ４
１３に接続される。感知トランジスタ４１４のソースも第１金属レベルによって形成され
る出力カラムバスラインＶｏｕｔ４１５に接続される。伝送ゲートロウバスラインＶｔｘ
４１６は、同じロウに接続された全ての伝送ゲート４０４に信号を供給し、同様にロウバ
スラインＶｒｘ４１７は、同じロウに接続された全てのリセットゲート４０５に信号を供
給する。この２つのロウバスライン４１６，４１７は、第２金属レベルを用いて形成され
る。ＬＩＣを用いることによって、ピクセルにおいて２つの金属層のみを有することがで
き、これは、ピクセル上部構造の高さを減少させ、それによって、ピクセルの光学的特性
を改善する。また、前記実施形態は、この技術分野で通常の知識を有する者が変形及び変
更を行うことができる。前記ピクセルを標準ピクセルと区別する主な特徴は、ピクセルに
おけるｎウェル領域、及び２つのｐチャネルＭＯＳトランジスタの存在である。このうち
の１つは、電荷感知のためであり、もう１つは、ＦＤノードをリセットするためである。
もちろん、図５に示すように、前記ピクセルを回路共有の構成で配置することもできる
。このような構成は、１つのフォトサイトに２つのロウバスラインを維持することを許容
し、カラムバスラインの数をただ１つに減少させる。これは、極めて小さなピクセルを設
計する場合、又は、ＬＩＣ相互接続技術が容易な場合に効果的である。このような共有構
成において、各ピンフォトダイオード５０１，５０２は、対応する電荷伝送トランジスタ
５０３，５０４を介して共通ＦＤノード５１３に接続されている。このノードは、リセッ
トトランジスタ５０７によってロウバスライン５０８にリセットされる。感知トランジス
タ５０６は、基板及び単一出力カラムバスライン５１２に接続されている。基準バイアス
及びｎウェルは、ロウバスライン５０８によって提供される。ロウバスライン５１０，５
１１は、各々電荷伝送トランジスタ５０３，５０４のゲートに電荷伝送パルス信号を供給
する。その結果、１つのフォトダイオードに２つのロウバスラインのみが存在し、これは
、より小さく、かつ、より効率的なピクセルレイアウトをもたらす。
。このような構成は、１つのフォトサイトに２つのロウバスラインを維持することを許容
し、カラムバスラインの数をただ１つに減少させる。これは、極めて小さなピクセルを設
計する場合、又は、ＬＩＣ相互接続技術が容易な場合に効果的である。このような共有構
成において、各ピンフォトダイオード５０１，５０２は、対応する電荷伝送トランジスタ
５０３，５０４を介して共通ＦＤノード５１３に接続されている。このノードは、リセッ
トトランジスタ５０７によってロウバスライン５０８にリセットされる。感知トランジス
タ５０６は、基板及び単一出力カラムバスライン５１２に接続されている。基準バイアス
及びｎウェルは、ロウバスライン５０８によって提供される。ロウバスライン５１０，５
１１は、各々電荷伝送トランジスタ５０３，５０４のゲートに電荷伝送パルス信号を供給
する。その結果、１つのフォトダイオードに２つのロウバスラインのみが存在し、これは
、より小さく、かつ、より効率的なピクセルレイアウトをもたらす。
本発明は、１つのピクセルに２つのロウアドレッシングラインと１つ又は２つのカラム
ラインのみを有し、アドレッシングトランジスタを有しないピクセルを備えた実用的かつ
極めて小さなピクセルサイズのＣＭＯＳイメージセンサ装置を提供する。また、光感知の
ために、ピンフォトダイオードを用い、ピクセルに３つのトランジスタのみを有し、いか
なる回路の共有もなく、大きな電荷変換利得を有する小さなピクセルを生成することを許
容する。更に、完全なＣＤＳ動作を提供し、ｋＴＣノイズの除去を行い、かつ、ピンフォ
トダイオードからの完全な電荷伝送を達成するＣＭＯＳイメージセンサピクセルを提供す
る。
ラインのみを有し、アドレッシングトランジスタを有しないピクセルを備えた実用的かつ
極めて小さなピクセルサイズのＣＭＯＳイメージセンサ装置を提供する。また、光感知の
ために、ピンフォトダイオードを用い、ピクセルに３つのトランジスタのみを有し、いか
なる回路の共有もなく、大きな電荷変換利得を有する小さなピクセルを生成することを許
容する。更に、完全なＣＤＳ動作を提供し、ｋＴＣノイズの除去を行い、かつ、ピンフォ
トダイオードからの完全な電荷伝送を達成するＣＭＯＳイメージセンサピクセルを提供す
る。
以上、ＰチャネルＭＯＳリセットトランジスタとＰチャネルＭｏｓ感知トランジスタ、
及びピクセルに対し、２つのロウラインと１つ又は２つのカラムラインとを有する新たな
ＣＭＯＳイメージセンサピクセルの好ましい実施形態について説明し、本発明は、上記し
た実施形態に限定されるものではなく、本発明に係る技術的思想の範囲から逸脱しない範
囲内で様々な変更が可能であり、それらも本発明の技術的範囲に属する。
及びピクセルに対し、２つのロウラインと１つ又は２つのカラムラインとを有する新たな
ＣＭＯＳイメージセンサピクセルの好ましい実施形態について説明し、本発明は、上記し
た実施形態に限定されるものではなく、本発明に係る技術的思想の範囲から逸脱しない範
囲内で様々な変更が可能であり、それらも本発明の技術的範囲に属する。
２０１ ピンフォトダイオード
２０２ 電荷伝送トランジスタ
２０３ ＦＤノード
２０４ ソースフォロワ（ＳＦ）トランジスタ
２０５ 基準制御信号Ｖｒｆノード
２０６ チャネル領域
２０７ 出力Ｖｏｕｔライン
２０８ 基準制御信号Ｖｒｆライン
２０９ リセットトランジスタ
２１０ リセット制御信号Ｖｒｘライン
２１１ 伝送制御信号Ｖｔｘライン
２０２ 電荷伝送トランジスタ
２０３ ＦＤノード
２０４ ソースフォロワ（ＳＦ）トランジスタ
２０５ 基準制御信号Ｖｒｆノード
２０６ チャネル領域
２０７ 出力Ｖｏｕｔライン
２０８ 基準制御信号Ｖｒｆライン
２０９ リセットトランジスタ
２１０ リセット制御信号Ｖｒｘライン
２１１ 伝送制御信号Ｖｔｘライン
Claims (22)
- ピンフォトダイオード（ｐｉｎｎｅｄ ｐｈｏｔｏｄｉｏｄｅ）と、
伝送制御信号によって前記ピンフォトダイオードに集積された電荷を伝送するための伝
送手段と、
該伝送手段を介して電荷を受けるフローティング拡散と、
リセット制御信号によって前記フローティング拡散をリセットする第１のｐ型ＭＯＳト
ランジスタと、
前記フローティング拡散の電荷に応じてピクセル出力信号を提供するための第２のｐ型
ＭＯＳトランジスタと
を備えることを特徴とするＣＭＯＳイメージセンサピクセル。 - 前記ピクセル出力信号が、
アドレッシングなしにピクセル出力信号ラインに提供されることを特徴とする請求項１
に記載のＣＭＯＳイメージセンサピクセル。 - 前記第２のｐ型ＭＯＳトランジスタが、
自体のボディに前記第１のｐ型ＭＯＳトランジスタのソースと共に基準バイアスを受け
ることを特徴とする請求項１に記載のＣＭＯＳイメージセンサピクセル。 - 前記第１のｐ型ＭＯＳトランジスタが、前記リセット制御信号をゲートに受け、前記フ
ローティング拡散にドレインが接続され、
前記第２のｐ型ＭＯＳトランジスタが、前記フローティング拡散にゲートが接続され、
ドレインに接地信号を受けて、ソース側に前記ピクセル出力信号を出力することを特徴と
する請求項３に記載のＣＭＯＳイメージセンサピクセル。 - 前記フローティング拡散をリセットさせるために、前記伝送制御信号がディセーブル状
態であり、前記リセット制御信号が論理ローレベルから論理ハイレベルに遷移するとき、
前記基準バイアスが所定の量だけ低くなるパルス信号として提供されることを特徴とする
請求項４に記載のＣＭＯＳイメージセンサピクセル。 - 前記伝送手段が、
前記ピンフォトダイオードと前記フローティング拡散との間にチャネルを構成するため
の伝送ゲートを備えることを特徴とする請求項１に記載のＣＭＯＳイメージセンサピクセ
ル。 - 前記第２のｐ型ＭＯＳトランジスタが、
空乏型であることを特徴とする請求項１に記載のＣＭＯＳイメージセンサピクセル。 - 複数のピンフォトダイオードと、
伝送制御信号によって前記ピンフォトダイオードに集積された電荷を伝送するための複
数の電荷伝送手段と、
対応する前記電荷伝送手段を介して複数のピンフォトダイオードから電荷を受ける共通
フローティング拡散と、
リセット制御信号によって前記共通フローティング拡散をリセットする第１のｐ型ＭＯ
Ｓトランジスタと、
前記共通フローティング拡散の電荷に応じてピクセル出力信号を提供するための第２の
ｐ型ＭＯＳトランジスタと
を備えることを特徴とするＣＭＯＳイメージセンサピクセル。 - 前記ピクセル出力信号が、
アドレッシングなしにピクセル出力信号ラインに提供されることを特徴とする請求項８
に記載のＣＭＯＳイメージセンサピクセル。 - 前記第２のｐ型ＭＯＳトランジスタが、
自体のボディに前記第１のｐ型ＭＯＳトランジスタのソースと共に基準バイアスを受け
ることを特徴とする請求項８に記載のＣＭＯＳイメージセンサピクセル。 - 前記第１のｐ型ＭＯＳトランジスタが、前記リセット制御信号をゲートに受け、前記共
通フローティング拡散にドレインが接続され、
前記第２のｐ型ＭＯＳトランジスタが、前記共通フローティング拡散にゲートが接続さ
れ、ドレインに接地信号を受けて、ソース側に前記ピクセル出力信号を出力することを特
徴とする請求項１０に記載のＣＭＯＳイメージセンサピクセル。 - 前記共通フローティング拡散をリセットさせるために、前記伝送制御信号がディセーブ
ル状態であり、前記リセット制御信号が論理ローレベルから論理ハイレベルに遷移すると
き、前記基準バイアスが所定の量だけ低くなったパルス信号として提供されることを特徴
とする請求項１１に記載のＣＭＯＳイメージセンサピクセル。 - 前記電荷伝送手段が、
前記ピンフォトダイオードと前記共通フローティング拡散との間にチャネルを構成する
ための伝送ゲートを備えることを特徴とする請求項８に記載のＣＭＯＳイメージセンサピ
クセル。 - 前記第２のｐ型ＭＯＳトランジスタが、
空乏型であることを特徴とする請求項８に記載のＣＭＯＳイメージセンサピクセル。 - 各々ソース及びボディを介して基準バイアスを受ける第１のｐ型ＭＯＳトランジスタ及
び第２のｐ型ＭＯＳトランジスタを備えるカラム及びロウにアレイされたピクセルと、
カラム別に備えられてピクセル出力信号を受ける第１のカラムバスラインと、
カラム別に備えられて前記基準バイアスを提供するための第２のカラムバスラインと、
ロウ別に備えられて前記リセット制御信号を提供するための第１のロウバスラインと、
ロウ別に備えられて前記伝送制御信号を提供するための第２のロウバスラインと
を備えることを特徴とするＣＭＯＳイメージセンサピクセルアレイ。 - 前記各々のピクセルが、
ピンフォトダイオードと、
前記伝送制御信号によって前記ピンフォトダイオードに集積された電荷を伝送するため
の電荷伝送手段と、
該電荷伝送手段を介して電荷を受けるフローティング拡散と
を更に備えることを特徴とする請求項１５に記載のＣＭＯＳイメージセンサピクセル。 - 前記第１のｐ型ＭＯＳトランジスタが、前記リセット制御信号をゲートに受け、前記フ
ローティング拡散にドレインが接続され、
前記第２のｐ型ＭＯＳトランジスタが、前記フローティング拡散にゲートが接続され、
ドレインに接地信号を受けて、ソース側に前記ピクセル出力信号を出力することを特徴と
する請求項１６に記載のＣＭＯＳイメージセンサピクセル。 - 前記リセット制御信号が論理ローレベルから論理ハイレベルに遷移する間、前記基準バ
イアスが所定の量だけ低くなったパルス信号として提供され、
選択されたピクセルの前記フローティング拡散が、同じカラム上の他のピクセルに比べ
て低い電圧にリセットされることを特徴とする請求項１５に記載のＣＭＯＳイメージセン
サピクセルアレイ。 - 各々ソース及びボディを介して基準バイアスを受ける第１のｐ型ＭＯＳトランジスタ及
び第２のｐ型ＭＯＳトランジスタを備えるカラム及びロウにアレイされたピクセルと、
カラム別に備えられて前記ピクセル出力信号を受けるカラムバスラインと、
ロウ別に備えられて前記基準バイアスを提供するための第１のロウバスラインと、
ロウ別に備えられて前記リセット制御信号を提供するための第２のロウバスラインと、
ロウ別に複数備えられ、前記複数のフォトダイオードに対応し、前記伝送制御信号を提
供するための第３のロウバスラインと
を備えることを特徴とするＣＭＯＳイメージセンサピクセルアレイ。 - 前記各々のピクセルが、
複数のピンフォトダイオードと、
前記伝送制御信号によって該ピンフォトダイオードに集積された電荷を伝送するための
複数の電荷伝送手段と、
該電荷伝送手段を介して電荷を受ける共通フローティング拡散と
を更に備えることを特徴とする請求項１９に記載のＣＭＯＳイメージセンサピクセル。 - 前記第１のｐ型ＭＯＳトランジスタが、前記リセット制御信号をゲートに受け、前記共
通フローティング拡散にドレインが接続され、
前記第２のｐ型ＭＯＳトランジスタが、前記フローティング拡散にゲートが接続され、
ドレインに接地信号を受けて、ソース側に前記ピクセル出力信号を出力することを特徴と
する請求項２０に記載のＣＭＯＳイメージセンサピクセル。 - 前記リセット制御信号が論理ローレベルから論理ハイレベルに遷移する間、前記基準バ
イアスが所定の量だけ低くなったパルス信号として提供され、
選択されたピクセルの前記共通フローティング拡散が、同じカラム上の他のピクセルに
比べて低い電圧にリセットされることを特徴とする請求項１９に記載のＣＭＯＳイメージ
センサピクセルアレイ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2006-0132635 | 2006-12-22 | ||
| KR1020060132635A KR100890152B1 (ko) | 2006-12-22 | 2006-12-22 | Ｃｍｏｓ 이미지 센서를 위한, 작은 크기, 높은 이득 및낮은 노이즈의 픽셀 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007330695A Division JP5154908B2 (ja) | 2006-12-22 | 2007-12-21 | Ｃｍｏｓイメージセンサのための、小サイズ、高利得及び低ノイズのピクセル |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2013031226A true JP2013031226A (ja) | 2013-02-07 |
Family
ID=39542211
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007330695A Expired - Fee Related JP5154908B2 (ja) | 2006-12-22 | 2007-12-21 | Ｃｍｏｓイメージセンサのための、小サイズ、高利得及び低ノイズのピクセル |
| JP2012235434A Pending JP2013031226A (ja) | 2006-12-22 | 2012-10-25 | Ｃｍｏｓイメージセンサのための、小サイズ、高利得及び低ノイズのピクセル |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007330695A Expired - Fee Related JP5154908B2 (ja) | 2006-12-22 | 2007-12-21 | Ｃｍｏｓイメージセンサのための、小サイズ、高利得及び低ノイズのピクセル |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US7940319B2 (ja) |
| JP (2) | JP5154908B2 (ja) |
| KR (1) | KR100890152B1 (ja) |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100890152B1 (ko) * | 2006-12-22 | 2009-03-20 | 매그나칩 반도체 유한회사 | Ｃｍｏｓ 이미지 센서를 위한, 작은 크기, 높은 이득 및낮은 노이즈의 픽셀 |
| JP5489681B2 (ja) | 2009-12-02 | 2014-05-14 | キヤノン株式会社 | 固体撮像装置 |
| JP5645553B2 (ja) * | 2010-08-30 | 2014-12-24 | キヤノン株式会社 | 固体撮像装置及び撮像システム |
| US8471310B2 (en) * | 2011-01-11 | 2013-06-25 | Aptina Imaging Corporation | Image sensor pixels with back-gate-modulated vertical transistor |
| JP5935284B2 (ja) | 2011-10-18 | 2016-06-15 | ソニー株式会社 | 撮像装置および撮像表示システム |
| JP5935285B2 (ja) * | 2011-10-19 | 2016-06-15 | ソニー株式会社 | 撮像装置および撮像表示システム |
| JP5935287B2 (ja) * | 2011-10-21 | 2016-06-15 | ソニー株式会社 | 撮像装置および撮像表示システム |
| US10108433B2 (en) * | 2011-11-22 | 2018-10-23 | Intel Corporation | Collaborative processor and system performance and power management |
| TWI493478B (zh) * | 2012-03-21 | 2015-07-21 | Altek Corp | 車牌攝像裝置及其影像曝光調整方法 |
| EP2648404B1 (en) * | 2012-04-02 | 2016-12-07 | Harvest Imaging bvba | Floating diffusion pre-charge |
| KR101930757B1 (ko) * | 2012-05-08 | 2018-12-19 | 삼성전자 주식회사 | 픽셀, 픽셀 어레이 및 이미지 센서 |
| KR102017713B1 (ko) | 2012-05-31 | 2019-09-03 | 삼성전자주식회사 | 시모스 이미지 센서 |
| US9287319B2 (en) | 2012-11-16 | 2016-03-15 | Sri International | CMOS multi-pinned (MP) pixel |
| EP2988491A4 (en) * | 2013-04-18 | 2016-11-02 | Olympus Corp | PICTURE RECORDING DEVICE, IMAGE RECORDING, ENDOSCOPE, ENDOSCOPY SYSTEM AND PILOT ADMISSION APPARATUS |
| JP5842903B2 (ja) * | 2013-12-18 | 2016-01-13 | ソニー株式会社 | 固体撮像装置、及び電子機器 |
| KR102191327B1 (ko) | 2014-01-14 | 2020-12-15 | 삼성전자주식회사 | 단위 픽셀 및 이를 포함하는 이미지 픽셀 어레이 |
| JP6587497B2 (ja) * | 2014-10-31 | 2019-10-09 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US9602750B2 (en) | 2014-11-25 | 2017-03-21 | Semiconductor Components Industries, Llc | Image sensor pixels having built-in variable gain feedback amplifier circuitry |
| US9456157B2 (en) | 2014-11-25 | 2016-09-27 | Semiconductor Components Industries, Llc | Image sensor pixels having p-channel source follower transistors and increased photodiode charge storage capacity |
| CN106982337B (zh) * | 2017-04-27 | 2019-07-23 | 京东方科技集团股份有限公司 | 一种cmos图像传感器及其像素电路、驱动方法 |
| JP7018294B2 (ja) * | 2017-11-10 | 2022-02-10 | ブリルニクス シンガポール プライベート リミテッド | 固体撮像装置、固体撮像装置の駆動方法、および電子機器 |
| CN110534534B (zh) * | 2019-07-19 | 2021-08-10 | 思特威(上海)电子科技股份有限公司 | 具有不规则设计结构双转换增益晶体管的图像传感器 |
| CN112399103B (zh) * | 2019-08-12 | 2022-07-05 | 天津大学青岛海洋技术研究院 | 一种用于tof图像传感器的复位噪声抑制方法 |
| CN112399099B (zh) * | 2019-08-12 | 2023-04-18 | 天津大学青岛海洋技术研究院 | 一种电荷域采样低噪声像素结构 |
| KR20210050896A (ko) * | 2019-10-29 | 2021-05-10 | 에스케이하이닉스 주식회사 | 이미지 센싱 장치 |
| KR20220051623A (ko) * | 2020-10-19 | 2022-04-26 | 에스케이하이닉스 주식회사 | 이미지 센싱 장치 및 그의 동작 방법 |
| WO2022110135A1 (en) * | 2020-11-30 | 2022-06-02 | Huawei Technologies Co., Ltd. | A solid-state imaging device having a high dynamic range |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08298623A (ja) * | 1995-03-01 | 1996-11-12 | Nikon Corp | 固体撮像装置 |
| JP2003230055A (ja) * | 2002-02-05 | 2003-08-15 | Sony Corp | 固体撮像装置 |
| JP2005260790A (ja) * | 2004-03-15 | 2005-09-22 | Sony Corp | 固体撮像装置および固体撮像装置の駆動方法 |
| JP2006019343A (ja) * | 2004-06-30 | 2006-01-19 | Pentax Corp | 固体撮像素子 |
| JP2006060294A (ja) * | 2004-08-17 | 2006-03-02 | Pentax Corp | 固体撮像素子 |
| JP2006148284A (ja) * | 2004-11-17 | 2006-06-08 | Sony Corp | 固体撮像装置及び固体撮像装置の駆動方法 |
| WO2006097978A1 (ja) * | 2005-03-11 | 2006-09-21 | Fujitsu Limited | フォトダイオード領域を埋め込んだイメージセンサ及びその製造方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5881184A (en) | 1996-05-22 | 1999-03-09 | Eastman Kodak Company | Active pixel sensor with single pixel reset |
| JP3592037B2 (ja) * | 1997-05-30 | 2004-11-24 | キヤノン株式会社 | 光電変換装置 |
| JP4200545B2 (ja) * | 1998-06-08 | 2008-12-24 | ソニー株式会社 | 固体撮像素子およびその駆動方法、並びにカメラシステム |
| AU2002351116A1 (en) * | 2001-12-21 | 2003-07-09 | Koninklijke Philips Electronics N.V. | Image pick-up device and camera system comprising an image pick-up device |
| JP3921093B2 (ja) * | 2002-01-29 | 2007-05-30 | シャープ株式会社 | 増幅型固体撮像装置 |
| JP3916612B2 (ja) * | 2003-02-13 | 2007-05-16 | 松下電器産業株式会社 | 固体撮像装置、その駆動方法及びそれを用いたカメラ |
| US20050128327A1 (en) * | 2003-12-10 | 2005-06-16 | Bencuya Selim S. | Device and method for image sensing |
| JP5224633B2 (ja) * | 2004-03-30 | 2013-07-03 | キヤノン株式会社 | 半導体装置の製造方法 |
| US20060203114A1 (en) * | 2005-03-08 | 2006-09-14 | Eastman Kodak Company | Three-transistor CMOS active pixel |
| KR100890152B1 (ko) | 2006-12-22 | 2009-03-20 | 매그나칩 반도체 유한회사 | Ｃｍｏｓ 이미지 센서를 위한, 작은 크기, 높은 이득 및낮은 노이즈의 픽셀 |
-
2006
- 2006-12-22 KR KR1020060132635A patent/KR100890152B1/ko active IP Right Grant
-
2007
- 2007-12-20 US US12/003,166 patent/US7940319B2/en active Active
- 2007-12-21 JP JP2007330695A patent/JP5154908B2/ja not_active Expired - Fee Related
-
2011
- 2011-05-03 US US13/099,818 patent/US8558931B2/en active Active
-
2012
- 2012-10-25 JP JP2012235434A patent/JP2013031226A/ja active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08298623A (ja) * | 1995-03-01 | 1996-11-12 | Nikon Corp | 固体撮像装置 |
| JP2003230055A (ja) * | 2002-02-05 | 2003-08-15 | Sony Corp | 固体撮像装置 |
| JP2005260790A (ja) * | 2004-03-15 | 2005-09-22 | Sony Corp | 固体撮像装置および固体撮像装置の駆動方法 |
| JP2006019343A (ja) * | 2004-06-30 | 2006-01-19 | Pentax Corp | 固体撮像素子 |
| JP2006060294A (ja) * | 2004-08-17 | 2006-03-02 | Pentax Corp | 固体撮像素子 |
| JP2006148284A (ja) * | 2004-11-17 | 2006-06-08 | Sony Corp | 固体撮像装置及び固体撮像装置の駆動方法 |
| WO2006097978A1 (ja) * | 2005-03-11 | 2006-09-21 | Fujitsu Limited | フォトダイオード領域を埋め込んだイメージセンサ及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5154908B2 (ja) | 2013-02-27 |
| KR100890152B1 (ko) | 2009-03-20 |
| US20110205417A1 (en) | 2011-08-25 |
| US8558931B2 (en) | 2013-10-15 |
| KR20080058665A (ko) | 2008-06-26 |
| US7940319B2 (en) | 2011-05-10 |
| US20080151091A1 (en) | 2008-06-26 |
| JP2008160133A (ja) | 2008-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5154908B2 (ja) | Ｃｍｏｓイメージセンサのための、小サイズ、高利得及び低ノイズのピクセル | |
| US7176462B2 (en) | Semiconductor device, and control method and device for driving unit component of semiconductor device | |
| US9865632B2 (en) | Image sensor pixel with memory node having buried channel and diode portions formed on N-type substrate | |
| US8461660B2 (en) | CMOS image sensor with reset shield line | |
| JP5486639B2 (ja) | イメージセンサに関する方法 | |
| US8242546B2 (en) | Small pixel for image sensors with JFET and vertically integrated reset diode | |
| EP2140676B1 (en) | Image sensor pixel with gain control | |
| US8174601B2 (en) | Image sensor with controllable transfer gate off state voltage levels | |
| US7427790B2 (en) | Image sensor with gain control | |
| US20140226047A1 (en) | Shared Readout Low Noise Global Shutter Image Sensor Method | |
| US11682687B2 (en) | Image sensing device | |
| JP2007060500A (ja) | 増幅型固体撮像装置 | |
| US9190434B2 (en) | CMOS image sensor with reset shield line | |
| US11227883B2 (en) | Image sensing device having a shared pixel structure including MOS transistors | |
| JP4618170B2 (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121025 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121025 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130801 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130806 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140214 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140801 |