CN109922287B - 降低图像传感器像素阵列固定图像噪声的方法、成像系统 - Google Patents

降低图像传感器像素阵列固定图像噪声的方法、成像系统 Download PDF

Info

Publication number
CN109922287B
CN109922287B CN201910278574.8A CN201910278574A CN109922287B CN 109922287 B CN109922287 B CN 109922287B CN 201910278574 A CN201910278574 A CN 201910278574A CN 109922287 B CN109922287 B CN 109922287B
Authority
CN
China
Prior art keywords
transistor
exposure
time interval
row
photodiode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910278574.8A
Other languages
English (en)
Other versions
CN109922287A (zh
Inventor
徐辰
莫要武
马伟剑
邵泽旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SmartSens Technology Shanghai Co Ltd
Original Assignee
Siteway Shanghai Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siteway Shanghai Electronic Technology Co ltd filed Critical Siteway Shanghai Electronic Technology Co ltd
Publication of CN109922287A publication Critical patent/CN109922287A/zh
Application granted granted Critical
Publication of CN109922287B publication Critical patent/CN109922287B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/571—Control of the dynamic range involving a non-linear response
    • H04N25/575—Control of the dynamic range involving a non-linear response with a response composed of multiple slopes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/713—Transfer or readout registers; Split readout registers or multiple readout registers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明涉及一种降低图像传感器像素阵列固定图像噪声的方法、成像系统。所述图像传感器包括具有滚动和全局曝光读出电路的堆叠式像素单元阵列，其中每个像素单元包括一个可调的传输晶体管栅极电压，用于根据入射光强度在曝光期间修改光电二极管内的电荷。图像传感器还包括行解码器电路，在每行的读出时间间隔和校准时间间隔期间向每行像素单元提供读出信号。行解码器可利用其多个特征中的一个，在图像信号读出之后提供拐点校准，以减小导致固定图像噪声的光转化差异，并增强动态范围。

Description

降低图像传感器像素阵列固定图像噪声的方法、成像系统
技术领域
本发明涉及图像传感器技术领域，尤其涉及堆叠式芯片结构的CMOS图像传感器成像系统。底部芯片包括用于获取图像的一组感光区域和结构的阵列，顶部芯片包括用于从所述阵列中获取图像的电路元件。该图像传感器可应用于数码相机中。
背景技术
图像获取装置一般包括图像传感器和镜头。镜头将光聚焦到图像传感器上以形成图像，图像传感器将光信号转化成电信号。电信号从图像获取装置输出到电子系统的其他组件。图像获取装置和电子系统的其他组件构成了成像系统。图像传感器已经应用普遍，在各种电子系统中均可见，例如，手机、数码相机、医疗设备、以及计算机等。
典型的图像传感器包括布置在二维阵列中的多个光敏图像单元(“像素”)。通过在像素上形成色彩滤镜矩阵(CFA)，使图像传感器能够形成彩色图像。用于制造图像传感器，尤其是互补金属氧化物半导体(CMOS)图像传感器的技术持续不断向前发展。例如，更高的分辨率和低功耗的需求进一步促进了这些图像传感器的小型化和集成化。然而，小型化会伴随像素的光感灵敏度和动态范围的降低，需要新的方法来解决这些问题。
除了像素阵列，典型的图像传感器基底或者芯片还包括读出电路。考虑到特定设计的需求，读出电路的某些部分设置于每个像素内。两种最普通的读出传感器芯片产生的图像信号的方法是滚动曝光模式和全局曝光模式。滚动曝光模式包括在不同的时间内曝光传感器阵列的不同行，并按选定的顺序读取这些行。全局曝光模式包括同时曝光每一像素并且每一像素的曝光时间相同，类似于在以前的“快照”相机上操作机械快门。现有的数字成像系统已经实现了滚动曝光或全局曝光的读出模式。
滚动曝光模式在不同的时间内曝光和读出阵列的相邻行，每行开始和结束其曝光与相邻行有略微的时间偏移。在曝光完成后，一行接着一行读出，并将电荷从每一行传输到像素的读出节点。当阵列的所有行都被读出时，图像的一帧被读出，下一帧从阵列的第一行开始。尽管每一行属于相同的曝光时间，但在传感器像素阵列底部的行曝光结束之前的某个时间传感器像素阵列顶部的行已经结束曝光。该时间取决于行的数量以及相邻行之间的时间偏移。滚动曝光模式的一个潜在的问题是由上述引起的空间变形。在较大物体以高于行和帧读出速率的速率运动时，空间变形更加明显。另一个问题是，曝光图像的不同区域在时间上不会精确相关，出现图像变形。为了改善最终读出的图像信号的信噪比，特别是为了减少随机噪声，在通过放大晶体管进行每个像素的电荷到输出信号的转化之前执行称为相关双采样(CDS)的参考读出。放大晶体管通常可为源极跟随晶体管或者共漏极晶体管，其像素可以采用电压模式读出。
全局曝光模式同时曝光阵列中的所有像素。这有利于捕捉快速运动的物体，及时冻结它们。在曝光开始之前，通过耗尽所有的电荷复位所有像素到相同的表面暗电平。在曝光开始时，每个像素同时收集电荷，并且在整个曝光期间都允许这样的处理。在曝光结束时，每个像素同时传输电荷到其读出电路节点。可将全局曝光模式设置成以连续方式操作，从而在从每个像素的读取存储节点读取先前曝光的同时进行曝光。在这种模式下，传感器具有百分之百的占空比，以优化时间分辨率和光子收集效率。图像中没有出现在滚动曝光模式中瞬态读出周期的伪影。在传感器区域的不同区域之间需要精确的时间相关性时，全局曝光更加至关重要。全局曝光也非常容易实现与光源或者其他设备同步。
与滚动曝光模式下的像素相比，全局曝光模式下像素需要至少增加一个晶体管或者存储元件。额外增加的元件用于存储后续同步曝光时间内所读出的图像电荷。另外，为了提高图像信号中的信噪比，信号读出可能不仅需要在由放大晶体管将每个像素电荷转换为输出信号之前执行，还需要在将像素电荷转移至像素中用于在读出期间存储图像电荷的元件之前执行。
总而言之，滚动曝光的读取噪声低，对无需与光源或者外围设备同步的快速数据流效果很好。但在相对较大、快速运动的物体成像时，会存在空间变形的风险。使用全局曝光不存在空间变形的风险，全局曝光与快速切换的外围电路的同步也相对简单，所提供的帧率更高。对于灵活的产品设计和提高的市场定位能力，能够灵活的同时提供滚动曝光和全局曝光非常有利。
固定图像噪声(Fixed-pattern noise，简称为FPN)是描述数字图像传感器上特定噪声图像的术语，其通常在曝光时间较长的拍摄中更显著，其中特定的像素易给出高于一般背景噪声的更亮的强度。在具有多个像素的成像系统中，FPN是识别具有多个像素的成像系统中时间常数横向非均匀性(形成一个固定图像)的通用术语，其以成像阵列在相同的照明条件下拍摄的图像中亮像素和暗像素的相同图像为特征。固定图像噪声是由传感器阵列在个体响应度(包括局部后端放大阶段)的微小差异造成的。个体响应度的差异是由像素的尺寸、材料和局部电路的干扰造成的，其可能受环境变化的影响，例如不同的温度、曝光时间等。
固定图像噪声通常指两个参数。一个参数是暗场非一致性(Dark Signal Non-Uniformity，简称为DSNU)，它是指在特定设置(温度、积分时间)但没有外部照明的情况下，成像阵列的平均值偏移。另一个是光响应非一致性(Photo Response Non-Uniformity，简称为PRNU)，其用来描述像素的光能量和电信号输出之间的增益或者比率。实际上，长时间的曝光(积分时间)加重了像素响应的固有差异，这将变成一个可见的缺陷，降低了图像的质量。尽管固定图像噪声在光子捕获过程中没有显著变化，但是它随着积分时间、图像传感器温度、图像传感器增益和入射光照而变化。它不是在空间上随机(不相关的、变化的)分布，而是出现在特定的、固定的像素区域。
当在传感器芯片上应用某些元件时，能够改善图像传感器中固定图像噪声，还能够提高对场景中高光和暗影进行充分成像的能力。本发明满足了这些需求，并提供了以下发明内容中描述的进一步的优点。
发明内容
如下内容描述给出了本发明所做出的贡献。
一种成像系统，包括：
第一基底，具有正面和背面；
像素单元阵列的第一部分，其设置于所述第一基底中，每个像素单元的第一部分包括：一个或者多个传输晶体管，所述传输晶体管与各自对应的光电二极管连接并共享浮动漏极；复位晶体管，其一端与浮动漏极连接，另一端与可选择的复位电源Vrab连接；源极跟随配置的放大晶体管，其栅极与浮动漏极连接，漏极与电源Vrsf连接，源极与滚动曝光行选择晶体管连接，其中所述第一部分累积图像电荷以响应入射至所述光电二极管上的光，将其转化成图像信号，并在滚动曝光读出模式被选定时，将所述图像信号从所述第一基底耦合输出至图像传感器的列线；
像素单元阵列的第二部分，其位于堆叠于所述第一基底正面上的第二基底内，每个像素单元的第二部分包括全局曝光读出电路，用于在全局曝光读出模式被选定时，将来自所述第一部分的放大晶体管的图像信号通过全局曝光放大晶体管和全局曝光行选择晶体管耦合输出至图像传感器的列线；
行解码器电路，用于逐帧向每行所述像素单元重复提供读出控制信号时序，该时序包括四个时间间隔，所述时间间隔包括：第一、光电二极管复位和曝光时间间隔；第二、光电二极管图像信号读出时间间隔；第三、拐点复位和重获时间间隔；第四、每行的拐点读出时间间隔；
模式选择开关，其设置于所述行解码器电路中，配置为可选择的复位电源Vrab，以提供高电平Vhi或者可调的低电平Vlo；
可编程的功能逻辑电路，用于向所述行解码器电路提供时序和配置；
可编程的功能逻辑电路的配置，其中，所述模式选择开关用于在每行的拐点复位和重获时间间隔期间将所述复位电源Vrab切换为可调的低电平Vlo，拐点电平决定两段分段式线性响应曲线的拐点，所述两段分段式线性响应曲线为光电二极管随着光照强度增加电荷调整的曲线；
芯片内电互连，其将所述第一部分上的放大晶体管的源极耦合到所述第二部分上的全局曝光读出电路。
进一步地，所述像素单元中的传输晶体管及其对应的光电二极管包括四个晶体管和四个光电二极管。
进一步地，所述可编程的功能逻辑电路的状态由所述图像传感器中可选择的状态寄存器设置的状态所确定。
进一步地，所述滚动曝光行选择晶体管的输出端通过芯片内电互连与所述全局曝光行选择晶体管的输出端连接。
本发明还提供一种降低图像传感器像素阵列固定图像噪声的方法，所述图像传感器中像素单元包括具有双模式选择电源的复位晶体管和可选择的滚动和全局曝光读出电路，所述方法包括：
提供包括第一部分感光单元和滚动曝光读出电路的多个堆叠式像素单元，所述第一部分感光单元和滚动曝光读出电路包括光电二极管、传输晶体管、复位晶体管、放大晶体管和滚动曝光行选择晶体管；
提供一第二部分全局曝光读出电路，其堆叠于所述第一部分上；
提供一行解码器电路，用于逐帧向每行所述像素单元重复提供读出控制信号时序，该时序包括四个时间间隔，所述时间间隔包括：第一、光电二极管复位和曝光时间间隔；第二、光电二极管图像信号读出时间间隔；第三、拐点复位和重获时间间隔；第四、每行的拐点读出时间间隔；
提供一可编程的功能逻辑电路，用于向所述行解码器电路提供时序和配置；
依次在光电二极管复位和曝光时间间隔期间以及在拐点复位和重获时间间隔期间，从所述行解码器向所述传输晶体管的栅极提供拐点电平，所述拐点电平决定两段分段式线性响应曲线的拐点，所述两段分段式线性响应曲线为光电二极管随着光照强度增加电荷调整的曲线；
在光电二极管图像信号读出时间间隔期间，通过滚动曝光读出电路读出图像信号；
提供一模式选择开关，其设置于所述行解码器电路中，配置为向可选择的复位电源Vrab提供高电平Vhi或者可调的低电平Vlo的双模式选择；
在每行的拐点复位和重获时间间隔期间，启用模式选择开关以切换复位电源Vrab至可调的低电平Vlo，而在余下的三个时间间隔期间，保持复位电源Vrab在高电平Vhi；
在每行的拐点读出时间间隔期间，通过滚动曝光读出电路读出拐点自校准信号；
确定修正的拐点电平，并在随后的光电二极管复位和曝光时间间隔期间，将其应用于传输晶体管的栅极。
该方法通过调整代表光电二极管随着光照强度增加电荷调整的两段分段式线性响应曲线的拐点，降低图像传感器像素阵列固定图像噪声。
进一步地，操作可编程的功能逻辑电路包括执行数字算法，所述数字算法用于平滑两段分段式线性响应曲线的拐点处的过渡，所述两段分段式线性响应曲线为光电二极管随着光照强度增加电荷调整的曲线。
本发明还提供一种降低图像传感器像素阵列固定图像噪声的方法，所述图像传感器中像素单元包括具有双模式选择电源的复位晶体管和可选择的滚动和全局曝光读出电路，所述方法包括：
提供包括第一部分感光单元和滚动曝光读出电路的多个堆叠式像素单元，所述第一部分感光单元和滚动曝光读出电路包括光电二极管、具有控制信号txi的传输晶体管、具有控制信号rst和漏极电源vrab的复位晶体管、放大晶体管和具有控制信号rs_sel的滚动曝光行选择晶体管；
提供一第二部分全局曝光读出电路，其堆叠于所述第一部分上；
提供一行解码器电路，用于逐帧向每行所述像素单元重复提供读出控制信号时序，该时序包括四个时间间隔，所述时间间隔包括：第一、光电二极管复位和曝光时间间隔；第二、光电二极管图像信号读出时间间隔；第三、拐点复位和重获时间间隔；第四、每行的拐点读出时间间隔；
提供一可编程的功能逻辑电路，以在如下四个所述时间间隔期间向所述行解码器电路提供时序和配置：
在第一时间间隔期间，rs_sel置为低电平，vrab置为高电平Vhi，rst置为高电平，txi依次置为三个电平，开始置为高电平以复位光电二极管、接着置为拐点电平以增强动态范围，接着置为截止电平以保持光电二极管上的电荷；
在第二时间间隔期间，vrab保持在高电平Vhi，rs_sel置为高电平，rst置为低电平，txi置为高电平，以允许与在第一时间间隔期间于光电二级光上收集的电荷相关的图像信号的滚动曝光读出；
在第三时间间隔期间，rs_sel保持在高电平，rst置为高电平，txi置为高电平以复位所述光电二极管，然后vrab置为可调的低电平Vlo，txi置为在第一时间间隔期间使用的拐点电平以累积与拐点电平相关的电荷，接着将txi置为截止电平，然后vrab返回至高电平Vhi；
在第四时间间隔期间，vrab保持在高电平Vhi，rs_sel置为高电平，rst置为低电平，txi置为高电平，以允许与在第三时间间隔期间于光电二极管上收集的电荷相关的图像信号的滚动曝光读出，该图像信号代表了拐点电平；
根据在第三和第四时间间隔期间获得的自校准拐点信号确定修正的拐点水平，并在随后的光电二极管复位和曝光时间间隔期间将其应用于传输晶体管的栅极。
该方法通过调整代表光电二极管随着光照强度增加电荷调整的两段分段式线性响应曲线的拐点，降低图像传感器像素阵列固定图像噪声。
本发明还提供一种成像系统，包括：
第一基底，具有正面和背面；
像素单元阵列的第一部分，其设置于所述第一基底中，每个像素单元的第一部分包括：具有控制信号tx的传输晶体管，所述传输晶体管与各自对应的光电二极管连接并共享浮动漏极，其中传输晶体管的控制信号包括两个以上电平，以确定两段分段式线性响应曲线的拐点，所述两段分段式线性响应曲线为光电二极管随着光照强度增加电荷调整的曲线；具有控制信号rst的复位晶体管，其与浮动漏极连接；源极跟随配置的第一放大晶体管，其栅极与浮动漏极连接，源极与具有控制信号rs_sel的滚动曝光行选择晶体管连接，其中第一部分累积图像电荷以响应入射至所述光电二极管上的光，并将其转换为图像信号；在所述滚动曝光行选择晶体管被选通时，通过滚动曝光行选择晶体管将所述图像信号从第一基底耦合输出至图像传感器的列线；
像素单元阵列的第二部分，其位于堆叠于所述第一基底正面上的第二基底内，每个像素单元的第二部分包括：偏压晶体管NB，连接地线至所述第一放大晶体管源极，其受信号gs_nb所控制；具有控制信号gs_sig的全局曝光信号控制晶体管，其连接在第一放大晶体管的源极和全局曝光信号存储电容Csig之间，全局曝光信号存储电容Csig的另一端与地线连接；具有控制信号gs_rst的全局曝光复位控制晶体管，其连接在全局曝光信号控制晶体管和源极跟随配置的第二放大晶体管的栅极之间；全局曝光复位电容Crst，其连接在第二放大晶体管的栅极和地线之间；具有控制信号gs_sel的全局曝光行选择晶体管，其将第二放大晶体管的源极连接至列线，以在全局曝光行选择晶体管被选通时，通过第二放大晶体管将来自第一部分的第一放大晶体管的图像信号耦合输出；
行解码器电路，用于逐帧向每行像素单元重复提供读出控制信号时序，该时序包括四个时间间隔，所述时间间隔包括：第一、光电二极管复位和曝光时间间隔；第二、光电二极管图像信号读出时间间隔；第三、拐点复位和重获时间间隔；第四、每行的拐点读出时间间隔；
可编程的功能逻辑电路，用于向所述行解码器电路提供时序和配置；
可编程的功能逻辑电路的配置，其中，在第一时间间隔期间，拐点动态范围增强的全局曝光图像电荷在所述像素单元阵列上累积，接着在第二时间间隔期间，所述全局曝光图像电荷传输至全局曝光信号存储电容Csig，接着在第三时间间隔期间，通过全局曝光行选择晶体管将全局曝光图像信号的第一行读出，其中同样在第三时间间隔期间，又一拐点动态范围增强的图像信号从第一行重获，并通过滚动曝光行选择晶体管在第四时间间隔期间读出，其中第二拐点动态范围增强的图像信号决定了修正的拐点电平，并在随后的成像帧的第一时间间隔期间将其应用于第一行的传输晶体管的栅极；
芯片内电互连，其将第一部分上的放大晶体管的源极耦合到第二部分上的全局曝光读出电路。
本发明还提供一种降低图像传感器像素阵列固定图像噪声的方法，所述图像传感器中像素单元包括滚动曝光和全局曝光读出电路，所述方法包括：
提供包括第一部分感光单元和滚动曝光读出电路的多个堆叠式成像像素单元，所述第一部分感光单元和滚动曝光读出电路包括具有控制信号tx的传输晶体管，所述传输晶体管与各自对应的光电二极管连接并共享浮动漏极，其中所述传输晶体管的控制信号包括两个以上电平，以确定两段分段式线性响应曲线的拐点，所述两段分段式线性响应曲线为光电二极管随着光照强度增加电荷调整的曲线；
提供一复位晶体管，其与所述浮动漏极连接；
提供一源极跟随配置的第一放大晶体管，其栅极与浮动漏极连接，源极与滚动曝光行选择晶体管连接，其中所述第一部分累积图像电荷以响应入射至光电二极管上的光，并将其转换为图像信号，在所述滚动曝光行选择晶体管被选通时，通过滚动曝光行选择晶体管将所述图像信号从第一基底耦合输出至图像传感器的列线；
提供像素单元阵列的第二部分全局曝光存储和读出电路，其堆叠于所述第一部分上方，每个像素单元的第二部分包括：偏压晶体管NB，连接地线至所述第一放大晶体管源极；全局曝光信号控制晶体管，其连接在第一放大晶体管的源极和全局曝光信号存储电容Csig之间，全局曝光信号存储电容Csig的另一端与地线连接；全局曝光复位控制晶体管，其连接在全局曝光信号控制晶体管和源极跟随配置的第二放大晶体管的栅极之间；全局曝光复位电容Crst，其连接在第二放大晶体管的栅极和地线之间；全局曝光行选择晶体管，其将第二放大晶体管的源极连接至列线，以在全局曝光行选择晶体管被选通时，通过所述第二放大晶体管将来自第一部分的第一放大晶体管的图像信号耦合输出；
提供一行解码器电路，用于逐帧向每行所述像素单元重复提供读出控制信号时序，其中该时序包括四个时间间隔，其中所述时间间隔包括：第一、光电二极管复位和曝光时间间隔；第二、光电二极管图像信号读出时间间隔；第三、拐点复位和重获时间间隔；第四、每行的拐点读出时间间隔；
提供一可编程的功能逻辑电路，用于向所述行解码器电路提供时序和配置；
通过所述可编程的功能逻辑电路提供时序，其中在第一时间间隔期间，拐点动态范围增强的全局曝光图像电荷在像素单元阵列上累积，接着在第二时间间隔期间，所述全局曝光图像电荷传输至全局曝光信号存储电容Csig，接着在第三时间间隔期间，通过全局曝光行选择晶体管将图像信号的第一行读出，其中同样在第三时间间隔期间，又一拐点动态范围增强的图像信号从第一行重获，并通过滚动曝光行选择晶体管在第四时间间隔期间读出，其中第二拐点动态范围增强的图像信号决定了修正的拐点电平，并在随后的成像帧的第一时间间隔期间将其应用于第一行的传输晶体管的栅极。
该方法通过调整代表光电二极管随着光照强度增加电荷调整的两段分段式线性响应曲线的拐点，降低图像传感器像素阵列固定图像噪声。
进一步地，操作可编程的功能逻辑电路包括执行数字算法，所述数字算法用于平滑两段分段式线性响应曲线的拐点处的过渡，所述两段分段式线性响应曲线为光电二极管随着光照强度增加电荷调整的曲线。
本发明还提供一种降低图像传感器像素阵列固定图像噪声的方法，所述图像传感器中像素单元包括滚动曝光和全局曝光读出电路，所述方法包括：
提供包括第一部分感光单元和滚动曝光读出电路的多个堆叠式成像像素单元，所述第一部分感光单元和滚动曝光读出电路包括具有控制信号tx的传输晶体管，所述传输晶体管与各自对应的光电二极管连接并共享浮动漏极，其中所述传输晶体管的控制信号包括两个以上电平，以确定两段分段式线性响应曲线的拐点，所述两段分段式线性响应曲线为光电二极管随着光照强度增加电荷调整的曲线；
提供一具有控制信号rst的复位晶体管，其与所述浮动漏极连接；
提供一源极跟随配置的第一放大晶体管，其栅极与浮动漏极连接，源极与具有控制信号rs_sel的滚动曝光行选择晶体管连接，其中所述第一部分累积图像电荷以响应入射至光电二极管上的光，并将其转换为图像信号，在所述滚动曝光行选择晶体管被选通时，通过滚动曝光行选择晶体管将所述图像信号从第一基底耦合输出至图像传感器的列线；
提供像素单元阵列的第二部分全局曝光存储和读出电路，其堆叠于所述第一部分上方，每个像素单元的第二部分包括：偏压晶体管NB，连接地线至所述第一放大晶体管源极，并受信号gs_nb控制；具有控制信号gs_sig的全局曝光信号控制晶体管，其连接在第一放大晶体管的源极和全局曝光信号存储电容Csig之间，全局曝光信号存储电容Csig的另一端与地线连接；具有控制信号gs_rst的全局曝光复位控制晶体管，其连接在全局曝光信号控制晶体管和源极跟随配置的第二放大晶体管的栅极之间；全局曝光复位电容Crst，其连接在第二放大晶体管的栅极和地线之间；具有控制信号gs_sel的全局曝光行选择晶体管，其将第二放大晶体管的源极连接至列线，以在全局曝光行选择晶体管被选通时，通过第二放大晶体管将来自第一部分的第一放大晶体管的图像信号耦合输出；
提供一行解码器电路，用于逐帧向每行所述像素单元重复提供读出控制信号时序，其中该时序包括四个时间间隔，其中所述时间间隔包括：第一、光电二极管复位和曝光时间间隔；第二、光电二极管图像信号读出时间间隔；第三、拐点复位和重获时间间隔；第四、每行的拐点读出时间间隔；
提供一可编程的功能逻辑电路，以在如下四个所述时间间隔期间向所述行解码器电路提供时序和配置：
在第一时间间隔期间，rs_sel、gs_sel、gs_nb、gs_rst和gs_sig均置为低电平，rst置为高电平，txi依次置为三个电平，开始置为高电平以使光电二极管复位，接着置为拐点电平以增强动态范围，接着置为截止电平以在第一个时间间隔结束时保持光电二极管上的电荷；
在第二时间间隔期间，rs_sel和gs_sel保持为低电平，该时间间隔在gs_nb置为高电平时开始，接着rst置为低电平，接着gs_sig置为高电平，接着gs_rst置为高电平然后为低电平，接着txi置为高电平然后为低电平，以允许在第一时间间隔期间与光电二极管上收集的电荷相关的全局曝光图像信号的传输和存储；
在第二时间间隔余下部分期间，gs_nb和gs_sig置为低电平，rst置为高电平，以结束第二时间间隔；
在第三时间间隔期间，rs_sel、gs_nb、gs_sig、gs_rst和tx保持为低电平，rst保持为高电平，然后步骤的两个时序同时发生，一个在所述第一部分中，一个在所述第二部分中，其中：在第二部分中，gs_sel置为高电平，gs_rst置为高电平然后为低电平，以读出存储于电容中的全局曝光图像信号，之后，gs_sel置为低电平；在第一部分中，txi依次置为三个电平，开始置为高电平以复位光电二极管，接着置为拐点电平以增强动态范围，接着置为截止电平以在第三时间间隔结束时保持光电二极管上的电荷；
在第四时间间隔期间，gs_sel、gs_nb、gs_rst、gs_sig和tx保持为低电平，该时间间隔在rs_sel置为高电平开始，接着rst置为低电平，txi置为高电平然后为低电平，以允许与在第三时间间隔期间在光电二极管上收集到的电荷相关的图像信号的滚动曝光读出，所述图像信号代表拐点电平；
根据在第三和第四时间间隔期间获取的自校准拐点信号确定修正的拐点电平，并在随后的成像帧的第一时间间隔期间将其应用于第一行的传输晶体管的栅极。
该方法通过调整代表光电二极管随着光照强度增加电荷调整的两段分段式线性响应曲线的拐点，降低图像传感器像素阵列固定图像噪声。
图像传感器包括多个成像像素单元。每个像素单元包括一个或者多个光电二极管、与光电二极管对应的一个或者多个传输晶体管、复位晶体管、源极跟随配置的放大晶体管、滚动曝光读出电路和全局曝光图像信号存储和读出电路。光电二极管、传输晶体管、复位晶体管、源极跟随晶体管和滚动读出电路可构成像素阵列的第一部分，其可以设置于第一半导体芯片的第一基底中，用于积累图像电荷以响应入射至光电二极管上的光，并将其传输到像素外部的电路以进行图像处理。全局曝光图像信号存储和读出电路可构成像素阵列的第二部分，其可以设置于第二半导体芯片的第二基底中，用于将图像电荷转化成图像信号并将其传输到像素外部的电路以进行图像处理。滚动曝光信号输出路径与全局曝光信号输出路径可相互连接，可以通过计算机可编程数字寄存器设置进行选择。像素单元可以由像素单元外部的附加电路支撑，但这些外部电路可以位于相同的半导体基底上。外部电路可以包括具有可用于降低固定图像噪声的模式选择功能的行解码器和提供行解码器时序、信号电平和配置的可编程的功能逻辑电路。
本发明的一个主要目的是提供一种现有技术未公开的图像传感器像素单元。
本发明的另一个主要目的是提供一种降低由图像传感器像素单元之间的差异导致的固定图像噪声的装置和方法。
本发明的另一个主要目的是提供一种通过降低固定图像噪声来提高信号动态范围的装置和方法。
下面结合附图以示例形式对本发明的发明原理进行说明，以更清楚的描述本发明的其他特征和有益效果。
附图说明
附图对本发明进行了说明。附图中：
图1为本发明第一实施例的成像系统的结构示意图，该成像系统包括具有包含于集成电路系统的堆叠式图像传感器像素单元的像素单元阵列；
图2为现有技术中具有滚动曝光读取的堆叠式图像传感器像素单元的电路图；
图3A为现有技术像素单元布局的结构示意图，其中光电二极管、传输晶体管和放大晶体管位于相同的半导体晶圆或者芯片中；
图3B为图3A所示的现有技术中像素单元的剖面图；
图4A为现有技术像素单元布局的分解图；
图4B为图4A所示的现有技术中像素单元的剖面图；
图5A为本发明第一实施例的应用施加于像素中传输晶体管的电平实现改进的动态范围的时序图；
图5B为三个不同像素在曝光周期期间像素光电二极管累积的电荷随光照强度上升的函数图；
图6为本发明一实施例的图像传感器中像素阵列的像素部分和相应的行解码器电路部分的电路图；
图7为本发明一实施例的拐点自校准方法的时序图；
图8为本发明另一实施例的图像传感器中像素阵列的像素部分和相应的行解码器电路部分的电路图；
图9为本发明另一实施例的拐点自校准方法的时序图；
图10为本发明又一实施例的图像传感器中像素阵列的像素部分和相应的行解码器电路部分的电路图。
具体实施方式
上述附图示出了本发明，本发明为一种包括具有信号噪声降低元件和可选择的滚动曝光和全局曝光读出模式的像素单元的图像传感器。本发明公开了图像传感器的多个实施例。在以下描述中，陈述众多特定细节以利于对本发明的透彻理解。然而，相关领域的技术人员应当得知，本发明所记载的技术内容能够在没有具体细节或者其他方法、组件、材料等的情况下得以实施。在其它示例中，众所周知的结构、材料或者操作未作详细展示或者描述，以避免模糊特定的内容。
一个基底可以具有正面和背面。任何加工过程从正面的执行操作可看作为正面操作，而从背面的执行操作可看作为背面操作。如光电二极管和相关晶体管的结构或者装置可以形成在基底的正面。包括金属布线层和导电层的交替层的交互层介质堆叠形成在基底的正面表面。
本发明中所使用的“连接”和“耦合”定义如下。“连接”用于描述两个电路元件之间的直接连接，例如，按照普通集成电路加工技术形成的金属线。相比之下，“耦合”用于描述两个电路元件之间直接连接或者间接连接。例如，两个耦合元件可以通过金属线直接连接，或者通过中间的电路元件(例如，电容、电阻或者晶体管的源极或者漏极)间接连接。在本发明堆叠芯片排列中，由于每个芯片上的电互连形成在芯片的正面，所以两个芯片的正面可以直接连接。然而，还有一种常见的作法是通过贯穿基底通孔连接两个堆叠的基底正面的电路，其中一个基底的背面位于另一个基底的正面。当特定电路元件位于或者形成于基底上时，一般可认为是该电路位于基底的正面。
图1示出了本发明一个实施例的图像传感器系统100(成像系统)的结构示意图。所述图像传感器系统100包括像素阵列102，所述像素阵列102具有包含于集成电路系统中的多个图像传感器像素单元。如图所示，在图像传感器系统100中，像素阵列102耦合到控制电路108和读出电路104，读出电路104耦合到功能逻辑单元106。
控制电路108可包括行解码器和具有所需时序电路的行驱动器，读出电路104可包括列解码器和具有所需时序电路的列驱动器。控制电路108和读出电路104还耦合到状态寄存器112。在一个示例中，像素阵列102为一个图像传感器像素(例如，像素P1，P2，....，Pn)构成的二维(2D)阵列。如图1所示，可以将每个像素排列行(如行R1至Ry)和列(如列C1至Cx)，以获取人、地点、对象等的图像数据。给定行中的像素共享复位线，以便一次复位整个行。同一行中每个像素的行选择线连接在一起。任意给定列中每个像素的输出线连接在一起。由于解码器在给定时间仅选择一行，所以不会发生输出线的竞争。
在一个示例中，在每个像素获取其图像数据或者图像电荷之后，图像数据根据状态寄存器112或者功能逻辑单元106设置的读出模式由读出电路104读出，然后传输到功能逻辑单元106。在各个示例中，读出电路104可包括放大电路、模数转换电路等等。状态寄存器112可包括一个数字编程的选择系统，例如配置，用以确定读出模式是通过滚动曝光还是通过全局曝光，以及确定在每种模式下施加的时序和信号电平。功能逻辑单元106可以仅存储图像数据，或者可以根据后期的图像效果处理图像数据(例如，裁剪、旋转、去除红眼、调整亮度、调整对比度或者其他方式)。在一个示例中，读出电路104可以沿读出列线(如图所示)逐行读出图像数据，或者可采用其他技术(图未示)读出图像数据，例如，串行读出或者完全并行读出所有的像素。在一个示例中，控制电路108耦合到像素阵列102，以控制像素阵列102的可操作特性。控制电路108的操作可通过状态寄存器112的当前设置来确定。例如，控制电路108可产生一曝光信号用于控制图像获取。在一个示例中，曝光信号为全局曝光信号，使像素阵列102中的所有像素通过单一采集窗口同时分别获取它们的图像数据。在另一个示例中，曝光信号是滚动曝光信号，每一像素行、列或者组通过连续的采集窗口连续获取。
图2为现有技术中滚动曝光读取的图像传感器像素单元的电路图。对本发明的示例描述之前，提供该图和实施例以简化像素操作的说明。如图2所示，每个传感器像素200包括光电二极管210(例如，光敏元件)及相应的传输晶体管215和像素支持电路211。光电二极管210可为现有CMOS图像传感器中常用的“钉扎”(Pinned)光电二极管。在一个示例中，像素支持电路211包括复位晶体管220、源极跟随(SF)晶体管225、以及耦合到传输晶体管215和光电二极管210的行选择晶体管230。像素支持电路211通过浮动扩散点FD(例如浮动扩散点217)耦合到传输晶体管215和光电二极管210。在操作过程中，在曝光期间光电二极管210产生电荷以响应入射光。传输晶体管215连接并接收传输信号TX，以将在光电二极管210累积的电荷转移至浮动扩散点(FD)217。浮动扩散点217实际上连接的是传输晶体管215的漏极，而光电二极管210连接的是传输晶体管215的源极。在一个实施例中，传输晶体管215为金属氧化物半导体场效应晶体管(MOSFET)。复位晶体管220耦合在电源Vrab和浮动扩散点217之间，响应于复位信号RST以复位传感器像素200(例如，将浮动扩散点217和光电二极管210放电或者充电至当前电压)。浮动扩散点217耦合到源极跟随晶体管225的栅极端。源极跟随晶体管225耦合到电源Vrsf和行选择晶体管230之间，以响应浮动扩散点217上电荷，放大信号。行选择晶体管230从源极跟随晶体管225连接像素电路的输出到读出列或位线235，以响应行选择信号RS。光电二极管210和浮动扩散点217由临时生效的复位信号RST和传输信号TX复位。累积窗口(例如，曝光周期)在传输信号TX失效时开始，使得入射光在光电二极管210中转化成光生电子。当光生电子在光电二极管210中累积时，其电压降低(电子是负电荷载流子)。在曝光期间光电二极管210上的电压或者电荷代表入射到光电二极管210的光照强度。另外，入射光的强度越高，光电二极管210上的电压或者电荷的变化越快。在曝光周期后，复位信号RST失效，关闭复位晶体管220，并将浮动扩散点217与电源VDD隔离。传输信号TX生效，将光电二极管210耦合到浮动扩散点217。光生电荷从光电二极管210通过传输晶体管215传输到浮动扩散点217，从而使浮动扩散点217的电压下降，下降量与曝光期间在光电二极管210上累积的光生电荷成比例。
通常，CMOS图像传感器有一些局限性，例如，有限动态范围和光晕(blooming)。CMOS成像装置通常以线性的电压对光照的响应来表征。即，成像装置的输出电压与入射到成像装置上的光的积分强度成线性比例。成像装置的输出电压可以用动态范围来表征，动态范围为成像装置的最大可检测照明强度与最小可检测照明强度的比率。易于理解的是，输出电压的动态范围确定了成像装置的整体动态范围。使光电二极管的电容电荷在曝光周期结束之前完全耗尽，从而使像素充分接收光照强度以确定像素动态范围的上限；热产生的光电二极管电荷以及其他噪声因素确定了像素动态范围的下限。如果将要成像的场景的动态范围超过了成像装置的动态范围，那么该场景中的部分将使成像装置饱和，并呈现完全黑色或者完全白色。这对于成像大动态范围的场景，例如室外场景，会存在问题。通过相关双采样来减小复位采样噪声对动态范围的影响。相关双采样是采集像素的信号输出的两个采样，并用第二次采样减去第一次采样，以去除复位采样噪声的技术。通常，一次采样在光电二极管和浮动扩散区复位之后立即进行，另一次采样在使光电二极管累积电荷并将所累积的电荷转移至浮动扩散区之后进行。减法运算通常在像素外部的外围电路中执行，其可增加传统图像传感器面积，尽管其可能不会增加像素面积。采用滚动曝光读出模式的图像传感器在与相关双采样结合时，仅需要增加外围电路元件，而不需要在像素中增加电路元件。然而，使用全局曝光模式的图像传感器需要在像素内设置多个电容和晶体管，这可能会降低填充因子。通过将CDS所需的附加组件从传感器芯片分割至电路芯片，并将其堆叠于传感器芯片上，有利于保持减小的填充因子。
图3A为现有技术像素单元布局的结构示意图，其中光电二极管310、传输晶体管315和像素电路311位于相同的半导体晶圆或者芯片上。图3B为图3A所示像素单元沿其剖面线A'A'的剖面图。光电二极管310和像素电路311对应于图2中标记为光电二极管210和像素电路211的光电二极管和像素电路，除了它们占据相同的半导体基底晶圆和芯片之外。传输晶体管315与图2中传输晶体管215在电路结构上占据同样的位置，但传输晶体管315为一种常见的平面互补金属氧化物半导体场效应晶体管(CMOSFET)，其源极、沟道、漏极位于半导体基底中，并且平行于半导体基底的表面。为了减小像素阵列尺寸以及制造成本，尽可能减小图3A和图3B所示的芯片尺寸M1是有利的。然而，芯片尺寸M1受到加工技术的最小化设计规则的需求所限，例如，设置像素电路311到传输晶体管315的最近方式。这种情况是推动像素单元分离成两个堆叠的芯片的因素之一，其中像素电路可以堆叠在光电二极管和传输晶体管上以降低芯片尺寸M1。
图4A为现有技术中普通像素单元布局的分解图，其中，光电二极管410和平面CMOSFET传输晶体管415位于一个传感器晶圆或者芯片的半导体基底上，像素电路411位于另一电路晶圆或者芯片的半导体基底上。图4A示出了一个传感器芯片的分解图，传感器芯片的元件位于其上表面，对齐排列于元件位于下表面的电路芯片，通过芯片内电互连440连接。对于图4B，电路芯片的下表面实际上是前面所述的基底的上表面。图4B为图4A所示像素单元沿着剖面线BB1方向的包括电路芯片叠加部分的剖面图。图4B示出了通过芯片内电互连440耦合的两个堆叠式半导体芯片。对比图3A和图4A，本领域技术人员可以理解，假如光电二极管310和410的尺寸相同，芯片尺寸M2比M1小，这样提供了降低制造成本的可能。
在图4A和4B所示的堆叠式组件中，芯片尺寸限制由传感器芯片决定。假设期望保留光电二极管的尺寸，进一步降低芯片尺寸的机会是减小传输晶体管的尺寸或者重置其在光电二极管的覆盖空间。
传统CMOS图像传感器面临的另一个问题是称为光晕(blooming)的现像。收集入射光子产生电荷的图像传感器的动态范围受到在给定的光电二极管中可收集和保持的电荷量限制。例如，在光电二极管中可收集和探测的最大电荷量与光电二极管的面积成比例。反向偏置光电二极管在光电二极管的两个掺杂区域之间产生势阱，其大致限定了传感区域。在光积分期间，电子以与到达感测区域的光照强度成比例的速率在光电二极管阱内或者附近产生。随着电子被收集在光电探测器中，其开始填充。如果光电探测器电荷阱充满电荷，电荷阱饱和并可能发生光晕现像。光晕是一种现像，其为来自像素的过量电荷溢出到相邻的像素中，导致模糊和相关的图像伪影。光晕可导致相邻像素看上去比该像素中光电二极管实际所吸收的光的精确表示更亮。
一种消除光晕的方法是，一旦像素满阱，将由入射光导致的过量的电荷分流。通过抗晕(anti-blooming，或称AB)晶体管实现该方法，抗晕晶体管通常用于在开始曝光之前移除全局曝光像素阱中的所有电子。在曝光周期中，抗晕晶体管可以被稍微偏置，以使其在亚阈值区域工作，使多余的电荷分流至抗晕晶体管的漏极。使用抗晕晶体管来防止光晕，对施加至抗晕晶体管栅极上的电压非常敏感。如果栅极电压太低，则没有电子(或为数不多的电子)从像素阱中分流出来，可能发生光晕。如果栅极电压太高，能够防止光晕，但以限制像素的动态范围为代价。由于电子在像素阱充满之前被分流，限制了能够被收集的最大电荷量。最佳电压为稍微开启像素的抗晕晶体管所需要的电压，其刚好足以将过量的电荷分流至电压源，在曝光时防止过量的电荷流入附近的像素。
在不包括抗晕晶体管的情况下，消除光晕的另一种方法是，以与先前描述的抗晕晶体管的方法操作传输晶体管。这样，在曝光期间，传输晶体管栅极能够被稍微偏置，以使其在亚阈值区域工作，使多余的电荷分流至传输晶体管的漏极。这种部分导通传输晶体管的方法还可以改变光电二极管阱响应入射光强度的速率，这取决于在曝光期间何时施加偏压。然而，施加到抗晕晶体管栅极的实际电压取决于多种因素，包括制造工艺参数和成像器阵列的温度。例如，由于制造工艺的不均匀性，抗晕晶体管的栅极电压阈值可能不同。由于传输晶体管可在其亚阈值区域内被偏置，成像器整列与成像器阵列之间或者成像器阵列中像素与像素之间的实际偏置电压可能不同。
控制传输晶体管失配的影响的之前方法未考虑这些差异，导致光晕或者减小的动态范围，以及称之为固定图像噪声的伪影出现几率较高。结果是在获取的图像中噪声图像明显，该噪声图像从一个图像到另一个图像是恒定的和可再现的。由于观测者对于图像边界的天生的敏感性，固定图像噪声对于图像的人类观察者很明显。制造商采用一种解放方案是为阵列中每一列(或者行)提供一个固定图像噪声误差寄存器，其中与特定的列相对应的寄存器将存储一误差校准值，以校正与该列相对应的噪声。需要注意的是，通常与该列(或者行)相对应的噪声将应用于整个列(或者行)的每个存储元件。尽管有效，但是为感光阵列中每一列(或者行)设计一个存储空间设计成本很高，从而导致设计成本增加。因此，用于减小呈献给观察者的图像中的固定图像噪声的任何系统都是有利的。
包括部分导通的传输晶体管的像素的一种改进方法是像素设计，当高光照强度被确定为入射至光电二极管时，其传输晶体管的栅极控制信号TX’在光电二极管积分期间电压从起始点单调的降低(或升高)到低(或高)的终点。信号TX’通常保持在传输晶体管(例如图2中传输晶体管215)的亚阈值区域。如前所述，在高光照强度条件下，传输晶体管可被设置在栅极偏置电压，适于从光电二极管中排出高于预设电平的任何电荷，以防止光电二极管饱和以及电荷溢出到附近的光电二级管。通过这种方式，像素的满阱电荷随着入射图像的强度动态地改变。通常，传输晶体管的漏极被设置为正的高电位，例如，通过一个复位晶体管将其耦合到复位电源Vrab。复位电源可为制造图像传感器所允许的高正极电源附近的一个电压。先前描述的像素的改进包括一种模式，在该模式下在积分期间传输晶体管的栅极逐渐降低(或升高)，在积分或者曝光周期的一段时间内，完成电荷从光电二极管更加平缓的排出。其结果是一种增强的动态范围，其中光电二极管电荷转移曲线由一条单一的上升线转换为如图5A和5B所示的一条具有两个或者多个部分和斜率的上升线。
图5A示出了分别施加于图2所示的滚动曝光像素的晶体管215和220的两个信号，TX’和RST’，以获取改进的动态范围。图5A示出了一个时间间隔中信号TX’和RST’的信号电平，该时间间隔从积分或者曝光周期开始到像素电荷转换成像素信号电压并读出结束。信号RST’在积分周期的曝光时间段置为高电平，然后为低电平。在信号RST’为高电平时，复位晶体管220将电荷存储节点FD维持在电压Vrab附近，然后当信号RST’为低电平时，复位晶体管220关闭，以方便从光电二极管210传输图像电荷至浮动漏极FD，并在下一个积分和曝光周期复位晶体管220再次被设置为高电位之前通过放大晶体管。在曝光期间的三个时间间隔t1、t2和t3中，信号TX’显示通过至少三个连续的较低的电平V1、V2和V3，在每个低电平中从光电二极管依次排出少量的电荷以防止其饱和。例如，V1可为将传输晶体管215置于其线性操作区域的电平，在操作周期t1期间，传输晶体管215开启并使光电二极管210复位至参考电压Vrab。在t2期间，TX’切换至电平V2，该电平可为传输晶体管215的亚阈值操作区间的一个电平，其允许通过晶体管215排出少量的电荷。在t3期间，TX’切换至电平V3，该电平可为远低于亚阈值的值，甚至可能为负值，以确保晶体管215被断开。在操作周期t3之后，通过将RST’置为低电平将复位晶体管220关闭，接着再次将TX’置为高电平V1，以从光电二极管210排出并读出信号电荷至浮动漏极FD，并通过放大晶体管225作为图像信号输出。如图5所示，TX’电平V2主要决定了像素电荷调整曲线的双斜率和拐点。
图5B示出了对于固定的曝光时间，像素1、像素2和像素3三个典型像素的像素电荷调整曲线，或者图像信号输出与光照强度的函数。图5B示出了由具有不同斜率的两个连接的线段形成的两段分段式线性曲线，上面的一段斜率较小。断点或者拐点是传输晶体管上的信号开始从光电二极管中移除电荷的点，上面的线段的斜率是由通过传输晶体管TX从光电二极管移除光生电荷的数量决定。图5B示出了三个像素相互移位时的上面的线段部分。这种移位被认为是由图示的三个像素各自的传输晶体管栅极的阈值电压的差异引起的。这种差异起因于制造的差异，并可能导致固定图像噪声。本发明的主要目的是减小与传输晶体管栅极阈值电压差异相关的FPN伪影。如下描述的本发明采用自校准装置和方法来减小与传输晶体管栅极差异相关的拐点差异。
图6为本发明堆叠式像素600的一个实施例的示意图，其具有可选择的滚动曝光和全局曝光读出，以及通过自校准拐点的动态范围增强。图6示出了堆叠于一个逻辑芯片上的像素芯片。堆叠式像素的像素芯片部分包括一个或者多个光电二极管及其对应的传输晶体管TX、复位晶体管Rst、第一源极跟随放大晶体管SF1和滚动曝光行选择晶体管RS。堆叠式像素的逻辑芯片部分包括全局曝光存储元件Csig和Crst及其对应的开关S1和S2、偏压晶体管PB、第二源极跟随放大晶体管SF2和全局曝光行选择晶体管GS。像素芯片部分和逻辑芯片部分通过至少一个芯片内电互连AA电连接。在行解码器电路604的控制下，堆叠式像素600可读出在滚动曝光模式下的成像信号rs_pix或者在全局曝光模式下的成像信号gs_pix。为了节约互连，rs_pix和gs_pix的输出引线可以连接到一个输出连接中。
提供优于现有技术的本发明的一个关键创新的装置元件为行解码器电路604的一部分，该部分在图6中标记为Vrab Mode_sel。在成像像素阵列中的每一行的图像获取、存储和读出过程中，行解码器电路604向像素的每一行提供分别施加于晶体管TX、Rst、RS和GS的控制信号TX’、RST’、RS’和GS’。Bias_ctrl通过晶体管PB向晶体管SF1提供一个直流偏压。Vrab Mode_sel向复位晶体管Rst的漏极提供了一个双模选择，偏压Vhi或者Vlo。创新的元素包括提供Vhi或者Vlo的Vrab Mode_sel，其与施加于传输晶体管TX的特定的电平TX’相配合，减少任何传输晶体管阈值电压变化导致的像阵列固定图像噪声。电平Vlo可为从0到Vhi的中间电平。图7示出了结合图6所示装置原理图中Vrab Mode_sel的一种创新的方法，其用于降低图像传感器中的FPN，该图像传感器利用多个传输晶体管栅极电压来增强像素动态范围。
图7为一时序图，该时序图示出了用于拐点自校准的创新的装置的操作方法。图示为图像传感器控制电路和读出电路的控制信号时序和电平，它们按照可编程的功能逻辑电路(例如，图1所示的功能逻辑单元106)定义的顺序工作，以在滚动曝光模式下采集和读出一列图像信号。图7示出了从第0行像素获得图像信号所需的四个时间间隔，包括拐点自校准和应用。四个时间间隔包括光电二极管复位和曝光时间间隔、光电二极管图像信号读出时间间隔、拐点复位和重获时间间隔和拐点读出时间间隔。前两个时间间隔完成包括拐点动态范围增强的图像信号的采集和读出，后两个时间间隔完成拐点自校准，以减少FPN并进一步增强HDR。该时序从全局曝光步骤开始，该步骤中图像阵列中所有的行均暴露在入射光下，形成阵列上的图像。在图7中，信号和控制电压rs_sel、rst、tx0和vrab在功能上分别对应于图6中所示的信号和控制电压RS’、RST’、TX’和Vrab(Vhi或Vlo)。图7还示出了计数器使能(count_en)信号的时序轨迹，该信号在高电平时表示在信号读出期间发生模数转换。
在图7中的第一时间间隔(TI1)期间，将光电二极管PD0复位并曝光，即使其累积图像电荷。在该时间间隔rs_sel为低电平，rst为高电平，vrab为电平Vhi。此外，在第一时间间隔期间，先将tx0置为高电平V1，复位光电二极管至Vhi附近并清除光生电荷，接着将tx0置为位于传输晶体管亚阈值区域的电平V2，并定义电荷调整曲线的拐点。若入射光强度高，将电平V2设置为从光电二极管释放出多余光生电荷的值，并防止光晕，有效增强动态范围。最后，将tx0置为截止电平NVDD，其以防止电荷离开光电二极管。接着，在图7中的第二时间间隔(TI2)期间，rs_sel置为高电平，以使随后传输的图像信号通过源极跟随放大晶体管发送至列线上。然后，仍然在第二个时间间隔期间，rst置为低电平以允许读出参考信号值，随后将tx0置为高电平持续时间段t1，在此期间，光电二极管上的信号电荷被传输至源极跟随放大晶体管，并作为表示在曝光期间入射到光电二极管上的光照强度的图像信号传输到列线上。
在图7所示的第三时间间隔(TI3)期间，在创造条件以确定和校准在第一时间间隔期间首次使用的拐点电平V2时，启用本发明的关键元素，并在随后的行曝光期间进行修改(如需要)之后重新应用，以减小从像素阵列读取的结果图像中的FPN。具体的说，在第三个时间间隔，rst置为高电平，随后tx0初始置为高电平V1，以复位光电二极管。然后，在将tx0置为V2的同时，vrab置为Vlo，然后将tx0置为截止电平NVDD，然后将vrab返回至Vhi。在第三时间间隔结束的时刻，光电二极管上捕捉到的信号反映了先前施加在传输晶体管上的拐点值，但其漏极施加了不同的电压，即为Vlo而不是Vhi。在第四个时间间隔(TI4)期间读取该拐点校准信号时，该拐点校准信号可与先前的图像信号结合，以确定拐点校准信号，该拐点校准信用用于在下一次(即下一帧期间)复位应用于tx0的拐点值。因此，在图7中所示的第四时间间隔期间，rs_sel保持高电平，vrab返回至Vhi，rst置为低电平，同时tx0截止以便提供一个参考信号在列线上读出。接着，将tx0置为高电平V3，持续一段时间t2，以结合拐点相关信号读出图像信号，然后将rs_sel置为低，以防止信号进入列线。
综上所述，为了在滚动曝光读出期间增强堆叠式像素的动态范围，关键创新的元素包括提供一个双模可选择的复位电源vrab，并获取和读出包括施加于传输晶体管上的拐点电平的两个连续的成像信号。其中，在vrab处于Vhi时捕获第一个成像信号，并在vrab处于Vlo时捕获第二个成像信号，然后确定新的拐点电平，即拐点自校准，在后续的成像中应用以减少与传输晶体管上阈值电压的自然变化有关的固定图像噪声。
为了在使用拐点自校准的全局曝光读出过程中提高包括滚动曝光和全局曝光读出电路的堆叠式像素动态范围，关键创新的要素包括通过全局曝光读出电路读取的图像信号以及后续通过滚动曝光电路读出的校准图像信号。通过不同的电子路径得到的两个信号用于确定拐点电平，并在需要时提供更新的电平值，以减少与传输晶体管阈值电压的自然变化相关的固定图像噪声。图8示出了一个堆叠式像素的电路原理图，该像素包括滚动曝光和全局曝光读出。其与图6所示的类似，但不包括行解码器，并且增加了三对公用同一浮动漏极FN的光电二极管和传输晶体管。电路元件、信号名称和电源标识符基本相同，为了提高简洁度无需再次说明。
图9为一个时序图，示出了应用于图8中所示的像素的拐点自校准的装置的操作方法。此处未进行时序图的详细说明。从图中可以明显看出每个信号的上升、下降和电平。但是，为了描述与本发明相关的创新的装置和方法，接下来进行概括描述。图9概括的说明了像素阵列的全局曝光和读出，其包括对传输晶体管栅极电压的拐点操作，然后对拐点电平进行自校准。关键创新的元素包括使用全局曝光读出路径，通过其行选择晶体管GSW，获得第一成像信号，然后使用滚动曝光读出路径，通过其行选择晶体管RSW，获取第二成像信号，该第二成像信号与第一成像信号结合实现拐点电平的自校准，并降低由于相关的传输晶体管的阈值电压的自然变化而产生的固定图像噪声。因此，图9示出了四个时间间隔，在这四个时间间隔中，应用控制信号完成拐点电平的自校准。在第一时间间隔期间，相关光电二极管阵列作为一个整体同时复位，即全局复位。图像电荷的收集也在所有的光电二极管上开始，包括应用于传输晶体管的拐点电平时序的应用。电平时序和第一时间间隔在传输晶体管截止时结束。在第二个时间间隔期间，全局曝光存储电容复位，图像电荷收集结束，并传输至全局曝光存储电容。如图9所示，在第三时间间隔期间，在电容器上的图像电荷转换成图像信号并通过全局曝光行选择晶体管GSW读出的同时，拐点电平时序再次施加于传输晶体管上，以从光电二极管收集拐点校准电荷。最后，在第四时间间隔期间，通过滚动曝光行选择晶体管RSW读出拐点校准电荷。
图10示出了应用拐点自校准的创新的电路的另一个实施例的电路示意图。与图8所示的电路图相比，图10所示的电路图删除了偏压晶体管NB，并在全局曝光行选择晶体管GSW和滚动曝光行选择晶体管RSW的输出电极之间提供连接。信号读出和连续的拐点校准步骤与上一段描述类似。
本说明书所述的“一个实施例”、“实施例”、“一个示例”或“示例”的意味着结合该实施例或示例描述的特定特征、结构或特性至少包括在本发明的一个实施例或一个示例中。因此，本说明书中各处出现的诸如“在一个实施例中”或“在一个示例中”的短语不一定都指同一实施例或示例。此外，特定特征、结构或特性可以以任何合适的方式在一个或多个实施例或示例中组合。参考所描述图形的方向来使用诸如“顶部”、“下”、“上方”、“下方”之类的方向术语。而且，术语“具有”、“包含”、“包括”和类似的术语被定义为表示“包含”，除非另有特别说明。特定的特征，结构或特性可以被包含在一个集成电路中，一个电子电路中，一个组合逻辑电路中或者提供所描述的功能的其他合适的组件中。此外，应该理解的是，这里提供附图的目的是为了向本领域普通技术人员作解释，并且附图不一定按比例绘制。
本发明中对上述示例的描述，包括在摘要中的描述，并不是为了穷尽或限制公开的确切形式。尽管本发明在此描述具体实施例、示例的目的是为了解释说明，但是在不脱离本发明的更广泛的精神和范围的情况下，各种等同修改是可能的。事实上，可以理解的是，提供具体示例性结构和材料是为了解释的目的，并且根据本发明的示例还可以在其他实施例和示例中使用其他结构和材料。根据上面的详细描述，可以对本发明的示例做出这些修改。以下权利要求中使用的术语不应被解释为将本发明限制于说明书和权利要求中公开的具体实施例。相反的，本发明的保护范围完全由权利要求的保护范围确定，这些权利要求要根据既定的权利要求解释理论来解释。

Claims (11)

1.一种成像系统，其特征在于，包括：
第一基底，具有正面和背面；
像素单元阵列的第一部分，其设置于所述第一基底中，每个像素单元的第一部分包括：一个或者多个传输晶体管，所述传输晶体管与各自对应的光电二极管连接并共享浮动漏极；复位晶体管，其一端与浮动漏极连接，另一端与可选择的复位电源Vrab连接；源极跟随配置的放大晶体管，其栅极与浮动漏极连接，漏极与电源Vrsf连接，源极与滚动曝光行选择晶体管连接，其中所述第一部分累积图像电荷以响应入射至所述光电二极管上的光，将其转化成图像信号，并在滚动曝光读出模式被选定时，将所述图像信号从所述第一基底耦合输出至图像传感器的列线；
像素单元阵列的第二部分，其位于堆叠于所述第一基底正面上的第二基底内，每个像素单元的第二部分包括全局曝光读出电路，用于在全局曝光读出模式被选定时，将来自所述第一部分的放大晶体管的图像信号通过全局曝光放大晶体管和全局曝光行选择晶体管耦合输出至图像传感器的列线；
行解码器电路，用于逐帧向每行所述像素单元重复提供读出控制信号时序，该时序包括四个时间间隔，所述时间间隔包括：第一、光电二极管复位和曝光时间间隔；第二、光电二极管图像信号读出时间间隔；第三、拐点复位和重获时间间隔；第四、每行的拐点读出时间间隔；
模式选择开关，其设置于所述行解码器电路中，配置为可选择的复位电源Vrab，以提供高电平Vhi或者可调的低电平Vlo；
可编程的功能逻辑电路，用于向所述行解码器电路提供时序和配置；
可编程的功能逻辑电路的配置，其中，所述模式选择开关用于在每行的拐点复位和重获时间间隔期间将所述复位电源Vrab切换为可调的低电平Vlo，拐点电平决定两段分段式线性响应曲线的拐点，所述两段分段式线性响应曲线为光电二极管随着光照强度增加电荷调整的曲线；
芯片内电互连，其将所述第一部分上的放大晶体管的源极耦合到所述第二部分上的全局曝光读出电路。
2.根据权利要求1所述的成像系统，其特征在于，所述像素单元中的传输晶体管及其对应的光电二极管包括四个晶体管和四个光电二极管。
3.根据权利要求1所述的成像系统，其特征在于，所述可编程的功能逻辑电路的状态由所述图像传感器中可选择的状态寄存器设置的状态所确定。
4.根据权利要求1所述的成像系统，其特征在于，所述滚动曝光行选择晶体管的输出端通过芯片内电互连与所述全局曝光行选择晶体管的输出端连接。
5.一种降低图像传感器像素阵列固定图像噪声的方法，其特征在于，所述图像传感器中像素单元包括具有双模式选择电源的复位晶体管和可选择的滚动和全局曝光读出电路，所述方法包括：
提供包括第一部分感光单元和滚动曝光读出电路的多个堆叠式像素单元，所述第一部分感光单元和滚动曝光读出电路包括光电二极管、传输晶体管、复位晶体管、放大晶体管和滚动曝光行选择晶体管；
提供一第二部分全局曝光读出电路，其堆叠于所述第一部分上；
提供一行解码器电路，用于逐帧向每行所述像素单元重复提供读出控制信号时序，该时序包括四个时间间隔，所述时间间隔包括：第一、光电二极管复位和曝光时间间隔；第二、光电二极管图像信号读出时间间隔；第三、拐点复位和重获时间间隔；第四、每行的拐点读出时间间隔；
提供一可编程的功能逻辑电路，用于向所述行解码器电路提供时序和配置；
依次在光电二极管复位和曝光时间间隔期间以及在拐点复位和重获时间间隔期间，从所述行解码器向所述传输晶体管的栅极提供拐点电平，所述拐点电平决定两段分段式线性响应曲线的拐点，所述两段分段式线性响应曲线为光电二极管随着光照强度增加电荷调整的曲线；
在光电二极管图像信号读出时间间隔期间，通过滚动曝光读出电路读出图像信号；
提供一模式选择开关，其设置于所述行解码器电路中，配置为向可选择的复位电源Vrab提供高电平Vhi或者可调的低电平Vlo的双模式选择；
在每行的拐点复位和重获时间间隔期间，启用模式选择开关以切换复位电源Vrab至可调的低电平Vlo，而在余下的三个时间间隔期间，保持复位电源Vrab在高电平Vhi；
在每行的拐点读出时间间隔期间，通过滚动曝光读出电路读出拐点自校准信号；
确定修正的拐点电平，并在随后的光电二极管复位和曝光时间间隔期间，将其应用于传输晶体管的栅极。
6.根据权利要求5所述的降低图像传感器像素阵列固定图像噪声的方法，其特征在于，操作可编程的功能逻辑电路包括执行数字算法，所述数字算法用于平滑两段分段式线性响应曲线的拐点处的过渡，所述两段分段式线性响应曲线为光电二极管随着光照强度增加电荷调整的曲线。
7.一种降低图像传感器像素阵列固定图像噪声的方法，其特征在于，所述图像传感器中像素单元包括具有双模式选择电源的复位晶体管和可选择的滚动和全局曝光读出电路，所述方法包括：
提供包括第一部分感光单元和滚动曝光读出电路的多个堆叠式像素单元，所述第一部分感光单元和滚动曝光读出电路包括光电二极管、具有控制信号txi的传输晶体管、具有控制信号rst和漏极电源vrab的复位晶体管、放大晶体管和具有控制信号rs_sel的滚动曝光行选择晶体管；
提供一第二部分全局曝光读出电路，其堆叠于所述第一部分上；
提供一行解码器电路，用于逐帧向每行所述像素单元重复提供读出控制信号时序，该时序包括四个时间间隔，所述时间间隔包括：第一、光电二极管复位和曝光时间间隔；第二、光电二极管图像信号读出时间间隔；第三、拐点复位和重获时间间隔；第四、每行的拐点读出时间间隔；
提供一可编程的功能逻辑电路，以在如下四个所述时间间隔期间向所述行解码器电路提供时序和配置：
在第一时间间隔期间，rs_sel置为低电平，vrab置为高电平Vhi，rst置为高电平，txi依次置为三个电平，开始置为高电平以复位光电二极管、接着置为拐点电平以增强动态范围，接着置为截止电平以保持光电二极管上的电荷；
在第二时间间隔期间，vrab保持在高电平Vhi，rs_sel置为高电平，rst置为低电平，txi置为高电平，以允许与在第一时间间隔期间于光电二级光上收集的电荷相关的图像信号的滚动曝光读出；
在第三时间间隔期间，rs_sel保持在高电平，rst置为高电平，txi置为高电平以复位所述光电二极管，然后vrab置为可调的低电平Vlo，txi置为在第一时间间隔期间使用的拐点电平以累积与拐点电平相关的电荷，接着将txi置为截止电平，然后vrab返回至高电平Vhi；
在第四时间间隔期间，vrab保持在高电平Vhi，rs_sel置为高电平，rst置为低电平，txi置为高电平，以允许与在第三时间间隔期间于光电二极管上收集的电荷相关的图像信号的滚动曝光读出，该图像信号代表了拐点电平；
根据在第三和第四时间间隔期间获得的自校准拐点信号确定修正的拐点水平，并在随后的光电二极管复位和曝光时间间隔期间将其应用于传输晶体管的栅极。
8.一种成像系统，其特征在于，包括：
第一基底，具有正面和背面；
像素单元阵列的第一部分，其设置于所述第一基底中，每个像素单元的第一部分包括：具有控制信号tx的传输晶体管，所述传输晶体管与各自对应的光电二极管连接并共享浮动漏极，其中传输晶体管的控制信号包括两个以上电平，以确定两段分段式线性响应曲线的拐点，所述两段分段式线性响应曲线为光电二极管随着光照强度增加电荷调整的曲线；具有控制信号rst的复位晶体管，其与浮动漏极连接；源极跟随配置的第一放大晶体管，其栅极与浮动漏极连接，源极与具有控制信号rs_sel的滚动曝光行选择晶体管连接，其中第一部分累积图像电荷以响应入射至所述光电二极管上的光，并将其转换为图像信号；在所述滚动曝光行选择晶体管被选通时，通过滚动曝光行选择晶体管将所述图像信号从第一基底耦合输出至图像传感器的列线；
像素单元阵列的第二部分，其位于堆叠于所述第一基底正面上的第二基底内，每个像素单元的第二部分包括：偏压晶体管NB，连接地线至所述第一放大晶体管源极，其受信号gs_nb所控制；具有控制信号gs_sig的全局曝光信号控制晶体管，其连接在第一放大晶体管的源极和全局曝光信号存储电容Csig之间，全局曝光信号存储电容Csig的另一端与地线连接；具有控制信号gs_rst的全局曝光复位控制晶体管，其连接在全局曝光信号控制晶体管和源极跟随配置的第二放大晶体管的栅极之间；全局曝光复位电容Crst，其连接在第二放大晶体管的栅极和地线之间；具有控制信号gs_sel的全局曝光行选择晶体管，其将第二放大晶体管的源极连接至列线，以在全局曝光行选择晶体管被选通时，通过第二放大晶体管将来自第一部分的第一放大晶体管的图像信号耦合输出；
行解码器电路，用于逐帧向每行像素单元重复提供读出控制信号时序，该时序包括四个时间间隔，所述时间间隔包括：第一、光电二极管复位和曝光时间间隔；第二、光电二极管图像信号读出时间间隔；第三、拐点复位和重获时间间隔；第四、每行的拐点读出时间间隔；
可编程的功能逻辑电路，用于向所述行解码器电路提供时序和配置；
可编程的功能逻辑电路的配置，其中，在第一时间间隔期间，拐点动态范围增强的全局曝光图像电荷在所述像素单元阵列上累积，接着在第二时间间隔期间，所述全局曝光图像电荷传输至全局曝光信号存储电容Csig，接着在第三时间间隔期间，通过全局曝光行选择晶体管将全局曝光图像信号的第一行读出，其中同样在第三时间间隔期间，又一拐点动态范围增强的图像信号从第一行重获，并通过滚动曝光行选择晶体管在第四时间间隔期间读出，其中第二拐点动态范围增强的图像信号决定了修正的拐点电平，并在随后的成像帧的第一时间间隔期间将其应用于第一行的传输晶体管的栅极；
芯片内电互连，其将第一部分上的放大晶体管的源极耦合到第二部分上的全局曝光读出电路。
9.一种降低图像传感器像素阵列固定图像噪声的方法，其特征在于，所述图像传感器中像素单元包括滚动曝光和全局曝光读出电路，所述方法包括：
提供包括第一部分感光单元和滚动曝光读出电路的多个堆叠式成像像素单元，所述第一部分感光单元和滚动曝光读出电路包括具有控制信号tx的传输晶体管，所述传输晶体管与各自对应的光电二极管连接并共享浮动漏极，其中所述传输晶体管的控制信号包括两个以上电平，以确定两段分段式线性响应曲线的拐点，所述两段分段式线性响应曲线为光电二极管随着光照强度增加电荷调整的曲线；
提供一复位晶体管，其与所述浮动漏极连接；
提供一源极跟随配置的第一放大晶体管，其栅极与浮动漏极连接，源极与滚动曝光行选择晶体管连接，其中所述第一部分累积图像电荷以响应入射至光电二极管上的光，并将其转换为图像信号，在所述滚动曝光行选择晶体管被选通时，通过滚动曝光行选择晶体管将所述图像信号从第一基底耦合输出至图像传感器的列线；
提供像素单元阵列的第二部分全局曝光存储和读出电路，其堆叠于所述第一部分上方，每个像素单元的第二部分包括：偏压晶体管NB，连接地线至所述第一放大晶体管源极；全局曝光信号控制晶体管，其连接在第一放大晶体管的源极和全局曝光信号存储电容Csig之间，全局曝光信号存储电容Csig的另一端与地线连接；全局曝光复位控制晶体管，其连接在全局曝光信号控制晶体管和源极跟随配置的第二放大晶体管的栅极之间；全局曝光复位电容Crst，其连接在第二放大晶体管的栅极和地线之间；全局曝光行选择晶体管，其将第二放大晶体管的源极连接至列线，以在全局曝光行选择晶体管被选通时，通过所述第二放大晶体管将来自第一部分的第一放大晶体管的图像信号耦合输出；
提供一行解码器电路，用于逐帧向每行所述像素单元重复提供读出控制信号时序，其中该时序包括四个时间间隔，其中所述时间间隔包括：第一、光电二极管复位和曝光时间间隔；第二、光电二极管图像信号读出时间间隔；第三、拐点复位和重获时间间隔；第四、每行的拐点读出时间间隔；
提供一可编程的功能逻辑电路，用于向所述行解码器电路提供时序和配置；
通过所述可编程的功能逻辑电路提供时序，其中在第一时间间隔期间，拐点动态范围增强的全局曝光图像电荷在像素单元阵列上累积，接着在第二时间间隔期间，所述全局曝光图像电荷传输至全局曝光信号存储电容Csig，接着在第三时间间隔期间，通过全局曝光行选择晶体管将图像信号的第一行读出，其中同样在第三时间间隔期间，又一拐点动态范围增强的图像信号从第一行重获，并通过滚动曝光行选择晶体管在第四时间间隔期间读出，其中第二拐点动态范围增强的图像信号决定了修正的拐点电平，并在随后的成像帧的第一时间间隔期间将其应用于第一行的传输晶体管的栅极。
10.根据权利要求9所述的降低图像传感器像素阵列固定图像噪声的方法，其特征在于，操作可编程的功能逻辑电路包括执行数字算法，所述数字算法用于平滑两段分段式线性响应曲线的拐点处的过渡，所述两段分段式线性响应曲线为光电二极管随着光照强度增加电荷调整的曲线。
11.一种降低图像传感器像素阵列固定图像噪声的方法，其特征在于，所述图像传感器中像素单元包括滚动曝光和全局曝光读出电路，所述方法包括：
提供包括第一部分感光单元和滚动曝光读出电路的多个堆叠式成像像素单元，所述第一部分感光单元和滚动曝光读出电路包括具有控制信号tx的传输晶体管，所述传输晶体管与各自对应的光电二极管连接并共享浮动漏极，其中所述传输晶体管的控制信号包括两个以上电平，以确定两段分段式线性响应曲线的拐点，所述两段分段式线性响应曲线为光电二极管随着光照强度增加电荷调整的曲线；
提供一具有控制信号rst的复位晶体管，其与所述浮动漏极连接；
提供一源极跟随配置的第一放大晶体管，其栅极与浮动漏极连接，源极与具有控制信号rs_sel的滚动曝光行选择晶体管连接，其中所述第一部分累积图像电荷以响应入射至光电二极管上的光，并将其转换为图像信号，在所述滚动曝光行选择晶体管被选通时，通过滚动曝光行选择晶体管将所述图像信号从第一基底耦合输出至图像传感器的列线；
提供像素单元阵列的第二部分全局曝光存储和读出电路，其堆叠于所述第一部分上方，每个像素单元的第二部分包括：偏压晶体管NB，连接地线至所述第一放大晶体管源极，并受信号gs_nb控制；具有控制信号gs_sig的全局曝光信号控制晶体管，其连接在第一放大晶体管的源极和全局曝光信号存储电容Csig之间，全局曝光信号存储电容Csig的另一端与地线连接；具有控制信号gs_rst的全局曝光复位控制晶体管，其连接在全局曝光信号控制晶体管和源极跟随配置的第二放大晶体管的栅极之间；全局曝光复位电容Crst，其连接在第二放大晶体管的栅极和地线之间；具有控制信号gs_sel的全局曝光行选择晶体管，其将第二放大晶体管的源极连接至列线，以在全局曝光行选择晶体管被选通时，通过第二放大晶体管将来自第一部分的第一放大晶体管的图像信号耦合输出；
提供一行解码器电路，用于逐帧向每行所述像素单元重复提供读出控制信号时序，其中该时序包括四个时间间隔，其中所述时间间隔包括：第一、光电二极管复位和曝光时间间隔；第二、光电二极管图像信号读出时间间隔；第三、拐点复位和重获时间间隔；第四、每行的拐点读出时间间隔；
提供一可编程的功能逻辑电路，以在如下四个所述时间间隔期间向所述行解码器电路提供时序和配置：
在第一时间间隔期间，rs_sel、gs_sel、gs_nb、gs_rst和gs_sig均置为低电平，rst置为高电平，txi依次置为三个电平，开始置为高电平以使光电二极管复位，接着置为拐点电平以增强动态范围，接着置为截止电平以在第一个时间间隔结束时保持光电二极管上的电荷；
在第二时间间隔期间，rs_sel和gs_sel保持为低电平，该时间间隔在gs_nb置为高电平时开始，接着rst置为低电平，接着gs_sig置为高电平，接着gs_rst置为高电平然后为低电平，接着txi置为高电平然后为低电平，以允许在第一时间间隔期间与光电二极管上收集的电荷相关的全局曝光图像信号的传输和存储；
在第二时间间隔余下部分期间，gs_nb和gs_sig置为低电平，rst置为高电平，以结束第二时间间隔；
在第三时间间隔期间，rs_sel、gs_nb、gs_sig、gs_rst和tx保持为低电平，rst保持为高电平，然后步骤的两个时序同时发生，一个在所述第一部分中，一个在所述第二部分中，其中：在第二部分中，gs_sel置为高电平，gs_rst置为高电平然后为低电平，以读出存储于电容中的全局曝光图像信号，之后，gs_sel置为低电平；在第一部分中，txi依次置为三个电平，开始置为高电平以复位光电二极管，接着置为拐点电平以增强动态范围，接着置为截止电平以在第三时间间隔结束时保持光电二极管上的电荷；
在第四时间间隔期间，gs_sel、gs_nb、gs_rst、gs_sig和tx保持为低电平，该时间间隔在rs_sel置为高电平开始，接着rst置为低电平，txi置为高电平然后为低电平，以允许与在第三时间间隔期间在光电二极管上收集到的电荷相关的图像信号的滚动曝光读出，所述图像信号代表拐点电平；
根据在第三和第四时间间隔期间获取的自校准拐点信号确定修正的拐点电平，并在随后的成像帧的第一时间间隔期间将其应用于第一行的传输晶体管的栅极。
CN201910278574.8A 2018-05-02 2019-04-08 降低图像传感器像素阵列固定图像噪声的方法、成像系统 Active CN109922287B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/968,993 2018-05-02
US15/968,993 US10250832B1 (en) 2018-05-02 2018-05-02 Stacked rolling shutter and global shutter image sensor with knee self point calibration

Publications (2)

Publication Number Publication Date
CN109922287A CN109922287A (zh) 2019-06-21
CN109922287B true CN109922287B (zh) 2021-01-05

Family

ID=65898674

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910278574.8A Active CN109922287B (zh) 2018-05-02 2019-04-08 降低图像传感器像素阵列固定图像噪声的方法、成像系统

Country Status (2)

Country Link
US (1) US10250832B1 (zh)
CN (1) CN109922287B (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10560646B2 (en) * 2018-04-19 2020-02-11 Teledyne Scientific & Imaging, Llc Global-shutter vertically integrated pixel with high dynamic range
US11172142B2 (en) * 2018-09-25 2021-11-09 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor for sensing LED light with reduced flickering
CN110312089B (zh) * 2019-06-28 2022-02-01 Oppo广东移动通信有限公司 一种图像处理方法、装置和存储介质
CN112291492B (zh) * 2019-07-25 2024-03-29 比亚迪半导体股份有限公司 去除图像传感器噪声的方法和装置、存储介质
CN112399103B (zh) * 2019-08-12 2022-07-05 天津大学青岛海洋技术研究院 一种用于tof图像传感器的复位噪声抑制方法
CN110418088B (zh) * 2019-08-14 2021-11-16 Oppo广东移动通信有限公司 一种像素结构、图像传感器及终端
US11611813B2 (en) * 2019-09-16 2023-03-21 Shanghai Ic R&D Center Co., Ltd Method of removing fixed pattern noise
CN110708481B (zh) * 2019-09-16 2021-09-14 上海集成电路研发中心有限公司 一种基于差异复位的去除固定模式噪声方法
CN110677603B (zh) * 2019-09-16 2021-09-14 上海集成电路研发中心有限公司 一种用于单帧分段曝光的图像传感器和数据采集方法
KR20210076552A (ko) * 2019-12-16 2021-06-24 에스케이하이닉스 주식회사 이미지 센싱 장치
CN113763870A (zh) * 2020-06-03 2021-12-07 原相科技股份有限公司 像素电路、其计算实际强度值的方法及像素阵列
CN111728578B (zh) * 2020-06-09 2023-09-01 重庆金山科技（集团）有限公司 胶囊内镜控制方法及胶囊内镜
KR20220027552A (ko) * 2020-08-27 2022-03-08 삼성전자주식회사 이미지 센서
CN112367483B (zh) * 2020-10-27 2022-07-19 锐芯微电子股份有限公司 多线阵图像传感器
CN114778573A (zh) * 2021-01-06 2022-07-22 京东方科技集团股份有限公司 像素传感电路及其驱动方法、探测面板及电子设备
CN115308757A (zh) * 2021-05-08 2022-11-08 宁波飞芯电子科技有限公司 一种图像传感器及其驱动方法
KR20240039141A (ko) 2021-08-10 2024-03-26 에이엠에스 센서스 벨지움 비브이비에이 픽셀 배열, 이미지 센서, 및 픽셀 배열을 동작시키는 방법
CN114302078B (zh) * 2021-12-28 2023-04-07 锐芯微电子股份有限公司 像素结构控制方法及设备、计算机可读存储介质
US11750950B1 (en) * 2022-05-26 2023-09-05 Omnivision Technologies, Inc. Voltage domain global shutter readout circuit timing
CN115361506A (zh) * 2022-08-17 2022-11-18 中科微机电技术（北京）有限公司 有源像素传感器的控制方法、有源像素传感器及电子设备
CN115802186B (zh) * 2023-01-31 2023-05-02 天津海芯微电子技术有限公司 一种低噪声全局曝光像素结构及其工作方法
CN116887063B (zh) * 2023-09-08 2024-01-09 深圳大学 基于非线性强物理不可克隆函数电路的可信图像传感芯片
CN117596499B (zh) * 2024-01-18 2024-04-30 珠海燧景科技有限公司 图像传感器及成像系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101588448A (zh) * 2008-05-23 2009-11-25 奥林巴斯映像株式会社 摄像装置
CN101600057A (zh) * 2008-06-06 2009-12-09 索尼株式会社 固态图像捕获设备和相机系统
CN102449999A (zh) * 2009-06-03 2012-05-09 全视科技有限公司 具有全局及滚动快门过程的成像器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990084630A (ko) 1998-05-08 1999-12-06 김영환 씨모스 이미지 센서 및 그 구동 방법
US7259413B2 (en) * 2004-09-28 2007-08-21 Micron Technology, Inc. High dynamic range image sensor
JP5820627B2 (ja) * 2011-06-09 2015-11-24 オリンパス株式会社 固体撮像装置、撮像装置、および信号読み出し方法
JP5953028B2 (ja) * 2011-11-02 2016-07-13 オリンパス株式会社 固体撮像装置、撮像装置、および信号読み出し方法
US9748298B2 (en) * 2015-06-30 2017-08-29 Semiconductor Components Industries, Llc Image sensors with backside trench structures
US9991306B2 (en) * 2015-12-10 2018-06-05 Semiconductor Components Industries, Llc Hybrid bonded image sensor and method of operating such image sensor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101588448A (zh) * 2008-05-23 2009-11-25 奥林巴斯映像株式会社 摄像装置
CN101600057A (zh) * 2008-06-06 2009-12-09 索尼株式会社 固态图像捕获设备和相机系统
CN102449999A (zh) * 2009-06-03 2012-05-09 全视科技有限公司 具有全局及滚动快门过程的成像器

Also Published As

Publication number Publication date
CN109922287A (zh) 2019-06-21
US10250832B1 (en) 2019-04-02

Similar Documents

Publication Publication Date Title
CN109922287B (zh) 降低图像传感器像素阵列固定图像噪声的方法、成像系统
CN109819184B (zh) 图像传感器及减少图像传感器固定图像噪声的方法
US10397500B1 (en) Wide dynamic range image sensor pixel cell
CN108200367B (zh) 像素单元和形成像素单元的方法及数字相机成像系统组件
CN108305884B (zh) 像素单元和形成像素单元的方法及数字相机成像系统组件
US10334189B1 (en) HDR pixel array with double diagonal binning
CN108200366B (zh) 像素单元和形成像素单元的方法及数字相机成像系统
US8299513B2 (en) High conversion gain image sensor
US10070090B2 (en) Stacked image sensor pixel cell with selectable shutter modes and in-pixel CDS
US20130009043A1 (en) Image sensor having supplemental capacitive coupling node
US10002901B1 (en) Stacked image sensor with embedded FPGA and pixel cell with selectable shutter modes and in-pixel CDs
KR20160018506A (ko) 분할-게이트 조건부-재설정 이미지 센서
CN211209801U (zh) 成像系统
CN108269819B (zh) 像素单元和形成像素单元的方法及数字相机成像系统组件
US10727268B1 (en) CMOS image sensor with compact pixel layout
EP2123019A2 (en) Extended dynamic range using variable sensitivity pixels
US10873716B2 (en) Dual row control signal circuit for reduced image sensor shading
TWI788972B (zh) 暗電流校準方法及相關像素電路
US10477126B1 (en) Dual eclipse circuit for reduced image sensor shading
Abdallah et al. A general overview of solid state imaging sensors types
CN114143483A (zh) 图像感测装置
CN111314636B (zh) 具有改进的列数据移位读取的cmos图像传感器
CN211457239U (zh) 成像像素
US20230336892A1 (en) Cmos image sensor pixel array and readout method with led flicker mitigation
CN112291490B (zh) 成像系统及使用图像像素生成具有降低的暗电流噪声的图像信号的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20200623

Address after: Room 612, 6th floor, No. 111 Building, Xiangke Road, China (Shanghai) Free Trade Pilot Area, Pudong New Area, Shanghai

Applicant after: Siteway (Shanghai) Electronic Technology Co.,Ltd.

Address before: Cayman Islands

Applicant before: SmartSens Technology (Cayman) Co.,Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: Room 612, 6th floor, No. 111 Building, Xiangke Road, China (Shanghai) Free Trade Pilot Area, Pudong New Area, Shanghai, 201203

Patentee after: Starway (Shanghai) Electronic Technology Co.,Ltd.

Address before: Room 612, 6th floor, No. 111 Building, Xiangke Road, China (Shanghai) Free Trade Pilot Area, Pudong New Area, Shanghai, 201203

Patentee before: Siteway (Shanghai) Electronic Technology Co.,Ltd.

CP01 Change in the name or title of a patent holder