CN211457239U - 成像像素 - Google Patents

Abstract

本公开提供一种成像像素，该成像像素具有高动态范围，可包括响应于入射光而生成电荷的光电二极管。来自光电二极管的电荷可耦接到电压源，并且可被丢弃或转移到诸如存储二极管的电荷存储区。在丢弃电荷和积聚电荷之间交替进行能够减轻闪烁。当电荷存储区中的生成的电荷超过第一电荷电平时，电荷可通过第一晶体管溢出到第一存储电容器。当生成的电荷超过比第一电荷电平更高的第二电荷电平时，电荷可通过第二晶体管溢出。另选地，通过第二晶体管溢出的电荷可耦接到电压源，并且可被排出或转移到第二存储电容器以用于后续读出。将更多溢出电荷转送到电压源可能会增加像素的动态范围。

Description

成像像素

技术领域

本实用新型整体涉及成像像素，并且更具体地，涉及具有高动态范围成像像素的成像设备。

背景技术

图像传感器常常在电子设备诸如移动电话、相机和计算机中用来捕获图像。在典型布置中，图像传感器包括被布置成像素行和像素列的图像像素阵列。可将电路耦接到每个像素列以从图像像素读出图像信号。

典型图像像素包含用于响应于入射光而生成电荷的光电二极管。图像像素还可包括用于存储在光电二极管中生成的电荷的电荷存储区。图像传感器可使用全局快门方案或卷帘快门方案进行操作。在全局快门中，图像传感器中的每个像素均可同时捕获图像，而在卷帘快门中，每行像素可依次捕获图像。

一些常规图像传感器或许能够在高动态范围(HDR)模式下工作。可在图像传感器中通过为交替的像素行分配不同的积聚时间来实现HDR操作。然而，常规的图像传感器有时可能会经历低于期望的分辨率、低于期望的灵敏度、高于期望的噪声水平以及低于期望的量子效率。

因此，希望能够提供在图像传感器中改善的高动态范围操作。

实用新型内容

本实用新型旨在提供具有高动态范围的成像像素。

根据第一方面，提供一种成像像素，包括：光电二极管，所述光电二极管被配置为响应于入射光而生成电荷；偏置电压源端子；第一晶体管，所述第一晶体管耦接在所述光电二极管和所述偏置电压源端子之间；电荷存储区；第二晶体管，所述第二晶体管耦接在所述光电二极管和所述电荷存储区之间；第一电容器，其中来自所述光电二极管的所述电荷的第一部分被配置为溢出到所述第一电容器；和第二电容器，其中来自所述光电二极管的所述电荷的第二部分被配置为溢出到所述第二电容器。

根据第二方面，提供一种成像像素，包括：光电二极管；电荷存储区，所述电荷存储区被配置为接收来自所述光电二极管的电荷；浮动扩散区；第一阈值晶体管，其中电荷被配置为使所述第一阈值晶体管从所述电荷存储区溢出到所述浮动扩散区；第一存储电容器，所述第一存储电容器耦接到所述浮动扩散区；电荷引导电路；第二阈值晶体管，其中电荷被配置为使所述第二阈值晶体管从所述第一存储电容器溢出到所述电荷引导电路；和第二存储电容器，其中所述电荷引导电路被配置为交替地丢弃电荷和将电荷转移到所述第二存储电容器。

根据第三方面，提供一种成像像素，包括：第一半导体衬底；第二半导体衬底；光电二极管，所述光电二极管在所述第一半导体衬底中；浮动扩散区，所述浮动扩散区在所述第二半导体衬底中；第一晶体管，所述第一晶体管在所述第一半导体衬底中，所述第一晶体管设置有第一阈值，其中高于所述第一阈值的第一溢出电荷溢出所述第一晶体管到所述浮动扩散区；导电互连层，所述导电互连层插置在所述第一晶体管和所述浮动扩散区之间；第一电荷存储区，所述第一电荷存储区在所述第二半导体衬底中，所述第一电荷存储区被配置为存储所述第一溢出电荷；电荷引导电路，所述电荷引导电路在所述第二半导体衬底中；和第二晶体管，所述第二晶体管在所述第二半导体衬底中，所述第二晶体管设置有第二阈值，其中高于所述第二阈值的第二溢出电荷溢出所述第二晶体管到所述电荷引导电路。

本实用新型的技术方案增加了成像像素的动态范围。

附图说明

图1是根据一个实施方案的具有图像传感器的示例性电子设备的示意图。

图2是根据一个实施方案的用于读出图像传感器中的图像信号的例示性像素阵列以及相关联的读出电路的示意图。

图3是根据一个实施方案的包括溢出电容器的例示性成像像素的电路图。

图4是根据一个实施方案的包括第一溢出电容器和电荷引导结构的例示性成像像素的电路图，该电荷引导结构将电荷间歇地引导到第二溢出电容器。

图5是根据一个实施方案的示出了在更多溢出电荷被处理掉而不是积聚时，诸如图4的像素的例示性成像像素的操作的时序图。

图6是根据一个实施方案的示出了在更多溢出电荷被积聚而不是处理掉时，诸如图4的像素的例示性成像像素的操作的时序图。

图7是根据一个实施方案的具有以下各项的例示性成像像素的电路图：第一存储电容器和第二存储电容器；电荷引导结构；晶体管，该晶体管将第二存储电容器耦接到浮动扩散区以便读出；以及导电互连层，该导电互连层在第一衬底和第二衬底之间。

图8是根据一个实施方案的具有以下各项的例示性成像像素的电路图：第一存储电容器和第二存储电容器；电荷引导结构；第二读出电路，该第二读出电路用于第二存储电容器；以及导电互连层，该导电互连层在第一衬底和第二衬底之间。

具体实施方式

本实用新型的实施方案涉及图像传感器。本领域的技术人员应当理解，本实用新型的示例性实施方案可在不具有一些或所有这些具体细节的情况下实践。在其他情况下，为了避免不必要地模糊本实用新型的实施方案，未详细描述众所周知的操作。

电子设备诸如数字相机、计算机、移动电话和其他电子设备可包括图像传感器，该图像传感器收集入射光以捕获图像。图像传感器可包括像素阵列。图像传感器中的像素可包括光敏元件，诸如将入射光转换成图像信号的光电二极管。图像传感器可具有任何数量(例如，数百或数千或更多)的像素。典型图像传感器可例如具有数十万或数百万像素(例如，数兆像素)。图像传感器可包括控制电路(诸如用于操作像素的电路)和用于读出图像信号的读出电路，该图像信号与光敏元件生成的电荷相对应。

图1是示例性成像和响应系统的示意图，该系统包括使用图像传感器捕获图像的成像系统。图1的系统100可以是电子设备，诸如相机、移动电话、摄像机、或捕获数字图像数据的其他电子设备，可以是车辆安全系统(例如，主动制动系统或其他车辆安全系统)，或者可以是监视系统。

如图1所示，系统100可包括成像系统(诸如成像系统10)和主机子系统(诸如主机子系统20)。成像系统10可包括相机模块12。相机模块12可包括一个或多个图像传感器14以及一个或多个透镜。

相机模块12中的每个图像传感器可相同，或者，在给定图像传感器阵列集成电路中可以有不同类型的图像传感器。在图像捕获操作期间，每个透镜可将光聚集到相关联的图像传感器14上。图像传感器14可包括将光转换成数字数据的光敏元件(即，像素)。图像传感器可具有任何数量(例如，数百、数千、数百万或更多)的像素。典型图像传感器可例如具有数百万的像素(例如，数兆像素)。例如，图像传感器14可包括偏置电路(例如，源极跟随器负载电路)、采样和保持电路、相关双采样(CDS)电路、放大器电路、模拟-数字转换器电路、数据输出电路、存储器(例如，缓冲电路)、寻址电路等。

可以将来自相机传感器14的静态图像数据和视频图像数据经由路径28提供给图像处理和数据格式化电路16。图像处理和数据格式化电路16可用于执行图像处理功能，诸如数据格式化、调节白平衡和曝光、实现视频图像稳定、脸部检测等。图像处理和数据格式化电路16也可用于根据需要压缩原始相机图像文件(例如，压缩成联合图像专家组格式或简称JPEG格式)。在典型布置(有时称为片上系统(SOC)布置)中，相机传感器14以及图像处理和数据格式化电路16在共用半导体衬底(例如，共用硅图像传感器集成电路管芯)上实现。如果需要，相机传感器14和图像处理电路16可以形成在单独半导体衬底上。例如，相机传感器14和图像处理电路16可以形成在已堆叠的单独衬底上。

成像系统10(例如，图像处理和数据格式化电路16)可通过路径18将采集的图像数据传送到主机子系统20。主机子系统20可包括处理软件，该处理软件用于检测图像中的物体、检测物体在图像帧之间的运动、确定图像中物体的距离、过滤或以其他方式处理成像系统10提供的图像。

如果需要，系统100可为用户提供许多高级功能。例如，在计算机或高级移动电话中，可为用户提供运行用户应用的能力。为实现这些功能，系统100的主机子系统20可具有输入-输出设备22(诸如小键盘、输入-输出端口、操纵杆和显示器)以及存储和处理电路24。存储和处理电路24可包括易失性存储器和非易失性存储器(例如，随机存取存储器、闪存存储器、硬盘驱动器、固态驱动器等)。存储和处理电路24还可包括微处理器、微控制器、数字信号处理器、专用集成电路等。

图2中示出了图1的相机模块12的布置的示例。如图2所示，相机模块12包括图像传感器14以及控制和处理电路44。控制和处理电路44可对应于图1中的图像处理和数据格式化电路16。图像传感器14可包括像素阵列，诸如像素34(在本文中有时称为图像传感器像素、成像像素或图像像素34)的阵列32，并且还可包括控制电路40和42。控制和处理电路44可耦接到行控制电路40，并且可经由数据路径26耦接到列控制和读出电路42。行控制电路40可从控制和处理电路44接收行地址，并可通过控制路径36向图像像素34供应对应行控制信号(例如，双重转换增益控制信号、像素重置控制信号、电荷转移控制信号、光晕控制信号、行选择控制信号或任何其他期望像素控制信号)。列控制和读出电路42可经由一条或多条导线诸如列线38耦接到像素阵列32的列。列线38可耦接到图像像素阵列32中的每列图像像素34(例如，每列像素可耦接到对应列线38)。列线38可用于从图像像素34读出图像信号，并向图像像素34供应偏置信号(例如，偏置电流或偏置电压)。在图像像素读出操作期间，可使用行控制电路40来选择图像像素阵列32中的像素行，并且与该像素行的图像像素34相关联的图像数据可由列控制和读出电路42在列线38上读出。

列控制和读出电路42可包括列电路，诸如用于放大从阵列32读出的信号的列放大器、用于对从阵列32读出的信号进行采样和存储的采样和保持电路、用于将读出的模拟信号转换成对应数字信号的模拟-数字转换器电路、以及用于存储读出信号和任何其他期望数据的列存储器。列控制和读出电路42可通过线26将数字像素值输出到控制和处理电路44。

阵列32可以具有任何数量的行和列。一般来讲，阵列32的大小以及阵列32中的行和列的数量将取决于图像传感器14的特定具体实施。虽然行和列在本文中一般相应被描述为水平和竖直的，但是行和列可以指任何网格状的结构(例如，本文中描述为行的特征部可竖直地布置，并且本文中描述为列的特征部可水平地布置)。

图像阵列32可以设置有滤色器阵列，该滤色器阵列具有多个滤色器元件，该滤色器阵列允许单个图像传感器对不同颜色的光进行采样。例如，诸如阵列32中的图像像素的图像传感器像素可设置有滤色器阵列，该滤色器阵列允许单个图像传感器使用对应的被布置成拜耳马赛克图案的红色、绿色和蓝色图像传感器像素对红光、绿光和蓝光(RGB)进行采样。拜耳马赛克图案由2×2个图像像素的重复单元格组成，其中两个绿色图像像素沿对角线彼此相对，并且邻近与蓝色图像像素沿对角线相对的红色图像像素。在另一个合适示例中，拜耳图案中的绿色像素被替换为具有宽带滤色器元件(例如，透明滤色器元件、黄色滤色器元件等)的宽带图像像素。这些示例仅仅是示例性的，并且一般来讲，可在任何期望数量的图像像素34上方形成任何期望颜色和任何期望图案的滤色器元件。

如果需要，阵列32可以是堆叠管芯布置的一部分，其中阵列32的像素34被划分在两个或更多个堆叠衬底之间。在此类布置中，阵列32中的每个像素34可在像素内的任何期望节点处被划分在两个管芯之间。举例来说，节点诸如浮动扩散节点可形成在两个管芯之上。包括光电二极管和耦接在光电二极管与期望节点(在本示例中，诸如浮动扩散节点)之间的电路的像素电路可以形成在第一管芯上，并且其余像素电路可以形成在第二管芯上。期望节点可形成在连接两个管芯的耦接结构(诸如导电衬垫、微型衬垫、导电互连结构或导电通孔)上(即，作为该耦接结构的一部分)。在两个管芯结合之前，耦接结构可以在第一管芯上具有第一部分，并且可以在第二管芯上具有第二部分。第一管芯和第二管芯可彼此结合，使得该耦接结构的第一部分和该耦接结构的第二部分被结合在一起并且电耦接。如果需要，耦接结构的第一部分和第二部分可彼此压缩结合。然而，这仅仅是例示性的。如果需要，可以使用任何金属对金属结合技术诸如软钎焊或焊接，来将形成在相应第一管芯和第二管芯上的耦接结构的第一部分和第二部分结合在一起。

如上所述，像素电路中被划分到两个管芯之上的期望节点可为浮动扩散节点。另选地，像素电路中被划分到两个管芯之上的期望节点可为在浮动扩散区与源极跟随器晶体管的栅极之间的节点(即，浮动扩散节点可形成在形成有光电二极管的第一管芯上，同时耦接结构可将浮动扩散节点连接到第二管芯上的源极跟随器晶体管)、在浮动扩散区与转移晶体管的源极-漏极节点之间的节点(即，浮动扩散节点可形成在未设有光电二极管的第二管芯上)、在源极跟随器晶体管的源极-漏极节点与行选择晶体管之间的节点、或像素电路的任何其他期望节点。

一般来讲，阵列32、行控制电路40、列控制和读出电路42以及控制和处理电路44可以被划分在两个或更多个堆叠衬底之间。在一个示例中，阵列32可以形成在第一衬底中，并且行控制电路40、列控制和读出电路42以及控制和处理电路44可以形成在第二衬底中。在另一个示例中，阵列32可以被划分在第一衬底和第二衬底之间(使用上述像素划分方案中的一个像素划分方案)，并且行控制电路40、列控制和读出电路42以及控制和处理电路44可以形成在第三衬底中。

为了增加成像像素中的高动态范围，成像像素可形成为具有溢出电容器。用于成像像素的光电二极管生成电荷。在电荷超过某个电平之后，多余的电荷可能会使光电二极管溢出到存储电容器中。在积聚时间结束后，可读出来自存储电容器和光电二极管两者的电荷。这有效地増加了像素的动态范围。这些类型的像素中的存储电容器可被称为溢出电容器。

图3是具有光敏元件和存储电容器的成像像素的电路图。如图3所示，图像像素34包括光敏元件102(例如，光电二极管)。光敏元件102具有耦接到地的第一端子。光敏元件102的第二端子耦接到转移晶体管104和晶体管105。转移晶体管104耦接到浮动扩散(FD)区118。晶体管105(有时称为阈值晶体管105)耦接在光电二极管102和存储电容器110之间。重置晶体管106可耦接在浮动扩散区118与电压源124之间。电压源124可提供电压VDD。浮动扩散区118可以是掺杂半导体区(例如，通过离子注入、杂质扩散或其他掺杂工艺掺杂在硅衬底中的区)。浮动扩散区118具有相关联的电容。增益选择晶体管108具有耦接到浮动扩散区118的第一端子和耦接到存储电容器110(Cx)的第二端子。双转换增益电容器110可具有耦接到增益选择晶体管的第二端子的第一板110-1(有时称为上板或顶板)。双转换增益电容器110可具有耦接到电压源126的第二板110-2(有时称为下板或底板)。电压源可提供电压Vxx。

源极跟随器晶体管112具有栅极端子，该栅极端子耦接到浮动扩散区118及重置晶体管106的第一端子。源极跟随器晶体管112还具有耦接到电压源120的第一源极-漏极端子。电压源120可提供电源电压VDD。电源120和124处的电源电压可相同或可不同。在本申请中，每个晶体管被示出为具有三个端子：源极、漏极和栅极。每个晶体管的源极和漏极端子可根据晶体管的偏置方式和所用晶体管的类型而改变。为简单起见，源极和漏极端子在本文中称为源极-漏极端子或简称为端子。源极跟随器晶体管112的第二源极-漏极端子通过行选择晶体管114耦接到列输出线116。源极跟随器晶体管、行选择晶体管和列输出线有时可统称为读出电路(readout circuit/readout circuitry)。

转移晶体管104的栅极端子接收控制信号TX。阈值晶体管105的栅极端子接收控制信号TH1。增益选择晶体管108的栅极端子接收控制信号DCG。重置晶体管106的栅极端子接收控制信号RST。行选择晶体管114的栅极端子接收控制信号RS。可由行控制电路(例如，图2中的行控制电路40)通过控制路径(例如，图2中的控制路径36)提供控制信号TX、DCG、RST、RS和TH1。

像素34可使用增益选择晶体管108和双转换增益电容器110来实现双转换增益模式。具体地，像素34可按高转换增益模式以及按低转换增益模式操作。如果增益选择晶体管108被禁用，则像素34将置于高转换增益模式。如果增益选择晶体管108被启用，则像素34将置于低转换增益模式。当增益选择晶体管108接通时，双转换增益电容器110可被切换为使用状态，以向浮动扩散区118提供附加电容。这导致像素34的转换增益较低。当增益选择晶体管108断开时，电容器的附加负载被移除并且像素恢复到相对更高的像素转换增益配置。

为了允许电荷从光电二极管102溢出到存储电容器110并增加动态范围，可在积聚时间期间将阈值晶体管105的控制信号TH1设置为中间电压电平。当光电二极管102中的电荷电平超过给定电平(由控制信号TH1设置)时，电荷可能溢出到电容器110中。例如，溢出电荷可遵循路径132。该示例仅是例示性的，相反可将用于转移晶体管104的控制信号TX设置为中间电压电平，该中间电压电平在电荷电平超过光电二极管中的给定电平时允许电荷传递到电容器110。

相对于其中不包括存储电容器的实施方案，在成像像素中包括存储电容器110(Cx)增加了像素的动态范围。然而，动态范围可能仍然受到存储电容器110的尺寸的限制。为了进一步改善动态范围，可使用图4所示类型的布置。

图4是包括第一溢出电容器和电荷引导结构的例示性高动态范围成像像素的电路图，该电荷引导结构将电荷间歇地引导到第二溢出电容器。如图4所示，像素34包括光敏元件202(例如，光电二极管)。光敏元件202具有耦接到地的第一端子。光敏元件202的第二端子耦接到转移晶体管204和抗光晕晶体管206。抗光晕晶体管206耦接在光电二极管202和偏置电压源端子208之间。转移晶体管204耦接在光电二极管202和存储二极管210之间。使用存储二极管作为电荷存储区的示例仅是例示性的。如果需要，可使用存储电容器代替存储二极管，可使用存储栅极代替存储二极管，或者可使用存储栅极代替转移晶体管204和存储二极管210。因此，存储二极管210有时可被称为电荷存储区210。

晶体管212(有时称为阈值晶体管212)耦接在电荷存储区210和浮动扩散区214(FD)之间。重置晶体管216可耦接在浮动扩散区214和偏置电压源端子218之间。浮动扩散区214可以是掺杂半导体区(例如，通过离子注入、杂质扩散或其他掺杂工艺掺杂在硅衬底中的区)。浮动扩散区214具有相关联的电容。增益选择晶体管220具有耦接到浮动扩散区214的第一端子和耦接到第一存储电容器222(C_S1)的第二端子。电容器222可具有耦接到増益选择晶体管220的第二端子的第一板和耦接到地的第二板。

源极跟随器晶体管224具有耦接到浮动扩散区214的栅极端子。源极跟随器晶体管224还具有耦接到偏置电压源端子228的第一源极-漏极端子。电压源228可提供电源电压V_DD。电源208、218和228处的电源电压可相同或可不同。在本申请中，每个晶体管被示出为具有三个端子：源极、漏极和栅极。每个晶体管的源极和漏极端子可根据晶体管的偏置方式和所用晶体管的类型而改变。为简单起见，源极和漏极端子在本文中称为源极-漏极端子或简称为端子。源极跟随器晶体管224的第二源极-漏极端子通过行选择晶体管226耦接到列输出线230。源极跟随器晶体管、行选择晶体管和列输出线有时可统称为读出电路或读出电路。

晶体管232(有时称为阈值晶体管232)可耦接到存储电容器222。晶体管232可耦接到全耗尽节点234。晶体管236耦接在节点234和偏置电压源端子218之间。晶体管236与重置晶体管216耦接到同一电压源的示例仅仅是例示性的。如果需要，晶体管236可与重置晶体管216耦接到不同的电压源。晶体管238耦接在节点234和附加存储电容器240(C_S2)之间。晶体管236和238有时可统称为电荷引导结构、耦接栅极结构或电荷引导电路。由于晶体管236和238与晶体管232之间的节点234被完全耗尽，因此在调制循环中的每一个之后，节点234不会增加电容并且不会保持电荷。这允许晶体管236和238选择性地且重复地将电荷引导到偏置电压源端子218或电容器240。

转移晶体管204的栅极端子接收控制信号TX1。抗光晕晶体管206的栅极端子接收控制信号AB。阈值晶体管212的栅极端子接收控制信号TH1。重置晶体管216的栅极端子接收控制信号RST。晶体管220的栅极端子接收控制信号DCG。晶体管232的栅极端子接收控制信号TH2。晶体管236的栅极端子接收控制信号OF。晶体管238的栅极端子接收控制信号INT。晶体管226的栅极端子接收控制信号RS。可由行控制电路(例如，图2中的行控制电路40)通过控制路径(例如，图2中的控制路径36)提供控制信号TX1、AB、TH1、RST、DCG、TH2、OF、INT和RS。

在图4中，在像素的操作期间，电荷可聚积在光电二极管202中。可通过使转移晶体管204生效来将来自光电二极管202的电荷转移到电荷存储区210，或者可通过使抗光晕晶体管206生效来处理掉来自光电二极管的电荷。当抗光晕晶体管206生效时，来自光电二极管的电荷可被排出(即，未被积聚)。当转移晶体管204生效时，来自光电二极管的电荷被保持(即，被积聚)。电荷从光电二极管202移动到电荷存储区210可以是无噪声的，并且可具有低的相关联的暗电流。这有效地允许光电二极管根据任何期望的调制方案来积聚或不积聚。

有时图像伪影可能由移动物体、移动或抖动相机、闪烁光照以及图像帧中具有变化照明的物体引起。此类伪影可包括例如物体的缺失部分、边缘颜色伪影和物体失真。具有变化照明的物体的示例包括发光二极管(LED)交通标志(其可每秒闪烁几百次)以及现代汽车的LED刹车灯或车头灯。在不执行闪烁减轻操作的情况下，图像传感器可相对于被捕获的场景而异步地获取光。这意味着图像帧的一些部分可能不会在帧持续时间的一部分内曝光。在积聚时间比所使用的帧时间短得多时，对于亮场景尤其是这种情况。当场景包括移动或快速变化的物体时，图像帧中不完全暴露于动态场景的区可导致物体失真、幻影效应和颜色伪影。当相机在图像拍摄操作期间移动或抖动时，可观察到类似效应。

为了减轻由场景中的LED闪烁形成的伪影，可使用晶体管206来控制光敏元件202何时获取电荷。例如，当抗光晕晶体管206被解除生效时，电荷可聚积在光电二极管202中。当抗光晕晶体管206生效时，电荷可被从光电二极管202排出并丢弃。可通过在成像帧的整个持续时间内打开和闭合多次，从而动态地操作抗光晕晶体管206。动态快门操作的每个循环可包括快门“打开”时的时间段(例如，当抗光晕晶体管206被解除生效时)和快门“关闭”时的时间段(例如，当抗光晕晶体管206生效时)。在每个循环结束时，可通过使转移晶体管204生效，将在该循环期间已在光敏元件上获取的电荷从光电二极管202转移到电荷存储区210。通过重复该序列多次，电荷存储区210上聚积的电荷可代表被捕获的整个场景而没有明显未曝光的时间“盲”点。

随着转移晶体管204的每次生效，来自光电二极管202的电荷聚积在存储区210中。然而，为了增加成像像素的动态范围，除了存储区210之外，可使用附加的电荷存储。电荷可从电荷存储区210溢出到浮动扩散区214和存储电容器222。为了允许电荷从电荷存储区210溢出到存储电容器222，可在积聚时间期间将用于阈值晶体管212的控制信号TH1设置为中间电压电平。当电荷存储区210中的电荷电平超过给定电平(由控制信号TH1设置)时，电荷可溢出到浮动扩散区214中。当晶体管220生效时，电荷可从电荷存储区210溢出到浮动扩散区214和存储电容器222中。

提供存储电容器240以进一步増加成像像素的动态范围。为了允许电荷从存储电容器222溢出，可将用于阈值晶体管232的控制信号TH2设置为中间电压电平。当电容器222中的电荷电平超过给定电平(由控制信号TH2设置)时，电荷可溢出到节点234上(例如，溢出到由晶体管236和238形成的电荷引导结构上)。

一旦在节点234处，则溢出电荷可遵循两个路径中的一个。当晶体管236生效(并且晶体管238被解除生效)时，可在偏置电压源端子218处丢弃电荷。当晶体管238生效(并且晶体管236生效)时，可将电荷转移到存储电容器240。

在积聚周期期间，晶体管236和238可以互相排斥的方式(或几乎互相排斥的方式)生效，以沿着两个路径中的一个引导溢出电荷。晶体管236和238处于相同状态(例如，都生效或都被解除生效)的时间可小于积聚时间的20％、小于积聚时间的10％、小于积聚时间的5％、小于积聚时间的2％、小于积聚时间的1％、小于积聚时间的0.1％、小于积聚时间的0.01％等。如果晶体管236生效，则晶体管238将被解除生效。在这种状态下，电荷将被排出到电压源218。如果晶体管238生效，则晶体管236将被解除生效。在这种状态下，电荷将被转移到存储电容器240。

电荷引导结构的布置可允许通过调整晶体管236和238各自生效的时间量来容易地控制像素的动态范围。例如，考虑图5的时序图。图5示出了在像素34的积聚周期期间的OF控制信号和INT控制信号。如图所示，当OF为高时，INT为低(反之亦然)。信号可在高状态和低状态之间以一致的速率循环。每个循环中OF信号为高的时间量设置了像素的动态范围。例如，在图5中，对于每个循环的75％，OF为高。对于循环的剩余25％，OF为低(并且INT为高)。这意味着，在耦接栅极结构(在节点234处)所接收的溢出电荷中，有75％的溢出电荷被排出到电压源218，并且仅25％的溢出电荷被转移到存储电容器240。可使用该已知比率来推断检测到的溢出信号。在这种情况下，例如，可将所采样的来自电容器240的电荷量乘以4(因为积聚仅发生25％的时间)，以确定耦接栅极结构接收了多少溢出电荷。这有效地将存储电容器240的存储容量增加了四倍，从而改善了像素的动态范围。

OF控制信号和INT控制信号之间的生效频率可以是恒定的，也可以变化。例如，如果OF控制信号被配置为生效积聚时间的50％(并且因此INT控制信号也被配置为生效积聚时间的50％)，则OF信号可以恒定频率生效(例如，生效1毫秒，然后解除生效1毫秒，然后生效1毫秒，然后解除生效1毫秒等)。另选地，每个生效和解除生效的持续时间在整个积聚时间内可能会有所不同，但仍占积聚时间的50％。

因此，可通过选择OF生效的时间量来容易地控制像素的动态范围。OF生效的时间越多，像素的动态范围就越高。然而，OF生效的时间越多，样本的信噪比(SNR)就越差。在图6中，示出了在像素34的积聚周期期间的OF控制信号和INT控制信号的另选的时序图。如图所示，当OF为高时，INT为低(反之亦然)。信号可在高状态和低状态之间以一致的速率循环。在图6中，对于每个循环的25％，OF为高。对于循环的剩余75％，OF为低(并且INT为高)。这意味着，在耦接栅极结构(在节点234处)所接收的溢出电荷中，有25％的溢出电荷被排出到电压源218，并且75％的溢出电荷被转移到存储电容器240。当使用图6的占空比时，与图5的占空比相比，像素将具有较低的动态范围。然而，与图5相比，在图6中像素将具有改善的信噪比。

对于像素的积聚期间的任何期望百分比的时间，晶体管236可生效。占空比可以是预定的，或者可由图像传感器中的控制电路动态地更新(例如，响应于入射光水平)。例如，晶体管236可生效超过时间的95％、超过时间的90％、超过时间的75％、超过时间的65％、超过时间的50％、超过时间的40％、超过时间的30％、超过时间的20％、超过时间的10％、超过时间的5％、少于时间的95％、少于时间的90％、少于时间的75％、少于时间的65％、少于时间的50％、少于时间的40％、少于时间的30％、少于时间的20％、少于时间的10％、少于时间的5％、介于时间的60％和90％之间、介于时间的10％到40％之间等。换句话讲，晶体管236生效的时间除以晶体管236未生效(并且积分晶体管238生效)的时间可等于1、大于1、大于2、大于3、大于4、大于10、大于20、小于20、小于10、小于0.5、小于0.1、小于0.05、超过0.05等。

在积聚时间结束时，电荷可存在于电荷存储区210、浮动扩散区214、存储电容器222和/或存储电容器240中。因此，在读出过程期间可对来自所有这些位置的电荷采样。对于在读出过程期间可对电荷进行采样的顺序和方式，有很多选择。一般来讲，当行选择晶体管226生效时，电荷将被采样到列输出线230上。在一个例示性示例中，可对浮动扩散区上的电荷量采样，然后可对电荷存储区210和光电二极管202中的电荷量采样，然后可对存储电容器222上的电荷量采样，并且然后可对存储电容器240上的电荷量采样。

可在读出过程期间获得任何期望的重置值样本。可使用重置值样本用于双采样技术。在双采样中，在读出期间获得重置值和信号值。然后可在后续处理期间从信号值中减去重置值，以帮助校正噪声。双采样可以为相关双采样(其中在信号值之前对重置值采样)或不相关双采样(其中在信号值被采样之后对重置值采样)。在图4的像素的操作期间获得的任何样本可使用相关双采样或不相关双采样。

由像素34执行的读出可以为高转换増益读出或低转换増益读出。如果增益选择晶体管220在读出期间被禁用，则像素34将被置于高转换增益模式。如果增益选择晶体管220在读出期间被启用，则像素34将被置于低转换增益模式。对于每个读出，可使用任何期望的转换增益模式。

有多种方法从存储电容器240中读出电荷。在图4中，可通过使晶体管238、232和220生效来将来自存储电容器240的电荷转移到浮动扩散区214。然后可对电荷采样。然而，该示例仅仅为示例性的。在另一个可能的实施方案中，可包括附加晶体管以将存储电容器直接耦接到源极跟随器晶体管226的栅极。在图7中示出这种类型的布置。

如图7所示，晶体管242可耦接在存储电容器240和源极跟随器晶体管224之间。晶体管242(有时称为读取晶体管)可具有接收控制信号RD的栅极。为了对来自存储电容器240的电荷采样，可在晶体管242生效时使行选择晶体管226生效。

图7还示出了像素34如何划分在至少两个衬底之间。在图7的示例中，偏置电压源端子208、抗光晕晶体管206、光电二极管202、转移晶体管204、电荷存储区210和阈值晶体管212均形成在衬底302中。衬底302可由诸如硅的半导体形成并且因此可被称为硅衬底302、半导体衬底302、晶片302等。重置晶体管216、偏置电压源端子218、浮动扩散区214、双转换增益晶体管220、存储电容器222、阈值晶体管232、溢出晶体管236、积分晶体管238、存储电容器240、读取晶体管242、源极跟随器晶体管224、偏置电压源端子228和行选择晶体管226可形成在衬底304中。衬底304可由诸如硅的半导体形成并且因此可被称为硅衬底304、半导体衬底304、晶片304等。

导电互连层306可形成在衬底302和衬底304之间。导电互连层可由任何期望的材料形成。如图7所示，导电互连层306可耦接在衬底302中的阈值晶体管212和衬底304中的浮动扩散区214之间。这个示例仅仅为示例性的。一般来讲，导电互连件306可插置在像素34的任何期望部件之间，并且像素中的每个部件都可形成在衬底302或衬底304中。导电互连层可结合到本文所述的任何像素中(例如，导电互连件306可形成在图4的晶体管212和浮动扩散区214之间)。

像素34划分在两个衬底之间的图7的示例仅仅为例示性的。一般来讲，本文中的任何像素可形成在单个衬底中、划分在两个衬底之间、划分在超过两个衬底之间等。例如，在一个例示性布置中，偏置电压源端子208、抗光晕晶体管206、光电二极管202、转移晶体管204、电荷存储区210和阈值晶体管212可形成在第一衬底中，重置晶体管216、偏置电压源端子218、浮动扩散区214、双转换增益晶体管220、源极跟随器晶体管224、偏置电压源端子228和行选择晶体管226可形成在第二衬底中，并且存储电容器222、阈值晶体管232、溢出晶体管236、积分晶体管238、存储电容器240和读取晶体管242可形成在第三衬底中。

图8示出了具有第一溢出电容器和电荷引导结构的成像像素的另一布置，该电荷引导结构将电荷间歇地引导到第二溢出电容器。如图8所示，代替使用源极跟随器晶体管224(如图4和图7所示)从存储电容器240读取电荷，可在像素34中包括附加的源极跟随器晶体管。源极跟随器晶体管252(SF2)可具有耦接到存储电容器240的栅极端子。源极跟随器晶体管252可耦接在偏置电压源端子258和行选择晶体管254之间。行选择晶体管254可具有接收控制信号RS2的栅极。行选择晶体管254可插置在源极跟随器晶体管252和列输出线256之间。电源208、218、228和258处的电源电压可相同或可不同。

源极跟随器晶体管224和行选择晶体管226可被称为第一读出电路，而源极跟随器晶体管252和行选择晶体管254可被称为第二读出电路。在一些布置中(如图8所示)，可为第一读出电路和第二读出电路提供单独的列输出线。在其他布置中，第一读出电路和第二读出电路可耦接到同一列输出线(例如，图8中的行选择晶体管254可耦接在源极跟随器晶体管252和列输出线230之间)。

与图7所示类似，图8的像素划分在通过导电互连层306耦接的衬底302和304之间。偏置电压源端子208、抗光晕晶体管206、光电二极管202、转移晶体管204、电荷存储区210和阈值晶体管212均形成在衬底302中。重置晶体管216、偏置电压源端子218、浮动扩散区214、双转换增益晶体管220、存储电容器222、阈值晶体管232、溢出晶体管236、积分晶体管238、存储电容器240、读取晶体管242、源极跟随器晶体管224、偏置电压源端子228、行选择晶体管226、源极跟随器晶体管252、偏置电压源端子258和行选择晶体管254可形成在衬底304中。

又如，图8的像素可划分在超过两个衬底之间。偏置电压源端子208、抗光晕晶体管206、光电二极管202、转移晶体管204、电荷存储区210和阈值晶体管212可形成在第一衬底中，重置晶体管216、偏置电压源端子218、浮动扩散区214、双转换增益晶体管220、源极跟随器晶体管224、偏置电压源端子228和行选择晶体管226可形成在第二衬底中，并且存储电容器222、阈值晶体管232、溢出晶体管236、积分晶体管238、存储电容器240、读取晶体管242、源极跟随器晶体管252、偏置电压源端子258和行选择晶体管254可形成在第三衬底中。

根据一个实施方案，一种成像像素可包括：光电二极管，该光电二极管被配置为响应于入射光而生成电荷；偏置电压源端子；第一晶体管，该第一晶体管耦接在光电二极管和偏置电压源端子之间；电荷存储区；第二晶体管，该第二晶体管耦接在光电二极管和电荷存储区之间；第一电容器，其中来自光电二极管的电荷的第一部分被配置为溢出到第一电容器；以及第二电容器，其中来自光电二极管的电荷的第二部分被配置为溢出到第二电容器。

根据另一个实施方案，成像像素还可包括插置在第一电容器和第二电容器之间的电荷引导结构。

根据另一个实施方案，成像像素还可包括耦接在第一电容器和电荷引导结构之间的第三晶体管。电荷引导结构可包括耦接在第三晶体管和第二电容器之间的第四晶体管以及耦接在第三晶体管和附加偏置电压源端子之间的第五晶体管。

根据另一个实施方案，来自光电二极管的电荷中的一些可被配置为从第一电容器通过第三晶体管溢出到全耗尽节点，第四晶体管可被配置为将电荷从全耗尽节点转移到第二电容器，并且第五晶体管可被配置为丢弃来自全耗尽节点的电荷。

根据另一个实施方案，第四晶体管可被配置为在第五晶体管被解除生效时生效，并且第五晶体管可被配置为在第四晶体管被解除生效时生效。

根据另一个实施方案，成像像素还可包括浮动扩散区和插置在电荷存储区和浮动扩散区之间的第六晶体管。

根据另一个实施方案，成像像素还可包括耦接到浮动扩散区的第一源极跟随器晶体管和耦接到第二电容器的第二源极跟随器晶体管。

根据另一个实施方案，成像像素还可包括具有耦接到浮动扩散区的栅极端子的源极跟随器晶体管以及插置在第二电容器和源极跟随器晶体管的栅极端子之间的第七晶体管。

根据另一个实施方案，成像像素还可包括耦接在附加偏置电压源端子和浮动扩散区之间的重置晶体管以及耦接在浮动扩散区和第一电容器之间的双转换増益晶体管。

根据另一个实施方案，光电二极管和第一晶体管可形成在第一衬底中，第一电容器可形成在第二衬底中，并且成像像素还可包括介于第一衬底和第二衬底之间的导电互连层。

根据一个实施方案，一种成像像素可包括：光电二极管；电荷存储区，该电荷存储区被配置为接收来自光电二极管的电荷；浮动扩散区；第一阈值晶体管，其中电荷被配置为使第一阈值晶体管从电荷存储区溢出到浮动扩散区；第一存储电容器，该第一存储电容器耦接到浮动扩散区；电荷引导电路；第二阈值晶体管，其中电荷被配置为使第二阈值晶体管从第一存储电容器溢出到电荷引导电路；以及第二存储电容器，其中电荷引导电路被配置为交替地丢弃电荷和将电荷转移到第二存储电容器。

根据另一个实施方案，成像像素还可包括耦接到光电二极管的抗光晕晶体管，该抗光晕晶体管被配置为将光电二极管耦接到偏置电压源端子。

根据另一个实施方案，电荷引导电路可包括插置在第二阈值晶体管和偏置电压源端子之间的第一晶体管以及插置在第二阈值晶体管和第二存储电容器之间的第二晶体管。

根据另一个实施方案，第一晶体管可被配置为在第二晶体管被解除生效时生效，并且第二晶体管可被配置为在第一晶体管被解除生效时生效。

根据另一个实施方案，成像像素还可包括具有栅极的源极跟随器晶体管并且浮动扩散区可耦接到栅极。

根据另一个实施方案，成像像素还可包括耦接在第二存储电容器和栅极之间的晶体管。

根据另一个实施方案，成像像素还可包括具有附加栅极的附加源极跟随器晶体管，并且第二存储电容器可耦接到附加栅极。

根据一个实施方案，一种成像像素可包括：第一半导体衬底；第二半导体衬底；光电二极管，该光电二极管在第一半导体衬底中；浮动扩散区，该浮动扩散区在第二半导体衬底中；第一晶体管，该第一晶体管在第一半导体衬底中，该第一晶体管设置第一阈值，其中高于第一阈值的第一溢出电荷使第一晶体管溢出到浮动扩散区；导电互连层，该导电互连层插置在第一晶体管和浮动扩散区之间；第一电荷存储区，该第一电荷存储区在第二半导体衬底中，该第一电荷存储区被配置为存储第一溢出电荷；电荷引导电路，该电荷引导电路在第二半导体衬底中；以及第二晶体管，该第二晶体管在第二半导体衬底中，该第二晶体管设置第二阈值。高于第二阈值的第二溢出电荷可使第二晶体管溢出到电荷引导电路。

根据另一个实施方案，成像像素还可包括第三晶体管，该第三晶体管在第二半导体衬底中，插置在浮动扩散区和第一电荷存储区之间。

根据另一个实施方案，成像像素还可包括第二电荷存储区，该第二电荷存储区在第二半导体衬底中。电荷引导电路可包括插置在第二晶体管和偏置电压源端子之间的第四晶体管以及插置在第二晶体管和第二电荷存储区之间的第五晶体管。前述内容仅仅是对本实用新型原理的示例性说明，并且本领域技术人员可以进行多种修改。上述实施方案可单个实施或以任意组合方式实施。

Claims (10)

1.一种成像像素，其特征在于，包括：

光电二极管，所述光电二极管被配置为响应于入射光而生成电荷；

偏置电压源端子；

第一晶体管，所述第一晶体管耦接在所述光电二极管和所述偏置电压源端子之间；

电荷存储区；

第二晶体管，所述第二晶体管耦接在所述光电二极管和所述电荷存储区之间；

第一电容器，其中来自所述光电二极管的所述电荷的第一部分被配置为溢出到所述第一电容器；和

第二电容器，其中来自所述光电二极管的所述电荷的第二部分被配置为溢出到所述第二电容器。

2.根据权利要求1所述的成像像素，其中，所述成像像素还包括：

电荷引导结构，所述电荷引导结构插置在所述第一电容器和所述第二电容器之间；

第三晶体管，所述第三晶体管耦接在所述第一电容器和所述电荷引导结构之间，其中所述电荷引导结构包括耦接在所述第三晶体管和所述第二电容器之间的第四晶体管以及耦接在所述第三晶体管和附加偏置电压源端子之间的第五晶体管。

3.根据权利要求2所述的成像像素，其中，来自所述光电二极管的所述电荷中的一些被配置为从所述第一电容器通过所述第三晶体管溢出到全耗尽节点，其中所述第四晶体管被配置为将所述电荷从所述全耗尽节点转移到所述第二电容器，其中所述第五晶体管被配置为丢弃来自所述全耗尽节点的所述电荷，其中所述第四晶体管被配置为在所述第五晶体管被解除生效时生效，并且其中所述第五晶体管被配置为在所述第四晶体管被解除生效时生效。

4.根据权利要求2所述的成像像素，其中，所述成像像素还包括：

浮动扩散区；和

第六晶体管，所述第六晶体管插置在所述电荷存储区和所述浮动扩散区之间。

5.根据权利要求4所述的成像像素，其中，所述成像像素还包括：

第一源极跟随器晶体管，所述第一源极跟随器晶体管耦接到所述浮动扩散区；和

第二源极跟随器晶体管，所述第二源极跟随器晶体管耦接到所述第二电容器。

6.根据权利要求4所述的成像像素，其中，所述成像像素还包括：

源极跟随器晶体管，所述源极跟随器晶体管具有耦接到所述浮动扩散区的栅极端子；和

第七晶体管，所述第七晶体管插置在所述第二电容器和所述源极跟随器晶体管的所述栅极端子之间。

7.根据权利要求4所述的成像像素，其中，所述成像像素还包括：

重置晶体管，所述重置晶体管耦接在所述附加偏置电压源端子和所述浮动扩散区之间；和

双转换増益晶体管，所述双转换増益晶体管耦接在所述浮动扩散区和所述第一电容器之间。

8.一种成像像素，其特征在于，包括：

光电二极管；

电荷存储区，所述电荷存储区被配置为接收来自所述光电二极管的电荷；

浮动扩散区；

第一阈值晶体管，其中电荷被配置为使所述第一阈值晶体管从所述电荷存储区溢出到所述浮动扩散区；

第一存储电容器，所述第一存储电容器耦接到所述浮动扩散区；

电荷引导电路；

第二阈值晶体管，其中电荷被配置为使所述第二阈值晶体管从所述第一存储电容器溢出到所述电荷引导电路；和

第二存储电容器，其中所述电荷引导电路被配置为交替地丢弃电荷和将电荷转移到所述第二存储电容器。

9.根据权利要求8所述的成像像素，其中，所述电荷引导电路包括：

第一晶体管，所述第一晶体管插置在所述第二阈值晶体管和偏置电压源端子之间；和

第二晶体管，所述第二晶体管插置在所述第二阈值晶体管和所述第二存储电容器之间，其中所述第一晶体管被配置为在所述第二晶体管被解除生效时生效，并且其中所述第二晶体管被配置为在所述第一晶体管被解除生效时生效。

10.一种成像像素，其特征在于，包括：

第一半导体衬底；

第二半导体衬底；

光电二极管，所述光电二极管在所述第一半导体衬底中；

浮动扩散区，所述浮动扩散区在所述第二半导体衬底中；

第一晶体管，所述第一晶体管在所述第一半导体衬底中，所述第一晶体管设置有第一阈值，其中高于所述第一阈值的第一溢出电荷溢出所述第一晶体管到所述浮动扩散区；

导电互连层，所述导电互连层插置在所述第一晶体管和所述浮动扩散区之间；

第一电荷存储区，所述第一电荷存储区在所述第二半导体衬底中，所述第一电荷存储区被配置为存储所述第一溢出电荷；

电荷引导电路，所述电荷引导电路在所述第二半导体衬底中；和

第二晶体管，所述第二晶体管在所述第二半导体衬底中，所述第二晶体管设置有第二阈值，其中高于所述第二阈值的第二溢出电荷溢出所述第二晶体管到所述电荷引导电路。

Images