CN113382183A - 图像传感器及操作图像传感器的方法 - Google Patents

图像传感器及操作图像传感器的方法 Download PDF

Info

Publication number
CN113382183A
CN113382183A CN202110224192.4A CN202110224192A CN113382183A CN 113382183 A CN113382183 A CN 113382183A CN 202110224192 A CN202110224192 A CN 202110224192A CN 113382183 A CN113382183 A CN 113382183A
Authority
CN
China
Prior art keywords
overflow
photodiode
charge
integration time
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110224192.4A
Other languages
English (en)
Inventor
R·S·约翰森
S·威利卡奥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Publication of CN113382183A publication Critical patent/CN113382183A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/58—Control of the dynamic range involving two or more exposures
    • H04N25/587—Control of the dynamic range involving two or more exposures acquired sequentially, e.g. using the combination of odd and even image fields
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H04N25/532—Control of the integration time by controlling global shutters in CMOS SSIS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明涉及图像传感器及操作图像传感器的方法。高动态范围成像像素可包括光电二极管、溢出节点和该光电二极管与该溢出节点之间的溢出路径。该成像像素可具有重叠的溢出积分时间和光电二极管积分时间。该溢出积分时间可短于该光电二极管积分时间。在该溢出积分时间结束时，可获得溢出电荷的非相关双样本。然后，增加该光电二极管的容量，并且电荷继续聚积在该光电二极管中，直到该光电二极管积分时间结束。然后，可从该光电二极管获得电荷的相关双样本。为了进一步增大到动态范围，该溢出电荷可在整个该溢出积分时间内重复进行采样和重置，从而有效地增加该溢出容量。该溢出样本可被集成在缓冲器上以跟踪总的溢出电荷。

Description

图像传感器及操作图像传感器的方法
技术领域
本发明整体涉及成像设备，具体涉及图像传感器及操作图像传感器的方法，并且更具体地，涉及具有高动态范围成像像素的成像设备。
背景技术
图像传感器常常在电子设备诸如移动电话、相机和计算机中用来捕获图像。在典型布置结构中，图像传感器包括被布置成像素行和像素列的图像像素阵列。可将电路耦接到每个像素列以从图像像素读出图像信号。典型图像像素包含用于响应于入射光而生成电荷的光电二极管。图像像素还可包括用于存储在光电二极管中生成的电荷的电荷存储区。图像传感器可使用全局快门、卷帘快门、逐像素控制或逐像素组控制的方案来操作。
一些常规图像传感器或许能够在高动态范围(HDR)模式下工作。可在图像传感器中通过为交替的像素行分配不同的积分时间来实现HDR操作。然而，常规HDR图像传感器有时可经历低于所需分辨率、低于所需灵敏度、高于所需噪声水平以及低于所需量子效率。
因此，希望能够提供在图像传感器中改善的高动态范围操作。
发明内容
根据第一方面，提供一种图像传感器，所述图像传感器包括：光电二极管；至少一个电荷存储区；晶体管，所述晶体管插置在所述光电二极管与所述至少一个电荷存储区之间，其中所述晶体管被配置为设定势垒，并且其中所述光电二极管中超过所述势垒的电荷溢出所述晶体管到所述至少一个电荷存储区中；和读出电路，所述读出电路被配置为在溢出积分时间期间重复对来自所述至少一个电荷存储区的电荷进行采样。
根据第二方面，提供一种图像传感器，所述图像传感器包括：用于成像像素的光电二极管，其中所述成像像素具有溢出积分时间和光电二极管积分时间；至少一个电荷存储区；溢出晶体管，所述溢出晶体管插置在所述光电二极管与所述至少一个电荷存储区之间，其中所述溢出晶体管具有栅极；行控制电路，所述行控制电路被配置为在所述溢出积分时间期间以中间电平将控制信号提供给所述栅极，并且在所述溢出积分时间结束时降低所述控制信号；和读出电路，所述读出电路被配置为在所述溢出积分时间结束时对来自所述至少一个电荷存储区的电荷进行采样，并且在所述光电二极管积分时间结束时对来自所述光电二极管的电荷进行采样。根据第三方面，提供一种操作图像传感器的方法，所述图像传感器包括光电二极管、溢出节点、缓冲器和所述光电二极管与所述溢出节点之间的溢出路径，所述方法包括：在所述光电二极管中聚积电荷，其中一些电荷经由所述溢出路径从所述光电二极管溢出到所述溢出节点；在溢出积分时间期间，重复对所述溢出节点处的电荷电平进行采样并且将所述电荷电平添加到所述缓冲器；以及在与所述溢出积分时间重叠的光电二极管积分时间结束时，对来自所述光电二极管的电荷电平进行采样。
附图说明
图1是根据一个实施方案的具有图像传感器的例示性电子设备的示意图。
图2是根据实施方案的用于读出图像传感器中的图像信号的例示性像素阵列以及相关联的读出电路的示意图。
图3A是根据实施方案的例示性成像像素的示意图，该成像像素具有光电二极管、溢出节点和从光电二极管到溢出节点的溢出路径。
图3B是根据实施方案的示出操作图3A的成像像素的例示性方法的时序图。
图4是根据实施方案的例示性成像像素的电路图，该成像像素具有由耦接在增益选择晶体管与重置晶体管之间的存储电容器形成的溢出节点。
图5是根据实施方案的例示性成像像素的电路图，该成像像素具有由耦接在增益选择晶体管与偏置电压源端子之间的存储电容器形成的溢出节点。
图6是根据实施方案的例示性成像像素的电路图，该成像像素具有由通过溢出晶体管直接耦接到光电二极管的存储电容器形成的溢出节点。
图7是根据实施方案的例示性成像像素的电路图，该成像像素具有两个光电二极管、溢出节点和从光电二极管到溢出节点的溢出路径。
图8是根据实施方案的示出操作具有溢出路径的成像像素的例示性方法的时序图。
图9A是根据实施方案的例示性成像像素的示意图，该成像像素具有光电二极管、溢出节点、缓冲器和从光电二极管到溢出节点的溢出路径。
图9B是根据实施方案的示出操作图9A的成像像素的例示性方法的时序图。
图10是根据实施方案的例示性成像像素的电路图，该成像像素具有形成在浮动扩散区与源极跟随器晶体管之间的缓冲器。
图11是根据实施方案的例示性成像像素的电路图，该成像像素具有形成在第一源极跟随器晶体管与第二源极跟随器晶体管之间的缓冲器。
图12是根据实施方案的示出操作具有溢出路径和缓冲器的成像像素的例示性方法的时序图。
图13是根据实施方案的示出在溢出积分时间期间可如何动态地改变溢出控制信号的时序图。
具体实施方式
本发明的实施方案涉及图像传感器。本领域的技术人员应当理解，本发明的例示性实施方案可在不具有一些或所有这些具体细节的情况下实践。在其他情况下，为了避免不必要地模糊本发明的实施方案，未详细描述众所周知的操作。
电子设备诸如数字相机、计算机、移动电话和其他电子设备可包括图像传感器，该图像传感器收集入射光以捕获图像。图像传感器可包括像素阵列。图像传感器中的像素可包括光敏元件，诸如将入射光转换成图像信号的光电二极管。图像传感器可具有任何数量(例如，数百或数千或更多)的像素。典型图像传感器可例如具有数十万或数百万像素(例如，数兆像素)。图像传感器可包括控制电路(诸如用于操作像素的电路)和用于读出图像信号的读出电路，该图像信号与光敏元件生成的电荷相对应。
图1是例示性成像和响应系统的示意图，该系统包括使用图像传感器捕获图像的成像系统。图1的系统100可以是电子设备，诸如相机、蜂窝电话、视频摄像机、或捕获数字图像数据的其他电子设备，可以是车辆安全系统(例如，主动制动系统或其他车辆安全系统)，可以是监视系统，或者可以是任何其他期望类型的系统。
如图1所示，系统100可包括成像系统(诸如成像系统10)和主机子系统(诸如主机子系统20)。成像系统10可包括相机模块12。相机模块12可包括一个或多个图像传感器14以及一个或多个透镜。
相机模块12中的每个图像传感器可相同，或者，在给定图像传感器阵列集成电路中可以有不同类型的图像传感器。在图像捕获操作期间，每个透镜可将光聚集到相关联的图像传感器14上。图像传感器14可包括将光转换成数字数据的光敏元件(即，像素)。图像传感器可具有任何数量(例如，数百、数千、数百万或更多)的像素。典型图像传感器可例如具有数百万的像素(例如，数兆像素)。例如，图像传感器14可包括偏置电路(例如，源极跟随器负载电路)、采样和保持电路、相关双采样(CDS)电路、放大器电路、模拟-数字转换器电路、数据输出电路、存储器(例如，缓冲电路)、寻址电路等。
可以将来自相机传感器14的静态图像数据和视频图像数据经由路径28提供给图像处理和数据格式化电路16。路径28可以是通过串行器/解串行器(SERDES)的连接，该串行器/解串行器用于高速通信并且尤其可用于汽车系统。图像处理和数据格式化电路16可用于执行图像处理功能，诸如数据格式化、调节白平衡和曝光、实现视频图像稳定、脸部检测等。图像处理和数据格式化电路16也可用于根据需要压缩原始相机图像文件(例如，压缩成联合图像专家组格式或简称JPEG格式)。在典型布置结构(有时称为片上系统(SOC)布置结构)中，相机传感器14以及图像处理和数据格式化电路16在共用半导体衬底(例如，共用硅图像传感器集成电路管芯)上实现。如果需要，相机传感器14和图像处理电路16可以形成在单独半导体衬底上。例如，相机传感器14和图像处理电路16可以形成在已堆叠的单独衬底上。
成像系统10(例如，图像处理和数据格式化电路16)可通过路径18将采集的图像数据传送到主机子系统20。路径18也可以是通过SERDES的连接。主机子系统20可包括处理软件，该处理软件用于检测图像中的物体、检测物体在图像帧之间的运动、确定图像中物体的距离、滤波或以其他方式处理成像系统10提供的图像。
如果需要，系统100可为用户提供许多高级功能。例如，在计算机或高级移动电话中，可为用户提供运行用户应用的能力。为实现这些功能，系统100的主机子系统20可具有输入-输出设备22(诸如小键盘、输入-输出端口、操纵杆和显示器)以及存储和处理电路24。存储和处理电路24可包括易失性存储器和非易失性存储器(例如，随机存取存储器、闪存存储器、硬盘驱动器、固态驱动器等)。存储和处理电路24还可包括微处理器、微控制器、数字信号处理器、专用集成电路等。
图2中示出了图1的相机模块12的布置结构的示例。如图2所示，相机模块12包括图像传感器14以及控制和处理电路44。控制和处理电路44可对应于图1中的图像处理和数据格式化电路16。图像传感器14可包括像素阵列，诸如像素34(在本文中有时称为图像传感器像素、成像像素或图像像素34)的阵列32，并且还可包括控制电路40和42。控制和处理电路44可耦接到行控制电路40，并且可经由数据路径26耦接到列控制和读出电路42。行控制电路40可从控制和处理电路44接收行地址，并且可通过控制路径36向图像像素34供应对应行控制信号(例如，双重转换增益控制信号、像素重置控制信号、电荷转移控制信号、光晕控制信号、行选择控制信号或任何其他期望像素控制信号)。列控制和读出电路42可经由一条或多条导线(诸如列线38)耦接到像素阵列32的列。列线38可耦接到图像像素阵列32中的每列图像像素34(例如，每列像素可耦接到对应的列线38)。列线38可用于从图像像素34读出图像信号并且用于向图像像素34供应偏置信号(例如，偏置电流或偏置电压)。在图像像素读出操作期间，可使用行控制电路40来选择图像像素阵列32中的像素行，并且与该像素行的图像像素34相关联的图像数据可由列控制和读出电路42在列线38上读出。
列控制和读出电路42可包括列电路，诸如用于放大从阵列32读出的信号的列放大器、用于对从阵列32读出的信号进行采样和存储的采样和保持电路、用于将读出的模拟信号转换成对应数字信号的模拟-数字转换器电路、以及用于存储读出信号和任何其他期望数据的列存储器。列控制和读出电路42可通过线26将数字像素值输出到控制和处理电路44。
阵列32可具有任何数量的行和列。一般来讲，阵列32的大小以及阵列32中的行和列的数量将取决于图像传感器14的具体实现方式。虽然行和列在本文中一般相应被描述为水平和竖直的，但是行和列可以指任何网格状的结构(例如，本文中描述为行的特征部可竖直地布置，并且本文中描述为列的特征部可水平地布置)。
像素阵列32可以设置有滤色器阵列，该滤色器阵列具有多个滤色器元件，该滤色器阵列允许单个图像传感器对不同颜色的光进行采样。举例来说，图像传感器像素(诸如阵列32中的图像像素)可设置有滤色器阵列，该滤色器阵列允许单个图像传感器使用被布置成拜耳马赛克图案的对应的红色、绿色和蓝色图像传感器像素对红光、绿光和蓝光(RGB)进行采样。拜耳马赛克图案由2×2个图像像素的重复单元格组成，其中两个绿色图像像素沿对角线彼此相对，并且邻近与蓝色图像像素沿对角线相对的红色图像像素。在另一个合适示例中，拜耳图案中的绿色像素被替换为具有宽带滤色器元件(例如，透明滤色器元件、黄色滤色器元件等)的宽带图像像素。这些示例仅仅是例示性的，并且一般来讲，可在任何期望数量的图像像素34上方形成任何期望颜色和任何期望图案的滤色器元件。
如果需要，阵列32可以是堆叠管芯布置结构的一部分，其中阵列32的像素34被划分在两个或更多个堆叠衬底之间。在此类布置结构中，阵列32中的每个像素34可在像素内的任何期望节点处被划分在两个管芯之间。举例来说，节点诸如浮动扩散节点可形成在两个管芯之上。包括光电二极管和耦接在光电二极管与期望节点(在本示例中，诸如浮动扩散节点)之间的电路的像素电路可以形成在第一管芯上，并且其余像素电路可以形成在第二管芯上。期望节点可形成在连接两个管芯的耦接结构(诸如导电衬垫、微型衬垫、导电互连结构或导电通孔)上(即，作为该耦接结构的一部分)。在两个管芯结合之前，耦接结构可以在第一管芯上具有第一部分，并且可以在第二管芯上具有第二部分。第一管芯和第二管芯可彼此结合，使得该耦接结构的第一部分和该耦接结构的第二部分被结合在一起并且电耦接。如果需要，耦接结构的第一部分和第二部分可彼此压缩结合。然而，这仅仅是例示性的。如果需要，可以使用任何金属对金属结合技术诸如软钎焊或焊接，来将形成在相应第一管芯和第二管芯上的耦接结构的第一部分和第二部分结合在一起。
如上所述，像素电路中被划分到两个管芯之上的期望节点可为浮动扩散节点。另选地，像素电路中被划分到两个管芯之上的期望节点可为在浮动扩散区与源极跟随器晶体管的栅极之间的节点(即，浮动扩散节点可以形成在其上形成光电二极管的第一管芯上，同时耦接结构可以将浮动扩散节点连接到第二管芯上的源极跟随器晶体管)、在浮动扩散区与转移晶体管的源极-漏极节点之间的节点(即，浮动扩散节点可以形成在光电二极管未位于其上的第二管芯上)、在源极跟随器晶体管的源极-漏极节点与行选择晶体管之间的节点、或像素电路的任何其他期望节点。
一般来讲，阵列32、行控制电路40、列控制和读出电路42以及控制和处理电路44可以被划分在两个或更多个堆叠衬底之间。在一个示例中，阵列32可以形成在第一衬底中，并且行控制电路40、列控制和读出电路42以及控制和处理电路44可以形成在第二衬底中。在另一个示例中，阵列32可以被划分在第一衬底和第二衬底之间(使用上述像素划分方案中的一个像素划分方案)，并且行控制电路40、列控制和读出电路42以及控制和处理电路44可以形成在第三衬底中。
可期望增大图像传感器14内的成像像素的动态范围。为了增大成像像素的动态范围，成像像素可包括溢出路径。图3A中示出了具有溢出路径的成像像素的示意图。如所示，成像像素可包括光电二极管102。光电二极管可响应于入射光而生成电荷。一旦光电二极管中聚积的电荷超过给定电平，电荷就可经由溢出(OF)路径104从光电二极管溢出到溢出节点106。除了光电二极管102之外，还可从溢出节点106读出电荷。这样，从光电二极管溢出的过量电荷仍由成像像素捕获并且读出(而不是丢弃)。捕获该过量电荷有效地增加了成像像素的容量(因此增加了动态范围)。
成像像素中的溢出路径可由晶体管控制，该晶体管设定动态势垒以用于电荷从光电二极管溢出。当晶体管失效时(例如，提供给晶体管栅极的信号较低)，光电二极管的容量可能较大(例如，大量电荷需要在电荷从光电二极管溢出到溢出节点之前聚积)。提供给晶体管栅极的信号可升高至中间电平，以降低光电二极管的容量并且允许电荷在较低电平下从光电二极管溢出到溢出节点。多个溢出节点可以可选地串联布置，以使得溢出电荷通过多个溢出节点级联。
图3B是示出相对于溢出时间可如何调制光电二极管容量的时序图。在t1处，光电二极管容量可为低，以允许优化从光电二极管到溢出节点的电荷流动路径。该布置结构可维持溢出积分周期208。在t2处，增加光电二极管的容量。这可降低电荷溢出到溢出节点的可能性(由t2之后溢出容量下方的阴影部分指示)。光电二极管电荷可在光电二极管读出周期210结束之后读出。
在高光条件下，电荷将在溢出积分时间208期间从光电二极管溢出到溢出节点。然后，在溢出积分时间208结束时和/或就在积分时间210结束时进行光电二极管采样之前，从溢出节点对溢出电荷进行采样。同时，如果光条件低，则没有电荷将在溢出积分时间208期间溢出。然而，允许电荷在整个积分时间210(当光电二极管具有减小的容量时和当光电二极管具有全容量时)聚积。该长积分时间使得像素即使在很低的光水平下也能够获得有用的信号。这样，成像像素具有增大的动态范围。结合图8示出并讨论了更详细的时序图。
图3A和图3B中所示类型的溢出方案可用于许多不同类型的像素。一般地，任何像素可被设计成包括光电二极管102、溢出路径104以及图3A和图3B中所示类型的溢出节点106。图4至图7示出了包括光电二极管102、溢出路径104和溢出节点106的像素的一些示例。
图4是具有光敏元件和存储电容器的例示性成像像素的电路图。如图4所示，图像像素34包括光敏元件102(有时称为光电二极管102)。光敏元件102具有耦接到地的第一端子。光敏元件102的第二端子耦接到晶体管108。
晶体管108(有时称为阈值晶体管108)耦接在光电二极管102与浮动扩散区124之间。浮动扩散区124可以是掺杂半导体区(例如，硅衬底中通过离子注入、杂质扩散或其他掺杂工艺而掺杂的区)。增益选择晶体管110具有耦接到浮动扩散区124的第一端子和耦接到存储电容器112的第二端子。存储电容器112可耦接在增益选择晶体管110与提供偏置电压VXX的偏置电压源端子126之间。换句话讲，电容器112具有耦接到增益选择晶体管110(和重置晶体管114)的第一板和耦接到偏置电压源端子126的第二板。
源极跟随器晶体管118具有耦接到浮动扩散区124的栅极端子。源极跟随器晶体管118还具有耦接到电压源116的第一源极-漏极端子。电压源116可提供电源电压VAAPIX。在本申请中，每个晶体管被示出为具有三个端子：源极、漏极和栅极。每个晶体管的源极和漏极端子可根据晶体管的偏置方式和所用晶体管的类型而改变。为简单起见，源极和漏极端子在本文中称为源极-漏极端子或简称为端子。源极跟随器晶体管118的第二源极-漏极端子通过行选择晶体管120耦接到输出端子122(pixout)。源极跟随器晶体管、行选择晶体管和输出端子有时可统称为读出电路(readout circuit)或读出电路(readout circuitry)。重置晶体管114可耦接在电容器112与电压源116之间。
晶体管108的栅极端子(有时称为转移晶体管108或阈值晶体管108)接收控制信号TXOF。晶体管114的栅极端子(有时称为重置晶体管114)接收控制信号RST。晶体管120的栅极端子(有时称为行选择晶体管120)接收控制信号RS。晶体管110的栅极端子(有时称为增益晶体管110、转换增益晶体管110、增益选择晶体管110、转换增益选择晶体管110等)接收控制信号DCG。可由行控制电路(例如，图2中的行控制电路40)通过控制路径(例如，图2中的控制路径36)提供控制信号TXOF、RST、RS和DCG。
与结合图3A所讨论的类似，图4的成像像素包括光电二极管102和溢出节点106。具体地，在图4的成像像素中，电容器112可用作第一溢出节点106-1，并且浮动扩散区124可用作第二溢出节点106-2。电荷遵循从光电二极管102到溢出节点106-1和/或106-2的溢出路径104。图4的溢出节点的具体示例仅是例示性的。一般地，任一个溢出节点可被替换为可存储电荷的一个或多个部件(例如，一个或多个存储电容器、一个或多个存储二极管、一个或多个存储栅极、一个或多个浮动扩散区等)。溢出节点有时也可称为存储区。
增益选择晶体管110和双转换增益电容器112可由像素34用于实现双转换增益模式。具体地讲，像素34可按高转换增益模式以及按低转换增益模式进行操作。如果增益选择晶体管110被禁用，则像素34将置于高转换增益模式。如果增益选择晶体管110被启用，则像素34将置于低转换增益模式。当增益选择晶体管110接通时，双转换增益电容器112可切换到使用中，以给浮动扩散区124提供附加电容。这导致像素34的转换增益较低。当增益选择晶体管110断开时，电容器的附加负载被移除并且像素恢复到相对更高的像素转换增益配置。
图4的成像像素仅是例示性的。可对成像像素作出各种修改。图5是包括耦接到单独的偏置电压的存储电容器的成像像素的电路图。图5的成像像素类似于图4的成像像素。具体地，成像像素包括光电二极管102、浮动扩散区124、耦接在光电二极管与浮动扩散区之间的晶体管108、耦接到浮动扩散区的源极跟随器晶体管118、耦接到源极跟随器晶体管的行选择晶体管120、重置晶体管114以及提供电源电压VAAPIX的电压源端子116。将不再描述这些重复部件以避免重复。
成像像素34还包括耦接在浮动扩散区124与电容器112之间的增益选择晶体管110。然而，在图4中，电容器耦接在增益选择晶体管110与重置晶体管114之间。在图5中，电容器耦接在增益选择晶体管110与提供偏置电压VXX的偏置电压源端子126之间。换句话讲，电容器112具有耦接到增益选择晶体管110的第一板和耦接到偏置电压源端子126的第二板。这允许施加到第二板的电压在成像像素的操作期间被调制(例如，电压在积分时间期间可保持为低)。以这种方式控制施加到电容器的电压可允许暗电流减小。
与结合图3A所讨论的类似，图5的成像像素包括光电二极管102和溢出节点106。具体地，在图5的成像像素中，电容器112可用作第一溢出节点106-1，并且浮动扩散区124可用作第二溢出节点106-2。电荷遵循从光电二极管102到溢出节点106-1和/或106-2的溢出路径104。图5的溢出节点的具体示例仅是例示性的。一般地，任一个溢出节点可被替换为可存储电荷的一个或多个部件(例如，一个或多个存储电容器、一个或多个存储二极管、一个或多个存储栅极、一个或多个浮动扩散区等)。
图6是包括耦接到偏置电压的存储电容器的成像像素的电路图。图6的成像像素类似于图5的成像像素。具体地，成像像素包括光电二极管102、浮动扩散区124、耦接到浮动扩散区的源极跟随器晶体管118、耦接到源极跟随器晶体管的行选择晶体管120、提供电源电压VAAPIX的电压源端子116、耦接在浮动扩散区124与电源端子116之间的重置晶体管114、存储电容器112、耦接在浮动扩散区与存储电容器之间的增益选择晶体管110以及耦接到存储电容器的第二板的偏置电压源端子126。将不再描述这些重复部件以避免重复。
成像像素34还包括耦接在光电二极管102与浮动扩散区124之间的晶体管。然而，在图5中，溢出路径104穿过该晶体管，而在图6中，转移晶体管128包括在非溢出路径的部分的PD 102与FD 124之间。在图6中，补充的溢出晶体管108设置在光电二极管102与插置在增益选择晶体管110和存储电容器112之间的节点之间。这可允许电荷直接溢出到存储电容器112中(与如图5中穿过居间浮动扩散区124相反)。
与结合图3A所讨论的类似，图6的成像像素包括光电二极管102和溢出节点106。具体地，在图5的成像像素中，电容器112可用作第一溢出节点106-1，并且浮动扩散区124可用作第二溢出节点106-2。电荷遵循从光电二极管102到溢出节点106-1和/或106-2的溢出路径104。图6的溢出节点的具体示例仅是例示性的。一般地，任一个溢出节点可被替换为可存储电荷的一个或多个部件(例如，一个或多个存储电容器、一个或多个存储二极管、一个或多个存储栅极、一个或多个浮动扩散区等)。
具有超过一个光电二极管的成像像素还可使用本文所述类型的溢出方案。图7是具有第一光电二极管和第二光电二极管的例示性成像像素的电路图。图7的成像像素包括第一光电二极管102-1和第二光电二极管102-2。溢出晶体管108可插置在光电二极管102-1与存储电容器112之间。存储电容器112可耦接在增益选择晶体管110与偏置电压源端子126之间。增益选择晶体管110耦接在电容器112与浮动扩散区124之间。附加的转移晶体管128耦接在光电二极管102-2与浮动扩散区124之间。晶体管130还可耦接在光电二极管102-1与102-2之间。光电二极管102-1对入射光的灵敏度可比光电二极管102-2更低。
与结合图3A所讨论的类似，即使图7的成像像素包括多个光电二极管，成像像素仍包括溢出节点106。具体地，在图7的成像像素中，电容器112可用作第一溢出节点106-1，并且浮动扩散区124可用作第二溢出节点106-2。电荷遵循从光电二极管102-1到溢出节点106-1和/或106-2的溢出路径104。图7的溢出节点的具体示例仅是例示性的。一般地，任一个溢出节点可被替换为可存储电荷的一个或多个部件(例如，一个或多个存储电容器、一个或多个存储二极管、一个或多个存储栅极、一个或多个浮动扩散区等)。
图8是示出了具有溢出路径的成像像素(例如，图4至图7的任一个成像像素)的例示性操作方法的时序图。尽管像素具有如前所述的变型，但是图8的时序图中所示的原理可适用于所有的描绘像素。可对时序图作出微小修改，以适应所使用的成像像素的特定设计和成像像素的应用。为了简单起见，将相对于图5讨论时序图。最初，在t1处，重置晶体管114可生效，并且阈值晶体管108可生效。这重置了浮动扩散区124和光电二极管102处的电荷。此时，增益选择晶体管110也可生效以重置存储电容器112。在t2处，在重置周期之后，重置晶体管失效，并且晶体管108的TXOF控制信号设定为中间值。这设定了势垒以用于电荷在光电二极管中聚积。一旦聚积的电荷超过势垒，电荷就溢出到溢出节点(例如，浮动扩散区124和/或存储电容器112)。溢出积分周期208可在t3处结束。在t3处，可对来自溢出节点的电荷进行采样(例如，通过使行选择晶体管120生效)。读出可以在t3处获得的E2样本(SE2)开始。E2读出可指溢出电荷(存储在浮动扩散区124和/或存储电容器112处)的读出。该E2读出可包括双采样的采样电平和重置电平的读出。
在双采样中，在读出期间获得重置值和信号值。然后可在后续处理期间从信号值减去重置值以帮助校正噪声。该双采样可以是相关双采样(其中在信号值之前对重置值进行采样)或非相关双采样(其中在对信号值进行采样之后对重置值进行采样，有时称为简单双采样)。
在t3处读出E2样本之后，重置晶体管可由t4处的脉冲控制信号RST生效。这可重置溢出节点(例如，浮动扩散区124和/或电容器112)。然后对E2重置电平(RE2)进行采样(例如，通过使行选择晶体管生效)。可从SE2样本减去RE2样本以确定溢出节点处的溢出电荷量。因为在重置电平之前获得采样电平，所以E2采样是非相关双采样(不相关双采样)的示例。因此，E2样本可称为非相关双样本。存在比执行相关双采样更多的噪声。然而，由于溢出电荷是在相对高曝光条件期间生成的，因此噪声可能不显著影响图像数据(例如，信噪比将保持足够高)。
还在t4处，降低TXOF控制信号。这增加了光电二极管102的容量(例如，更大量的电荷可聚积在PD 102中而不溢出)。即使当在t3和t4处对溢出节点值进行采样时，电荷也继续聚积在光电二极管中。光电二极管积分时间210在t5处结束，此时重置晶体管生效以重置浮动扩散区。然后，获得E1重置电平(RE1)。E1读出可指非溢出电荷(在积分时间210结束时存储在光电二极管102处)的读出。在t6处，TXOF生效以将电荷从光电二极管转移到浮动扩散区。然后，读出(通过使行选择晶体管生效)该E1样本电平(SE1)。可从SE1样本减去RE1样本以确定在积分时段结束时存在于光电二极管中的电荷量。因为采样电平在重置电平之后获得，所以E1采样是相关双采样的示例(并且可称为相关双样本)。
在图8的溢出操作中，存在溢出积分时间208，在该溢出积分时间期间TXOF保持在中间电平，以允许电荷溢出到一个或多个溢出节点。溢出积分时间与光电二极管积分时间重叠。在溢出积分时间之后和在溢出采样期间，不重置光电二极管，从而允许光电二极管积分时间无衰减地继续。这允许光电二极管的积分时间长，这对于低光条件是最佳的，并且允许溢出电荷的积分时间更短、高容量，这对于高光条件是最佳的。
积分时间210和208的时间长度的比率可以是任何期望的比率(例如，2:1、3:1、大于1:1、大于2:1、大于或等于2:1、大于3:1、大于5:1、大于10:1、大于20:1、小于1:1、小于2:1、小于3:1、小于5:1、小于10:1、小于20:1、介于1.5:1与3.5:1之间、介于1:1与10:1之间、介于2:1与4:1之间、介于2:1与3:1之间等)。积分时间208的时间长度可大于1微秒、大于3微秒、大于5微秒、大于10微秒、大于50微秒、小于1微秒、小于3微秒、小于5微秒、小于10微秒、小于50微秒、介于5微秒与20微秒之间等。积分时间210的时间长度可大于1微秒、大于3微秒、大于5微秒、大于10微秒、大于50微秒、大于100微秒、小于1微秒、小于3微秒、小于5微秒、小于10微秒、小于50微秒、小于100微秒、介于5微秒与20微秒之间、介于5微秒与50微秒之间等。积分时间可选为足够长以检测捕获场景中的闪烁发光二极管。
图9A是除了溢出节点106和光电二极管102之外还包括缓冲器的成像像素的示意图。类似于结合图3A所讨论的，电荷可经由溢出路径104从光电二极管102溢出到溢出节点106。此外，成像像素可包括重复对来自溢出节点的电荷进行积分的缓冲器140。例如，在整个溢出积分时间208内对溢出节点进行多次采样和重置。这有效地增加了溢出容量。
图9B是示出在整个积分时间208内可如何多次重置溢出节点的时序图。在t2处，来自溢出节点的电荷被添加到缓冲器140，然后重置溢出节点。这有效地加倍了溢出积分时间的容量。换句话讲，溢出节点在给定时间点的容量可为x。在每次重置的情况下，溢出节点的有效容量增加了x。因此，在t2处，有效容量变为2x，在t3处，有效容量变为3x，并且在t4处，有效容量变为4x。以这种方式增加有效溢出容量增加了成像像素的动态范围。
在t5处，增加光电二极管容量。光电二极管电荷可在光电二极管积分时间210结束之后读出。除了在整个溢出积分时间208之外，还可在积分时间210结束时可选地对溢出电荷进行采样。
读出并且然后重置溢出电荷的时间(例如，图9B中的t2、t3、t4和t5)可以是预定的。换句话讲，每个成像帧可具有在相同的相对时间处重置的溢出(例如，第一重置是积分时间开始之后的y秒，第二重置是积分时间开始之后的z秒等)。溢出读出/重置可以规则的间隔或不规则的间隔发生(例如，每个后续读出之间的时间差可相同或可不同)。在一些情况下，不同的成像帧可具有不同的相对时序以用于溢出读出/重置。然而，溢出读出/重置的时序可独立于聚积的溢出电荷(例如，控制电路提前确定帧的溢出读出/重置的时序)。
缓冲器140可结合到成像像素阵列中的每个成像像素中，或者可结合到成像像素阵列的外围处。在一些情况下，缓冲器140可在多个像素之间共享。缓冲器140可以是存储电容器、存储二极管、存储栅极、数字累加器或任何其他期望的部件。一般地，缓冲器可对来自数字域或模拟域中的溢出节点的样本求和，并且可位于图像传感器内的任何期望的位置处。
在一个例示性示例中，控制电路诸如图2中的列控制和读出电路42和/或控制和处理电路44可包括缓冲器140。在该示例中，缓冲器因此被定位在阵列之外(例如，在图像传感器芯片的外围处，在与图像传感器芯片堆叠的附加芯片中等)。这可允许在整个溢出积分时间内对溢出电荷进行重复双采样。
缓冲器包括在控制电路诸如列控制和读出电路42和/或控制和处理电路44中的该示例仅是例示性的。另一种可能的布置结构是每个成像像素具有像素内缓冲器。
图10和图11是具有缓冲器140的成像像素的示例。图10是具有插置在浮动扩散区与源极跟随器晶体管之间的缓冲器的成像像素的电路图。图10的像素的布置结构类似于图5的像素。具体地，图10的成像像素34包括光电二极管102、浮动扩散区124、耦接在光电二极管与浮动扩散区之间的晶体管108、源极跟随器晶体管118、耦接到源极跟随器晶体管的行选择晶体管120、重置晶体管114、提供电源电压VAAPIX的电压源端子116、耦接在浮动扩散区124与电容器112之间的增益选择晶体管110、耦接在增益选择晶体管110之间的电容器112以及提供偏置电压VXX的偏置电压源端子126。将不再描述这些重复部件以避免重复。
此外，图10的成像像素包括用作缓冲器140的电容器142。电容器142具有耦接到插置在晶体管152与源极跟随器晶体管118之间节点的第一板。晶体管152可接收与晶体管120相同的控制信号，或者可接收不同的(独特的)控制信号)。电容器可具有耦接到偏置电压源端子144的第二板。
与结合图9A所讨论的类似，图10的成像像素包括光电二极管102和溢出节点106。具体地，在图10的成像像素中，电容器112可用作第一溢出节点106-1，并且浮动扩散区124可用作第二溢出节点106-2。电荷遵循从光电二极管102到溢出节点106-1和/或106-2的溢出路径104。然后，可间歇地脉冲晶体管152以将电荷转移到缓冲器140。因此，来自溢出节点的电荷在电容器142中求和。
图10的示例仅是例示性的。如图11所示，缓冲器140可替代地形成在晶体管152与附加的源极跟随器晶体管162之间。晶体管152形成在源极跟随器118与存储电容器142之间。行选择晶体管120耦接在源极跟随器晶体管162与输出端子122之间。
图12是示出具有溢出路径和缓冲器的成像像素(例如，具有阵列外缓冲器的图4至图7的成像像素和/或具有像素内缓冲器的图10和图11的成像像素)的例示性操作方法的时序图。尽管像素具有如前所述的变型，但是图12的时序图中所示的原理可适用于所有的描绘像素。可对时序图作出微小修改，以适应所使用的成像像素的特定设计和成像像素的应用。为了简单起见，将相对于图5讨论时序图(其中像素输出被提供给缓冲器140，如结合图9A和图9B所讨论的)。
最初，在t1处，重置晶体管114、阈值晶体管108和增益选择晶体管110可全部生效。这重置了浮动扩散区124、光电二极管102和电容器112处的电荷。提供给端子126的偏置电压VBIAS(有时称为VXX)在重置周期期间可为高，然后在t1之后下降为低。在积分时间期间保持VXX为低可最小化成像像素中的暗电流。在重置周期之后，晶体管108的TXOF控制信号设定为中间值。这设定了势垒以用于电荷在光电二极管中聚积。一旦聚积的电荷超过势垒，电荷就溢出到溢出节点(例如，浮动扩散区124和/或存储电容器112)。DCG控制信号可保持在中间电平，以允许溢出电荷分布在浮动扩散区与存储电容器之间。
在整个积分周期内，可对溢出节点处的电荷进行采样，随后进行重置。在t2处，可对来自溢出节点的电荷进行采样(例如，通过使行选择晶体管120生效)。读出可以在t3处获得的E2样本(SE2)开始。E2读出可指溢出电荷(存储在浮动扩散区124和/或存储电容器112处)的读出。该E2读出可包括双采样的采样电平和重置电平的读出。
在t2处获得E2样本之后，溢出节点可在t3处重置。重置晶体管可生效以重置存储电容器和浮动扩散区处的电荷。然后，在t4处对E2重置电平(RE2)进行采样(例如，通过使行选择晶体管生效)。可从SE2样本减去RE2样本以确定溢出节点处的溢出电荷量。因为在重置电平之前获得采样电平，所以E2采样是非相关双采样的示例。因此，存在比执行相关双采样更多的噪声。然而，由于溢出电荷是在相对高曝光条件期间生成的，因此噪声可能不显著影响图像数据(例如，信噪比将保持足够高)。
在积分周期208期间重复在溢出节点处获得电荷的非相关双样本的该过程。在图12中，该过程在t5处重复，然后在t6处在积分周期208结束时再次重复。在每次非相关双采样之后，获得的总值被添加到缓冲器140(例如，列控制和读出电路42和/或控制和处理电路44内的缓冲器)。因此，溢出电荷容量从x(在t1与t2之间)增加到2x(在t2与t5之间)，然后增加到3x(在t5与t6之间)。在溢出积分时间结束之前对溢出节点两次进行采样的示例仅是例示性的。一般地，可在溢出积分时间期间对溢出节点进行采样和重置任何期望的总次数。例如，可对溢出节点进行采样和重置仅一次(如图8中)、两次、三次(如图12中)、四次(如图9B中)、五次、超过五次、超过六次、超过八次、超过十次、超过二十次等。可选的附加溢出读出可在光电二极管积分时间210结束时执行，如图12所示。
在整个溢出积分时间208内和在溢出积分时间208后，在光电二极管积分周期210中电荷聚积在光电二极管102中。在t6处的采样之后，可降低TXOF，从而增加光电二极管的容量。在t7、t8和t9处，可执行溢出节点的可选的最终非相关双采样(以检测在t6与t7之间溢出光电二极管的任何附加电荷，而不管光电二极管在该时间段期间的容量增加)。获得采样电平，重置溢出节点，并且类似于先前的溢出非相关双采样来获得重置电平。该电荷也可被添加到缓冲器140，该缓冲器包括来自溢出积分时间208的总溢出电荷。在从t7开始的最终溢出采样期间，增益选择晶体管110生效(例如，DCG为高)。因此，该读出是低转换增益读出。
在t10处，增益选择晶体管失效，以用于光电二极管中电荷的高转换增益读出。在t10处重置浮动扩散区，然后在t11处对E1重置电平进行采样。然后，转移晶体管生效以将电荷从光电二极管转移到浮动扩散区，并且在t12处获得采样电平。可从E1重置电平减去该E1采样电平，以获得高转换增益相关双采样E1结果。在t13处，增益选择晶体管生效，然后在t14处对采样电平再次进行采样以得到低转换增益E1结果。
总溢出信号(例如，来自缓冲器)和来自光电二极管的信号(例如，E1读出)可组合(线性化)成单个代表性像素输出信号。
图13是示出溢出控制信号TXOF在溢出积分时间期间可如何变化的时序图。时序图的其余部分与图12中相同。然而，如图13所示，在t1与t2之间，控制信号TXOF可向下斜降。这个示例仅仅为例示性的。在另一个实施方案中，TXOF信号可根据阶跃函数而改变。在另一个可能的实施方案中，TXOF信号可在单一中间电平与溢出晶体管失效的低电平之间重复被脉冲。这可在牺牲减少溢出容量时减少暗电流。
在图8的示例中，仅一个溢出读出在光电二极管读出之前执行。这个示例仅仅为例示性的。在图8中，即使在整个积分周期208内不存在对缓冲器的重复采样和添加，也可就在光电二极管采样之前存在后续溢出采样(如在图12中)以捕获附加的溢出电荷。
根据实施方案，图像传感器可包括：光电二极管；至少一个电荷存储区；晶体管，该晶体管插置在光电二极管与至少一个电荷存储区之间，其中该晶体管被配置为设定势垒，并且其中光电二极管中超过势垒的电荷溢出晶体管到至少一个电荷存储区中；和读出电路，该读出电路被配置为在溢出积分时间期间重复对来自至少一个电荷存储区的电荷进行采样。
根据另一个实施方案，图像传感器还可包括缓冲器。来自至少一个电荷存储区的每个样本可在缓冲器中求和。
根据另一个实施方案，至少一个电荷存储区可包括浮动扩散区，并且晶体管可插置在光电二极管与浮动扩散区之间。
根据另一个实施方案，至少一个电荷存储区可附加地包括存储电容器，并且图像传感器还可包括电压源端子、耦接到电压源端子的重置晶体管、和增益选择晶体管，该增益选择晶体管耦接在浮动扩散区与存储电容器之间，其中存储电容器耦接在存储电容器与重置晶体管之间。
根据另一个实施方案，图像传感器还可包括源极跟随器晶体管，该源极跟随器晶体管具有耦接到浮动扩散区的栅极和耦接到源极跟随器晶体管的行选择晶体管。
根据另一个实施方案，至少一个电荷存储区可附加地包括存储电容器，并且图像传感器还可包括：第一电压源端子；重置晶体管，该重置晶体管耦接在浮动扩散区与第一电压源端子之间；第二电压源端子，其中存储电容器耦接到第二电压源端子；和增益选择晶体管，该增益选择晶体管耦接在存储电容器与浮动扩散区之间。
根据另一个实施方案，至少一个电荷存储区可包括存储电容器，并且晶体管可插置在光电二极管和存储电容器之间。
根据另一个实施方案，图像传感器可包括行控制电路，并且其中重复对来自至少一个电荷存储区的电荷进行采样可包括，对于每个样本：利用读出电路从至少一个电荷存储区获得采样电平，利用行控制电路重置至少一个电荷存储区，以及利用读出电路从至少一个电荷存储区获得重置电平。
根据另一个实施方案，图像传感器还可包括行控制电路，该行控制电路被配置为将控制信号提供给晶体管的栅极。行控制电路可被配置为在整个溢出积分时间内以中间电平提供控制信号，并且行控制电路可被配置为在溢出积分时间结束时降低控制信号。
根据另一个实施方案，读出电路可被配置为在控制信号降低持续给定时间段之后获得与光电二极管中聚积的电荷相关联的相关双样本。
根据实施方案，图像传感器可包括：用于成像像素的光电二极管，其中该成像像素具有溢出积分时间和光电二极管积分时间；至少一个电荷存储区；溢出晶体管，该溢出晶体管插置在光电二极管与至少一个电荷存储区之间，其中溢出晶体管具有栅极；行控制电路，该行控制电路被配置为在溢出积分时间期间以中间电平将控制信号提供给栅极，并且在溢出积分时间结束时降低控制信号；和读出电路，该读出电路被配置为在溢出积分时间结束时对来自至少一个电荷存储区的电荷进行采样，并且在光电二极管积分时间结束时对来自光电二极管的电荷进行采样。
根据另一个实施方案，光电二极管积分时间的持续时间与溢出积分时间的持续时间的比率大于或等于2:1。
根据另一个实施方案，溢出积分时间可以是光电二极管积分时间的子集。
根据另一个实施方案，溢出积分时间和光电二极管积分时间可在第一时间同时开始，溢出积分时间可在第二时间结束，并且光电二极管积分时间可在第二时间后的第三时间结束。
根据另一个实施方案，行控制电路可被配置为在溢出积分时间期间以单一均匀的中间电平提供控制信号。
根据另一个实施方案，行控制电路可被配置为在溢出积分时间期间动态地改变中间电平。
根据另一个实施方案，读出电路可被配置为在溢出积分时间期间多次对来自至少一个电荷存储区的电荷进行采样。
根据另一个实施方案，来自至少一个电荷存储区的样本在溢出积分时间期间可以是非相关双样本。
根据另一个实施方案，来自光电二极管的样本在光电二极管积分时间结束时可以是相关双样本。
根据实施方案，操作包括光电二极管、溢出节点、缓冲器和光电二极管与溢出节点之间的溢出路径的图像传感器的方法可包括：在光电二极管中聚积电荷，其中一些电荷经由溢出路径从光电二极管溢出到溢出节点；在溢出积分时间期间，重复对溢出节点处的电荷电平进行采样并且将电荷电平添加到缓冲器；以及在与溢出积分时间重叠的光电二极管积分时间结束时，对来自光电二极管的电荷电平进行采样。
前述内容仅仅是对本发明原理的例示性说明，并且本领域技术人员可以进行多种修改。上述实施方案可单个实施或以任意组合方式实施。

Claims (10)

1.一种图像传感器，所述图像传感器包括：
光电二极管；
至少一个电荷存储区；
晶体管，所述晶体管插置在所述光电二极管与所述至少一个电荷存储区之间，其中所述晶体管被配置为设定势垒，并且其中所述光电二极管中超过所述势垒的电荷溢出所述晶体管到所述至少一个电荷存储区中；和
读出电路，所述读出电路被配置为在溢出积分时间期间重复对来自所述至少一个电荷存储区的电荷进行采样。
2.根据权利要求1所述的图像传感器，所述图像传感器还包括：
缓冲器，其中来自所述至少一个电荷存储区的每个样本在所述缓冲器中求和，其中所述至少一个电荷存储区包括浮动扩散区，并且其中所述晶体管插置在所述光电二极管与所述浮动扩散区之间。
3.根据权利要求2所述的图像传感器，其中所述至少一个电荷存储区还包括存储电容器，并且其中所述图像传感器还包括：
电压源端子；
重置晶体管，所述重置晶体管耦接到所述电压源端子；和
增益选择晶体管，所述增益选择晶体管耦接在所述浮动扩散区与所述存储电容器之间，其中所述存储电容器耦接在所述存储电容器与所述重置晶体管之间；
源极跟随器晶体管，所述源极跟随器晶体管具有耦接到所述浮动扩散区的栅极；和
行选择晶体管，所述行选择晶体管耦接到所述源极跟随器晶体管。
4.根据权利要求2所述的图像传感器，其中所述至少一个电荷存储区还包括存储电容器，并且其中所述图像传感器还包括：
第一电压源端子；
重置晶体管，所述重置晶体管耦接在所述浮动扩散区与所述第一电压源端子之间；
第二电压源端子，其中所述存储电容器耦接到所述第二电压源端子；和
增益选择晶体管，所述增益选择晶体管耦接在所述存储电容器与所述浮动扩散区之间。
5.根据权利要求1所述的图像传感器，其中所述至少一个电荷存储区包括存储电容器，并且其中所述晶体管插置在所述光电二极管与所述存储电容器之间。
6.根据权利要求1所述的图像传感器，其中所述图像传感器包括行控制电路，并且其中重复对来自所述至少一个电荷存储区的电荷进行采样包括，对于每个样本：
利用所述读出电路，从所述至少一个电荷存储区获得采样电平；
利用所述行控制电路，重置所述至少一个电荷存储区；以及
利用所述读出电路，从所述至少一个电荷存储区获得重置电平。
7.根据权利要求1所述的图像传感器，所述图像传感器还包括：
行控制电路，所述行控制电路被配置为将控制信号提供给所述晶体管的栅极，其中所述行控制电路被配置为在整个所述溢出积分时间内以中间电平提供所述控制信号，其中所述行控制电路被配置为在所述溢出积分时间结束时降低所述控制信号，并且其中所述读出电路被配置为在所述控制信号降低给定时间段之后获得与所述光电二极管中聚积的电荷相关联的相关双样本。
8.一种图像传感器，所述图像传感器包括：
用于成像像素的光电二极管，其中所述成像像素具有溢出积分时间和光电二极管积分时间；
至少一个电荷存储区；
溢出晶体管，所述溢出晶体管插置在所述光电二极管与所述至少一个电荷存储区之间，其中所述溢出晶体管具有栅极；
行控制电路，所述行控制电路被配置为在所述溢出积分时间期间以中间电平将控制信号提供给所述栅极，并且在所述溢出积分时间结束时降低所述控制信号；和
读出电路，所述读出电路被配置为在所述溢出积分时间结束时对来自所述至少一个电荷存储区的电荷进行采样，并且在所述光电二极管积分时间结束时对来自所述光电二极管的电荷进行采样。
9.根据权利要求8所述的图像传感器，其中所述光电二极管积分时间的持续时间与所述溢出积分时间的持续时间的比率大于或等于2:1，其中所述溢出积分时间和所述光电二极管积分时间在第一时间同时开始，其中所述溢出积分时间在第二时间结束，其中所述光电二极管积分时间在所述第二时间之后的第三时间结束，其中所述读出电路被配置为在所述溢出积分时间期间多次对来自所述至少一个电荷存储区的电荷进行采样，其中在所述溢出积分时间期间来自所述至少一个电荷存储区的样本是非相关双样本，并且其中在所述光电二极管积分时间结束时来自所述光电二极管的样本是相关双样本。
10.一种操作图像传感器的方法，所述图像传感器包括光电二极管、溢出节点、缓冲器和所述光电二极管与所述溢出节点之间的溢出路径，所述方法包括：
在所述光电二极管中聚积电荷，其中一些电荷经由所述溢出路径从所述光电二极管溢出到所述溢出节点；
在溢出积分时间期间，重复对所述溢出节点处的电荷电平进行采样并且将所述电荷电平添加到所述缓冲器；以及
在与所述溢出积分时间重叠的光电二极管积分时间结束时，对来自所述光电二极管的电荷电平进行采样。
CN202110224192.4A 2020-03-10 2021-02-25 图像传感器及操作图像传感器的方法 Pending CN113382183A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/814,771 2020-03-10
US16/814,771 US20210289154A1 (en) 2020-03-10 2020-03-10 High dynamic range imaging pixels with charge overflow

Publications (1)

Publication Number Publication Date
CN113382183A true CN113382183A (zh) 2021-09-10

Family

ID=77569645

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110224192.4A Pending CN113382183A (zh) 2020-03-10 2021-02-25 图像传感器及操作图像传感器的方法

Country Status (2)

Country Link
US (1) US20210289154A1 (zh)
CN (1) CN113382183A (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7330124B2 (ja) * 2020-03-19 2023-08-21 株式会社東芝 固体撮像装置
KR20220030802A (ko) * 2020-09-03 2022-03-11 에스케이하이닉스 주식회사 이미지 센싱 장치
US11350049B2 (en) * 2020-11-02 2022-05-31 Omnivision Technologies, Inc. Dark current calibration method and associated pixel circuitry
WO2023110911A1 (en) * 2021-12-17 2023-06-22 Sony Semiconductor Solutions Corporation Electronic device, method and computer program
CN115297283A (zh) * 2022-08-08 2022-11-04 天津大学 小尺寸大动态范围像素装置

Also Published As

Publication number Publication date
US20210289154A1 (en) 2021-09-16

Similar Documents

Publication Publication Date Title
US10904467B2 (en) Imaging systems having dual storage gate overflow capabilities
US10756129B2 (en) Image sensors having imaging pixels with ring-shaped gates
US9936150B2 (en) Image sensors with a rolling shutter scanning mode and high dynamic range
US11805331B2 (en) Image sensors having high dynamic range imaging pixels
US10791292B1 (en) Image sensors having high dynamic range imaging pixels
US10412326B2 (en) Global shutter imaging pixels
US20210289154A1 (en) High dynamic range imaging pixels with charge overflow
US11588983B2 (en) High dynamic range imaging pixels with multiple photodiodes
CN110248126B (zh) 具有埋入式沟道的双转换增益电路
CN211209801U (zh) 成像系统
US10455162B2 (en) Imaging pixels with storage capacitors
CN112291493B (zh) 用于生成高动态范围图像的成像系统和方法
CN211208448U (zh) 堆叠芯片图像传感器和固态堆叠芯片图像传感器
CN111526307A (zh) 图像传感器
US20220239855A1 (en) Image sensors having readout circuitry with a switched capacitor low-pass filter
US11140343B1 (en) Image sensors having an adjustable current source for column settling speedup
US20210152771A1 (en) Backside illuminated global shutter image sensor with an analog memory charge coupled device
US20210112212A1 (en) Imaging pixels having programmable dynamic range
US10958861B2 (en) Image sensors with in-pixel amplification circuitry
CN211457239U (zh) 成像像素
US20240205562A1 (en) Image sensors having high dynamic range pixels
CN110248121B (zh) 一种图像传感器、成像像素和操作成像像素的方法
CN112291490B (zh) 成像系统及使用图像像素生成具有降低的暗电流噪声的图像信号的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20210910

WD01 Invention patent application deemed withdrawn after publication