JP2007027748A - Ｃｍｏｓイメージセンサ及びその製造方法 - Google Patents
Ｃｍｏｓイメージセンサ及びその製造方法 Download PDFInfo
- Publication number
- JP2007027748A JP2007027748A JP2006194017A JP2006194017A JP2007027748A JP 2007027748 A JP2007027748 A JP 2007027748A JP 2006194017 A JP2006194017 A JP 2006194017A JP 2006194017 A JP2006194017 A JP 2006194017A JP 2007027748 A JP2007027748 A JP 2007027748A
- Authority
- JP
- Japan
- Prior art keywords
- region
- film
- image sensor
- cmos image
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 42
- 238000000034 method Methods 0.000 claims abstract description 70
- 238000009792 diffusion process Methods 0.000 claims abstract description 69
- 239000000758 substrate Substances 0.000 claims abstract description 55
- 239000004065 semiconductor Substances 0.000 claims abstract description 44
- 238000002955 isolation Methods 0.000 claims abstract description 19
- 239000010410 layer Substances 0.000 claims description 56
- 238000005530 etching Methods 0.000 claims description 20
- 238000010438 heat treatment Methods 0.000 claims description 20
- 150000004767 nitrides Chemical class 0.000 claims description 19
- 229910021332 silicide Inorganic materials 0.000 claims description 18
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 18
- 239000011229 interlayer Substances 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 10
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 7
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical class CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 5
- 238000005192 partition Methods 0.000 claims description 3
- 150000004756 silanes Chemical class 0.000 claims description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 2
- 229910000077 silane Inorganic materials 0.000 claims description 2
- 239000012535 impurity Substances 0.000 abstract description 21
- 150000002500 ions Chemical class 0.000 abstract description 12
- 238000000137 annealing Methods 0.000 abstract 1
- 238000005468 ion implantation Methods 0.000 description 7
- 230000000903 blocking effect Effects 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 239000003870 refractory metal Substances 0.000 description 3
- 206010034972 Photosensitivity reaction Diseases 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000036211 photosensitivity Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- -1 hydrogen ions Chemical class 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
【課題】基板上にギャザリング層を形成すると同時に、高温の熱処理工程を実施することによって、暗電流を防止するようにしたＣＭＯＳイメージセンサの製造方法を提供する。
【解決手段】半導体基板に、アクティブ領域を区画する素子分離膜を形成させ、アクティブ領域にゲート電極を形成させ、それに隣接したフォトダイオード領域に第１の低濃度の拡散領域を形成し、その後半導体基板の全面にギャザリング層となるバッファ層を形成し、そのバッファ層がフォトダイオード領域にのみ残されるように選択的に除去する。形成されたギャザリング層の存在のもとで、フォトダイオード領域やトランジスタ領域の不純物イオンの熱拡散を行う。
【選択図】図４ｊ
【解決手段】半導体基板に、アクティブ領域を区画する素子分離膜を形成させ、アクティブ領域にゲート電極を形成させ、それに隣接したフォトダイオード領域に第１の低濃度の拡散領域を形成し、その後半導体基板の全面にギャザリング層となるバッファ層を形成し、そのバッファ層がフォトダイオード領域にのみ残されるように選択的に除去する。形成されたギャザリング層の存在のもとで、フォトダイオード領域やトランジスタ領域の不純物イオンの熱拡散を行う。
【選択図】図４ｊ
Description
本発明は、半導体素子の製造方法に関し、より詳細には、ＣＭＯＳイメージセンサの製造方法に関する。
一般に、イメージセンサは、光学的映像を電気的信号に変換させる半導体素子であって、電荷結合素子とＣＭＯＳイメージセンサとに区分できる。
電荷結合素子（ＣＣＤ）は、光の信号を電気的信号に変換する複数のフォトダイオード（ＰＤ）がマトリクス形態で配列され、そのマトリクス形態で配列された各垂直方向のフォトダイオード間に形成され、前記各フォトダイオードで生成された電荷を垂直方向に伝送する複数の垂直方向電荷伝送領域（Vertical charge coupled device；ＶＣＣＤ）と、各垂直方向電荷伝送領域により伝送された電荷を水平方向に伝送する水平方向電荷伝送領域（Horizontal charge coupled device；ＨＣＣＤ）と、前記水平方向に伝送された電荷をセンシングし、電気的な信号を出力するセンスアンプとを備えている。
しかしながら、このようなＣＣＤは、駆動方式が複雑であり、電力消費が大きいだけでなく、多段階のフォトリソグラフィ工程が要求されるので、製造工程が複雑であるという短所を有する。また、電荷結合素子は、制御回路、信号処理回路、アナログ／デジタル変換回路などを電荷結合素子チップに集積させることが難しいので、製品の小型化が困難であるという短所を有する。
最近、電荷結合素子の短所を克服するための次世代イメージセンサとしてＣＭＯＳイメージセンサが注目されている。
ＣＭＯＳイメージセンサは、トランジスタの個数によって３Ｔ型、４Ｔ型、５Ｔ型などに区分される。３Ｔ型は、１つのフォトダイオードと３つのトランジスタとで構成され、４Ｔ型は、１つのフォトダイオードと４つのトランジスタとで構成される。以下、３Ｔ型ＣＭＯＳイメージセンサの単位画素に対するレイアウトについて説明する。
図１は、一般的な３Ｔ型ＣＭＯＳイメージセンサの単位画素を示すレイアウト図である。
図１に示されたように、アクティブ領域１０が設けられ、アクティブ領域１０内の幅が広い部分に１つのフォトダイオード２０が形成され、アクティブ領域１０の残りの部分に各々オーバーラップさせて３つのトランジスタのゲート電極１２０、１３０、１４０が形成される。
ゲート電極１２０によりリセットトランジスタＲｘが形成され、ゲート電極１３０によりドライブトランジスタＤｘが形成され、ゲート電極１４０により選択トランジスタＳｘが形成される。
各トランジスタのアクティブ領域１０には、各ゲート電極１２０、１３０、１４０の下側部を除いた部分に不純物イオンが注入され、各トランジスタのソース／ドレイン領域が形成される。
リセットトランジスタＲｘとドライブトランジスタＤｘとの間のソース／ドレイン領域には、電源電圧Ｖｄｄが印加され、選択トランジスタＳｘの一方のソース／ドレイン領域は読み出し回路（図示せず）に接続される。
前述したような各ゲート電極１２０、１３０、１４０は、図示してはいないが、各信号ラインに連結され、前記各信号ラインは、一方の終端にパッドを具備し、外部の駆動回路に連結される。
以下、添付の図面を参考して、従来のＣＭＯＳイメージセンサについて説明する。
図２は、図１のＡ−Ａ’線に沿う断面図で、従来技術に係るＣＭＯＳイメージセンサのフォトダイオード及びトランスファートランジスタを示す図である。
図２に示されたように、Ｐ++型半導体基板１００上にＰ-型エピタキシャル層１０１が形成される。また、フォトダイオード領域ＰＤや、アクティブ領域（図１の１０）、素子分離領域が形成された半導体基板１００の素子分離領域に素子分離膜１０２が形成される。
図２のトランスファートランジスタ１２０のためのエピタキシャル層１０１の部分上にゲート絶縁膜１０３を介してゲート電極１０４が形成され、ゲート電極１０４の両側面に窒化膜側壁１１０ａが形成される。
また、フォトダイオード領域ＰＤのエピタキシャル層１０１には、ｎ-型拡散領域１０６が形成される。
さらに、半導体基板１００のトランジスタ領域には、ｎ-型拡散領域１０８とｎ+型拡散領域１１２が形成される。
ゲート電極１０４を含む半導体基板１００の全面にＴＥＯＳ酸化膜１０９が形成され、ソース／ドレイン不純物領域１１２の表面に金属シリサイド膜１１５が形成されている。
さらに、半導体基板１００の全面に拡散ストッパ用窒化膜１１６と層間絶縁膜１１７が順に形成されている。
図３ａ乃至図３ｉは、従来技術に係るＣＭＯＳイメージセンサの製造方法を示す工程断面図である。
図３ａに示されたように、高濃度の第１の導電型（Ｐ++型）多結晶シリコンなどの半導体基板１００上に、エピタキシャル工程にて低濃度の第１の導電型（Ｐ-型）エピタキシャル層１０１を形成する。
エピタキシャル層１０１は、フォトダイオードにおける空乏領域を大きく且つ深く形成させることによって、光電荷を集めるための低電圧フォトダイオードの能力を増加させると共に、光感度を向上させるためのものである。
次に、半導体基板１００にアクティブ領域と素子分離領域を決め、ＳＴＩ工程またはＬＯＣＯＳ工程にて素子分離領域に素子分離膜１０２を形成する。
素子分離膜１０３が形成されたエピタキシャル層１０１の全面にゲート絶縁膜１０３と導電層を順に堆積させ、選択的に導電層とゲート絶縁膜を除去し、各トランジスタのゲート電極１０４を形成する。
次に、ゲート電極１０４を含む半導体基板１００の全面に第１感光膜１０５を塗布し、露光及び現像工程でフォトダイオード領域が露出されるように、第１の感光膜１０５を選択的にパターニングする。
さらに、パターニングされた第１の感光膜１０５をマスクとして用いて露出されたフォトダイオード領域に低濃度のｎ-型不純物イオンを注入し、ｎ-型拡散領域１０６を形成する。
図３ｂに示されたように、第１の感光膜１０５を全て除去した後、半導体基板１００の全面に第２の感光膜１０７を塗布し、露光及び現像工程にてトランジスタ領域が露出されるように、第２の感光膜１０７をパターニングする。
次に、パターニングされた第２の感光膜１０７をマスクとして用いてエピタキシャル層１０１に低濃度のｎ-型不純物イオンを注入し、低濃度のｎ-型拡散領域１０８を形成する。ここで、フォトダイオード領域のｎ-型拡散領域１０６を形成するための不純物イオン注入は、ソース／ドレイン領域の低濃度のｎ-型拡散領域１０８より高いエネルギーでイオンを注入することで、さらに深く形成する。
図３ｃに示されたように、第２の感光膜１０７を全て除去し、半導体基板１００の全面にＴＥＯＳ膜１０９を約２００Åの厚さに形成し、ＴＥＯＳ膜１０９上に窒化膜１１０を形成する。
図３ｄに示されたように、窒化膜１１０の全面にエッチバック工程を実施し、ゲート電極１０４の両側面に窒化膜側壁１１０ａを形成する。
図３ｅに示されたように、半導体基板１００の全面に第３の感光膜１１１を塗布し、露光及び現像工程にてフォトダイオード領域と素子分離膜１０２上にのみ残されるように選択的にパターニングする。
次に、パターニングされた第３の感光膜１１１をマスクとして用いて露出されたソース／ドレイン領域に高濃度のｎ+型不純物イオンを注入し、高濃度のｎ+型拡散領域１１２を形成する。
図３ｆに示されたように、第３の感光膜１１１を除去した後、熱処理工程（例えば、８００℃以上の急速熱処理工程）を実施し、ｎ-型拡散領域１０６、低濃度のｎ-型拡散領域１０８、高濃度のｎ+型拡散領域１１２内の不純物イオンを拡散させる。
次に、半導体基板１００の全面にシリサイドブロッキング層１１３を形成する。
図３ｇに示されたように、シリサイドブロッキング層１１３上に第４の感光膜１１４を塗布した後、露光及び現像工程にて第４の感光膜１１４を選択的にパターニングすることによって、シリサイドが形成されるべき領域を決める。
次に、パターニングされた第４の感光膜１１４をマスクとして用いて露出されたシリサイドブロッキング層１１３、ＴＥＯＳ膜１０９を選択的に除去し、高濃度のｎ+型拡散領域１１２の表面を露出させる。
図３ｈに示されたように、第４の感光膜１１４を除去し、半導体基板１００の全面に高融点金属膜を堆積させた後、熱処理工程を実施し、高濃度のｎ+型拡散領域１１２の表面に金属シリサイド膜１１５を形成する。
次に、半導体基板１００と反応しない高融点金属膜を除去すると共に、シリサイドブロッキング層１１３を除去する。
図３ｉに示されたように、半導体基板１００の全面に窒化膜を堆積させて拡散ストッパ用窒化膜１１６を形成し、その拡散ストッパ用窒化膜１１６上に層間絶縁膜１１７を形成する。
その後、工程を図示してはいないが、層間絶縁膜１１７の上部にパワーライン、カラーフィルタ層、マイクロレンズなどを形成し、ＣＭＯＳイメージセンサを製造する。
現在、一般的なＣＭＯＳイメージセンサの製造工程は、０．３５〜０．１８μｍ級の技術を利用する。しかも、チップの高集積化にしたがって、現在０．１８μｍ級以下の技術開発が盛んに行われている。一方、０．２５μｍ級以上の技術では、サーマルバジェット（thermal budget）の制限が大きい。これは、シリサイド採用によるものであって、シリサイドを形成した後には、高温（約８００℃以上）工程が許されないため、暗電流の原因になる不純物の除去が容易でなかった。
一方、従来技術において、ＬＤＤイオン注入とフォトダイオードの形成のためのイオン注入に対する熱処理工程と、ソースとドレインへのイオン注入後の熱処理工程は、格子損傷の回復と活性化を図るために、８００℃以上の高温で行われる。しかし、層間絶縁膜１１７の熱処理は、金属シリサイド膜１１５の変形防止や浅い接合を実現させるために、７００℃以内の温度で実施されなければならない。層間絶縁膜１１７は、ＢＰＳＧ系列を使用するが、ＢＰＳＧは、温度を上げるほど不純物のギャザリング効果が高くなるので、イメージセンサの暗電流を低減させるためには、ＢＰＳＧの熱処理温度が高いほど有利となるが、上述した理由により、ＢＰＳＧの熱処理温度に制約が伴う。
また、層間絶縁膜１１７を形成する前に、窒化膜からなる拡散ストッパ膜１１６を形成しなければならないが、イメージセンサのスケールダウンによってフォトダイオード領域が低減させるので、窒化膜からなる拡散ストッパ膜は、ダイナミックレンジの減少を引き起こし、これにより、光の透過率が低下し、イメージ再現が難しくなる。
本発明は、前述のような問題点を解決するためになされたもので、その目的は、基板上にギャザリング層を形成すると同時に、高温の熱処理工程を実施することによって、暗電流を防止するようにしたＣＭＯＳイメージセンサの製造方法を提供することにある。
前記目的を達成するために、本発明の一態様に係るＣＭＯＳイメージセンサの製造方法は、半導体基板上に、フォトダイオード領域とトランジスタ領域を有するアクティブ領域とを区画する素子分離膜を形成する段階と、前記トランジスタ領域に、ゲート絶縁膜を介在させてゲート電極を形成する段階と、前記フォトダイオード領域に第１の低濃度の拡散領域を形成する段階と、前記トランジスタ領域に第２の低濃度の拡散領域を形成する段階と、前記半導体基板の全面にバッファ層を形成し、そのバッファ層が前記フォトダイオード領域にのみ残されるように選択的に除去する段階と、前記半導体基板の全面に、エッチング選択比が異なる第１の絶縁膜と第２の絶縁膜を順に形成する段階と、前記第２の絶縁膜を選択的にエッチングし、前記ゲート電極の両側面に第２の絶縁膜による側壁を形成する段階と、前記フォトダイオード領域を除いた領域に形成された前記第１の絶縁膜を選択的に除去する段階と、前記露出されたトランジスタ領域において前記第２の低濃度の拡散領域と部分的に重畳するように高濃度の拡散領域を形成する段階と、前記高濃度の拡散領域の表面に金属シリサイド膜を形成する段階と、を備える。
また、本発明の他の態様に係るＣＭＯＳイメージセンサは、半導体基板上に形成され、フォトダイオード領域とトランジスタ領域を含むアクティブ領域とを区画する素子分離膜と、前記トランジスタ領域に形成されたゲート絶縁膜とゲート電極を含むゲートと、前記フォトダイオード領域において前記基板内に形成された第１の低濃度の拡散領域と、前記トランジスタ領域において前記基板内に形成された第２の低濃度の拡散領域及びこれと部分的に重畳するように形成された高濃度の拡散領域と、前記基板上に形成され、前記フォトダイオード領域をカバーするバッファ層と、前記ゲートの両側面に形成された絶縁膜側壁と、前記高濃度の拡散領域の表面に選択的に形成された金属シリサイド膜と、を含む。前記バッファ層は、前記フォトダイオード領域から前記ゲートの上部にまで延びている。
本発明に係るＣＭＯＳイメージセンサの製造方法は、次のような効果を奏する。
第一に、不純物ギャザリング層を導入すると共に、高温の熱処理工程を実施することによって不純物を効果的に除去することができるので、暗電流を低減させることができる。
第二に、バッファ層により側壁を形成する時、基板の損傷を防止することができるので、暗電流を低減させることができる。
第三に、暗電流を低減させることによって、色再現性を向上させることができ、よって、イメージセンサの解像度を向上させることができる。
以下、添付の図面を参照して、本発明に係るＣＭＯＳイメージセンサの製造方法を詳細に説明する。
図４ａ乃至図４ｊは、本発明に係るＣＭＯＳイメージセンサの製造方法を示す工程断面図である。
図４ａに示されたように、高濃度の第１の導電型（Ｐ++型）多結晶シリコンなどの半導体基板２００上に、エピタキシャル工程にて低濃度の第１の導電型（Ｐ-型）エピタキシャル層２０１を形成する。
ここで、エピタキシャル層２０１は、フォトダイオードにおいて空乏領域を大きく且つ深く形成することによって、光電荷を集めるための低電圧フォトダイオードの能力を増加させると共に、光感度を向上させるためのものである。
また、半導体基板２００にフォトダイオード領域、トランジスタ領域、素子分離領域を定め、ＳＴＩ工程またはＬＯＣＯＳ工程を用いて素子分離領域に素子分離膜２０２を形成する。
その後、素子分離膜２０２が形成されたエピタキシャル層２０１の全面に、ゲート絶縁膜２０３と導電層（例えば、高濃度の多結晶シリコン層）を順に堆積させ、選択的に導電層とゲート絶縁膜を除去し、各トランジスタのゲート電極２０４を形成する。
ゲート絶縁膜２０３は、熱酸化工程で形成したり、ＣＶＤ法で形成することができる。導電層上にシリサイド層をさらに形成することで、ゲート電極を形成する。
ゲート電極２０４と半導体基板２００の表面に熱酸化工程を実施し、熱酸化膜（図示せず）を形成することもできる。
また、ゲート電極２０４の幅を従来のゲート電極幅より大きくして、熱酸化膜の厚さ増加量を反映させることができる。
次に、ゲート電極２０４を含む半導体基板２００の全面に第１の感光膜２０５を塗布した後、露光及び現像工程でフォトダイオード領域が露出されるようにパターニングする。
また、パターニングされた第１の感光膜２０５をマスクとして用いて露出されたフォトダイオード領域に低濃度の第２の導電型（ｎ-型）不純物イオンを注入し、第１の低濃度のｎ-型拡散領域２０６を形成する。
図４ｂに示されたように、第１の感光膜２０５を全て除去した後、半導体基板２００の全面に第２の感光膜２０７を塗布した後、露光及び現像工程でトランジスタ領域が露出されるようにパターニングする。
次に、パターニングされた第２の感光膜２０７をマスクとして用いてエピタキシャル層２０１に低濃度の第２の導電型（ｎ-型）不純物イオンを注入し、トランジスタ領域にＬＤＤ構造の第２の低濃度のｎ-型拡散領域２０８を形成する。
ここで、フォトダイオード領域の第１の低濃度のｎ-型拡散領域２０６を形成するための不純物イオン注入は、トランジスタ領域の第２の低濃度のｎ-型拡散領域２０８より高いエネルギーをもつイオンを注入することで、より深く形成する。
図４ｃに示されたように、第２の感光膜２０７を全て除去し、半導体基板２００の全面に化学気相蒸着工程（低圧化学気相蒸着工程）でＯ3−ＴＥＯＳ酸化膜またはＢＰＳＧを堆積させ、バッファ層２０９を形成する。
バッファ層２０９は、後続する拡散ストッパ膜窒化膜の過度のエッチングに対する工程余裕分を考慮して４００Å〜３０００Åの厚さに形成する。
また、前記バッファ層２０９は、後続工程で第２の絶縁膜による側壁を形成する時、基板の損傷を防止する。さらに、バッファ層２０９は、不純物のギャザリング層として使われる。すなわち、バッファ層２０９は、後続する高温熱処理中に不純物を吸収するので、不純物が基板に及ぼす影響を顕著に低減させることができる。これにより、暗電流を効果的に低減させることができる。
図４ｄに示されたように、バッファ層２０９上に第３の感光膜２１０を塗布した後、露光及び現像工程にてフォトダイオード領域にのみ残されるように、選択的にパターニングする。
次に、パターニングされた第３の感光膜２１０をマスクとして用いてバッファ層２０９を選択的に除去する。
バッファ層２０９をエッチングするためのエッチングガスとして、シラン（ＳｉＨ4）を使用する。
図４ｅに示されたように、第３の感光膜２１０を全て除去し、半導体基板２００の全面に化学気相蒸着工程（低圧化学気相蒸着工程）などにてエッチング選択比が異なる第１の絶縁膜２１１と第２の絶縁膜２１２を順に堆積する。
第１の絶縁膜２１１は酸化膜を約２００Åの厚さで形成し、第２の絶縁膜２１２は窒化膜を使用する。
酸化膜は熱酸化膜またはＴＥＯＳ系列の酸化膜を使用することもできる。
図４ｆに示されたように、第１の絶縁膜２１１と第２の絶縁膜２１２のエッチング選択比が異なるという点を用いて、第２の絶縁膜２１２の全面にエッチバック工程を実施し、ゲート電極２０４の両側面に第２の絶縁膜による側壁２１２ａを形成する。
このとき、第２の絶縁膜２１２下部の第１の絶縁膜２１１は、エッチングされずに、そのまま残っている。
図４ｇに示されたように、半導体基板２００上に第４の感光膜２１３を塗布し、露光及び現像工程にて第４の感光膜２１３がフォトダイオード領域と素子分離膜２０２間の境界部上に残されるようにパターニングする。
次に、パターニングされた第４の感光膜２１３をマスクとして用いて露出された第１の絶縁膜２１１を選択的にエッチングする。
さらに、半導体基板２００のトランジスタ領域に高濃度の第２の導電型（ｎ+型）不純物イオンを注入することで、高濃度のｎ+型拡散領域２１４を形成する。
図４ｈに示されたように、第４の感光膜２１３を除去し、半導体基板２００に８００℃〜１２００℃の温度で熱処理工程（例えば、急速熱処理工程）を実施し、第１の低濃度のｎ-型拡散領域２０６、第２の低濃度のｎ-型拡散領域２０８、高濃度のｎ+型拡散領域２１４内のそれぞれの不純物イオンを拡散させる。このとき、バッファ層２０９は、不純物に対するギャザリング層として使われる。
熱処理工程は、第１の低濃度のｎ-型拡散領域２０６、第２の低濃度のｎ-型拡散領域２０８を形成した後に一次的に実施し、高濃度のｎ+型拡散領域２１４を形成した後に二次的に実施することもできる。
上記した第１の低濃度のｎ-型拡散領域２０６、第２の低濃度のｎ-型拡散領域２０８を形成した後に一次的熱処理を行う時、バッファ層２０９を図４ｄに示されるように予め除去し、露出されたゲート電極２０４の表面に２０〜１００Åの厚さを有する熱酸化膜（図示せず）を成長させながら実施することが好ましい。
次に、半導体基板２００上に高融点金属膜を堆積させ、熱処理工程を実施することで、高濃度のｎ+型拡散領域２１４の表面に金属シリサイド膜２１５を形成する。
図４ｉに示されたように、半導体基板２００の全面に拡散及びエッチングストッパ用窒化膜２１６を形成し、拡散及びエッチングストッパ用窒化膜２１６上に第５の感光膜２１７を塗布した後、露光及び現像工程にてフォトダイオード領域を除いた部分にのみ残されるようにパターニングする。
次に、パターニングされた第５の感光膜２１７をマスクとして用いてフォトダイオード領域上部の拡散及びエッチングストッパ用窒化膜２１６を選択的に除去する。
図４ｊに示されたように、第５の感光膜２１７を除去し、半導体基板２００の全面に層間絶縁膜２１８を形成する。
ここで、層間絶縁膜２１８は、シラン系列の層間絶縁膜を形成し、その内部に含まれている多量の水素イオンを用いて半導体基板２００のダングリング・ボンド（dangling bond）を回復させることによって、暗電流を効果的に低減させることができる。
また、本発明に係るＣＭＯＳイメージセンサを製造する際、８００〜１２００℃の高温熱処理工程を通じてＬＤＤイオン注入やフォトダイオードの形成のためのイオン注入を行った後、表面に熱酸化膜を形成し、バッファ層２０９を選択的に除去する時に露出されたゲート電極２０４の損傷を回復させることができ、素子の信頼性を向上させることができる。
以上説明した本発明は、本発明が属する技術の分野における通常の知識を有する者であれば、本発明の技術的思想を逸脱しない範囲内で、様々な置換、変形及び変更が可能であるので、上述した実施形態及び添付された図面に限定されるものではない。
２００ 半導体基板、２０１ エピタキシャル層、２０２ 素子分離膜、２０３ ゲート絶縁膜、２０４ ゲート電極、２０５ 第１の感光膜、２０６ 第１の低濃度のｎ-型拡散領域、２０７ 第２の感光膜、２０８ 第２の低濃度のｎ-型拡散領域、２０９ バッファ層、２１０ 第３の感光膜、２１１ 第１の絶縁膜、２１２ 第２の絶縁膜、２１２ａ 第２の絶縁膜による側壁、２１３ 第４の感光膜、２１４ 高濃度のｎ+型拡散領域、２１５ 金属シリサイド膜、２１６ 拡散及びエッチングストッパ用窒化膜、２１７ 第５の感光膜
Claims (20)
- 半導体基板上に、フォトダイオード領域とトランジスタ領域を有するアクティブ領域とを区画する素子分離膜を形成する段階と、
前記トランジスタ領域に、ゲート絶縁膜を介在させてゲート電極を形成する段階と、
前記フォトダイオード領域に第１の低濃度の拡散領域を形成する段階と、
前記トランジスタ領域に第２の低濃度の拡散領域を形成する段階と、
前記半導体基板の全面に、ギャザリング層となるバッファ層を形成し、そのバッファ層が前記フォトダイオード領域にのみ残されるように選択的に除去する段階と、
前記半導体基板の全面にエッチング選択比が異なる第１の絶縁膜と第２の絶縁膜を順に形成する段階と、
前記第２の絶縁膜を選択的にエッチングし、前記ゲート電極の両側面に第２の絶縁膜による側壁を形成する段階と、
前記フォトダイオード領域を除いた領域に形成された前記第１の絶縁膜を選択的に除去する段階と、
前記露出されたトランジスタ領域において前記第２の低濃度の拡散領域と部分的に重畳するように高濃度の拡散領域を形成する段階と、
前記高濃度の拡散領域の表面に金属シリサイド膜を形成する段階と、を備えることを特徴とするＣＭＯＳイメージセンサの製造方法。 - 前記第１の絶縁膜は、酸化膜で形成することを特徴とする請求項１に記載のＣＭＯＳイメージセンサの製造方法。
- 前記第２の絶縁膜は、窒化膜で形成することを特徴とする請求項１に記載のＣＭＯＳイメージセンサの製造方法。
- 前記酸化膜は、熱酸化膜またはＴＥＯＳ系列の酸化膜で形成することを特徴とする請求項２に記載のＣＭＯＳイメージセンサの製造方法。
- 前記バッファ層は、Ｏ3−ＴＥＯＳ膜またはＢＰＳＧ膜で形成することを特徴とする請求項１に記載のＣＭＯＳイメージセンサの製造方法。
- 前記バッファ層は、４００Å〜３０００Åの厚さで形成することを特徴とする請求項１に記載のＣＭＯＳイメージセンサの製造方法。
- 前記バッファ層の選択的除去は、シランガスを利用することを特徴とする請求項１に記載のＣＭＯＳイメージセンサの製造方法。
- 前記第１及び第２の低濃度の拡散領域を形成した後、１次熱処理工程を実施する段階をさらに備えることを特徴とする請求項１に記載のＣＭＯＳイメージセンサの製造方法。
- 前記高濃度の拡散領域を形成した後、２次熱処理工程を実施する段階をさらに備えることを特徴とする請求項１に記載のＣＭＯＳイメージセンサの製造方法。
- 前記１次及び２次熱処理は、８００℃〜１２００℃の温度で実施することを特徴とする請求項８又は９に記載のＣＭＯＳイメージセンサの製造方法。
- 前記金属シリサイド膜を形成した後、前記半導体基板の全面に拡散及びエッチングストッパ膜を形成する段階と、
前記フォトダイオード領域の上部に形成された前記拡散及びエッチングストッパ膜の一部を選択的に除去する段階と、をさらに備えることを特徴とする請求項１に記載のＣＭＯＳイメージセンサの製造方法。 - 前記残留する拡散及びエッチングストッパ膜を含む前記半導体基板の全面に層間絶縁膜を形成する段階をさらに備えることを特徴とする請求項１１に記載のＣＭＯＳイメージセンサの製造方法。
- 前記拡散及びエッチングストッパ膜は、窒化膜で形成することを特徴とする請求項１１に記載のＣＭＯＳイメージセンサの製造方法。
- 前記層間絶縁膜は、シラン系列の絶縁膜で形成することを特徴とする請求項１２に記載のＣＭＯＳイメージセンサの製造方法。
- 半導体基板上に形成され、フォトダイオード領域とトランジスタ領域を含むアクティブ領域を区画する素子分離膜と、
前記トランジスタ領域に形成されたゲート絶縁膜及びゲート電極を含むゲートと、
前記基板内の前記フォトダイオード領域に形成された第１の低濃度の拡散領域と、
前記トランジスタ領域において前記基板内に形成された第２の低濃度の拡散領域及びこれと部分的に重畳するように形成された高濃度の拡散領域と、
前記基板上に形成され、前記フォトダイオード領域をカバーするギャザリング層となるバッファ層と、
前記ゲートの両側面に形成された絶縁膜側壁と、
前記高濃度の拡散領域の表面に選択的に形成された金属シリサイド膜と、を備えることを特徴とするＣＭＯＳイメージセンサ。 - 前記バッファ層は、前記フォトダイオード領域から前記ゲートの上部にまで延びていることを特徴とする請求項１５に記載のＣＭＯＳイメージセンサ。
- 前記バッファ層は、Ｏ3−ＴＥＯＳ膜またはＢＰＳＧ膜で形成することを特徴とする請求項１５に記載のＣＭＯＳイメージセンサ。
- 前記基板の全面に形成され、且つ前記フォトダイオード領域に形成された前記バッファ層を露出させる拡散及びエッチングストッパ膜と、
前記拡散及びエッチングストッパ膜が形成された基板の全面に形成された層間絶縁膜と、をさらに備えることを特徴とする請求項１５に記載のＣＭＯＳイメージセンサ。 - 前記拡散及びエッチングストッパ膜は、窒化膜であることを特徴とする請求項１８に記載のＣＭＯＳイメージセンサ。
- 前記層間絶縁膜は、シラン系列の絶縁膜であることを特徴とする請求項１８に記載のＣＭＯＳイメージセンサ。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050063732A KR100672729B1 (ko) | 2005-07-14 | 2005-07-14 | 씨모스 이미지 센서의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007027748A true JP2007027748A (ja) | 2007-02-01 |
| JP4473240B2 JP4473240B2 (ja) | 2010-06-02 |
Family
ID=37609712
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006194017A Active JP4473240B2 (ja) | 2005-07-14 | 2006-07-14 | Ｃｍｏｓイメージセンサの製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US7544530B2 (ja) |
| JP (1) | JP4473240B2 (ja) |
| KR (1) | KR100672729B1 (ja) |
| CN (1) | CN100452352C (ja) |
| DE (1) | DE102006032459B4 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013065862A (ja) * | 2006-04-28 | 2013-04-11 | Intellectual Venturesii Llc | プラズマ損傷からフォトダイオードを保護するｃｍｏｓイメージセンサの製造方法 |
| KR101275798B1 (ko) | 2007-07-13 | 2013-06-18 | 삼성전자주식회사 | Ｃｍｏｓ 이미지 소자 및 그 제조방법 |
| JP2017157788A (ja) * | 2016-03-04 | 2017-09-07 | エスアイアイ・セミコンダクタ株式会社 | 半導体装置の製造方法 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100731064B1 (ko) * | 2005-12-28 | 2007-06-22 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서의 제조방법 |
| KR100836507B1 (ko) * | 2006-12-27 | 2008-06-09 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서의 제조방법 |
| KR100881016B1 (ko) * | 2007-06-25 | 2009-01-30 | 주식회사 동부하이텍 | 이미지 센서 및 그 제조방법 |
| JP5095287B2 (ja) * | 2007-07-18 | 2012-12-12 | パナソニック株式会社 | 固体撮像素子及びその製造方法 |
| KR100988778B1 (ko) * | 2007-12-31 | 2010-10-20 | 주식회사 동부하이텍 | 씨모스 이미지 센서, 그 제조 방법 |
| US7800147B2 (en) * | 2008-03-27 | 2010-09-21 | International Business Machines Corporation | CMOS image sensor with reduced dark current |
| JP5374980B2 (ja) * | 2008-09-10 | 2013-12-25 | ソニー株式会社 | 固体撮像装置 |
| WO2011077580A1 (ja) * | 2009-12-26 | 2011-06-30 | キヤノン株式会社 | 固体撮像装置および撮像システム |
| US9349768B2 (en) * | 2014-03-28 | 2016-05-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | CMOS image sensor with epitaxial passivation layer |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3706278A1 (de) * | 1986-02-28 | 1987-09-03 | Canon Kk | Halbleitervorrichtung und herstellungsverfahren hierfuer |
| JP3103064B2 (ja) * | 1998-04-23 | 2000-10-23 | 松下電子工業株式会社 | 固体撮像装置およびその製造方法 |
| US6130422A (en) * | 1998-06-29 | 2000-10-10 | Intel Corporation | Embedded dielectric film for quantum efficiency enhancement in a CMOS imaging device |
| US6228674B1 (en) * | 1998-12-08 | 2001-05-08 | United Microelectronics Corp. | CMOS sensor and method of manufacture |
| US6339248B1 (en) * | 1999-11-15 | 2002-01-15 | Omnivision Technologies, Inc. | Optimized floating P+ region photodiode for a CMOS image sensor |
| US6504194B1 (en) * | 1999-12-01 | 2003-01-07 | Innotech Corporation | Solid state imaging device, method of manufacturing the same, and solid state imaging system |
| US6507059B2 (en) * | 2001-06-19 | 2003-01-14 | United Microelectronics Corp. | Structure of a CMOS image sensor |
| CN1217416C (zh) * | 2001-07-06 | 2005-08-31 | 联华电子股份有限公司 | 互补式金氧半图像感测器及其制造方法 |
| US6462365B1 (en) * | 2001-11-06 | 2002-10-08 | Omnivision Technologies, Inc. | Active pixel having reduced dark current in a CMOS image sensor |
| JP3795843B2 (ja) * | 2002-08-01 | 2006-07-12 | 富士通株式会社 | 半導体受光装置 |
| US6974715B2 (en) * | 2002-12-27 | 2005-12-13 | Hynix Semiconductor Inc. | Method for manufacturing CMOS image sensor using spacer etching barrier film |
| EP1465258A1 (en) * | 2003-02-21 | 2004-10-06 | STMicroelectronics Limited | CMOS image sensors |
| US6897082B2 (en) * | 2003-06-16 | 2005-05-24 | Micron Technology, Inc. | Method of forming well for CMOS imager |
| US7148528B2 (en) * | 2003-07-02 | 2006-12-12 | Micron Technology, Inc. | Pinned photodiode structure and method of formation |
| US7196314B2 (en) * | 2004-11-09 | 2007-03-27 | Omnivision Technologies, Inc. | Image sensor and pixel having an anti-reflective coating over the photodiode |
| KR100720503B1 (ko) * | 2005-06-07 | 2007-05-22 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서 및 그 제조방법 |
| KR100698090B1 (ko) * | 2005-06-07 | 2007-03-23 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서 및 그 제조방법 |
| KR100720474B1 (ko) * | 2005-06-17 | 2007-05-22 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서 및 그 제조방법 |
| KR100781905B1 (ko) * | 2006-10-25 | 2007-12-04 | 한국전자통신연구원 | 헤테로 정션 바이폴라 트랜지스터를 포함하는 이미지 센서및 그 제조 방법 |
| KR100782312B1 (ko) * | 2006-10-25 | 2007-12-06 | 한국전자통신연구원 | 고화질 ｃｍｏｓ 이미지 센서 및 포토 다이오드 |
| KR100836507B1 (ko) * | 2006-12-27 | 2008-06-09 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서의 제조방법 |
| KR101425619B1 (ko) * | 2008-01-16 | 2014-08-04 | 삼성전자주식회사 | 기판 표면 처리 방법, 이를 이용한 이미지 센서의 제조방법 및 이에 따라 제조된 이미지 센서 |
-
2005
- 2005-07-14 KR KR1020050063732A patent/KR100672729B1/ko active IP Right Grant
-
2006
- 2006-07-13 DE DE102006032459A patent/DE102006032459B4/de not_active Expired - Fee Related
- 2006-07-13 US US11/486,456 patent/US7544530B2/en active Active
- 2006-07-14 CN CNB2006100987964A patent/CN100452352C/zh not_active Expired - Fee Related
- 2006-07-14 JP JP2006194017A patent/JP4473240B2/ja active Active
-
2009
- 2009-05-07 US US12/437,373 patent/US7994554B2/en active Active
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013065862A (ja) * | 2006-04-28 | 2013-04-11 | Intellectual Venturesii Llc | プラズマ損傷からフォトダイオードを保護するｃｍｏｓイメージセンサの製造方法 |
| KR101275798B1 (ko) | 2007-07-13 | 2013-06-18 | 삼성전자주식회사 | Ｃｍｏｓ 이미지 소자 및 그 제조방법 |
| JP2017157788A (ja) * | 2016-03-04 | 2017-09-07 | エスアイアイ・セミコンダクタ株式会社 | 半導体装置の製造方法 |
| TWI707386B (zh) * | 2016-03-04 | 2020-10-11 | 日商艾普凌科有限公司 | 半導體裝置及半導體裝置的製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE102006032459A1 (de) | 2007-02-01 |
| KR20070009825A (ko) | 2007-01-19 |
| JP4473240B2 (ja) | 2010-06-02 |
| US7544530B2 (en) | 2009-06-09 |
| US20090224298A1 (en) | 2009-09-10 |
| US7994554B2 (en) | 2011-08-09 |
| US20070012963A1 (en) | 2007-01-18 |
| KR100672729B1 (ko) | 2007-01-24 |
| DE102006032459B4 (de) | 2009-11-26 |
| CN1897254A (zh) | 2007-01-17 |
| CN100452352C (zh) | 2009-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4473240B2 (ja) | Ｃｍｏｓイメージセンサの製造方法 | |
| KR100710207B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR100720503B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| JP4384113B2 (ja) | Ｃｍｏｓイメージセンサ | |
| US7453110B2 (en) | CMOS image sensor and method for manufacturing the same | |
| KR100778856B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR100832721B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| JP2006191095A (ja) | Ｃｍｏｓイメージセンサとその製造方法 | |
| JP2006191100A (ja) | Ｃｍｏｓイメージセンサー及びその製造方法 | |
| JP2007110133A (ja) | Ｃｍｏｓイメージセンサ及びその製造方法 | |
| KR100640980B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR100731064B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| US7692225B2 (en) | CMOS image sensor | |
| KR100731095B1 (ko) | 씨모스 이미지센서의 제조방법 | |
| JP4575913B2 (ja) | Ｃｍｏｓイメージセンサの製造方法 | |
| JP2007180540A (ja) | Ｃｍｏｓイメージセンサ及びその製造方法 | |
| KR100640977B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR100698090B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| JP4115446B2 (ja) | Ｃｍｏｓイメージセンサの製造方法 | |
| JP2007180536A (ja) | Ｃｍｏｓイメージセンサ及びその製造方法 | |
| KR100649001B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR100720492B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100640976B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| US20070161144A1 (en) | Method for Manufacturing CMOS Image Sensor | |
| KR100649000B1 (ko) | 씨모스 이미지 센서의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7426 Effective date: 20061128 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090907 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090924 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091224 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100202 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100304 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130312 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |