CN111370430B - 集成电路装置及形成集成电路的方法 - Google Patents
集成电路装置及形成集成电路的方法 Download PDFInfo
- Publication number
- CN111370430B CN111370430B CN201811598571.4A CN201811598571A CN111370430B CN 111370430 B CN111370430 B CN 111370430B CN 201811598571 A CN201811598571 A CN 201811598571A CN 111370430 B CN111370430 B CN 111370430B
- Authority
- CN
- China
- Prior art keywords
- metal
- integrated circuit
- layer
- metal layer
- stacked
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 39
- 229910052751 metal Inorganic materials 0.000 claims abstract description 181
- 239000002184 metal Substances 0.000 claims abstract description 181
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 63
- 229920005591 polysilicon Polymers 0.000 claims abstract description 63
- 239000000758 substrate Substances 0.000 claims abstract description 37
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 21
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 20
- 239000003990 capacitor Substances 0.000 claims description 40
- 239000000463 material Substances 0.000 claims description 12
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 8
- 239000010936 titanium Substances 0.000 claims description 8
- 229910052719 titanium Inorganic materials 0.000 claims description 8
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 4
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 abstract description 19
- 230000000295 complement effect Effects 0.000 abstract description 8
- 229910044991 metal oxide Inorganic materials 0.000 abstract description 8
- 150000004706 metal oxides Chemical class 0.000 abstract description 8
- 239000010410 layer Substances 0.000 description 160
- 238000004519 manufacturing process Methods 0.000 description 22
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000002955 isolation Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/7687—Thin films associated with contacts of capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开一种集成电路装置及形成集成电路的方法，其中该集成电路装置包含有一互补式金属氧化物半导体影像传感器。此互补式金属氧化物半导体影像传感器包含一P‑N结二极管、一晶体管栅极、一多晶硅插塞以及一堆叠的金属层。P‑N结二极管设置于一基底中。晶体管栅极以及多晶硅插塞设置于基底上，其中多晶硅插塞直接连接P‑N结二极管。堆叠的金属层将多晶硅插塞连接至晶体管栅极，其中堆叠的金属层包含一下层金属层以及一上层金属层，且下层金属层包含一第一金属硅化物部分连接多晶硅插塞。
Description
技术领域
本发明涉及一种集成电路装置及形成集成电路的方法，且特别是涉及一种集成电路装置及形成集成电路的方法，其中此集成电路装置包含互补式金属氧化物半导体影像传感器以及金属-绝缘-金属电容。
背景技术
半导体装置使用于各种电子应用中，举例而言，诸如个人计算机、手机、数码相机以及其他电子设备。半导体装置的制造通常是通过在半导体基板上依序沉积绝缘层或介电层材料、导电层材料以及半导体层材料，接着使用光刻制作工艺图案化所形成的各种材料层，用于在此半导体基板之上形成电路零件及组件。通常在单一个半导体晶片上会制造多种集成电路装置以符合所需功能。各种集成电路装置可例如包含影像传感器或电容元件等。
例如，影像传感器用于将聚焦在影像传感器上的光学影像转换成电子信号。影像传感器包括感光元件阵列，例如光电二极管(photodiodes)，且感光元件用于产生电子信号，此电子信号对应到撞击到感光元件之上的光的强度。电子信号用于显示对应的图像到显示器上或提供与光学影像的相关信息。再者，在半导体制作工艺的电路中，电容元件(capacitor)的设计原理是于半导体芯片上设置两电极层作为上、下电极板，以及一隔绝层用来将两电极层隔开至一预定距离，当两电极层上被施予电压时，就会有电荷存储于电容中。金属层-绝缘层-金属层(MIM)结构所构成的金属电容器已广泛地运用于集成电路的设计上。因为此种金属电容器具有较低的电阻值以及较不显著的寄生效应，且没有空乏区感应电压(Induced Voltage)偏移的问题，因此目前多采用MIM构造作为金属电容器的主要构造。如何根据各种电路装置的设计原理，将此些装置整合于同一半导体基底中，即为现今半导体产业的一重要议题。
发明内容
本发明提供一种集成电路装置及形成集成电路的方法，其同时形成互补式金属氧化物半导体影像传感器及金属层-绝缘层-金属层电容。
本发明提供一种集成电路装置，包含有一互补式金属氧化物半导体影像传感器。此互补式金属氧化物半导体影像传感器包含一P-N结二极管、一晶体管栅极、一多晶硅插塞以及一堆叠的金属层。P-N结二极管设置于一基底中。晶体管栅极以及多晶硅插塞设置于基底上，其中多晶硅插塞直接连接P-N结二极管。堆叠的金属层将多晶硅插塞连接至晶体管栅极，其中堆叠的金属层包含一下层金属层以及一上层金属层，且下层金属层包含一第一金属硅化物部分连接多晶硅插塞。
本发明提供一种形成包含一互补式金属氧化物半导体影像传感器以及一金属-绝缘-金属电容的一集成电路的方法，包含有下述步骤。首先，提供一基底，包含一影像感测区以及一电容区，其中一P-N结二极管设置于影像感测区的基底中。接着，形成一第一介电层于基底上，以及一多晶硅插塞以及一晶体管栅极于第一介电层中，其中多晶硅插塞连接P-N结二极管，且晶体管栅极设置于影像感测区中。接续，沉积并图案化一第一金属层于第一介电层上，以形成一堆叠的金属层于影像感测区中，以及一底电极于电容区中，其中堆叠的金属层的二末端分别连接多晶硅插塞以及晶体管栅极，因而构成互补式金属氧化物半导体影像传感器。之后，形成一绝缘层以及一顶电极于底电极上，以形成金属-绝缘-金属电容。
基于上述，本发明提出一种集成电路装置及形成集成电路的方法，此集成电路包含互补式金属氧化物半导体影像传感器以及金属-绝缘-金属电容，而本发明可整合互补式金属氧化物半导体影像传感器制作工艺以及金属-绝缘-金属电容制作工艺。详细而言，本发明先形成一第一介电层于一基底上，以及一多晶硅插塞以及一晶体管栅极于一影像感测区的第一介电层中；沉积并图案化一第一金属层于第一介电层上，以形成一堆叠的金属层于影像感测区中以及一底电极于电容区中，其中堆叠的金属层的一端连接多晶硅插塞而另一端连接晶体管栅极，因而构成互补式金属氧化物半导体影像传感器；形成一绝缘层以及一顶电极于底电极上，而形成金属-绝缘-金属电容。如此一来，本发明的互补式金属氧化物半导体影像传感器的堆叠的金属层以及金属-绝缘-金属电容的底电极共用同一金属层且由同一制作工艺形成。因此，本发明可整合并简化制作工艺，进而降低制作工艺成本。
附图说明
图1为本发明优选实施例中形成集成电路的方法的剖面示意图；
图2为本发明优选实施例中形成集成电路的方法的剖面示意图；
图3为本发明优选实施例中形成集成电路的方法的剖面示意图；
图4为本发明优选实施例中形成集成电路的方法的剖面示意图；
图5为本发明优选实施例中形成集成电路的方法的剖面示意图；
图6为本发明优选实施例中形成集成电路的方法的剖面示意图；
图7为本发明优选实施例中形成集成电路的方法的剖面示意图；
图8为本发明优选实施例中形成集成电路的方法的剖面示意图；
图9为本发明优选实施例中形成集成电路的方法的剖面示意图；
图10为本发明另一实施例的集成电路装置的剖面示意图；
图11为本发明另一实施例的集成电路装置的剖面示意图；
图12为本发明一实施例的集成电路装置的俯视示意图。
主要元件符号说明
10：绝缘结构
20、320：P-N结二极管
20a：嵌入式二极管
22a：浮置扩散区
24a：P-N结区
100、200：集成电路装置
110：基底
120：第一介电层
130：第一金属层
130a、330：堆叠的金属层
130b、230b：底电极
132、132a、132b：下层金属层
132a1：第一金属硅化物部分
132a2：第二金属硅化物部分
134、134a、134b：上层金属层
142、142’、242：绝缘层
144、244：顶电极
144’：第二金属层
150、150’：第二介电层
160、260：第三介电层
162、262：金属内连线结构
300：集成电路布局
310：主动区
A：影像感测区
B：电容区
C1、C1a：多晶硅插塞
C2、C2a：插塞
C3：第一接触插塞
C4、C6：第二接触插塞
C5：第三接触插塞
E1、E2：末端
G：传输栅极
K1、K1a：互补式金属氧化物半导体影像传感器
K2：金属-绝缘-金属电容
M1、M2、M4：晶体管
M3：重置晶体管
M5：列选择晶体管
M11、M11a、M21：晶体管栅极
M12、M22：源/漏极
P1、P2、P3：图案化光致抗蚀剂
T1、T2、T3、T4、T5：顶面
V：接触洞
Vd：电压端
Vp：输出端
具体实施方式
图1-图9绘示本发明优选实施例中形成集成电路的方法的剖面示意图。如图1所示，提供一基底110，其中基底110具有一影像感测区A以及一电容区B。基底110例如是一硅基底、一含硅基底、一三五族覆硅基底(例如GaN-on-silicon)、一石墨烯覆硅基底(graphene-on-silicon)或一硅覆绝缘(silicon-on-insulator，SOI)基底等半导体基底。绝缘结构10设置于基底110中，其中绝缘结构10可例如为浅沟槽绝缘(shallow trenchisolation,STI)结构，其例如以一浅沟槽绝缘制作工艺形成，但本发明不以此为限。形成一P-N结二极管20于影像感测区A的基底110中。形成P-N结二极管20的方法可例如以多次掺杂制作工艺形成。形成一晶体管M1于影像感测区A中以及一晶体管M2于电容区B中，其中晶体管M1可包含一晶体管栅极M11于影像感测区A的基底110上以及一源/漏极M12于晶体管栅极M11的两侧，晶体管M2可包含一晶体管栅极M21于电容区B的基底110上以及一源/漏极M22于晶体管栅极M21的两侧。晶体管M1及晶体管M2可同时或分别形成，而形成晶体管M1及晶体管M2的方法为本领域所熟知故不再赘述。
形成一第一介电层120覆盖基底110、晶体管M1及晶体管M2，再形成一多晶硅插塞C1于第一介电层120中，使多晶硅插塞C1连接P-N结二极管20。第一介电层120可例如为一层间介电层，且第一介电层120例如为一氧化层，但在其他实施例中可为其他绝缘层。形成多晶硅插塞C1于第一介电层120中的方法可例如先蚀刻第一介电层120而形成接触洞再进行外延成长制作工艺等以在接触洞中形成多晶硅插塞C1，但本发明不以此为限。
较佳者，多晶硅插塞C1以及晶体管栅极M11在同一水平面，使后续制作工艺更易堆叠材料层。晶体管栅极M11可例如为一多晶硅栅极或一金属栅极，视实际需求而定。在本实施例中，晶体管栅极M11为一多晶硅栅极，且由于多晶硅插塞C1的一顶面T1高于晶体管栅极M11的一顶面T2，因而可选择性形成一插塞C2于晶体管栅极M11上，以使多晶硅插塞C1的顶面T1与插塞C2的一顶面T3共平面，故后续可形成平坦的堆叠金属层于多晶硅插塞C1及插塞C2上方，进而简化结构并使结构稳固。在一优选的实施例中，多晶硅插塞C1及插塞C2可以例如外延制作工艺等同一制作工艺同时形成，而多晶硅插塞C1及插塞C2都由多晶硅构成，但本发明不以此为限。在另一实施例中，多晶硅插塞C1的顶面T1可设计为等于晶体管栅极M11的顶面T2，例如以一金属栅极置换制作工艺将晶体管栅极M11形成为金属栅极，如此多晶硅插塞C1的顶面T1与晶体管栅极M11的顶面T2可都切齐第一介电层120的一顶面T4。
另外，本实施例也形成第一接触插塞C3于第一介电层120中并分别连接晶体管M1的源/漏极M12以及晶体管M2的源/漏极M22。形成第一接触插塞C3的方法为本领域所熟知故不再赘述。形成多晶硅插塞C1、插塞C2及第一接触插塞C3的顺序及方法可视实际需要而定。在本实施例中，第一接触插塞C3可例如为包含阻障层以及金属材料的金属插塞，其材料不同于多晶硅插塞C1及插塞C2，但本发明不以此为限。
沉积一第一金属层130于第一介电层120上。第一金属层130可由下而上包含堆叠的一下层金属层132以及一上层金属层134，但本发明不以此为限。在其他实施例中，第一金属层130可包含其他多层材料层。下层金属层132由适于作为金属硅化物的金属构成，例如钛、钴或镍等，而上层金属层134则可由适于堆叠于下层金属层132上的金属材料构成。在本实施例中，下层金属层132为一钛层，而上层金属层134为一氮化钛层，但本发明不以此为限。接着，图案化第一金属层130，以形成一堆叠的金属层130a于影像感测区A中，以及一底电极130b于电容区B中，如图1-图2所示。如图1所示，可先形成一图案化光致抗蚀剂P1于第一金属层130上，再移除暴露出的第一金属层130，而留下堆叠的金属层130a以及底电极130b。随即，移除图案化光致抗蚀剂P1，如图2所示。如此，堆叠的金属层130a以及底电极130b设置于同一水平面。以此方法，可同时形成堆叠的金属层130a以及底电极130b，故能简化制作工艺，并整合形成互补式金属氧化物半导体影像传感器以及金属-绝缘-金属电容的制作工艺，且堆叠的金属层130a以及底电极130b包含相同材料。
由于本实施例的第一金属层130的下层金属层132为一钛层而上层金属层134为一氮化钛层，故所形成的堆叠的金属层130a的一下层金属层132a以及底电极130b的一下层金属层132b也为一钛层，而堆叠的金属层130a的一上层金属层134a以及底电极130b的一上层金属层134b为一氮化钛层。堆叠的金属层130a的二末端E1/E2分别连接多晶硅插塞C1以及晶体管栅极M11(本实施例经由插塞C2连接晶体管栅极M11)。意即，堆叠的金属层130a的末端E1连接多晶硅插塞C1，且堆叠的金属层130a的末端E2连接晶体管栅极M11(或者经由插塞C2连接晶体管栅极M11)，因而构成一互补式金属氧化物半导体影像传感器K1。
在此强调，由于堆叠的金属层130a的下层金属层132a连接多晶硅插塞C1，故在后续等具有足够温度制作工艺中下层金属层132a连接多晶硅插塞C1的部分会转化为一第一金属硅化物部分132a1。因而，本发明不需另外形成金属硅化物的制作工艺，进而可简化制作工艺。在本实施例中，下层金属层132a为一钛层，故第一金属硅化物部分132a1包含钛硅。在一优选实施例中，下层金属层132a仅有连接多晶硅插塞C1的部分会转化为第一金属硅化物部分132a1。再者，当插塞C2为多晶硅插塞，则下层金属层132a连接插塞C2的部分也会转化为一第二金属硅化物部分132a2。在本实施例中，下层金属层132a为一钛层，故第二金属硅化物部分132a2包含钛硅。在一优选实施例中，下层金属层132a仅有连接插塞C2的部分会转化为第二金属硅化物部分132a2。
接着，如图3-图5所示，形成一绝缘层142以及一顶电极144于底电极130b上，以形成一金属-绝缘-金属电容K2。详细而言，可先如图3所示，依序形成一绝缘层142’以及一第二金属层144’，顺应覆盖底电极130b、堆叠的金属层130a以及第一介电层120。如图4所示，形成一图案化光致抗蚀剂P2覆盖欲形成电容的绝缘层142’以及第二金属层144’。移除暴露出的绝缘层142’以及第二金属层144’，而形成金属-绝缘-金属电容K2，其中金属-绝缘-金属电容K2包含底电极130b、绝缘层142以及顶电极144；随即，移除图案化光致抗蚀剂P2，如图5所示。如此，所形成的金属-绝缘-金属电容K2与堆叠的金属层130a设置于同一水平面，而可降低所形成的装置的深宽比(aspect ratio)。在本实施例中，完全移除接触堆叠的金属层130a的第二金属层144’以及绝缘层142’，以在后续制作工艺中可直接形成接触插塞于堆叠的金属层130a上。
如图6所示，形成一第二介电层150’覆盖互补式金属氧化物半导体影像传感器K1、金属-绝缘-金属电容K2以及第一介电层120。第二介电层150’例如为一氧化层，但在其他实施例中可为其他绝缘层。在本实施例中，第一介电层120及第二介电层150’可例如为相同材料层。
如图7-图9所示，在形成金属-绝缘-金属电容K2之后，同时形成第二接触插塞C4，分别于顶电极144以及堆叠的金属层130a上，以将顶电极144以及堆叠的金属层130a连接至一第三介电层160中的一金属内连线结构162。在本实施例中，第二接触插塞C4也连接第一接触插塞C3，此第一接触插塞C3连接晶体管M1的源/漏极M12。详细而言，可先如图7所示，形成一图案化光致抗蚀剂P3于第二介电层150’上，并暴露出欲形成第二接触插塞的区域。接着，如图8所示，蚀刻暴露出的第二介电层150’而形成接触洞V于一第二介电层150中，随即移除图案化光致抗蚀剂P3。之后，如图9所示，填入金属于接触洞V中而形成第二接触插塞C4。之后，沉积并图案化而形成第三介电层160，以及填入金属内连线结构162于第三介电层160中。
承上方法，可形成一集成电路装置100，其包含互补式金属氧化物半导体影像传感器K1及金属-绝缘-金属电容K2。互补式金属氧化物半导体影像传感器K1包含P-N结二极管20、晶体管栅极M1、多晶硅插塞C1以及堆叠的金属层130a。P-N结二极管20设置于基底110中。晶体管栅极M1以及多晶硅插塞20设置于基底110上，且多晶硅插塞C1直接连接P-N结二极管20。堆叠的金属层130a将多晶硅插塞C1电连接至晶体管栅极M1。堆叠的金属层130a包含下层金属层132a以及上层金属层134a，且下层金属层132a包含第一金属硅化物部分132a1连接多晶硅插塞C1，以及第二金属硅化物部分132a2连接晶体管栅极M1上方的插塞C2。金属-绝缘-金属电容K2则包含绝缘层142夹置于底电极130b以及顶电极144之间。在本实施例中，底电极130b与堆叠的金属层130a同时形成、具有相同材料层且位于同一水平面。
另外，本发明再提出另一类似结构。图10绘示本发明另一实施例的集成电路装置的剖面示意图。如图10所示，一嵌入式二极管20a置换图9的P-N结二极管20。嵌入式二极管20a可包含一传输栅极G位于基底110上，一浮置扩散区22a连接多晶硅插塞C1，以及一P-N结区24a位于相对浮置扩散区22a的传输栅极G的另一侧。再者，一第三接触插塞C5取代图9的电容区B的第一接触插塞C3，而直接设置于突出自一顶电极244及一绝缘层242的一底电极230b上，以将底电极230b连接至一第三介电层260中的一金属内连线结构262。图9中连接晶体管M1的源/漏极M12的第一接触插塞C3以及连接于其上方的第二接触插塞C4则置换为单一第二接触插塞C6。以此方法，可将第二接触插塞C4/C6与第三接触插塞C5同时形成，而连接至金属内连线结构262。形成此一集成电路装置200的方法类似图9的集成电路装置100，故不再赘述。
图11绘示本发明另一实施例的集成电路装置的剖面示意图。如图11所示，图9的晶体管栅极M11置换为一晶体管栅极M11a，其中多晶硅插塞C1的顶面T1与晶体管栅极M11a的一顶面T5齐平，因而不需再另外形成图9的插塞C2，多晶硅插塞C1与晶体管栅极M11a即可分别连接堆叠的金属层130a的二末端E1/E2。
图12绘示本发明一实施例的集成电路装置的俯视示意图。如图12所示，一集成电路布局300可包含一主动区310。主动区310中设置一P-N结二极管320，而在P-N结二极管320上形成一重置(Reset)晶体管M3。一多晶硅插塞C1a将P-N结二极管320电连接一堆叠的金属层330，而堆叠的金属层330则再以插塞C2a电连接一晶体管M4。一电压端Vd连接至主动区310。因而，形成一互补式金属氧化物半导体影像传感器K1a。互补式金属氧化物半导体影像传感器K1a经过一列选择晶体管M5连接至一输出端Vp。
综上所述，本发明提出一种集成电路装置及形成集成电路的方法，此集成电路包含互补式金属氧化物半导体影像传感器以及金属-绝缘-金属电容，而本发明可整合互补式金属氧化物半导体影像传感器制作工艺以及金属-绝缘-金属电容制作工艺。具体而言，本发明先形成一第一介电层于一基底上，以及一多晶硅插塞以及一晶体管栅极于一影像感测区的第一介电层中；沉积并图案化一第一金属层于第一介电层上，以形成一堆叠的金属层于影像感测区中以及一底电极于电容区中，其中堆叠的金属层的一端连接多晶硅插塞而另一端连接晶体管栅极，因而构成互补式金属氧化物半导体影像传感器；形成一绝缘层以及一顶电极于底电极上，而形成金属-绝缘-金属电容。如此一来，本发明的互补式金属氧化物半导体影像传感器的堆叠的金属层以及金属-绝缘-金属电容的底电极共用同一金属层，而具有相同材料且由同一制作工艺形成。
再者，堆叠的金属层连接多晶硅插塞的部分会于后续达转换金属硅化物的温度的制作工艺中自行转换为一第一金属硅化物部分，而不需另外实施形成金属硅化物的制作工艺，因而可简化制作工艺。并且，本发明的互补式金属氧化物半导体影像传感器及金属-绝缘-金属电容位于同一水平面中，而可降低所形成的装置的深宽比(aspect ratio)。再者，第二接触插塞可同时形成于顶电极以及堆叠的金属层上，以将顶电极以及堆叠的金属层连接至一金属内连线结构。因此，本发明可整合并简化制作工艺，进而降低制作工艺成本。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。
Claims (16)
1.一种集成电路装置，其特征在于，包含有：
互补式金属氧化物半导体影像传感器，包含：
P-N结二极管，设置于一基底中；
晶体管栅极以及多晶硅插塞，设置于该基底上，其中该多晶硅插塞直接连接该P-N结二极管；
堆叠的金属层，将该多晶硅插塞连接至该晶体管栅极，其中该堆叠的金属层包含下层金属层以及上层金属层，且该下层金属层包含第一金属硅化物部分连接该多晶硅插塞；
金属-绝缘-金属电容，设置于该基底上，其中该金属-绝缘-金属电容以及该互补式金属氧化物半导体影像传感器的该堆叠的金属层设置于同一水平面，该金属-绝缘-金属电容包含绝缘层夹置于底电极以及顶电极之间，该绝缘层的一部分设置于该同一水平面上；以及
第二接触插塞，分别设置于该顶电极以及该堆叠的金属层上，以将该顶电极以及该堆叠的金属层连接至一金属内连线结构，其中设置于该顶电极上的该第二接触插塞位于该绝缘层的该部分的正上方。
2.如权利要求1所述的集成电路装置，其中全部的该第一金属硅化物部分连接该多晶硅插塞。
3.如权利要求1所述的集成电路装置，其中该晶体管栅极包含多晶硅栅极或金属栅极。
4.如权利要求3所述的集成电路装置，其中该下层金属层包含第二金属硅化物部分，连接该多晶硅栅极。
5.如权利要求1所述的集成电路装置，其中该下层金属层包含钛层、该上层金属层包含氮化钛层以及该第一金属硅化物部分包含钛硅。
6.如权利要求1所述的集成电路装置，其中该晶体管栅极以及该多晶硅插塞在同一水平面。
7.如权利要求6所述的集成电路装置，还包含：
插塞，设置于该晶体管栅极上，因而该多晶硅插塞的顶面与该插塞的顶面共平面。
8.如权利要求1所述的集成电路装置，其中该底电极以及该堆叠的金属层包含相同材料。
9.如权利要求8所述的集成电路装置，其中该底电极以及该堆叠的金属层设置于同一水平面。
10.如权利要求8所述的集成电路装置，还包含：
第一接触插塞，设置于该底电极以及该基底之间。
11.如权利要求1所述的集成电路装置，还包含：
第三接触插塞，设置于突出自该顶电极的该底电极上，以将该底电极连接至该金属内连线结构。
12.一种形成集成电路的方法，该集成电路包含互补式金属氧化物半导体影像传感器以及金属-绝缘-金属电容，包含有：
提供基底，包含影像感测区以及电容区，其中P-N结二极管设置于该影像感测区的该基底中；
形成第一介电层于该基底上，以及多晶硅插塞以及晶体管栅极于该第一介电层中，其中该多晶硅插塞连接该P-N结二极管，且该晶体管栅极设置于该影像感测区中；
沉积并图案化第一金属层于该第一介电层上，以形成堆叠的金属层于该影像感测区中，以及底电极于该电容区中，其中该堆叠的金属层的二末端分别连接该多晶硅插塞以及该晶体管栅极，因而构成该互补式金属氧化物半导体影像传感器；以及
形成绝缘层以及顶电极于该底电极上，以形成该金属-绝缘-金属电容，其中该绝缘层的一部分、该金属-绝缘-金属电容以及该互补式金属氧化物半导体影像传感器的该堆叠的金属层设置于同一水平面；
在形成该金属-绝缘-金属电容之后，同时形成第二接触插塞，分别于该顶电极以及该堆叠的金属层上，以将该顶电极以及该堆叠的金属层连接至金属内连线结构，其中设置于该顶电极上的该第二接触插塞位于该绝缘层的该部分的正上方。
13.如权利要求12所述的形成集成电路的方法，其中该堆叠的金属层以及该底电极同时形成。
14.如权利要求13所述的形成集成电路的方法，其中该堆叠的金属层以及该底电极由下而上包含堆叠的钛层以及氮化钛层。
15.如权利要求12所述的形成集成电路的方法，其中形成该绝缘层以及该顶电极于该底电极上的步骤，包含：
依序形成绝缘层以及第二金属层，顺应覆盖该底电极以及该堆叠的金属层；以及
移除该第二金属层以及该绝缘层的一部分，以形成该绝缘层以及该顶电极。
16.如权利要求15所述的形成集成电路的方法，其中接触该堆叠的金属层的该第二金属层以及该绝缘层的一部分完全移除。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811598571.4A CN111370430B (zh) | 2018-12-26 | 2018-12-26 | 集成电路装置及形成集成电路的方法 |
| US16/244,109 US10756128B2 (en) | 2018-12-26 | 2019-01-10 | Integrated circuit device and method of fabricating integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811598571.4A CN111370430B (zh) | 2018-12-26 | 2018-12-26 | 集成电路装置及形成集成电路的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111370430A CN111370430A (zh) | 2020-07-03 |
| CN111370430B true CN111370430B (zh) | 2023-07-11 |
Family
ID=71121869
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811598571.4A Active CN111370430B (zh) | 2018-12-26 | 2018-12-26 | 集成电路装置及形成集成电路的方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US10756128B2 (zh) |
| CN (1) | CN111370430B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11264449B2 (en) * | 2020-03-24 | 2022-03-01 | Intel Corporation | Capacitor architectures in semiconductor devices |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1348201A (zh) * | 2000-10-13 | 2002-05-08 | 联华电子股份有限公司 | 电容器的连线结构的制造方法 |
| CN101171682A (zh) * | 2005-03-03 | 2008-04-30 | 德州仪器公司 | 利用回蚀制造的金属-绝缘体-金属电容器 |
| CN203434152U (zh) * | 2013-04-22 | 2014-02-12 | 福建华映显示科技有限公司 | 面板整合扫描驱动电路的电容结构 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050011151A (ko) * | 2003-07-22 | 2005-01-29 | 삼성전자주식회사 | 금속을 포함하는 전극들로 이루어진 캐패시터를 갖는반도체 소자의 형성방법 |
| KR100585115B1 (ko) * | 2003-12-10 | 2006-05-30 | 삼성전자주식회사 | 금속-절연체-금속 커패시터를 포함하는 반도체 소자 및 그제조방법 |
| KR100699863B1 (ko) * | 2005-08-29 | 2007-03-27 | 삼성전자주식회사 | 크로스토크를 방지할 수 있는 ｃｍｏｓ 이미지 센서 및 그제조방법 |
| KR100698104B1 (ko) * | 2005-10-13 | 2007-03-23 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서 및 그 제조 방법 |
| WO2013190759A1 (ja) * | 2012-06-21 | 2013-12-27 | パナソニック株式会社 | 固体撮像素子及びその製造方法 |
| US9711558B2 (en) | 2014-09-12 | 2017-07-18 | Panasonic Intellectual Property Management Co., Ltd. | Imaging device with photoelectric converter |
| WO2016092427A1 (en) * | 2014-12-10 | 2016-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
-
2018
- 2018-12-26 CN CN201811598571.4A patent/CN111370430B/zh active Active
-
2019
- 2019-01-10 US US16/244,109 patent/US10756128B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1348201A (zh) * | 2000-10-13 | 2002-05-08 | 联华电子股份有限公司 | 电容器的连线结构的制造方法 |
| CN101171682A (zh) * | 2005-03-03 | 2008-04-30 | 德州仪器公司 | 利用回蚀制造的金属-绝缘体-金属电容器 |
| CN203434152U (zh) * | 2013-04-22 | 2014-02-12 | 福建华映显示科技有限公司 | 面板整合扫描驱动电路的电容结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111370430A (zh) | 2020-07-03 |
| US10756128B2 (en) | 2020-08-25 |
| US20200212090A1 (en) | 2020-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10026763B2 (en) | Solid-state image pickup device | |
| KR101648200B1 (ko) | 이미지 센서 및 그 제조 방법 | |
| KR100477788B1 (ko) | 커패시터가 접속된 포토다이오드를 갖는 씨모스이미지센서 및 그 제조방법 | |
| US6995411B2 (en) | Image sensor with vertically integrated thin-film photodiode | |
| EP2437299A1 (en) | Method for manufacturing a solid-state image pickup device | |
| US10199409B2 (en) | Trench between stacked semiconductor substrates making contact with source-drain region | |
| US20060255381A1 (en) | Pixel with gate contacts over active region and method of forming same | |
| US9941200B1 (en) | Contact trench between stacked semiconductor substrates | |
| CN111370430B (zh) | 集成电路装置及形成集成电路的方法 | |
| KR101116574B1 (ko) | 이미지 센서의 제조 방법 | |
| CN110085608B (zh) | 一种高性能cmos成像传感器结构及其制作方法 | |
| US20230369359A1 (en) | Spad pixel | |
| CN110970450A (zh) | 影像传感器及其制造方法 | |
| KR20100078719A (ko) | 이미지 센서 및 이미지 센서의 제조 방법 | |
| KR100849825B1 (ko) | 이미지센서 및 그 제조방법 | |
| KR100525894B1 (ko) | 씨모스 이미지 센서의 단위화소 | |
| CN110459554B (zh) | 降低cis单元像素面积的结构及方法 | |
| US20240222401A1 (en) | Semiconductor device, image sensor | |
| KR20180109106A (ko) | 모스 캐패시터 및 이를 구비하는 이미지 센서 | |
| KR20240109518A (ko) | 반도체 소자, 이미지 센서 및 이의 제조 방법 | |
| CN117038689A (zh) | 具有垂直沟道区的cmos图像传感器及形成方法 | |
| TW486772B (en) | Image sensor incorporating therein a capacitor structure and method for the manufacture thereof | |
| CN104282702A (zh) | 器件隔离区域内的拾取器件结构 | |
| KR100861825B1 (ko) | 커패시터의 제조방법 | |
| CN116884970A (zh) | 半导体结构及其形成方法、图像传感器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |