JP2727584B2 - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JP2727584B2 JP2727584B2 JP63235445A JP23544588A JP2727584B2 JP 2727584 B2 JP2727584 B2 JP 2727584B2 JP 63235445 A JP63235445 A JP 63235445A JP 23544588 A JP23544588 A JP 23544588A JP 2727584 B2 JP2727584 B2 JP 2727584B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- solid
- state imaging
- imaging device
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000003384 imaging method Methods 0.000 title claims description 22
- 239000000758 substrate Substances 0.000 claims description 23
- 239000004065 semiconductor Substances 0.000 claims description 20
- 239000012535 impurity Substances 0.000 claims description 17
- 230000003071 parasitic effect Effects 0.000 claims description 12
- 238000010586 diagram Methods 0.000 description 7
- 230000002411 adverse Effects 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000001444 catalytic combustion detection Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14831—Area CCD imagers
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は基板に所要のパルス電圧が印加されて電子シ
ャッター動作を行うCCD等の固体撮像装置に関する。
ャッター動作を行うCCD等の固体撮像装置に関する。
本発明は、半導体基板へ所要のパルス電圧が印加され
電子シャッター動作を行う固体撮像装置において、その
出力部のMISトランジスタが形成される半導体領域の不
純物濃度及び接合深さを、寄生容量及び抵抗より決定さ
れる時定数がパルス電圧の印加後ブランキング期間終了
時までよりも短くなるようにすることにより、出力信号
へ悪影響を防止するものである。
電子シャッター動作を行う固体撮像装置において、その
出力部のMISトランジスタが形成される半導体領域の不
純物濃度及び接合深さを、寄生容量及び抵抗より決定さ
れる時定数がパルス電圧の印加後ブランキング期間終了
時までよりも短くなるようにすることにより、出力信号
へ悪影響を防止するものである。
CCD等の固体撮像装置においては、出力部のソースホ
ロアをMOSトランジスタを用いて構成するものがある。
ロアをMOSトランジスタを用いて構成するものがある。
第５図は、その固体撮像装置の出力部の断面構造を概
略的に示している。その構造について簡単に説明する
と、基板電圧Vsubが供給されるｎ型のシリコン基板51上
にｐ型のウェル領域52が設けられている。そのｐ型のウ
ェル領域52の表面には、チャンネルストッパー領域53,V
ssが供給されるソース・ドレイン領域54,Voutを取り出
すソース・ドレイン領域55及びVddが供給されるソース
・ドレイン領域56がそれぞれ形成され、ソース・ドレイ
ン領域54〜56同士の間のチャンネル形成領域59,60上に
はそれぞれゲート電極57,58が形成されている。すなわ
ち、ソース・ドレイン領域54,55とVGGが供給されるゲー
ト電極57で負荷用MOSトランジスタが形成され、ソース
・ドレイン領域55,56と入力信号Vinが供給されるゲート
電極58で駆動用MOSトランジスタが形成される。ここ
で、ｐ型のウェル領域52の接合深さはおよそ10μｍ程度
とされ、その表面濃度は１×1015〜1016cm-2とされる。
略的に示している。その構造について簡単に説明する
と、基板電圧Vsubが供給されるｎ型のシリコン基板51上
にｐ型のウェル領域52が設けられている。そのｐ型のウ
ェル領域52の表面には、チャンネルストッパー領域53,V
ssが供給されるソース・ドレイン領域54,Voutを取り出
すソース・ドレイン領域55及びVddが供給されるソース
・ドレイン領域56がそれぞれ形成され、ソース・ドレイ
ン領域54〜56同士の間のチャンネル形成領域59,60上に
はそれぞれゲート電極57,58が形成されている。すなわ
ち、ソース・ドレイン領域54,55とVGGが供給されるゲー
ト電極57で負荷用MOSトランジスタが形成され、ソース
・ドレイン領域55,56と入力信号Vinが供給されるゲート
電極58で駆動用MOSトランジスタが形成される。ここ
で、ｐ型のウェル領域52の接合深さはおよそ10μｍ程度
とされ、その表面濃度は１×1015〜1016cm-2とされる。
ところが、上述の構造の固体撮像装置では、各ソース
・ドレイン領域54〜56とウェル領域52の間やウェル領域
52と基板51の間に寄生容量が存在する。また、第６図に
示すように、ｐ型のウェル領域の深い部分にホールｈが
存在し、このホールｈの存在する領域は、不純物濃度が
低く且つホールの易動度が小さいことから、抵抗が大き
い。第７図はその固体撮像装置の出力部の等価回路を示
し、上記ホールｈの抵抗分からウェル領域52には、抵抗
r11〜r16が形成され、基板とウェルの間には寄生容量C
11〜C15が存在し、ウェル領域と各電極等の間には寄生
容量C21〜C25が存在する。
・ドレイン領域54〜56とウェル領域52の間やウェル領域
52と基板51の間に寄生容量が存在する。また、第６図に
示すように、ｐ型のウェル領域の深い部分にホールｈが
存在し、このホールｈの存在する領域は、不純物濃度が
低く且つホールの易動度が小さいことから、抵抗が大き
い。第７図はその固体撮像装置の出力部の等価回路を示
し、上記ホールｈの抵抗分からウェル領域52には、抵抗
r11〜r16が形成され、基板とウェルの間には寄生容量C
11〜C15が存在し、ウェル領域と各電極等の間には寄生
容量C21〜C25が存在する。
このように寄生容量C11〜C15,C21〜C25及び抵抗r11〜
r16が存在するウェル領域に対して、基板にパルス電圧
を与えて電子シャッター動作を行った場合、上記容量及
び抵抗によって、パルスの応答波形が鈍ることになり、
その時定数がＨ（水平）ブランキング期間を超えた時に
は、特に駆動用MOSトランジスタでレベルの変動やゲイ
ンの変化が生じ、有効画像に悪影響が生ずる。
r16が存在するウェル領域に対して、基板にパルス電圧
を与えて電子シャッター動作を行った場合、上記容量及
び抵抗によって、パルスの応答波形が鈍ることになり、
その時定数がＨ（水平）ブランキング期間を超えた時に
は、特に駆動用MOSトランジスタでレベルの変動やゲイ
ンの変化が生じ、有効画像に悪影響が生ずる。
そこで、本発明は上述の技術的な課題に鑑み、出力信
号への悪影響を防止するような固体撮像装置の提供を目
的とする。
号への悪影響を防止するような固体撮像装置の提供を目
的とする。
上述の目的を達成するために、本発明の固体撮像装置
は、第１導電型の半導体基板へ所要のパルス電圧が印加
され電子シャッター動作を行うものであって、該固体撮
像装置の出力部のMISトランジスタは、上記半導体基板
上の第２導電型の半導体領域中に第１導電型のチャンネ
ルを形成する構成とされ、その第２導電型の半導体領域
は、該第２の導電型の半導体領域の寄生容量及び抵抗よ
り決定される時定数を、パルス電圧の印加後ブランキン
グ期間終了時までよりも短くする不純物濃度及び接合深
さを有することを特徴とする。
は、第１導電型の半導体基板へ所要のパルス電圧が印加
され電子シャッター動作を行うものであって、該固体撮
像装置の出力部のMISトランジスタは、上記半導体基板
上の第２導電型の半導体領域中に第１導電型のチャンネ
ルを形成する構成とされ、その第２導電型の半導体領域
は、該第２の導電型の半導体領域の寄生容量及び抵抗よ
り決定される時定数を、パルス電圧の印加後ブランキン
グ期間終了時までよりも短くする不純物濃度及び接合深
さを有することを特徴とする。
ここで、上記時定数をパルス電圧の印加後ブランキン
グ期間終了時まよりも短くする不純物濃度及び接合深さ
としては、例えば第２導電型の半導体領域の全域或いは
一部を空乏層化するような不純物濃度及び接合深さを選
ぶことができ、基板の不純物濃度，基板電圧，基板に印
加されるパルス電圧，ブランキング期間でのパルスのタ
イミング，上記MISトランジスタの特性等により適宜選
択することができる。第２導電型の半導体領域の不純物
濃度，接合深さを選択し、パルス電圧の印加時に、第２
導電型の半導体領域の全域又は一部が空乏層化する構成
でも良い。また、第２導電型の半導体領域の不純物濃
度，接合深さを選択し、少なくとも駆動用のMISトラン
ジスタで空乏層化が生ずるような構成でも良い。製造
上、上記第２導電型の半導体領域が撮像部のウェル領域
と異なる不純物濃度，接合深さを有するならば、その半
導体領域と撮像部のウェル領域をそれぞれ別工程で形成
することもできる。
グ期間終了時まよりも短くする不純物濃度及び接合深さ
としては、例えば第２導電型の半導体領域の全域或いは
一部を空乏層化するような不純物濃度及び接合深さを選
ぶことができ、基板の不純物濃度，基板電圧，基板に印
加されるパルス電圧，ブランキング期間でのパルスのタ
イミング，上記MISトランジスタの特性等により適宜選
択することができる。第２導電型の半導体領域の不純物
濃度，接合深さを選択し、パルス電圧の印加時に、第２
導電型の半導体領域の全域又は一部が空乏層化する構成
でも良い。また、第２導電型の半導体領域の不純物濃
度，接合深さを選択し、少なくとも駆動用のMISトラン
ジスタで空乏層化が生ずるような構成でも良い。製造
上、上記第２導電型の半導体領域が撮像部のウェル領域
と異なる不純物濃度，接合深さを有するならば、その半
導体領域と撮像部のウェル領域をそれぞれ別工程で形成
することもできる。
上述のように時定数が短くなるように不純物濃度及び
接合深さを選ぶことで、電子シャッター動作のためにパ
ルス電圧を印加した後では、ブランキング期間終了時ま
でに、出力部のMISトランジスタのレベルの変動やゲイ
ンの変化が防止され、出力信号への悪影響が防止され
る。
接合深さを選ぶことで、電子シャッター動作のためにパ
ルス電圧を印加した後では、ブランキング期間終了時ま
でに、出力部のMISトランジスタのレベルの変動やゲイ
ンの変化が防止され、出力信号への悪影響が防止され
る。
本発明の好適な実施例を図面を参照しながら説明す
る。
る。
本実施例は、電子シャッター機能を有するCCDの例で
あり、その水平ブランキング期間中に基板にパルス電圧
が印加されて縦方向に不要電荷の排除を行う縦型オーバ
ーフロードレイン構造の装置である。そして、本実施例
のCCDは、その出力部のウェルの構造に特徴を有してい
る。
あり、その水平ブランキング期間中に基板にパルス電圧
が印加されて縦方向に不要電荷の排除を行う縦型オーバ
ーフロードレイン構造の装置である。そして、本実施例
のCCDは、その出力部のウェルの構造に特徴を有してい
る。
第１図は、出力部の断面図であって、ｎ型のシリコン
基板１上にｐ型のウェル領域２を有している。ｎ型のシ
リコン基板１には、所要例えば30V等のパルス電圧が印
加され、図示しない撮像部において不要電荷を排除する
ことができる。ｐ型のウェル領域２は、その主面にnMOS
トランジスタを形成するための領域であり、ｐ型のウェ
ル領域２の寄生容量及び抵抗より決定される時定数を、
パルス電圧の印加後ブランキング期間終了時までよりも
短くする不純物濃度及び接合深さにされている。すなわ
ち、接合深さx1は従来より浅く５μｍ程度とされ、その
不純物濃度もその表面濃度で〜1015cm-2と低濃度にされ
ている。
基板１上にｐ型のウェル領域２を有している。ｎ型のシ
リコン基板１には、所要例えば30V等のパルス電圧が印
加され、図示しない撮像部において不要電荷を排除する
ことができる。ｐ型のウェル領域２は、その主面にnMOS
トランジスタを形成するための領域であり、ｐ型のウェ
ル領域２の寄生容量及び抵抗より決定される時定数を、
パルス電圧の印加後ブランキング期間終了時までよりも
短くする不純物濃度及び接合深さにされている。すなわ
ち、接合深さx1は従来より浅く５μｍ程度とされ、その
不純物濃度もその表面濃度で〜1015cm-2と低濃度にされ
ている。
このように接合深さx1が浅くされ、不純物濃度が低濃
度とされてなるｐ型のウェル領域２の表面には、所要の
電位とされるチャンネルストッパー領域３が領域の回り
を囲むように形成される。このチャンネルストッパー領
域３に囲まれた領域には、さらに2V程度の電圧Vssが供
給されるソース・ドレイン領域４と、次段のソースホロ
ワに接続して電圧Voutを出力するソース・ドレイン領域
５と、15V程度の電圧Vddが供給されるソース・ドレイン
領域６とがそれぞれ離間して形成されている。ソース・
ドレイン領域４とソース・ドレイン領域５の間のチャン
ネル形成領域７上には、絶縁膜を介してゲート電極８が
形成され、このゲート電極８には電圧VGGが供給され
る。このチャンネル形成領域７にかかるnMOSトランジス
タは、能動負荷として機能する。ソース・ドレイン領域
５とソース・ドレイン領域６の間のチャンネル形成領域
９上には、絶縁膜を介してゲート電極10が形成され、こ
のゲート電極10には前段の出力信号VINが供給される。
このチャンネル形成領域９にかかるnMOSトランジスタ
は、駆動用のnMOSトランジスタとして機能する。そし
て、駆動用のnMOSトランジスタは、上述の不純物濃度及
び接合深さX1からその直下が完全に空乏化され、その結
果として出力信号への悪影響が防止される。
度とされてなるｐ型のウェル領域２の表面には、所要の
電位とされるチャンネルストッパー領域３が領域の回り
を囲むように形成される。このチャンネルストッパー領
域３に囲まれた領域には、さらに2V程度の電圧Vssが供
給されるソース・ドレイン領域４と、次段のソースホロ
ワに接続して電圧Voutを出力するソース・ドレイン領域
５と、15V程度の電圧Vddが供給されるソース・ドレイン
領域６とがそれぞれ離間して形成されている。ソース・
ドレイン領域４とソース・ドレイン領域５の間のチャン
ネル形成領域７上には、絶縁膜を介してゲート電極８が
形成され、このゲート電極８には電圧VGGが供給され
る。このチャンネル形成領域７にかかるnMOSトランジス
タは、能動負荷として機能する。ソース・ドレイン領域
５とソース・ドレイン領域６の間のチャンネル形成領域
９上には、絶縁膜を介してゲート電極10が形成され、こ
のゲート電極10には前段の出力信号VINが供給される。
このチャンネル形成領域９にかかるnMOSトランジスタ
は、駆動用のnMOSトランジスタとして機能する。そし
て、駆動用のnMOSトランジスタは、上述の不純物濃度及
び接合深さX1からその直下が完全に空乏化され、その結
果として出力信号への悪影響が防止される。
上記ソース・ドレイン領域4,5,6の下部には、それぞ
れp+型の第２のウェル領域11,12,13が形成される。p+型
の第２のウェル領域11は後述する第４図の抵抗r1,r2の
抵抗値を下げるためのものであり、p+型の第２のウェル
領域12,13は各ソース・ドレイン領域４〜６と基板１と
のパンチスルーの耐圧を確保するために形成される。こ
れは、本実施例の固体撮像装置では、特にｐ型のウェル
領域２の不純物濃度が低濃度とされ、且つ接合深さx1が
浅くされているからである。耐圧が確保できれば、上記
p+型の第２のウェル領域12,13を設けなくとも良い。
れp+型の第２のウェル領域11,12,13が形成される。p+型
の第２のウェル領域11は後述する第４図の抵抗r1,r2の
抵抗値を下げるためのものであり、p+型の第２のウェル
領域12,13は各ソース・ドレイン領域４〜６と基板１と
のパンチスルーの耐圧を確保するために形成される。こ
れは、本実施例の固体撮像装置では、特にｐ型のウェル
領域２の不純物濃度が低濃度とされ、且つ接合深さx1が
浅くされているからである。耐圧が確保できれば、上記
p+型の第２のウェル領域12,13を設けなくとも良い。
第２図は、このような出力部の配線を示す図であり、
フォトダイオードPDからの信号がゲートPGを介して出力
部に供給される。そして、第１図に示した能動負荷ALと
能動用MOSトランジスタDTを直列接続したソースホロワ
を２段介してCCDの出力信号が出力される。
フォトダイオードPDからの信号がゲートPGを介して出力
部に供給される。そして、第１図に示した能動負荷ALと
能動用MOSトランジスタDTを直列接続したソースホロワ
を２段介してCCDの出力信号が出力される。
このような構造からなる本実施例の固体撮像装置の出
力部では、そのポテンシャルが第３図に示すようなもの
となる。これを従来例である第６図に示したポテンシャ
ルとの比較において説明すると、ｐ型のウェル領域２の
不純物濃度が低いため、そのポテンシャルのピークP0の
高さが低くなる。また、ｐ型のウェル領域２の接合深さ
x1も浅くなることから、ポテンシャルのピークP0の深さ
も浅くなる。その結果、ポテンシャルのピークで存在し
ていたホールｈがなくなり、ｐ型のウェル領域２は空乏
層化する。
力部では、そのポテンシャルが第３図に示すようなもの
となる。これを従来例である第６図に示したポテンシャ
ルとの比較において説明すると、ｐ型のウェル領域２の
不純物濃度が低いため、そのポテンシャルのピークP0の
高さが低くなる。また、ｐ型のウェル領域２の接合深さ
x1も浅くなることから、ポテンシャルのピークP0の深さ
も浅くなる。その結果、ポテンシャルのピークで存在し
ていたホールｈがなくなり、ｐ型のウェル領域２は空乏
層化する。
第４図はその出力部のソースホロワ１段分の等価回路
図であり、従来例を示す第７図に対応する。この第４図
に示すように、ｐ型のウェル領域２の一部が空乏層化し
ているために、各ソース・ドレイン領域5,6とｐ型のウ
ェル領域２の間の寄生容量及びｐ型のウェル領域２とｎ
型のシリコン基板１の間の寄生容量は、結びついて１つ
の容量C3〜C5を有するようになり、第７図に示した抵抗
r13〜r16に相当する抵抗はなくなる。このため、抵抗と
容量による時定数は小さくなり、電子シャッター動作を
行った際の基板パルスのレスポンスが良好なものとな
り、その時定数をパルス電圧の印加後のブランキング期
間終了時までよりも短くすることで、駆動用のMOSトラ
ンジスタのレベルやゲインの変動を抑えることができ
る。
図であり、従来例を示す第７図に対応する。この第４図
に示すように、ｐ型のウェル領域２の一部が空乏層化し
ているために、各ソース・ドレイン領域5,6とｐ型のウ
ェル領域２の間の寄生容量及びｐ型のウェル領域２とｎ
型のシリコン基板１の間の寄生容量は、結びついて１つ
の容量C3〜C5を有するようになり、第７図に示した抵抗
r13〜r16に相当する抵抗はなくなる。このため、抵抗と
容量による時定数は小さくなり、電子シャッター動作を
行った際の基板パルスのレスポンスが良好なものとな
り、その時定数をパルス電圧の印加後のブランキング期
間終了時までよりも短くすることで、駆動用のMOSトラ
ンジスタのレベルやゲインの変動を抑えることができ
る。
このように本実施例の固体撮像装置では、出力部の駆
動用MOSトランジスタのソース・ドレイン領域5,6及びチ
ャンネル形成領域９では、ｐ型のウェル領域２が完全に
空乏化する。また、ソース・ドレイン領域４の直下のｐ
型のウェル領域２では抵抗r1,r2及び容量C1,C2からの時
定数が短くされるために、電子シャッター動作を行って
基板にパルス電圧を印加した場合であっても、駆動用の
MOSトランジスタのレベルやゲインの変動を抑えること
ができる。
動用MOSトランジスタのソース・ドレイン領域5,6及びチ
ャンネル形成領域９では、ｐ型のウェル領域２が完全に
空乏化する。また、ソース・ドレイン領域４の直下のｐ
型のウェル領域２では抵抗r1,r2及び容量C1,C2からの時
定数が短くされるために、電子シャッター動作を行って
基板にパルス電圧を印加した場合であっても、駆動用の
MOSトランジスタのレベルやゲインの変動を抑えること
ができる。
なお、上述の実施例では、出力部の構成をソースホロ
ワ型としたが、これに限定されず、他の回路構成でも良
い。また、ｐ型,n型は逆の構成にもできる。
ワ型としたが、これに限定されず、他の回路構成でも良
い。また、ｐ型,n型は逆の構成にもできる。
本発明の固体撮像装置は、上述のように第２導電型の
半導体領域の不純物濃度及び接合深さが、該第２の導電
型の半導体領域の寄生容量及び抵抗より決定される時定
数を、パルス電圧の印加後ブランキング期間終了時まで
よりも短くするように設定されるため、出力部のMISト
ランジスタのレベルやゲインの変動を抑えることがで
き、電子シャッター動作の際の基板へのパルス印加に伴
う出力信号への悪影響を防止できる。
半導体領域の不純物濃度及び接合深さが、該第２の導電
型の半導体領域の寄生容量及び抵抗より決定される時定
数を、パルス電圧の印加後ブランキング期間終了時まで
よりも短くするように設定されるため、出力部のMISト
ランジスタのレベルやゲインの変動を抑えることがで
き、電子シャッター動作の際の基板へのパルス印加に伴
う出力信号への悪影響を防止できる。
第１図は本発明の固体撮像装置の一例の要部の模式的な
断面図、第２図はその要部の回路図、第３図はその要部
のポテンシャルを示す図、第４図は第１図の断面に対応
した等価回路図である。また、第５図は従来の固体撮像
装置の一例の要部の模式的な断面図、第６図はその従来
の一例のポテンシャルを示す図、第７図は第５図の断面
に対応した等価回路図である。 １……ｎ型のシリコン基板 ２……ｐ型のウェル領域 ３……チャンネルストッパー領域 ４〜６……ソース・ドレイン領域 7,9……チャンネル形成領域 8,10……ゲート電極 X1……接合深さ r1,r2……抵抗 C1〜C5……寄生容量
断面図、第２図はその要部の回路図、第３図はその要部
のポテンシャルを示す図、第４図は第１図の断面に対応
した等価回路図である。また、第５図は従来の固体撮像
装置の一例の要部の模式的な断面図、第６図はその従来
の一例のポテンシャルを示す図、第７図は第５図の断面
に対応した等価回路図である。 １……ｎ型のシリコン基板 ２……ｐ型のウェル領域 ３……チャンネルストッパー領域 ４〜６……ソース・ドレイン領域 7,9……チャンネル形成領域 8,10……ゲート電極 X1……接合深さ r1,r2……抵抗 C1〜C5……寄生容量
Claims (1)
- 【請求項１】第１導電型の半導体基板へ所要のパルス電
圧が印加され電子シャッター動作を行う固体撮像装置に
おいて、 該固体撮像装置の出力部のMISトランジスタは、上記半
導体基板上の第２導電型の半導体領域中に第１導電型の
チャンネルを形成する構成とされ、 その第２導電型の半導体領域は、該第２の導電型の半導
体領域の寄生容量及び抵抗より決定される時定数を、パ
ルス電圧の印加後ブランキング期間終了時までよりも短
くする不純物濃度及び接合深さを有することを特徴とす
る固体撮像装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63235445A JP2727584B2 (ja) | 1988-09-20 | 1988-09-20 | 固体撮像装置 |
| US07/407,740 US5068736A (en) | 1988-09-20 | 1989-09-15 | Solid state imaging device which has a short time constant which is shorter than the application of a pulse voltage until the end of the blanking period |
| GB8920925A GB2222909B (en) | 1988-09-20 | 1989-09-15 | Solid state imaging device |
| DE3931383A DE3931383C2 (de) | 1988-09-20 | 1989-09-20 | Festkörper-Bildwandler |
| HK97295A HK97295A (en) | 1988-09-20 | 1995-06-15 | Solid state imaging device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63235445A JP2727584B2 (ja) | 1988-09-20 | 1988-09-20 | 固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0282649A JPH0282649A (ja) | 1990-03-23 |
| JP2727584B2 true JP2727584B2 (ja) | 1998-03-11 |
Family
ID=16986218
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63235445A Expired - Lifetime JP2727584B2 (ja) | 1988-09-20 | 1988-09-20 | 固体撮像装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5068736A (ja) |
| JP (1) | JP2727584B2 (ja) |
| DE (1) | DE3931383C2 (ja) |
| GB (1) | GB2222909B (ja) |
| HK (1) | HK97295A (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3097121B2 (ja) * | 1990-09-27 | 2000-10-10 | ソニー株式会社 | 電荷／電圧変換効率の測定方法 |
| JP3097186B2 (ja) * | 1991-06-04 | 2000-10-10 | ソニー株式会社 | 固体撮像装置 |
| US6051857A (en) * | 1998-01-07 | 2000-04-18 | Innovision, Inc. | Solid-state imaging device and method of detecting optical signals using the same |
| JP3688980B2 (ja) * | 2000-06-28 | 2005-08-31 | 株式会社東芝 | Ｍｏｓ型固体撮像装置及びその製造方法 |
| JP2004140258A (ja) * | 2002-10-18 | 2004-05-13 | Sanyo Electric Co Ltd | 固体撮像素子及びその製造方法 |
| JP4120453B2 (ja) | 2003-04-18 | 2008-07-16 | ソニー株式会社 | 固体撮像装置とその駆動制御方法 |
| KR100698104B1 (ko) * | 2005-10-13 | 2007-03-23 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서 및 그 제조 방법 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5780764A (en) * | 1980-11-10 | 1982-05-20 | Sony Corp | Solid state image pickup element |
| JPS57100361U (ja) * | 1980-12-12 | 1982-06-21 | ||
| JPS58103172A (ja) * | 1981-12-16 | 1983-06-20 | Nec Corp | 電荷転送装置 |
| JPS58220574A (ja) * | 1982-06-17 | 1983-12-22 | Olympus Optical Co Ltd | 固体撮像装置 |
| JPS5919480A (ja) * | 1982-07-26 | 1984-01-31 | Olympus Optical Co Ltd | 固体撮像装置 |
| JPS5965470A (ja) * | 1982-10-05 | 1984-04-13 | Nec Corp | 電荷結合素子の出力構造 |
| JPS59196669A (ja) * | 1983-04-22 | 1984-11-08 | Matsushita Electronics Corp | 固体撮像装置 |
| JPH0754973B2 (ja) * | 1985-01-14 | 1995-06-07 | 株式会社東芝 | 固体撮像素子の駆動方法 |
| DE3788516T2 (de) * | 1986-09-18 | 1994-06-30 | Eastman Kodak Co | Ausgangskreis für abbildungssensor. |
| US4875100A (en) * | 1986-10-23 | 1989-10-17 | Sony Corporation | Electronic shutter for a CCD image sensor |
-
1988
- 1988-09-20 JP JP63235445A patent/JP2727584B2/ja not_active Expired - Lifetime
-
1989
- 1989-09-15 US US07/407,740 patent/US5068736A/en not_active Expired - Lifetime
- 1989-09-15 GB GB8920925A patent/GB2222909B/en not_active Expired - Lifetime
- 1989-09-20 DE DE3931383A patent/DE3931383C2/de not_active Expired - Fee Related
-
1995
- 1995-06-15 HK HK97295A patent/HK97295A/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| HK97295A (en) | 1995-06-23 |
| GB8920925D0 (en) | 1989-11-01 |
| GB2222909A (en) | 1990-03-21 |
| US5068736A (en) | 1991-11-26 |
| DE3931383A1 (de) | 1990-03-29 |
| DE3931383C2 (de) | 2002-08-08 |
| GB2222909B (en) | 1992-09-09 |
| JPH0282649A (ja) | 1990-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4467542B2 (ja) | 固体撮像装置 | |
| JP3412390B2 (ja) | 光電変換装置 | |
| JPH08293591A (ja) | 光電変換素子及び光電変換装置 | |
| JPH0666446B2 (ja) | 固体撮像素子 | |
| DE69209374T2 (de) | Festkörper-Bildsensor | |
| EP0390205B1 (en) | Output circuit having high charge to voltage conversion gain | |
| JP2003087663A (ja) | 固体撮像装置 | |
| JP2727584B2 (ja) | 固体撮像装置 | |
| JPH077147A (ja) | 電荷結合素子型イメージセンサ | |
| JPS60229368A (ja) | 固体撮像装置 | |
| JP3530414B2 (ja) | 半導体装置 | |
| JPH06252374A (ja) | 固体撮像装置 | |
| JPH01502634A (ja) | イメージセンサ用出力回路 | |
| JP4740693B2 (ja) | Ｃｃｄ駆動回路 | |
| JP3191793B2 (ja) | 電荷検出装置 | |
| JPH05291550A (ja) | 固体撮像装置及びその製造方法 | |
| US7374961B2 (en) | Insulated gate field-effect transistor and its manufacturing method, and imaging device and its manufacturing method | |
| US20060151783A1 (en) | Semiconductor integrated circuit device | |
| JP2669009B2 (ja) | 電圧比較回路 | |
| JPH09139490A (ja) | 固体撮像装置 | |
| JP2828124B2 (ja) | 電荷転送装置 | |
| JPH0468789B2 (ja) | ||
| JPH08130300A (ja) | 固体撮像装置 | |
| JP2000252369A (ja) | 半導体装置 | |
| KR0138629B1 (ko) | 배선의 정전용량을 줄이는 것에 의하여 고감도와 저소음의 특징을 갖는 고체촬상장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071212 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081212 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081212 Year of fee payment: 11 |